CN102110685A

CN102110685A - 像素结构以及显示面板

Info

Publication number: CN102110685A
Application number: CN2010105390710A
Authority: CN
Inventors: 何昇儒; 曹正翰; 邱钟毅
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2010-11-05
Filing date: 2010-11-05
Publication date: 2011-06-29
Anticipated expiration: 2030-11-05
Also published as: CN102110685B

Abstract

一种像素结构以及显示面板。本发明涉及一种像素结构，包括一第一扫描线、一数据线、一第一主动元件、一第一像素电极以及一第一导电图案。第一主动元件连接于第一扫描线与数据线。第一像素电极通过第一主动元件电性连接于数据线。第一导电图案位于第一扫描线上方且并联于第一扫描线。

Description

像素结构以及显示面板

技术领域

本发明涉及一种像素结构与显示面板，且特别是有关于一种信号传输品良好的像素结构及显示面板。

背景技术

多媒体社会的急速进步多半受惠于半导体元件及显示装置的飞跃性进步。就显示器而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的液晶显示器(Liquid Crystal Display，LCD)已逐渐成为市场的主流。一般而言，液晶显示器包括液晶显示面板(LCD panel)与用以提供面光源的背光模块，其中，液晶显示面板是由彩色滤光基板、薄膜晶体管阵列基板以及位于两基板之间的液晶层所组成。

薄膜晶体管阵列基板主要由配置于基板上的多条扫描线、多条数据线以及多个像素结构所构成。每个像素结构包括有薄膜晶体管以及像素电极，其中像素电极连接至薄膜晶体管，而薄膜晶体管连接至扫描线与数据线。借着扫描线控制各薄膜晶体管的开启与关闭以将数据线上所传输的信号输入至对应的像素电极。

一般而言，像素结构以阵列方式排列于基板上，而同一列的像素结构连接于同一条扫描线，并且同一行的像素结构连接于同一条数据线。当液晶显示面板的尺寸增大时，扫描线与数据线的长度也须随之增长。此时，扫描线与数据线的阻抗势必随而提高，而不利于信号的传输。举例而言，扫描线或数据线所传输的电压容易因为阻抗的增加而逐渐降低。因此，扫描线与数据线的传输品质是否符合理想将是液晶显示面板的重要考虑因素。

发明内容

本发明提供一种像素结构，可有效改善扫描线的信号传输品质。

本发明提供一种像素结构，可有效改善数据线的信号传输品质。

本发明提供一种显示面板，可具有理想的信号传输品质。

本发明提供一种像素结构，包括一第一扫描线、一数据线、一第一主动元件、一第一像素电极以及一第一导电图案。第一主动元件连接于第一扫描线与数据线。第一像素电极通过第一主动元件电性连接于数据线。第一导电图案位于第一扫描线上方且并联于第一扫描线。

本发明另提供一种像素结构，包括一第一扫描线、一数据线、一第一主动元件、一第一像素电极以及一第一导电图案。第一主动元件连接于第一扫描线与数据线。第一像素电极通过第一主动元件电性连接于数据线。第一导电图案位于数据线下方且并联于数据线。

本发明再提供一种显示面板，包括多个像素结构、一对向基板、一显示介质层以及一图案化相位延迟片。像素结构阵列排列并配置于一基板上。对向基板与基板相对。显示介质层配置于基板与对向基板之间。图案化相位延迟片配置于对向基板上。图案化相位延迟片具有一遮光图案以及多个相位延迟图案，遮光图案划分出多个透光区而相位延迟图案位于透光区中。各像素结构包括一第一扫描线、一第二扫描线、一数据线、一第一主动元件、一第一像素电极、一第一导电图案、一第二主动元件以及一第二像素电极。第一主动元件连接于第一扫描线与数据线。第一像素电极通过第一主动元件电性连接于数据线。第一导电图案位于第一扫描线上方且并联于第一扫描线。第二主动元件电性连接于第二扫描线与第一像素电极。第二像素电极通过第一主动元件电性连接于数据线。各像素结构的第二扫描线电性连接于下一列像素结构的第一扫描线。

基于上述，本发明利用双层导电层彼此并联的方式降低扫描线以及数据线至少一者的阻抗。因此，扫描线与数据线至少一者的传输品质可以符合于理想的状态并且可应用于大尺寸产品当中。当本发明的像素结构应用于立体显示面板时，即使画面的更新速率提高也可保有理想的显示品质。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1绘示为本发明第一实施例的像素结构俯视示意图；

图2为沿着图1的剖线A-A’所绘示的剖面示意图；

图3绘示为本发明第二实施例的像素结构俯视示意图；

图4为沿着图3的剖线B-B’所绘示的剖面示意图；

图5绘示为本发明第三实施例的像素结构俯视示意图；

图6绘示为本发明第四实施例的像素结构俯视示意图；

图7绘示为本发明第五实施例的像素结构的俯视示意图；

图8绘示为本发明第六实施例的像素结构俯视示意图；

图9绘示为本发明一实施例的显示面板的剖面示意图；

图10绘示为本发明一实施例的黑矩阵图案的俯视示意图，其搭配图7的像素结构而设置；

图11绘示为本发明另一实施例的黑矩阵图案的俯视示意图，其搭配图8的像素结构而设置。

其中，附图标记

10：显示面板 12：基板

14：对向基板 16：显示介质层

18：图案化相位延迟片 18L、18R：相位延迟图案

100、100A～100F、100L、100R：像素结构 102：栅绝缘层

102A：第一开口 102B：第二开口

104：保护层 112：第一扫描线

114：第二扫描线 120：数据线

132：第一主动元件 134：第二主动元件

142：第一像素电极 144：第二像素电极

152：第一导电图案 154：第二导电图案

162：第一电容电极 164：第二电容电极

172：连接电极 174：延伸电极

200、200A、200B：黑矩阵图案 210：纵向部

220、222、224：横向部 A-A’、B-B’：剖线

P：像素区 S1：第一狭缝

S2：第二狭缝 VA、VB：视角

具体实施方式

图1绘示为本发明第一实施例的像素结构俯视示意图，而图2为沿着图1的剖线A-A’所绘示的剖面示意图。请参照图1与图2，像素结构100A包括一第一扫描线112、一数据线120、一第一主动元件132、一第一像素电极142以及一第一导电图案152。第一主动元件132连接于第一扫描线112与数据线120。第一像素电极142通过第一主动元件132电性连接于数据线120。第一导电图案152则位于第一扫描线112上方且并联于第一扫描线112。

由图2可知，像素结构100A配置于基板12上，且像素结构100A更包括有栅绝缘层102以及保护层104。栅绝缘层102覆盖住第一扫描线112，而保护层104则覆盖住第一导电图案152、第一扫描线112、数据线120以及第一主动元件132(图2中仅绘示出第一导电图案152与第一扫描线112)。在本实施例中，第一导电图案152例如与数据线120为同一膜层。同时，栅绝缘层102具有多个第一开口102A，以使得第一导电图案152通过这些第一开口102A并联于第一扫描线112。

第一导电图案152与第一扫描线112并联有助于降低第一扫描线112的阻抗。因此，第一扫描线112可以具有理想的信号传输品质。也就是说，本实施例利用双层导体层的设计来减缓信号传输时因为阻抗所造成的负面影响，借以提升第一扫描线112的信号传输品质。

具体而言，第一扫描线112与数据线120例如围出一像素区P。由图1的俯视图来看，在像素区P之内，第一导电图案152的面积不会超出于第一扫描线112的配置面积。因此，第一导电图案152实质上完全地重叠于第一扫描线112，而不会对显示开口率造成负面的影响。

图3绘示为本发明第二实施例的像素结构俯视示意图，而图4为沿着图3的剖线B-B’所绘示的剖面示意图。请参照图3，像素结构100B包括一第一扫描线112、一数据线120、一第一主动元件132、一第一像素电极142以及一第二导电图案154。第一主动元件132连接于第一扫描线112与数据线120。第一像素电极142通过第一主动元件132电性连接于数据线120。第二导电图案154位于数据线120下方且并联于数据线120。

具体而言，请同时参照图3及图4，像素结构100B配置于基板12上，且像素结构100更包括栅绝缘层102以及保护层104。栅绝缘层102覆盖第一扫描线112及第二导电图案154，其中剖面仅绘示出第二导电图案154而未绘示出第一扫描线112。另外，栅绝缘层102具有多个第二开口102B，其中第二开口102B暴露出第二导电图案154，而数据线120则可以通过多个第二开口102B并联于第二导电图案154。

第二导电图案154与数据线120并联有助于降低数据线120的阻抗。因此，数据线120可以具有理想的信号传输品质。也就是说，本实施例利用双层导体层并联的设计来减缓信号传输时因为阻抗而造成的负面影响，借以提升数据线120的信号传输品质。具体而言，第一扫描线112与数据线120例如围出一像素区P。由图3的俯视图来看，在像素区P之内，第二导电图案154的面积不会超出于数据线120的配置面积。因此，第二导电图案154实质上完全重叠于数据线120，且第二导电图案154被数据线120遮蔽住而不会对显示开口率造成负面的影响。

图5绘示为本发明第三实施例的像素结构俯视示意图。请参照图5，像素结构100C包括第一扫描线112、数据线120、第一主动元件132、第一像素电极142、第一导电图案152以及第二导电图案154。数据线120相交于第一扫描线112。第一主动元件132连接于第一扫描线112与数据线120。第一像素电极142通过第一主动元件132电性连接于数据线120。第一导电图案152位于第一扫描线112上方且并联于第一扫描线112。第二导电图案154位于数据线120下方且并联于数据线120。

简言之，本实施例结合了第一实施例与第二实施例的特点而使第一扫线112与数据线120都具有理想的信号传输品质。当然，第一导电图案152以及第二导电图案154的配置不会对像素结构100C的显示开口率有负面的影响，因为第一导电图案152以及第二导电图案154的配置面积分别地完全重叠于第一扫描线112以及数据线120，并且第一导电图案152以及第二导电图案154的配置面积分别地完全被第一扫描线112以及数据线120所遮蔽。

图6绘示为本发明第四实施例的像素结构俯视示意图。请参照图6，像素结构100D包括第一扫描线112、数据线120、第一主动元件132、第一像素电极142、第二像素电极144、第一导电图案152以及第二导电图案154。数据线120相交于第一扫描线112。第一主动元件132连接于第一扫描线112与数据线120。第一像素电极142通过第一主动元件132电性连接于数据线120。第二像素电极144也是通过第一主动元件132电性连接于数据线120。第一导电图案152位于第一扫描线112上方且并联于第一扫描线112。第二导电图案154位于数据线120下方且并联于数据线120。换言之，本实施例与第三实施例的主要差异在于像素结构100D更包括了第二像素电极144。

本实施例的第一扫描线112位于第一像素电极142与第二像素电极144之间。实质上，像素结构100D更包括第一电容电极162以及第二电容电极164，其分别位于第一像素电极142与第二像素电极144下方。第一电容电极162与第一像素电极142共同构成储存电容以维持第一像素电极142的显示电压。第二电容电极164则与第二像素电极144共同构成储存电容以维持第二像素电极144的显示电压。进一步而言，第一像素电极142例如可选择性地具有多个第一狭缝S1以划分出多个配向方向，而第二像素电极144也具有多个第二狭缝S2以划分出多个配向方向。如此一来，像素结构100D可以具有广视角的显示效果。

在本实施例中，第一主动元件132例如是双漏极的薄膜晶体管。第一主动元件132在第一扫描线112的控制下而开启或是关闭，以将数据线120上所传输的信号输入于第一像素电极142以及第二像素电极144。第一扫描线112传输的信号决定了第一主动元件132的状态，而数据线120传输的信号决定了第一像素电极142与第二像素电极144被写入的电压。另外，本实施例的像素结构100D中，第一导电图案152与第一扫描线112并联，并且第二导电图案154与数据线120并联。因此，本实施例的设计可降低第一扫描线112以及数据线120的传输阻抗，以提升第一扫描线112以及数据线120的信号传输品质。换言之，本实施例利用双层导体层的设计来减缓信号传输时因为阻抗而造成的负面影响。

当然，上述的像素结构100A～100D仅是举例说明之用，并非用来限定本发明的像素结构的设计。图7绘示为本发明第五实施例的像素结构的俯视示意图。请参照图7，像素结构100E包括第一扫描线112、第二扫描线114、数据线120、第一主动元件132、第一像素电极142、第二主动元件134、第二像素电极144、第一导电图案152以及第二导电图案154。第二扫描线114与第一扫描线112平行。数据线120相交于第一扫描线112与第二扫描线114。第一主动元件132连接于第一扫描线112与数据线120。第一像素电极142通过第一主动元件132电性连接于数据线120。第二主动元件134连接于第二扫描线114与第一像素电极142。第二像素电极144通过第一主动元件132电性连接于数据线120，并且通过第二主动元件134电性连接于第一像素电极142。第一导电图案152位于第一扫描线112上方且并联于第一扫描线112。第二导电图案154位于数据线120下方且并联于数据线120。

具体而言，本实施例的像素结构100E与第四实施例的像素结构100D相似，不过本实施例的像素结构10E更包括有第二扫描线114以及第二主动元件134。多个像素结构100E阵列排列而应用于一显示面板(未绘示)时，各像素结构100E的第二扫描线114例如连接于下一列像素结构100E的第一扫描线112。因此，第二主动元件134会在下一列像素结构100E开启时被开启，而使第一像素电极142与第二像素电极144的电压重新分布以达到更理想的显示品质。如此一来，第一像素电极142与第二像素电极144即使受到不同的电容耦合作用，仍可以呈现理想的显示灰阶。此外，本实施例亦利用双层导体层的设计来减第一扫描线112与数据线120在信号传输时因为阻抗而造成的负面影响。

图8绘示为本发明第六实施例的像素结构俯视示意图。请参照图8，像素结构100F所具有的构件实质上与前述的像素结构100E大致相同，其包括有第一扫描线112、第二扫描线114、数据线120、第一主动元件132、第一像素电极142、第二主动元件134、第二像素电极144、第一导电图案152以及第二导电图案154。不过，在本实施例中，像素结构100F的第一像素电极142位于第二像素电极144与第二扫描线114之间，且第二扫描线114位于第一扫描线112与第一像素电极142之间。

此外，像素结构100F更包括一连接图案172以及选择性地包括一延伸图案174。连接图案172以及延伸图案174皆从第二像素电极144的本体朝向第二扫描线114所延伸形成而凸伸，其中连接图案172更连接至第二主动元件134以及第一主动元件132。连接图案172以及延伸图案174分别位于第一像素电极142接近于所连接的数据线120的一侧与远离所连接的数据线120的另一侧。换言之，连接图案172以及延伸图案174位于第一像素电极142的两对侧。因此，在其他实施例中，连接图案172可选择性地位于第一像素电极142远离于所连接的数据线120的一侧，而延伸图案174可选择性地位于第一像素电极142接近所连接的数据线120的另一侧。在本实施例中，第二像素电极144、连接图案172以及延伸图案174大体将第一像素电极142的三边围绕而暴露出第一像素电极142的第四边，该第四边邻近于第二扫描线114。

在本实施例中，连接图案172与第二像素电极144为同一膜层，且延伸图案174也例如与第二像素电极144为同一膜层。连接图案172以及延伸图案174的配置有助于遮蔽数据线120对第一像素电极142所产生的耦合作用，进而提升像素结构100F的显示品质。另外，第一像素电极142与第二像素电极144之间没有遮光的元件，因而有助于提高像素结构100F的显示开口率。

图9绘示为本发明一实施例的显示面板的剖面示意图。请参照图9，显示面板10包括有一基板12、一对向基板14、一显示介质层16以及一图案化相位延迟片18。在本实施例中，基板12与对向基板14相对而设，而显示介质层16配置于基板12与对向基板14之间。另外，图案化相位延迟片18配置于对向基板14上，以使显示面板10具备立体显示功能。也就是说，在配置有图案化相位延迟片18时，显示面板10例如是立体显示面板。另外，基板12上例如配置有阵列排列的多个像素结构100，其例如选自于前述实施例所描述的像素结构100A～100F中任一种，以使显示介质层16在像素结构100的驱动下显示出所需的画面。

具体而言，进行立体显示时，部分的像素结构100，例如像素结构100L，会显示左眼影像，而其他的像素结构，例如像素结构100R，会显示右眼影像。图案化相位延迟片18具有多个相位延迟图案18L、18R。相位延迟图案18L、18R各自地对应于其中一个像素结构100L、100R，其中相位延迟图案18L、18R各自提供特定的相位延迟作用。

观察者观看显示面板10所显示的画面时，例如会配戴着偏光眼镜。像素结构100所显示的影像经过相位延迟图案18L的作用后会具有第一偏振状态，而通过偏光眼镜的左眼镜片以被观察者的左眼看到。像素结构100所显示的影像经过相位延迟图案18R的作用后会具有第二偏振状态，而通过偏光眼镜的右眼镜片以被观察者的右眼看到。如此一来，观察者的左右眼便可以接收不同的影像而观看到立体显示画面。

一般而言，像素结构100L用以显示左眼影像，而像素结构100R用以显示右眼影像。观察者由视角VA观看显示面板10所呈现的画面时，像素结构100L所显示的左眼影像可通过相位延迟图案18L使左眼确实仅接收到像素结构100L所显示的左眼影像。不过，观察者的视角VA增大为视角VB时，像素结构100R所显示的右眼影像也可通过相位延迟图案18L。因此，观察者的左眼会接收到来自于像素结构100R所显示的右眼影像而造成不良的显示效果(一般也可称为cross talk)。因此，像素结构100L与像素结构100R之间地必须配置有特定的遮光材料，例如配置在基板12以及对向基板14其中一者上的黑矩阵图案200，以避免cross talk现象的发生。此外，黑矩阵图案200随着像素结构100的设计而有所改变。

举例而言，图10绘示为本发明一实施例的黑矩阵图案的俯视示意图，其搭配图7的像素结构而设置。请参照图7与图10，黑矩阵图案200A包括纵向部210以及横向部222、224，且黑矩阵图案200A例如对应于像素结构100E的不透光元件。详言之，纵向部210至少对应于像素结构100E的数据线120，而横向部222对应于第一扫描线112以及第二扫描线114。另外，黑矩阵图案200的横向部224更进一步配置在像素结构100E的边界(例如相邻两个像素结构之间)。如此一来，以图9的显示面板10而言，观察者沿着视角VB观看时，左眼不会看到像素结构100R所显示的右眼画面而可以避免前述的cross talk现象发生。值得一提的是，黑矩阵图案200A实质上也可以搭配像素结构100D而应用于显示面板10中，借以避免前述的cross talk现象发生。

图11绘示为本发明另一实施例的黑矩阵图案的俯视示意图，其搭配图8的像素结构而设置。请参照图8与图11，黑矩阵图案200B包括纵向部210以及横向部220，且黑矩阵图案200B例如对应于像素结构100F的不透光元件。具体而言，黑矩阵图案200B的纵向部210对应于像素结构100F的数据线120而横向部220则对应于第一扫描线112与第二扫描线114。由于像素结构100F的第一扫描线112与第二扫描线114位于相邻两个像素结构100F的边界，黑矩阵图案200B不需具有额外的横向部220。因此，以黑矩阵图案200B搭配像素结构100F应用于图9所绘示的显示面板10时，显示面板10可以具有高显示开口率。另外，黑矩阵图案200B实质上也可以搭配像素结构100A～100C而应用于显示面板10中。

综上所述，本发明的像素结构利用双层导体层并联的方式来降低扫描线与数据线的阻抗。因此，像素结构以及显示面板都可具有理想的信号传输品质。当像素结构及显示面板的更新速率提升时，像素电极仍可确实地被写入与写入的电压。因此，显示面板与像素结构可以提供理想的显示品质。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1.一种像素结构，其特征在于，包括：

一第一扫描线；

一数据线；

一第一主动元件，连接于该第一扫描线与该数据线；

一第一像素电极，通过该第一主动元件电性连接于该数据线；以及

一第一导电图案，位于该第一扫描线上方且并联于该第一扫描线。

2.根据权利要求1所述的像素结构，其特征在于，更包括：

一第二扫描线；

一第二主动元件，电性连接于该第二扫描线与该第一像素电极；以及

一第二像素电极，通过该第一主动元件电性连接于该数据线。

3.根据权利要求2所述的像素结构，其特征在于，该第二像素电极通过该第二主动元件电性连接于该第一像素电极。

4.根据权利要求2所述的像素结构，其特征在于，更包括一第二导电图案，位于该数据线下方且并联于该数据线。

5.根据权利要求4所述的像素结构，其特征在于，该第二导电图案与该第一扫描线为同一膜层。

6.根据权利要求2所述的像素结构，其特征在于，该第一导电图案与该数据线为同一膜层。

7.根据权利要求2所述的像素结构，其特征在于，该第一扫描线以及该第二扫描线位于该第一像素电极以及该第二像素电极之间。

8.根据权利要求2所述的像素结构，其特征在于，该第一像素电极位于该第二像素电极与该第二扫描线之间，且该第二扫描线位于该第一扫描线与该第一像素电极之间。

9.根据权利要求2所述的像素结构，其特征在于，更包括一连接图案，由该第二像素电极朝向该第二扫描线凸伸以连接至该第二主动元件以及该第一主动元件。

10.根据权利要求9所述的像素结构，其特征在于，该连接图案位于该第一像素电极邻近于该数据线的一侧或是该连接图案位于该第一像素电极远离于该数据线的另一侧。

11.根据权利要求9所述的像素结构，其特征在于，该连接图案与该第二像素电极为同一膜层。

12.根据权利要求9所述的像素结构，其特征在于，更包括一延伸图案，由该第二像素电极朝向该第二扫描线凸伸且该延伸图案与该连接图案分别位于该第一像素电极的两对侧。

13.根据权利要求12所述的像素结构，其特征在于，该延伸图案与该第二像素电极为同一膜层。

14.根据权利要求2所述的像素结构，其特征在于，更包括一栅绝缘层，覆盖住该第一扫描线、该第二扫描线以及该第二导电图案。

15.根据权利要求14所述的像素结构，其特征在于，该栅绝缘层具有多个第一开口以及多个第二开口，这些第一开口位于该第一扫描线上以使该第一导电图案通过这些第一开口并联于该第一扫描线，而这些第二开口位于该第二导电图案上以使该数据线通过这些第二开口并联于该第二导电图案。

16.根据权利要求2所述的像素结构，其特征在于，该第二像素电极具有多个第二狭缝以定义出多个配向方向。

17.根据权利要求1所述的像素结构，其特征在于，该第一像素电极具有多个第一狭缝以定义出多个配向方向。

18.根据权利要求1所述的像素结构，其特征在于，该第一导电图案在一像素区内实质上与该第一扫描线完全重叠。

19.一种像素结构，其特征在于，包括：

一第一扫描线；

一数据线；

一第一主动元件，连接于该第一扫描线与该数据线；

一第一导电图案，位于该数据线下方且并联于该数据线。

20.根据权利要求19所述的像素结构，其特征在于，该第一导电图案于一像素区内实质上与该数据线完全重叠。

21.一种显示面板，其特征在于，包括：

多个像素结构，阵列排列并配置于一基板上，各该像素结构包括：第一扫描线；一第二扫描线；一数据线；一第一主动元件，连接于该第一扫描线与该数据线；一第一像素电极，通过该第一主动元件电性连接于该数据线；一第一导电图案，位于该第一扫描线上方且并联于该第一扫描线；一第二主动元件，电性连接于该第二扫描线与该第一像素电极；以及一第二像素电极通过该第一主动元件电性连接于该数据线，且各该像素结构的该第二扫描线电性连接于下一列像素结构的第一扫描线；

一对向基板，与该基板相对；

一显示介质层，配置于该基板与该对向基板之间；以及

一图案化相位延迟片，配置于该对向基板上，该图案化相位延迟片具有多个相位延迟图案，各该相位延迟图案对应于其中一个像素结构。

22.根据权利要求21所述的显示面板，其特征在于，更包括一黑矩阵图案，配置于该基板以及该对向基板的其中一者上，且该黑矩阵图案至少对应于各该像素结构的该第一扫描线以及该第二扫描线。

23.根据权利要求22所述的显示面板，其特征在于，各该像素结构的该第一扫描线与该第二扫描线位于该第一像素电极与该第二像素电极之间时，该黑矩阵图案更位于相邻的两个像素结构之间。