KR102095910B1 - 곡면형 표시장치와 그의 제조방법 - Google Patents

곡면형 표시장치와 그의 제조방법 Download PDF

Info

Publication number
KR102095910B1
KR102095910B1 KR1020170170909A KR20170170909A KR102095910B1 KR 102095910 B1 KR102095910 B1 KR 102095910B1 KR 1020170170909 A KR1020170170909 A KR 1020170170909A KR 20170170909 A KR20170170909 A KR 20170170909A KR 102095910 B1 KR102095910 B1 KR 102095910B1
Authority
KR
South Korea
Prior art keywords
film
layer
disposed
electrode
display device
Prior art date
Application number
KR1020170170909A
Other languages
English (en)
Other versions
KR20190070427A (ko
Inventor
최혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170170909A priority Critical patent/KR102095910B1/ko
Priority to EP18210030.5A priority patent/EP3499577B1/en
Priority to CN201811485863.7A priority patent/CN110010646B/zh
Priority to US16/218,290 priority patent/US11316119B2/en
Publication of KR20190070427A publication Critical patent/KR20190070427A/ko
Application granted granted Critical
Publication of KR102095910B1 publication Critical patent/KR102095910B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L51/5237—
    • H01L27/3246—
    • H01L27/3262—
    • H01L51/0097—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 명세서는 평탄부와 곡면부 사이에서 휘도 차이를 개선할 수 있는 곡면형 표시장치와 그의 제조방법에 관한 것이다. 본 명세서의 일 실시예에 따른 곡면형 표시장치는 평탄부와 평탄부의 일 측으로부터 연장된 벤딩부를 포함하고, 기판 상에 배치된 박막 트랜지스터층, 박막 트랜지스터층 상에 배치된 평탄화막, 평탄화막 상에 배치되며 평탄화막으로부터 제1 각도만큼 비스듬하게 형성된 경사막, 평탄화막과 경사막 상에 배치되는 제1 전극들, 제1 전극들 상에 각각 배치된 발광층들, 및 발광층들 상에 배치된 제2 전극을 구비한다. 제1 전극들 중에서 평탄부의 제1 전극은 평탄화막 상에 배치되고, 벤딩부의 제1 전극은 경사막 상에 배치된다.

Description

곡면형 표시장치와 그의 제조방법{CURVED DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 명세서는 곡면형 표시장치와 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치로는 액정표시장치(LCD: Liquid Crystal Display), 발광 표시장치(LED: Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다. 이들 중에서 발광 표시장치는 발광소자(light emitting element)로서 유기발광층을 이용하는 유기발광 표시장치, 발광소자로서 마이크로 발광 다이오드(micro light emitting diode)를 이용하는 발광 다이오드 표시장치 등으로 구분될 수 있다. 발광 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다.
최근에는 발광 표시장치는 백라이트가 필요 없으므로, 유연성을 갖는 플렉서블 표시장치(flexible display device)로 개발하기 위한 연구가 진행되고 있다. 플렉서블 표시장치는 유연성 있는 플렉서블 기판에 박막 트랜지스터들과 배선들을 포함하는 화소 어레이층을 형성한 것으로, 휘어지거나 접히더라도 화상 표시가 가능하기 때문에 다양한 분야에 활용될 수 있다. 플렉서블 표시장치는 표시장치가 소정의 곡률로 구부러진 곡면형 표시장치(curved display device), 표시장치가 내측 또는 외측으로 접혀지는 폴더블 표시장치(foldable display device) 등으로 구분될 수 있다. 곡면형 표시장치는 유연성이 있는 플렉서블 표시 모듈을 곡면형 커버 기판에 부착한 표시장치를 가리킨다.
곡면형 표시장치는 평탄부와 벤딩부를 포함할 수 있다. 벤딩부는 평탄부로부터 연장되어 소정의 곡률로 구부러진다. 이로 인해, 평탄부의 표시면은 평탄하고, 벤딩부의 표시면은 소정의 곡률로 구부러진다. 평탄부의 표시면과 벤딩부의 어느 한 지점의 표시면이 이루는 각도를 벤딩부의 어느 한 지점에서의 벤딩 각도(θ)로 정의하는 경우, 평탄부에서의 화상의 발광 방향과 벤딩부에서의 화상의 발광 방향은 θ와 실질적으로 동일하거나 θ와 거의 유사한 θ'만큼 차이가 있을 수 있다.
도 1은 시야각에 따른 휘도 변화를 보여주는 그래프이고, 도 2는 시야각에 따른 컬러 쉬프트를 보여주는 그래프이다. 도 1과 도 2에서 사용자가 곡면형 표시장치를 정면에서 바라보았을 때의 각도, 즉 곡면형 표시장치의 표시면으로부터 수직인 위치에서 바라보았을 때의 각도를 시야각 0도인 것으로 정의하였다. 도 1과 같이 적색, 녹색, 청색, 및 백색 컬러별로 시야각이 증가할수록 휘도는 감소한다. 또한, 도 2와 같이 시야각이 증가할수록 색시야각 차이(color shift(Δu'v'))는 증가한다. 색시야각 차이(Δu'v')가 0.020 이상인 경우 사용자는 시야각에 따라 색이 상이함을 인지할 수 있다.
이상에서 살펴본 바와 같이, 평탄부와 벤딩부가 동일한 휘도로 발광하더라도, 평탄부에서의 발광 방향과 벤딩부에서의 발광 방향이 θ 또는 θ'만큼 차이가 있으므로, 사용자가 평탄부의 정면에서 곡면형 표시장치의 화상을 시청하는 경우 평탄부의 화상의 휘도보다 벤딩부의 화상의 휘도가 낮으며, 평탄부와 벤딩부에서 색시야각 차이가 있음을 인지할 수 있다. 또한, 사용자가 벤딩부의 정면에서 곡면형 표시장치의 화상을 시청하는 경우 벤딩부의 화상의 휘도보다 평탄부의 화상의 휘도가 낮으며, 평탄부와 벤딩부에서 색시야각 차이가 있음을 인지할 수 있다.
본 명세서는 평탄부와 곡면부 사이에서 휘도 차이를 개선할 수 있는 곡면형 표시장치와 그의 제조방법을 제공하기 위한 것이다.
본 명세서의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 명세서의 일 실시예에 따른 곡면형 표시장치는 평탄부와 평탄부의 일 측으로부터 연장된 벤딩부를 포함하고, 기판 상에 배치된 박막 트랜지스터층, 박막 트랜지스터층 상에 배치된 평탄화막, 평탄화막 상에 배치되며 평탄화막으로부터 제1 각도만큼 비스듬하게 형성된 경사막, 평탄화막과 경사막 상에 배치되는 제1 전극들, 제1 전극들 상에 각각 배치된 발광층들, 및 발광층들 상에 배치된 제2 전극을 구비한다. 제1 전극들 중에서 평탄부의 제1 전극은 평탄화막 상에 배치되고, 벤딩부의 제1 전극은 경사막 상에 배치된다.
본 명세서의 일 실시예에 따른 곡면형 표시장치의 제조방법은 평탄부와 평탄부의 일 측으로부터 연장된 벤딩부를 포함하고, 기판 상에 박막 트랜지스터층을 형성하고, 박막 트랜지스터층 상에 박막 트랜지스터층을 평탄화하기 위한 평탄화층을 형성하는 단계, 평탄부와 벤딩부의 평탄화층 상에 유기막을 형성하고, 유기막 상에 개구부, 하프톤부, 및 차광부를 포함하는 마스크를 배치한 후 노광 공정과 현상 공정을 통해 벤딩부의 평탄화막 상에 경사막을 형성하는 단계, 및 평탄부의 평탄화막과 벤딩부의 평탄화막과 경사막 상에 제1 전극, 발광층, 및 제2 전극을 포함하는 발광 소자층을 형성하고, 발광 소자층 상에 봉지막을 형성하는 단계를 포함한다.
본 명세서의 실시예들은 하프톤 마스크를 이용하여 벤딩부에서 평탄화막으로부터 제1 각도만큼 기울어진 경사막을 형성할 수 있다. 이로 인해, 본 명세서의 실시예들에서 벤딩부의 경사막의 제1 면은 평탄부의 평탄화막의 상면과 거의 평행하므로, 평탄부에서의 발광 영역의 발광면(또는 표시면)은 벤딩부에서의 발광 영역의 발광면(또는 표시면)과 거의 평행하게 형성될 수 있다. 따라서, 본 명세서의 실시예들에서는 평탄부에서의 표시 모듈의 화상의 발광 방향이 벤딩부에서의 표시 모듈의 화상의 발광 방향이 동일하거나 거의 유사할 수 있다. 그 결과, 본 명세서의 실시예들에서는 사용자가 플렉서블 표시장치의 평탄부와 벤딩부 사이에서 휘도 차이 및 색시야각 차이를 인지하는 것을 방지할 수 있다.
도 1은 시야각에 따른 휘도 변화를 보여주는 그래프이다.
도 2는 시야각에 따른 컬러 쉬프트를 보여주는 그래프이다.
도 3은 본 명세서의 일 실시예에 따른 곡면형 표시장치를 포함하는 휴대용 전자 장치를 보여주는 사시도이다.
도 4는 본 명세서의 일 실시예에 따른 곡면형 표시장치를 보여주는 분해 사시도이다.
도 5는 본 명세서의 일 실시예에 따른 곡면형 표시장치를 보여주는 측면도이다.
도 6은 도 5의 평탄부와 벤딩부에 배치된 표시영역의 일 예를 보여주는 단면도이다.
도 7은 도 5의 평탄부와 벤딩부에 배치된 표시영역의 또 다른 예를 보여주는 단면도이다.
도 8은 도 5의 평탄부와 벤딩부에 배치된 표시영역의 또 다른 예를 보여주는 단면도이다.
도 9는 도 5의 평탄부와 벤딩부에 배치된 표시영역의 또 다른 예를 보여주는 단면도이다.
도 10a 및 도 10b는 본 명세서의 일 실시예에 따른 표시 모듈의 평탄부와 벤딩부에서의 시야각에 따른 휘도 시뮬레이션 결과를 보여주는 예시도면들이다.
도 11은 본 명세서의 일 실시예에 따른 표시 모듈의 제조방법을 보여주는 흐름도이다.
도 12a 내지 도 12d는 본 명세서의 일 실시예에 따른 표시 모듈의 제조방법을 설명하기 위한 단면도들이다.
도 13은 본 명세서의 다른 실시예에 따른 표시 모듈의 제조방법을 보여주는 흐름도이다.
도 14a 내지 도 14d는 본 명세서의 다른 실시예에 따른 표시 모듈의 제조방법을 설명하기 위한 단면도들이다.
명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다.
도 3은 본 명세서의 일 실시예에 따른 곡면형 표시장치를 포함하는 휴대용 전자 장치를 보여주는 사시도이다.
도 3을 참조하면, 본 명세서의 일 실시예에 따른 휴대용 전자 장치(PED)는 스마트폰(smart phone)인 것을 예시하였으나, 이에 한정되지 않는다. 즉, 본 명세서의 일 실시예에 따른 휴대용 전자 장치는 태블릿(tablet) 또는 노트북 컴퓨터(notebook computer)일 수 있다. 또한, 본 명세서의 일 실시예에 따른 곡면형 표시장치는 휴대용 전자 장치(PED)뿐만 아니라 모니터(monitor), TV 등과 같은 다양한 전자 장치에 적용될 수 있다.
휴대용 전자 장치(PED)는 외관을 이루는 케이스(CS), 표시 장치(CDIS), 음향출력 모듈(SOM), 이미지 센서(CAM), 조도 센서(IS), 스피커(SPK), 마이크(MIC), 이어폰 포트(EP), 및 충전 포트(CP)를 포함한다.
케이스(CS)는 휴대용 전자 장치(PED)의 전면(前面), 측면(側面), 및 배면(背面)을 커버하도록 형성될 수 있다. 케이스(CS)는 플라스틱으로 형성될 수 있다. 케이스(CS)의 전면(前面)에는 표시 장치(CDIS), 음향 출력 모듈(SOM), 카메라(CAM), 및 조도 센서(IS)가 배치될 수 있다. 케이스(CS)의 일 측면에는 마이크(MIC), 이어폰 포트(EP), 및 충전 포트(CP)가 배치될 수 있다.
곡면형 표시장치(CDIS)는 휴대용 전자 장치(PED)의 전면(前面)의 대부분을 차지한다. 곡면형 표시장치(CDIS)에 대한 자세한 설명은 도 4를 결부하여 후술한다.
음향출력 모듈(SOM)은 상대방과 통화 시 상대방의 음성을 출력하는 수신 장치이다. 이미지 센서(CAM)는 휴대용 전자 장치(PED)의 전면(前面)에 보이는 이미지를 촬영하기 위한 장치로, 휴대용 전자 장치(PED)의 배면(背面)에는 다른 이미지 센서가 추가로 배치될 수 있다. 조도 센서(IS)는 입사되는 빛의 양을 감지하여 표시 장치(CDIS)의 휘도를 조정하기 위한 장치이다. 마이크(MIC)는 상대방과 통화시 사용자의 음성의 음파를 전기신호로 변환하여 전송하기 위한 송신 장치이다. 스피커(SPK)는 휴대용 전자 장치(PED)에서 수행되는 기능 또는 어플리케이션 과 관련된 음향 신호를 출력한다. 이어폰 포트(EP)는 이어폰을 꽂는 경우, 스피커(SPK)를 대신하여 이어폰으로 음향 신호를 출력하는 포트이다. 충전 포트(CP)는 휴대용 전자 장치(PED)의 배터리를 충전하기 위한 충전기가 연결되는 포트이다.
도 4는 본 명세서의 일 실시예에 따른 곡면형 표시장치를 보여주는 분해 사시도이다. 도 5는 본 명세서의 일 실시예에 따른 곡면형 표시장치를 보여주는 측면도이다.
도 5에는 Y축 방향에서 바라보았을 때 곡면형 표시장치를 보여주는 측면도이다. 도 5에서는 설명의 편의를 위해 연성 필름(60)과 통합 구동회로(70)는 도시하지 않았다.
도 4 및 도 5를 참조하면, 본 명세서의 일 실시예에 따른 곡면형 표시장치(CDIS)는 커버 기판(10), 표시 모듈(30), 연성 필름(60), 및 통합 구동회로(70)를 구비할 수 있다.
커버 기판(10)은 플라스틱 또는 유리로 형성될 수 있다.
커버 기판(10)은 데코층(11)을 포함할 수 있다. 데코층(11)은 표시 모듈(30)이 화상을 표시하지 않는 경우에도 사용자에게 보여줄 수 있는 패턴이 형성된 층일 수 있다. 데코층(11)은 문자 패턴(11a)과 색상층(11b)을 포함할 수 있다. 문자 패턴(11a)은 도 2의 "LG"와 같이 회사의 로고일 수 있다. 색상층(11b)은 표시 모듈(40)의 베젤 영역에 대응되는 영역에 형성될 수 있다. 색상층(11b)이 블랙으로 형성되는 경우, 표시 모듈(30)이 화상을 표시하지 않는다면, 표시 모듈(30)의 표시영역과 동일한 색으로 표현될 수 있으므로, 표시 모듈(30)의 화면은 사용자에게 넓어 보일 수 있다.
커버 기판(10)의 배면에는 표시 모듈(30)이 배치될 수 있다. 표시 모듈(40)은 소정의 화상을 표시하는 표시장치이다. 예를 들어, 표시 모듈(30)은 발광 표시장치(Light Emitting Display)일 수 있으나, 본 명세서의 실시예들은 이에 한정되지는 않는다. 발광 표시장치는 발광소자(light emitting element)로서 유기 발광층을 이용하는 유기발광 표시장치, 및 발광소자로서 마이크로 발광 다이오드(micro light emitting diode)를 이용하는 발광 다이오드 표시장치를 포함할 수 있다.
표시 모듈(30)은 접착 필름을 통해 커버 기판(10)의 배면에 접착될 수 있다. 접착 필름은 투명한 접착 레진(optically cleared resin, OCR) 또는 투명한 접착 필름(optically cleared adhesive film, OCA film)일 수 있다.
표시 모듈(30)의 전면(前面)에는 편광 필름이 배치될 수 있다. 편광 필름은 외부광 반사로 인한 시인성 저하를 방지할 수 있다.
표시 모듈(30)의 배면에는 방열 필름이 배치될 수 있다. 방열 필름은 표시 모듈(30)로부터 발생되는 열을 효과적으로 방출할 수 있도록 열 전도율이 높은 물질을 포함할 수 있다. 또한, 방열 필름은 표시 모듈(30)을 외부의 충격으로부터 보호하기 위한 완충 기능을 수행할 수 있다.
표시 모듈(30)은 적어도 일 측의 일부가 돌출된 돌출부(35)를 포함할 수 있다. 예를 들어, 도 4와 같이 돌출부(35)는 표시 모듈(30)의 하 측의 일부가 돌출되어 형성될 수 있다. 돌출부(35)에는 연성 필름(60)이 부착될 수 있으며, 베젤 영역을 최소화하기 위해 돌출부(35)와 연성 필름(60)은 표시 모듈(30)의 배면으로 구부러져 고정될 수 있다. 연성 필름(60)은 통합 구동회로(70)가 실장되는 칩 온 필름(chip on film)으로 형성될 수 있다.
통합 구동회로(70)는 집적회로(integrated circuit, IC)와 같이 칩 형태로 형성되어 연성 필름(60) 상에 COF(chip on film) 방식으로 부착될 수 있다. 통합 구동회로(70)는 데이터 구동회로, 타이밍 제어회로, 전원 공급회로, 및 감마전압 회로가 통합된 구동회로일 수 있다.
데이터 구동회로는 감마전압 회로의 감마전압들을 이용하여 데이터 전압들을 생성하고 표시 모듈(30)의 데이터 라인들에 데이터 전압들을 공급하기 위한 회로이고, 타이밍 제어회로는 데이터 구동회로와 표시 모듈(30)에 형성된 스캔 구동회로의 동작 타이밍들을 제어하기 위한 회로이다. 또한, 전원 공급회로는 데이터 구동회로, 타이밍 제어회로, 감마전압 회로, 및 스캔 구동회로에 필요한 구동 전압들을 생성하여 공급하기 위한 회로이다. 또한, 감마전압 회로는 데이터 구동회로에 감마전압들을 공급하기 위한 회로이다.
곡면형 표시장치(CDIS)는 도 5와 같이 평탄부(FA)와 벤딩부(BA)를 포함할 수 있다. 평탄부(FA)는 곡면형 표시장치(CDIS)의 중앙 영역에서 평평하게 형성될 수 있다. 벤딩부(BA)는 평탄부(FA)의 적어도 일 측으로부터 연장되어 제1 곡률로 형성될 수 있다. 이로 인해, 곡면형 표시장치(CDIS)의 적어도 일 측 가장자리에 형성될 수 있다. 도 5에서는 벤딩부(BA)가 곡면형 표시장치(CDIS)의 양 측 가장자리에 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 즉, 본 명세서의 실시예들에서 곡률부는 곡면형 표시장치(CDIS)의 일 측 가장자리에만 형성되거나, 세 측 가장자리 또는 네 측 가장자리에 형성될 수도 있다.
표시 모듈(30)은 곡면형 표시장치(CDIS)의 평탄부(FA)와 벤딩부(BA) 모두에 배치될 수 있다. 표시 모듈(30)이 곡면형 표시장치(CDIS)의 벤딩부(BA)에도 배치되므로, 사용자는 벤딩부(BA)를 통해서도 화상을 볼 수 있다.
종래에는 표시 모듈(30)이 평탄부(FA)와 벤딩부(BA) 모두에서 표시면의 수직 방향으로 발광하였기 때문에, 벤딩부(BA)에서의 표시 모듈(30)의 화상의 발광 방향이 평탄부(FA)에서의 표시 모듈(30)의 화상의 발광 방향 대비 제1 각도(θ1)로 기울어지게 된다. 이로 인해, 종래에는 사용자가 표시 모듈(30)의 평탄부(FA)와 벤딩부(BA) 사이에서 휘도 차이 및 색시야각 차이를 인지하는 문제가 발생할 수 있었다.
본 명세서의 실시예들에서 평탄부의 표시면과 벤딩부의 어느 한 지점의 표시면이 이루는 각도를 제1 각도(θ1)로 정의하는 경우, 평탄부에서의 화상의 발광 방향과 벤딩부의 어느 한 지점에서의 화상의 발광 방향은 제1 각도(θ1)와 실질적으로 동일한 각도 또는 제1 각도(θ1)와 거의 유사한 각도(θ1')만큼 차이가 있을 수 있다. 즉, 본 명세서의 실시예들에서는 표시 모듈(30)의 화상이 평탄부(FA)에서는 표시면의 수직 방향으로 발광하고, 벤딩부(BA)에서는 표시면의 수직 방향으로부터 제1 각도(θ1) 또는 제1 각도와 유사한 각도(θ1')만큼 기울어진 각도로 발광한다. 이로 인해, 본 명세서의 실시예들에서는 평탄부(FA)에서의 표시 모듈(30)의 화상의 발광 방향이 벤딩부(BA)에서의 표시 모듈(30)의 화상의 발광 방향이 동일하거나 거의 유사할 수 있다. 따라서, 본 명세서의 실시예들에서는 사용자가 플렉서블 표시장치(CDIS)의 평탄부(FA)와 벤딩부(BA) 사이에서 휘도 차이 및 색시야각 차이를 인지하는 것을 방지할 수 있다.
이하에서는, 도 6 내지 도 9를 결부하여 평탄부(FA)에서의 표시 모듈(30)의 화상의 발광 방향을 벤딩부(BA)에서의 표시 모듈(30)의 화상의 발광 방향과 동일하거나 거의 유사하게 실현할 수 있는 방법에 대하여 구체적으로 설명한다.
도 6은 도 5의 평탄부와 벤딩부에 배치된 표시영역의 일 예를 보여주는 단면도이다.
도 6을 참조하면, 기판(41)은 지지 기판(41a)과 플렉서블 기판(41b)을 포함할 수 있다. 지지 기판(41a)은 플렉서블 기판(41b)을 지지하기 위한 기판으로, 플라스틱으로 형성될 수 있다. 예를 들어, 지지 기판(41a)은 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET)로 형성될 수 있다. 플렉서블 기판(41b)은 지지 기판(41a) 상에 배치될 수 있으며, 유연성을 갖는 플라스틱 필름으로 형성될 수 있다. 예를 들어, 플렉서블 기판(41b)은 폴리이미드(polyimide) 필름으로 형성될 수 있다.
기판(41) 상에는 버퍼막(100)이 형성될 수 있다. 버퍼막(100)은 투습에 취약한 기판(41)을 통해 침투하는 수분(H2O) 또는 산소(O2) 등으로부터 박막 트랜지스터들과 발광 소자들을 보호하는 역할을 한다. 버퍼막(100)은 멀티 버퍼막(201)과 액티브 버퍼막(202)을 포함할 수 있다.
멀티 버퍼막(201)은 교번하여 적층된 복수의 버퍼막들(201a, 201b, 201c, 201d)로 이루어질 수 있다. 예를 들어, 멀티 버퍼막(201)의 제1 및 제3 버퍼막들(201a, 201c)은 실리콘 산화막(SiOx)으로 형성되고, 제2 및 제4 버퍼막들(201b, 201d)은 실리콘 질화막(SiNx)으로 형성될 수 있다.
액티브 버퍼막(202)은 멀티 버퍼막(201) 상에 배치될 수 있다. 액티브 버퍼막(202)은 실리콘 산화막(SiOx)으로 형성될 수 있다.
버퍼막(100) 상에는 박막 트랜지스터층(110)이 형성될 수 있다. 박막 트랜지스터층(110)에는 박막 트랜지스터(210)들, 스캔 라인들, 데이터 라인들, 초기화 전압 라인들, 제1 전원전압 라인들 등이 형성될 수 있다.
박막 트랜지스터(210)들 각각은 액티브층(211), 게이트전극(212), 소스전극(213) 및 드레인전극(214)을 포함한다. 도 6에서는 박막 트랜지스터(210)가 게이트전극(212)이 액티브층(211)의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 본 명세서의 실시예들에서 박막 트랜지스터(210)는 게이트전극(212)이 액티브층(211)의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트전극(212)이 액티브층(211)의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
또한, 도 6에서는 박막 트랜지스터(210)가 코플라나(coplanar) 구조로 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되는 것은 아니다. 예를 들어, 본 명세서의 실시예들에서 박막 트랜지스터(210)는 BCE(back channel etched) 공정을 이용한 역 스태거드(inverted staggered) 구조로 형성될 수 있다. 코플라나 구조는 게이트 전극이 액티브층의 상부에 형성된 상부 게이트 구조를 갖는다. 역 스태거드 구조는 게이트 전극이 액티브층의 하부에 형성된 하부 게이트 구조를 갖는다.
버퍼막(100) 상에는 액티브층(211)이 형성된다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 실리콘계 반도체 물질로는 비정질실리콘(Amorphous Silicon) 또는 비정질 실리콘보다 우수한 이동도(Mobility)를 가져서 에너지 소비 전력이 낮고 신뢰성이 우수한 다결정실리콘(Polycrystalline Silicon)가 이용될 수 있다.
산화물계 반도체 물질로는 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO)계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO)계 재료, 인듐 주석 아연 산화물(InSnZnO)계 재료, 인듐 알루미늄 아연 산화물(InAlZnO)계 재료, 주석 갈륨 아연 산화물(SnGaZnO)계 재료, 알루미늄 갈륨 아연 산화물(AlGaZnO)계 재료, 주석 알루미늄 아연 산화물(SnAlZnO)계 재료, 2원계 금속 산화물인 인듐 아연 산화물(InZnO)계 재료, 주석 아연 산화물(SnZnO)계 재료, 알루미늄 아연 산화물(AlZnO)계 재료, 아연 마그네슘 산화물(ZnMgO)계 재료, 주석 마그네슘 산화물(SnMgO)계 재료, 인듐 마그네슘 산화물(InMgO)계 재료, 인듐 갈륨 산화물 (InGaO)계 재료, 인듐 산화물(InO)계 재료, 주석 산화물(SnO)계 재료, 아연 산화물(ZnO)계 재료 등으로 구성할 수 있으며, 각각의 원소의 조성 비율은 한정되지 않는다.
액티브층(211)은 p형 또는 n형의 불순물을 포함하는 소스 영역(Source Region)과 드레인 영역(Drain Region), 및 소스 영역 및 드레인 영역 사이에 형성된 채널(Channel)을 포함할 수 있고, 채널과 인접한 소스 영역 및 드레인 영역 사이에는 저농도 도핑영역을 포함할 수 있다.
버퍼막(110)과 액티브층(211) 사이에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
액티브층(211) 상에는 게이트 절연막(220)이 형성될 수 있다. 게이트 절연막(220)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(220) 상에는 게이트전극(212), 스캔 라인들, 및 초기화 전압 라인(VRL)들이 형성될 수 있다. 게이트전극(212), 스캔 라인들, 및 초기화 전압 라인(VRL)들은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트전극(212), 스캔 라인들, 및 초기화 전압 라인들 상에는 층간 절연막(230)이 형성될 수 있다. 층간 절연막(230)은 제1 층간 절연막(231)과 제2 층간 절연막(232)을 포함할 수 있다. 제1 층간 절연막(231)은 실리콘 산화막(SiOx)으로 형성되고, 제2 층간 절연막(232)은 실리콘 질화막(SiNx)으로 형성될 수 있다.
층간 절연막(230) 상에는 소스전극(213), 드레인전극(214), 데이터 라인들, 및 제1 고전위 전압 라인(VDDL)들이 형성될 수 있다. 소스전극(213)과 드레인 전극(214) 각각은 게이트 절연막(220)과 층간 절연막(230)을 관통하는 콘택홀을 통해 액티브층(211)에 접속될 수 있다. 소스전극(213), 드레인전극(214), 및 데이터 라인은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스전극(213), 드레인전극(214), 데이터 라인들, 및 제1 고전위 전압 라인(VDDL)들 상에는 박막 트랜지스터(220)를 절연하기 위한 보호막(240)이 형성될 수 있다. 보호막(240)은 실리콘 질화막(SiNx)으로 형성될 수 있다.
보호막(240) 상에는 박막 트랜지스터(210)로 인한 단차를 평탄하게 하기 위한 평탄화막(250)이 형성될 수 있다. 평탄화막(250)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
벤딩부(BA)에서 평탄화막(250) 상에는 경사막(251)이 형성될 수 있다. 경사막(251)은 평탄화막(250)으로부터 소정의 각도만큼 비스듬하게 형성된 막이다. 예를 들어, 평탄부의 표시면과 벤딩부의 어느 한 지점의 표시면이 이루는 각도를 제1 각도(θ1)로 정의하는 경우, 벤딩부의 어느 한 지점에서 평탄화막(250)과 경사막(251)이 이루는 각도는 제1 각도(θ1)와 실질적으로 동일하거나 제1 각도(θ1)와 유사한 각도(θ1')일 수 있다.
경사막(251)은 제1 면(251a)과 제2 면(251b)을 포함할 수 있다. 경사막(251)의 제1 면(251a)은 평탄화막(250)의 상면과 제1 각도(θ1) 또는 제1 각도(θ1)와 유사한 각도(θ1')를 이루도록 형성될 수 있다. 이로 인해, 벤딩부(BA)의 경사막(251)의 제1 면(251a)은 평탄부(FA)의 평탄화막(250)의 상면과 거의 평행하게 형성될 수 있다.
경사막(251)의 제2 면(251b)은 평탄화막(250)의 상면과 제2 각도(θ2)를 이루도록 형성될 수 있다. 제2 각도(θ2)가 제1 각도(θ1)와 실질적으로 동일한 각도일 수 있다. 이 경우, 경사막(251)은 제1 면(251a)의 길이와 제2 면(251b)의 길이가 동일한 이등변 삼각형의 단면을 가질 수 있다.
경사막(251)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다. 경사막(251)은 평탄화막(250)과 동일한 물질로 형성되거나 뱅크(264)와 동일한 물질로 형성될 수 있다. 경사막(251)이 평탄화막(250)과 동일한 물질로 형성되는 경우, 경사막(251)은 도 13과 같이 평탄화막(250)과 동시에 형성될 수 있다.
평탄부(FA)의 평탄화막(250)과 벤딩부(BA)의 경사막(251) 상에는 발광 소자층(120)이 형성된다. 발광 소자층(120)은 발광 소자들과 뱅크(264)를 포함한다. 도 7에서는 발광 소자층(120)이 상부 발광(top emission) 방식으로 발광하는 것을 중심으로 설명하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 즉, 본 명세서의 실시예들에서 발광 소자층(120)은 하부 발광(bottom emission) 방식으로 발광할 수 있다.
발광 소자들과 뱅크(264)는 평탄화막(250)과 경사막(251) 상에 형성된다. 발광 소자는 제1 전극(261), 발광층(262), 및 제2 전극(263)을 포함할 수 있다. 제1 전극(261)은 애노드 전극이고, 제2 전극(263)은 캐소드 전극일 수 있다.
제1 전극(261)은 평탄부(FA)에서 평탄화막(250) 상에 형성될 수 있으며, 벤딩부(BA)에서 평탄화막(250)과 경사막(251) 상에 형성될 수 있다. 구체적으로, 제1 전극(261)은 벤딩부(BA)에서 평탄화막(250)과 경사막(251)의 제1 면(251a) 상에 형성될 수 있다.
제1 전극(261)은 보호막(240)과 평탄화막(250)을 관통하는 콘택홀을 통해 박막 트랜지스터(210)의 소스전극(213) 또는 드레인전극(214)에 접속될 수 있다. 콘택홀은 경사막(251)의 제2 면(251b)에 인접하게 형성될 수 있다. 제1 전극(261)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
도 6에서는 제1 전극(261)이 경사막(251)의 제2 면(251b) 상에도 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 즉, 제1 전극(261)은 경사막(251)의 제2 면(251b) 상에 형성되지 않을 수 있다. 이 경우, 제1 전극(261)은 경사막(251)의 제1 면(251a)에 인접한 콘택홀을 통해 박막 트랜지스터(210)의 소스전극(213) 또는 드레인전극(214)에 접속될 수 있다.
뱅크(264)는 평탄화막(250)과 경사막(251) 상에 형성될 수 있다. 구체적으로, 뱅크(264)는 평탄부(FA)에서 평탄화막(250) 상에 배치된 제1 전극(261)의 일부를 덮도록 형성될 수 있다. 뱅크(264)는 벤딩부(BA)에서 경사막(251)의 제1 면(251a) 상에 배치된 제1 전극(261)의 일부를 덮도록 평탄화막(250)과 경사막(251)의 제1 면(251a)과 제2 면(251b) 상에 형성될 수 있다.
뱅크(264)는 발광 영역(EA)들을 정의할 수 있다. 즉, 발광 영역(EA)은 제1 전극(261), 발광층(262), 및 제2 전극(263)이 순차적으로 적층되어 제1 전극(261)으로부터의 정공과 제2 전극(263)으로부터의 전자가 발광층(262)에서 서로 결합되어 발광하는 영역일 수 있다. 뱅크(264)가 형성된 영역은 비발광 영역일 수 있다. 따라서, 벤딩부(BA)에서는 경사막(251)의 제1 면(251a) 상에 순차적으로 배치된 제1 전극(261), 발광층(262), 및 제2 전극(263)이 발광 영역(EA)으로 정의될 수 있다.
벤딩부(BA)의 경사막(251)의 제1 면(251a)은 평탄부(FA)의 평탄화막(250)의 상면과 거의 평행하므로, 평탄부(FA)에서의 발광 영역(EA)의 발광면(또는 표시면)은 벤딩부(BA)에서의 발광 영역(EA)의 발광면(또는 표시면)과 거의 평행할 수 있다. 그러므로, 본 명세서의 실시예들에서는 평탄부(FA)에서의 표시 모듈(30)의 화상의 발광 방향이 벤딩부(BA)에서의 표시 모듈(30)의 화상의 발광 방향이 동일하거나 거의 유사할 수 있다. 따라서, 본 명세서의 실시예들에서는 사용자가 플렉서블 표시장치(CDIS)의 평탄부(FA)와 벤딩부(BA) 사이에서 휘도 차이 및 색시야각 차이를 인지하는 것을 방지할 수 있다.
뱅크(264) 상에는 스페이서가 형성될 수 있다. 뱅크(264)와 스페이서는 각각 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
제1 전극(261) 상에는 발광층(262)이 형성된다. 발광층(262)은 정공 수송층(Hole Transport Layer; HTL), 유기발광층, 및 전자 수송층(Electron Transport Layer; ETL)을 포함할 수 있다. 정공 수송층은 제1 전극(261)으로부터 주입된 정공을 유기발광층으로 원활하게 전달하는 역할을 한다. 유기발광층은 인광 또는 형광물질을 포함하는 유기물질로 형성될 수 있다. 전자 수송층은 제2 전극(263)으로부터 주입된 전자를 유기발광층으로 원활하게 전달하는 역할을 한다. 발광층(262)은 정공 수송층, 유기발광층, 전자 수송층 이외에, 정공 주입층(Hole Injection Layer; HIL), 정공 저지층(Hole Blocking Layer; HBL), 전자 주입층(Electron Injection Layer; EIL), 및 전자 저지층(Electron Blocking Layer; EBL)을 더 포함할 수 있다.
또한, 발광층(262)은 2 스택(stack) 이상의 탠덤 구조(tandem structure)로 형성될 수 있다. 이 경우, 스택들 각각이 정공 수송층, 유기발광층, 전자 수송층을 포함할 수 있다. 발광층(262)이 2 스택(stack) 이상의 탠덤 구조로 형성되는 경우, 스택들 사이에는 전하 생성층이 형성될 수 있다. 전하 생성층은 하부 스택과 인접하게 위치하는 n형 전하 생성층과 n형 전하 생성층 상에 형성되어 상부 스택과 인접하게 위치하는 p형 전하 생성층을 포함할 수 있다. n형 전하 생성층은 하부 스택으로 전자(electron)를 주입해주고, p형 전하 생성층은 상부 스택으로 정공(hole)을 주입해준다. n형 전하 생성층은 전자수송능력이 있는 유기 호스트 물질에 Li, Na, K, 또는 Cs와 같은 알칼리 금속, 또는 Mg, Sr, Ba, 또는 Ra와 같은 알칼리 토금속이 도핑된 유기층일 수 있다. p형 전하 생성층은 정공수송능력이 있는 유기 호스트 물질에 도펀트가 도핑된 유기층일 수 있다.
발광층(262)은 발광 영역(EA)들 각각에 형성될 수 있다. 이 경우, 발광층(262)은 발광 영역(EA)별로 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 및 청색 광을 발광하는 청색 발광층으로 구분될 수 있다. 하지만, 본 명세서의 실시예들은 이에 한정되지 않으며, 발광층(262)은 발광 영역(EA)들에 공통적으로 형성되는 공통층일 수 있으며, 이 경우 백색 광을 발광하는 백색 발광층일 수 있다. 발광층(262)이 발광 영역(EA)들에 공통층으로 형성되는 경우, 컬러필터들이 필요하다.
제2 전극(263)은 발광층(262) 상에 형성된다. 제2 전극(263)은 발광층(262)을 덮도록 형성될 수 있다. 제2 전극(263)은 화소들에 공통적으로 형성되는 공통층일 수 있다.
제2 전극(263)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(263)이 반투과 금속물질로 형성되는 경우, 미세 공진(micro cavity)에 의해 출광 효율이 높아질 수 있다. 제2 전극(263) 상에는 캡핑층(capping layer)이 형성될 수 있다.
발광 소자층(120) 상에는 봉지막(130)이 형성된다. 봉지막(130)은 발광층(262)과 제2 전극(263)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(130)은 적어도 하나의 무기막(271, 273)을 포함할 수 있다. 적어도 하나의 무기막(271, 273)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 및 티타늄 산화물 중 적어도 하나로 형성될 수 있다.
그리고, 봉지막(130)은 이물들(particles)이 발광층(262)과 제2 전극(263)에 투입되는 것을 방지하는 이물 커버층(particle cover layer)으로 역할을 하기 위해 충분한 두께로 형성되는 적어도 하나의 유기막(272)을 포함할 수 있다. 유기막은 발광층(262)에서 발광된 광을 통과시키기 위해 투명한 물질로 형성될 수 있다. 유기막은 발광층(262)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예를 들면, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있으며, 이에 한정되는 것은 아니다.
도 6에서는 제2 전극(263) 상에 제1 무기막(271)이 형성되고, 제1 무기막(271) 상에 유기막(272)이 형성되며, 유기막(272) 상에 제2 무기막(273)이 형성된 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다.
한편, 도 6에서는 경사막(251)의 제2 면이 평탄화막(251)의 상면과 이루는 제2 각도(θ2)가 제1 각도(θ1)와 실질적으로 동일한 각도인 것을 예시하였으나, 본 명세서의 실시예들은 이에 한정되지 않는다. 예를 들어, 도 7과 같이 제2 각도(θ2)가 제1 각도(θ1)보다 작은 경우, 제2 면(251b)의 길이가 제1 면(251a)의 길이보다 긴 삼각형의 단면을 가질 수 있다.
또한, 도 8과 같이 제2 각도(θ2)가 제1 각도(θ1)보다 큰 경우, 경사막(251)은 제1 면(251a)의 길이가 제2 면(251b)의 길이보다 긴 삼각형의 단면을 가질 수 있다. 또한, 도 9와 같이 제2 각도(θ2)는 90도인 경우, 경사막(251)은 직각 삼각형의 단면을 가질 수 있다. 즉, 도 8 및 도 9와 같이 제2 각도(θ2)가 제1 각도(θ1)보다 크고 90도 이하인 경우, 경사막(251)의 제2 면(251b)의 길이가 짧아지므로, 도 6에 비해 비발광 영역의 크기를 줄일 수 있는 장점이 있다.
또한, 도 10a에는 표시 모듈(30)의 평탄부(FA)에서의 시야각에 따른 휘도 시뮬레이션 결과가 나타나 있으며, 도 10b에는 표시 모듈(30)의 벤딩부(BA)에서의 시야각에 따른 휘도 시뮬레이션 결과가 나타나 있다. 도 10a 및 도 10b와 같이 표시 모듈(30)의 평탄부(FA)에서의 시야각에 따른 휘도 시뮬레이션 결과와 표시 모듈(30)의 벤딩부(BA)에서의 시야각에 따른 휘도 시뮬레이션 결과가 유사한 형태로 나타나는 것을 볼 수 있다.
즉, 본 명세서의 실시예들에서 벤딩부(BA)의 경사막(251)의 제1 면(251a)은 평탄부(FA)의 평탄화막(250)의 상면과 거의 평행하므로, 평탄부(FA)에서의 발광 영역(EA)의 발광면(또는 표시면)은 벤딩부(BA)에서의 발광 영역(EA)의 발광면(또는 표시면)과 거의 평행하게 형성될 수 있다. 따라서, 본 명세서의 실시예들에서는 평탄부(FA)에서의 표시 모듈(30)의 화상의 발광 방향이 벤딩부(BA)에서의 표시 모듈(30)의 화상의 발광 방향이 동일하거나 거의 유사할 수 있다. 그 결과, 본 명세서의 실시예들에서는 사용자가 플렉서블 표시장치(CDIS)의 평탄부(FA)와 벤딩부(BA) 사이에서 휘도 차이 및 색시야각 차이를 인지하는 것을 방지할 수 있다.
한편, 도 5에서 평탄부(FA)로부터 거리가 멀어짐에 따라 벤딩부(BA)의 곡률이 커지는 경우, 평탄부에서의 화상의 발광 방향과 벤딩부에서의 화상의 발광 방향 간의 차이는 커진다. 따라서, 평탄부(FA)에서의 표시 모듈(30)의 화상의 발광 방향을 벤딩부(BA)에서의 표시 모듈(30)의 화상의 발광 방향과 동일하거나 거의 유사하도록 하기 위해, 벤딩부(BA)의 발광 영역(EA)들에 형성된 경사막(251)의 제1 각도(θ1)는 평탄부(FA)로부터 거리가 멀어짐에 따라 커질 수 있다.
또한, 도 5에서 평탄부(FA)로부터 거리가 멀어짐에 따라 벤딩부(BA)의 곡률이 작아지는 경우, 평탄부에서의 화상의 발광 방향과 벤딩부에서의 화상의 발광 방향 간의 차이는 작아진다. 따라서, 평탄부(FA)에서의 표시 모듈(30)의 화상의 발광 방향을 벤딩부(BA)에서의 표시 모듈(30)의 화상의 발광 방향과 동일하거나 거의 유사하도록 하기 위해, 벤딩부(BA)의 발광 영역(EA)들에 형성된 경사막(251)의 제1 각도(θ1)는 평탄부(FA)로부터 거리가 멀어짐에 따라 작아질 수 있다.
도 11은 본 명세서의 일 실시예에 따른 표시 모듈의 제조방법을 보여주는 흐름도이다. 도 12a 내지 도 12d는 본 명세서의 일 실시예에 따른 표시 모듈의 제조방법을 설명하기 위한 단면도들이다.
첫 번째로, 도 12a와 같이 기판(41) 상에 버퍼막(100), 박막 트랜지스터층(110), 및 평탄화막(250)을 형성한다. 버퍼막(100), 박막 트랜지스터층(110), 및 평탄화막(250)은 평탄부(FA)와 벤딩부(BA)에 공통적으로 형성된다. (도 11의 S101)
구체적으로, 기판(41) 상에 버퍼막(100)을 형성한다. 버퍼막(100)은 투습에 취약한 기판(41)을 통해 침투하는 수분(H2O) 또는 산소(O2) 등으로부터 박막 트랜지스터들과 발광 소자들을 보호하는 역할을 한다.
버퍼막(100)은 멀티 버퍼막(201)과 액티브 버퍼막(202)을 포함할 수 있다. 멀티 버퍼막(201)은 교번하여 적층된 복수의 버퍼막들(201a, 201b, 201c, 201d)로 이루어질 수 있다. 예를 들어, 멀티 버퍼막(201)의 제1 및 제3 버퍼막들(201a, 201c)은 실리콘 산화막(SiOx)으로 형성되고, 제2 및 제4 버퍼막들(201b, 201d)은 실리콘 질화막(SiNx)으로 형성될 수 있다. 액티브 버퍼막(202)은 멀티 버퍼막(201) 상에 배치될 수 있다. 액티브 버퍼막(202)은 실리콘 산화막(SiOx)으로 형성될 수 있다.
그리고 나서, 버퍼막(100) 상에 박막 트랜지스터의 액티브층(211)을 형성한다. 구체적으로, 스퍼터링법(Sputtering) 또는 MOCVD법(Metal Organic Chemical Vapor Deposition) 등을 이용하여 버퍼막 상의 전면에 액티브 금속층을 형성할 수 있다. 그리고 나서, 포토 레지스트 패턴을 이용한 마스크 공정으로 액티브 금속층을 패터닝하여 액티브층(211)을 형성할 수 있다. 액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
액티브층(211)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다. 실리콘계 반도체 물질로는 비정질실리콘(Amorphous Silicon) 또는 비정질 실리콘보다 우수한 이동도(Mobility)를 가져서 에너지 소비 전력이 낮고 신뢰성이 우수한 다결정실리콘(Polycrystalline Silicon)이 이용될 수 있다.
산화물계 반도체 물질로는 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO)계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO)계 재료, 인듐 주석 아연 산화물(InSnZnO)계 재료, 인듐 알루미늄 아연 산화물(InAlZnO)계 재료, 주석 갈륨 아연 산화물(SnGaZnO)계 재료, 알루미늄 갈륨 아연 산화물(AlGaZnO)계 재료, 주석 알루미늄 아연 산화물(SnAlZnO)계 재료, 2원계 금속 산화물인 인듐 아연 산화물(InZnO)계 재료, 주석 아연 산화물(SnZnO)계 재료, 알루미늄 아연 산화물(AlZnO)계 재료, 아연 마그네슘 산화물(ZnMgO)계 재료, 주석 마그네슘 산화물(SnMgO)계 재료, 인듐 마그네슘 산화물(InMgO)계 재료, 인듐 갈륨 산화물 (InGaO)계 재료, 인듐 산화물(InO)계 재료, 주석 산화물(SnO)계 재료, 아연 산화물(ZnO)계 재료 등으로 구성할 수 있으며, 각각의 원소의 조성 비율은 한정되지 않는다.
액티브층(211)은 p형 또는 n형의 불순물을 포함하는 소스 영역(Source Region)과 드레인 영역(Drain Region), 및 소스 영역 및 드레인 영역 사이에 형성된 채널(Channel)을 포함할 수 있고, 채널과 인접한 소스 영역 및 드레인 영역 사이에는 저농도 도핑영역을 포함할 수 있다.
버퍼막(110)과 액티브층(211) 사이에는 액티브층(211)으로 입사되는 외부광을 차단하기 위한 차광층이 형성될 수 있다.
그리고 나서, 액티브층(211) 상에 게이트 절연막(220)을 형성한다. 게이트 절연막(220)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
그리고 나서, 게이트 절연막(220) 상에 박막 트랜지스터(210)의 게이트 전극(212)과 스캔 라인들을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 게이트 절연막(220) 상의 전면(全面)에 제1 금속층을 형성할 수 있다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제1 금속층을 패터닝하여 게이트 전극(212)을 형성할 수 있다. 게이트 전극(212)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
그리고 나서, 게이트전극(212)과 스캔 라인들 상에 층간 절연막(230)을 형성한다. 층간 절연막(230)은 제1 층간 절연막(231)과 제2 층간 절연막(232)을 포함할 수 있다. 제1 층간 절연막(231)은 실리콘 산화막(SiOx)으로 형성되고, 제2 층간 절연막(232)은 실리콘 질화막(SiNx)으로 형성될 수 있다.
그리고 나서, 게이트 절연막(220)과 층간 절연막(230)을 관통하여 액티브층(211)을 노출하는 콘택홀들을 형성한다.
그리고 나서, 층간 절연막(230) 상에 소스전극(213), 드레인전극(214), 및 데이터 라인들을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 층간 절연막(230) 상의 전면에 제2 금속층을 형성할 수 있다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제2 금속층을 패터닝하여 소스전극(213), 드레인전극(214), 및 데이터 라인들을 형성할 수 있다. 소스 전극(213)은 게이트 절연막(220)과 층간 절연막(230)을 관통하는 콘택홀을 통해 액티브층(211)의 일 측에 접속될 수 있다. 드레인전극(214)은 게이트 절연막(220)과 층간 절연막(230)을 관통하는 콘택홀을 통해 액티브층(211)의 타 측에 접속될 수 있다. 소스전극(213), 드레인전극(214), 및 데이터 라인들은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
그리고 나서, 소스전극(213), 드레인전극(214), 및 데이터 라인들 상에는 박막 트랜지스터(210)를 절연하기 위한 보호막(240)이 형성될 수 있다. 보호막(240)은 실리콘 질화막(SiNx)으로 형성될 수 있다.
그리고 나서, 보호막(240) 상에 박막 트랜지스터(210)로 인한 단차를 평탄화하기 위한 평탄화막(250)을 형성한다. 평탄화막(250)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
두 번째로, 도 12b 및 도 12c와 같이 벤딩부(BA)의 평탄화막(250) 상에 경사막(251)을 형성한다. (도 11의 S102)
도 12b 및 도 12c에서는 경사막(251)을 형성하기 위한 유기막(251')이 빛에 노출된 부분이 현상액에 의해 용해되는 포지티브 레지스트 특성을 갖는 것을 중심으로 설명하였다.
구체적으로, 도 12b와 같이 평탄부(FA)와 벤딩부(BA) 모두에서 평탄화막(250) 상에 유기막(251')을 형성하고, 유기막(251') 상에 마스크(M)를 배치한다. 유기막(251')은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있으며, 포토 공정이 가능한 포토 아크릴로 형성되는 것이 바람직하다.
마스크(M)는 개구부(OA), 하프톤부(HA), 및 차광부(SA)를 포함한다. 개구부(OA)는 도 12b와 같이 평탄부(FA) 전체와 벤딩부(BA)에서 경사막(251)이 형성되지 않을 영역에 배치될 수 있다. 또한, 도 12b와 같이 하프톤부(HA)는 경사막(251)의 제1 면(251a)과 제2 면(251b)에 배치되고, 차광부(SA)는 경사막(251)의 제1 면(251a)과 제2 면(251b)의 경계에 배치될 수 있다.
유기막(251') 상에 마스크(M)를 배치한 후 노광 공정과 현상 공정을 하는 경우, 도 12c와 같이 경사막(251)이 형성될 수 있다. 개구부(OA)에 배치된 유기막(251')은 빛에 완전히 노출되므로 현상 공정이 제거된다. 차광부(SA)에 배치된 유기막(251')은 빛에 노출되지 않으므로, 현상 공정시 제거되지 않는다. 하프톤부(HA)에 배치된 유기막(251')의 상부 일부만 빛에 노출되므로 현상 공정시 빛에 노출된 유기막(251')의 상부 일부만 제거된다. 하프톤부(HA)는 개구부(OA)과 차광부(SA) 사이에 배치되므로, 유기막(251')은 개구부(OA)로부터 차광부(SA)로 갈수록 높이가 높아지도록 형성될 수 있다. 따라서, 도 12c와 같이 경사막(251)의 제1 면(251a)은 평탄화막(250)의 상면과 제1 각도(θ1)를 이루도록 형성될 수 있고, 경사막(251)의 제2 면(251b)은 평탄화막(250)의 상면과 제2 각도(θ2)를 이루도록 형성될 수 있다.
한편, 유기막(251')은 빛에 노출되지 않은 부분이 현상액에 의해 용해되는 네거티브 레지스트 특성을 갖는 경우, 차광부(SA)는 평탄부(FA) 전체와 벤딩부(BA)에서 경사막(251)이 형성되지 않을 영역에 배치될 수 있다. 또한, 하프톤부(HA)는 경사막(251)의 제1 면(251a)과 제2 면(251b)에 배치되고, 개구부(OA)는 경사막(251)의 제1 면(251a)과 제2 면(251b)의 경계에 배치될 수 있다.
경사막(251)의 제1 면(251a)은 평탄화막(250)의 상면과 제1 각도(θ1)와 경사막(251)의 제2 면(251b)은 평탄화막(250)의 상면과 제2 각도(θ2)는 개구부(OA)와 차광부(SA) 사이의 거리에 의해 조정될 수 있다. 예를 들어, 개구부(OA)와 차광부(SA) 사이의 거리가 멀어지는 경우, 제1 각도(θ1)와 제2 각도(θ2)는 작아질 수 있다. 또한, 개구부(OA)와 차광부(SA) 사이의 거리가 좁아지는 경우, 제1 각도(θ1)와 제2 각도(θ2)는 커질 수 있다.
세 번째로, 도 12d와 같이 평탄부(FA)의 평탄화막(250)과 벤딩부(BA)의 평탄화막(250)과 경사막(251) 상에 제1 전극, 유기발광층, 및 제2 전극을 포함하는 발광 소자층(120)을 형성하고, 발광 소자층(120) 상에 봉지막(130)을 형성한다. (도 11의 S103)
평탄부(FA)의 평탄화막(250)과 벤딩부(BA)의 평탄화막(250)과 경사막(251) 상에 제1 전극(261)을 형성한다. 구체적으로, 스퍼터링법 또는 MOCVD법 등을 이용하여 평탄부(FA)의 평탄화막(250)과 벤딩부(BA)의 평탄화막(250)과 경사막(251) 상의 전면에 제3 금속층을 형성할 수 있다. 그 다음, 포토 레지스트 패턴을 이용한 마스크 공정으로 제3 금속층을 패터닝하여 제1 전극(261)을 형성할 수 있다.
제1 전극(261)은 벤딩부(BA)에서 평탄화막(250), 경사막(251)의 제1 면(251a), 및 제2 면(251b) 상에 형성될 수 있다. 제1 전극(261)은 보호막(240)과 평탄화막(250)을 관통하는 콘택홀을 통해 박막 트랜지스터(210)의 소스전극(213) 또는 드레인전극(214)에 접속될 수 있다. 제1 전극(261)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
그리고 나서, 평탄화막(250)과 경사막(251) 상에 뱅크(264)를 형성한다. 구체적으로, 평탄화막(250)과 경사막(251) 상에 유기막을 형성하고, 노광 공정과 현상 공정을 통해 유기막을 패터닝하여 뱅크(264)를 형성할 수 있다.
뱅크(264)는 평탄부(FA)에서 평탄화막(250) 상에 배치된 제1 전극(261)의 일부를 덮도록 형성될 수 있다. 또한, 뱅크(264)는 벤딩부(BA)에서 경사막(251)의 제1 면(251a) 상에 배치된 제1 전극(261)의 일부를 덮도록 평탄화막(250)과 경사막(251)의 제1 면(251a)과 제2 면(251b) 상에 형성될 수 있다.
뱅크(264) 상에는 스페이서가 형성될 수 있다. 뱅크(264)와 스페이서는 각각 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
그리고 나서, 제1 전극(261) 상에 발광층(262)을 형성한다. 구체적으로, 제1 전극(261)과 뱅크(270) 상에 발광층(262)을 증착 공정 또는 용액 공정으로 형성한다.
발광층(262)은 발광 영역(EA)들 각각에 형성될 수 있다. 이 경우, 발광층(262)은 발광 영역(EA)별로 적색 광을 발광하는 적색 발광층, 녹색 광을 발광하는 녹색 발광층, 및 청색 광을 발광하는 청색 발광층으로 구분될 수 있다. 하지만, 본 명세서의 실시예들은 이에 한정되지 않으며, 발광층(262)은 발광 영역(EA)들에 공통적으로 형성되는 공통층일 수 있으며, 이 경우 백색 광을 발광하는 백색 발광층일 수 있다. 발광층(262)이 발광 영역(EA)들에 공통층으로 형성되는 경우, 컬러필터들이 필요하다.
그리고 나서, 발광층(262) 상에 제2 전극(263)을 형성한다. 제2 전극(263)은 화소(P)들에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(263)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material)로 형성될 수 있다. 제2 전극(140)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다. 제2 전극(263)은 스퍼터링법과 같은 물리적 기상 증착법(physics vapor deposition)으로 형성될 수 있다. 제2 전극(263) 상에는 캡핑층(capping layer)이 형성될 수 있다.
그리고 나서, 제2 전극(263) 상에 봉지막(130)을 형성한다. 봉지막(130)은 발광층(262)과 제2 전극(263)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위해, 봉지막(130)은 적어도 하나의 무기막(271, 273)을 포함할 수 있다. 적어도 하나의 무기막(271, 273)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 및 티타늄 산화물 중 적어도 하나로 형성될 수 있다.
그리고, 봉지막(130)은 이물들(particles)이 발광층(262)과 제2 전극(263)에 투입되는 것을 방지하는 이물 커버층(particle cover layer)으로 역할을 하기 위해 충분한 두께로 형성되는 적어도 하나의 유기막(272)을 포함할 수 있다. 유기막은 발광층(262)에서 발광된 광을 통과시키기 위해 투명한 물질로 형성될 수 있다. 유기막은 발광층(262)에서 발광된 광을 99% 이상 통과시킬 수 있는 유기물질 예를 들면, 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin)로 형성될 수 있으며, 이에 한정되는 것은 아니다.
이상에서 살펴본 바와 같이, 본 명세서의 실시예들은 하프톤 마스크를 이용하여 벤딩부(BA)에서 평탄화막(250)으로부터 제1 각도(θ1)만큼 기울어진 경사막(251)을 형성할 수 있다. 이로 인해, 본 명세서의 실시예들에서 벤딩부(BA)의 경사막(251)의 제1 면(251a)은 평탄부(FA)의 평탄화막(250)의 상면과 거의 평행하므로, 평탄부(FA)에서의 발광 영역(EA)의 발광면(또는 표시면)은 벤딩부(BA)에서의 발광 영역(EA)의 발광면(또는 표시면)과 거의 평행하게 형성될 수 있다. 따라서, 본 명세서의 실시예들에서는 평탄부(FA)에서의 표시 모듈(30)의 화상의 발광 방향이 벤딩부(BA)에서의 표시 모듈(30)의 화상의 발광 방향이 동일하거나 거의 유사할 수 있다. 그 결과, 본 명세서의 실시예들에서는 사용자가 플렉서블 표시장치(CDIS)의 평탄부(FA)와 벤딩부(BA) 사이에서 휘도 차이 및 색시야각 차이를 인지하는 것을 방지할 수 있다.
도 13은 본 명세서의 다른 실시예에 따른 표시 모듈의 제조방법을 보여주는 흐름도이다. 도 14a 내지 도 14d는 본 명세서의 다른 실시예에 따른 표시 모듈의 제조방법을 설명하기 위한 단면도들이다.
첫 번째로, 도 14a와 같이 기판(41) 상에 버퍼막(100)과 박막 트랜지스터층(110)을 형성한다. 버퍼막(100)과 박막 트랜지스터층(110)은 평탄부(FA)와 벤딩부(BA)에 공통적으로 형성된다. (도 13의 S201)
S201 단계는 도 11 및 도 12a를 결부하여 설명한 S101 단계와 실질적으로 동일하므로, S201 단계에 대한 자세한 설명은 생략한다.
두 번째로, 도 14b 및 도 14c와 같이 평탄화막(250)과 경사막(251)을 동시에 형성한다. (도 13의 S202)
도 14b 및 도 14c에서는 평탄화막(250)을 형성하기 위한 유기막(250')이 빛에 노출된 부분이 현상액에 의해 용해되는 포지티브 레지스트 특성을 갖는 것을 중심으로 설명하였다.
구체적으로, 도 14b와 같이 평탄부(FA)와 벤딩부(BA) 모두에서 보호막(240) 상에 유기막(250')을 형성하고, 유기막(251') 상에 마스크(M)를 배치한다. 유기막(250')은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등으로 형성될 수 있으며, 포토 공정이 가능한 포토 아크릴로 형성되는 것이 바람직하다.
마스크(M)는 제1 하프톤부(HA1), 제2 하프톤부(HA2), 및 차광부(SA)를 포함한다. 제1 하프톤부(HA1)는 도 14b와 같이 평탄부(FA) 전체와 벤딩부(BA)에서 경사막(251)이 형성되지 않을 영역에 배치될 수 있다. 또한, 도 14b와 같이 제2 하프톤부(HA)는 경사막(251)의 제1 면(251a)과 제2 면(251b)에 배치되고, 차광부(SA)는 경사막(251)의 제1 면(251a)과 제2 면(251b)의 경계에 배치될 수 있다. 제1 하프톤부(HA1)의 빛 투과율은 제2 하프톤부(HA2)의 빛 투과율보다 높을 수 있다.
유기막(250') 상에 마스크(M)를 배치한 후 노광 공정과 현상 공정을 하는 경우, 도 14c와 같이 경사막(251)이 형성될 수 있다. 제1 하프톤부(HA1)에 배치된 유기막(250')의 상부 일부만 빛에 노출되므로 현상 공정시 빛에 노출된 유기막(250')의 상부 일부만 제거된다. 차광부(SA)에 배치된 유기막(250')은 빛에 노출되지 않으므로, 현상 공정시 제거되지 않는다. 제2 하프톤부(HA2)에 배치된 유기막(250')의 상부 일부만 빛에 노출되므로 현상 공정시 빛에 노출된 유기막(250')의 상부 일부만 제거된다. 다만, 제2 하프톤부(HA2)의 빛 투과율은 제1 하프톤부(HA1)의 빛 투과율보다 낮으므로, 제2 하프톤부(HA2)에 배치된 유기막(250')의 상부가 제1 하프톤부(HA1)에 배치된 유기막(250')의 상부보다 덜 제거될 수 있다.
제2 하프톤부(HA2)는 제1 하프톤부(HA1)와 차광부(SA) 사이에 배치되므로, 유기막(250')은 제1 하프톤부(HA1)로부터 차광부(SA)로 갈수록 높이가 높아지도록 형성될 수 있다. 따라서, 도 14c와 같이 경사막(251)의 제1 면(251a)은 평탄화막(250)의 상면과 제1 각도(θ1)를 이루도록 형성될 수 있고, 경사막(251)의 제2 면(251b)은 평탄화막(250)의 상면과 제2 각도(θ2)를 이루도록 형성될 수 있다.
한편, 유기막(251')은 빛에 노출되지 않은 부분이 현상액에 의해 용해되는 네거티브 레지스트 특성을 갖는 경우, 차광부(SA)는 평탄부(FA) 전체와 벤딩부(BA)에서 경사막(251)이 형성되지 않을 영역에 배치될 수 있다. 또한, 제2 하프톤부(HA)는 경사막(251)의 제1 면(251a)과 제2 면(251b)에 배치되고, 제1 하프톤부(HA1)는 경사막(251)의 제1 면(251a)과 제2 면(251b)의 경계에 배치될 수 있다.
경사막(251)의 제1 면(251a)은 평탄화막(250)의 상면과 제1 각도(θ1)와 경사막(251)의 제2 면(251b)은 평탄화막(250)의 상면과 제2 각도(θ2)는 제1 하프톤부(HA1)와 차광부(SA) 사이의 거리에 의해 조정될 수 있다. 예를 들어, 제1 하프톤부(HA1)와 차광부(SA) 사이의 거리가 멀어지는 경우, 제1 각도(θ1)와 제2 각도(θ2)는 작아질 수 있다. 또한,제1 하프톤부(HA1)와 차광부(SA) 사이의 거리가 좁아지는 경우, 제1 각도(θ1)와 제2 각도(θ2)는 커질 수 있다.
세 번째로, 도 14d와 같이 평탄부(FA)의 평탄화막(250)과 벤딩부(BA)의 평탄화막(250)과 경사막(251) 상에 제1 전극, 유기발광층, 및 제2 전극을 포함하는 발광 소자층(120)을 형성하고, 발광 소자층(120) 상에 봉지막(130)을 형성한다. (도 13의 S203)
S203 단계는 도 11 및 도 12d를 결부하여 설명한 S103 단계와 실질적으로 동일하므로, S203 단계에 대한 자세한 설명은 생략한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 커버 기판 30: 표시 모듈
35: 돌출부 41: 기판
41a: 지지 기판 41b: 플렉서블 기판
60: 연성 필름 70: 통합 구동회로
100: 버퍼막 110: 박막 트랜지스터층
120: 발광 소자층 130: 봉지막
201: 멀티 버퍼막 202: 액티브 버퍼막
210: 박막 트랜지스터 211: 액티브층
212: 게이트 전극 213: 소스전극
214: 드레인전극 220: 게이트 절연막
230: 층간 절연막 231: 제1 층간 절연막
232: 제2 층간 절연막 240: 보호막
250: 평탄화막 261: 제1 전극
262: 유기발광층 263: 제2 전극
271: 제1 무기막 272: 유기막
273: 제2 무기막 FA: 평탄부
BA: 벤딩부 CIDS: 곡면형 표시장치

Claims (12)

  1. 평탄부와 상기 평탄부의 일 측으로부터 연장된 벤딩부를 포함하는 곡면형 표시장치에 있어서,
    기판 상에 배치된 박막 트랜지스터층;
    상기 박막 트랜지스터층 상에 배치된 평탄화막;
    상기 평탄화막 상에 배치되며, 상기 평탄화막으로부터 제1 각도만큼 비스듬하게 형성된 경사막;
    상기 평탄화막과 상기 경사막 상에 배치되는 제1 전극들;
    상기 제1 전극들 상에 각각 배치된 발광층들; 및
    상기 발광층들 상에 배치된 제2 전극을 구비하고,
    상기 제1 전극들 중에서 상기 평탄부의 제1 전극은 상기 평탄화막 상에 배치되고, 상기 벤딩부의 제1 전극은 상기 경사막 상에 배치되고,
    상기 경사막은,
    상기 평탄화막의 상면과 상기 제1 각도를 이루는 제1 면; 및
    상기 평탄화막의 상면과 제2 각도를 이루는 제2 면을 포함하고,
    상기 제1 전극은 상기 제1 면 및 상기 제2 면 상에 배치되고, 뱅크는 상기 제2 면 상에 배치되며, 상기 발광층은 상기 제1 면 상에 배치된 상기 제1 전극 상에 배치되는 것을 특징으로 하는 곡면형 표시장치.
  2. 제 1 항에 있어서,
    상기 경사막은 상기 평탄화막과 동일한 물질인 것을 특징으로 하는 곡면형 표시장치.
  3. 제 1 항에 있어서,
    상기 경사막은 상기 뱅크와 동일한 물질인 것을 특징으로 하는 곡면형 표시장치.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제2 각도는 상기 제1 각도와 동일하거나 상기 제1 각도보다 크고 90도 이하인 것을 특징으로 하는 곡면형 표시장치.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 평탄부로부터의 거리가 멀어짐에 따라 상기 벤딩부의 곡률이 커지는 경우, 상기 평탄부로부터의 거리가 멀어짐에 따라 상기 제1 각도는 커지는 것을 특징으로 하는 곡면형 표시장치.
  9. 제 1 항에 있어서,
    상기 평탄부로부터의 거리가 멀어짐에 따라 상기 벤딩부의 곡률이 작아지는 경우, 상기 평탄부로부터의 거리가 멀어짐에 따라 상기 제1 각도는 작아지는 것을 특징으로 하는 곡면형 표시장치.
  10. 평탄부와 상기 평탄부의 일 측으로부터 연장된 벤딩부를 포함하는 곡면형 표시장치의 제조방법에 있어서,
    기판 상에 박막 트랜지스터층을 형성하고, 상기 박막 트랜지스터층 상에 상기 박막 트랜지스터층을 평탄화하기 위한 평탄화막을 형성하는 단계;
    상기 평탄부와 상기 벤딩부의 상기 평탄화막 상에 유기막을 형성하고, 유기막 상에 개구부, 하프톤부, 및 차광부를 포함하는 마스크를 배치한 후 노광 공정과 현상 공정을 통해 상기 벤딩부의 상기 평탄화막 상에 경사막을 형성하는 단계;
    상기 평탄부의 상기 평탄화막과 상기 벤딩부의 상기 평탄화막과 상기 경사막 상에 제1 전극, 발광층, 및 제2 전극을 포함하는 발광 소자층을 형성하는 단계; 및
    상기 발광 소자층 상에 봉지막을 형성하는 단계를 포함하며,
    상기 경사막 상에 상기 발광 소자층을 형성하는 단계는,
    상기 평탄화막의 상면과 제1 각도를 이루며 상기 경사막을 구성하는 제1 면 및 상기 평탄화막의 상면과 제2 각도를 이루며 상기 경사막을 구성하는 제2 면 중, 상기 제1 면 및 상기 제2 면 상에 상기 제1 전극을 형성하는 단계;
    상기 제1 전극 중, 상기 제1 면 상에 배치된 상기 제1 전극 상에 상기 발광층을 형성하는 단계;
    상기 평탄화막과 상기 제2 면상에 뱅크를 형성하는 단계; 및
    상기 뱅크와 상기 발광층 상에 상기 제2 전극을 형성하는 단계를 포함하는 곡면형 표시장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 유기막이 포지티브 레지스트 특성을 갖는 경우, 상기 개구부는 상기 경사막이 형성되지 않을 영역에 배치되고, 상기 하프톤부는 상기 제1 면과 상기 제2 면 상에 배치되며, 상기 차광부는 상기 제1 면과 상기 제2 면의 경계에 배치되는 것을 특징으로 하는 곡면형 표시장치의 제조방법.
  12. 제 10 항에 있어서,
    상기 유기막이 네거티브 레지스트 특성을 갖는 경우, 상기 차광부는 상기 경사막이 형성되지 않을 영역에 배치되고, 상기 하프톤부는 상기 제1 면과 상기 제2 면 상에 배치되며, 상기 개구부는 상기 제1 면과 상기 제2 면의 경계에 배치되는 것을 특징으로 하는 곡면형 표시장치의 제조방법.
KR1020170170909A 2017-12-13 2017-12-13 곡면형 표시장치와 그의 제조방법 KR102095910B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170170909A KR102095910B1 (ko) 2017-12-13 2017-12-13 곡면형 표시장치와 그의 제조방법
EP18210030.5A EP3499577B1 (en) 2017-12-13 2018-12-04 Curved display apparatus and method of manufacturing the same
CN201811485863.7A CN110010646B (zh) 2017-12-13 2018-12-06 曲面显示装置及其制造方法
US16/218,290 US11316119B2 (en) 2017-12-13 2018-12-12 Curved display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170170909A KR102095910B1 (ko) 2017-12-13 2017-12-13 곡면형 표시장치와 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20190070427A KR20190070427A (ko) 2019-06-21
KR102095910B1 true KR102095910B1 (ko) 2020-04-01

Family

ID=64604512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170170909A KR102095910B1 (ko) 2017-12-13 2017-12-13 곡면형 표시장치와 그의 제조방법

Country Status (4)

Country Link
US (1) US11316119B2 (ko)
EP (1) EP3499577B1 (ko)
KR (1) KR102095910B1 (ko)
CN (1) CN110010646B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448066B1 (ko) * 2017-12-22 2022-09-28 엘지디스플레이 주식회사 플렉서블 표시 장치
DE112019001693T5 (de) * 2018-03-30 2020-12-10 Sony Semiconductor Solutions Corporation Displayeinrichtung, verfahren zum herstellen einer displayeinrichtung und elektronikvorrichtung
CN110164952B (zh) * 2019-07-03 2023-01-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110212012B (zh) * 2019-07-12 2022-02-25 昆山国显光电有限公司 一种显示面板和显示装置
CN110311057A (zh) * 2019-07-29 2019-10-08 云谷（固安）科技有限公司 显示面板及其制备方法和显示装置
CN110492020B (zh) * 2019-08-29 2022-12-23 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的制作方法
CN110492014B (zh) 2019-08-30 2022-04-15 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
KR20210035959A (ko) 2019-09-24 2021-04-02 삼성디스플레이 주식회사 디스플레이 장치
CN110660924B (zh) * 2019-09-30 2022-05-17 昆山国显光电有限公司 一种显示面板和显示装置
CN110828535B (zh) * 2019-12-20 2022-09-27 武汉天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN111129098A (zh) * 2019-12-30 2020-05-08 武汉天马微电子有限公司 一种有机发光显示面板和装置
KR20210114595A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 표시 장치
CN111477108B (zh) * 2020-04-26 2022-02-01 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN111627927A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN112038493B (zh) * 2020-08-17 2022-05-31 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN112420783B (zh) * 2020-11-04 2022-09-09 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN112420960B (zh) * 2020-11-19 2022-09-13 合肥维信诺科技有限公司 显示面板以及显示装置
CN112542500B (zh) 2020-12-03 2022-11-01 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
KR20220096229A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 발광 표시 장치
US20230180540A1 (en) * 2021-03-05 2023-06-08 Boe Technology Group Co., Ltd. Display panel, method for manufacturing same, and display device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195667A (ja) * 1998-12-28 2000-07-14 Toyota Motor Corp 表示パネル及びその製造方法
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
JP5125717B2 (ja) * 2008-04-16 2013-01-23 ソニー株式会社 有機エレクトロルミネッセンス発光装置および液晶表示装置
JP5919807B2 (ja) * 2011-03-30 2016-05-18 ソニー株式会社 有機発光素子、有機発光素子の製造方法および表示装置
KR101830301B1 (ko) 2011-10-24 2018-02-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102039685B1 (ko) * 2013-04-17 2019-11-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102114398B1 (ko) * 2013-07-01 2020-05-25 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6169439B2 (ja) * 2013-08-21 2017-07-26 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置及びその製造方法
KR102151754B1 (ko) * 2013-11-20 2020-09-04 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR20160010708A (ko) * 2014-07-17 2016-01-28 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102214977B1 (ko) * 2014-07-31 2021-02-09 엘지디스플레이 주식회사 유기 발광 표시 장치
US10043999B2 (en) * 2014-09-18 2018-08-07 Sharp Kabushiki Kaisha Electroluminescence device, electronic device, and method for manufacturing electroluminescence device
US20160226013A1 (en) * 2015-01-29 2016-08-04 Apple Inc. Organic Light-Emitting Diode Displays with Tilted and Curved Pixels
KR102409703B1 (ko) * 2015-12-01 2022-06-16 엘지디스플레이 주식회사 커브드 표시장치
KR102464901B1 (ko) * 2016-03-29 2022-11-09 삼성디스플레이 주식회사 플렉서블 표시 장치
CN108022943B (zh) * 2016-11-02 2019-11-01 京东方科技集团股份有限公司 有机发光二极管显示面板及其制作方法、掩模板
KR102631905B1 (ko) * 2017-01-05 2024-02-01 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP3499577B1 (en) 2023-09-06
US11316119B2 (en) 2022-04-26
EP3499577A1 (en) 2019-06-19
CN110010646B (zh) 2023-09-01
CN110010646A (zh) 2019-07-12
US20190181365A1 (en) 2019-06-13
KR20190070427A (ko) 2019-06-21

Similar Documents

Publication Publication Date Title
KR102095910B1 (ko) 곡면형 표시장치와 그의 제조방법
KR102014179B1 (ko) 유기발광 표시장치와 그의 제조방법
US11380860B2 (en) Foldable light-emitting device having trapezoid spacer
JP7432509B2 (ja) 表示装置
KR102453147B1 (ko) 플렉서블 표시장치
KR102431312B1 (ko) 표시장치
JP2023531340A (ja) 表示基板及び表示装置
JP2014027192A (ja) 発光素子およびこれを備えた表示装置、並びに電子機器
TW202234695A (zh) 顯示裝置
JP2023531575A (ja) 表示基板及び表示装置
KR102481875B1 (ko) 지문 인식 센서를 포함한 표시 장치
TW202322433A (zh) 顯示裝置、顯示模組及電子裝置
JP2024056773A (ja) 表示装置
KR20230060601A (ko) 표시 장치 및 그것의 제조 방법
JP2022115080A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant