CN116324957A - 阵列基板、显示设备和连接焊盘 - Google Patents

阵列基板、显示设备和连接焊盘 Download PDF

Info

Publication number
CN116324957A
CN116324957A CN202180002965.2A CN202180002965A CN116324957A CN 116324957 A CN116324957 A CN 116324957A CN 202180002965 A CN202180002965 A CN 202180002965A CN 116324957 A CN116324957 A CN 116324957A
Authority
CN
China
Prior art keywords
layer
connection lines
connection
base substrate
probe contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002965.2A
Other languages
English (en)
Inventor
王国英
徐攀
张大成
张星
韩影
罗程远
宋振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116324957A publication Critical patent/CN116324957A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

提供一种阵列基板，其具有位于连接焊盘区域中的连接焊盘。连接焊盘包括多个第一探针接触焊盘、多个第二探针接触焊盘、分别耦接到多个第一探针接触焊盘的多个第一连接线，以及分别耦接到多个第二探针接触焊盘的多个第二连接线；多个第一连接线和多个第二连接线在两个不同的层中。电连接到多个第一连接线中的相应第一连接线的导电层的总数与电连接到多个第二连接线中的相应第二连接线的导电层的总数不同。

Description

阵列基板、显示设备和连接焊盘
技术领域
本发明涉及显示技术，尤其涉及一种阵列基板、显示设备和连接焊盘。
背景技术
通常，显示面板包括显示区域和外围区域。显示面板包括在显示区域中的多个半导体元件。在显示面板的制造过程中，需要测试多个半导体元件的电特性以确保它们正常工作。为了评估显示面板中的半导体元件的电特性，在显示面板的外围区域中形成测量元件的图案(测试元件组)。对测试元件组进行电测试，以确定半导体元件是否适合形成在显示面板中。
发明内容
在一个方面，本公开提供了一种阵列基板，包括位于连接焊盘区域中的连接焊盘；其中，所述连接焊盘包括多个第一探针接触焊盘、多个第二探针接触焊盘、分别耦接到所述多个第一探针接触焊盘的多个第一连接线，以及分别耦接到所述多个第二探针接触焊盘的多个第二连接线；所述多个第一连接线和所述多个第二连接线在两个不同的层中；以及电连接到所述多个第一连接线中的相应第一连接线的导电层的总数与电连接到所述多个第二连接线中的相应第二连接线的导电层的总数不同。
可选地，阵列基板包括：基底基板；在所述基底基板上的第二导电层；以及第一导电层，其位于所述第二导电层远离所述基底基板的一侧；其中，所述第一导电层包括位于所述阵列基板的显示区域中的第一-第一部分和位于所述连接焊盘区域中的第二-第一部分；所述第二导电层包括位于所述显示区域中的第一-第二部分和位于所述连接焊盘区域中的第二-第二部分；所述第二-第一部分包括所述多个第一连接线；以及所述第二-第二部分包括所述多个第二连接线。
可选地，阵列基板还包括在所述第二-第一部分和所述第二-第二部分之间的绝缘层；其中，所述绝缘层包括层间电介质层、或缓冲层、或所述层间电介质层与所述缓冲层的组合。
可选地，第一导电层和所述第二导电层是选自栅极金属层、源漏电极层或遮光层中的两个不同的层。
可选地，第二-第一部分还包括与所述多个第一连接线位于同一层中的多个第一中继电极；其中，所述多个第一中继电极中的相应第一中继电极将相应第二探针接触焊盘连接至相应第二连接线。
可选地，第一-第一部分包括多个薄膜晶体管的多个源极和多个漏极；以及所述多个源极和所述多个漏极与所述多个第一连接线和所述多个第一中继电极在同一层中。
可选地，第一-第二部分分别包括多个栅线以及多个薄膜晶体管的多个栅极；以及所述多个栅线和所述多个栅极与所述多个第二连接线在同一层中。
可选地，连接焊盘还包括多个第三探针接触焊盘和分别耦接至所述多个第三探针接触焊盘的多个第三连接线；所述多个第一连接线、所述多个第二连接线和所述多个第三连接线在三个不同的层中；以及电连接到所述多个第一连接线中的相应第一连接线的导电层的总数与电连接到所述多个第三连接线中的相应第三连接线的导电层的总数不同。
可选地，阵列基板还包括位于所述第二导电层更靠近所述基底基板的一侧的第三导电层；其中，所述第三导电层包括在所述显示区域中的第一-第三部分和在所述连接焊盘区域中的第二-第三部分；以及所述第二-第三部分包括所述多个第三连接线。
可选地，第二-第一部分还包括与所述多个第一连接线位于同一层中的多个第二中继电极；其中，所述多个第二中继电极中的相应第二中继电极将相应第三探针接触焊盘连接到相应第三连接线。
可选地，第一-第三部分包括与所述多个第三连接线在同一层中的多个遮光件；以及各个遮光件在所述基底基板上的正投影覆盖相应薄膜晶体管的相应有源层。
可选地，阵列基板还包括：层间电介质层，所述层间电介质层在所述第二-第一部分和所述第二-第二部分之间；以及缓冲层，所述缓冲层在所述第二-第二部分和所述第二-第三部分之间。
可选地，第一导电层是源漏电极层；所述第二导电层是栅极金属层；以及所述第三导电层是遮光层。
可选地，各个第一连接线在所述基底基板上的正投影与各个第二连接线在所述基底基板上的正投影不重叠；各个第一连接线在所述基底基板上的所述正投影与各个第三连接线在所述基底基板上的正投影不重叠；以及各个第二连接线在所述基底基板上的所述正投影与各个第三连接线在所述基底基板上的所述正投影不重叠。
可选地，各个第一连接线在所述基底基板上的正投影与各个第二连接线在所述基底基板上的正投影至少部分重叠；各个第一连接线在所述基底基板上的所述正投影与各个第三连接线在所述基底基板上的正投影至少部分重叠；以及各个第二连接线在所述基底基板上的所述正投影与各个第三连接线在所述基底基板上的所述正投影至少部分重叠。
可选地，各个第一连接线在所述基底基板上的正投影与各个第二连接线在所述基底基板上的正投影不重叠。
可选地，各个第一连接线在所述基底基板上的正投影与各个第二连接线在所述基底基板上的正投影至少部分重叠。
可选地，阵列基板还包括：层间电介质层，其位于所述多个第二连接线远离所述基底基板的一侧；钝化层，其位于所述多个第一连接线远离所述基底基板的一侧；以及树脂层，其位于所述钝化层远离所述基底基板的一侧；其中，所述多个第一探针接触焊盘和所述多个第二探针接触焊盘位于所述树脂层远离所述基底基板的一侧；其中，所述阵列基板还包括：第一通孔，其延伸穿过所述树脂层和所述钝化层，相应第一探针接触焊盘通过所述第一通孔连接到所述相应第一连接线；第二通孔，其延伸穿过所述树脂层和所述钝化层，相应第二探针接触焊盘通过所述第二通孔连接到所述相应第一中继电极；以及第三通孔，其延伸穿过所述层间电介质层，所述相应第一中继电极通过所述第三通孔连接到所述相应第二连接线。
可选地，第二-第一部分还包括与所述多个第一连接线位于同一层中的多个第一中继电极；其中，所述多个第一中继电极中的相应第一中继电极将相应第二探针接触焊盘连接至相应第二连接线；其中，所述阵列基板还包括：缓冲层，其位于所述多个第三连接线远离所述基底基板的一侧；层间电介质层，其位于所述多个第二连接线远离所述基底基板的一侧；钝化层，其位于所述多个第一连接线远离所述基底基板的一侧；以及树脂层，其位于所述钝化层远离所述基底基板的一侧；其中，所述多个第一探针接触焊盘和所述多个第二探针接触焊盘位于所述树脂层远离所述基底基板的一侧；其中，所述阵列基板还包括：第一通孔，其延伸穿过所述树脂层和所述钝化层，相应第一探针接触焊盘通过所述第一通孔连接到所述相应第一连接线；第二通孔，其延伸穿过所述树脂层和所述钝化层，相应第二探针接触焊盘通过所述第二通孔连接到所述相应第一中继电极；第三通孔，其延伸穿过所述层间电介质层，所述相应第一中继电极通过所述第三通孔连接到所述相应第二连接线；第四通孔，其延伸穿过所述树脂层和所述钝化层，相应第三探针接触焊盘通过所述第四通孔连接到所述相应第二中继电极；以及第五通孔，其延伸穿过所述层间电介质层和所述缓冲层，所述相应第二中继电极通过所述第五通孔连接到相应第三连接线。
在另一方面，本公开提供了一种显示设备，包括本文所述的或通过本文所述的方法制造的阵列基板，以及连接到阵列基板的集成电路。
在另一方面，本公开提供了一种连接焊盘，其包括多个第一探针接触焊盘、多个第二探针接触焊盘、分别耦接到所述多个第一探针接触焊盘的多个第一连接线，以及分别耦接到所述多个第二探针接触焊盘的多个第二连接线；所述多个第一连接线和所述多个第二连接线在两个不同的层中；其中，电连接到所述多个第一连接线中的相应第一连接线的导电层的总数与电连接到所述多个第二连接线中的相应第二连接线的导电层的总数不同。
附图说明
根据各种公开的实施例，以下附图仅是用于说明目的的示例，并且不旨在限制本发明的范围。
图1是示出根据本公开的一些实施例中的阵列基板的示意图。
图2示出根据本公开的一些实施例中的阵列基板中的显示区域中的详细结构。
图3是示出根据本公开的一些实施例中的阵列基板的连接焊盘区域中的连接焊盘的结构的示意图。
图4是沿图3中A-A’线的截面图。
图5是示出图1所示的阵列基板中的源漏电极层的结构的图。
图6是示出图1所示的阵列基板中的栅极金属层的结构的图。
图7是示出图1所示的阵列基板中的遮光层的结构的图。
图8是示出根据本公开的一些实施例中的阵列基板的连接焊盘区域中的连接焊盘的结构的示意图。
图9是沿图8中的B-B'线的截面图。
图10是示出图1所示的阵列基板中的源漏电极层的结构的图。
图11是示出图1所示的阵列基板中的栅极金属层的结构的图。
图12是示出图1中的阵列基板中的遮光层的结构的图。
图13A是根据本公开的一些实施例中的阵列基板的截面图。
图13B是根据本公开的一些实施例中的阵列基板的截面图。
具体实施方式
现在将参考以下实施例更具体地描述本公开。应当注意，本文中呈现的一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或限于所公开的精确形式。
本公开尤其提供了一种阵列基板、显示设备和连接焊盘，其基本上避免了由于现有技术的限制和缺点而导致的一个或多个问题。在一个方面，本公开提供了一种阵列基板。在一些实施例中，阵列基板包括在连接焊盘区域中的连接焊盘。在一些实施例中，连接焊盘包括多个第一探针接触焊盘、多个第二探针接触焊盘、分别耦接到所述多个第一探针接触焊盘的多个第一连接线，以及分别耦接到所述多个第二探针接触焊盘的多个第二连接线；所述多个第一连接线和所述多个第二连接线在两个不同的层中。可选地，电连接到所述多个第一连接线中的相应第一连接线的导电层的总数与电连接到所述多个第二连接线中的相应第二连接线的导电层的总数不同。
图1是示出根据本公开的一些实施例中的阵列基板的示意图。参照图1，阵列基板在显示区域DA中包括多个待测元件TBT。待测元件的示例包括晶体管、电容器、电极、连接线和信号线。多个待测元件TBT包括待测半导体元件。阵列基板在外围区域PA中包括连接焊盘CPD和连接到连接焊盘CPD的多个连接线CL。多个连接线CL例如通过在显示区域DA中的信号线电连接到多个待测元件TBT。利用连接焊盘CPD测试多个待测元件TBT，以确保它们正常工作。连接焊盘CPD在连接焊盘区域CPA中。在图1中，连接焊盘区域CPA位于外围区域PA中。可替代地，连接焊盘CPD或至少一部分连接焊盘CPD可以设置在显示区域DA中，并且连接焊盘区域CPA或至少一部分连接焊盘区域CPA位于显示区域DA内部。可选地，连接焊盘是测试焊盘。可选地，连接线为测试线。可选地，连接焊盘区域CPA是测试焊盘区域。
图2示出根据本公开的一些实施例中的阵列基板中的显示区域中的详细结构。参照图2，在一些实施例中，阵列基板在显示区域中包括：基底基板BS(例如，柔性基底基板)；在基底基板BS上的多个薄膜晶体管TFT中的相应一个的有源层ACT；栅极绝缘层GI，其位于有源层ACT远离基底基板BS一侧；栅极G和第一电容器电极Ce1(都是第一栅极金属层的一部分)，其位于栅极绝缘层GI远离基底基板BS的一侧；绝缘层IN，其位于栅极G和第一电容器电极Ce1远离栅极绝缘层GI的一侧；第二电容器电极Ce2(第二栅极金属层的一部分)，其位于绝缘层IN远离栅极绝缘层GI的一侧；层间电介质层ILD，其位于第二电容器电极Ce2远离栅极绝缘层GI的一侧；源极S和漏极D(第一SD金属层的一部分)，其位于层间电介质层ILD远离栅极绝缘层GI的一侧；钝化层PVX，其位于源极S和漏极D远离层间电介质层ILD的一侧；第一平坦化层PLN1，其位于钝化层PVX远离层间电介质层ILD的一侧；第二平坦化层PLN2，其位于第一平坦化层PLN1远离钝化层PVX的一侧；中继电极RE(第二SD金属层的一部分)，其位于第二平坦化层PLN2远离第一平坦化层PLN1的一侧；像素限定层PDL，其限定子像素开口并且位于第二平坦化层PLN2远离基底基板BS的一侧；以及在子像素开口中的发光元件LE。发光元件LE包括阳极AD，其位于第二平坦化层PLN2远离第一平坦化层PLN1的一侧；发光层EL，其位于阳极AD远离第二平坦化层PLN2的一侧；以及阴极层CD，其位于发光层EL远离阳极AD的一侧。阵列基板在显示区域中还包括封装层EN，其封装虚设发光元件DLE，并且位于阴极层CD远离基底基板BS的一侧。在一些实施例中，封装层EN包括第一无机封装子层CVD1，其位于阴极层CD远离基底基板BS的一侧；有机封装子层IJP，其位于第一无机封装子层CVD1远离基底基板BS的一侧；以及第二无机封装子层CVD2，其位于有机封装子层IJP远离第一无机封装子层CVD1的一侧。阵列基板在显示区域中还包括缓冲层BUF，其位于封装层EN远离基底基板BS的一侧；多个第二电极桥BR2，其位于缓冲层BUF远离封装层EN的一侧；触摸绝缘层TI，其位于多个第二电极桥BR2远离缓冲层BUF的一侧；多个第一触摸电极TE1，其位于触摸绝缘层TI远离缓冲层BUF的一侧；以及外涂层OC，其位于多个第一触摸电极TE1远离触摸绝缘层TI的一侧。可选地，阵列基板在显示区域中不包括钝化层PVX，例如，层间电介质层ILD与第一平坦化层PLN1直接接触。
在一些实施例中，阵列基板包括基底基板；在基底基板上的第二导电层；以及第一导电层，其位于第二导电层远离基底基板的一侧。在一些实施例中，参照图2，第一导电层和第二导电层为选自栅极金属层GML、源漏电极层SDL或遮光层LSL中的两个不同层。在一个示例中，第一导电层是源漏电极层SDL，第二导电层是栅极金属层GML。在另一示例中，第一导电层是源漏电极层SDL，第二导电层是遮光层LSL。在另一示例中，第一导电层是栅极金属层GML，第二导电层是遮光层LSL。
参照图2，在一个示例中，第二导电层为栅极金属层GML，其包括例如多个栅线以及多个薄膜晶体管TFT的多个栅极G。在另一个示例中，第一导电层为源漏电极层SDL，其包括例如多个薄膜晶体管TFT的多个源极S与多个漏极D。
在一些实施例中，阵列基板包括基底基板；在基底基板上的第三导电层；第二导电层，其位于第三导电层远离基底基板的一侧，和第一导电层，其位于第二导电层远离基底基板的一侧。在一些实施例中，参照图2，第一导电层为源漏电极层SDL，第二导电层为栅极金属层GML，而第三导电层为遮光层LSL。
在一些实施例中，连接焊盘包括多个第一探针接触焊盘、多个第二探针接触焊盘、分别耦接到多个第一探针接触焊盘的多个第一连接线，以及分别耦接到多个第二探针接触焊盘的多个第二连接线；多个第一连接线和多个第二连接线在两个不同的层中。图3是示出根据本公开的一些实施例中的阵列基板的连接焊盘区域中的连接焊盘的结构的示意图。在一个示例中，图3可为图1中的第一放大区域ZR1的放大视图。参看图3，在一个示例中，连接焊盘包括多个第一探针接触焊盘pcp1、多个第二探针接触焊盘pcp2、多个第三探针接触焊盘pcp3，以及耦接到多个第一探针接触焊盘pcp1、多个第二探针接触焊盘pcp2或多个第三探针接触焊盘pcp3的多个连接线CL。各个探针接触焊盘被配置成容纳用于测试的探针。
图4是沿图3中A-A’线的截面图。如图4所示，连接焊盘包括多个第一探针接触焊盘pcp1、多个第二探针接触焊盘pcp2、分别耦接到多个第一探针接触焊盘pcp1的多个第一连接线CL1、以及分别耦接到多个第二探针接触焊盘pcp2的多个第二连接线CL2。可选地，连接焊盘进一步包括多个第三探针接触焊盘pcp3，以及分别耦接至多个第三探针接触焊盘pcp3的多个第三连接线CL3。多个第一连接线CL1和多个第二连接线CL2处于两个不同的层中。可选地，多个第一连接线CL1、多个第二连接线CL2和多个第三连接线CL3在三个不同的层中。
在一些实施例中，电连接至多个第一连接线CL1中的相应第一连接线的导电层的总数与电连接至多个第二连接线CL2中的相应第二连接线的导电层的总数不同。参考图4，相应第一连接线电连接到总共一个导电层(pcp1)，相应第二连接线电连接到总共两个导电层(pcp2和RE1)。
在一些实施例中，电连接至多个第一连接线CL1中的相应第一连接线的导电层的总数与电连接至多个第三连接线CL3中的相应第三连接线的导电层的总数不同。参考图4，相应第一连接线电连接到总共一个导电层(pcp1)，相应第二连接线电连接到总共两个导电层(pcp2和RE1)，相应第三连接线电连接到总共两个导电层(pcp3和RE2)。可选地，电连接至多个第三连接线CL3中的相应第三连接线的导电层的总数与电连接至多个第二连接线CL2中的相应第二连接线的导电层的总数相同。
图5是示出图1所示的阵列基板中的源漏电极层的结构的图。参照图1、图2、图4和图5，在一些实施例中，第一导电层为源漏电极层SDL。第一导电层包括位于阵列基板的显示区域DA中的第一-第一部分P1-1和位于连接焊盘区域CPA中的第二-第一部分P2-1。第一-第一部分P1-1和第二-第一部分P2-1在同一层中。如本文所用，术语“同一层”是指在相同步骤中同时形成的层之间的关系。在一个示例中，当第一-第一部分P1-1和第二-第一部分P2-1由于在同一沉积工艺中沉积的材料中执行的同一图案化工艺的一个或多个步骤而形成时，它们在同一层中。在另一个示例中，通过同时执行形成第一-第一部分P1-1的步骤与形成第二-第一部分P2-1的步骤，第一-第一部分P1-1与第二-第一部分P2-1可在同一层中形成。术语“同一层”并不总是意味着该层的厚度或该层的高度在剖面图中是相同的。
参考图2和图5，在一些实施例中，第一-第一部分P1-1包括多个薄膜晶体管TFT的多个源极S和多个漏极D。参考图4和图5，在一些实施例中，第二-第一部分P2-1包括多个第一连接线CL1。参照图2、图4和图5，多个源极S和多个漏极D与多个第一连接线CL1位于同一层中。
图6是示出图1所示的阵列基板中的栅极金属层的结构的图。参照图1、图2、图4和图6，在一些实施例中，第二导电层为栅极金属层GML。第二导电层包括位于阵列基板的显示区域DA中的第一-第二部分P1-2以及位于连接焊盘区域CPA中的第二-第二部分P2-2。第一-第二部分P1-2和第二-第二部分P2-2在同一层中。
参照图2与图6，在一些实施例中，第一-第二部分P1-2包括多个栅线GL与多个薄膜晶体管TFT的多个栅极G。参考图4和图6，在一些实施例中，第二-第二部分P2-2包括多个第二连接线CL2。参照图2、图4和图6，多个栅线GL和多个栅极G与多个第二连接线CL2位于同一层中。
图7是示出图1所示的阵列基板中的遮光层的结构的图。参照图1、图2、图4和图7，在一些实施例中，第三导电层为遮光层LSL。第三导电层包括位于阵列基板的显示区域DA中的第一-第三部分P1-3和位于连接焊盘区域CPA中的第二-第三部分P2-3。第一-第三部分P1-3和第二-第三部分P2-3在同一层中。
参考图2和图7，在一些实施例中，第一-第三部分P1-3包括多个遮光件LS。参照图4和图7，在一些实施例中，第二-第三部分P2-3包括多个第三连接线CL3。参照图2、图4和图7，多个遮光件LS与多个第三连接线CL3位于同一层中。各个遮光件在基底基板BS上的正投影覆盖相应薄膜晶体管TFT的相应有源层。
在图3所示的一个示例中，连接焊盘包括多列探针接触焊盘。各列探针接触焊盘耦接至同一层中的连接线。参照图2、图3至图7，在一些实施例中，各个第一连接线在基底基板BS上的正投影与各个第二连接线在基底基板BS上的正投影不重叠。可选地，各个第一连接线在基底基板BS上的正投影与各个第三连接线在基底基板BS上的正投影不重叠。可选地，各个第二连接线在基底基板BS上的正投影与各个第三连接线在基底基板BS上的正投影不重叠。
图8是示出根据本公开的一些实施例中的阵列基板的连接焊盘区域中的连接焊盘的结构的示意图。例如，图8可以是图1中的第二放大区域ZR2的放大视图。参考图8，在一个示例中，连接焊盘包括多个第一探针接触焊盘pcp1、多个第二探针接触焊盘pcp2、多个第三探针接触焊盘pcp3，以及耦接至多个第一探针接触焊盘pcp1、多个第二探针接触焊盘pcp2或多个第三探针接触焊盘pcp3的多个连接线CL。图9是沿图8中的B-B'线的截面图。图10是示出图1所示的阵列基板中的源漏电极层的结构的图。图11是示出图1所示的阵列基板中的栅极金属层的结构的图。图12是示出图1中所示的阵列基板中的遮光层的结构的图。
在如图8中所描绘的一个示例中，连接焊盘包括多列探针接触焊盘。各列探针接触焊盘中的探针接触焊盘分别耦接到在不同层中的连接线。参考图2、图8至图12，在一些实施例中，各个第一连接线在基底基板BS上的正投影与各个第二连接线在基底基板BS上的正投影至少部分重叠。可选地，各个第一连接线在基底基板BS上的正投影与各个第三连接线在基底基板BS上的正投影至少部分重叠。可选地，各个第二连接线在基底基板BS上的正投影与各个第三连接线在基底基板BS上的正投影至少部分重叠。
与相关产品相比，本阵列基板中的本连接焊盘所占空间小得多。例如，与相关产品中的连接焊盘相比，具有图3至图7所示结构的连接焊盘可以节省多达70％的空间。与相关产品中的连接焊盘相比，具有图8至图12所示结构的连接焊盘可以节省高达85％的空间。阵列基板的结构使得可以减小或组合用于设置连接线的空间。特别地，当第四导电层由诸如氧化铟锡的透明导电材料制成时，由于关于透明导电材料的相对高的制造精度，相对更容易使探针接触焊盘的尺寸更小。然而，当连接线由金属材料制成时，更难以制造具有较小宽度的连接线。本公开的发明人发现，令人惊讶且出乎意料地，本阵列基板的复杂结构通过减小和/或组合用于连接线的空间而产生明显更紧凑的连接焊盘。本阵列基板特别适用于高分辨率、小边框区域的显示设备。
在一些实施例中，阵列基板包括在第二-第一部分和第二-第二部分之间的绝缘层。可选地，绝缘层包括层间电介质层。可选地，绝缘层包括缓冲层。可选地，绝缘层包括层间电介质层和缓冲层的组合。参照图4与图9，在一个示例中，阵列基板包括层间电介质层ILD，其位于第二-第一部分P2-1与第二-第二部分P2-2之间。在一个示例中，第二-第一部分P2-1(包括多个第一连接线CL1)直接接触层间电介质层ILD，且第二-第二部分P2-2(包括多个第二连接线CL2)直接接触层间电介质层ILD。
在一些实施例中，阵列基板包括在第二-第二部分与第二-第三部分之间的另一绝缘层。参照图4与图9，在一个示例中，阵列基板包括层间电介质层ILD，其位于第二-第一部分P2-1与第二-第二部分P2-2之间；以及缓冲层BUF，其位于第二-第二部分P2-2与第二-第三部分P2-3之间。在一个示例中，第二-第一部分P2-1(包括多个第一连接线CL1)直接接触层间电介质层ILD，第二-第二部分P2-2(包括多个第二连接线CL2)直接接触层间电介质层ILD，以及第二-第三部分P2-3(包括多个第三连接线CL3)直接接触缓冲层BUF。
参照图2、图4和图9，在一些实施例中，阵列基板还包括栅极绝缘层GI，其位于缓冲层BUF远离基底基板BS的一侧。栅极金属层GML位于栅极绝缘层GI与层间电介质层ILD之间。在一个示例中，第二-第二部分P2-2(包括多个第二连接线CL2)在一侧直接接触栅极绝缘层GI，且在另一侧直接接触层间电介质层ILD。
参照图4、图5、图9与图10，在一些实施例中，第二-第一部分还包括多个第一中继电极RE1，其与多个第一连接线CL1位于同一层。多个第一中继电极RE1中的相应第一中继电极将多个第二探针接触焊盘pcp2中的相应第二探针接触焊盘连接至多个第二连接线CL2中的相应第二连接线。多个源极S和多个漏极D与多个第一连接线CL1和多个第一中继电极RE1在同一层中。
参照图4、图5、图9与图10，在一些实施例中，第二-第一部分还包括多个第二中继电极RE2，其与多个第一连接线CL1位于同一层中。多个第二中继电极RE2中的相应第二中继电极将多个第三探针接触焊盘pcp3中的相应第三探针接触焊盘连接至多个第三连接线CL3中的相应第三连接线。多个源极S和多个漏极D与多个第一连接线CL1、多个第一中继电极RE1和多个第二中继电极RE2位于同一层中。
参考图4和图9，在一些实施例中，阵列基板在连接焊盘区域中包括基底基板BS；在基底基板BS上的多个第三连接线CL3；缓冲层BUF，其位于多个连接线CL3远离基底基板BS的一侧；栅极绝缘层GI，其位于缓冲层BUF远离基底基板BS的一侧；多个第二连接线CL2，其位于栅极绝缘层GI和缓冲层BUF远离基底基板BS的一侧；层间电介质层ILD，其位于多个第二连接线CL2远离基底基板BS的一侧；多个第一连接线CL1、多个第一中继电极RE1以及多个第二中继电极RE2，其位于层间电介质层ILD远离基底基板BS的一侧；钝化层PVX，其位于多个第一连接线CL1、多个第一中继电极RE1和多个第二中继电极RE2远离基底基板BS的一侧；树脂层RXN，其位于钝化层PVX远离基底基板BS的一侧；多个第一探针接触焊盘pcp1、多个第二探针接触焊盘pcp2和多个第三探针接触焊盘pcp3，其位于树脂层RXN远离基底基板BS的一侧；以及像素限定层PDL，其位于多个第一探针接触焊盘pcp1、多个第二探针接触焊盘pcp2和多个第三探针接触焊盘pcp3远离基底基板BS的一侧。
参照图4和图9，在一些实施例中，阵列基板在连接焊盘区域中包括延伸穿过树脂层RXN和钝化层PVX的第一通孔v1，相应第一探针接触焊盘通过第一通孔v1连接至相应第一连接线；延伸穿过树脂层RXN和钝化层PVX的第二通孔v2，相应第二探针接触焊盘通过第二通孔v2连接到相应第一中继电极；以及延伸穿过层间电介质层ILD的第三通孔v3，相应第一中继电极通过第三通孔v3连接到相应第二连接线。可选地，阵列基板在连接焊盘区域中还包括延伸穿过树脂层RXN和钝化层PVX的第四通孔v4，相应第三探针接触焊盘通过第四通孔v4连接至相应第二中继电极；以及延伸穿过层间电介质层ILD和缓冲层BUF的第五通孔v5，相应第二中继电极通过第五通孔v5连接到相应第三连接线。
参照图2、图4和图9，在一些实施例中，多个第一探针接触焊盘pcp1、多个第二探针接触焊盘pcp2或多个第三探针接触焊盘pcp3与显示区域DA中的发光元件LE的阳极AD在同一层中。
在一些实施例中，阵列基板包括第四导电层。在一个示例中，第四导电层是阳极材料层AML。参照图2、图4和图9，第四导电层包括位于阵列基板的显示区域中的第一-第四部分P1-4和位于连接焊盘区域中的第二-第四部分P2-4。第一-第四部分P1-4包括发光元件LE的阳极AD。第二-第四部分P2-4包括多个第一探针接触焊盘pcp1、多个第二探针接触焊盘pcp2或多个第三探针接触焊盘pcp3。
参照图1，在一个示例中，多个待测元件TBT中的各个待测元件为晶体管。参照图4和图9，在一个示例中，多个第一连接线CL1中的相应第一连接线、多个第二连接线CL2中的相应第二连接线、以及多个第三连接线CL3中的相应第三连接线耦接至选自待测试晶体管的源极、漏极和栅极中的三个电极。在另一示例中，各个第一连接线耦接到晶体管的源极，各个第二连接线耦接到晶体管的栅极，并且各个第三连接线耦接到晶体管的漏极。在另一示例中，各个第一连接线耦接到晶体管的漏极，各个第二连接线耦接到晶体管的栅极，并且各个第三连接线耦接到晶体管的源极。
图13A是根据本公开的一些实施例中的阵列基板的截面图。图13B是根据本公开的一些实施例中的阵列基板的截面图。参考图13A和图13B，在一些实施例中，连接焊盘不包括探针接触焊盘和中继电极。例如，多个第一探针接触焊盘pcp1、多个第二探针接触焊盘pcp2、多个第三探针接触焊盘pcp3、多个第一中继电极RE1以及多个第二中继电极RE2不存在于连接焊盘中。在一些实施例中，参考图13A和图13B，连接线被配置为直接容纳用于测试的探针。
如图13A和图13B所示，在一个示例中，第六通孔v6延伸穿过像素限定层PDL、树脂层RXN和钝化层PVX，以允许探针与多个第一连接线CL1中的相应一个接触。第七通孔v7延伸穿过像素限定层PDL、树脂层RXN、钝化层PVX和层间电介质层ILD，以允许探针与多个第二连接线CL2中的相应一个接触。第八通孔v8延伸穿过像素限定层PDL、树脂层RXN、钝化层PVX、层间电介质层ILD和缓冲层BUF，以允许探针与多个第三连接线CL3中的相应一个接触。
将图13A和图13B中的连接焊盘与图4和图9中的连接焊盘比较，图13A和图13B中的连接焊盘占据甚至更小的空间，因为它们进一步消除了设置探针接触焊盘和中继电极所需的空间。本阵列基板特别适用于高分辨率、小边框区域的显示设备。
在另一方面，本发明提供了一种显示设备，包括本文所述的或通过本文所述的方法制造的阵列基板，以及连接到阵列基板的一个或多个集成电路。适当的显示设备的示例包括但不限于电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相册、GPS等。可选地，显示设备为有机发光二极管显示设备。可选地，显示设备为微型发光二极管显示设备。可选地，显示设备是迷你发光二极管显示设备。可选地，显示设备是顶部发射型显示设备。可选地，显示设备是底部发射型显示设备。可选地，显示设备是双发射型显示设备。
在另一方面，本公开提供了一种制造阵列基板的方法。在一些实施例中，该方法包括在连接焊盘区域中形成连接焊盘。在一些实施例中，形成连接焊盘包括形成多个第一探针接触焊盘、形成多个第二探针接触焊盘、形成分别耦接到所述多个第一探针接触焊盘的多个第一连接线，以及形成分别耦接到所述多个第二探针接触焊盘的多个第二连接线。多个第一连接线和多个第二连接线被形成在两个不同的层中。可选地，形成连接焊盘还包括形成多个第三探针接触焊盘，以及形成分别耦接到多个第三探针接触焊盘的多个第三连接线。多个第一连接线、多个第二连接线和多个第三连接线被形成在三个不同的层中。
各种适当的导电电极材料和各种适当的制造方法可以用于制造第一导电层。在一些实施例中，导电电极材料包括金属材料。合适的金属材料的示例包括但不限于钼、金和铝。
各种适当的导电电极材料和各种适当的制造方法可以用于制造第二导电层。例如，导电电极材料可以通过例如溅射或气相沉积而沉积在衬底上，并且通过例如光刻(诸如湿法蚀刻工艺)而图案化以形成栅极层。适当的导电电极材料的示例包括但不限于铝、铬、钨、钛、钽、钼、铜、以及包含它们的合金或叠层(例如MoNd/Cu/MoNd)。
各种适当的材料和各种适当的制造方法可以用于制造第三导电层。例如，金属材料可以通过等离子体增强化学气相沉积(PECVD)工艺沉积在衬底上。用于制造第三导电层的适当金属材料的示例包括但不限于铝、铬、钨、钛、钽、钼、铜以及包含它们的合金或叠层(例如AlNd和MoNb)。
各种适当的电极材料和各种适当的制造方法可以用于形成第四导电层。可选地，第四导电层是透明阳极层。可选地，第四导电层可以使用透明电极材料(例如氧化铟锡或纳米银)形成。用于形成第四导电层的适当方法的示例包括但不限于气相沉积或溅射。
在另一方面，本公开提供了一种连接焊盘。在一些实施例中，连接焊盘包括多个第一探针接触焊盘、多个第二探针接触焊盘、分别耦接到多个第一探针接触焊盘的多个第一连接线，以及分别耦接到多个第二探针接触焊盘的多个第二连接线；多个第一连接线和多个第二连接线在两个不同的层中。可选地，连接焊盘还包括位于多个第一连接线和多个第二连接线之间的绝缘层，绝缘层包括层间电介质层、或缓冲层、或层间电介质层和缓冲层的组合。
在一些实施例中，连接焊盘还包括与多个第一连接线处于同一层中的多个第一中继电极。多个第一中继电极中的相应第一中继电极将相应第二探针接触焊盘连接到相应第二连接线。
在一些实施例中，连接焊盘还包括多个第三探针接触焊盘，以及分别耦接到多个第三探针接触焊盘的多个第三连接线。多个第一连接线、多个第二连接线和多个第三连接线在三个不同的层中。可选地，连接焊盘还包括位于多个第一连接线和多个第二连接线之间的层间电介质层；以及在多个第二连接线和多个第三连接线之间的缓冲层。
在一些实施例中，连接焊盘还包括与多个第一连接线处于同一层中的多个第二中继电极。多个第二中继电极中的相应第二中继电极将相应第三探针接触焊盘连接到相应第三连接线。
在一些实施例中，各个第一连接线在基底基板上的正投影与各个第二连接线在基底基板上的正投影不重叠。在一些实施例中，各个第一连接线在基底基板上的正投影与各个第二连接线在基底基板上的正投影不重叠；各个第一连接线在基底基板上的正投影与各个第三连接线在基底基板上的正投影不重叠；且各个第二连接线在基底基板上的正投影与各个第三连接线在基底基板上的正投影不重叠。
在一些实施例中，各个第一连接线在基底基板上的正投影与各个第二连接线在基底基板上的正投影至少部分重叠。在一些实施例中，各个第一连接线在基底基板上的正投影与各个第二连接线在基底基板上的正投影至少部分重叠；各个第一连接线在基底基板上的正投影与各个第三连接线在基底基板上的正投影至少部分重叠；且各个第二连接线在基底基板上的正投影与各个第三连接线在基底基板上的正投影至少部分重叠。
在一些实施例中，该连接焊盘包括基底基板；在基底基板上的多个第三连接线；缓冲层，其位于多个第三连接线远离基底基板的一侧；栅极绝缘层，其位于缓冲层远离基底基板的一侧；多个第二连接线，其位于栅极绝缘层和缓冲层远离基底基板的一侧；层间电介质层，其位于多个第二连接线远离基底基板的一侧；多个第一连接线、多个第一中继电极以及多个第二中继电极，其位于层间电介质层远离基底基板的一侧；钝化层，其位于多个第一连接线、多个第一中继电极和多个第二中继电极远离基底基板的一侧；树脂层，其位于钝化层远离基底基板的一侧；多个第一探针接触焊盘、多个第二探针接触焊盘和多个第三探针接触焊盘，其位于树脂层远离基底基板的一侧；以及像素限定层，其位于多个第一探针接触焊盘、多个第二探针接触焊盘和多个第三探针接触焊盘远离基底基板的一侧。
在一些实施例中，连接焊盘还包括延伸穿过树脂层和钝化层的第一通孔，相应第一探针接触焊盘通过第一通孔连接至相应第一连接线；延伸穿过树脂层和钝化层的第二通孔，相应第二探针接触焊盘通过第二通孔连接到相应第一中继电极；以及延伸穿过层间电介质层的第三通孔，相应第一中继电极通过第三通孔连接到相应第二连接线。可选地，连接焊盘还包括延伸穿过树脂层和钝化层的第四通孔，相应第三探针接触焊盘通过第四通孔连接至相应第二中继电极；以及延伸穿过层间电介质层和缓冲层的第五通孔，相应第二中继电极通过第五通孔连接到相应第三连接线。
为了说明和描述的目的，已经给出了本发明的实施例的上述描述。其不是穷举的，也不是要将本发明限制为所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是显而易见的。选择和描述实施例是为了解释本发明的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适合于所考虑的特定使用或实现的各种修改。本发明的范围旨在由所附权利要求及其等价物来限定，其中除非另有说明，否则所有术语都意味着其最广泛的合理意义。因此，术语“本发明(the invention、the presentinvention)”等不一定将权利要求范围限制为特定实施例，并且对本发明的示例性实施例的引用不意味着对本发明的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可能涉及使用“第一”、“第二”等，随后是名词或元素。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。

Claims (21)

1.一种阵列基板，包括位于连接焊盘区域中的连接焊盘；
其中，所述连接焊盘包括多个第一探针接触焊盘、多个第二探针接触焊盘、分别耦接到所述多个第一探针接触焊盘的多个第一连接线，以及分别耦接到所述多个第二探针接触焊盘的多个第二连接线；所述多个第一连接线和所述多个第二连接线在两个不同的层中；以及
电连接到所述多个第一连接线中的相应第一连接线的导电层的总数与电连接到所述多个第二连接线中的相应第二连接线的导电层的总数不同。
2.根据权利要求1所述的阵列基板，包括：
基底基板；
在所述基底基板上的第二导电层；以及
第一导电层，其位于所述第二导电层远离所述基底基板的一侧；
其中，所述第一导电层包括位于所述阵列基板的显示区域中的第一-第一部分和位于所述连接焊盘区域中的第二-第一部分；
所述第二导电层包括位于所述显示区域中的第一-第二部分和位于所述连接焊盘区域中的第二-第二部分；
所述第二-第一部分包括所述多个第一连接线；以及
所述第二-第二部分包括所述多个第二连接线。
3.根据权利要求2所述的阵列基板，还包括在所述第二-第一部分和所述第二-第二部分之间的绝缘层；
其中，所述绝缘层包括层间电介质层、或缓冲层、或所述层间电介质层与所述缓冲层的组合。
4.根据权利要求2所述的阵列基板，其中，所述第一导电层和所述第二导电层是选自栅极金属层、源漏电极层或遮光层中的两个不同的层。
5.根据权利要求2所述的阵列基板，其中，所述第二-第一部分还包括与所述多个第一连接线位于同一层中的多个第一中继电极；
其中，所述多个第一中继电极中的相应第一中继电极将相应第二探针接触焊盘连接至相应第二连接线。
6.根据权利要求5所述的阵列基板，其中，所述第一-第一部分包括多个薄膜晶体管的多个源极和多个漏极；以及
所述多个源极和所述多个漏极与所述多个第一连接线和所述多个第一中继电极在同一层中。
7.根据权利要求2至6中任一项所述的阵列基板，其中，所述第一-第二部分分别包括多个栅线以及多个薄膜晶体管的多个栅极；以及
所述多个栅线和所述多个栅极与所述多个第二连接线在同一层中。
8.根据权利要求2至7中任一项所述的阵列基板，其中，所述连接焊盘还包括多个第三探针接触焊盘和分别耦接至所述多个第三探针接触焊盘的多个第三连接线；所述多个第一连接线、所述多个第二连接线和所述多个第三连接线在三个不同的层中；以及
电连接到所述多个第一连接线中的相应第一连接线的导电层的总数与电连接到所述多个第三连接线中的相应第三连接线的导电层的总数不同。
9.根据权利要求8所述的阵列基板，其中，所述阵列基板还包括位于所述第二导电层更靠近所述基底基板的一侧的第三导电层；
其中，所述第三导电层包括在所述显示区域中的第一-第三部分和在所述连接焊盘区域中的第二-第三部分；以及
所述第二-第三部分包括所述多个第三连接线。
10.根据权利要求9所述的阵列基板，其中，所述第二-第一部分还包括与所述多个第一连接线位于同一层中的多个第二中继电极；
其中，所述多个第二中继电极中的相应第二中继电极将相应第三探针接触焊盘连接到相应第三连接线。
11.根据权利要求9所述的阵列基板，其中，所述第一-第三部分包括与所述多个第三连接线在同一层中的多个遮光件；以及
各个遮光件在所述基底基板上的正投影覆盖相应薄膜晶体管的相应有源层。
12.根据权利要求9至11中任一项所述的阵列基板，还包括：
层间电介质层，所述层间电介质层在所述第二-第一部分和所述第二-第二部分之间；以及
缓冲层，所述缓冲层在所述第二-第二部分和所述第二-第三部分之间。
13.根据权利要求8至12中任一项所述的阵列基板，其中，所述第一导电层是源漏电极层；
所述第二导电层是栅极金属层；以及
所述第三导电层是遮光层。
14.根据权利要求8至13中任一项所述的阵列基板，其中，各个第一连接线在所述基底基板上的正投影与各个第二连接线在所述基底基板上的正投影不重叠；
各个第一连接线在所述基底基板上的所述正投影与各个第三连接线在所述基底基板上的正投影不重叠；以及
各个第二连接线在所述基底基板上的所述正投影与各个第三连接线在所述基底基板上的所述正投影不重叠。
15.根据权利要求8至13中任一项所述的阵列基板，其中，各个第一连接线在所述基底基板上的正投影与各个第二连接线在所述基底基板上的正投影至少部分重叠；
各个第一连接线在所述基底基板上的所述正投影与各个第三连接线在所述基底基板上的正投影至少部分重叠；以及
各个第二连接线在所述基底基板上的所述正投影与各个第三连接线在所述基底基板上的所述正投影至少部分重叠。
16.根据权利要求1至13中任一项所述的阵列基板，其中，各个第一连接线在所述基底基板上的正投影与各个第二连接线在所述基底基板上的正投影不重叠。
17.根据权利要求1至13中任一项所述的阵列基板，其中，各个第一连接线在所述基底基板上的正投影与各个第二连接线在所述基底基板上的正投影至少部分重叠。
18.根据权利要求5所述的阵列基板，还包括：
层间电介质层，其位于所述多个第二连接线远离所述基底基板的一侧；
钝化层，其位于所述多个第一连接线远离所述基底基板的一侧；以及
树脂层，其位于所述钝化层远离所述基底基板的一侧；
其中，所述多个第一探针接触焊盘和所述多个第二探针接触焊盘位于所述树脂层远离所述基底基板的一侧；
其中，所述阵列基板还包括：
第一通孔，其延伸穿过所述树脂层和所述钝化层，相应第一探针接触焊盘通过所述第一通孔连接到所述相应第一连接线；
第二通孔，其延伸穿过所述树脂层和所述钝化层，相应第二探针接触焊盘通过所述第二通孔连接到所述相应第一中继电极；以及
第三通孔，其延伸穿过所述层间电介质层，所述相应第一中继电极通过所述第三通孔连接到所述相应第二连接线。
19.根据权利要求10所述的阵列基板，其中，所述第二-第一部分还包括与所述多个第一连接线位于同一层中的多个第一中继电极；
其中，所述多个第一中继电极中的相应第一中继电极将相应第二探针接触焊盘连接至相应第二连接线；
其中，所述阵列基板还包括：
缓冲层，其位于所述多个第三连接线远离所述基底基板的一侧；
层间电介质层，其位于所述多个第二连接线远离所述基底基板的一侧；
钝化层，其位于所述多个第一连接线远离所述基底基板的一侧；以及
树脂层，其位于所述钝化层远离所述基底基板的一侧；
其中，所述多个第一探针接触焊盘和所述多个第二探针接触焊盘位于所述树脂层远离所述基底基板的一侧；
其中，所述阵列基板还包括：
第一通孔，其延伸穿过所述树脂层和所述钝化层，相应第一探针接触焊盘通过所述第一通孔连接到所述相应第一连接线；
第二通孔，其延伸穿过所述树脂层和所述钝化层，相应第二探针接触焊盘通过所述第二通孔连接到所述相应第一中继电极；
第三通孔，其延伸穿过所述层间电介质层，所述相应第一中继电极通过所述第三通孔连接到所述相应第二连接线；
第四通孔，其延伸穿过所述树脂层和所述钝化层，相应第三探针接触焊盘通过所述第四通孔连接到所述相应第二中继电极；以及
第五通孔，其延伸穿过所述层间电介质层和所述缓冲层，所述相应第二中继电极通过所述第五通孔连接到相应第三连接线。
20.一种显示设备，包括根据权利要求1至19中任一项所述的阵列基板以及连接至所述阵列基板的集成电路。
21.一种连接焊盘，其包括多个第一探针接触焊盘、多个第二探针接触焊盘、分别耦接到所述多个第一探针接触焊盘的多个第一连接线，以及分别耦接到所述多个第二探针接触焊盘的多个第二连接线；所述多个第一连接线和所述多个第二连接线在两个不同的层中；
其中，电连接到所述多个第一连接线中的相应第一连接线的导电层的总数与电连接到所述多个第二连接线中的相应第二连接线的导电层的总数不同。
CN202180002965.2A 2021-10-18 2021-10-18 阵列基板、显示设备和连接焊盘 Pending CN116324957A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/124320 WO2023065062A1 (en) 2021-10-18 2021-10-18 Array substrate, display apparatus, and connection pad

Publications (1)

Publication Number Publication Date
CN116324957A true CN116324957A (zh) 2023-06-23

Family

ID=86057808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002965.2A Pending CN116324957A (zh) 2021-10-18 2021-10-18 阵列基板、显示设备和连接焊盘

Country Status (2)

Country Link
CN (1) CN116324957A (zh)
WO (1) WO2023065062A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012226156A (ja) * 2011-04-20 2012-11-15 Japan Display Central Co Ltd 液晶表示装置およびマザー基板
JP5884655B2 (ja) * 2012-06-13 2016-03-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
CN108878484A (zh) * 2018-06-26 2018-11-23 武汉天马微电子有限公司 显示面板及显示装置
CN109491121B (zh) * 2018-12-24 2022-04-12 上海中航光电子有限公司 显示面板和显示装置
KR20200109415A (ko) * 2019-03-12 2020-09-23 삼성디스플레이 주식회사 디스플레이 장치
CN212161816U (zh) * 2020-06-03 2020-12-15 京东方科技集团股份有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
WO2023065062A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
US10599277B2 (en) Touch panel and display device
US11244969B2 (en) Array substrate and manufacturing method thereof, display substrate, and display device
US11144145B2 (en) Touch display device
US11735597B2 (en) Array substrate, display panel, display device and method of manufacturing an array substrate
CN102456696A (zh) 显示装置及其制造方法
CN110808340B (zh) 显示基板及其制造方法、显示装置
CN106445251A (zh) 内嵌式触控面板及其阵列基板
JP2019061370A (ja) 表示装置
KR20150061302A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
CN107833895B (zh) 显示面板及其制造方法、显示装置
CN110164914B (zh) 半导体器件、显示面板、显示装置和制造方法
US11177340B2 (en) Display device and method for manufacturing the same
US8563368B2 (en) Thin film transistor array panel and method for manufacturing the same
US7629614B2 (en) Electrostatic discharge protection circuit and diode thereof
US20210265441A1 (en) Organic light-emitting diode display substrate, manufacturing method thereof, and display device
US20120168790A1 (en) Display device structure and manufacturing method thereof
CN116324957A (zh) 阵列基板、显示设备和连接焊盘
CN104335113A (zh) 用于mofet的掩膜层级减少
CN113192893B (zh) 薄膜晶体管阵列基板及其制作方法
US20120193656A1 (en) Display device structure and manufacturing method thereof
US11730028B2 (en) Display apparatus
US12001625B2 (en) Touch panel and repairing method therefor, and display device
US20230012152A1 (en) Display Panel, Display Device, and Manufacturing Method of Display Panel
CN116737013A (zh) 显示面板及显示装置
CN115989569A (zh) 具有键合区域的显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication