CN107003581B - 有源矩阵基板及显示面板 - Google Patents

有源矩阵基板及显示面板 Download PDF

Info

Publication number
CN107003581B
CN107003581B CN201580063177.9A CN201580063177A CN107003581B CN 107003581 B CN107003581 B CN 107003581B CN 201580063177 A CN201580063177 A CN 201580063177A CN 107003581 B CN107003581 B CN 107003581B
Authority
CN
China
Prior art keywords
gate line
gate
line
pixel
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580063177.9A
Other languages
English (en)
Other versions
CN107003581A (zh
Inventor
野间健史
田中耕平
西山隆之
米林谅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107003581A publication Critical patent/CN107003581A/zh
Application granted granted Critical
Publication of CN107003581B publication Critical patent/CN107003581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/56—Substrates having a particular shape, e.g. non-rectangular
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

有源矩阵基板，具备栅极线(13G)、源极线、像素开关元件、于显示区域内分别控制栅极线之电位之多条栅极线驱动电路(11)、及对多条栅极线驱动电路(11)供给控制信号之控制信号线(15L1)。多条栅极线驱动电路(11)之各者包含驱动用开关元件及电容。多个驱动用开关元件或电容中至少一部分是配置于较与栅极线驱动电路(11)对应之栅极线(13G)更接近以外的其他栅极线(13G)之位置。

Description

有源矩阵基板及显示面板
技术领域
本发明关于有源矩阵基板及显示面板。
背景技术
近年，于显示面板之有源矩阵基板中，将栅极驱动器配置于像素区域内之技术(例如参照国际公开第2014/069529号(下述专利文献1))被提案。于国际公开第2014/069529号揭示有根据自包含像素区域之显示区域之外侧供给之控制信号，控制包含栅极线之配线的电位之驱动电路。该驱动电路包含多个开关元件，且这些多个开关元件之至少一部分形成于像素区域。由此，可减低赋予至有源矩阵基板上之栅极线等之配线的电位之变化迟缓，并可高速驱动配线。另外，亦可谋求窄边框化。
专利文献1：国际公开第2014/069529号
于所述现有之构成中，于像素区域中，存在设置驱动电路之开关元件之像素与未设置之像素。于设置有驱动电路之开关元件之像素中，在切换像素驱动用之开关元件之导通/断开之时序时，可能引起驱动电路之开关元件之电位亦同时变化之情况。该情况时，朝像素输入之信号有受驱动电路之开关元件之电位变化之影响而变化之虞。受驱动电路之开关元件影响之像素与其他像素比较，亮度不同。由此产生显示不均。即，显示品质下降。
因此，本申请案揭示于有源矩阵基板之像素区域配置栅极线驱动电路之开关元件之构成中，可抑制显示品质下降之构成。
本发明之一种实施方式之有源矩阵基板，包含于显示区域中于第一方向延伸之多条栅极线、于所述显示区域中于与所述第一方向不同之第二方向延伸之多条源极线、及于所述显示区域中设置于所述栅极线及所述源极线所规定之每个像素且连接于所述栅极线及所述源极线之像素开关元件。另外，有源矩阵基板还包含于所述显示区域内，对应于所述多条栅极线之各者而设置且分别控制所述栅极线之电位的多个栅极线驱动电路、及自所述显示区域之外侧对所述多个栅极线驱动电路供给控制信号之控制信号线。所述个条栅极线驱动电路之各者包含根据所述控制信号而切换导通/断开之多个驱动用开关元件及与所述多个驱动用开关元件中至少一者连接之电容。所述多个驱动用开关元件或所述电容之至少一部分是配置于相较于与包含所述多个驱动用开关元件之栅极线驱动电路对应之栅极线，更接近该对应之栅极线以外的其他栅极线之位置。
根据本申请案揭示，于有源矩阵基板之像素区域配置栅极线驱动电路之开关元件之构成中，可抑制显示品质之下降。
附图说明
图1是显示本实施方式之液晶显示装置之概略构成之上视图。
图2是显示有源矩阵基板20a之概略构成之上视图。
图3是显示有源矩阵基板20a、及与有源矩阵基板20a连接之各部之概略构成之上视图。
图4是显示栅极驱动器11之等效电路之一例之图。
图5是显示将图4所示之栅极驱动器11配置于显示区域之情形之电路构成例之图。
图6是显示图5之TFT-M5之周边之电路构成例之图。
图7是显示图4及图5所示之栅极驱动器11之动作时之信号波形之一例之时序图。
图8是显示栅极线及对应之栅极驱动器元件之信号之时序图。
图9是显示将栅极驱动器配置于最接近该栅极驱动器所驱动之栅极线之情形之电路构成例之图。
图10是显示图9之TFT-M5之周边之电路构成例之图。
图11是显示像素电极保持与本来不同之电位之情形之例之图。
图12是显示栅极驱动器11(n)之TFT-M5(n)之配置之变化例之图。
图13是显示实施方式二中栅极驱动器11之等效电路之一例之图。
图14是显示将图13所示之栅极驱动器配置于显示区域之情形之电路构成例之图。
图15是显示图13及图14所示之栅极驱动器11动作时之信号之波形之一例之时序图。
图16是显示如图14所示般配置之栅极线及对应之栅极驱动器之netA、netB之信号之时序图。
图17是显示将图13所示之栅极驱动器配置于最接近该栅极驱动器所驱动之栅极线之情形之电路构成例之图。
图18是显示实施方式三中栅极驱动器11之等效电路之一例之图。
图19是显示图18所示之栅极驱动器11之动作时之信号之波形之一例之时序图。
图20是显示本实施方式中控制配线之配置例之图。
图21是显示将图18所示之栅极驱动器配置于显示区域AA之情形之电路构成例之图。
发明内容
本发明之一种实施方式的有源矩阵基板，包含于显示区域中于第一方向延伸之多条栅极线、于所述显示区域中于与所述第一方向不同之第二方向延伸之多条源极线、及于所述显示区域中设于由所述栅极线及所述源极线所规定之每个像素且连接于所述栅极线及所述源极线之像素开关元件。另外，有源矩阵基板还包含于所述显示区域内对应于所述多条栅极线之各者而设置且分别控制所述栅极线之电位之多个栅极线驱动电路、及自所述显示区域之外侧对所述多条栅极线驱动电路供给控制信号之控制信号线。所述多条栅极线驱动电路之各者包含根据所述控制信号而切换导通/断开之多个驱动用开关元件及与所述多个驱动用开关元件中至少一者连接之电容。所述多个驱动用开关元件或所述电容之至少一部分是配置于，相较于与包含所述多个驱动用开关元件之栅极线驱动电路对应之栅极线，更接近该对应之栅极线以外的其他栅极线之位置。
于所述构成中，栅极线驱动电路中之多个驱动用开关元件之导通/断开是根据控制信号而切换，由此控制与栅极线驱动电路对应之栅极线(控制对象之栅极线)之电位。根据该栅极线之电位变化，连接于该栅极线之像素开关元件动作。因此，像素开关元件之导通/断开之时序与控制像素开关元件所连接之栅极线之栅极线驱动电路之驱动用开关元件或连接于该等驱动用开关元件之电容之电位之变化之时序相同之可能性较高。于所述构成中，栅极线驱动电路之多个驱动用开关元件或电容之至少一部分是配置于较该栅极线驱动电路之对应之栅极线更接近其他栅极线之位置。因此，驱动用开关元件或电容之至少一部分是配置于较连接于控制对象之栅极线之像素开关元件更接近连接于其他栅极线之像素开关元件之位置。即，驱动用开关元件是配置于相较于相同时序切换导通/断开之可能性较高之像素开关元件，更接近该可能性较低之像素元件之位置。由此，朝像素输入之信号不易受栅极线驱动电路之驱动用开关元件之影响。其结果，像素之亮度不易因栅极线驱动电路变化，亦不易发生显示不均。或，抑制显示品质之下降。
亦可为于所述多个驱动用开关元件或所述电容之所述至少一部分、与对应包含所述多个驱动用开关元件之所述栅极线驱动电路之栅极线之间，配置所述其他栅极线之构成。由此，可抑制驱动用开关元件之电位变化对控制对象之栅极线之像素造成之影响。
所述多条栅极线驱动电路之各者亦可包含用以存储对与所述栅极线驱动电路对应之栅极线施加之电压之存储配线。该情形时，所述电容可包含连接于所述存储配线及所述对应之栅极线之间之第一电容。所述多个驱动用开关元件可包含连接于所述存储配线及所述对应之栅极线之间之第一开关元件。所述存储配线、所述第一电容、及所述第一开关元件之至少任一者是配置于较所述对应之所连接之栅极线更接近所述其他栅极线之位置。
由此，可将电容或存储配线配置于，与相同时序电位变化之可能性较高之像素开关元件相比，该可能性更低之像素开关元件之附近。因此，对像素输入之信号更不易受栅极线驱动电路之驱动用开关元件之电位变化之影响。
所述栅极线驱动电路之所述多个驱动用开关元件可配置于沿与所述栅极线驱动电路对应之栅极线以外之栅极线上排列之像素行内。该情形时，可于所述其他栅极线之像素行、与对应于所述栅极线驱动电路之栅极线之像素行之间，进而配置至少一行其他像素行。由此，可于栅极线驱动电路之所述多个驱动用开关元件与控制对象之栅极线之像素之间，配置至少一个其他像素。由此，可将栅极线驱动电路之驱动用开关元件配置于，与相同时序电位变化之可能性较高之像素开关元件相比，该可能性更低之像素开关元件之附近。
所述控制信号包含时钟信号，所述时钟信号可采用四相以上之多相时钟。由此，可进而使栅极线驱动电路之驱动用开关元件之电位变化之时序、与配置于较该栅极线驱动电路之控制对象之栅极线更近之位置之其他栅极线之像素开关元件之电位变化之时序更难重合。
所述控制信号线包含时钟信号线，所述时钟信号线可于所述显示区域内，包含朝所述第一方向延伸且连接于所述显示区域内之所述栅极线驱动电路之所述多个开关元件之至少一者之第一时钟线、及连接于所述第一时钟线且于所述显示区域之外侧朝所述第二方向延伸之第二时钟线。由此，可于显示区域中，以时钟信号线、与连接有于时钟信号相同之时序切换导通/断开之像素开关元件之栅极线彼此不交叉之方式配置时钟信号线。因此，可抑制时钟信号对于朝像素输入之信号之影响。其结果，可进而抑制图像品质之下降。
包含所述有源矩阵基板、与所述有源矩阵基板对向之对向基板、设于所述有源矩阵基板与所述对向基板之间之液晶层之显示面板亦为本发明之实施方式之一者。
以下，参照图式详细说明本发明之实施方式。对图中相同或相当部分附注相同符号，不重复其说明。此外，为了便于理解说明，于下文参照之图式中，简略化或示意性显示构成，或省略一部分之构成部件。另外，各图所示之构成部件间之尺寸比并非必定表示实际之尺寸比者。
具体实施方式
<实施方式一>
(液晶显示装置之构成)
图1是显示本实施方式之液晶显示装置之概略构成之上视图。液晶显示装置1具有显示面板2、源极驱动器3、显示控制电路4、及电源5。显示面板2具有有源矩阵基板20a、对向基板20b、及夹于该等基板之液晶层(省略图示)。于图1中省略了图示，但于有源矩阵基板20a之下表面侧与对向基板20b之上表面侧设置有偏光板。于对向基板20b形成有黑矩阵、红(R)、绿(G)、蓝(B)之三色之彩色滤光片、共通电极(均省略图示)。
如图1所示，显示面板2于纸面中左右之上端部分形成为圆弧状。即，显示面板2自垂直于基板之方向观看之外形为非矩形。显示面板2之有源矩阵基板20a与源极驱动器3电性连接。显示控制电路4与显示面板2、源极驱动器3、及电源5电性连接。显示控制电路4对源极驱动器3、形成于有源矩阵基板20a之后述之栅极驱动器(栅极线驱动电路之一例)输出控制信号。控制信号包含用以于显示面板2显示图像之复位信号(CLR)、时钟信号(CKA、CKB)、数据信号等。电源5与显示面板2、源极驱动器3、及显示控制电路4电性连接，对各者供给电源电压信号。
(有源矩阵基板之构成)
图2是显示有源矩阵基板20a之概略构成之上视图。如图2所示，有源矩阵基板20a中之左右之上端部分形成为圆弧状。即，有源矩阵基板20a之自垂直于基板面之方向观看之外形为非矩形。于有源矩阵基板20a中，自X轴方向之一端至另一端为止，栅极线13G群以固定间隔大致平行地形成。栅极线13G群中，形成于圆弧状部分之一部分之栅极线群13G_a较有源矩阵基板20a中栅极线之最大长度更短。另外，栅极线之最大长度可与有源矩阵基板20a中X轴方向之宽之最大长度Imax大致相同。例如，栅极线群13G_a以外之栅极线群13G_b可设得较最大长度Imax更短或大致相同之长度。
另外，如图2所示，以与栅极线13G群交叉之方式形成有源极线15S群。栅极线13G群于第一方向之一例即行方向(横方向)延伸而形成，源极线15S群于第二方向之一例即列方向(纵方向)延伸而形成。由此，栅极线13G群与源极线15S群配置成阵列状。栅极线13G与源极线15S所包围之区域形成1个像素，全像素区域成为显示面板2之显示区域。即，通过像素显示图像之区域成为显示区域。于各像素设有连接于栅极线13G与源极线15S之像素电极。
图3是显示省略了源极线15S之图示之有源矩阵基板20a、及与有源矩阵基板20a连接之各部之概略构成之上视图。如图3之例所示，于栅极线13G之间，即显示区域内，形成有栅极驱动器11(1)～11(N)(以下，尤其于未区分之情形，统称为栅极驱动器11)。栅极驱动器11是根据自显示区域之外侧供给之控制信号，而控制栅极线13G之电压电平(电位)之栅极线驱动电路之一例。多个栅极驱动器11(1)～11(N)之各者与各栅极线GL(1)～GL(N)对应设置。
于下文中，将为了控制一条栅极线13G之电压电平而设置之电路作为一个栅极驱动器11(即一个栅极线驱动电路)进行说明。各栅极驱动器11控制对应之一条栅极线之电压电平。即，各栅极驱动器11是与控制对象之栅极线13G对应设置。各栅极驱动器11是对于对应之栅极线13G输出电压信号。因此，成为对多条栅极线13G分别连接多个栅极驱动器11之构成。此外，栅极驱动器11不仅与控制对象之栅极线13G连接，亦可连接于控制对象之栅极线以外之栅极线(详细例予以后述)。
图3所示之例中，显示区域之栅极驱动器11是配置于，较对应之栅极线13G即控制对象之控制线，更接近其他栅极线之位置。例如，与栅极线GL(2)对应之栅极驱动器11(2)是配置于较栅极线GL(2)更接近栅极线GL(1)之位置。即，与第k条栅极线GL(k)对应之栅极驱动器11(k)(于图3中省略图示)是配置于较栅极线GL(k)更接近与该栅极线GL(k)相邻之栅极线GL(k-1)(省略图示)之位置。
此外，与一端之栅极线GL(1)对应之栅极驱动器11(1)是其对应之栅极线GL(1)为配置得最近之栅极线。即，可构成为与多条栅极线13G之两端之栅极线GL(1)、GL(N)之一者对应之栅极驱动器11(1)或11(N)以外之栅极驱动器11(1)～11(N)是配置于较对应之栅极线更接近其他栅极线之位置。该情形时，与边端之栅极线GL(1)对应之栅极驱动器11(1)亦可配置于显示区域外。
另外，于图3所示之例中，于GL(1)、GL(2)、...、GL(K)之栅极线13G分别连接有4个栅极驱动器11，于GL(N-m)～GL(N)之栅极线13G，分别连接有2个栅极驱动器11。
于有源矩阵基板20a之显示区域中，于设置有源极驱动器3之边之侧之边框区域，形成有端子部12g。端子部12g与控制电路4及电源5连接。端子部12g接收自控制电路4及电源5输出之控制信号。控制信号包含例如时钟信号(CKA、CKB)、复位信号或电源电压信号等。输入至端子部12g之时钟信号(CKA、CKB)及电源电压信号等之控制信号是经由配线15L1供给至各栅极驱动器11。栅极驱动器11是根据供给之控制信号，对于所连接之栅极线13G输出显示选择或非选择之状态之选择信号。
另外，连接于各段之栅极线13G之栅极驱动器11，是连接于前段之栅极线13G。由此，各段之栅极驱动器11可将来自所述栅极线13G之选择信号作为设定信号而接收。即，各段之栅极驱动器11可对连接之栅极线输出选择信号，且对后段之栅极线13G输出设定信号。于以下说明中，将对一条栅极线13G输出选择信号之动作称为栅极线13G之驱动。
另外，于有源矩阵基板20a中，于设置有源极驱动器3之边之侧之边框区域，形成有连接源极驱动器3与各源极线15S之端子部12s。源极驱动器3是根据自显示控制电路4输入之控制信号，对各源极线15S(参照图2)输出数据信号。
如图3所示，于本实施方式中，于显示区域内，对于GL(1)～GL(N)之各栅极线13G，连接有多个对应之栅极驱动器11。连接于相同栅极线13G之多个对应之栅极驱动器11同步进行，1条栅极线13G由这些多个对应之栅极驱动器11同时驱动。于本实施方式中，与1条栅极线13G对应之多个栅极驱动器11之各者以驱动1条栅极线13G之负荷大致均等之方式，于栅极线13G之延伸方向中大致等间隔而配置。
(栅极驱动器11之构成)
此处，对本实施方式之栅极驱动器11之构成进行说明。图4是显示驱动GL(n)(n为1、2、...、N-1、N之自然数)之栅极线13G之一个栅极驱动器11之等效电路之一例之图。如图4所示，栅极驱动器11具有作为开关元件且以薄膜晶体管(TFT：Thin Film Transistor)构成之TFT-M1～M11、电容Cbst、配线netA、netB。此处，netA为用以存储朝栅极线13G施加之电压的存储配线之一例。栅极驱动器11作为电路区块而包含输出部U1。
输出部U1控制存储配线之一例，即netA与栅极线GL(n)之间之导通。输出部U1包含连接于netA与栅极线GL(n)之间之TFT-M5(第一开关元件之一例)。另外，于本例中，输出部U1包含连接于栅极线GL(n)与netA之间之电容Cbst(第一电容之一例)。通过电容Cbst及TFT-M5，可于netA存储应施加于栅极线GL(n)之电压。因此，输出部U1亦可称为使朝栅极线GL(n)施加之电压信号充电之最终缓冲器。另外，输出部U1亦可称为包含连接于栅极线GL(n)与netA之间之开关元件及电容器之输出电路。于图4所示之例中，TFT-M5之栅极连接于netA，漏极连接于供给时钟信号CKA之控制信号线，源极连接于栅极线GL(n)。另外，电容Cbst之一电极连接于GL(n)及TFT-M5之源极，另一电极连接于netA。通过该构成，可形成自举电路(bootstrapcircuit)。
于netA连接TFT-M1。该TFT-M1是构成使存储配线即netA之电压根据自其他栅极线输入之信号而变化之存储电压供给部之电路的要件。TFT-M1是连接于netA与前段之栅极线GL(n-1)之间，根据自前段之栅极线GL(n-1)输入之信号而使netA之电压变化。于本例中，TFT-M1之栅极及漏极与前段之栅极线GL(n-1)连接(二极管连接)，TFT-M1之源极与netA连接。由此，于接收到前段之栅极线GL(n-1)之选择信号之时序时，可对netA充电，用以朝栅极线GL(n)施加电压。如此，TFT-M1亦可称为将用以对栅极线GL(n)施加选择状态之电平(本例中为高电平)之电压的电压朝netA存储之充电电路。
于netA进一步连接TFT-M2～M4。于TFT-M4之栅极连接netB。于netB还连接TFT-M8～M11。以这些TFT-M2～M4、M8～M11构成之电路称为根据控制信号将netA之电压设为特定电平之存储电压调整部。TFT-M2～M4、M8～M11是根据控制信号或其他栅极线GL(n+1)之信号将存储配线netA之电压设为特定电平。
于图4所示之例中，TFT-M2～M4、M8～M11是为了使栅极线GL(n)之电压于适当时序自选择状态之电平回到非选择状态之电平，而控制netA之电压的电路。因此，TFT-M4是连接于netA与供给特定电平(低电平)之电源电压信号VSS之控制信号线之间。TFT-8～M11是基于时钟信号CKA、CKB及来自前段之栅极线GL(n-1)之设定信号，而生成控制TFT-M4之导通/断开之信号。TFT-M2是连接于供给电源电压信号VSS之控制信号线与netA之间，根据复位信号CLR而朝netA供给电源电压信号VSS。TFT-M3是连接于供给电源电压信号VSS之控制信号线与netA之间，根据后段之栅极线GL(n+1)之信号，朝netA供给电源电压信号VSS。
具体而言，TFT-M8之源极连接于netB，栅极与漏极连接于供给时钟信号CKB之控制信号线(二极管连接)。TFT-M9是漏极连接于netB，栅极连接于时钟信号CKA之控制信号线，源极连接于电源电压信号VSS之控制信号线。TFT-M10之漏极连接于netB，栅极连接于供给复位信号CLR之控制信号线，源极连接于电源电压信号VSS之控制信号线。TFT-M11之漏极连接于netB，栅极连接于前段之GL(n-1)，源极连接于电源电压信号VSS之控制信号线。
连接于栅极线GL(n)之TFT-M6、M7是根据控制信号将栅极线GL(n)之电压设为特定电平之电路之要件。于本例中，TFT-M6、M7是基于控制信号，将栅极线GL(n)之电压设为非选择状态之电平。因此，TFT-M6、M7是设置于栅极线GL(n)、与特定电平(低电平)之电源电压信号VSS之控制信号线之间。
TFT-M6之漏极连接于栅极线GL(n)，栅极连接于复位信号CLR之控制信号线，源极连接于电源电压信号VSS之控制信号线。TFT-M7之漏极连接于栅极线GL(n)，栅极连接于时钟信号CKB之控制信号线，源极连接于电源电压信号VSS之控制信号线。
于本实施方式中，时钟信号CKA之相位与时钟信号CKB之相位彼此相反。且，各段之栅极线之栅极驱动器11之时钟信号之相位、与相邻段之栅极线之栅极驱动器11之时钟信号之相位亦彼此相反。因此，例如，GL(n+1)之栅极线之栅极驱动器11于图4所示之构成中，为CKA与CKB互换之构成。具体而言，是配置为GL(n)之栅极驱动器中，供给至TFT-M7、TFT-M5、TFT-M9、及TFT-M8之各者之时钟信号与供给至相邻之GL(n+1)之栅极驱动器之这些TFT之各者之时钟信号成相反相位。
复位信号CLR例如可于栅极线之扫描开始前一定时间，设为H电平。该情形时，于每1垂直期间，复位信号CLR成为H电平。通过复位信号CLR成为H电平，而将netA及栅极线GL复位为L电平(电源电压信号VSS之电平)。另外，于1垂直期间一开始，对第一条栅极线GL(1)，输入GSP(栅极开始脉冲：gate start pulse)作为信号S。
(显示区域之配置例)
图5是显示将图4所示之栅极驱动器11配置于显示区域之情形之电路构成例之图。于显示区域中，于与源极线15S与栅极线GL之各交点对应之位置配置各像素。于各像素设置像素开关元件之一例即TFT-MP。TFT-MP连接于源极线15S及栅极线GL。另外，TFT-MP亦连接于像素电极21。TFT-MP于栅极线GL被选择之时序成为导通状态(“ON”state)。于TFT-MP为导通状态时，对像素电极21供给来自源极线15S之数据信号。
沿各栅极线GL于行方向排列配置像素。例如，第n行像素PR(n)沿第n行之栅极线GL(n)配置。一行之像素之TFT-MP全部连接于同一条栅极线GL。因此，于一条栅极线GL连接有于栅极线GL之方向排列之多个TFT-MP。于该例中，连接于一条栅极线GL(n)之TFT-MP配置于较相邻之栅极线GL(n+1)、GL(n-1)更接近所连接之栅极线GL(n)之位置。
于图5所示之例中，用以驱动第n行之栅极线GL(n)之栅极驱动器11配置于较第n行之栅极线GL(n)更接近第n+1行之栅极线GL(n+1)之位置。具体而言，栅极线GL(n)之栅极驱动器所含之多个TFT-M1～M11是配置于沿着非栅极线GL(n)，而是沿着其他栅极线GL(n+2)排列之像素列内。于其他栅极线GL(n+2)之像素列与多个TFT-M1～M11之栅极驱动器所驱动之栅极线GL(n)之像素列之间，进而配置其他像素列(第n+1之像素列)。如此，于一条栅极线GL(n)与驱动该栅极线GL(n)之栅极驱动器之TFT-M1～M11之间，至少配置一条其他栅极线GL(n+1)。由此，于栅极驱动器与对应于该栅极驱动器之栅极线之间，至少配置一条其他栅极线之像素列。
于图5所示之例中，不仅是与栅极线GL(n)对应之栅极驱动器之TFT-M1～M11，电容Cbst、及存储配线netA、netB亦配置于较栅极线GL(n)更接近其他栅极线GL(n+1)或GL(n+2)之位置。由此，可使自栅极驱动器输出驱动信号之栅极线自该栅极驱动器所包含之TFT、电容器及配线远离至少1个像素量。由此，可增大连接于栅极线GL(n)之TFT-MP、与易与开关之时序变得相同之对应之栅极驱动器之TFT-M1～M11之距离。由此，可将于与TFT-MP相同时序电位产生变化之栅极驱动器之TFT、电容器及配线配置于对TFT-MP不造成影响之程度之远离位置。
图6是显示图5之TFT-M5之周边之电路构成例之图。于图6所示之例中，于源极线15S与栅极线GL交叉之部位，栅极线GL之线宽变粗，并形成像素TFT-MP之栅极电极25。于该栅极电极25上绝缘膜(隔着未图示)所重合之位置设置半导体层23。于半导体层23之一部分重合配置与源极线15S一体而形成之源极电极及漏极电极22。源极电极22是经由接触孔22a与像素电极21连接。由此，以使像素TFT-MP之角部位于源极线15S与栅极线GL交叉之部位之方式设置像素TFT-MP。
构成与栅极线GL(n-1)对应之栅极驱动器之TFT-M5(n-1)是配置于较栅极线GL(n-1)更接近栅极线GL(n)之位置。于TFT-M5(n-1)与栅极线GL(n-1)之间，配置相邻于栅极线GL(n-1)之栅极线GL(n)、及连接于栅极线GL(n)之像素TFT-MP(n)及像素电极21(n)。
TFT-M5(n-1)具有栅极电极26、设置于栅极电极26上介隔绝缘膜重合之位置之半导体层28、于半导体层28上以彼此隔开对向之方式设置之源极电极29及漏极电极27。栅极电极26是形成于与栅极线GL(n)对向之位置中沿栅极线GL(n)延伸之netA(n-1)之线宽较粗之部分。连接TFT-M5(n-1)之源极电极29与栅极线GL(n-1)之间之配线24是跨栅极线GL(n)及连接于栅极线GL(n)之像素电极21(n)，延伸至栅极线GL(n-1)。于TFT-M5(n-1)之漏极电极27，连接有供给时钟信号之时钟信号线CK。于图6所示之例中，可于TFT-M5(n-1)与像素TFT-MP(n)之间产生电容耦合。
(动作例)
图7是显示图4及图5所示之栅极驱动器11之动作时之信号波形之一例之时序图。于以下之说明中，将作为信号电平之低电平(lowlevel)称为L电平，高电平(high level)称为H电平。如图4及图5所示之栅极驱动器是使用2相时钟(CK)之栅极驱动器之例。于图7显示相位彼此不同之2个时钟信号CKA、CKB之波形。于图7所示之例中，时钟信号CKA、CKB之脉冲宽为1H。将GSP上升之时刻设为t0，以后之每1H之时刻设为t1、t2、...。此处，1H可设为将垂直扫描周期除以栅极线13G之条数之值。
时刻t0前，时钟信号CKA、CKB为L电平，netA(1)、netB(1)及GL(1)任一者皆为L电平。
于时刻t0中，时钟信号(CKA)为L电平，时钟信号(CKB)为H电平，GSP被输入至第一段之栅极驱动器之TFT-M1之栅极及漏极。由此，TFT-M1成为导通状态，netA(1)被充电至H电平。另外，因TFT-M11成为导通状态，TFT-M8成为导通状态，TFT-M9成为断开状态，故netB(1)成为维持成L电平之状态。因TFT-M4与TFT-M5成为断开状态，故维持netA(1)之电位不下降。其间，因TFT-M7成为导通状态，故栅极线GL(1)之电位成为L电平。
于时刻t1中，若时钟信号(CKA)成为H电平，时钟信号(CKB)成为L电平，则TFT-M5成为导通状态，TFT-M7成为断开状态。因于netA(1)与栅极线GL(n)之间设置有电容Cbst，故伴随TFT-M5之漏极之电位上升，netA(1)被充电至较时钟信号(CKA)之H电平更高之电位。其间，因TFT-M8与TFT-M11成为断开状态，TFT-M9成为导通状态，故netB(1)之电位维持L电平。因TFT-M4为断开状态，故netA(1)之电位不下降，时钟信号(CKA)之H电平之电位输出至栅极线GL(1)。由此，栅极线GL(1)成为被选择之状态，对下一段之栅极线GL(2)之栅极驱动器11输出设定信号S。由此，下一段之栅极驱动器之netA(2)被预充电至自H电平下降TFT-M1之临限值量之电压电平。
于时刻t2中，若时钟信号(CKA)成为L电平，时钟信号(CKB)成为H电平，则因TFT-M8成为导通状态，TFT-M9成为断开状态，故netB被充电至H电平。由此，TFT-M4成为导通状态，netA(1)被充电至L电平。其间，因TFT-M7成为导通状态，TFT-M5成为断开状态，故朝栅极线GL(1)输出L电平之电位，栅极线GL(1)被充电至L电平。栅极线GL(1)回到非选择状态。
另外，于时刻t2中，下一段之TFT-M5通过netA(2)之H电平以上之电位而成为导通状态，时钟信号(CKB)之H电平之电压被输出至栅极线GL(2)。于时刻t3，栅极线GL(2)之电位自H电平成为L电平并成为非选择状态，且栅极线GL(3)之电位自L电平成为H电平并成为选择状态。以下，同样，栅极线GL(1)～(N)根据时钟信号之周期依序被选择。
如此，液晶显示装置1是通过连接于各栅极线13G之多个栅极驱动器11而依序扫描栅极线13G，且通过源极驱动器3而对各源极线15S供给数据信号，由此于显示面板2显示图像。于本实施方式中，于显示区域内，驱动1条栅极线13G之多个栅极驱动器11形成于栅极线13G间。因此，即便于根据显示面板2之外形宽度，决定栅极线13G之长度之情形，各栅极线13G亦根据自显示区域内之栅极驱动器11输出之设定信号而被依序选择。
另外，对各栅极驱动器11供给之时钟信号或电源电压信号等之控制信号于显示面板2中，自设置源极驱动器3之一边之侧输入。因此，关于未设置源极驱动器3之其他三边之边框区域，可谋求窄边框化，且未因栅极驱动器11之配置而限制显示面板2之外形设计，可提高设计之自由度。
(实施方式之效果)
图8是显示如图6所示而配置之栅极线GL(n-1)、GL(n)、及与其对应之栅极驱动器之netA、netB之信号之时序图。图8是以图7所示之时序图使栅极驱动器动作之情形之例。于栅极线GL(n-1)之电位自L电平变为H电平时，连接于栅极线GL(n-1)之像素TFT-MP自断开状态成为导通状态。于像素TFT-MP为导通状态之期间，对像素电极21经由源极线15S施加与欲显示之亮度相应之信号电压。于栅极线GL(n-1)之电位自H电平变为L电平时，像素TFT-MP自导通状态成为断开状态。即便于像素TFT-MP成为断开状态后，亦保持施加于像素电极21之电压。
于图8所示之例中，于栅极线GL(n)之电位自H电平变化成L电平时，相邻配置于栅极线GL(n)之附近之栅极驱动器之TFT-M5(n-1)与netA(n-1)(参照图6)之电位未变化。因此，例如，即便栅极线GL(n)与TFT-M5(n-1)或netA(n-1)电容耦合，TFT-M5(n-1)或netA(n-1)之电位变化亦不易对像素TFT-MP(n)之动作造成影响。
即，关于第n行之像素TR(n)中电容耦合之影响，虽来自驱动第n行之栅极线GL(n)之栅极驱动器之影响几乎不存在，但来自驱动第n-1行之栅极线GL(n-1)之栅极驱动器之影响是存在。在此处，如图8所示，于第n行之像素TR(n)之像素TFT-MP(n)自导通成为断开之时序，驱动第n-1之栅极线GL(n-1)之栅极驱动器之netA(于栅极驱动器内之节点中电位变化最大之节点)之电位未变化。因此，不易引起在栅极驱动器造成之馈通之影响残留下而电位被保持于像素电极之情形。
图9是显示作为比较例而将栅极驱动器配置于最接近该栅极驱动器所驱动之栅极线之情形之电路构成例之图。于图9所示之例中，驱动第n条栅极线GL(n)之栅极驱动器之TFT之配置区域TR(n)较其他栅极线配置于最接近栅极线GL(n)之位置。图10是显示图9之TFT-M5之周边之电路构成例之图。栅极驱动器之TFT-M5(n)以最接近该栅极驱动器所驱动之栅极线GL(n)之方式配置。
图9及图10所示之构成之栅极驱动器若与所述图7、图8所示之时序图同样进行动作，则于像素TFT-M5(n)自导通状态成为断开状态之时序，M5(n)亦同时自导通状态成为断开状态。于图10所示之构成中，于像素TFT-MP(n)与TFT-M5(n)之间产生电容耦合。
因此，于栅极驱动器较近配置之像素TR(n)中，若于像素TFT-MP(n)自导通成为断开之时序，配置于像素TFT-MP(n)或像素电极21(n)之周边之栅极驱动器之元件(配线netA、电容Cbst、时钟信号(CK)之控制线等)之电位产生变化，则因电容耦合之影响，像素电极21(n)之电位产生变化。若以该状态像素TFT-MP(n)成为断开，则像素电极21(n)保持与源极线15S之本来电位不同之电位。图11是显示像素电极保持与本来不同之电位之情形之例之图。因此，像素TR(n)与栅极驱动器未接近配置之像素比较亮度改变，故而于面板内看见显示不均。
例如，于驱动第n行之栅极线GL(n)之栅极驱动器之netA(n)与第n行之像素TR(n)(尤其，像素TFT-MP(n)、共通电极、像素电极21(n))具有较大之寄生电容之情形，因于第n行之像素TFT-MP(n)自导通成为断开前之时序，netA(n)之电位产生变化，以包含netA(n)之馈通影响之状态断开像素TFT-MP(n)并保持电荷，故若与未配置netA(n)之像素相比，像素TFT-MP(n)断开后之像素电极之电压值不同，而以显示不均被辨识到。
与此相对，于图5及图6所示之构成中，驱动某栅极线GL(n)之栅极驱动器11(n)配置于与栅极线GL(n)不同之其他栅极线GL(n+1)或GL(n-1)之附近。即，于以栅极线GL(n+1)驱动之第(n+1)列之像素、或以栅极线GL(n-1)驱动之第(n-1)列之像素之附近，配置驱动栅极线GL(n)之栅极驱动器11(n)。
如此，通过使栅极线GL(n)与驱动该栅极线GL(n)之栅极驱动器11(n)之位置分离，可于像素TFT-MP(n)自导通成为断开之时序，不引起位于该像素TFT-MP(n)及像素电极21(n)之周边之栅极驱动器元件之电位变化。由此，未引起电容耦合之馈通，而抑制显示不均之产生。
此外，于像素TFT-MP(n)为导通之状态时较近之栅极驱动器元件之电位产生变化之情形，即便像素电极21(n)之电位受电容耦合之影响，亦因像素电极21(n)与源极线15S相连，故回复至本来之电位。另外，于像素TFT-MP(n)为断开之状态时较近之栅极驱动器元件之电位产生变化，且像素电极21(n)之电位受影响之情形，因交替受到正与负之影响，故电位变化抵消，对显示品质之影响变小。因此，通过将于与像素TFT-MP(n)之状态变化相同之时序电位产生变化之栅极驱动器元件设为未配置于像素TFT-MP(n)之附近之构成，可有效地抑制显示品质之下降。
(变化例)
于所述图5所示之例中，与栅极线GL(n)对应之栅极驱动器11(n)之TFT-M1～M11全部配置于较栅极线GL(n)更接近其他栅极线GL(n+1)之位置。与此相对，例如，于栅极驱动器11(n)之TFT-M1～M11中，可采用将于与像素TFT-MP(n)相同时序电位产生变化之TFT配置于较对应之栅极线GL(n)更接近其他栅极线(例如，GL(n+1))之位置之构成。
作为一例，可设为将输出部U1(最终缓冲器)之TFT-M5配置于其他栅极线GL(n+1)之附近，其他TFT-M1～M4、M6～M7配置于与栅极驱动器11(n)对应之栅极线GL(n)之附近之构成。该情形，连接于最终缓冲器之存储配线即netA亦可配置于栅极线GL(n)以外之栅极线之附近。再者，通过将输出部U1之TFT-M5、电容Cbst及配线netA配置于对应之栅极线GL(n)以外之其他栅极线之附近，可使对像素电极21(n)造成影响之可能性较高之元件自像素电极21(n)之像素TFT-MP(n)远离。
另外，于图5所示之例中，除了栅极驱动器11(n)之TFT-M1～M11以外，电容Cbst亦配置于较驱动之栅极线GL(n)更接近其他栅极线GL(n+1)之位置。可设为将栅极驱动器11(n)之TFT或电容中至少一者配置于较栅极驱动器11(n)所驱动之栅极线GL(n)更接近其他栅极线GL(n+1)之位置之构成。例如，仅将电容Cbst配置于较驱动之栅极线GL(n)更接近其他栅极线GL(n+1)之位置之构成，亦可获得所述效果。另外，配置于接近其他栅极线之位置之电容并未限定于最终缓冲器之电容。可将通过连接于栅极驱动器11(n)之TFT之导体与其他导体对向配置而形成之电容以所述方式配置于接近其他栅极线之位置。
于图5及图6所示之例中，于栅极驱动器11(n)之TFT或电容、及与栅极驱动器11(n)对应之栅极线GL(n)之间，配置其他栅极线G(n+1)。与此相对，亦可为于栅极驱动器11(n)之TFT或电容、与对应之栅极线GL(n)之间，未配置其他栅极线之构成。
图12是显示栅极驱动器11(n)之TFT-M5(n)之配置之变化例之图。于图12所示之例中，于TFT-M5(n)及netA(n)、与通过其而驱动之对应之栅极线GL(n)之间，未配置其他栅极线。于TFT-M5(n)及netA(n)与对应之栅极线GL(n)之间，配置有连接于栅极线GL(n)之像素电极21(n)。于像素电极21(n)之与栅极线GL(n)之边配置像素TFT-MP(n)。于像素电极21(n)之与栅极线GL(n)相反侧之边对向之位置配置TFT-M5(n)。连接栅极线GL(n)与TFT-M5(n)之源极电极29之配线24设置于俯视时与像素电极21(n)重合之位置。
另外，与TFT-M5(n)之漏极电极27连接之时钟信号线CK于俯视时与相邻之像素电极(n-1)重合之位置，且于与源极线15S相同方向延伸而形成。于该例中，可于TFT-M5(n)与像素TFT-MP(n-1)之间产生电容耦合。此处，像素TFT-MP(n-1)与TFT-M5(n)因动作时序不同，故TFT-M5(n)之电位变化对于像素电极21(n)之电位不造成重大影响。
<实施方式二>
图13是显示实施方式二中栅极驱动器11之等效电路之一例之图。图13所示之栅极驱动器是以四相时钟(CK)动作之栅极驱动器之构成。对于与图4所示之等效电路相同之部分省略说明。于图13所示之例中，于连接于netA之TFT-M1之漏极及栅极连接前段之栅极线GL(n-2)。另外，于TFT-M3之栅极连接3段后之栅极线GL(n+3)。另外，分别于TFT-M8之漏极及栅极连接时钟信号CKD之控制配线，于TFT-M9之栅极连接时钟信号CKC之控制配线。另外，于TFT-M11之栅极，连接2段前之栅极线GL(n-2)。
图14是显示将图13所示之栅极驱动器配置于显示区域之情形之电路构成例之图。于图14所示之例中，驱动第n个之栅极线GL(n)之栅极驱动器11(n)之TFT-M1～M11及电容Cbst配置于较栅极线GL(n)更接近2段后之栅极线GL(n+2)之位置。于TFT-M1～M11及电容Cbst、与对应之栅极线GL(n)之间配置2条其他栅极线GL(n+1)、GL(n+2)。栅极驱动器11(n)之netA及netB之一部分配置于沿栅极线GL(n+1)之位置。于该例中，栅极驱动器11(n)之TFT之配置区域TR(n)与该栅极驱动器11(n)所驱动之栅极线GL(n)之像素PR(n)隔开2个像素量。
图15是显示图13及图14所示之栅极驱动器11之动作时之信号波形之一例之时序图。于图7所示之例中，时钟信号CKA、CKB、CKC、CKD之脉冲宽为2H。CKA与CKB为相反相位，CKC与CKD亦为相反相位。CKA与CKC其相位偏移四分之一波长量。CKB与CKD相位亦偏移四分之一波长量。
于图15所示之例中，于时刻t2中，于CKA最初自L电平上升至H电平时，第一栅极驱动器11(1)之netA(1)及栅极线GL(1)之电位自L电平变化成H电平。栅极线GL(1)成为选择状态。于自时刻t2经过1H后之时刻t3，与CKC之上升同时，第二栅极驱动器11(2)之netA(2)及栅极线GL(2)之电位上升，于时刻t4，与CKA自H电平回到L电平相配合，栅极线GL(1)亦自H电平回到L电平(非选择状态)。以下，依序，每经过1H，GL(3)、GL(4)、...于2H之期间成为选择状态。
图16是显示如图14所示而配置之栅极线GL(n-1)、GL(n)、及与其对应之栅极驱动器之netA、netB之信号之时序图。图16是栅极驱动器以图15所示之时序图动作之情形之例。
于如图14之配置中，例如，关于以第n行之栅极线GL(n)驱动之像素(第n行之像素)，与驱动GL(n)之栅极驱动器11(n)相比，驱动GL(n-2)之栅极驱动器11(n-2)配置于较近之距离。关于电容耦合之影响，虽驱动第n行之栅极线GL(n)之栅极驱动器11(n)对GL(n)之像素几乎无影响，但驱动第n-2行之栅极线GL(n-2)之栅极驱动器11(n-2)会对GL(n)之像素造成影响。此处，于图16所示之例中，于第n行之像素TFT-MP(n)自导通变化成断开之时序，即栅极线GL(n)之电位自H变化成L之时序，驱动第n-2行之栅极线GL(n-2)之栅极驱动器11(n-2)之内部节点即存储配线netA及netB之电位无变化。因此，未产生在馈通之影响残留下电位被保持于像素电极之情形。
于图8所示之例中，于GL(n)自H电平变化成L电平之时序中，netB(n-1)变化。因此，于netB(n-1)位于栅极线GL(n)之附近之情形，netB之影响有残留于GL(n)之像素之可能性。与此相对，于图16所示之例中，于GL(n)自H电平变化成L电平之时序中，netA(n-2)及netB(n-2)之任一者皆未变化。因此，GL(n)之像素变得不受netA(n-2)及netB(n-2)两者之影响。如此，通过使用四相以上之多相时钟，可抑制电容耦合之影响。
另外，于本实施方式中，于栅极驱动器11(n)之配置区域、与栅极驱动器11(n)所驱动之栅极线GL(n)之间，配置有2行量之像素行。如此，配置栅极驱动器11(n)之像素行与栅极线GL(n)之像素行是隔开1个像素而配置，亦可隔开2个像素以上。但若隔得越开，引绕连接输出部U1之TFT-M5等与栅极线之配线之距离变得越长。若配线变长，则栅极线之负荷变大。因此，期望隔开可减轻电容耦合之影响之最低限度之距离。
图17是显示作为比较例而将图13所示之栅极驱动器配置为最接近该栅极驱动器所驱动之栅极线之情形之电路构成例之图。于图17所示之例中，驱动第n条栅极线GL(n)之栅极驱动器之TFT之配置区域TR(n)配置于较其他栅极线最接近栅极线GL(n)之位置。该情形时，连接栅极驱动器之netA与TFT-M1～M4之配线配置于栅极线GL(n)之像素。于栅极线GL(n)之像素TFT-MP(n)自导通变化成断开之时序，同时变化之netA之电位对栅极线GL(n)之像素电压造成影响。另外，最终缓冲器之TFT-M5配置于与栅极线GL(n)之像素TFT-MP(n)对向之位置。因此，于栅极线GL(n)之像素TFT-MP(n)变化之时序，同时变化之TFT-M5之电位对栅极线GL(n)之像素电压造成影响。其结果，辨识到显示不均之可能性变高。
<实施方式三>
图18是显示实施方式三中栅极驱动器11之等效电路之一例之图。图18所示之栅极驱动器是以八相时钟(CK)动作之栅极驱动器之构成。对于与图4所示之等效电路相同之部分省略说明。于图18所示之例中，于连接于netA之TFT-M1之漏极及栅极连接4段前之栅极线GL(n-4)。另外，于TFT-M3之栅极连接4段后之栅极线GL(n+4)。于TFT-M11之栅极，连接4段前之栅极线GL(n-4)。
图18所示之栅极驱动器11(n)之下一段之栅极驱动器11(n+1)是连接时钟信号CKC、CKD之控制配线以取代时钟信号CKA、CKB之控制配线。时钟信号CKC、CKD可设为相位相对于时钟信号CKA、CKB偏移八分之一波长量之信号。同样，于栅极驱动器11(n+2)，连接有相位相对于时钟信号CKA、CKB偏移八分之二波长之时钟信号CKE、CKF之控制配线。于栅极驱动器11(n+3)，连接有相位相对于时钟信号CKA、CKB偏移八分之三波长之时钟信号CKG、CKH之控制配线。
栅极驱动器11(n+5)可采用于图18所示之构成中，使时钟信号CKA与时钟信号CKB彼此互换之构成。栅极驱动器11(n+6)～11(n+8)之构成亦同样为使栅极驱动器11(n+2)～11(n+4)之2个时钟频率彼此互换之构成。
图19是显示图18所示之栅极驱动器11之动作时之信号波形之一例之时序图。于图19所示之例中，时钟信号CKA、CKB、CKC、CKD、CKE、CKF、CKG、CKH之脉冲宽为4H。CKA与CKB为相反相位，同样，CKC与CKD、CKE与CKF、CKG与CKH亦为相反相位。CKA与CKC是相位偏移八分之一波长量。CKB与CKD相位亦偏移八分之一波长量。同样，CKC与CKE、CKD与CKF、CKE与CKG、CKF与CKH相位亦偏移八分之一波长。
于图19所示之例中，于时刻t4中，于CKA最初自L电平上升至H电平时，第一之栅极驱动器11(1)之netA(1)及栅极线GL(1)之电位自L电平变化成H电平。栅极线GL(1)成为选择状态。于自时刻t4经过1H后之时刻t5，与CKC之上升同时，第二之栅极驱动器11(2)之netA(2)及栅极线GL(2)之电位上升。栅极线GL(2)成为选择状态。同样，于时刻t6、t7、t8中，依序，栅极线GL(3)、GL(4)、GL(5)成为选择状态。于时刻t8，与CKA自H电平回到L电平相配合，栅极线GL(1)亦自H电平回到L电平(非选择状态)。以下，依序，每经过1H，GL(6)、GL(7)、...于4H之期间成为选择状态。
图20是显示本实施方式中控制配线之配置例之图。于图20中，显示与配置于显示区域AA内之栅极驱动器连接之控制配线，且省略其他配线即栅极线及源极线。图20所示之显示面板为矩形，但亦可为图1所示之非矩形。控制配线包含传输例如时钟信号CK、栅极开始脉冲GSP、复位信号CLR、电源电压信号VSS等之控制配线。
这些控制配线中，时钟信号CK之控制配线(时钟信号线)包含于显示区域AA之内侧朝与栅极线相同之方向(第一方向)延伸之第一时钟信号线CK1、于显示区域AA之外侧朝与源极线相同方向(第二方向之一例)延伸之第二时钟信号线CK2。第一时钟信号线CK1与第二时钟信号线是于边框区域NA中彼此连接。第一时钟信号线CK1是与配置于显示区域AA内之栅极驱动器之TFT之至少一者连接。
第一及第二时钟信号线CK1、CK2可针对每个时钟信号设置。例如本实施方式，使用8个相位不同之时钟信号之情形，设置8组第一及第二时钟信号CK1、CK2。第一时钟信号线CK1设于与作为对象之以时钟信号进行动作之栅极驱动器对应之像素行。由此，可成为时钟信号不与全部栅极线交叉之构成。因此，可抑制时钟信号对于与时钟信号相同时序使电位变化之栅极线之像素造成影响。
图21是显示将图18所示之栅极驱动器配置于显示区域AA之情形之电路构成例之图。于图21所示之例中，与第n条栅极线GL(n)对应，设置驱动栅极线GL(n)之栅极驱动器11(n)之TFT-M1～M11、电容Cbst、及netA、netB。于该例中，最接近栅极驱动器11(n)之栅极线成为栅极驱动器11(n)所驱动之栅极线GL(n)。与此相对，与所述实施方式同样，亦可构成为栅极驱动器11(n)配置于较对应之栅极线GL(n)更接近其他栅极线之位置。
于图21所示之例中，沿栅极线GL(n)，配置栅极驱动器11(a)之TFT-M1～M11及电容Cbst。netA、netB之一部分沿栅极线GL(n)以外之栅极线GL(n+1)配置。再者，连接于TFT-M9、TFT-M5之时钟信号CKA之第一时钟信号线CK1、及连接于TFT-M7、M8之时钟信号CKB之第一时钟信号线CK1进而沿其他栅极线GL(n+2)、GL(n+3)配置。
第一时钟信号线可配置于，相较于与时钟信号之电位变化之时序相同时序电位产生变化之频率较高之栅极线，更接近于在相同时序电位产生变化之频率较低之栅极线GL之位置。由此，可于相较于时钟信号造成影响之可能性较高之像素，更接近该可能性较低之像素之位置配置第一时钟信号线。例如本实施方式，通过采用八相时钟，而增加于与时钟信号相同之时序电位产生变化之频率较低之栅极线之比例。由此，第一时钟信号线之设计自由度变高。
此外，本实施方式亦可应用于使用八相时钟以外之多相时钟或单相时钟之栅极驱动器。另外，本实施方式可与所述实施方式一或二中至少任一者组合。
本实施方式之有源矩阵基板包含，于显示区域中于第一方向延伸之多条栅极线、于所述显示区域中于与所述第一方向不同之第二方向延伸之多条源极线、于所述显示区域中设于由所述栅极线及所述源极线所规定之每个像素且连接于所述栅极线及所述源极线之像素开关元件、于所述显示区域内与所述多条栅极线之各者对应设置且分别控制所述栅极线之电位之多个栅极线驱动电路、及自所述显示区域之外侧对所述多条栅极线驱动电路供给控制信号之控制信号线。
所述多条栅极线驱动电路之各者包含根据所述控制信号切换导通/断开之多个驱动用开关元件。控制信号线包含时钟信号线。所述时钟信号线于所述显示区域内，包含朝所述第一方向延伸且连接于所述显示区域内之所述栅极线驱动电路之所述多个开关元件之至少一者之第一时钟线、及连接于所述第一时钟线且于所述显示区域之外侧朝所述第二方向延伸之第二时钟线。
通过本实施方式之构成，可以不使时钟信号与于与时钟信号相同时序电位产生变化之栅极线交叉之方式构成。因此，可抑制显示品质之劣化。
<其他变化例>
本发明未限定于所述实施方式一至三。例如，可将实施方式一、二之栅极驱动器安装于矩形面板。另外，可以显示区域外之元件安装所述实施方式之栅极驱动器11之功能之一部分。
于所述实施方式一至三中，说明了显示面板2为液晶面板之例，但亦可于使用有机EL(Electro-Luminescence：电致发光)、MEMS(Micro Electromechanical System：微机电系统)快门等驱动有源矩阵基板之显示方式之面板应用本发明。
所述实施方式及变化例之有源矩阵基板及显示面板可利用于智慧型手机或平板终端之显示器、车辆之车速表、弹珠台或游戏机等之显示器。
附图标记的说明
1 液晶显示装置
2 显示面板
11 栅极驱动器(栅极线驱动电路之一例)
13G、GL 栅极线
15S 源极线
20a 有源矩阵基板
M1～M11 TFT(驱动用开关元件之一例)
MP 像素TFT(像素开关元件之一例)
Cbst 电容

Claims (6)

1.一种有源矩阵基板，其特征在于，包含：
多条栅极线，其于显示区域中于第一方向延伸；
多条源极线，其于所述显示区域中于与所述第一方向不同之第二方向延伸；
像素开关元件，其于所述显示区域中，设于由所述栅极线及所述源极线所规定之每个像素，且连接于所述栅极线及所述源极线；
多个栅极线驱动电路，其于所述显示区域内，对应于所述多条栅极线之各者而设置，且分别控制所述栅极线之电位；以及
控制信号线，其自所述显示区域之外侧对所述多个栅极线驱动电路供给控制信号；
所述多个栅极线驱动电路之每个包含根据所述控制信号而切换导通/断开之多个驱动用开关元件及与所述多个驱动用开关元件中至少一者连接之电容；
所述多个驱动用开关元件或所述电容之至少一部分是配置于，相较于与包含所述多个驱动用开关元件之栅极线驱动电路对应之栅极线，更接近该对应之栅极线以外的其他栅极线之位置；
在所述多个驱动用开关元件或所述电容之所述至少一部分、及与包含所述多个驱动用开关元件之所述栅极线驱动电路对应之栅极线之间，配置所述其他栅极线。
2.根据权利要求1所述的有源矩阵基板，其特征在于，所述多个驱动用开关元件，包含控制向所述对应之栅极线的输出之第一开关元件；
各所述多个栅极线驱动电路，还具备控制所述第一开关元件的导通/断开的配线；
所述电容包含连接于所述配线与所述对应之栅极线之间之第一电容；
所述配线、所述第一电容、及所述第一开关元件之至少任一者是配置于较所述对应之栅极线更接近所述其他栅极线之位置。
3.根据权利要求1或2所述的有源矩阵基板，其特征在于，所述栅极线驱动电路之所述多个驱动用开关元件是配置于沿与所述栅极线驱动电路对应之栅极线以外之其他栅极线排列之像素行内；
于所述其他栅极线之像素行、及与所述栅极线驱动电路对应之栅极线之像素行之间，进而配置至少一行其他像素行。
4.根据权利要求1或2所述的有源矩阵基板，其特征在于，所述控制信号包含时钟信号；
所述时钟信号为四相以上之多相时钟。
5.根据权利要求1或2所述的有源矩阵基板，其特征在于，所述控制信号线包含时钟信号线；
所述时钟信号线是包含于所述显示区域内朝所述第一方向延伸且连接于所述显示区域内之所述栅极线驱动电路之所述多个驱动用开关元件之至少一者之第一时钟线、及连接于所述第一时钟线且于所述显示区域之外侧朝所述第二方向延伸之第二时钟线。
6.一种显示面板，其特征在于，具备：
权利要求1至5中任一项之有源矩阵基板；
与所述有源矩阵基板对向之对向基板；以及
设置于所述有源矩阵基板与所述对向基板之间之液晶层。
CN201580063177.9A 2014-11-21 2015-11-19 有源矩阵基板及显示面板 Active CN107003581B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014236843 2014-11-21
JP2014-236843 2014-11-21
PCT/JP2015/082588 WO2016080498A1 (ja) 2014-11-21 2015-11-19 アクティブマトリクス基板及び表示パネル

Publications (2)

Publication Number Publication Date
CN107003581A CN107003581A (zh) 2017-08-01
CN107003581B true CN107003581B (zh) 2020-11-13

Family

ID=56014030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580063177.9A Active CN107003581B (zh) 2014-11-21 2015-11-19 有源矩阵基板及显示面板

Country Status (5)

Country Link
US (2) US10191344B2 (zh)
JP (1) JP6215490B2 (zh)
CN (1) CN107003581B (zh)
TW (1) TW201621850A (zh)
WO (1) WO2016080498A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016080498A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 アクティブマトリクス基板及び表示パネル
KR102481785B1 (ko) * 2015-12-30 2022-12-26 엘지디스플레이 주식회사 액정표시장치
CN105403950B (zh) * 2016-01-05 2019-11-12 京东方科技集团股份有限公司 导光板及其制作方法、阵列基板及其制作方法和显示装置
TWI582739B (zh) * 2016-04-29 2017-05-11 群創光電股份有限公司 顯示器面板
CN106548740A (zh) * 2016-12-02 2017-03-29 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
WO2018181266A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
WO2018181445A1 (ja) * 2017-03-31 2018-10-04 シャープ株式会社 アクティブマトリクス基板、及びそれを備えた表示装置
KR102573291B1 (ko) * 2017-12-29 2023-08-30 엘지디스플레이 주식회사 발광 표시 장치
CN117153057A (zh) 2018-01-30 2023-12-01 株式会社半导体能源研究所 显示面板、显示装置、输入输出装置、数据处理装置
JP7253332B2 (ja) * 2018-06-26 2023-04-06 ラピスセミコンダクタ株式会社 表示装置及び表示コントローラ
CN112384965B (zh) * 2018-06-29 2023-04-18 京瓷株式会社 显示装置
CN108877716B (zh) * 2018-07-20 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
JP7270422B2 (ja) 2019-03-14 2023-05-10 ラピスセミコンダクタ株式会社 表示装置及び表示ドライバ
TWI796138B (zh) * 2021-03-08 2023-03-11 瑞鼎科技股份有限公司 低功耗的顯示驅動裝置及方法
JP2022149664A (ja) * 2021-03-25 2022-10-07 凸版印刷株式会社 表示装置
CN115668353A (zh) * 2021-03-29 2023-01-31 京东方科技集团股份有限公司 显示面板及显示装置
CN115631710A (zh) * 2021-07-16 2023-01-20 群创光电股份有限公司 显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10197851A (ja) * 1997-01-07 1998-07-31 Toshiba Corp 液晶表示装置
JPH11184406A (ja) * 1997-12-24 1999-07-09 Sony Corp 液晶ディスプレイ装置
GB2397710A (en) 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
KR101160836B1 (ko) * 2005-09-27 2012-06-29 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
CN101290409B (zh) * 2007-04-17 2010-05-19 北京京东方光电科技有限公司 栅极驱动电路及液晶显示器
CN102138172B (zh) * 2009-11-19 2014-11-12 松下电器产业株式会社 显示面板装置、显示装置及其控制方法
KR101686102B1 (ko) * 2010-07-20 2016-12-29 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
EP2902994A4 (en) * 2012-10-30 2016-09-14 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY PANEL AND DISPLAY DEVICE THEREFOR
US9685131B2 (en) * 2013-03-15 2017-06-20 Sharp Kabushiki Kaisha Active-matrix substrate, method of manufacturing active-matrix substrate, and display panel
CN104157236B (zh) * 2014-07-16 2016-05-11 京东方科技集团股份有限公司 一种移位寄存器及栅极驱动电路
WO2016080498A1 (ja) * 2014-11-21 2016-05-26 シャープ株式会社 アクティブマトリクス基板及び表示パネル
CN104505049B (zh) * 2014-12-31 2017-04-19 深圳市华星光电技术有限公司 一种栅极驱动电路

Also Published As

Publication number Publication date
US20170261828A1 (en) 2017-09-14
US10191344B2 (en) 2019-01-29
WO2016080498A1 (ja) 2016-05-26
US10634968B2 (en) 2020-04-28
TW201621850A (zh) 2016-06-16
CN107003581A (zh) 2017-08-01
JPWO2016080498A1 (ja) 2017-09-07
US20190121213A1 (en) 2019-04-25
JP6215490B2 (ja) 2017-10-18

Similar Documents

Publication Publication Date Title
CN107003581B (zh) 有源矩阵基板及显示面板
KR102360787B1 (ko) 내장형 게이트 드라이버 및 그를 이용한 표시 장치
US10810962B2 (en) Shift register circuit and display panel
US20180181244A1 (en) Shift register circuit and touch display apparatus thereof
US9858879B2 (en) Driving circuit with a feed through voltage compensation and array substrate
US9024858B2 (en) Display panel with improved gate driver
US10121429B2 (en) Active matrix substrate, display panel, and display device including the same
US11156882B2 (en) Circuit substrate, display device and driving method
WO2016140281A1 (ja) アクティブマトリクス基板、及びそれを備えた表示装置
WO2012063696A1 (ja) 液晶表示装置
US9124260B2 (en) Flip-flop, shift register, display panel, and display device
KR20150076027A (ko) 표시장치와 그의 게이트 쉬프트 레지스터 초기화방법
WO2015166920A1 (ja) 表示装置
US9886928B2 (en) Gate signal line drive circuit
WO2015163306A1 (ja) アクティブマトリクス基板、及びそれを備えた表示装置
WO2015190488A1 (ja) シフトレジスタ回路、及びそれを備えた表示装置
US10410594B2 (en) Active matrix substrate, and display device including same
KR20140036729A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR20160089937A (ko) 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
US8456200B2 (en) Gate signal line drive circuit and display device
KR20170079521A (ko) 게이트 드라이버 및 이를 포함하는 액정표시장치
US8665408B2 (en) Liquid crystal display device
US20220130328A1 (en) Display apparatus
KR20150028402A (ko) 인셀 터치 액정표시장치
US20130321367A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant