CN106814482B - 显示面板及其驱动方法 - Google Patents

显示面板及其驱动方法 Download PDF

Info

Publication number
CN106814482B
CN106814482B CN201610948677.7A CN201610948677A CN106814482B CN 106814482 B CN106814482 B CN 106814482B CN 201610948677 A CN201610948677 A CN 201610948677A CN 106814482 B CN106814482 B CN 106814482B
Authority
CN
China
Prior art keywords
pixel
line
scan line
gate pulse
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610948677.7A
Other languages
English (en)
Other versions
CN106814482A (zh
Inventor
纪佑旻
苏松宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN106814482A publication Critical patent/CN106814482A/zh
Application granted granted Critical
Publication of CN106814482B publication Critical patent/CN106814482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明披露了一种显示面板及其驱动方法。该显示面板包括：多条扫描线、多条导线、多条数据线、第一像素、第二像素、第三像素及第四像素。扫描线沿第一方向排列，导线沿第二方向排列，数据线平行于导线，每一导线耦接其中一条扫描线以传送至少一个栅极脉冲。第一像素与第二像素位于第一数据线与第一导线之间。第一像素耦接第一数据线与第一扫描线。第二像素耦接第一像素及第二扫描线。第三像素与第四像素位于第一数据线与第二导线之间。第三像素耦接第一数据线与第三扫描线。第一导线与第二导线为相邻的两条导线且分别位于第一数据线的不同侧。第四像素耦接第三像素及第四扫描线。

Description

显示面板及其驱动方法
技术领域
本发明涉及一种显示面板，特别是一种显示面板及其驱动方法。
背景技术
液晶显示装置具有外型轻薄、耗电量少以及无辐射污染等特性，因此已被广泛地应用于电脑屏幕、移动电话、个人数字助理(PDA)、平面电视等电子产品上。
在现今液晶显示面板的像素阵列(pixel array)结构当中，有一类被称为半源极驱动(half source driving,HSD)架构。HSD架构可以减半源极配线的数目，以达到源极驱动器(source driver)的使用数量减半的目的。因此，可大幅减少面板模块的成本。此外，还有一种称为三分之一源极驱动(one third source driving,OTSD)架构的像素阵列结构，此种架构可将源极配线的数目减少至原本架构的三分之一，而可节省更多的生产成本。
发明内容
不同于现有显示面板的架构，本发明的目的在提供一种显示面板，包括：多条扫描线、多条导线、多条数据线、第一像素、第二像素、第三像素及第四像素。多条扫描线沿第一方向排列，多条导线沿第二方向排列，数据线平行于导线，且每一导线电性耦接扫描线的其中之一以传送至少一个栅极脉冲。第一像素位于数据线中的第一数据线与导线中的第一导线之间，并电性耦接第一数据线与扫描线中的第一扫描线。第二像素位于第一数据线与第一导线之间，电性耦接第一像素，以及电性耦接扫描线中的第二扫描线。第三像素位于第一数据线与导线中的第二导线之间，并电性耦接第一数据线与扫描线中的第三扫描线，其中第一导线W1与第二导线W2为导线中的相邻两条导线，且第一导线与第二导线分别位于第一数据线的不同侧。第四像素位于第一数据线与第二导线之间，电性耦接第三像素，以及电性耦接扫描线中的第四扫描线。
本发明的目的更提供一种显示面板的驱动方法。一种显示面板的驱动方法，显示面板包括多条扫描线、多条导线、多条数据线、第一像素、第二像素、第三像素及第四像素，其中，扫描线沿第一方向排列，导线沿第二方向排列，数据线实质上平行于导线排列，每一导线电性耦接扫描线的其中之一以传送至少一个栅极脉冲，第一像素电性耦接第一扫描线、第二像素电性耦接第二扫描线、第三像素电性耦接第三扫描线及第四像素电性耦接第四扫描线，驱动方法包括：通过数据线中的第一数据线传送数据到第一像素，并通过第一像素传送数据到第二像素，其中第一像素及第二像素配置于第一数据线与导线中的第一导线之间；以及通过第一数据线传送数据到第三像素，并通过第三像素传送数据到第四像素，其中第三像素及第四像素配置于第一数据线与导线中的第二导线之间。其中，第一导线与第二导线为导线中的相邻两条导线，且第一导线与第二导线分别位于第一数据线的不同侧，且第一扫描线、第二扫描线、第三扫描线及第四扫描线中的每一扫描线都通过对应导线接收第一栅极脉冲及第二栅极脉冲。
本发明的显示面板是利用四分之一源极驱动(Quarter Source Driving)架构的像素阵列结构，经由一条数据线来对四个像素充电，此种架构可将源极配线的数目减少至原本架构的四分之一，因此可节省生产成本。并且，经由将栅极驱动电路与源极驱动电路设置于同侧，或是将栅极驱动电路与源极驱动电路设置于像素阵列的相对两侧，而更利于显示面板应用于窄边框技术。再者，本发明的显示面板利用四分之一源极驱动架构的像素阵列结构，因而足以在每隔四栏像素设置一条导线且相邻的两导线之间仅有一条数据线。如此一来，导线与数据线的布线不会造成重迭交错，即无需再将导线与数据线以不同电路层来布线，可节省更多的生产成本。此外，由于布线的减少还可以得到较优的开口率。
附图说明
图1为本发明第一实施例的显示面板的电路图。
图2图示为图1的显示面板的信号时序图。
图3为本发明第二实施例的显示面板的电路图。
图4图示为图3的显示面板的信号时序图。
图5为本发明第三实施例的显示面板的电路图。
图6图示为图5的显示面板的信号时序图。
图7为本发明第四实施例的显示面板的电路图。
图8图示为图7的显示面板的信号时序图。
附图符号说明
100、300、500、700：显示面板
11：第一像素
12：第二像素
13：第三像素
14：第四像素
31、32、33、34、35、36、37、38：像素
21：第一扫描线
22：第二扫描线
23：第三扫描线
24：第四扫描线
G1～G7：扫描线
W1、W2：导线
D1：数据线
P1、P2：脉冲
具体实施方式
图1为本发明实施例的显示面板100，包括：多条扫描线、多条导线、多条数据线及多个像素。多条扫描线沿第一方向排列，多条导线沿第二方向排列，数据线实质上平行于导线排列。在本发明的实施例中，栅极驱动电路是与源极驱动电路设置于同侧，或者栅极驱动电路是与源极驱动电路设置于像素阵列的相对两侧，因而利用每一导线电性耦接扫描线的其中之一以对每一扫描线分别传送栅极脉冲。
在本发明的实施例中，通过第一导线W1、第二导线W2、第一数据线D1、第一扫描线21、第二扫描线22、第三扫描线23及第四扫描线24与第一像素11、第二像素12、第三像素13及第四像素14作为举例说明而应可知本发明的显示面板的多条扫描线、多条导线、多条数据线与多个像素阵列结构的布置。其中，第一像素11位于数据线中的第一数据线D1与导线中的第一导线W1之间，并电性耦接第一数据线D1与扫描线中的第一扫描线21。第一像素11的控制端耦接第一扫描线21，以第一端耦接第一数据线D1，并以第二端耦接像素电容。第二像素12位于第一数据线D1与第一导线W1之间。第二像素12电性耦接第一像素11及电性耦接扫描线中的第二扫描线22。第二像素12的控制端耦接第二扫描线22，以第一端耦接第一像素11的第二端，并以第二端耦接像素电容。第三像素13位于第一数据线D1与导线中的第二导线W2之间。第三像素13电性耦接第一数据线D1与扫描线中的第三扫描线23。第三像素13的控制端耦接第三扫描线23，以第一端耦接第一数据线D1，并以第二端耦接像素电容。第四像素14位于第一数据线D1与第二导线W2之间。第四像素14电性耦接第三像素13及电性耦接扫描线中的第四扫描线24。此外，第一像素11与第二像素12位于不同行，且第三像素13与第四像素14位于不同行，第一导线W1与第二导线W2为导线中的相邻两条导线，且第一导线W1与第二导线W2分别位于第一数据线D1的不同侧。
图2图示为图1的显示面板的信号时序图。接下来，请合并参照图1及
图2，在第一实施例的显示面板100中，以扫描线G3～G6来举例说明显示面板的驱动方式，其中又以扫描线G5为第一扫描线21，扫描线G3为第二扫描线22，扫描线G6为第三扫描线23，扫描线G4为第四扫描线24。扫描线G3～G6系通过对应的导线接收第一栅极脉冲P1及第二栅极脉冲P2。
在第一实施例中，当第一扫描线21及第二扫描线22的第一栅极脉冲P1及第二栅极脉冲P2其中之一为致能电平时，第三扫描线23及第四扫描线24的第一栅极脉冲P1及第二栅极脉冲P2禁能，而当第三扫描线23及第四扫描线24的第一栅极脉冲P1及第二栅极脉冲P2其中之一为致能电平时，第一扫描线21及第二扫描线22的第一栅极脉冲P1及第二栅极脉冲P2禁能。第一栅极脉冲P1的致能期间小于第二栅极脉冲P2的致能期间，而各第一栅极脉冲P1分别早于各第二栅极脉冲P2，且扫描线G5的第一栅极脉冲P1与扫描线G3的该第二栅极脉冲P2同时为致能电平，扫描线G6的第一栅极脉冲P1与扫描线G4的第二栅极脉冲P2同时为致能电平。
在扫描线G5的第一栅极脉冲P1与扫描线G3的第二栅极脉冲P2同时为致能电平的期间，第一像素11与第二像素12被开启，第一数据线D1传送数据到第一像素11，并通过第一像素11传送数据到第二像素12而对第二像素12充电。接着，禁能扫描线G5的第一栅极脉冲P1，第一数据线D1无法再通过第一像素11对第二像素12充电，因而第二像素12的电位被固定，此时扫描线G3的第二栅极脉冲P2仍致能而持续对像素31充电，直到扫描线G3的第二栅极脉冲P2禁能。由于经扫描线G3开启的第二像素12及像素31在扫描线G3的第二栅极脉冲P2禁能后将不再被开启，因此，第二像素12及像素31的电位不再变动。
在禁能扫描线G3的第二栅极脉冲P2后，同时致能扫描线G6的第一栅极脉冲P1与扫描线G4的第二栅极脉冲P2，扫描线G6的第一栅极脉冲P1与扫描线G4的第二栅极脉冲P2为致能电平的期间，第三像素13与第四像素14被开启，第一数据线D1传送数据到第三像素13，并通过第三像素13传送数据到第四像素14而对第四像素14充电。接着，禁能扫描线G6的第一栅极脉冲P1，第一数据线D1无法再通过第三像素13对第四像素14充电，因而第四像素14的电位被固定，此时扫描线G4的第二栅极脉冲P2仍致能而持续对像素32充电，直到扫描线G4的第二栅极脉冲P2禁能。由于通过扫描线G4开启的第四像素14及像素32在扫描线G4的第二栅极脉冲P2禁能后将不再被开启，因此，第四像素14及像素32的电位不再变动。
第一实施例的显示面板100的驱动方式经由前述说明后，应可得知第一数据线D1对第二像素12、第四像素14、像素31及像素32四个像素充电。此外，在扫描线G4的第二栅极脉冲P2禁能后，会同时致能扫描线G7的第一栅极脉冲P1(图中未显示)与扫描线G5的第二栅极脉冲P2，而再经由G5～G8四条扫描线搭配第一数据线D1来对第一像素11、第三像素13、像素33及像素34四个像素充电。
图3为第二实施例的显示面板300，显示面板300与显示面板100不同之处在于，以扫描线G5为第一扫描线21，扫描线G3为第二扫描线22，扫描线G4为第三扫描线23，扫描线G6为第四扫描线24。图4图示为图3的显示面板300的信号时序图。在第二实施例中，第一栅极脉冲P1的致能期间小于第二栅极脉冲P2的致能期间，在第一扫描线21与第二扫描线22中各第一栅极脉冲P1分别早于各第二栅极脉冲P2，而在第三扫描线23与第四扫描线24中各第二栅极脉冲P2分别早于各第一栅极脉冲P1，且第一扫描线21的第一栅极脉冲P1与第二扫描线22的第二栅极脉冲P2同时为致能电平，第三扫描线23的第一栅极脉冲P1与第四扫描线24的第二栅极脉冲P2同时为致能电平。
接下来，请合并参照图3及图4，在扫描线G2的第一栅极脉冲P1与扫描线G4的第二栅极脉冲P2同时为致能电平的期间，像素35与像素36被开启，第一数据线D1传送数据到像素35，并通过像素35传送数据到像素36而对像素36充电。接着，禁能扫描线G2的第一栅极脉冲P1，第一数据线D1无法再通过像素35对像素36充电。由于通过扫描线G2开启的像素35在第一栅极脉冲P1禁能后将不再被开启，因此，像素35及通过像素35来充电的像素36的电位不再变动。直到扫描线G4的第二栅极脉冲P2禁能后，扫描线G5的第一栅极脉冲P1与扫描线G3的第二栅极脉冲P2同时为致能电平的期间，第一像素11与第二像素12被开启，第一数据线D1传送数据到第一像素11，并通过第一像素11传送数据到第二像素12而对第二像素12充电。接着，禁能扫描线G5的第一栅极脉冲P1，第一数据线D1无法再通过第一像素11对第二像素12充电，因而第二像素12的电位被固定，此时扫描线G3的第二栅极脉冲P2仍致能而持续对像素37充电，直到扫描线G3的第二栅极脉冲P2禁能。由于通过扫描线G3开启的第二像素12及像素37在扫描线G3的第二栅极脉冲P2禁能后将不再被开启，因此，第二像素12及像素37的电位被固定。
在禁能扫描线G3的第二栅极脉冲P2后，同时致能扫描线G4的第一栅极脉冲P1与扫描线G6的第二栅极脉冲P2，扫描线G4的第一栅极脉冲P1与扫描线G6的第二栅极脉冲P2为致能电平的期间，第三像素13与第四像素14被开启，第一数据线D1传送数据到第三像素13，并通过第三像素13传送数据到第四像素14而对第四像素14充电。接着，禁能扫描线G4的第一栅极脉冲P1，第一数据线D1无法再通过第三像素13对第四像素14充电。由于通过扫描线G4开启的第三像素13在扫描线G4的第一栅极脉冲P1禁能后将不再被开启，因此，第三像素13及第四像素14的电位被固定。
经由前述对第二实施例的显示面板300的驱动方式作说明，得知如何以第一数据线D1对第二像素12、第三像素13、像素36及像素37四个像素充电，并可知在扫描线G6的第二栅极脉冲P2禁能后，会同时致能扫描线G7的第一栅极脉冲P1(图中未显示)与扫描线G5的第二栅极脉冲P2。因此，第一数据线D1再经由前述方式来对下一行的四个像素充电。
图5为第三实施例的显示面板500，显示面板500与显示面板100及显示面板300不同之处在于，以扫描线G3为第一扫描线21，扫描线G5为第二扫描线22，扫描线G4为第三扫描线23，扫描线G6为第四扫描线24。图6图示为图5的显示面板500的信号时序图。在第三实施例中，第一栅极脉冲P1的致能期间大于第二栅极脉冲P2的致能期间，而各第一栅极脉冲P1分别早于各第二栅极脉冲P2，且第一扫描线21的第二栅极脉冲P2与第二扫描线22的第一栅极脉冲P1同时为致能电平，第三扫描线23的第二栅极脉冲P2与第四扫描线24的第一栅极脉冲P1同时为致能电平。
接下来，请合并参照图5及图6，扫描线G3的第二栅极脉冲P2与扫描线G5的第一栅极脉冲P1同时为致能电平的期间，第一像素11与第二像素12被开启，第一数据线D1传送数据到第一像素11，并通过第一像素11传送数据到第二像素12而对第二像素12充电。接着，禁能扫描线G3的第二栅极脉冲P2，第一数据线D1无法再通过第一像素11对第二像素12充电，且由于第一像素11在扫描线G3的第二栅极脉冲P2禁能后将不再被开启，因此，第一像素11及第二像素12的电位不再变动。
直到扫描线G5的第一栅极脉冲P1禁能后，扫描线G4的第二栅极脉冲P2与扫描线G6的第一栅极脉冲P1同时为致能电平的期间，第三像素13与第四像素14被开启，第一数据线D1传送数据到第三像素13，并通过第三像素13传送数据到第四像素14而对第四像素14充电。接着，禁能扫描线G4的第二栅极脉冲P2，第一数据线D1无法再通过第三像素13对第四像素14充电，且由于第三像素13在扫描线G4的第二栅极脉冲P2禁能后将不再被开启，因此，第三像素13及第四像素14的电位不再变动。
经由扫描线G3～G6四条扫描线来对第三实施例的显示面板500的驱动方式作说明，得知如何以第一数据线D1对第一像素11、第二像素12、第三像素13及第四像素14四个像素充电。因此，应可知在扫描线G6的第一栅极脉冲P1禁能后，会同时致能扫描线G7的第一栅极脉冲P1(图中未显示)与扫描线G5的第二栅极脉冲P2，而再经由前述方式以四条扫描线与第一数据线D1的搭配来对另外四个像素充电。
图7为第四实施例的显示面板700，显示面板700与显示面板100、显示面板300及显示面板500不同之处在于，以扫描线G3为第一扫描线21，扫描线G5为第二扫描线22，扫描线G6为第三扫描线23，扫描线G4为第四扫描线24。图8图示为图7的显示面板700的信号时序图。在第四实施例中，第一栅极脉冲P1的致能期间小于第二栅极脉冲P2的致能期间，在第一扫描线21与第二扫描线22中各第二栅极脉冲P2分别早于各第一栅极脉冲P1，而在第三扫描线23与该第四扫描线24中各第一栅极脉冲P1分别早于各第二栅极脉冲P2，且第一扫描线21的第一栅极脉冲P1与第二扫描线22的第二栅极脉冲P2同时为致能电平，第三扫描线23的第一栅极脉冲P1与第四扫描线24的第二栅极脉冲P2同时为致能电平。
在扫描线G3的第一栅极脉冲P1与扫描线G5的第二栅极脉冲P2同时为致能电平的期间，第一像素11与第二像素12被开启，第一数据线D1传送数据到第一像素11，并通过第一像素11传送数据到第二像素12而对第二像素12充电。接着，禁能扫描线G3的第一栅极脉冲P1，第一数据线D1无法再通过第一像素11对第二像素12充电，且由于第一像素11在扫描线G3的第一栅极脉冲P1禁能后将不再被开启，因此，第一像素11及第二像素12的电位不再变动。
直到扫描线G5的第二栅极脉冲P2禁能后，同时致能扫描线G4的第二栅极脉冲P2与扫描线G6的第一栅极脉冲P1，扫描线G4的第二栅极脉冲P2与扫描线G6的第一栅极脉冲P1为致能电平的期间，第三像素13与第四像素14被开启，第一数据线D1传送数据到第三像素13，并通过第三像素13传送数据到第四像素14而对第四像素14充电。接着，禁能扫描线G6的第一栅极脉冲P1，第一数据线D1无法再通过第三像素13对第四像素14充电，因而第四像素14的电位被固定，此时扫描线G4的第二栅极脉冲P2仍致能而持续对像素38充电，直到扫描线G4的第二栅极脉冲P2禁能。由于通过扫描线G4开启的第四像素14及像素38在扫描线G4的第二栅极脉冲P2禁能后将不再被开启，因此，第四像素14及像素38的电位不再变动。
经由扫描线G3～G6四条扫描线来对第四实施例的显示面板700的驱动方式作说明，得知如何以第一数据线D1对第一像素11、第二像素12、第四像素14及像素38四个像素充电。因此，应可知在扫描线G4的第二栅极脉冲P2禁能后，会同时致能扫描线G7的第二栅极脉冲P2(图中未显示)与扫描线G5的第一栅极脉冲P1，而再经由前述方式以四条扫描线搭配第一数据线D1的搭配来对另外四个像素充电。
本发明的显示面板是利用四分之一源极驱动(Quarter Source Driving)架构的像素阵列结构，经由一条数据线来对四个像素充电，此种架构可将源极配线的数目减少至原本架构的四分之一，因此可节省生产成本。并且，经由将栅极驱动电路与源极驱动电路设置于同侧，或是将栅极驱动电路与源极驱动电路设置于像素阵列的相对两侧，而更利于显示面板应用于窄边框技术。再者，本发明的显示面板利用四分之一源极驱动架构的像素阵列结构，因而足以在每隔四栏像素设置一条导线且相邻的两导线之间仅有一条数据线。如此一来，导线与数据线的布线不会造成重迭交错，即无需再将导线与数据线以不同电路层来布线，可节省更多的生产成本。此外，由于布线的减少还可以得到较优的开口率。
虽然本发明已以较佳实施例揭露如上，然而其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，应当可作些许的更动与润饰，因此本发明的保护范围应当视后附权利要求书所界定的为准。

Claims (11)

1.一种显示面板，包括：
多条扫描线，沿第一方向排列；
多条导线，沿第二方向排列，每一导线电性耦接所述扫描线的其中之一以传送至少一个栅极脉冲；
多条数据线，平行于所述导线；
第一像素，位于所述数据线中的第一数据线与所述导线中的第一导线之间，并电性耦接所述第一数据线与所述扫描线中的第一扫描线；
第二像素，位于所述第一数据线与所述第一导线之间，电性耦接所述第一像素，以及电性耦接所述扫描线中的第二扫描线；
第三像素，位于所述第一数据线与所述导线中的第二导线之间，并电性耦接所述第一数据线与所述扫描线中的第三扫描线，其中所述第一导线与所述第二导线为所述导线中的相邻两条导线，且所述第一导线与所述第二导线分别位于所述第一数据线的不同侧；以及
第四像素，位于所述第一数据线与所述第二导线之间，电性耦接所述第三像素，以及电性耦接所述扫描线中的第四扫描线,
其中所述第一像素与所述第二像素位于不同行，且所述第三像素与所述第四像素位于不同行。
2.如权利要求1所述的显示面板，其中所述第一扫描线、所述第二扫描线、所述第三扫描线及所述第四扫描线中的每一扫描线都通过对应导线接收第一栅极脉冲及第二栅极脉冲，且当所述第一扫描线及所述第二扫描线的所述第一栅极脉冲及所述第二栅极脉冲其中之一为致能电平时，所述第三扫描线及所述第四扫描线的所述第一栅极脉冲及所述第二栅极脉冲禁能，而当所述第三扫描线及所述第四扫描线的所述第一栅极脉冲及所述第二栅极脉冲其中之一为致能电平时，所述第一扫描线及所述第二扫描线的所述第一栅极脉冲及所述第二栅极脉冲禁能。
3.如权利要求2所述的显示面板，其中所述第一栅极脉冲的致能期间小于所述第二栅极脉冲的致能期间，而各所述第一栅极脉冲分别早于各所述第二栅极脉冲，且所述第一扫描线的所述第一栅极脉冲与所述第二扫描线的所述第二栅极脉冲同时为致能电平，所述第三扫描线的所述第一栅极脉冲与所述第四扫描线的所述第二栅极脉冲同时为致能电平。
4.如权利要求2所述的显示面板，其中所述第一栅极脉冲的致能期间小于所述第二栅极脉冲的致能期间，在所述第一扫描线与所述第二扫描线中各所述第一栅极脉冲分别早于各所述第二栅极脉冲，而在所述第三扫描线与所述第四扫描线中各所述第二栅极脉冲分别早于各所述第一栅极脉冲，且所述第一扫描线的所述第一栅极脉冲与所述第二扫描线的所述第二栅极脉冲同时为致能电平，所述第三扫描线的所述第一栅极脉冲与所述第四扫描线的所述第二栅极脉冲同时为致能电平。
5.如权利要求2所述的显示面板，其中所述第一栅极脉冲的致能期间大于所述第二栅极脉冲的致能期间，而各所述第一栅极脉冲分别早于各所述第二栅极脉冲，且所述第一扫描线的所述第二栅极脉冲与所述第二扫描线的所述第一栅极脉冲同时为致能电平，所述第三扫描线的所述第二栅极脉冲与所述第四扫描线的所述第一栅极脉冲同时为致能电平。
6.如权利要求2所述的显示面板，其中所述第一栅极脉冲的致能期间小于所述第二栅极脉冲的致能期间，在所述第一扫描线与所述第二扫描线中各所述第二栅极脉冲分别早于各所述第一栅极脉冲，而在所述第三扫描线与所述第四扫描线中各所述第一栅极脉冲分别早于各所述第二栅极脉冲，且所述第一扫描线的所述第一栅极脉冲与所述第二扫描线的所述第二栅极脉冲同时为致能电平，所述第三扫描线的所述第一栅极脉冲与所述第四扫描线的所述第二栅极脉冲同时为致能电平。
7.一种显示面板，包括：
多条扫描线，沿第一方向排列；
多条导线，沿第二方向排列，每一导线电性耦接所述扫描线的其中之一以传送至少一个栅极脉冲；
多条数据线，平行于所述导线；
第一像素，位于所述数据线中的第一数据线与所述导线中的第一导线之间，并电性耦接所述第一数据线与所述扫描线中的第一扫描线；
第二像素，位于所述第一数据线与所述第一导线之间，电性耦接所述第一像素，以及电性耦接所述扫描线中的第二扫描线；
第三像素，位于所述第一数据线与所述导线中的第二导线之间，并电性耦接所述第一数据线与所述扫描线中的第三扫描线，其中所述第一导线与所述第二导线为所述导线中的相邻两条导线，且所述第一导线与所述第二导线分别位于所述第一数据线的不同侧；以及
第四像素，位于所述第一数据线与所述第二导线之间，电性耦接所述第三像素，以及电性耦接所述扫描线中的第四扫描线，
其中所述第一像素与所述第二像素位于不同行，所述第三像素与所述第四像素位于不同行，且所述第一像素与所述第三像素位于第一数据线的不同侧。
8.一种显示面板的驱动方法，所述显示面板包括多条扫描线、多条导线、多条数据线、第一像素、第二像素、第三像素及第四像素，其中，所述扫描线沿第一方向排列，所述导线沿第二方向排列，所述数据线实质上平行于所述导线排列，每一导线电性耦接所述扫描线的其中之一以传送至少一个栅极脉冲，所述第一像素电性耦接第一扫描线、所述第二像素电性耦接第二扫描线、所述第三像素电性耦接第三扫描线及所述第四像素电性耦接第四扫描线，其中所述第一像素与所述第二像素位于不同行，且所述第三像素与所述第四像素位于不同行，所述驱动方法包括：
通过所述数据线中的第一数据线传送数据到所述第一像素，并通过所述第一像素传送数据到所述第二像素，其中所述第一像素及所述第二像素配置于所述第一数据线与所述导线中的第一导线之间；以及
通过所述第一数据线传送数据到所述第三像素，并通过所述第三像素传送数据到所述第四像素，其中所述第三像素及所述第四像素配置于所述第一数据线与所述导线中的第二导线之间；
其中，所述第一导线与所述第二导线为所述导线中的相邻两条导线，且所述第一导线与所述第二导线分别位于所述第一数据线的不同侧，且所述第一扫描线、所述第二扫描线、所述第三扫描线及所述第四扫描线中的每一扫描线都通过对应导线接收第一栅极脉冲及第二栅极脉冲。
9.如权利要求8所述的显示面板的驱动方法，其中所述第一栅极脉冲的致能期间小于所述第二栅极脉冲的致能期间，所述驱动方法还包括：
致能所述第一扫描线的所述第一栅极脉冲同时致能所述第二扫描线的所述第二栅极脉冲；
禁能所述第一扫描线的所述第一栅极脉冲；
禁能所述第二扫描线的所述第二栅极脉冲，同时致能所述第三扫描线的所述第一栅极脉冲与所述第四扫描线的所述第二栅极脉冲；
禁能所述第三扫描线的所述第一栅极脉冲；以及
禁能所述第四扫描线的所述第二栅极脉冲，同时致能所述第一扫描线的所述第二栅极脉冲。
10.如权利要求8所述的显示面板的驱动方法，其中所述第一栅极脉冲的致能期间大于所述第二栅极脉冲的致能期间，所述驱动方法还包括：
致能所述第一扫描线的所述第二栅极脉冲同时致能所述第二扫描线的所述第一栅极脉冲；
禁能所述第一扫描线的所述第二栅极脉冲；
禁能所述第二扫描线的所述第一栅极脉冲，同时致能所述第三扫描线的所述第二栅极脉冲与所述第四扫描线的所述第一栅极脉冲；以及
禁能所述第三扫描线的所述第二栅极脉冲；以及
禁能所述第四扫描线的所述第一栅极脉冲，同时致能所述第二扫描线的所述第二栅极脉冲。
11.如权利要求8所述的显示面板的驱动方法，其中所述第一栅极脉冲的致能期间小于所述第二栅极脉冲的致能期间，所述驱动方法还包括：
致能所述第一扫描线的所述第一栅极脉冲同时致能所述第二扫描线的所述第二栅极脉冲；
禁能所述第一扫描线的所述第一栅极脉冲；
禁能所述第二扫描线的所述第二栅极脉冲，同时致能所述第三扫描线的所述第一栅极脉冲与所述第四扫描线的所述第二栅极脉冲；以及
禁能所述第三扫描线的所述第一栅极脉冲；以及
禁能所述第四扫描线的所述第二栅极脉冲，同时致能所述第二扫描线的所述第一栅极脉冲。
CN201610948677.7A 2016-08-29 2016-11-02 显示面板及其驱动方法 Active CN106814482B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105127721A TWI579825B (zh) 2016-08-29 2016-08-29 顯示面板及其驅動方法
TW105127721 2016-08-29

Publications (2)

Publication Number Publication Date
CN106814482A CN106814482A (zh) 2017-06-09
CN106814482B true CN106814482B (zh) 2020-03-17

Family

ID=59106029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610948677.7A Active CN106814482B (zh) 2016-08-29 2016-11-02 显示面板及其驱动方法

Country Status (3)

Country Link
US (1) US10074332B2 (zh)
CN (1) CN106814482B (zh)
TW (1) TWI579825B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208834059U (zh) * 2018-11-06 2019-05-07 惠科股份有限公司 像素驱动电路、阵列基板以及显示装置
TWI696021B (zh) 2018-11-16 2020-06-11 友達光電股份有限公司 顯示裝置
TWI699748B (zh) * 2019-01-31 2020-07-21 友達光電股份有限公司 顯示裝置
TWI708107B (zh) * 2019-02-23 2020-10-21 友達光電股份有限公司 畫素陣列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101644842A (zh) * 2008-09-04 2010-02-10 友达光电股份有限公司 一种液晶显示器面板以及驱动液晶显示器的方法
TW201037440A (en) * 2009-04-14 2010-10-16 Au Optronics Corp Liquid crystal display and method for driving liquid crystal display panel thereof
CN104252068A (zh) * 2013-06-25 2014-12-31 乐金显示有限公司 显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6587086B1 (en) * 1999-10-26 2003-07-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
KR100840326B1 (ko) * 2002-06-28 2008-06-20 삼성전자주식회사 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판
KR101245991B1 (ko) * 2006-06-23 2013-03-20 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
TWI381230B (zh) * 2008-01-31 2013-01-01 Hannstar Display Corp 液晶顯示器之畫素結構
TWI334124B (en) * 2008-08-28 2010-12-01 Au Optronics Corp Display drive circuit for flat panel display and driving method for gate lines
TWI385454B (zh) * 2008-09-15 2013-02-11 Chimei Innolux Corp 液晶面板
TWI399606B (zh) 2009-10-05 2013-06-21 Au Optronics Corp 主動元件陣列基板以及顯示面板
US8416170B2 (en) * 2010-07-28 2013-04-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display
TWI419138B (zh) * 2010-09-10 2013-12-11 Au Optronics Corp 可補償饋通效應之液晶顯示面板
CN103472644B (zh) * 2013-09-25 2015-11-25 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
TWI518426B (zh) 2014-11-28 2016-01-21 友達光電股份有限公司 顯示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101644842A (zh) * 2008-09-04 2010-02-10 友达光电股份有限公司 一种液晶显示器面板以及驱动液晶显示器的方法
TW201037440A (en) * 2009-04-14 2010-10-16 Au Optronics Corp Liquid crystal display and method for driving liquid crystal display panel thereof
CN104252068A (zh) * 2013-06-25 2014-12-31 乐金显示有限公司 显示装置

Also Published As

Publication number Publication date
TW201807695A (zh) 2018-03-01
US20180061351A1 (en) 2018-03-01
US10074332B2 (en) 2018-09-11
CN106814482A (zh) 2017-06-09
TWI579825B (zh) 2017-04-21

Similar Documents

Publication Publication Date Title
CN106019743B (zh) 一种阵列基板、其驱动方法及相关装置
CN106814482B (zh) 显示面板及其驱动方法
US8638324B2 (en) Display device and driving method thereof
US9830874B2 (en) Electronic device having smaller number of drive chips
TWI454812B (zh) 邊緣電場切換型液晶顯示面板之畫素陣列及其驅動方法
US10971091B2 (en) Array substrate, display panel and driving method thereof, and display device
US20140198022A1 (en) Driving module with common control node
US20160247426A1 (en) Display panel, pixel structure and driving method thereof
CN217521701U (zh) 显示基板及显示装置
CN111679527B (zh) 阵列基板及其驱动方法、显示装置
US20120320021A1 (en) Display panel and gate driving circuit and driving method for gate driving circuit
CN109031831B (zh) 一种阵列基板及显示装置
US11580895B1 (en) Display panel and display device
WO2020168895A1 (zh) 移位寄存器单元及驱动方法、栅极驱动器、触控显示面板和触控显示装置
US20200035183A1 (en) Array substrate, display panel and display device
CN104317124A (zh) 阵列基板、像素驱动方法和显示装置
US20110090190A1 (en) Charge sharing pixel structure of display panel and method of driving the same
CN104464680A (zh) 一种阵列基板和显示装置
CN107909973B (zh) 液晶显示装置
CN104880875A (zh) 一种阵列基板和液晶显示面板
EP2760010A1 (en) Array substrate and driving method thereof and display device
CN107515689B (zh) 显示面板、显示设备和显示面板的驱动方法
CN104078003A (zh) 像素电路和显示装置
CN114023241A (zh) 显示面板及显示装置
CN111816110B (zh) 显示面板的驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant