CN111679527B - 阵列基板及其驱动方法、显示装置 - Google Patents

阵列基板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN111679527B
CN111679527B CN202010618063.9A CN202010618063A CN111679527B CN 111679527 B CN111679527 B CN 111679527B CN 202010618063 A CN202010618063 A CN 202010618063A CN 111679527 B CN111679527 B CN 111679527B
Authority
CN
China
Prior art keywords
sub
transistor
pixels
data
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010618063.9A
Other languages
English (en)
Other versions
CN111679527A (zh
Inventor
张祖莹
林柏全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN202010618063.9A priority Critical patent/CN111679527B/zh
Publication of CN111679527A publication Critical patent/CN111679527A/zh
Application granted granted Critical
Publication of CN111679527B publication Critical patent/CN111679527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板及其驱动方法、显示装置，阵列基板包括第一栅极线和第二栅极线、数据线；数据线上或者相邻的数据线之间设有开关单元，开关单元的控制端与开关控制线电连接；一帧画面中，偶数列子像素相对于奇数列子像素发生极性反转；在奇数列子像素充电开始时，数据线停止输入数据信号至奇数列子像素，开关控制线向开关单元输入t时间的使能信号将奇数列子像素中像素电极的源极电位降低至基准电位，t时间后向数据线输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等。本发明改善了竖纹和闪烁的问题。

Description

阵列基板及其驱动方法、显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种阵列基板及其驱动方法、显示装置。
背景技术
现有显示面板一般包括液晶显示面板和有机电致发光显示面板。为了提供显示面板的屏占比，可以将显示面板设计为双栅结构，对应地每条数据线可以与相邻的两列子像素电连接，如此可大大减少显示面板中设置的数据线的数量，可以减少扇出走线的数量，进而减少扇出区的占用面积，提高屏占比，但是双栅驱动会带来相邻两列像素具有竖纹、以及相邻帧之间同一像素出现闪烁的问题。
发明内容
有鉴于此，本发明提供了一种阵列基板及其驱动方法、显示装置，用于改善双栅驱动带来的竖纹和闪烁问题。
一方面，本发明提供了一种阵列基板，多条沿第二方向排布且沿第一方向延伸的第一栅极线和第二栅极线，所述第一栅极线与所述第二栅极线在所述第二方向上交替重复排列；
多条沿第一方向排布且沿第二方向延伸的数据线，
多个子像素，多个所述子像素设置在由所述第一栅极线和所述第二栅极线及所述多条数据线限定区域内，相邻的所述第一栅极线和所述第二栅极线之间具有子像素行，且相邻的两行子像素之间设置有所述第一栅极线和所述第二栅极线，每个所述子像素包括像素电极，奇数列的子像素的像素电极与所述第一栅极线电连接，偶数列的子像素的像素电极与所述第二栅极线电连接；
各所述子像素分别与位于其两侧的数据线中的其中一条数据线连接，且同一列中，各所述子像素连接相同的数据线；
所述数据线上或者相邻的数据线之间设有开关单元；
开关控制线，所述开关单元的控制端与所述开关控制线电连接；
一帧画面中，偶数列子像素相对于奇数列子像素发生极性反转；
在奇数列子像素充电开始时，数据线停止输入数据信号至奇数列子像素，所述开关控制线向所述开关单元输入t时间的使能信号将奇数列子像素中像素电极的源极电位降低至基准电位，t时间后向数据线输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等。
另一方面，本发明还提供了一种阵列基板的驱动方法，
所述阵列基板包括多条沿第二方向排布且沿第一方向延伸的第一栅极线和第二栅极线，所述第一栅极线与所述第二栅极线在所述第二方向上交替重复排列；
多条沿第一方向排布第二方向延伸的数据线，
多个子像素，多个所述子像素设置在由所述第一栅极线和所述第二栅极线及多条所述数据线限定区域的子像素相邻的所述第一栅极线和所述第二栅极线之间具有子像素行，且相邻的两行子像素之间设置有所述第一栅极线和所述第二栅极线，每个所述子像素包括像素电极，奇数列的子像素的像素电极与所述第一栅极线电连接，偶数列的子像素的像素电极与所述第二栅极线电连接；
各所述子像素分别与位于其两侧的数据线中的其中一条数据线连接，且同一列中，各所述子像素连接相同的数据线；还包括开关控制线，所述开关单元的控制端与所述开关控制线电连接；
所述驱动方法包括：一帧画面中，偶数列子像素相对于奇数列子像素发生极性反转；在奇数列子像素充电开始时，数据线停止输入数据信号至奇数列子像素，所述开关控制线向所述开关单元输入t时间的使能信号将奇数列子像素中像素电极的源极电位降低至基准电位，t时间后向数据线输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等。
另一方面，本发明还提供了一种显示装置，包括上述阵列基板。
与现有技术相比，本发明提供的阵列基板及其驱动方法、显示装置，至少实现了如下的有益效果：
本发明的阵列基板具有沿第二方向排布且沿第一方向延伸的第一栅极线和第二栅极线，第一栅极线和第二栅极线在第二方向上交替重复排列，在相邻的第一栅极线和第二栅极线之间具有子像素行，且相邻的两行子像素之间设置有第一栅极线和第二栅极线，奇数列的子像素的像素电极与第一栅极线电连接，偶数列的子像素的像素电极与第二栅极线电连接，向第一栅极线电连接的子像素和第二栅极线电连接的子像素施加极性相反的数据信号，数据线上或者相邻的数据线之间设有开关单元，开关单元的控制端与开关控制线电连接；一帧画面中，偶数列子像素相对于奇数列子像素发生极性反转；在奇数列子像素充电开始时，数据线停止输入数据信号至奇数列子像素，开关控制线向开关单元输入t时间的使能信号将奇数列子像素中像素电极的源极电位降低至基准电位，t时间后向数据线输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，通过设置开关单元减小奇数列子像素的充电时间，使奇数列子像素的充电时间与相对奇数列子像素发生极性反转的偶数列子像素的充电时间相等，改善由于具有极性反转的偶数列的充电时间小于不具有极性反转的奇数列的充电时间而带来的竖纹和闪烁的问题。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是现有技术中的一种双栅阵列基板的结构示意图；
图2是现有技术的双栅阵列基板中第f(n)帧各像素所接受的数据信号的极性分布示意图；
图3是现有技术的双栅阵列基板中第f(n+1)帧各像素所接受的数据信号的极性分布示意图；
图4是现有技术的像素充电时间；
图5是本发明提供的一种阵列基板结构示意图；
图6是本发明提供的又一种阵列基板结构示意图；
图7是阵列基板中第f(n)帧各像素所接受的数据信号的极性分布示意图；
图8是相邻两个子像素的充电时间示意图；
图9是本发明提供的又一种阵列基板的结构示意图；
图10是本发明提供的又一种阵列基板的结构示意图；
图11是相邻两个子像素的充电时间示意图；
图12是本发明提供的又一种阵列基板的结构示意图；
图13是本发明提供的又一种阵列基板的结构示意图；
图14是相邻两个子像素的充电时间示意图；
图15是本发明提供的又一种阵列基板的结构示意图；
图16是本发明提供的又一种阵列基板的结构示意图；
图17是本发明提供的又一种阵列基板的结构示意图；
图18是本发明提供的又一种阵列基板的结构示意图；
图19是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
参照图1、图2、图3和图4，图1是现有技术中的一种双栅阵列基板的结构示意图，图2是现有技术的双栅阵列基板中第f(n)帧各像素所接受的数据信号的极性分布示意图；图3是现有技术的双栅阵列基板中第f(n+1)帧各像素所接受的数据信号的极性分布示意图；图4是现有技术的像素充电时间。
图1中阵列基板000包括多个R、G、B重复排列的子像素阵列、以及与子像素阵列电连接的驱动芯片，每一行的像素连接两条栅极线，这两条栅极线分别对应连接像素行中的奇数列子像素和偶数列子像素，图1中示出了栅极线G1’-G8’，在一帧画面中，通过数据线向奇数列子像素和偶数列子像素施加极性相反的数据信号，图1中示出了数据线S1’-S4’，阵列基板驱动方法如下：逐行打开栅极线，首先发送扫描信号至栅极线G1’，与栅极线G1’连接的子像素的晶体管TFT导通，驱动芯片通过数据线S1’-S4’发送数据信号给对应的子像素的晶体管进行写数据，数据线S1’给第一个R子像素写数据，数据线S2’给第一个B子像素写数据，数据线S3’给第二个G子像素写数据，数据线S4’给第三个R子像素写数据；其次发送扫描信号至栅极线G2’，与栅极线G2’连接的子像素的晶体管TFT导通，驱动芯片通过数据线S1’-S4’发送数据信号给对应的子像素的晶体管进行写数据，数据线S1’给第一个G子像素写数据，数据线S2’给第二个R子像素写数据，数据线S3’给第二个B子像素写数据，数据线S4’给第三个R子像素写数据；同理依次为栅极线G4’、G5’、G6’、G7’和G8’发送扫描信号。
结合图2，第n帧画面中，在打开栅极线后，相邻两列数据线同时给不同晶体管输送的数据信号极性相反，且同一数据所输送的数据信号成Z型走线在不同时间分别输送给不同的像素，当给栅极线G1’发送扫描信号时，数据线S1’给第一个R子像素正极性数据，数据线S2’给第一个B子像素写负极性数据，数据线S3’给第二个G子像素正极性数据，数据线S4’给第三个R子像素负极性数据，依次循环写数据。
在完成给栅极线G1’所连接的晶体管写数据后，驱动芯片控制数据线极性反转，使数据线S1’由原来的正极性变为负极性，数据线S2’由原来的负极性变为正极性，数据线S3’由原来的正极性变为负极性，数据线S4’有原来的负极性变为正极性；
给栅极线G2’发送扫描信号，打开栅极线G2’所连接的晶体管的栅极，之后由数据线S1’给第一个G子像素负极性数据，数据线S2’给第二个R子像素写正极性数据，数据线S3’给第二个B子像素负极性数据，数据线S4’给第三个G子像素正极性数据，依次循环写数据。
在完成给栅极线G2’所连接的晶体管写数据后，驱动芯片控制数据线极性反转，使数据线S1’由原来的负极性变为正极性，数据线S2’由原来的正极性变为负极性，数据线S3’由原来的负极性变为正极性，数据线S4’有原来的正极性变为负极性；
按照上述方法，依次发送扫描信号给G3’-G8’，驱动芯片IC’写不同极性的数据给阵列基板实现极性反转。
奇数列的子像素不需要极性反转，而偶数列的子像素需要极性反转，正负极性电平变化的子像素由于源延迟状态(source delay)子像素导致充电状况与同极性电平变化的子像素不同，使同一帧画面列间像素加压不一致，从而显示竖纹。参照图4，图4中以与数据线S1’相连接的子像素充电时间为例进行说明，对于具有极性反转的G子像素来说，由于具有极性反转，数据电压需要从零电位爬坡至所需准位后才开始充电，其充电时间为t1’，而R子像素无极性反转直接开始充电其充电时间为t2’，从图4中明显可以看出t1’小于t2’，由于奇数列子像素充电时间与偶数列子像素充电时间不同，所以会在无极性反转的偶数列子像素出现竖纹。
当然参照图3，当一帧画面内的对所有像素行都扫描结束后进行下一帧的画面扫描，此时数据线提供的极性均反转。帧与帧之间同一列像素加压不一致，受馈通现象(feedthrough)影响，表现出闪烁。
为了解决上述问题，本发明提供了一种阵列基板及其驱动方法、显示装置，对于阵列基板的具体实施例下文将详述。
参照图5、图6、图7和图8，图5是本发明提供的一种阵列基板结构示意图，图6是本发明提供的又一种阵列基板结构示意图，图7是阵列基板中第f(n)帧各像素所接受的数据信号的极性分布示意图；图8是相邻两个子像素的充电时间示意图。
图5和图6中阵列基板100，包括：
多条沿第二方向Y排布且沿第一方向X延伸的第一栅极线G1和第二栅极线G2，第一栅极线G1与第二栅极线G2在第二方向Y上交替重复排列；
多条沿第一方向X排布且沿第二方向Y延伸的数据线S，
多个子像素P，多个子像素P设置在由第一栅极线G1和第二栅极线G2及多条数据线S限定区域内，相邻的第一栅极线G1和第二栅极线G2之间具有子像素行，且相邻的两行子像素之间设置有第一栅极线G1和第二栅极线G2，每个子像素P包括像素电极1，奇数列的子像素P的像素电极1与第一栅极线G1电连接，偶数列的子像素P的像素电极1与第二栅极线G2电连接；
各子像素P分别与位于其两侧的数据线S中的其中一条数据线S连接，且同一列中各子像素连接相同的数据线S；
数据线S上或者相邻的数据线S之间设有开关单元2；
开关控制线3，开关单元2的控制端与开关控制线3电连接；
一帧画面中，偶数列子像素P相对于奇数列子像素P发生极性反转。
在奇数列子像素P充电开始时，数据线S停止输入数据信号至奇数列子像素，开关控制线3向开关单元2输入t时间的使能信号将奇数列子像素中像素电极1的源极电位降低至基准电位，t时间后向数据线S输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等。
需要说明的是，在一帧画面中，设定奇数列子像素P为不具有极性反转的子像素列，偶数列子像素P为具有极性反转的子像素列；向第一栅极线G1电连接的子像素P和第二栅极线电连接的子像素P施加极性相反的数据信号。
可以理解的是，图5和图6中示出了第一栅极线G11、G12、G13和G14，第二栅极线G21、G22、G23和G24，图5和图6中示出了子像素P包括R子像素、G子像素和B子像素，其中第一个R子像素、第一个B子像素、第二个G子像素、第三个R子像素为奇数列子像素，在一帧画面中，设定奇数列子像素所连接的数据线的数据信号不发生极性反转，第一个G子像素、第二个R子像素、第二个B子像素和第三个G子像素为偶数列子像素，偶数列子像素相对于奇数列子像素发生极性反转。子像素P通过晶体管TFT与第一栅极线G1、第二栅极线G2电连接，晶体管TFT的栅极与第一栅极线G1或第二栅极线G2电连接，奇数列的子像素P的像素电极1通过晶体管TFT与第一栅极线G1电连接，偶数列的子像素P的像素电极1通过晶体管TFT与第二栅极线G2电连接。
图5中和图6中向第一栅极线G1电连接的子像素P和第二栅极线电连接的子像素P施加极性相反的数据信号。
图5中示出了每根数据线S上均设有开关单元2的情况，图6示出了在相邻数据线S之间设有开关单元2的情况。
需要说明的是，阵列基板100还包括驱动芯片IC，驱动芯片IC上具有多个数据信号端为数据线发送数据信号，当然驱动芯片IC上还具有与开关控制线3电连接的引脚，为开关控制线3输入方波信号Gon。需要说明的是阵列基板100内的开关单元2均连接至开关控制线3。
图7示出了第f(n)帧各像素所接受的数据信号的极性分布示意图。
本发明中奇数列子像素P为不具有极性反转的子像素列，偶数列子像素P为具有极性反转的子像素列；在奇数列子像素P充电开始时，数据线S停止输入数据信号至奇数列子像素，开关控制线3向开关单元2输入t时间的使能信号将奇数列子像素中像素电极1的源极电位降低至基准电位，t时间后向数据线S输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等。
这里的基准电位可以为零电位也可以为公共电位。
扫描顺序如下：逐行控制第一栅极线G1和第二栅极线G2打开，首先发送扫描信号至第一栅极线G11，与第一栅极线G11连接的子像素的晶体管TFT导通，驱动芯片IC通过数据线S1-S4发送数据信号给对应的子像素的晶体管进行写数据，数据线S1给第一个R子像素写数据，数据线S2给第一个B子像素写数据，数据线S3给第二个G子像素写数据，数据线S4给第三个R子像素写数据；其次发送扫描信号至第二栅极线G21，与第二栅极线G21连接的子像素的晶体管TFT导通，驱动芯片IC通过数据线S1-S4发送数据信号给对应的子像素的晶体管进行写数据，数据线S1给第一个G子像素写数据，数据线S2给第二个R子像素写数据，数据线S3给第二个B子像素写数据，数据线S4给第三个R子像素写数据；同理依次为栅极线G4、G5、G6、G7和G8发送扫描信号。
结合图7，第f(n)帧画面中，在控制第一栅极线G1和第二栅极线G2打开后，相邻两条数据线S同时给不同晶体管TFT输送的数据信号极性相反，且同一数据所输送的数据信号成Z型走线在不同时间分别输送给不同的子像素，当给第一栅极线G11发送扫描信号时，数据线S1给第一个R子像素正极性数据，数据线S2给第一个B子像素写负极性数据，数据线S3给第二个G子像素正极性数据，数据线S4给第三个R子像素负极性数据，依次循环写数据。
在完成给第一栅极线G11所连接的晶体管TFT写数据后，驱动芯片IC控制数据线S极性反转，使数据线S1由原来的正极性变为负极性，数据线S2由原来的负极性变为正极性，数据线S3由原来的正极性变为负极性，数据线S4有原来的负极性变为正极性；
给第二栅极线G21发送扫描信号，打开第二栅极线G21所连接的晶体管的栅极，之后由数据线S1给第一个G子像素负极性数据，数据线S2给第二个R子像素写正极性数据，数据线S3给第二个B子像素负极性数据，数据线S4给第三个G子像素正极性数据，依次循环写数据。
在完成给第二栅极线G21所连接的晶体管TFT写数据后，驱动芯片IC控制数据线极性反转，使数据线S1由原来的负极性变为正极性，数据线S2由原来的正极性变为负极性，数据线S3由原来的负极性变为正极性，数据线S4有原来的正极性变为负极性；
按照上述方法，依次发送扫描信号给G12-G24，驱动芯片IC写不同极性的数据给阵列基板实现极性反转。
以图8中数据线S1为例说明，图8中Vsh为源极的高电位，Vsl为源极的低电位。参照图8，G子像素充电时间为t1，在G子像素充电结束后R子像素充电开始时，数据线S停止输入数据信号给R子像素，开关控制线3向开关单元2输入t时间的使能信号(图8中Gon)将R子像素的源极电位拉低至基准电位，图8中的基准电位为Vcom，t时间后向数据线S1输入数据信号进行充电，这样可以使R子像素需要从基准电位爬坡至能够使像素充电的电位后才开始充电，使G子像素的像素充电时间t1与R子像素的像素充电时间相等，由上所述可知现有技术中G子像素的像素充电时间t1’是小于R子像素充电时间t2’的，本实施例通过调整t时间减慢源极电压在同极性电压转换时达到所需准位时间，使其与正负极性间电压转换时源极达到目标电平相近从而减小像素间充电差异，即达到t1＝t2，从而消除竖纹和闪烁现象。
基于同一发明思想，本发明还提供一种阵列基板的驱动方法，应用于上述阵列基板100，驱动方法包括：在奇数列子像素充电开始时，数据线停止输入数据信号至奇数列子像素，开关控制线向开关单元输入t时间的使能信号将奇数列子像素中像素电极的源极电位降低至基准电位，t时间后向数据线输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等。
与现有技术相比，本发明至少具有以下有益效果：
本发明在一帧画面中，偶数列子像素相对奇数列子像素发生极性反转；在奇数列子像素P充电开始时，数据线S停止输入数据信号至奇数列子像素，开关控制线3向开关单元2输入t时间的使能信号将奇数列子像素中像素电极1的源极电位降低至基准电位，t时间后向数据线S输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，通过调整t时间减慢源极电压在同极性电压转换时达到所需准位时间，使其与正负极性间电压转换时源极达到目标电平相近从而减小像素间充电时间的差异，从而消除竖纹和闪烁现象。
在一些可选的实施例中，继续参照图5和图6，相邻的两条数据线S之间设置两列子像素，且奇数列的子像素P和偶数列的子像素P与同一条数据线S电连接。
图5和图6中的奇数列的子像素P与第一栅极线G1电连接，偶数列的子像素P与第二栅极线G2电连接，同时奇数列的子像素P和偶数列的子像素P连接到同一条数据线S上，这样可以减少数据线S的数量，降低成本，可以减少扇出走线的数量，进而减少扇出区的占用面积，提高屏占比。
在一些可选的实施例中，参照图9，图9是本发明提供的又一种阵列基板的结构示意图，图9中每条数据线S上均设有开关单元2，每条数据线对应连接有数据信号端4，开关单元2包括第一晶体管T1和第二晶体管T2，第一晶体管T1和第二晶体管T2的栅极均连接至开关控制线3，第一晶体管T1的漏极与第二晶体管T2的漏极均连接至同一条数据线S，第一晶体管T1的源极与数据信号端4电连接，第二晶体管T2的源极连接至公共电压端Vcom。
图9中示出了第一晶体管T1为P型晶体管，第二晶体管T2为N型晶体管，即当开关控制线3输入使能信号时第一晶体管T1和第二晶体管T2不同时导通。
结合图8和图9，在偶数列子像素P充电时，开关控制线3向开关单元2输入低电位，第一晶体管T1导通，第二晶体管T2关断，数据信号端4通过数据线S向偶数列子像素P输入数据信号，子像素中像素电极的源极电压爬升至所需电平进行充电；
在奇数列子像素P充电开始时，开关控制线3向开关单元2输入高电位，第一晶体管T1关断，第二晶体管T2导通，基准电位Vcom输入至奇数列子像素，将奇数列子像素P的电位拉到Vcom，输入高电位的时间为t，t时间后开关控制线3向开关单元2输入低电位，第一晶体管T1导通，第二晶体管T2关断，数据信号端4向数据线S输入数据信号，子像素中像素电极的源极电压从基准电位Vcom爬升至所需电平进行充电，由此降低无极性反转的奇数列子像素充电时间，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，从而消除竖纹和闪烁现象。
在一些可选的实施例中，继续参照图9，第一晶体管T1和第二晶体管T2其中之一为P型晶体管，另一个为N型晶体管。
图9中仅示出了第一晶体管T1为P型晶体管、第二晶体管T2为N型晶体管的情况，此时开关控制线3输入的使能信号为高电位，将奇数列子像素P的电位拉到Vcom；当然也可第一晶体管T1为N型晶体管，第二晶体管T2为P型晶体管，此时开关控制线3输入的使能信号为低电位，从而将奇数列子像素P的电位拉到Vcom，需要说明的是只要能够满足在开关控制线3输入使能信号时第二晶体管T2导通将基准信号Vcom输入至奇数列子像素即可，就能够实现降低无极性反转的奇数列子像素充电时间，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，从而消除竖纹和闪烁现象。
在一些可选的实施例中，参照图10和图11，图10是本发明提供的又一种阵列基板的结构示意图，图11是相邻两个子像素的充电时间示意图。图10中每条数据线S上设有开关单元2，每条数据线S对应连接有数据信号端4，开关控制线3包括第一开关控制线31和第二开关控制线32；
开关单元2包括第三晶体管T3和第四晶体管T4，第三晶体管T3的栅极连接至第一开关控制线31，第四晶体管T4的栅极连接至第二开关控制线32，第三晶体管T3的漏极与第四晶体管T4的漏极均连接至同一条数据线S，第三晶体管T3的源极与数据信号端4电连接，第四晶体管T4的源极连接至公共电压端Vcom；
一帧画面中，向第一开关控制线31和第二开关控制线32输入极性相反的电压信号。
图10中仅示出了第三晶体管T3和第四晶体管T4均为N型晶体管的情况，第一开关控制线31的高电平信号使第三晶体管T3导通，第二开关控制线32输入的高电平信号使第四晶体管T4导通，但第一开关控制线31和第二开关控制线32输入极性相反的电压信号，使第三晶体管T3和第四晶体管T4不同时导通。
如图11所示，在偶数列子像素充电时，第一开关控制线31提供高电平，第二开关控制线32提供低电平，第三晶体管T3导通，第四晶体管T4关断，数据信号端4通过数据线S为偶数列子像素充电；在奇数列子像素P充电开始时，第一开关控制线31提供低电平，第二开关控制线32提供高电平，第三晶体管T3关断，数据线S停止输入数据信号至奇数列子像素P，第四晶体管T4导通，基准电位Vcom输入至奇数列子像素，将奇数列子像素P的电位拉到Vcom，输入高电位的时间为t，t时间后方波信号输入低电位，第一开关控制线31提供高电平，第二开关控制线32提供低电平，数据信号端4向数据线S输入数据信号，子像素中像素电极的源极电压从基准电位Vcom爬升至所需电平进行充电。由此降低无极性反转的奇数列子像素充电时间，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，从而消除竖纹和闪烁现象。
在一些可选的实施例中，继续参照图10和图11，第三晶体管T3和第四晶体管T4均为P型晶体管，或者第三晶体管T3和第四晶体管T4均为N型晶体管。
图10中仅示出了第三晶体管T3和第四晶体管T4均为N型晶体管的情况，当然也可以第三晶体管T3和第四晶体管T4均为P型晶体管。
需要说明的是，当第三晶体管T3和第四晶体管T4均为P型晶体管时，第二开关控制线32输入低电平时第四晶体管T4导通，此时基准电位Vcom输入至奇数列子像素。当第三晶体管T3和第四晶体管T4均为N型晶体管时，第二开关控制线32输入高电平时第四晶体管T4导通，此时基准电位Vcom输入至奇数列子像素，只要满足第一开关控制线31和第二开关控制线32输入极性相反的电压信号，使第三晶体管T3和第四晶体管T4不同时导通，基准信号Vcom输入至奇数列子像素即可，就能够实现降低无极性反转的奇数列子像素充电时间，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，从而消除竖纹和闪烁现象。
此外第三晶体管T3和第四晶体管T4均为P型晶体管，或者第三晶体管T3和第四晶体管T4均为N型晶体管，此时方便制作。
在一些可选的实施例中，参照图12，图12是本发明提供的又一种阵列基板的结构示意图，当相邻的数据线S之间设有开关单元2时，相邻的两条数据线S包括第一数据线S11和第二数据线S21,每条数据线S对应连接有数据信号端4；
开关单元2包括第五晶体管T5和第六晶体管T6，其中，第五晶体管T5的栅极和第六晶体管T6的栅极均连接至开关控制线3，第五晶体管T5的源极连接至第一数据信号端41，其漏极连接至第一数据线S11，第六晶体T6管的源极连接至第二数据信号端42，其漏极连接至第一数据线S11。
图12中仅示出了第五晶体管T5为P型晶体管、第六晶体管T6为N型晶体管的情况，在一些优选的实施例中第六晶体管T6可以为双栅晶体管。此时开关控制线3输入的使能信号为高电位；当然也可第五晶体管T5为N型晶体管，第六晶体管T6为P型晶体管，此时开关控制线3输入的使能信号为低电位。
可以理解的是，一帧画面中，向第一数据信号端41和第二数据信号端42输入的电压极性是相反的。
在偶数列子像素P充电时，开关控制线3向开关单元2输入低电位，第五晶体管T5导通，第六晶体管T6关断，第一数据信号端41通过数据线S向偶数列子像素P输入数据信号，子像素中像素电极的源极电压爬升至所需电平进行充电；
在奇数列子像素P充电开始时，开关控制线3向开关单元2输入高电位，第五晶体管T5关断，第六晶体管T6导通，第一数据信号端41和第二数据信号端42输入的电压极性相反，此时第二数据信号端42的电压输入至第一数据线S11和第二数据线S21，第一数据线S11上的正电荷与负电荷中和，将奇数列子像素P的电位拉到零电位，开关控制线3输入高电位的时间为t，t时间后开关控制线3向开关单元2输入低电位，第五晶体管T5导通，第六晶体管T6关断，第一数据信号端41向数据线S输入数据信号，子像素中像素电极的源极电压从零电位爬升至所需电平进行充电，由此降低无极性反转的奇数列子像素充电时间，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，从而消除竖纹和闪烁现象。
本实施例中利用相邻数据线极性相反的原理，时间t相邻数据线之间的第六晶体管导通，形成电荷共享路径，从而将相邻两源极之间电荷中和，使源极电压拉低，不仅能够消除竖纹和闪烁的现象，还能够降低功耗。
参照图13和图14，图13是本发明提供的又一种阵列基板的结构示意图，图14是相邻两个子像素的充电时间示意图。
当相邻的数据线S之间设有开关单元2时，开关控制线3包括第三开关控制线33和第四开关控制线34，相邻的两条数据线S包括第一数据线S11和第二数据线S21；
开关单元2包括第七晶体管T7和第八晶体管T8，其中，第七晶体管T7的栅极连接至第三开关控制线33，第八晶体管T8的栅极连接至第四开关控制线34，第七晶体管T7的源极连接至第一数据信号端41，其漏极连接至第一数据线S11，第八晶体管T8的源极连接至第二数据信号端42，其漏极连接至第一数据线S11。
图13中仅示出了第七晶体管T7和第八晶体管T8均为N型晶体管的情况，也可以同时为P型晶体管。
第一数据信号端41和第二数据信号端42输入的电压极性是相反的。
参照图13和图14，在偶数列子像素P充电时，第三开关控制线33输入高电位，第四开关控制线34输入低电位，第七晶体管T7导通，第八晶体管T8关断，第一数据信号端41通过数据线S向偶数列子像素P输入数据信号，子像素中像素电极的源极电压爬升至所需电平进行充电；
在奇数列子像素P充电开始时，第三开关控制线33输入低电位，第四开关控制线34输入高电位，第七晶体管T7关断，第八晶体管T8导通，第一数据信号端41和第二数据信号端42输入的电压极性相反，此时第二数据信号端42的电压输入至第一数据线S11和第二数据线S21，第一数据线S11上的正电荷与负电荷中和，将奇数列子像素P的电位拉到零电位，第四开关控制线34输入高电位的时间为t，t时间后，第三开关控制线33输入高电位，第四开关控制线34输入低电位，第七晶体管T7导通，第八晶体管T8关断，第一数据信号端41向数据线S输入数据信号，子像素中像素电极的源极电压从零电位爬升至所需电平进行充电，由此降低无极性反转的奇数列子像素充电时间，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，从而消除竖纹和闪烁现象。
本实施例中利用相邻数据线极性相反的原理，时间t相邻数据线之间的第六晶体管导通，形成电荷共享路径，从而将相邻两源极之间电荷中和，使源极电压拉低，不仅能够消除竖纹和闪烁的现象，还能够降低功耗。
在一些可选的实施例中，第七晶体管T7和第八晶体管T8均为P型晶体管，或者第七晶体管T7和第八晶体管T8均为N型晶体管，此时方便制作。
在一些可选的实施例中，参照图15，图15是本发明提供的又一种阵列基板的结构示意图，还包括温度检测单元5，当温度检测单元5检测阵列基板的使用温度超出预设阈值范围时，改变输入至开关控制线3的使能信号的时间。
需要说明的是，温度检测单元5可以与驱动芯片IC电连接。温度检测单元5可以为温度传感器，这里不做具体限定。
这里的预设阈值范围T可以在(T下限，T上限)之间，当温度检测单元5检测到阵列基板100使用的环境不在(T下限，T上限)之间，改变输入至开关控制线3的使能信号的时间，也就是需要改变t时间的大小，用于补偿在高温、低温下晶体管特性漂移带来的源极延迟(sourcedelay)发生变化，从而导致常温下调整好的时间t不满足要求，本实施例可自动检测环境温度进行自动调节，从而阵列基板100在任何温度下均保持所有子像素充电时间一致。
在一些可选的实施例，继续参照图15，当阵列基板100的使用温度大于阈值范围的最高值时，减小输入至开关控制线3的使能信号的时间；当阵列基板100的使用温度小于阈值范围的最低值时，增大输入至开关控制线3的使能信号的时间。
预设温度范围(T下限，T上限)之内，t时间能够保证奇数列子像素的充电时间和偶数列子像素的充电时间相等，但是在高温、低温下晶体管特性漂移带来的源极延迟(sourcedelay)发生变化，从而导致常温下调整好的时间t不满足要求，所以当阵列基板100的使用温度大于阈值范围的最高值T上限时，减小输入至开关控制线3的使能信号的时间，即小于t；当阵列基板100的使用温度小于阈值范围的最低值T下限时，增大输入至开关控制线3的使能信号的时间，即大于t，由此能够由于温度变化引起的源极延迟(source delay)发生变化，保证在任何温度下均保持所有子像素充电时间一致。
在一些可选的实施例中，参照图16，图16是本发明提供的又一种阵列基板的结构示意图。图16中阵列基板100中相邻两列子像素P之间设置一条数据线S，且相邻两条数据线S之间设置一列子像素P，相邻的两条数据线S包括第一数据线S11和第二数据线S21，第一数据线S11和第二数据线S21连接至同一个数据信号端4，其中第一数据线S11上串联有开关单元2。
图16中将没有极性反转的奇数列子像素连接到第一数据线S11上，而将有极性反转的偶数列连接到第二数据线S21上，在第一数据线S11上串联开关单元2，开关单元2的控制端连接至开关控制线3，第一数据线S11和第二数据线S21均连接至数据信号端4。
在偶数列子像素P充电时，开关单元2关断，数据信号端4通过数据线S21向偶数列子像素P输入数据信号，对偶数列的子像素进行充电；
在奇数列子像素P充电开始时，开关单元2关断，数据信号端4不向数据线S11输入数据信号，t时间后开关控制线3向开关单元2输入使能信号，开关单元2导通，数据信号端4向第一数据线S11输入数据信号，对奇数列，由此降低无极性反转的奇数列子像素充电时间，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，从而消除竖纹和闪烁现象。
在一些可选的实施例中，参照图17，图17是本发明提供的又一种阵列基板的结构示意图。图17中开关单元2包括开关晶体管21，其栅极连接至开关控制线3，其源极连接至数据信号端4，其漏极连接至数据线S，开关晶体管21的栅源电压小于预设的栅源电压。
开关晶体管21的栅源电压决定了开关晶体管21的开启程度，开关晶体管21的栅源电压小于预设的栅源电压，使无极性反转的奇数列子像素达到充电所需电位的时间延长为t，由此降低无极性反转的奇数列子像素充电时间，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，从而消除竖纹和闪烁现象。
在一些可选的实施例中，参照图18，图18是本发明提供的又一种阵列基板的结构示意图。图18中的阵列基板还包括温度检测单元5，当温度检测单元5检测阵列基板100的使用温度超出预设阈值范围时，改变输入至开关控制线3的使能信号的时间，包括：当阵列基板100的使用温度大于阈值范围的最高值时，减小输入至开关控制线3的使能信号的时间；当阵列基板100的使用温度小于阈值范围的最低值时，增大输入至开关控制线3的使能信号的时间。
需要说明的是，温度检测单元5可以与驱动芯片IC电连接。温度检测单元5可以为温度传感器，这里不做具体限定。
这里的预设阈值范围T可以在(T下限，T上限)之间，当温度检测单元5检测到阵列基板100使用的环境不在(T下限，T上限)之间，改变输入至开关控制线3的使能信号的时间，也就是需要改变t时间的大小，用于补偿在高温、低温下晶体管特性漂移带来的源极延迟(sourcedelay)发生变化，从而导致常温下调整好的时间t不满足要求，本实施例可自动检测环境温度进行自动调节，从而阵列基板100在任何温度下均保持所有子像素充电时间一致。
预设温度范围(T下限，T上限)之内，t时间能够保证奇数列子像素的充电时间和偶数列子像素的充电时间相等，但是在高温、低温下晶体管特性漂移带来的源极延迟(sourcedelay)发生变化，从而导致常温下调整好的时间t不满足要求，所以当阵列基板100的使用温度大于阈值范围的最高值T上限时，减小输入至开关控制线3的使能信号的时间，即小于t；当阵列基板100的使用温度小于阈值范围的最低值T下限时，增大输入至开关控制线3的使能信号的时间，即大于t，由此能够由于温度变化引起的源极延迟(source delay)发生变化，保证在任何温度下均保持所有子像素充电时间一致。
在一些可选实施例中，请参考图19，图19是本发明实施例提供的一种显示装置的结构示意图，本实施例提供的显示装置200，包括本发明上述实施例提供的阵列基板100。图19实施例仅以手机为例，对显示装置200进行说明，可以理解的是，本发明实施例提供的显示装置200，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置200，本发明对此不作具体限制。本发明实施例提供的显示装置200，具有本发明实施例提供的阵列基板100的有益效果，具体可以参考上述各实施例对于阵列基板100的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的阵列基板及其驱动方法、显示装置，至少实现了如下的有益效果：
本发明的阵列基板具有沿第二方向排布且沿第一方向延伸的第一栅极线和第二栅极线，第一栅极线和第二栅极线在第二方向上交替重复排列，在相邻的第一栅极线和第二栅极线之间具有子像素行，且相邻的两行子像素之间设置有第一栅极线和第二栅极线，奇数列的子像素的像素电极与第一栅极线电连接，偶数列的子像素的像素电极与第二栅极线电连接，向第一栅极线电连接的子像素和第二栅极线电连接的子像素施加极性相反的数据信号，数据线上或者相邻的数据线之间设有开关单元，开关单元的控制端与开关控制线电连接；一帧画面中，偶数列子像素相对于奇数列子像素发生极性反转；在奇数列子像素充电开始时，数据线停止输入数据信号至奇数列子像素，开关控制线向开关单元输入t时间的使能信号将奇数列子像素中像素电极的源极电位降低至基准电位，t时间后向数据线输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等，通过设置开关单元减小奇数列子像素的充电时间，使奇数列子像素的充电时间与相对奇数列子像素发生极性反转的偶数列子像素的充电时间相等，改善由于具有极性反转的偶数列的充电时间小于不具有极性反转的奇数列的充电时间而带来的竖纹和闪烁的问题。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (15)

1.一种阵列基板，其特征在于，包括：
多条沿第二方向排布且沿第一方向延伸的第一栅极线和第二栅极线，所述第一栅极线与所述第二栅极线在所述第二方向上交替重复排列；
多条沿第一方向排布且沿第二方向延伸的数据线，
多个子像素，多个所述子像素设置在由所述第一栅极线和所述第二栅极线及所述多条数据线限定区域内，相邻的所述第一栅极线和所述第二栅极线之间具有子像素行，且相邻的两行子像素之间设置有所述第一栅极线和所述第二栅极线，每个所述子像素包括像素电极，奇数列的子像素的像素电极通过晶体管与所述第一栅极线电连接，偶数列的子像素的像素电极通过晶体管与所述第二栅极线电连接；
各所述子像素分别与位于其两侧的数据线中的其中一条数据线连接，且同一列中，各所述子像素连接相同的数据线；
所述数据线上或者相邻的数据线之间设有开关单元；
开关控制线，所述开关单元的控制端与所述开关控制线电连接；
一帧画面中，偶数列子像素相对于奇数列子像素发生极性反转；
在奇数列子像素充电开始时，数据线停止输入数据信号至奇数列子像素，所述开关控制线向所述开关单元输入t时间的使能信号将奇数列子像素中像素电极的晶体管的源极电位降低至基准电位，t时间后向数据线输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等。
2.根据权利要求1所述的阵列基板，其特征在于，相邻的两条数据线之间设置两列子像素，且奇数列的子像素和偶数列的子像素与同一条数据线电连接。
3.根据权利要求2所述的阵列基板，其特征在于，当每条所述数据线上设有开关单元时，每条数据线对应连接有数据信号端，所述开关单元包括第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的栅极均连接至所述开关控制线，所述第一晶体管的漏极与所述第二晶体管的漏极均连接至同一条所述数据线，所述第一晶体管的源极与所述数据信号端电连接，所述第二晶体管的源极连接至公共电压端。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一晶体管和所述第二晶体管其中之一为P型晶体管，另一个为N型晶体管。
5.根据权利要求2所述的阵列基板，其特征在于，当每条所述数据线上设有开关单元时，每条数据线对应连接有数据信号端，所述开关控制线包括第一开关控制线和第二开关控制线；
所述开关单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极连接至第一开关控制线，所述第四晶体管的栅极连接至第二开关控制线，所述第三晶体管的漏极与所述第四晶体管的漏极均连接至同一条所述数据线，所述第三晶体管的源极与所述数据信号端电连接，所述第四晶体管的源极连接至公共电压端；
一帧画面中，向所述第一开关控制线和所述第二开关控制线输入极性相反的电压信号。
6.根据权利要求5所述的阵列基板，其特征在于，所述第三晶体管和所述第四晶体管均为P型晶体管，或者所述第三晶体管和所述第四晶体管均为N型晶体管。
7.根据权利要求2所述的阵列基板，其特征在于，当相邻的数据线之间设有开关单元时，相邻的两条所述数据线包括第一数据线和第二数据线；
所述开关单元包括第五晶体管和第六晶体管，其中，所述第五晶体管的栅极和所述第六晶体管的栅极均连接至所述开关控制线，所述第五晶体管的源极连接至第一数据信号端，其漏极连接至所述第一数据线，所述第六晶体管的源极连接至第二数据信号端，其漏极连接至所述第一数据线。
8.根据权利要求2所述的阵列基板，其特征在于，当相邻的数据线之间设有开关单元时，所述开关控制线包括第三开关控制线和第四开关控制线，相邻的两条所述数据线包括第一数据线和第二数据线；
所述开关单元包括第七晶体管和第八晶体管，其中，所述第七晶体管的栅极连接至所述第三开关控制线，所述第八晶体管的栅极连接至所述第四开关控制线，所述第七晶体管的源极连接至第一数据信号端，其漏极连接至所述第一数据线，所述第八晶体管的源极连接至第二数据信号端，其漏极连接至所述第一数据线。
9.根据权利要求2所述的阵列基板，其特征在于，还包括温度检测单元，当所述温度检测单元检测所述阵列基板的使用温度超出预设阈值范围时，改变输入至所述开关控制线的使能信号的时间。
10.根据权利要求9所述的阵列基板，其特征在于，当所述阵列基板的使用温度大于所述阈值范围的最高值时，减小输入至所述开关控制线的使能信号的时间；当所述阵列基板的使用温度小于所述阈值范围的最低值时，增大输入至所述开关控制线的使能信号的时间。
11.根据权利要求1所述的阵列基板，其特征在于，相邻两列子像素之间设置一条数据线，且相邻两条数据线之间设置一列子像素，相邻的两条数据线包括第一数据线和第二数据线，所述第一数据线和所述第二数据线连接至同一个数据信号端，其中第一数据线上串联有所述开关单元。
12.根据权利要求11所述的阵列基板，其特征在于，所述开关单元包括开关晶体管，其栅极连接至所述开关控制线，其源极连接至数据信号端，其漏极连接至数据线，所述开关晶体管的栅源电压小于预设的栅源电压。
13.根据权利要求11所述的阵列基板，其特征在于，还包括温度检测单元，当所述温度检测单元检测所述阵列基板的使用温度超出预设阈值范围时，改变输入至所述开关控制线的使能信号的时间，包括：当所述阵列基板的使用温度大于所述阈值范围的最高值时，减小输入至所述开关控制线的使能信号的时间；当所述阵列基板的使用温度小于所述阈值范围的最低值时，增大输入至所述开关控制线的使能信号的时间。
14.一种阵列基板的驱动方法，其特征在于，
所述阵列基板包括多条沿第二方向排布且沿第一方向延伸的第一栅极线和第二栅极线，所述第一栅极线与所述第二栅极线在所述第二方向上交替重复排列；
多条沿第一方向排布第二方向延伸的数据线，
多个子像素，多个所述子像素设置在由所述第一栅极线和所述第二栅极线及多条所述数据线限定区域内，相邻的所述第一栅极线和所述第二栅极线之间具有子像素行，且相邻的两行子像素之间设置有所述第一栅极线和所述第二栅极线，每个所述子像素包括像素电极，奇数列的子像素的像素电极通过晶体管与所述第一栅极线电连接，偶数列的子像素的像素电极通过晶体管与所述第二栅极线电连接；
各所述子像素分别与位于其两侧的数据线中的其中一条数据线连接，且同一列中，各所述子像素连接相同的数据线；
所述数据线上或者相邻的数据线之间设有开关单元；
还包括开关控制线，所述开关单元的控制端与所述开关控制线电连接；
所述驱动方法包括：一帧画面中，偶数列子像素相对于奇数列子像素发生极性反转；在奇数列子像素充电开始时，数据线停止输入数据信号至奇数列子像素，所述开关控制线向所述开关单元输入t时间的使能信号将奇数列子像素中像素电极的晶体管的源极电位降低至基准电位，t时间后向数据线输入数据信号进行充电，使偶数列子像素充电时间t1与奇数列子像素充电时间t2相等。
15.一种显示装置，其特征在于，包括权利要求1至13任一所述的阵列基板。
CN202010618063.9A 2020-06-30 2020-06-30 阵列基板及其驱动方法、显示装置 Active CN111679527B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010618063.9A CN111679527B (zh) 2020-06-30 2020-06-30 阵列基板及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010618063.9A CN111679527B (zh) 2020-06-30 2020-06-30 阵列基板及其驱动方法、显示装置

Publications (2)

Publication Number Publication Date
CN111679527A CN111679527A (zh) 2020-09-18
CN111679527B true CN111679527B (zh) 2023-04-21

Family

ID=72456998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010618063.9A Active CN111679527B (zh) 2020-06-30 2020-06-30 阵列基板及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN111679527B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223473A (zh) * 2021-04-25 2021-08-06 北海惠科光电技术有限公司 显示面板驱动电路、驱动方法及显示面板
CN113867061A (zh) 2021-09-30 2021-12-31 上海天马微电子有限公司 一种阵列基板、阵列基板的驱动方法及显示装置
CN114019737B (zh) * 2021-11-15 2023-11-14 合肥京东方光电科技有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
CN114446259B (zh) * 2022-03-10 2023-09-12 奕力科技股份有限公司 穿戴型显示装置
CN114518674B (zh) * 2022-03-22 2024-06-18 福州京东方光电科技有限公司 阵列基板及其控制方法、显示装置
CN117940988A (zh) * 2022-08-25 2024-04-26 京东方科技集团股份有限公司 液晶显示面板的驱动方法和液晶显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201303458A (zh) * 2011-07-08 2013-01-16 Chunghwa Picture Tubes Ltd 液晶面板
CN105116656A (zh) * 2015-09-23 2015-12-02 重庆京东方光电科技有限公司 一种像素驱动方法、像素驱动装置及显示装置
CN106292110A (zh) * 2016-09-23 2017-01-04 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
CN107331363A (zh) * 2017-08-23 2017-11-07 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及显示装置
CN107591144A (zh) * 2017-10-24 2018-01-16 惠科股份有限公司 显示面板的驱动方法以及驱动装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201303458A (zh) * 2011-07-08 2013-01-16 Chunghwa Picture Tubes Ltd 液晶面板
CN105116656A (zh) * 2015-09-23 2015-12-02 重庆京东方光电科技有限公司 一种像素驱动方法、像素驱动装置及显示装置
CN106292110A (zh) * 2016-09-23 2017-01-04 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
CN107331363A (zh) * 2017-08-23 2017-11-07 京东方科技集团股份有限公司 一种阵列基板、其驱动方法及显示装置
CN107591144A (zh) * 2017-10-24 2018-01-16 惠科股份有限公司 显示面板的驱动方法以及驱动装置

Also Published As

Publication number Publication date
CN111679527A (zh) 2020-09-18

Similar Documents

Publication Publication Date Title
CN111679527B (zh) 阵列基板及其驱动方法、显示装置
CN106019743B (zh) 一种阵列基板、其驱动方法及相关装置
US8836679B2 (en) Display with multiplexer feed-through compensation and methods of driving same
US10580378B2 (en) Shift register, gate drive circuit and display panel
US7148870B2 (en) Flat-panel display device
CN109300445B (zh) 阵列基板行驱动电路及显示装置
CN103454823B (zh) 一种阵列基板及液晶显示面板
WO2020244342A1 (zh) 显示面板、其驱动方法及显示装置
CN108628049B (zh) 阵列基板、显示面板及显示装置
CN106297723B (zh) 一种像素驱动电路、显示面板以及像素驱动方法
US11302260B2 (en) Signal processing circuit and driving method thereof, display panel and driving method thereof and display device
US9057899B2 (en) Array substrate and liquid crystal panel
CN103034007A (zh) 显示器及其驱动方法、显示装置
TWI490841B (zh) 自我偵測電荷分享模組
CN104464680A (zh) 一种阵列基板和显示装置
CN109658861B (zh) 显示面板和显示装置
CN109389957A (zh) 阵列基板行驱动电路及显示装置
US20120112193A1 (en) Transistor array substrate
US10366667B2 (en) Array substrate and display panel
KR20020056093A (ko) 액정표시장치의 게이트 구동회로
WO2019119890A1 (zh) 液晶显示器及其驱动电路、驱动方法
CN108121095B (zh) 液晶显示器及其驱动方法
JP2005128101A (ja) 液晶表示装置
CN109949756B (zh) 一种馈通电压补偿电路单元、电路及液晶显示装置
WO2022160469A1 (zh) 一种液晶像素的控制电路及控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant