TWI473057B - 畫素單元及畫素陣列 - Google Patents
畫素單元及畫素陣列 Download PDFInfo
- Publication number
- TWI473057B TWI473057B TW102103508A TW102103508A TWI473057B TW I473057 B TWI473057 B TW I473057B TW 102103508 A TW102103508 A TW 102103508A TW 102103508 A TW102103508 A TW 102103508A TW I473057 B TWI473057 B TW I473057B
- Authority
- TW
- Taiwan
- Prior art keywords
- pixel
- gate
- line
- electrically connected
- signal
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 12
- 239000010409 thin film Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 101150076592 CST3 gene Proteins 0.000 description 3
- 101150037603 cst-1 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Liquid Crystal (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本發明係關於一種畫素單元及畫素陣列，尤指一種僅利用兩條閘極線及一條資料線驅動三個次畫素之畫素單元及畫素陣列。
一般而言，顯示面板之畫素單元包括三個用以顯示不同顏色畫面的次畫素例如紅色次畫素、綠色次畫素與藍色次畫素。在習知顯示面板中，一個次畫素需使用一條閘極線與一條資料線加以驅動，換言之，顯示畫素單元的紅色次畫素、綠色次畫素與藍色次畫素需使用四條訊號線(例如一條閘極線與三條資料線，或是一條資料線與三條閘極線)共加以驅動。在訊號線的數目過多的情況下，不僅會使得驅動晶片的成本增加，更會使得顯示面板的開口率無法提升。
本發明之目的之一在於提供一種畫素單元及畫素陣列，以減少用以驅動畫素單元及畫素陣列之訊號線的數目，進而減少驅動晶片的成本並提升開口率。
本發明之一實施例提供一種畫素單元，適用於一顯示面板。上述畫素單元包括一第一閘極線、一第二閘極線、一資料線、一第一次畫素、一第二次畫素以及一第三次畫素。第一次畫素包括一第一畫素電極以及一第一主動開關元件。第一主動開關元件包括一第一閘極、一第一源極與一第一汲極，其中第一閘極係與第二閘極線電性連接，第一汲
極係與第一畫素電極電性連接。第二次畫素包括一第二畫素電極以及一第二主動開關元件。第二主動開關元件包括一第二閘極、一第二源極與一第二汲極，其中第二閘極係與第二閘極線電性連接，第二源極係與資料線電性連接，且第二汲極係與第二畫素電極電性連接。第三次畫素包括一第三畫素電極以及一第三主動開關元件。第三主動開關元件包括一第三閘極、一第三源極與一第三汲極，其中第三閘極係與第一閘極線電性連接，第三源極係與資料線電性連接，第三汲極係分別與第三畫素電極以及第一源極電性連接。
本發明之另一實施例提供一種畫素陣列，適用於一顯示面板。上述畫素陣列包括複數條第一閘極線、複數條第二閘極線、複數個第一次畫素、複數個第二次畫素與複數個第三次畫素。第一閘極線與第二閘極線係以交替方式依序排列。資料線係與第一閘極線以及第二閘極線相交。第一次畫素、第二次畫素與第三次畫素排列成複數列次畫素，各列次畫素包括一第一次畫素、一第二次畫素與一第三次畫素。各第一次畫素包括一第一畫素電極與一第一主動開關元件，其中第一主動開關元件包括一第一閘極、一第一源極與一第一汲極，第一閘極與對應之第二閘極線電性連接，第一汲極係與第一畫素電極電性連接。各第二次畫素包括一第二畫素電極與一第二主動開關元件，其中第二主動開關元件包括一第二閘極、一第二源極與一第二汲極，第二閘極係與對應之第二閘極線電性連接，第二源極係與資料線電性連接，且第二汲極係與第二畫素電極電性連接。各第三次畫素包括一第三畫素電極與一第三主動開關元件，其中第三主動開關元件包括一第三閘極、一第三源極與一第三汲極，第三閘極係與對應之第一閘極線電性連接，第三源極係與資料線電性連接，且第三汲極係與第三畫素電極以及對應之第一源極電性連接。此外，排列
於第n+1列次畫素中的第一次畫素之第一閘極係與第m條第二閘極線電性連接，排列於第n+1列次畫素中的第二次畫素之第二閘極係與第m條第二閘極線電性連接，排列於第n列次畫素中的第三次畫素之第三閘極係與第m條第一閘極線電性連接，且第三汲極係與排列於第n+1列中的第一次畫素之第一源極電性連接，以及排列於第n+1列次畫素中的第三次畫素之第三閘極係與第m+1條第一閘極線電性連接。
本發明之畫素陣列與畫素單元之第一、第二與第三次畫素僅需利用三條訊號線(包括兩條閘極線與一條資料線)即可加以驅動，因此可大幅縮減驅動晶片的成本並提升開口率，進而提升顯示品質。
1‧‧‧畫素陣列
GL1‧‧‧第一閘極線
GL2‧‧‧第二閘極線
DL‧‧‧資料線
SP1‧‧‧第一次畫素
SP2‧‧‧第二次畫素
SP3‧‧‧第三次畫素
PE1‧‧‧第一畫素電極
SW1‧‧‧第一主動開關元件
G1‧‧‧第一閘極
S1‧‧‧第一源極
D1‧‧‧第一汲極
PE2‧‧‧第二畫素電極
SW2‧‧‧第二主動開關元件
G2‧‧‧第二閘極
S2‧‧‧第二源極
D2‧‧‧第二汲極
PE3‧‧‧第三畫素電極
SW3‧‧‧第三主動開關元件
G3‧‧‧第三閘極
S3‧‧‧第三源極
D3‧‧‧第三汲極
CE‧‧‧共通電極
CS1‧‧‧第一圖案化儲存電極
CS2‧‧‧第二圖案化儲存電極
CS3‧‧‧第三圖案化儲存電極
Clc‧‧‧液晶電容
Cst1‧‧‧第一儲存電容
Cst2‧‧‧第二儲存電容
Cst3‧‧‧第三儲存電容
CL‧‧‧儲存電極線
VGL1
‧‧‧第一閘極訊號
VGL2
‧‧‧第二閘極訊號
VDL
‧‧‧資料訊號
VDL1
‧‧‧第一資料訊號
VDL2
‧‧‧第二資料訊號
VDL3
‧‧‧第三資料訊號
t1‧‧‧第一時段
t2‧‧‧第二時段
t3‧‧‧第三時段
SE‧‧‧半導體層
1’‧‧‧畫素陣列
2‧‧‧畫素陣列
PU‧‧‧畫素單元
DPU‧‧‧顯示畫素單元
第1圖繪示了本發明之第一較佳實施例之畫素陣列之等效電路圖。
第2圖繪示了本發明之第一較佳實施例之畫素陣列之結構示意圖。
第3圖繪示了本發明之畫素陣列之驅動訊號之時序圖。
第4圖繪示了本發明之第一較佳實施例之畫素陣列之示意圖。
第5圖繪示了本發明之第一較佳實施例之變化實施例之畫素陣列之等效電路圖。
第6圖繪示了本發明之第一較佳實施例之變化實施例之畫素陣列之示意圖。
第7圖繪示了本發明之第二較佳實施例之畫素陣列之結構示意圖。
第8圖繪示了本發明之第二較佳實施例之畫素陣列之示意圖。
為使熟習本發明所屬技術領域之一般技藝者能更進一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖式，詳細說明
本發明的構成內容及所欲達成之功效。
請參考第1圖與第2圖。第1圖繪示了本發明之第一較佳實施例之畫素陣列之等效電路圖，第2圖繪示了本發明之第一較佳實施例之畫素陣列之結構示意圖。本實施例之畫素陣列可適用於各種顯示面板，且本實施例係以液晶顯示面板之畫素陣列舉例說明，但不以此為限。如第1圖與第2圖所示，本實施例之畫素陣列1包括複數條第一閘極線GL1(例如第m-1條第一閘極線GL1、第m條第一閘極線GL1與第m+1條第一閘極線GL1)、複數條第二閘極線GL2(例如第m-1條第二閘極線GL2、第m條第二閘極線GL2與第m+1條第二閘極線GL2)、複數條資料線DL、複數個第一次畫素SP1、複數個第二次畫素SP2與複數個第三次畫素SP3。第一閘極線GL1與第二閘極線GL2係以交替方式依序排列，且資料線DL係第一閘極線GL1以及第二閘極線GL2相交。在本實施例中，第一閘極線GL1與第二閘極線GL2大體上平行設置，而資料線DL係與第一閘極線GL1以及第二閘極線GL2大體上垂直設置。第一閘極線GL1與第二閘極線GL2可由同一層圖案化導電層例如第一金屬層所構成，而資料線DL可由另一層圖案化導電層例如第二金屬層所構成，但不以此為限。此外，任一條第一閘極線GL1係與相鄰的一條第二閘極線GL2係緊臨設置，其間未設置有任何次畫素。舉例而言，第m-1條第一閘極線GL1與第m-1條第二閘極線GL2係為緊臨設置，第m條第一閘極線GL1與第m條第二閘極線GL2係為緊臨設置，第m+1條第一閘極線GL1與第m+1條第二閘極線GL2係為緊臨設置，以此類推。再者，第一次畫素SP1與第二次畫素SP2係設置於第二閘極線GL2之同一側(圖中之下側)，且第一閘極線GL1與第二閘極線GL2係設置於第三次畫素SP3以及第一次畫素SP1與第二次畫素SP2之間，亦即第三次畫素SP3係設置於第一閘極線GL1相對於第二
閘極線GL2之另一側(圖中之上側)。第一次畫素SP1、第二次畫素SP2與第三次畫素SP3大體上具有相同的形狀，例如大體上為長方形，但不以此為限。另外在本實施例中，第一次畫素SP1與第三次畫素SP3係設置於資料線DL之第一側(圖中之左側)，而第二次畫素SP2係設置於資料線DL之第二側(圖中之右側)，且第一次畫素SP1與資料線DL1之間設置有另一相鄰之畫素單元之第三次畫素SP3，但不以此為限。
各第一次畫素SP1包括一第一畫素電極PE1與一第一主動開關元件SW1，其中第一主動開關元件SW1包括一第一閘極G1、一第一源極S1與一第一汲極D1，第一閘極G1與對應之第二閘極線GL2電性連接，且第一汲極D1係與第一畫素電極PE1電性連接。各第二次畫素SP2包括一第二畫素電極PE2與一第二主動開關元件SW2，其中第二主動開關元件SW2包括一第二閘極G2、一第二源極S2與一第二汲極D2，第二閘極G2係與對應之第二閘極線GL2電性連接，第二源極S2係與資料線DL電性連接，且第二汲極D2係與第二畫素電極PE2電性連接。各第三次畫素SP3包括一第三畫素電極PE3與一第三主動開關元件SW3，其中第三主動開關元件SW3包括一第三閘極G3、一第三源極S3與一第三汲極D3，第三閘極G3係與對應之第一閘極線GL1電性連接，第三源極S3係與資料線DL電性連接，且第三汲極D3係與第三畫素電極PE3以及對應之第一源極S1電性連接。第一畫素電極PE1、第二畫素電極PE2與第三畫素電極PE3可包括透明電極例如氧化銦錫電極或氧化銦鋅電極，但不以此為限。第一主動開關元件SW1、第二主動開關元件SW2與第三主動開關元件SW3可包括薄膜電晶體元件，其另可包括半導體層SE以及閘極絕緣層(圖未示)。在本實施例中，薄膜電晶體元件可為底閘型薄膜電晶體元件，但不以此為限。例如，薄膜電晶體元件亦可為頂閘型薄膜電晶體元件。
本實施例之畫素陣列1可另包括一共通電極CE、一第一圖案化儲存電極CS1、一第二圖案化儲存電極CS2以及一第三圖案化儲存電極CS3。共通電極CE具有共通電壓，且其可分別與第一畫素電極PE1、第二畫素電極PE2與第三畫素電極PE3構成一液晶電容Clc。第一圖案化儲存電極CS1、第二圖案化儲存電極CS2以及第三圖案化儲存電極CS3可與一儲存電極線CL連接，且第一圖案化儲存電極CS1、第二圖案化儲存電極CS2、第三圖案化儲存電極CS3與儲存電極線CL可與第一閘極線GL1及第二閘極線GL由同一層圖案化導電層所構成。第一圖案化儲存電極CS1大體上環繞第一次畫素SP1並可與第一畫素電極PE1構成一第一儲存電容Cst1，第二圖案化儲存電極CS2大體上環繞第二次畫素SP2並可與第二畫素電極PE2構成一第二儲存電容Cst2，且第三圖案化儲存電極CS3大體上環繞第三次畫素SP3並可與第三畫素電極PE3構成一第三儲存電容Cst3。上述圖案化儲存電極並不限定為環繞次畫素，而可視儲存電容值的需求而具有不同的形狀。
第一次畫素SP1、第二次畫素SP2與第三次畫素SP3大體上具有相等的面積，且第一次畫素SP1、第二次畫素SP2與第三次畫素SP3係分別用以顯示不同顏色畫面的次畫素。舉例而言，第一次畫素SP1、第二次畫素SP2與第三次畫素SP3可分別為一藍色次畫素、一綠色次畫素與一紅色次畫素，但不以此為限。第一次畫素SP1、第二次畫素SP2與第三次畫素SP3係設置於兩相鄰任未緊臨設置的第一閘極線GL1與第二閘極線GL2之間，也就是說，第一次畫素SP1、第二次畫素SP2與第三次畫素SP3會在排列成複數列次畫素(例如第n列次畫素與第n+1列次畫素)。此外，排列於第n+1列次畫素中的第一次畫素SP1之第一閘極G1係與第m條第二閘極線GL2電性連接，排列於第n+1列次畫
素中的第二次畫素SP2之第二閘極G2係與第m條第二閘極線GL2電性連接，排列於第n列次畫素中的第三次畫素SP3之第三閘極G3係與第m條第一閘極線GL1電性連接，且其第三汲極D3係與排列於第n+1列中的第一次畫素SP1之第一源極S1電性連接，以及排列於第n+1列次畫素中的第三次畫素SP3之第三閘極G3係與第m+1條第一閘極線GL1電性連接。
請再參考第3圖，並一併參考第1圖。第3圖繪示了本發明之畫素陣列之驅動訊號之時序圖。如第1圖與第3圖所示，第一閘極線GL1係用以提供第一閘極訊號VGL1
，第二閘極線GL2係用以提供第二閘極訊號VGL2
，資料線係用以提供資料訊號VDL
，且在不同時段下，資料訊號VDL
包括一第一資料訊號VDL1
、一第二資料訊號VDL2
與一第三資料訊號VDL3
。於第一時段t1內，第一閘極訊號VGL1
具有開啟位準，且第二閘極訊號VGL2
具有開啟位準，此時第一主動開關元件SW1、第二主動開關元件SW2與第三主動開關元件SW3均為開啟狀態，藉此第一資料訊號VDL1
會依序經由第三主動開關元件SW3與第一主動開關元件SW1傳遞至第一次畫素SP1。於第二時段t2內，第一閘極訊號VGL1
具有一關閉位準，且第二閘極訊號VGL2
具有開啟位準，此時第一主動開關元件SW1與第二主動開關元件SW2為開啟狀態而第三主動開關元件SW3為關閉狀態，藉此第二資料訊號VDL2
會經由第二主動開關元件SW2傳遞至第二次畫素SP2。於第三時段t3內，第一閘極訊號VGL1
具有開啟位準，且第二閘極訊號VGL2
具有關閉位準，此時第一主動開關元件SW1與第二主動開關元件SW2為關閉狀態而第三主動開關元件SW3為開啟狀態，藉此第三資料訊號VDL3
會經由第三主動開關元件SW3傳遞至第三次畫素SP3。
請參考第4圖，並一併參考第1圖與第2圖。第4圖繪示了本發明之第一較佳實施例之畫素陣列之示意圖。如第4圖所示，在本實施例中，位於同一列且分別位於資料線DL之兩側之第一次畫素SP1與第二次畫素SP2以及位於一相鄰列且與第一次畫素SP1位於資料線DL之同一側的第三次畫素SP3構成本實施例的畫素單元PU，且畫素單元PU係為一驅動畫素單元。舉例而言，排列於第n
+1
列次畫素中的第一次畫素SP1與第二次畫素SP2以及排列於第n
列次畫素中的第三次畫素SP3構成一個畫素單元PU，也就是說，上述三個次畫素係由第m條第一閘極線GL1、第m條第二閘極線GL2以及同一條資料線DL所驅動。同理，排列於第n
+2
列次畫素中的第一次畫素SP1與第二次畫素SP2以及排列於第n
+1
列次畫素中的第三次畫素SP3構成一個畫素單元PU，且上述三個次畫素係由第m+1條第一閘極線GL1、第m+1條第二閘極線GL2以及同一條資料線DL所驅動；排列於第n
+3
列次畫素中的第一次畫素SP1與第二次畫素SP2以及排列於第n
+2
列次畫素中的第三次畫素SP3構成一個畫素單元PU，且上述三個次畫素係由第m+2條第一閘極線GL1、第m+2條第二閘極線GL2以及同一條資料線DL所驅動，以此類推。另外，上述畫素單元PU之第一次畫素SP1、第二次畫素SP2以及第三次畫素SP3亦可同時為用以提供的不同顏色畫面並可組成一個全彩的畫面的顯示單元，但不以此為限。舉例而言，排列於同一列次畫素中的第一次畫素SP1、第二次畫素SP2與第三次畫素SP3可構成一顯示畫素單元DPU，也就是說，上述三個位於同一列且相鄰的第一次畫素SP1、第二次畫素SP2與第三次畫素SP3所分別提供的不同顏色畫面可組成一個全彩的畫面。由於位於同一列且相鄰的第一次畫素SP1、第二次畫素SP2與第三次畫素SP3彼此緊臨，因此可具有較佳的顯示效果。
由上述可知，在本實施例之畫素陣列中，一個畫素單元之三
個次畫素僅需利用三條訊號線(包括兩條閘極線與一條資料線)即可加以驅動。相較之下，習知畫素陣列之一個畫素單元之三個次畫素需要四條訊號線(例如一條閘極線與三條資料線，或是一條資料線與三條閘極線)共加以驅動。因此，本發明之畫素陣列可以減少四分之一的訊號線數目，故可大幅縮減驅動晶片的成本並提升開口率，進而提升顯示品質。
本發明之畫素陣列及畫素單元並不以上述實施例為限。下文將依序介紹本發明之其它較佳實施例之畫素陣列及畫素單元，且為了便於比較各實施例之相異處並簡化說明，在下文之各實施例中使用相同的符號標注相同的元件，且主要針對各實施例之相異處進行說明，而不再對重覆部分進行贅述。
請參考第5圖與第6圖。第5圖繪示了本發明之第一較佳實施例之變化實施例之畫素陣列之等效電路圖，第6圖繪示了本發明之第一較佳實施例之變化實施例之畫素陣列之示意圖。如第5圖與第6圖所示，在本變化實施例之畫素陣列1’中，第一次畫素SP1與第二次畫素SP2係設置於第二閘極線GL2之同一側(圖中之下側)，且第一閘極線GL1與第二閘極線GL2係設置於第三次畫素SP3以及第一次畫素SP1與第二次畫素SP2之間，亦即第三次畫素SP3係設置於第一閘極線GL1相對於第二閘極線GL2之另一側(圖中之上側)。第一次畫素SP1、第二次畫素SP2與第三次畫素SP3大體上具有相同的形狀，例如大體上為長方形，但不以此為限。此外，不同於第一實施例，第一次畫素SP1、第二次畫素SP2與第三次畫素SP3係設置於資料線DL之第一側(圖中之左側)。第一次畫素SP1與第二次畫素SP2係由第二閘極線GL2與資料線DL的驅動，而第三次畫素SP3係由第一閘極線GL1與資料線DL的驅動。換言之，本變化實施例之畫素陣列1’之第一次畫素SP1、第二次畫素SP2與第三次
畫素SP3可以利用上述連接方式與第一閘極線GL1、第二閘極線GL2與資料線DL連接，並僅需利用三條訊號線(包括兩條閘極線與一條資料線)以上述驅動方式加以驅動。另外，位於同一列且位於資料線DL之同一側之第一次畫素SP1與第二次畫素SP2以及位於一相鄰列且與第一次畫素SP1以及第二次畫素SP2位於資料線DL之同一側的第三次畫素SP3構成本實施例的畫素單元PU，且畫素單元PU係為一驅動畫素單元。舉例而言，排列於第n
+1
列次畫素中的第一次畫素SP1與第二次畫素SP2以及排列於第n
列次畫素中的第三次畫素SP3構成本實施例的畫素單元PU，也就是說，上述三個次畫素係由第m條第一閘極線GL1、第m條第二閘極線GL2以及同一條資料線DL所驅動。同理，排列於第n
+2
列次畫素中的第一次畫素SP1與第二次畫素SP2以及排列於第n
+1
列次畫素中的第三次畫素SP3構成一個畫素單元PU，上述三個次畫素係由第m+1條第一閘極線GL1、第m+1條第二閘極線GL2以及同一條資料線DL所驅動；排列於第n
+3
列次畫素中的第一次畫素SP1與第二次畫素SP2以及排列於第n
+2
列次畫素中的第三次畫素SP3構成一個畫素單元PU，上述三個次畫素係由第m+2條第一閘極線GL1、第m+2條第二閘極線GL2以及同一條資料線DL所驅動，以此類推。另外，上述畫素單元PU之第一次畫素SP1、第二次畫素SP2以及第三次畫素SP3亦可同時為用以提供的不同顏色畫面並可組成一個全彩的畫面的顯示單元，但不以此為限。舉例而言，排列於同一列次畫素中的第一次畫素SP1、第二次畫素SP2與第三次畫素SP3可構成一顯示畫素單元DPU，也就是說，上述三個位於同一列且相鄰的第一次畫素SP1、第二次畫素SP2與第三次畫素SP3所分別提供的不同顏色畫面可組成一個全彩的畫面。
請參考第7圖與第8圖。第7圖繪示了本發明之第二較佳實施例之畫素陣列之示意圖，第8圖繪示了本發明之第二較佳實施例之畫
素陣列之示意圖。如第7圖與第8圖所示，在第二實施例之畫素陣列2中，第一次畫素SP1與第二次畫素SP2係設置於第二閘極線GL2之同一側(圖中之下側)，第一閘極線GL1與第二閘極線GL2係設置於第三次畫素SP3以及第一次畫素SP1與第二次畫素SP2之間，且第一次畫素SP1係與資料線DL係緊臨設置。也就是說，第一次畫素SP1係與資料線DL之間未設置有次畫素。此外，第一次畫素SP1與第二次畫素SP2大體上具有相同的形狀例如大體上為正方形，且第三次畫素SP3係與第一次畫素SP1與第二次畫素SP2具有不同的形狀，例如第三次畫素SP3大體上為長方形。同樣地，第二實施例之畫素陣列2之第一次畫素SP1、第二次畫素SP2與第三次畫素SP3可以利用第一實施例所述之連接方式與第一閘極線GL1、第二閘極線GL2與資料線DL連接，並僅需利用三條訊號線(包括兩條閘極線與一條資料線)以上述驅動方式加以驅動。另外，位於同一列且分別位於資料線DL之兩側之第一次畫素SP1與第二次畫素SP2以及位於一相鄰列且與第一次畫素SP1位於資料線DL之同一側的第三次畫素SP3構成本實施例的畫素單元PU，且畫素單元PU係為一驅動畫素單元。舉例而言，排列於第n
+1
列次畫素中的第一次畫素SP1與第二次畫素SP2以及排列於第n
列次畫素中的第三次畫素SP3構成一個畫素單元PU，也就是說，上述三個次畫素係由第m條第一閘極線GL1、第m條第二閘極線GL2以及同一條資料線DL所驅動。同理，排列於第n
+2
列次畫素中的第一次畫素SP1與第二次畫素SP2以及排列於第n
+1
列次畫素中的第三次畫素SP3構成一個畫素單元PU，且上述三個次畫素係由第m+1條第一閘極線GL1、第m+1條第二閘極線GL2以及同一條資料線DL所驅動；排列於第n
+3
列次畫素中的第一次畫素SP1與第二次畫素SP2以及排列於第n
+2
列次畫素中的第三次畫素SP3構成一個畫素單元PU，且上述三個次畫素係由第m+2條第一閘極線GL1、第m+2條第二閘極線GL2以及同一條資料線DL所驅動，以此類推。另外，上
述畫素單元PU之第一次畫素SP1、第二次畫素SP2以及第三次畫素SP3亦可同時為用以提供的不同顏色畫面並可組成一個全彩的畫面的顯示單元，但不以此為限。舉例而言，排列於同一列次畫素中的第一次畫素SP1、第二次畫素SP2與第三次畫素SP3可構成一顯示畫素單元DPU，也就是說，上述三個位於同一列且相鄰的第一次畫素SP1、第二次畫素SP2與第三次畫素SP3所分別提供的不同顏色畫面可組成一個全彩的畫面。
綜上所述，本發明之畫素陣列與畫素單元之三個次畫素僅需利用三條訊號線(包括兩條閘極線與一條資料線)即可加以驅動，因此可大幅縮減驅動晶片的成本並提升開口率，進而提升顯示品質。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1‧‧‧畫素陣列
GL1‧‧‧第一閘極線
GL2‧‧‧第二閘極線
DL‧‧‧資料線
SP1‧‧‧第一次畫素
SP2‧‧‧第二次畫素
SP3‧‧‧第三次畫素
PE1‧‧‧第一畫素電極
SW1‧‧‧第一主動開關元件
G1‧‧‧第一閘極
S1‧‧‧第一源極
D1‧‧‧第一汲極
PE2‧‧‧第二畫素電極
SW2‧‧‧第二主動開關元件
G2‧‧‧第二閘極
S2‧‧‧第二源極
D2‧‧‧第二汲極
PE3‧‧‧第三畫素電極
SW3‧‧‧第三主動開關元件
G3‧‧‧第三閘極
S3‧‧‧第三源極
D3‧‧‧第三汲極
CE‧‧‧共通電極
CS1‧‧‧第一圖案化儲存電極
CS2‧‧‧第二圖案化儲存電極
CS3‧‧‧第三圖案化儲存電極
Clc‧‧‧液晶電容
Cst1‧‧‧第一儲存電容
Cst2‧‧‧第二儲存電容
Cst3‧‧‧第三儲存電容
CL‧‧‧儲存電極線
Claims (23)
- 一種畫素單元，適用於一顯示面板，該畫素單元包括：一第一閘極線；一第二閘極線；一資料線；一第一次畫素，包括：一第一畫素電極；以及一第一主動開關元件，包括一第一閘極、一第一源極與一第一汲極，其中該第一閘極係與該第二閘極線電性連接，該第一汲極係與該第一畫素電極電性連接；一第二次畫素，包括：一第二畫素電極；以及一第二主動開關元件，包括一第二閘極、一第二源極與一第二汲極，其中該第二閘極係與該第二閘極線電性連接，該第二源極係與該資料線電性連接，且該第二汲極係與該第二畫素電極電性連接；以及一第三次畫素，包括：一第三畫素電極；以及一第三主動開關元件，包括一第三閘極、一第三源極與一第三汲極，其中該第三閘極係與該第一閘極線電性連接，該第三源極係與該資料線電性連接，該第三汲極係分別與該第三畫素電極以及該第一源極電性連接。
- 如請求項1所述之顯示面板之畫素單元，其中該第一次畫素、該第二次畫素與該第三次畫素大體上具有相等的面積。
- 如請求項1所述之畫素單元，其中該第一閘極線係用以提供一第一閘極訊號，該第二閘極線係用以提供一第二閘極訊號，該資料線係用以提供一資料訊號，且該資料訊號包括一第一資料訊號、一第二資料訊號與一第三資料訊號。
- 如請求項3所述之畫素單元，其中於一第一時段內，該第一閘極訊號具有開啟位準，且該第二閘極訊號具有開啟位準，藉此該第一資料訊號會傳遞至該第一次畫素；於一第二時段內，該第一閘極訊號具有關閉位準，且該第二閘極訊號具有開啟位準，藉此該第二資料訊號會傳遞至該第二次畫素；於一第三時段內，該第一閘極訊號具有開啟位準，且該第二閘極訊號具有關閉位準，藉此該第三資料訊號會傳遞至該第三次畫素。
- 如請求項1所述之畫素單元，其中該第一閘極線與該第二閘極線係緊臨設置且大體上彼此平行，且該資料線係與該第一閘極線以及該第二閘極線大體上垂直設置。
- 如請求項1所述之畫素單元，其中該第一次畫素與該第二次畫素係設置於該第二閘極線之同一側，且該第一閘極線與該第二閘極線係設置於該第三次畫素以及該第一次畫素與該第二次畫素之間。
- 如請求項6所述之畫素單元，其中該第一次畫素與該第三次畫素係設置於該資料線之一第一側，而該第二次畫素係設置於該資料線之一第二側。
- 如請求項7所述之畫素單元，其中該第一次畫素、該第二次畫素與該第三次畫素大體上具有相同的形狀。
- 如請求項7所述之畫素單元，其中該第一次畫素與該資料線之間設置有另一相鄰之畫素單元之一第三次畫素。
- 如請求項7所述之畫素單元，其中該第一次畫素與該資料線係緊臨設置。
- 如請求項10所述之畫素單元，其中該第一次畫素與該第二次畫素大體上具有相同的形狀，且該第三次畫素係與該第一次畫素與該第二次畫素具有不同的形狀。
- 如請求項6所述之畫素單元，其中該第一次畫素、該第二次畫素與該第三次畫素係設置於該資料線之一第一側。
- 如請求項12所述之畫素單元，其中該第一次畫素、該第二次畫素與該第三次畫素大體上具有相同的形狀。
- 如請求項1所述之畫素單元，另包括：一第一圖案化儲存電極，大體上環繞該第一次畫素；一第二圖案化儲存電極，大體上環繞該第二次畫素；以及一第三圖案化儲存電極，大體上環繞該第三次畫素。
- 一種畫素陣列，適用於一顯示面板，該畫素陣列包括：複數條第一閘極線；複數條第二閘極線，其中該等第一閘極線與該等第二閘極線係以交替方式依序排列；一資料線，與該等第一閘極線以及該等第二閘極線相交；以及複數個第一次畫素、複數個第二次畫素與複數個第三次畫素，其排列 成複數列次畫素，各該列次畫素包括一第一次畫素、一第二次畫素與一第三次畫素，其中，各該第一次畫素包括一第一畫素電極與一第一主動開關元件，其中該第一主動開關元件包括一第一閘極、一第一源極與一第一汲極，該第一閘極與對應之該第二閘極線電性連接，該第一汲極係與該第一畫素電極電性連接，各該第二次畫素包括一第二畫素電極與一第二主動開關元件，其中該第二主動開關元件包括一第二閘極、一第二源極與一第二汲極，該第二閘極係與對應之該第二閘極線電性連接，該第二源極係與該資料線電性連接，且該第二汲極係與該第二畫素電極電性連接，各該第三次畫素包括一第三畫素電極與一第三主動開關元件，其中該第三主動開關元件包括一第三閘極、一第三源極與一第三汲極，該第三閘極係與對應之該第一閘極線電性連接，該第三源極係與該資料線電性連接，且該第三汲極係與該第三畫素電極以及對應之該第一源極電性連接，其中排列於第n+1列次畫素中的該第一次畫素之該第一閘極係與第m條該第二閘極線電性連接，排列於第n+1列次畫素中的該第二次畫素之該第二閘極係與第m條該第二閘極線電性連接，排列於第n列次畫素中的該第三次畫素之該第三閘極係與第m條該第一閘極線電性連接，且該第三汲極係與排列於第n+1列中的該第一次畫素之該第一源極電性連接，以及 排列於第n+1列次畫素中的該第三次畫素之該第三閘極係與第m+1條該第一閘極線電性連接。
- 如請求項15所述之畫素陣列，其中排列於第n+1列次畫素中的該第一次畫素與該第二次畫素以及排列於第n列中的該第三次畫素構成一驅動畫素單元，且排列於同一列次畫素中的相鄰的該第一次畫素、該第二次畫素與該第三次畫素構成一顯示畫素單元。
- 如請求項15所述之畫素陣列，其中各該列次畫素包含之該第一次畫素、該第二次畫素與該第三次畫素係設置於第m條該第二閘極線與第m+1條該第一閘極線之間。
- 如請求項15所述之畫素陣列，其中該第一閘極線係用以提供一第一閘極訊號，該第二閘極線係用以提供一第二閘極訊號，該資料線係用以提供一資料訊號，且該資料訊號包括一第一資料訊號、一第二資料訊號與一第三資料訊號，其中於一第一時段內，該第一閘極訊號具有開啟位準，且該第二閘極訊號具有開啟位準，藉此該第一資料訊號會傳遞至該第一次畫素；於一第二時段內，該第一閘極訊號具有關閉位準，且該第二閘極訊號具有開啟位準，藉此該第二資料訊號會傳遞至該第二次畫素；以及於一第三時段內，該第一閘極訊號具有開啟位準，且該第二閘極訊號具有關閉位準，藉此該第三資料訊號會傳遞至該第三次畫素。
- 如請求項15所述之畫素陣列，其中排列於第n+1列次畫素中的該第一次畫素與該第二次畫素係設置於該第二閘極線之同一側，且該第一閘極 線與該第二閘極線係設置於排列於第n列次畫素中的第三次畫素以及排列於第n+1列次畫素中的該第一次畫素與該第二次畫素之間。
- 如請求項19所述之畫素陣列，其中該第一次畫素與該第三次畫素係設置於該資料線之一第一側，而該第二次畫素係設置於該資料線之一第二側。
- 如請求項19所述之畫素陣列，其中該第一次畫素與該資料線係緊臨設置。
- 如請求項21所述之畫素陣列，其中該第一次畫素與該第二次畫素大體上具有相同的形狀，且該第三次畫素係與該第一次畫素與該第二次畫素具有不同的形狀。
- 如請求項19所述之畫素陣列，其中該第一次畫素、該第二次畫素與該第三次畫素係設置於該資料線之一第一側。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102103508A TWI473057B (zh) | 2013-01-30 | 2013-01-30 | 畫素單元及畫素陣列 |
| CN201310104861.XA CN103278985B (zh) | 2013-01-30 | 2013-03-28 | 像素单元及像素阵列 |
| US13/969,618 US8916879B2 (en) | 2013-01-30 | 2013-08-19 | Pixel unit and pixel array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102103508A TWI473057B (zh) | 2013-01-30 | 2013-01-30 | 畫素單元及畫素陣列 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201430802A TW201430802A (zh) | 2014-08-01 |
| TWI473057B true TWI473057B (zh) | 2015-02-11 |
Family
ID=49061553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102103508A TWI473057B (zh) | 2013-01-30 | 2013-01-30 | 畫素單元及畫素陣列 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8916879B2 (zh) |
| CN (1) | CN103278985B (zh) |
| TW (1) | TWI473057B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI610114B (zh) * | 2016-05-11 | 2018-01-01 | 曾世憲 | 畫素單元結構及其製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103197480B (zh) * | 2013-03-22 | 2015-07-01 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板 |
| CN103513483B (zh) * | 2013-10-28 | 2016-05-25 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN103744207B (zh) * | 2013-12-27 | 2016-09-28 | 深圳市华星光电技术有限公司 | 显示面板 |
| KR102263258B1 (ko) * | 2014-08-25 | 2021-06-10 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 구동 방법 |
| CN204374567U (zh) * | 2015-01-08 | 2015-06-03 | 京东方科技集团股份有限公司 | 一种像素结构、阵列基板、显示面板和显示装置 |
| CN106875890B (zh) * | 2017-04-27 | 2021-01-12 | 京东方科技集团股份有限公司 | 阵列基板、显示面板、显示设备及驱动方法 |
| KR102579347B1 (ko) * | 2018-03-02 | 2023-09-18 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이를 포함하는 전자 기기 |
| CN109656041B (zh) * | 2019-01-09 | 2021-02-12 | 惠科股份有限公司 | 一种显示面板及其驱动方法和显示装置 |
| TW202219929A (zh) * | 2020-10-06 | 2022-05-16 | 日商索尼半導體解決方案公司 | 顯示裝置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200912831A (en) * | 2007-09-13 | 2009-03-16 | Tpo Displays Corp | Display panel and electronic system utilizing the same |
| TW201033682A (en) * | 2009-03-13 | 2010-09-16 | Century Display Shenxhen Co | High image quality liquid crystal display panel |
| US20120249496A1 (en) * | 2011-03-30 | 2012-10-04 | Cheng-Chiu Pai | Pixel array of fringe field switching liquid crystal display panel and driving method thereof |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100620847B1 (ko) * | 2001-06-05 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이기판 및 그의 제조방법 |
| US7385223B2 (en) * | 2003-04-24 | 2008-06-10 | Samsung Sdi Co., Ltd. | Flat panel display with thin film transistor |
| KR100595453B1 (ko) * | 2003-11-29 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 수평전계방식 액정표시소자 |
| KR100945354B1 (ko) * | 2004-06-29 | 2010-03-08 | 엘지디스플레이 주식회사 | 화소영역외곽부에 블랙매트릭스가 형성된 ｃｏｔ구조액정표시장치 |
| KR101006450B1 (ko) * | 2004-08-03 | 2011-01-06 | 삼성전자주식회사 | 액정 표시 장치 |
| KR101196860B1 (ko) | 2006-01-13 | 2012-11-01 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101235698B1 (ko) * | 2006-03-20 | 2013-02-21 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 화상구현방법 |
| KR101286506B1 (ko) * | 2006-06-19 | 2013-07-16 | 엘지디스플레이 주식회사 | 액정 표시장치와 그의 구동방법 |
| TWI336804B (en) * | 2006-08-25 | 2011-02-01 | Au Optronics Corp | Liquid crystal display and operation method thereof |
| US8068202B2 (en) * | 2007-03-15 | 2011-11-29 | Sony Corporation | Liquid crystal device |
| CN101458429B (zh) * | 2007-12-12 | 2011-12-21 | 群康科技(深圳)有限公司 | 液晶显示器及其驱动方法 |
| CN101577071B (zh) * | 2008-05-11 | 2014-03-26 | Nlt科技股份有限公司 | 非矩形的像素阵列及具有该阵列的显示装置 |
| CN101592831B (zh) * | 2008-05-28 | 2012-11-28 | 群康科技(深圳)有限公司 | 液晶显示器及其驱动方法 |
| US8217875B2 (en) * | 2008-06-12 | 2012-07-10 | Samsung Electronics Co., Ltd. | Signal processing device for liquid crystal display panel and liquid crystal display including the signal processing device |
| CN101650500B (zh) * | 2008-08-12 | 2012-01-18 | 上海天马微电子有限公司 | 液晶显示面板及其驱动方法 |
| KR101269006B1 (ko) * | 2008-12-02 | 2013-05-29 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CN101526710B (zh) | 2009-04-21 | 2012-03-21 | 友达光电股份有限公司 | 像素阵列及显示面板 |
| CN101718931B (zh) | 2009-12-04 | 2011-06-15 | 友达光电股份有限公司 | 像素阵列 |
| KR101354386B1 (ko) * | 2010-12-07 | 2014-01-23 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CN102289123B (zh) * | 2011-09-22 | 2017-01-11 | 上海中航光电子有限公司 | 横向排列的像素结构 |
| JP5865134B2 (ja) * | 2012-03-15 | 2016-02-17 | 株式会社ジャパンディスプレイ | 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器 |
-
2013
- 2013-01-30 TW TW102103508A patent/TWI473057B/zh active
- 2013-03-28 CN CN201310104861.XA patent/CN103278985B/zh active Active
- 2013-08-19 US US13/969,618 patent/US8916879B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200912831A (en) * | 2007-09-13 | 2009-03-16 | Tpo Displays Corp | Display panel and electronic system utilizing the same |
| TW201033682A (en) * | 2009-03-13 | 2010-09-16 | Century Display Shenxhen Co | High image quality liquid crystal display panel |
| US20120249496A1 (en) * | 2011-03-30 | 2012-10-04 | Cheng-Chiu Pai | Pixel array of fringe field switching liquid crystal display panel and driving method thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI610114B (zh) * | 2016-05-11 | 2018-01-01 | 曾世憲 | 畫素單元結構及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140209932A1 (en) | 2014-07-31 |
| CN103278985A (zh) | 2013-09-04 |
| CN103278985B (zh) | 2015-08-05 |
| TW201430802A (zh) | 2014-08-01 |
| US8916879B2 (en) | 2014-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI473057B (zh) | 畫素單元及畫素陣列 | |
| TWI481937B (zh) | 顯示面板 | |
| TWI494675B (zh) | 立體顯示面板、顯示面板及其驅動方法 | |
| JP5368125B2 (ja) | 表示装置 | |
| US9349330B2 (en) | Pixel structure, liquid crystal display panel and driving method thereof | |
| WO2018054137A1 (zh) | 像素阵列、显示面板、显示装置 | |
| TWI548923B (zh) | 顯示面板及其畫素陣列 | |
| US20160299391A1 (en) | Rgbw tft lcd having reduce horizontal crosstalk | |
| TWI468829B (zh) | 畫素陣列 | |
| JPWO2007102382A1 (ja) | アクティブマトリクス基板、表示装置及びテレビジョン受像機 | |
| JP5342004B2 (ja) | 液晶表示装置 | |
| EP2618209B1 (en) | Active matrix substrate and electronic device comprising the same | |
| US11177292B2 (en) | Display device | |
| US20150187318A1 (en) | Display device | |
| WO2012002073A1 (ja) | 表示パネル及び表示装置 | |
| JP4978786B2 (ja) | 液晶表示装置 | |
| CN106814505B (zh) | 液晶显示装置 | |
| US9671656B2 (en) | Liquid crystal display | |
| JP2004145346A (ja) | 液晶表示装置及びその製造方法 | |
| JP2009063696A (ja) | 液晶表示装置 | |
| TW201508406A (zh) | 畫素陣列 | |
| KR20160128550A (ko) | 액정 표시 장치 | |
| US7755725B2 (en) | Transflective liquid crystal display panel | |
| JP4874599B2 (ja) | 液晶表示装置 | |
| WO2023015592A1 (zh) | 阵列基板及显示面板 |