CN102289123B - 横向排列的像素结构 - Google Patents

Abstract

本发明提供一种横向排列的像素结构，包括：水平相邻的两个主像素区，每个主像素区包括垂直相邻的三个次像素区；与两个主像素区一一对应的两条公共电极线，两条公共电极线中的一条公共电极线至少包括：第一边缘线，覆盖三个次像素区中一个次像素区上的像素电极的部分边缘，且为U形；第二边缘线，覆盖三个次像素区中另一个次像素区上的像素电极的部分边缘，且为U形；其中，所述三个次像素区中的一个次像素区与所述另一个次像素区垂直相邻；其中，第一边缘线的一个侧壁与第二边缘线的一个侧壁重叠，使所述第一边缘线和所述第二边缘线组合形成“S”形或者“E”形。使用该技术方案就不需要在两个次像素区之间设计悬浮的平行于栅极线的遮光线了。

Description

横向排列的像素结构

技术领域

本发明涉及显示技术领域，尤其是涉及一种横向排列的像素结构。

背景技术

现有技术中，显示面板的一个主像素区的三个子像素区的排列从左到右分别为R(红)，G(绿)，B(蓝)，其中，每个主像素区为正方形或者圆形，每个子像素区为长方形，且每个子像素区的短边与栅极线基本并行，每个子像素区的长边与数据线基本平行，通常这种子像素区的排列方式称为纵向排列。

通常，在3D显示中，为了让人的左右眼看到不同的图像，置于显示面板前的光栅格子需要纵向排列，其中，一个光栅格子的大小与一个主像素区的大小相近；由于光栅格子所在的玻璃板与显示面板组装时的对位误差，导致光栅格子可能会遮挡住某个颜色，比如遮挡了红色子像素区的部分面积，从而造成严重的颜色偏离和色差。为了解决这个问题，现有技术提供了横向排列的像素结构，即将各颜色子像素区横向排列，这样即使光栅格子所在的玻璃板与显示面板组装时有对位误差，三个颜色的子像素区都会被挡住相同的面积，虽然每个子像素区的透光量有所下降，但是三个子像素区所形成的颜色不会有偏移。

目前的像素横向排列方式包括以下几种：单栅极驱动的竖屏横用的像素横向排列方式和三栅极驱动的像素横向排列方式。现有技术中，对于横向排列的像素结构，其公共电极线通常与数据线平行，图1中示出了三栅极驱动的像素横向排列方式，从图1可以看出，公共电极线C与数据线D1和数据线D2平行，且覆盖次像素区的像素电极的边缘。

发明内容

本发明提供一种横向排列的像素结构及显示面板，其可适用于双栅极驱动。

有鉴于此，本发明实施例提供：

一种横向排列的像素结构，包括：

水平相邻的两个主像素区，每个主像素区包括垂直相邻的三个次像素区；

与两个主像素区一一对应的两条公共电极线，两条公共电极线中的一条公共电极线至少包括：

第一边缘线，所述第一边缘线覆盖三个次像素区中一个次像素区上的像素电极的部分边缘，且第一边缘线为U形；

第二边缘线，所述第二边缘线覆盖三个次像素区中另一个次像素区上的像素电极的部分边缘，且第二边缘线为U形；

其中，所述三个次像素区中的一个次像素区与所述另一个次像素区垂直相邻；其中，第一边缘线的一个侧壁与第二边缘线的一个侧壁重叠，使所述第一边缘线和所述第二边缘线组合形成“S”形或者“Ε”形。

一种横向排列的像素结构，包括：

垂直相邻的两个主像素区；其中，每个主像素区分别包括垂直相邻的三个次像素区；其中，所述垂直相邻的三个次像素区包括：第一次像素区、第二次像素区和第三次像素区；

用于与两个主像素区中的像素电极形成储存电容的公共电极线；其中，所述公共电极线至少包括：

第一边缘线，所述第一边缘线覆盖两个主像素区的一个主像素区中第三次像素区上的像素电极的部分边缘，且第一边缘线为U形；

第二边缘线，所述第二边缘线覆盖两个主像素区的另一个主像素区中第一次像素区上的像素电极的部分边缘，且第二边缘线为U形；

其中，第一边缘线的一个侧壁与第二边缘线的一个侧壁重叠，使所述第一边缘线和所述第二边缘线组合形成“S”形或者“Ε”形。

一种横向排列的像素结构，包括：

水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；

用于与两个主像素区中水平相邻的两个次像素区上的像素电极形成储存电容的公共电极线；其中，所述公共电极线至少包括：

第一边缘线，所述第一边缘线覆盖水平相邻的两个次像素区中一个次像素区上的像素电极的部分边缘，且第一边缘线为U形；

第二边缘线，所述第二边缘线覆盖水平相邻的两个次像素区中另一个次像素区上的像素电极的部分边缘，且第二边缘线为U形；

其中，第一边缘线的底部与第二边缘线的底部重叠，使所述第一边缘线和所述第二边缘线组合形成“H”形。

本发明实施例提供的公共电极线中分别覆盖两个次像素区上像素电极的部分边缘的第一边缘线和第二边缘线成U形，且第一边缘线的一个侧壁与第二边缘线的一个侧壁重叠，使第一边缘线和第二边缘线组合形成“S”形或者“Ε”形，或者，第一边缘线的底部与第二边缘线的底部重叠，使第一边缘线和第二边缘线组合形成“H”形，其中，第一边缘线和第二边缘线重叠的部分被两个次像素区所共用，用于为两个次像素区遮光，这样，就不需要在两个次像素区之间设计悬浮的平行于栅极线的遮光线了。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的一种三栅极驱动的横向排列的像素结构示意图；

图2是本发明实施例提供的一种双栅极驱动的横向排列像素结构示意图；

图3是本发明实施例提供的基于图2的像素结构具体示意图；

图4是本发明实施例提供的另一种双栅极驱动的横向排列的像素结构示意图；

图5是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图；

图6是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图；

图7是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图；

图8是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图；

图9是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图；

图10是本发明实施例提供的又一种双栅极驱动的横向排列的像素结构示意图；

图11是本发明实施例提供的一种带有公共电极线的双栅极驱动的横向排列的像素结构示意图；

图12是本发明实施例提供的另一种带有公共电极线的双栅极驱动的横向排列的像素结构示意图；

图13是本发明实施例提供的又一种带有公共电极线的双栅极驱动的横向排列的像素结构示意图；

图14是本发明实施例提供的又一种带有公共电极线的双栅极驱动的横向排列的像素结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种双栅极驱动的横向排列的像素结构，其包括：

多个像素单元，所述像素单元包括：

两条栅极线和三条数据线；其中，两条栅极线包括：第一栅极线和第二栅极线，三条数据线包括：顺序排列的第一数据线、第二数据线和第三数据线；其中，两条栅极线设置于基板上并沿着第一方向平行排列；三条数据线设置于基板上并沿着第二方向平行排列；两条栅极线与三条数据线交叉，在一种具体的实施方式中，第一方向与第二方向垂直；

水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；三个次像素区分别为R(红)，G(绿)和B(蓝)；每个次像素的长边与第一方向基本平行，每个次像素的短边与第二方向基本平行。

六个薄膜晶体管，分别设置于对应的次像素区内，即每个次像素区内有一个薄膜晶体管，每个薄膜晶体管包括源极、漏极和栅极；

其中，每条数据线分别与两个薄膜晶体管的源极电连接，使三条数据线与六个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同，即第一数据线所电连接的薄膜晶体管、与第二数据线所电连接的薄膜晶体管、与第三数据线所电连接的薄膜晶体管完全不同，这样，就可以使三条数据线与六个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。

本发明实施例提供的双栅极驱动的横向排列的像素结构包括双栅极驱动的横向排列的像素结构，其中，每条数据线分别与两个薄膜晶体管的源极电连接；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。采用这种像素结构，对于分辨率为m×n的屏，n为水平分辨率，m为垂直分辨率，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用。进一步的，本发明实施例提供的像素结构与现有的双栅极驱动的像素纵向排列方式所需要的栅极线和数据线相同，这样，源极驱动芯片、栅极驱动芯片的个数也相同，每条栅极线的驱动时间和驱动方式也可以相同，显示面板尺寸也可以相同，所以利用现有的双栅极驱动的纵向排列的像素结构的生产工艺就可以生产出本发明实施例提供的双栅极驱动的横向排列的像素结构。

为了使本发明实施例提供的技术方案更加清楚，如下实施例对本发明上述技术方案进行详细描述：

本发明实施例提供一种双栅极驱动的横向排列的像素结构，具体结构可如图2所示，其包括：多个像素单元，每个像素单元包括：

两条栅极线，即第一栅极线G1和第二栅极线G2；两条栅极线设置于基板上并沿着第一方向平行排列；

三条数据线，即顺序排列的第一数据线D1、第二数据线D2和第三数据线D3，三条数据线设置于基板上并沿着第二方向平行排列；第二方向基本垂直于第一方向。

两个主像素区，即第一主像素区和第二主像素区，其中，第一主像素区分别包括第一次像素区L1，第二次像素区L2和第三次像素区L3；第二主像素区分别包括第四次像素区L4，第五次像素区L5和第六次像素区L6。其中，P1、P2、P3、P4、P5、P6分别为第一次像素区L1、第二次像素区L2、第三次像素区L3、第四次像素区L4、第五次像素区L5和第六次像素区L6的透光区，每个次像素区的长边与第一方向基本平行，每个次像素区的短边与第二方向基本平行，其中，两个主像素区优选的包括两个红色次像素区、两个绿色次像素区和两个蓝色次像素，其中可以有多重组合方式；两个主像素区也可以包括任意种色彩次像素区的排列组合方式。

六个薄膜晶体管，分别设置于对应的次像素区内，即每个次像素区内有一个薄膜晶体管，如第一次像素区的薄膜晶体管T1，第二次像素区的薄膜晶体管T2，第三次像素区的薄膜晶体管T3，第四次像素区的薄膜晶体管T4，第五次像素区的薄膜晶体管T5，第六次像素区的薄膜晶体管T6，每个薄膜晶体管包括源极、漏极和栅极；

六个像素电极(图中未示出)，每个像素电极覆盖在对应的次像素区的透光区上，分别与对应的薄膜晶体管的漏极电连接；

其中，如图2所示，该实施例中，第一主像素区位于第一数据线与第二数据线之间；第二主像素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区；第二次像素区L2、第五次像素区L 5分别位于第一封闭区和第二封闭区内。

其中，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。

需要说明的是，次像素区可以为矩形区域，具体包括：第一边和第二边，第一栅极线G1和第二栅极线G2与次像素区的第一边平行，且分别设置于每个主像素区内的三个次像素区之间或者设置于各次像素区之外；第一数据线D1、第二数据线D2和第三数据线D3与次像素区的第二边平行，且分别设置于所述像素单元的两个主像素区之间或者设置于两个主像素区之外。在一种优选方式中，第一边为矩形区域的长边，第二边为矩形区域的短边，在另一种实施方式中，第一边为矩形区域的短边，第二边为矩形区域的长边。其中，两条栅极线、三条数据线的具体设置方式可参见后续图7至图13所对应部分的详细描述。

本发明实施例以两个主像素区为一个重复单位，每个主像素区包括三个次像素区(优选的一种组合为红色次像素区R、绿色次像素区G、蓝色次像素区B)，也就是最小的一个重复单位包含6个次像素区。一个最小重复单位中包括两个栅极线，三个数据线，六个薄膜晶体管，且每条数据线驱动两个次像素区，两个次像素区分别由不同的栅极线控制，采用这种像素结构，对于分辨率为m×n的屏，其需要的栅极线为2m条，其需要的数据线为3n/2条，这样，每条栅极线驱动时间缩短为单栅极驱动的竖屏横用的像素横向排列方式的二分之一，当分辨率比较高时普通的TFT也可以达到驱动要求，适于广泛应用。进一步的，本发明实施例提供的像素结构与现有的双栅极驱动的像素纵向排列方式所需要的栅极线和数据线相同，这样，源极驱动芯片、栅极驱动芯片的个数也相同，每条栅极线的驱动时间和驱动方式也可以相同，显示面板尺寸也可以相同，所以利用现有的双栅极驱动的纵向排列的像素结构的生产工艺就可以生产出本发明实施例提供的双栅极驱动的横向排列的像素结构，且本发明实施例提供的双栅极驱动的横向排列的像素结构更适合于3D显示。

图4示出了本发明实施例提供的一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于：第一数据线D1与薄膜晶体管T2和薄膜晶体管T3的源极电连接；薄膜晶体管T2的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T1和薄膜晶体管T6的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T4和薄膜晶体管T5的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T5的栅极与第二栅极线G2电连接。

图5示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于：第一数据线D1与薄膜晶体管T1和薄膜晶体管T3的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T2和薄膜晶体管T5的源极电连接；薄膜晶体管T2的栅极与第一栅极线G1电连接；薄膜晶体管T5的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T4和薄膜晶体管T6的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。

图6示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于：第一数据线D1与薄膜晶体管T1和薄膜晶体管T3的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T2和薄膜晶体管T5的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T4和薄膜晶体管T6的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。

图7示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于：第一主像素区位于第一数据线与第二数据线之间；第二主像素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区；第二次像素区L2和第三次像素区L3位于第一封闭区内，第五次像素区L5和第六次像素区L6位于第二封闭区内。具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。

图8示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于：第一主像素区位于第一数据线与第二数据线之间；第二主像素区位于第二数据线与第三数据线之间；两条栅极线和三条数据线交叉形成第一封闭区和第二封闭区；第一次像素区L1、第二次像素区L2和第三次像素区L3位于第一封闭区内，第四次像素区L4、第五次像素区L5和第六次像素区L6位于第二封闭区内。具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。

图9示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于：第一主像素区位于第一数据线的外侧，其中，第一数据线的外侧为第一数据线的背向第二数据线的一侧；第二主像素区位于第二数据线与第三数据线之间，具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。

图10示出了本发明实施例提供的另一种双栅极驱动的横向排列的像素结构，与图2所示实施例不同之处在于：第一主像素区位于第一数据线的外侧，其中，第一数据线的外侧为第一数据线的背向第二数据线的一侧；第二主像素区位于第三数据线的外侧，其中，第三数据线的外侧为第三数据线的背向第二数据线的一侧；具体的，第一数据线D1与薄膜晶体管T1和薄膜晶体管T2的源极电连接；薄膜晶体管T1的栅极与第一栅极线G1电连接；薄膜晶体管T2的栅极与第二栅极线G2电连接；第二数据线D2与薄膜晶体管T3和薄膜晶体管T4的源极电连接；薄膜晶体管T4的栅极与第一栅极线G1电连接；薄膜晶体管T3的栅极与第二栅极线G2电连接；第三数据线D3与薄膜晶体管T5和薄膜晶体管T6的源极电连接；薄膜晶体管T5的栅极与第一栅极线G1电连接；薄膜晶体管T6的栅极与第二栅极线G2电连接。

需要说明的是，上述各实施例提供的双栅极驱动的横向排列的像素结构中的次像素区的可以为长方形区域，此时，长方形区域的长边与栅极线平行，长方形区域的短边与数据线平行；或者，次像素区为非长方形区域，不影响本发明的实现。

本发明所描述的实例中栅极线、数据线、第一主像素区、第二主像素区间的位置变换及薄膜晶体管的连接关系仅为最佳实例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下所获得的所有其他实施例均属于本发明的保护范围。

本发明实施例提供一种带有公共电极线的横向排列的像素结构，其具体包括：

水平相邻的两个主像素区，每个主像素区包括垂直相邻的三个次像素区；

与两个主像素区一一对应的两条公共电极线，两条公共电极线中的一条公共电极线至少包括：

第一边缘线，所述第一边缘线覆盖三个次像素区中一个次像素区上的像素电极的部分边缘，且第一边缘线为U形；

第二边缘线，所述第二边缘线覆盖三个次像素区中另一个次像素区上的像素电极的部分边缘，且第二边缘线为U形；

其中，所述三个次像素区中的一个次像素区与所述另一个次像素区垂直相邻；第一边缘线的一个侧壁与第二边缘线的一个侧壁重叠，使所述第一边缘线和所述第二边缘线形成“S”形或者“Ε”形。

其中，第一边缘线可以是如下图11中的边缘线一301，或者，如下图12中的边缘线二3002；第二边缘线可以是如下图11中的边缘线二302，或者，如下图12中的边缘线三3003。

在一种方式中，所述三个次像素区中的一个次像素区与所述另一个次像素区之间没有栅极线。

可选的，该横向排列的像素结构还包括：所述横向排列的像素结构还包括：六个薄膜晶体管，分别设置于水平相邻的两个像素区中的次像素区内；两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。

其中，公共电极线与数据线位于第二金属层，栅极线位于第一金属层。

如下分两种情况对本发明实施例提供的技术方案进行详细介绍：

第一种情况：

如图11所示，该横向排列的像素结构具体包括：

水平相邻的两个主像素区，两个主像素区包括：第一主像素区10和第二主像素区20；其中，每个主像素区包括垂直相邻的三个次像素区；所述垂直相邻的三个次像素区包括：第一次像素区、第二次像素区和第三次像素区，这三个次像素区顺序放置；

六个薄膜晶体管，分别设置于水平相邻的两个像素区中的次像素区内；

两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接；

与第一主像素区10中的像素电极重叠形成储存电容的公共电极线具体包括：边缘线一301、边缘线二302、边缘线三303、非边缘线一304，具体的，

边缘线一301成U形，且边缘线一301覆盖三个次像素区中第一个次像素区上的像素电极的部分边缘，具体可以为：该U形的边缘线一301的两个侧壁覆盖该第一个次像素区上的像素电极中与栅极线平行的两个边，该U形的边缘线一301的底部覆盖该第一个次像素区上的像素电极中与数据线平行的一个边；

边缘线二302成U形，且边缘线二302覆盖三个次像素区中第二个次像素区上的像素电极的部分边缘；具体可以为：该U形的边缘线二302的两个侧壁覆盖该第二个次像素区上的像素电极中与栅极线平行的两个边，该U形的边缘线二302的底部覆盖该第二个次像素区上的像素电极中与数据线平行的一个边；

边缘线三303成U形，边缘线三303覆盖三个次像素区中第三个次像素区上的像素电极的部分边缘；具体可以为：该U形的边缘线三303的两个侧壁覆盖该第三个次像素区上的像素电极中与栅极线平行的两个边，该U形的边缘线三303的底部覆盖该第三个次像素区上的像素电极中与数据线平行的一个边；

其中，边缘线二302的一个侧壁和边缘线一301的一个侧壁重叠，使边缘线一301和边缘线二302组合形成S形或者“Ε”形；

非边缘线一304连接边缘线二302的另一个侧壁和边缘线三303的一个侧壁。

为了使公共电极线30贯穿第一主像素区10且能够与上下两个主像素区中的公共电极线连接，其中，上下两个主像素区为与第一主像素区10垂直相邻的两个主像素区，则该公共电极线30还包括：非边缘线二305，用于连接边缘线一301的另一个侧壁和与第一主像素区10垂直相邻的一个主像素区上的公共电极线；非边缘线三306，用于连接边缘线三303的另一个侧壁和与第一主像素区10垂直相邻的另一个主像素区上的公共电极线。

其中，次像素区可以为长方形，像素电极覆盖在次像素区上，所以像素电极也可以是长方形。

其中，两条栅极线包括：第一栅极线和第二栅极线；所述第一栅极线和第二栅极线分别设置于每个主像素区内的第二次像素区与第三次像素区之间和第一或第三次像素区的外侧，第一次像素区的外侧为背向第二次像素区的一侧，第三次像素区的外侧为背向第二次像素区的一侧。具体的，图11所示的第一栅极线G1位于第一次像素区的外侧，第一次像素区的外侧为背向第二次像素区的一侧，第二栅极线G2位于第二次像素区和第三次像素区之间。

其中，该实施例中，两条栅极线位于第一金属层，三条数据线和公共电极线位于第二金属层，因此，公共电极线可以跨过栅极线，由于三条数据线和公共电极线位于同一金属层，所以公共电极线和数据线需要保持一定距离。具体的，图11中的非边缘线一304、非边缘线二305和非边缘线三306分别与数据线平行；非边缘线一304跨过第二栅极线G2。

其中，由于第一栅极线G1位于第一次像素区的外侧，所以第一次像素区对应的薄膜晶体管的栅极与第一栅极线G1电连接，一种方式中，该第一次像素区对应的薄膜晶体管的源极与第一数据线D1电连接，此时，U形的边缘线一301的开口朝向第一数据线；另一种方式中，该第一次像素区对应的薄膜晶体管的源极与第二数据线D2电连接，此时，U形的边缘线一301的开口朝向第二数据线。

由于第二栅极线G2位于第二次像素区和第三次像素区之间，所以第二次像素区对应的薄膜晶体管的栅极与第二栅极线G2电连接。一种方式中，该第二次像素区对应的薄膜晶体管的源极与第一数据线D1电连接，此时，U形的边缘线二302的开口朝向第一数据线；另一种方式中，该第一次像素区对应的薄膜晶体管的源极与第二数据线D2电连接，此时，U形的边缘线二302的开口朝向第二数据线。

所以，当U形的边缘线一301的开口朝向第一数据线、U形的边缘线二302的开口朝向第一数据线时，边缘线一301和边缘线二302的一个侧壁重叠，形成“Ε”形。当U形的边缘线一301的开口朝向第二数据线、U形的边缘线二302的开口朝向第二数据线时，边缘线一301和边缘线二302的一个侧壁重叠，形成“Ε”形。当U形的边缘线一301的开口朝向第一数据线、U形的边缘线二302的开口朝向第二数据线时，边缘线一301和边缘线二302的一个侧壁重叠，形成“S”形。当U形的边缘线一301的开口朝向第二数据线、U形的边缘线二302的开口朝向第一数据线时，边缘线一301和边缘线二302的一个侧壁重叠，形成“S”形。

对于第三次像素区对应的薄膜晶体管，该第三次像素区对应的薄膜晶体管的栅极与第二栅极线G2电连接。一种方式中，该第三次像素区对应的薄膜晶体管的源极与第一数据线D1电连接，此时，U形的边缘线三303的开口朝向第一数据线；另一种方式中，该第三次像素区对应的薄膜晶体管的源极与第二数据线D2电连接，此时，U形的边缘线三303的开口朝向第二数据线。

可选的，次像素区可以为长方形，且长边与栅极线平行，则像素电极覆盖在次像素区上，所以像素电极也可以是长方形，此时，U形的边缘线一301、U形的边缘线二302、U形的边缘线三303的侧壁为长边，底部为短边。可选的，在其他实施方式中，次像素区也可以为正方形。

第二种情况，

如图12所示，该横向排列的像素结构包括：

水平相邻的两个主像素区，这两个主像素区包括：第一主像素区100和第二主像素区200；其中，每个主像素区包括垂直相邻的三个次像素区；所述垂直相邻的三个次像素区包括：第一次像素区、第二次像素区和第三次像素区，这三个次像素区顺序放置；

六个薄膜晶体管，分别设置于水平相邻的两个像素区中的次像素区内；

两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接；

与第一主像素区100中的像素电极重叠形成储存电容的公共电极线具体包括：边缘线一3001、边缘线二3002、边缘线三3003、非边缘线一3004，具体的，

边缘线一3001成U形，且边缘线一3001覆盖三个次像素区中第一个次像素区上的像素电极的部分边缘；具体可以为：该U形的边缘线一3001的两个侧壁覆盖该第一个次像素区上的像素电极中与栅极线平行的两个边，该U形的边缘线一3001的底部覆盖该第一个次像素区上的像素电极中与数据线平行的一个边；

边缘线二3002成U形，且边缘线二3002覆盖三个次像素区中第二个次像素区上的像素电极的部分边缘；具体可以为：该U形的边缘线二3002的两个侧壁覆盖该第二个次像素区上的像素电极中与栅极线平行的两个边，该U形的边缘线二3002的底部覆盖该第二个次像素区上的像素电极中与数据线平行的一个边；

边缘线三3003成U形，且边缘线三3003覆盖三个次像素区中第三个次像素区上的像素电极的部分边缘；具体可以为：该U形的边缘线三3003的两个侧壁覆盖该第三个次像素区上的像素电极中与栅极线平行的两个边，该U形的边缘线三3003的底部覆盖该第三个次像素区上的像素电极中与数据线平行的一个边；

其中，边缘线二3002的一个侧壁和边缘线三303的一个侧壁重叠，使边缘线二3002和边缘线三3003形成S形或者“Ε”形；

非边缘线一3004连接边缘线二3002的另一个侧壁和边缘线一3001的一个侧壁。

为了使公共电极线300贯穿第一主像素区10而能够与上下两个主像素区中的公共电极线连接，其中，上下两个主像素区为与第一主像素区100垂直相邻的两个主像素区，则该公共电极线300还包括：非边缘线二3005，用于连接边缘线一3001的另一个侧壁和与第一主像素区10垂直相邻的一个主像素区上的公共电极线；非边缘线三306，用于连接边缘线三303的另一个侧壁和与第一主像素区10垂直相邻的另一个主像素区上的公共电极线。

其中，两条栅极线包括：第一栅极线和第二栅极线；所述第一栅极线和第二栅极线分别设置于每个主像素区内的第一次像素区与第二次像素区之间或者设置于各次像素区之外。具体的，如图12所示，第一栅极线G1可以位于第一次像素区与第二次像素区之间，第二栅极线G2可以位于第三次像素区的外侧，其中，第三次像素区的外侧为背向第二次像素区的一侧。

其中，该实施例中，两条栅极线位于第一金属层，三条数据线和公共电极线位于第二金属层，因此，公共电极线可以跨过栅极线，由于三条数据线和公共电极线位于同一金属层，所以公共电极线和数据线需要保持一定距离。具体的，图12中的非边缘线一3004、非边缘线二3005和非边缘线三3006分别与数据线平行；非边缘线一3004跨过第一栅极线G1。

其中，第一栅极线G1可以位于第一次像素区与第二次像素区之间，所以对于第一次像素区对应的薄膜晶体管，该薄膜晶体管的栅极与第一栅极线G1电连接。在一种方式中，该薄膜晶体管的源极与第一数据线D1电连接，此时，U形的边缘线一3001的开口朝向第二数据线D2；在另一种方式中，该薄膜晶体管的源极与第二数据线D2电连接，此时，U形的边缘线一3001的开口朝向第一数据线D1。

由于第一栅极线G1可以位于第一次像素区与第二次像素区之间，所以对于第二次像素区对应的薄膜晶体管，该薄膜晶体管的栅极与第一栅极线G1电连接。在一种方式中，该薄膜晶体管的源极与第一数据线D1电连接，此时，U形的边缘线二3002的开口朝向第二数据线D2；在另一种方式中，该薄膜晶体管的源极与第二数据线D2电连接，此时，U形的边缘线二3002的开口朝向第一数据线D1。

由于第一栅极线G2位于第三次像素区之外，所以对于第三次像素区对应的薄膜晶体管，该薄膜晶体管的栅极与第二栅极线G2电连接。在一种方式中，该薄膜晶体管的源极与第一数据线D1电连接，此时，U形的边缘线三3003的开口朝向第二数据线D2；在另一种方式中，该薄膜晶体管的源极与第二数据线D2电连接，此时，U形的边缘线三3003的开口朝向第一数据线D1。

所以，当U形的边缘线二3002的开口、U形的边缘线三3003的开口都朝向第一数据线或者都朝向第二数据线时，边缘线二3002和边缘线三3003的一个侧壁重叠，形成“Ε”形。当U形的边缘线二3002的开口朝向第一数据线、U形的边缘线三3003的开口朝向第二数据线时，边缘线二3002和边缘线三3003的一个侧壁重叠，形成“S”形。当U形的边缘线二3002的开口朝向第二数据线、U形的边缘线三3003的开口朝向第一数据线时，边缘线二3002和边缘线三3003的一个侧壁重叠，形成“S”形。

可选的，次像素区可以为长方形，且长边与栅极线平行，则像素电极覆盖在次像素区上，所以像素电极也可以是长方形，此时，U形的边缘线一3001、U形的边缘线二3002、U形的边缘线三3003的侧壁为长边，底部为短边。可选的，在其他实施方式中，次像素区也可以为正方形。

本发明实施例提供的公共电极线中分别覆盖两个次像素区上像素电极的部分边缘的第一边缘线和第二边缘线成U形，且第一边缘线的一个侧壁与第二边缘线的一个侧壁重叠，使第一边缘线和第二边缘线组合形成“S”形或者“Ε”形，其中，第一边缘线和第二边缘线重叠的部分被两个次像素区所共用，用于为两个次像素区遮光，这样，就不需要在两个次像素区之间设计悬浮的平行于栅极线的遮光线了。

本发明实施例提供另一种横向排列的像素结构，其包括：

水平相邻的两个主像素区，其中，每个主像素区分别包括垂直相邻的三个次像素区；

用于与水平相邻的两个主像素区中水平相邻的两个次像素区上的像素电极形成储存电容的公共电极线；其中，所述公共电极线至少包括：

第一边缘线，所述第一边缘线覆盖水平相邻的两个次像素区中一个次像素区上的像素电极的部分边缘，且第一边缘线为U形；

第二边缘线，所述第二边缘线覆盖水平相邻的两个次像素区中另一个次像素区上的像素电极的部分边缘，且第二边缘线为U形；

其中，第一边缘线的底部与第二边缘线的底部重叠，使所述第一边缘线和所述第二边缘线连接后形成“H”形。

其中，水平相邻的两个次像素区之间没有数据线；或者，所述水平相邻的两个次像素区之间有数据线，且所述水平相邻的两个次像素区中没有与所述数据线电连接的薄膜晶体管。

其中，对于该实施例中的横向排列的像素结构，公共电极线和栅极线位于第一金属层，数据线位于第二金属层。

其中，所述横向排列的像素结构还包括：六个薄膜晶体管，分别设置于对应的次像素区内；两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。其中，这两个主像素区中水平相邻的两个次像素区对应的薄膜晶体管分别与两个次像素区各自外侧的数据线电连接。

如下结合图13，对该实施例提供的技术方案进行详细描述：

如图13所示，该横向排列的像素结构包括：

第一主像素区50和第二主像素区60；

六个薄膜晶体管，分别设置于水平相邻的两个像素区中的次像素区内；

两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。其中，三条数据线包括：第一数据线D1、第二数据线D2和第三数据线D3，其中，第一数据线D1位于第一主像素区的外侧，所述第一主像素区的外侧为第一主像素区背向第二主像素区的一侧，第二数据线D2位于第一主像素区和第二主像素区之间，第三数据线D3位于第二主像素区的外侧，其中，第二主像素区的外侧为第二主像素区背向第一主像素区的一侧。两条栅极线的分布方式本发明不做限制，可以参考图2、图3、图4-10的分布方式，在此不再赘述。

用于与水平相邻的两个主像素区中水平相邻的两个次像素区上的像素电极形成储存电容的公共电极线70，该公共电极线70具体包括：边缘线一701和边缘线二702，具体的，

边缘线一701成U形，且边缘线一701覆盖水平相邻的两个次像素区中一个次像素区上的像素电极的部分边缘；具体可以为：该U形的边缘线一701的两个侧壁覆盖该次像素区上的像素电极中与栅极线平行的两个边，该U形的边缘线一701的底部覆盖该次像素区上的像素电极中与数据线平行的一个边；

边缘线二702成U形，且边缘线二702覆盖水平相邻的两个次像素区中另一个次像素区上的像素电极的部分边缘；具体可以为：该U形的边缘线二702的两个侧壁覆盖该次像素区上的像素电极中与栅极线平行的两个边，该U形的边缘线二702的底部覆盖该次像素区上的像素电极中与数据线平行的一个边；

其中，边缘线一701的底部与边缘线二702的底部重叠，使边缘线一701和边缘线二702组合后形成“H”形。

该实施例中，水平相邻的两个次像素区中一个次像素区对应的薄膜晶体管的源极与第一数据线D1电连接，水平相邻的两个次像素区中另一个次像素区对应的薄膜晶体管的源极与第三数据线D3电连接。

需要说明的是，如图13所示，该横向排列的像素结构还包括：第三主像素区80和第四主像素区90，其中，覆盖第一主像素区50的第三次像素区503上像素电极部分边缘的公共电极线成U形，且U形开口方向朝向第二数据线，覆盖第三主像素区80的第一次像素区801上像素电极部分边缘的公共电极线成U形，且该U形开口方向朝向第一数据线，如图13所示，覆盖第一主像素区50的第三次像素区503上像素电极部分边缘的公共电极线的一个侧壁与覆盖第三主像素区80的第一次像素区801上像素电极部分边缘的公共电极线的一个侧壁重叠，使覆盖第一主像素区50的第三次像素区503上像素电极部分边缘的公共电极线和覆盖第三主像素区80的第一次像素区801上像素电极部分边缘的公共电极线组合后成S形；

覆盖第二主像素区60的第三次像素区603上像素电极部分边缘的公共电极线的一个侧壁与覆盖第四主像素区90的第一次像素区901上像素电极部分边缘的公共电极线的一个侧壁重叠，使覆盖第二主像素区60的第三次像素区603上像素电极部分边缘的公共电极线和覆盖第四主像素区90的第一次像素区901上像素电极部分边缘的公共电极线组合后成S形。

其中，如图13所示，两个S形中间的横段相连接。

可选的，覆盖第一主像素区50的第三次像素区503上像素电极部分边缘的公共电极线的开口方向可以朝向第一数据线，覆盖第三主像素区80的第一次像素区801上像素电极部分边缘的公共电极线的开口朝向为第一数据线，这两个公共电极线的一个侧壁重叠形成E形；或者，覆盖第二主像素区60的第三次像素区603上像素电极部分边缘的公共电极线的一个侧壁与覆盖第四主像素区90的第一次像素区901上像素电极部分边缘的公共电极线的一个侧壁重叠形成E形，两个E形中间的横段相连接。

本发明实施例提供的公共电极线中分别覆盖两个次像素区上像素电极的部分边缘的第一边缘线和第二边缘线成U形，且第一边缘线的底部与第二边缘线的底部重叠，使第一边缘线和第二边缘线组合形成“H”形，其中，第一边缘线和第二边缘线重叠的部分被两个次像素区所共用，用于为两个次像素区遮光，这样，就不需要在两个次像素区之间设计悬浮的平行于数据线的遮光线了。

本发明实施例提供又一种横向排列的像素结构，其包括：

垂直相邻的两个主像素区；其中，每个主像素区分别包括垂直相邻的三个次像素区；其中，所述垂直相邻的三个次像素区包括：第一次像素区、第二次像素区和第三次像素区，这三个次像素区顺序放置；

用于与两个主像素区中的像素电极形成储存电容的公共电极线；其中，所述公共电极线至少包括：

第一边缘线，所述第一边缘线覆盖一个主像素区中第三次像素区上的像素电极的部分边缘，且第一边缘线为U形；

第二边缘线，所述第二边缘线覆盖另一个主像素区中第一次像素区上的像素电极的部分边缘，且第二边缘线为U形；

其中，第一边缘线的一个侧壁与第二边缘线的一个侧壁重叠，使所述第一边缘线和所述第二边缘线形成“S”形或者“Ε”形。

其中，所述一个主像素区的第三次像素区与所述另一个主像素区的第一次像素区之间没有栅极线。

其中，该实施例中公共电极线与数据线位于同一层，即第二金属层，栅极线位于第一金属层。

其中，垂直相邻的两个主像素区包括：第一主像素区和第三主像素区，可选的，该横向排列的像素结构具体包括：

两个像素结构，所述两个像素结构包括：第一像素结构和第二像素结构；所述第一像素结构包括：水平相邻的第一主像素区和第二主像素区；所述第二像素结构包括：水平相邻的第三主像素区和第四主像素区，其中，第二主像素区和第四主像素区垂直相邻；

每个像素结构中包括：六个薄膜晶体管，分别设置于水平相邻的两个主像素区中的次像素区内；两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。

其中，上述两个像素结构均可以采用图2、图3、图4-图10的像素结构，只要满足垂直相邻的两个主像素区之间没有栅极线即可，即垂直相邻的一个主像素区的第三次像素区与另一个主像素区的第一次像素区之间没有栅极线。

如下，结合图14，对该实施例提供的技术方案进行详细介绍：

第一主像素区、第二主像素区、第三主像素区和第四主像素区分别用标号500、600、700、800示出，具体的，第一像素结构中的两条栅极线设置于第一主像素区内的相邻次像素区之间；所述第二像素结构中的两条栅极线设置于第三主像素区内的相邻次像素区之间。该图16中，第一像素结构中的两条栅极线(标号901、902示出)中的一条位于第一次像素区和第二次像素区之间，另一条位于第二次像素区和第三次像素区之间。类似的，第二像素结构中的两条栅极线(标号903、904示出)中的一条位于第一次像素区和第二次像素区之间，另一条位于第二次像素区和第三次像素区之间

具体的，第一像素结构中三条数据线具体包括：第一数据线D1、第二数据线D2和第三数据线D3；其中，所述第一数据线位于第一主像素区的外侧，所述第一主像素区的外侧是背向第二主像素区的一侧；所述第二数据线位于第一主像素区和第二主像素区之间；所述第三数据线位于第二主像素区的外侧，所述第二主像素区的外侧是背向第一主像素区的一侧；

当所述第一主像素区的第三次像素区内的薄膜晶体管的源极和所述第三主像素区的第一次像素区内的薄膜晶体管的源极都与第一数据线电连接时，所述第一边缘线和所述第二边缘线组合形成“Ε”形，U形的第一边缘线的开口朝向第一数据线，U形的第二边缘线的开口朝向第一数据线；

当所述第一主像素区的第三次像素区内的薄膜晶体管的源极和所述第三主像素区的第一次像素区内的薄膜晶体管的源极都与第二数据线电连接时，所述第一边缘线和所述第二边缘线组合形成“Ε”形，U形的第一边缘线的开口朝向第二数据线，U形的第二边缘线的开口朝向第二数据线；

当所述第一主像素区的第三次像素区内的薄膜晶体管的源极与第一数据线电连接，且所述第三主像素区的第一次像素区内的薄膜晶体管的源极与第二数据线电连接，所述第一边缘线和所述第二边缘线组合形成“S”形；U形的第一边缘线的开口朝向第一数据线，U形的第二边缘线的开口朝向第二数据线；

当所述第一主像素区的第三次像素区内的薄膜晶体管的源极与第二数据线电连接，且所述第三主像素区的第一次像素区内的薄膜晶体管的源极与第一数据线电连接，所述第一边缘线和所述第二边缘线组合形成“S”形；U形的第一边缘线的开口朝向第二数据线，U形的第二边缘线的开口朝向第一数据线。

本发明实施例提供的贯穿垂直相邻的两个主像素区的公共电极线中，分别覆盖这两个主像素区相邻的两个次像素区上像素电极部分边缘的第一边缘线和第二边缘线成U形，且第一边缘线的一个侧壁与第二边缘线的一个侧壁重叠，使第一边缘线和第二边缘线组合形成“S”形或者“Ε”形，其中，第一边缘线和第二边缘线重叠的部分被两个次像素区所共用，用于为两个次像素区遮光，这样，就不需要在两个次像素区之间设计悬浮的平行于栅极线的遮光线了。

相应的，本发明实施例还提供一种显示面板，包括：第一基板、第二基板和位于第一基板和第二基板之间的液晶层，其中，所述第一基板上设置有上述任意一个带有公共电极线的横向排列的像素结构。其中，第一基板可以是TFT基板；第二基板可以是彩色滤光片(Color filter，CF)基板。

以上对本发明实施例所提供的横向排列的像素结构和显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (14)

1.一种横向排列的像素结构，其特征在于，包括：多个重复单元；每个所述重复单元包括水平相邻的两个主像素区；

每个主像素区包括垂直相邻的三个次像素区；

与两个主像素区一一对应的两条公共电极线，两条公共电极线中的一条公共电极线至少包括：

第一边缘线，所述第一边缘线覆盖三个次像素区中一个次像素区上的像素电极的部分边缘，且第一边缘线为U形；

第二边缘线，所述第二边缘线覆盖三个次像素区中另一个次像素区上的像素电极的部分边缘，且第二边缘线为U形；

其中，所述三个次像素区中的一个次像素区与所述另一个次像素区垂直相邻；其中，第一边缘线的一个侧壁与第二边缘线的一个侧壁重叠，使所述第一边缘线和所述第二边缘线组合形成“S”形或者“Ε”形；

所述横向排列的像素结构还包括：

六个薄膜晶体管，分别设置于水平相邻的两个主像素区中的次像素区内；

两条栅极线和三条数据线；

其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。

2.根据权利要求1所述的像素结构，其特征在于，

所述三个次像素区中的一个次像素区与所述另一个次像素区之间没有栅极线。

3.根据权利要求1所述的像素结构，其特征在于，

所述垂直相邻的三个次像素区包括第一次像素区、第二次像素区和第三次像素区；

所述第一边缘线覆盖所述第一次像素区上的像素电极的部分边缘，且第一边缘线为U形；

所述第二边缘线覆盖所述第二次像素区上的像素电极的部分边缘，且第二边缘线为U形。

4.根据权利要求3所述的像素结构，其特征在于，

两条栅极线包括：第一栅极线和第二栅极线；

第一栅极线设置于第一次像素区的外侧，所述第一次像素区的外侧是背向第二次像素区的一侧；

第二栅极线设置于第二次像素区与第三次像素区之间；

所述第一主像素区的第一次像素区内薄膜晶体管的栅极与第一栅极线电连接，所述第一主像素区的第二次像素区内薄膜晶体管的栅极与第二栅极线电连接。

5.根据权利要求4所述的像素结构，其特征在于，

水平相邻的两个主像素区包括：第一主像素区和第二主像素区；

三条数据线包括：第一数据线、第二数据线和第三数据线，其中，所述第一数据线位于第一主像素区的外侧，所述第一主像素区的外侧是背向第二主像素区的一侧；所述第二数据线位于第一主像素区和第二主像素区之间；所述第三数据线位于第二主像素区的外侧，所述第二主像素区的外侧是背向第一主像素区的一侧；

当所述第一主像素区的第一次像素区内的薄膜晶体管的源极和所述第一主像素区的第二次像素区内的薄膜晶体管的源极都与第一数据线电连接时，所述第一边缘线和所述第二边缘线组合形成“Ε”形，U形的第一边缘线的开口朝向第一数据线，U形的第二边缘线的开口朝向第一数据线；

当所述第一主像素区的第一次像素区内的薄膜晶体管的源极和所述第一主像素区的第二次像素区内的薄膜晶体管的源极都与第二数据线电连接时，所述第一边缘线和所述第二边缘线组合形成“Ε”形，U形的第一边缘线的开口朝向第二数据线，U形的第二边缘线的开口朝向第二数据线；

当所述第一主像素区的第一次像素区内的薄膜晶体管的源极与第一数据线电连接，且所述第一主像素区的第二次像素区内的薄膜晶体管的源极与第二数据线电连接，所述第一边缘线和所述第二边缘线组合形成“S”形；U形的第一边缘线的开口朝向第一数据线，U形的第二边缘线的开口朝向第二数据线；

当所述第一主像素区的第一次像素区内的薄膜晶体管的源极与第二数据线电连接，且所述第一主像素区的第二次像素区内的薄膜晶体管的源极与第一数据线电连接，所述第一边缘线和所述第二边缘线组合形成“S”形；U形的第一边缘线的开口朝向第二数据线，U形的第二边缘线的开口朝向第一数据线。

6.根据权利要求1所述的像素结构，其特征在于，

所述第一边缘线覆盖所述第二次像素区上的像素电极的部分边缘，且第一边缘线为U形；

所述第二边缘线覆盖所述第三次像素区上的像素电极的部分边缘，且第一边缘线为U形。

7.根据权利要求6所述的像素结构，其特征在于，

两条栅极线包括：第一栅极线和第二栅极线；

第一栅极线设置于第一次像素区与第二次像素区之间；

第二栅极线设置于第三次像素区的外侧，所述第三次像素区的外侧是背向第二次像素区的一侧；

所述第一主像素区的第二次像素区内薄膜晶体管的栅极与第一栅极线电连接，所述第一主像素区的第三次像素区内薄膜晶体管的栅极与第二栅极线电连接。

8.根据权利要求7所述的像素结构，其特征在于，

水平相邻的两个主像素区包括：第一主像素区和第二主像素区；

三条数据线包括：第一数据线、第二数据线和第三数据线，其中，所述第一数据线位于第一主像素区的外侧，所述第一主像素区的外侧是背向第二主像素区的一侧；所述第二数据线位于第一主像素区和第二主像素区之间；所述第三数据线位于第二主像素区的外侧，所述第二主像素区的外侧是背向第一主像素区的一侧；

当所述第一主像素区的第二次像素区内的薄膜晶体管的源极和所述第一主像素区的第三次像素区内的薄膜晶体管的源极都与第一数据线电连接时，所述第一边缘线和所述第二边缘线组合形成“Ε”形，U形的第一边缘线的开口朝向第一数据线，U形的第二边缘线的开口朝向第一数据线；

当所述第一主像素区的第二次像素区内的薄膜晶体管的源极和所述第一主像素区的第三次像素区内的薄膜晶体管的源极都与第二数据线电连接时，所述第一边缘线和所述第二边缘线组合形成“Ε”形，U形的第一边缘线的开口朝向第二数据线，U形的第二边缘线的开口朝向第二数据线；

当所述第一主像素区的第二次像素区内的薄膜晶体管的源极与第一数据线电连接，且所述第一主像素区的第三次像素区内的薄膜晶体管的源极与第二数据线电连接，所述第一边缘线和所述第二边缘线组合形成“S”形；U形的第一边缘线的开口朝向第一数据线，U形的第二边缘线的开口朝向第二数据线；

当所述第一主像素区的第二次像素区内的薄膜晶体管的源极与第二数据线电连接，且所述第一主像素区的第三次像素区内的薄膜晶体管的源极与第一数据线电连接，所述第一边缘线和所述第二边缘线组合形成“S”形；U形的第一边缘线的开口朝向第二数据线，U形的第二边缘线的开口朝向第一数据线。

9.一种横向排列的像素结构，其特征在于，包括：多个重复单元；每个所述重复单元包括垂直相邻的两个主像素区；

其中，每个主像素区分别包括垂直相邻的三个次像素区；其中，所述垂直相邻的三个次像素区包括：第一次像素区、第二次像素区和第三次像素区；

用于与两个主像素区中的像素电极形成储存电容的公共电极线；其中，所述公共电极线至少包括：

第一边缘线，所述第一边缘线覆盖两个主像素区的一个主像素区中第三次像素区上的像素电极的部分边缘，且第一边缘线为U形；

第二边缘线，所述第二边缘线覆盖两个主像素区的另一个主像素区中第一次像素区上的像素电极的部分边缘，且第二边缘线为U形；

其中，第一边缘线的一个侧壁与第二边缘线的一个侧壁重叠，使所述第一边缘线和所述第二边缘线组合形成“S”形或者“Ε”形；且所述第一边缘线和所述第二边缘线重叠的部分被所述一个主像素区中第三次像素区和所述另一个主像素区中第一次像素区所共用，为所述一个主像素区中第三次像素区和所述另一个主像素区中第一次像素区遮光；

其中，垂直相邻的两个主像素区包括：第一主像素区和第三主像素区，

该横向排列的像素结构具体包括：

两个像素结构，所述两个像素结构包括：第一像素结构和第二像素结构；所述第一像素结构包括：水平相邻的第一主像素区和第二主像素区；所述第二像素结构包括：水平相邻的第三主像素区和第四主像素区，其中，第二主像素区和第四主像素区垂直相邻；

每个像素结构中包括：六个薄膜晶体管，分别设置于水平相邻的两个主像素区中的次像素区内；两条栅极线和三条数据线；其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。

10.根据权利要求9所述的像素结构，其特征在于，

其中，所述一个主像素区的第三次像素区与所述另一个主像素区的第一次像素区之间没有栅极线。

11.根据权利要求9所述的像素结构，其特征在于，

所述第一像素结构中的两条栅极线分别设置于第一主像素区内的相邻次像素区之间；

所述第二像素结构中的两条栅极线分别设置于第三主像素区内的相邻次像素区之间。

12.根据权利要求9所述的像素结构，其特征在于，

第一像素结构中三条数据线包括：第一数据线、第二数据线和第三数据线；其中，所述第一数据线位于第一主像素区的外侧，所述第一主像素区的外侧是背向第二主像素区的一侧；所述第二数据线位于第一主像素区和第二主像素区之间；所述第三数据线位于第二主像素区的外侧，所述第二主像素区的外侧是背向第一主像素区的一侧；

当所述第一主像素区的第三次像素区内的薄膜晶体管的源极和所述第三主像素区的第一次像素区内的薄膜晶体管的源极都与第一数据线电连接时，所述第一边缘线和所述第二边缘线组合形成“Ε”形，U形的第一边缘线的开口朝向第一数据线，U形的第二边缘线的开口朝向第一数据线；

当所述第一主像素区的第三次像素区内的薄膜晶体管的源极和所述第三主像素区的第一次像素区内的薄膜晶体管的源极都与第二数据线电连接时，所述第一边缘线和所述第二边缘线组合形成“Ε”形，U形的第一边缘线的开口朝向第二数据线，U形的第二边缘线的开口朝向第二数据线；

当所述第一主像素区的第三次像素区内的薄膜晶体管的源极与第一数据线电连接，且所述第三主像素区的第一次像素区内的薄膜晶体管的源极与第二数据线电连接，所述第一边缘线和所述第二边缘线组合形成“S”形；U形的第一边缘线的开口朝向第一数据线，U形的第二边缘线的开口朝向第二数据线；

当所述第一主像素区的第三次像素区内的薄膜晶体管的源极与第二数据线电连接，且所述第三主像素区的第一次像素区内的薄膜晶体管的源极与第一数据线电连接，所述第一边缘线和所述第二边缘线组合形成“S”形；U形的第一边缘线的开口朝向第二数据线，U形的第二边缘线的开口朝向第一数据线。

13.一种横向排列的像素结构，其特征在于，包括：多个重复单元；每个所述重复单元包括水平相邻的两个主像素区；

其中，每个主像素区分别包括垂直相邻的三个次像素区；

用于与两个主像素区中水平相邻的两个次像素区上的像素电极形成储存电容的公共电极线；其中，所述公共电极线至少包括：

第一边缘线，所述第一边缘线覆盖水平相邻的两个次像素区中一个次像素区上的像素电极的部分边缘，且第一边缘线为U形；

第二边缘线，所述第二边缘线覆盖水平相邻的两个次像素区中另一个次像素区上的像素电极的部分边缘，且第二边缘线为U形；

其中，第一边缘线的底部与第二边缘线的底部重叠，使所述第一边缘线和所述第二边缘线组合形成“H”形；且所述第一边缘线和所述第二边缘线重叠的部分被所述水平相邻的两个次像素区中一个次像素区上和所述水平相邻的两个次像素区中另一个次像素区所共用，为所述水平相邻的两个次像素区中一个次像素区上和所述水平相邻的两个次像素区中另一个次像素区遮光；

所述横向排列的像素结构还包括：

六个薄膜晶体管，分别设置于对应的次像素区内；

两条栅极线和三条数据线；

其中，每条数据线分别与两个薄膜晶体管的源极电连接，其中，不同的数据线所电连接的薄膜晶体管不同；与同一条数据线电连接的两个薄膜晶体管的栅极分别与不同的栅极线电连接。

14.根据权利要求13所述的像素结构，其特征在于，

所述水平相邻的两个次像素区之间没有数据线；

或者，

所述水平相邻的两个次像素区之间有数据线，且所述水平相邻的两个次像素区中没有与所述数据线电连接的薄膜晶体管。