CN107731151A - 阵列基板及显示装置 - Google Patents

Abstract

一种阵列基板及显示装置，阵列基板包括：显示区和非显示区；显示区包括第一子显示区和若干第二子显示区，非显示区包括第一子非显示区、第二子非显示区和若干第三子非显示区组，每一第三子非显示区组包括一对第三子非显示区，第一子显示区设置有多行像素驱动电路，第一子非显示区设置有多个第一扫描电路，第二子非显示区分别设置有多个第二扫描电路和第三扫描电路，第二子显示区也设置有多行像素驱动电路，且在同一第三子非显示区组中的两个第三子非显示区中，其中一个第三子非显示区设置有多个第一扫描驱动电路，另一个第三子非显示区设置有多个第二扫描驱动电路。上述阵列基板及显示装置，较大尺寸、超高清分辨率显示装置能够正常显示。

Description

阵列基板及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板及显示装置。

背景技术

随着显示产品市场的发展，高屏占比的显示产品已成为趋势。受限于听筒、摄像头和传感器等结构不能设置于显示装置下方的原因，显示装置的边缘位置需要做一个缺口，以避让听筒、摄像头和传感器等结构的设置，形成异形显示装置，例如凹形显示装置。

现有技术中显示装置的核心部件阵列基板包括显示区和围绕显示区设置的非显示区。显示区上设置多行的像素驱动电路，用于将显示数据写入并输出为像素的发光数据，非显示区上的一侧上设置第一扫描电路与像素驱动电路连接，用于控制像素驱动电路的显示数据写入，非显示区上的另一侧上设置第二扫描电路与像素驱动电路连接，用于控制像素的发光。

为了使异形显示装置正常显示，现有技术中，在缺口两侧的显示区的外围的两侧非显示区上分别相对设置有第一扫描电路和第二扫描电路，即在缺口附近的每一个小尺寸的显示区的两侧都分别设置有第一扫描电路第二扫描电路，而在未开设有缺口的大尺寸的显示区的两侧也分别设置有第一扫描电路和第二扫描电路。其中，第一扫描电路和第二扫描电路具体为由多个晶体管和电容组成的移位寄存器单元。根据第一扫描电路和第二扫描电路的功能不同，在实际情况中，第一扫描电路的尺寸大于第二扫描电路的尺寸。

在非显示区设置第一扫描电路和第二扫描电路需要布线空间，为了实现窄边框的需求，非显示区的宽度设计得通常较窄，由于第一扫描电路的尺寸大于第二扫描电路的尺寸，因此非显示区的尺寸是由第一扫描电路的尺寸决定的，通常通过减小第一扫描电路的尺寸，来实现窄边框设计。然而第一扫描电路的尺寸越小，其驱动能力也越小。在显示装置中，第一扫描电路的驱动能力非常重要，如果第一扫描电路的驱动能力不足，将导致显示装置无法正常显示。

在异形显示装置中，同时为了实现窄边框的设计，非显示区的宽度设计得较窄，且第一扫描电路的尺寸也尽量小。对于缺口两侧的每一个显示区来说，由于其尺寸较小，其两侧的非显示区上设置的第一扫描电路的驱动能力能够满足小尺寸的显示区的需求，而对于未开设缺口的显示区来说，由于其尺寸较大，仅在其中一侧的非显示区上设置第一扫描电路，其驱动能力则无法满足大尺寸的显示区的需求。如果将第一扫描电路尺寸增加，布线空间需要增加，则非显示区的尺寸也需要增加，则显示区的尺寸则减小，不符合窄边框的设计。

发明内容

基于此，有必要针对在异形显示装置中，第一扫描电路的驱动能力能满足缺口两侧的宽度较小的显示区，但不能满足未开设缺口的宽度较大的显示区的显示的技术问题，提供一种阵列基板及显示装置。

一种阵列基板，包括：显示区和围绕所述显示区设置的非显示区；所述显示区包括第一子显示区和若干第二子显示区，每一所述第二子显示区均位于所述第一子显示区的同一侧且间隔设置，以使每两个所述第二子显示区之间形成一缺口；所述非显示区包括第一子非显示区、第二子非显示区和若干第三子非显示区组，所述第一子非显示区和所述第二子非显示区分别位于所述第一子显示区相对的两侧，每一所述第三子非显示区组包括一对第三子非显示区；各所述第二子显示区与各所述第三子非显示区组一一对应；每一所述第三子非显示区组中的两个所述第三子非显示区分别位于所对应的所述第二子显示区的相对两侧，且相邻两个所述第三子非显示区组间隔设置；其中，所述第一子显示区设置有多行像素驱动电路，所述像素驱动电路用于将显示数据写入并输出为像素的发光数据，所述第一子非显示区设置有多个第一扫描电路，每一所述第一扫描电路与同行的所述像素驱动电路连接，所述第一扫描电路用于控制所述像素驱动电路的显示数据写入，所述第二子非显示区分别设置有多个第二扫描电路和第三扫描电路，每一所述第二扫描电路与同行的所述像素驱动电路连接，每一所述第三扫描电路与同行的所述像素驱动电路连接，所述第二扫描电路用于控制所述像素的发光，所述第三扫描电路用于控制所述像素驱动电路的显示数据写入，所述第三扫描电路的尺寸小于所述第一扫描电路的尺寸；所述第二子显示区也设置有多行所述像素驱动电路，且在同一所述第三子非显示区组中的两个所述第三子非显示区中，其中一个所述第三子非显示区设置有多个所述第一扫描驱动电路，每一所述第一扫描电路与同行的所述像素驱动电路连接，另一个所述第三子非显示区设置有多个第二扫描驱动电路，每一所述第二扫描电路与同行的所述像素驱动电路连接。

在其中一个实施例中，所述第三扫描电路与所述第二扫描电路的尺寸之和等于所述第一扫描电路的尺寸。

在其中一个实施例中，所述缺口的形状为三角形、矩形、梯形或半椭圆形中的一种。

在其中一个实施例中，所述显示区的各个边角均倒角化。

在其中一个实施例中，所述非显示区的各个边角均倒角化。

在其中一个实施例中，所述显示区包括两个第二子显示区，两个所述第二子显示区均位于所述第一子显示区的同一侧且间隔设置，以使两个所述第二子显示区之间形成所述缺口。

在其中一个实施例中，所述显示区的形状为凹字形。

在其中一个实施例中，所述非显示区的形状为镂空的凹字形，所述显示区的形状与所述镂空的部分相匹配。

在其中一个实施例中，所述第一子非显示区、所述第二子非显示区和所述第三子非显示区的宽度均相等。

一种显示装置，包括如上任一实施例所述的阵列基板。

上述阵列基板及显示装置，第一子显示区为常规的未开设缺口的显示区域，显示区域的宽度尺寸较大，第一子非显示区和第二子非显示区分别位于所述第一子显示区相对的两侧，在第一子非显示区设置第一扫描电路与像素驱动电路连接，在第二子非显示区设置第二扫描电路与像素驱动电路连接，并且，在第二子非显示区还设置与第一扫描电路功能相同的第三扫描电路，用于弥补第一扫描电路对于尺寸较大的显示区的驱动能力的不足，使得较大尺寸、超高清分辨率显示装置能够正常显示。

附图说明

图1为一个实施例中阵列基板的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

例如，一种阵列基板，包括：显示区和围绕所述显示区设置的非显示区；所述显示区包括第一子显示区和若干第二子显示区，每一所述第二子显示区均位于所述第一子显示区的同一侧且间隔设置，以使每两个所述第二子显示区之间形成一缺口；所述非显示区包括第一子非显示区、第二子非显示区和若干第三子非显示区组，所述第一子非显示区和所述第二子非显示区分别位于所述第一子显示区相对的两侧，每一所述第三子非显示区组包括一对第三子非显示区；各所述第二子显示区与各所述第三子非显示区组一一对应；，且每一所述第三子非显示区组中的两个所述第三子非显示区分别位于所对应的所述第二子显示区的相对两侧，且相邻两个所述第三子非显示区组间隔设置；其中，所述第一子显示区设置有多行像素驱动电路，所述像素驱动电路用于将显示数据写入并输出为像素的发光数据，所述第一子非显示区设置有多个第一扫描电路，每一所述第一扫描电路与同行的所述像素驱动电路连接，所述第一扫描电路用于控制所述像素驱动电路的显示数据写入，所述第二子非显示区分别设置有多个第二扫描电路和第三扫描电路，每一所述第二扫描电路与同行的所述像素驱动电路连接，每一所述第三扫描电路与同行的所述像素驱动电路连接，所述第二扫描电路用于控制所述像素的发光，所述第三扫描电路用于控制所述像素驱动电路的显示数据写入，所述第三扫描电路的尺寸小于所述第一扫描电路的尺寸；所述第二子显示区也设置有多行所述像素驱动电路，且在同一所述第三子非显示区组中的两个所述第三子非显示区中，其中一个所述第三子非显示区设置有多个所述第一扫描驱动电路，每一所述第一扫描电路与同行的所述像素驱动电路连接，另一个所述第三子非显示区设置有多个第二扫描驱动电路，每一所述第二扫描电路与同行的所述像素驱动电路连接。

上述阵列基板，第一子显示区为常规的未开设缺口的显示区域，显示区域的宽度尺寸较大，第一子非显示区和第二子非显示区分别位于所述第一子显示区相对的两侧，在第一子非显示区设置第一扫描电路与像素驱动电路连接，在第二子非显示区设置第二扫描电路与像素驱动电路连接，并且，在第二子非显示区还设置与第一扫描电路功能相同的第三扫描电路，用于弥补第一扫描电路对于尺寸较大的显示区的驱动能力的不足，使得较大尺寸、超高清分辨率显示装置能够正常显示。

为了便于理解本发明的阵列基板，一个例子是，请参阅图1，一种阵列基板10，包括：显示区100和围绕显示区100设置的非显示区200。显示区100用于通过像素发光以显示，非显示区200用于集成设置电路，以控制显示区100的像素发光。

显示区100包括第一子显示区110和若干第二子显示区120，每一第二子显示区120均位于第一子显示区110的同一侧且间隔设置，以使每两个第二子显示区120之间形成一缺口101。亦可理解为，显示区100的一侧沿第一方向凹陷形成若干缺口101，未凹陷形成缺口101的部分为第一子显示区110，凹陷形成缺口101的部分，于缺口101的周围分别成为若干个第二子显示区120。例如，第一方向为与显示区100的一侧垂直的方向。第一子显示区110和第二子显示区120均用于通过像素发光以显示，缺口101用于避让听筒、摄像头和传感器等结构的设置，以使听筒、摄像头和传感器等结构不被阵列基板遮挡。例如，缺口101的形状为三角形、矩形、梯形或半椭圆形中的一种，但不限于此。又例如，缺口101也可为其它多边形形状，以配合听筒、摄像头和传感器等结构所需的空间。例如，显示区100包括两个第二子显示区120，两个第二子显示区120均位于第一子显示区110的同一侧且间隔设置，以使两个第二子显示区120之间形成缺口101。例如，显示区100的形状为凹字形。例如，显示区100的各个边角均倒角化。

非显示区200包括第一子非显示区210、第二子非显示区220和若干第三子非显示区组，第一子非显示区210和第二子非显示区220分别位于第一子显示区110相对的两侧，每一第三子非显示区组包括一对第三子非显示区230；各第二子显示区120与各第三子非显示区组一一对应；，且每两个第三子非显示区230分别位于所对应的第二子显示区120的相对两侧，且相邻两个第三子非显示区组间隔设置，即相邻两个第三子非显示区230包围第二子显示区230或缺口101。亦可理解为，第一子非显示区210和第二子非显示区220包围第一子显示区110，每一第三非显示区组包围一第二子显示区120。例如，非显示区200的形状为中间镂空的凹字形，显示区100的形状与镂空的部分相匹配，即非显示区200镂空的部分的形状为凹字形，中间镂空的部分恰好与显示区100的形状契合。例如，第一子非显示区210、第二子非显示区220和第三子非显示区230的宽度均相等。可以理解，第一子非显示区210、第二子非显示区220和第三子非显示区230具有相同的布线空间。第一子非显示区210、第二子非显示区220和第三子非显示区230均用于集成设置相应功能的电路，以协同控制显示区的像素发光。例如，非显示区200的各个边角均倒角化。

其中，第一子显示区110设置有多行像素驱动电路300，像素驱动电路300用于将显示数据写入并输出为像素的发光数据，即像素驱动电路300用于在收到显示数据写入的指令时将显示数据写入，并且在收到像素发光的指令时根据写入的显示数据发光。具体地，像素驱动电路300包括多个晶体管以及电容、发光单元等多个电子元件。需要说明的是，本发明并不涉及像素驱动电路的改进，像素驱动电路为现有技术，在此不再赘述。

第一子非显示区210设置有多个第一扫描电路400，每一第一扫描电路400与同行的像素驱动电路300连接，第一扫描电路400用于控制像素驱动电路300的显示数据写入，即第一扫描电路400用于发送显示数据写入指令给像素驱动电路300，使像素驱动电路300将显示数据写入。例如，各第一扫描电路400分别与一像素驱动电路300的位置相对应，即每一行像素驱动电路300均对应设置有一个第一扫描电路400，该第一扫描电路400与该行的像素驱动电路300在同一直线上。

例如，每一行的第一扫描电路400与像素驱动电路300之间通过一扫描线连接，第一扫描电路400通过扫描线连接至像素驱动电路300的其中一个晶体管。具体地，第一扫描电路400为第一移位寄存器单元，第一移位寄存器单元包括多个晶体管以及电容，每一不同行的第一扫描电路400之间，也即第一移位寄存器单元之间相互级联，上一级的第一移位寄存器单元的输出扫描信号作为下一级的第一移位寄存器单元的输入信号，且所有级的第一移位寄存器单元共用时钟信号和电源信号。且第一移位寄存器单元输出信号给像素驱动电路300的其中一个晶体管，用于控制像素驱动电路300的显示数据写入。需要说明的是，本发明并不涉及第一扫描电路，亦即级联的第一移位寄存器单元的改进，第一扫描电路为现有技术，在此不再赘述。

第二子非显示区220分别设置有多个第二扫描电路500和第三扫描电路600，每一第二扫描电路500与同行的像素驱动电路300连接，每一第三扫描电路600与同行的像素驱动电路300连接，第二扫描电路500用于控制像素的发光，第三扫描电路600用于控制像素驱动电路300的显示数据写入，亦可以理解为，第三扫描电路600与第一扫描电路400的功能相同。例如，各第二扫描电路500分别与一像素驱动电路300的位置相对应，即每一行像素驱动电路300均对应设置有一个第二扫描电路500，该第二扫描电路500与该行的像素驱动电路300在同一直线上。例如，各第三扫描电路600分别与一像素驱动电路300的位置相对应，即每一行像素驱动电路300均对应设置有一个第三扫描电路600，该第三扫描电路600与该行的像素驱动电路300在同一直线上。

例如，每一行的第二扫描电路500与像素驱动电路300之间通过一扫描线连接，第二扫描电路500通过扫描线连接至像素驱动电路300的其中一个晶体管。具体地，第二扫描电路500为第二移位寄存器单元，第二移位寄存器单元包括多个晶体管以及电容，每一不同行的第二扫描电路500之间，也即第二移位寄存器单元之间相互级联，上一级的第二移位寄存器单元的输出扫描信号作为下一级的第二移位寄存器单元的输入信号，且所有级的第二移位寄存器单元共用时钟信号和电源信号。且第二移位寄存器单元输出信号给像素驱动电路的其中一个晶体管，用于控制像素的发光。需要说明的是，本发明并不涉及第二扫描电路，亦即级联的第二移位寄存器单元的改进，第二扫描电路为现有技术，在此不再赘述。

例如，与第一扫描电路400相同，每一行的第三扫描电路600与像素驱动电路300之间通过一扫描线连接，第三扫描电路600通过扫描线连接至像素驱动电路300的其中一个晶体管。具体地，第三扫描电路600为第三移位寄存器单元，第三移位寄存器单元包括多个晶体管以及电容，每一不同行的第三扫描电路600之间，也即第三移位寄存器单元之间相互级联，上一级的第三移位寄存器单元的输出扫描信号作为下一级的第三移位寄存器单元的输入信号，且所有级的第三移位寄存器单元共用时钟信号和电源信号。且第三移位寄存器单元输出信号给像素驱动电路300的其中一个晶体管，用于控制像素驱动电路300的显示数据写入。需要说明的是，本发明并不涉及第三扫描电路，亦即级联的第三移位寄存器单元的改进，第三扫描电路为现有技术，在此不再赘述。

第三扫描电路600的尺寸小于第一扫描电路400的尺寸，亦可以理解为，第三扫描电路600的第三移位寄存器单元中所使用的晶体管以及其余电子元器件的尺寸小于第一扫描电路400的第三移位寄存器单元中所使用的晶体管以及其余电子元器件的尺寸，使得第三扫描电路600整体占用空间少，所需要的布线空间少。且本领域技术人员知道，根据第一扫描电路400和第二扫描电路500的功能及原理结构设计，第二扫描电路500的尺寸小于第一扫描电路400的尺寸。而为了匹配人们的视觉，非显示区200相对称设计，即在非显示区200所需要的布线空间由占用空间较大的第一扫描电路400的尺寸决定。这样，由于根据第一扫描电路400所需的布线空间决定非显示区200的宽度，对于第一扫描电路400来说可以合理利用，而对于第二扫描电路500来说，并不需要全部利用该非显示区200的空间，通过在设置有第二扫描电路500的非显示区200增加设置第三扫描电路600，合理利用了非显示区200的空间，且仍然能够根据第一扫描电路400来实现窄边框设计，在没有增加非显示区200空间的基础上，第一扫描电路400和第三扫描电路600共同增加了阵列基板在大尺寸的显示区100的驱动能力，使显示装置显示正常。

第二子显示区120也设置有多行像素驱动电路300，且在同一第三子非显示区组中的两个第三子非显示区230中，其中一个第三子非显示区230设置有多个第一扫描驱动电路400，每一第一扫描电路400与同行的像素驱动电路300连接，另一个第三子非显示区230设置有多个第二扫描驱动电路500，每一第二扫描电路500与同行的像素驱动电路300连接。亦可以理解为，每一第二子显示区120两侧的两个第三子非显示区230分别设置第一扫描驱动电路400和第二扫描驱动电路500。这样，每一第二子显示区120的像素驱动电路300均可同时与第一扫描电路400和第二扫描电路500连接，能够正常显示。由于第二子显示区120的尺寸较小，仅在其中一侧设置第一扫描电路400即可满足阵列基板的驱动能力，使显示装置显示正常，并不需要额外设置第三扫描电路600。

例如，如图1所示，与第一子非显示区210位于同一侧的第三子非显示区230设置有多个第一扫描电路400，位于缺口101邻近第一子非显示区210的第三子非显示区230设置有多个第二扫描电路500；与第二子非显示区220位于同一侧的第三子非显示区230设置有多个第三扫描电路500，位于缺口101邻近第二子非显示区220的第三子非显示区230设置有多个第一扫描电路400。

为了合理利用非显示区，以增加显示范围，例如，第三扫描电路与第二扫描电路的尺寸之和等于第一扫描电路的尺寸。由于第三扫描电路与第一扫描电路的功能相同，第三扫描电路仅仅作为弥补第一扫描电路的驱动能力不足而设计的，因此，可以根据驱动能力的分配来设计对应第三扫描电路和第一扫描电路的驱动能力的尺寸，使第三扫描电路与第二扫描电路的尺寸之和等于第一扫描电路的尺寸。这样，可以尽可能的利用第一子非显示区和第二子非显示区的空间，以将非显示区尺寸尽量减小，以增大显示区的显示范围。

本发明还公开一种显示装置，该显示装置包括根据如上任一实施例的阵列基板。例如，显示装置可为液晶显示装置，显示装置也可为有机发光显示装置。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板，其特征在于，包括：显示区和围绕所述显示区设置的非显示区；

所述显示区包括第一子显示区和若干第二子显示区，每一所述第二子显示区均位于所述第一子显示区的同一侧且间隔设置，以使每两个所述第二子显示区之间形成一缺口；

所述非显示区包括第一子非显示区、第二子非显示区和若干第三子非显示区组，所述第一子非显示区和所述第二子非显示区分别位于所述第一子显示区相对的两侧，每一所述第三子非显示区组包括一对第三子非显示区；各所述第二子显示区与各所述第三子非显示区组一一对应；每一所述第三子非显示区组中的两个所述第三子非显示区分别位于所对应的所述第二子显示区的相对两侧，且相邻两个所述第三子非显示区组间隔设置；其中，

所述第一子显示区设置有多行像素驱动电路，所述像素驱动电路用于将显示数据写入并输出为像素的发光数据，所述第一子非显示区设置有多个第一扫描电路，每一所述第一扫描电路与同行的所述像素驱动电路连接，所述第一扫描电路用于控制所述像素驱动电路的显示数据写入，所述第二子非显示区分别设置有多个第二扫描电路和第三扫描电路，每一所述第二扫描电路与同行的所述像素驱动电路连接，每一所述第三扫描电路与同行的所述像素驱动电路连接，所述第二扫描电路用于控制所述像素的发光，所述第三扫描电路用于控制所述像素驱动电路的显示数据写入，所述第三扫描电路的尺寸小于所述第一扫描电路的尺寸；

所述第二子显示区也设置有多行所述像素驱动电路，且在同一所述第三子非显示区组中的两个所述第三子非显示区中，其中一个所述第三子非显示区设置有多个所述第一扫描驱动电路，每一所述第一扫描电路与同行的所述像素驱动电路连接，另一个所述第三子非显示区设置有多个第二扫描驱动电路，每一所述第二扫描电路与同行的所述像素驱动电路连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述第三扫描电路与所述第二扫描电路的尺寸之和等于所述第一扫描电路的尺寸。

3.根据权利要求1所述的阵列基板，其特征在于，所述缺口的形状为三角形、矩形、梯形或半椭圆形中的一种。

4.根据权利要求1所述的阵列基板，其特征在于，所述显示区的各个边角均倒角化。

5.根据权利要求4所述的阵列基板，其特征在于，所述非显示区的各个边角均倒角化。

6.根据权利要求1所述的阵列基板，其特征在于，所述显示区包括两个第二子显示区，两个所述第二子显示区均位于所述第一子显示区的同一侧且间隔设置，以使两个所述第二子显示区之间形成所述缺口。

7.根据权利要求6所述的阵列基板，其特征在于，所述显示区的形状为凹字形。

8.根据权利要求7所述的阵列基板，其特征在于，所述非显示区的形状为镂空的凹字形，所述显示区的形状与所述镂空的部分相匹配。

9.根据权利要求1所述的阵列基板，其特征在于，所述第一子非显示区、所述第二子非显示区和所述第三子非显示区的宽度均相等。

10.一种显示装置，其特征在于，包括根据权利要求1至9中任一项所述的阵列基板。