CN105425486B - 一种阵列基板和显示面板 - Google Patents
一种阵列基板和显示面板 Download PDFInfo
- Publication number
- CN105425486B CN105425486B CN201510920429.7A CN201510920429A CN105425486B CN 105425486 B CN105425486 B CN 105425486B CN 201510920429 A CN201510920429 A CN 201510920429A CN 105425486 B CN105425486 B CN 105425486B
- Authority
- CN
- China
- Prior art keywords
- line
- row
- film transistor
- switch
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
本发明提供一种阵列基板和一种显示面板,其中,所述阵列基板具有显示区域和非显示区域,包括:数据线、扫描线;多条数据线和多条扫描线交叉限定出的多个子像素单元;至少一条扫描信号传输线。其中,至少一条所述扫描线通过串联的第一开关及第二开关和所述扫描信号传输线连接;当所述第一开关和所述第二开关均导通时,所述扫描信号传输线上的信号传输至所述至少一条扫描线;当所述第一开关或所述第二开关断开时,所述至少一条扫描线和所述扫描信号传输线信号断开。如此,可以取代现有技术中并非显示区域的VSR电路或者扫描线驱动芯片,节约了阵列基板和显示面板的非显示区域面积,进一步缩小了边框区域,实现了显示面板的窄边框。
Description
技术领域
本发明涉及显示技术领域,更为具体的说,涉及一种阵列基板和包含该阵列基板显示面板。
背景技术
随着液晶显示技术的不断发展,液晶显示面板(Liquid Crystal Display,LCD)已被大量地应用在手机、平板电脑等电子终端中。液晶显示面板的周边为不具有显示像素的非显示区域,用于排布扫描线驱动芯片或者制作垂直移位寄存器(Vertical ShiftRegister,VSR),因为VSR器件多、结构复杂、占用空间大,因此非显示区域一般要预留出较大的空间。
请参考图1,图1为现有技术中一种阵列基板100的结构示意图。阵列基板100,具有显示区域11和除显示区域11之外的非显示区域。VSR元器件12设置于所述非显示区域,其中,左右非显示区域的宽度s为1000um,所述VSR元器件12占据的宽度d为500um。
图1仅是以具有VSR驱动电路的阵列基板为例进行说明,阵列基板两侧的VSR驱动电路占用了较大的非显示区域的面积。此外,当非显示区域不设置VSR驱动电路,而设置扫描线驱动芯片,占用非显示区域的面积将更大,使显示面板的边框区域较大,无法满足用户对窄边框化的需求。
发明内容
本发明提供一种阵列基板、显示面板及显示装置,以实现显示面板的窄边框。
第一方面,本发明提供的一种阵列基板,具有显示区域和非显示区域,包括:
M条数据线和N条扫描线,所述M条数据线和所述N条扫描线交叉限定出多个子像素单元,其中,M>1,N>1,M、N为正整数;
至少一条扫描信号传输线;
其中,至少一条所述扫描线通过串联的第一开关及第二开关和所述扫描信号传输线连接;
当所述第一开关和所述第二开关均导通时,所述扫描信号传输线上的信号传输至所述至少一条扫描线;
当所述第一开关或所述第二开关断开时,所述至少一条扫描线和所述扫描信号传输线信号断开。
第二方面,本发明提供的一种显示面板,包括第一方面所述的阵列基板。
本发明中将至少一条扫描线通过串联的第一开关及第二开关和扫描信号传输线连接,通过控制第一开关和第二开关的导通与断开,从而控制扫描信号传输线给该扫描线传输信号。如此,可以取代现有技术中的VSR电路或者扫描线驱动芯片,降低了工艺制作难度和成本,同时节约了阵列基板和显示面板的非显示区域面积,进一步缩小了边框区域,实现了显示面板的窄边框。
附图说明
图1为现有技术中一种阵列基板100的结构示意图。
图2为本发明提供的一种阵列基板101的结构示意图。
图3为本发明提供的另一种阵列基板102的结构示意图。
图4为图3中H部的放大图。
图5为图3中J部的放大图。
图6为本发明提供的一种显示面板200的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容,且均采用非常简化的形式及非精准的比率,仅用以方便、清晰地辅助说明本发明实施例的目的。为叙述方便,下文中所称的“左”“右”“上”“下”与附图本身的左、右、上、下方向一致,但并不对本发明的结构起限定作用。
实施例一
请参考图2,图2为本发明提供的一种阵列基板101的结构示意图。所述阵列基板101具有显示区域10和非显示区域11,包括,数据线12、扫描线13、扫描信号传输线14、第一开关R和第二开关T。所述数据线为M条,所述扫描线为N条,所述M条数据线和所述N条扫描线交叉限定出多个子像素单元,其中,M>1,N>1,且M、N为正整数。
所述扫描线13和所述数据线12分别与所述子像素单元的控制单元连接,在显示阶段,所述扫描线13控制所述子像素单元和对应的所述数据线12导通,所述数据线12向所述子像素单元传输信号。所述扫描信号传输线14、所述第一开关R和所述第二开关T设置在所述非显示区域11。
其中,至少一条所述扫描线13通过与其串联的第一开关R及第二开关T和所述扫描信号传输线14连接;当所述第一开关R和所述第二开关T均导通时,所述扫描信号传输线14上的信号传输至所述该条扫描线13;当所述第一开关R或所述第二开关T断开时,所述该条扫描线13和所述扫描信号传输线14信号断开。所述第一开关R和所述第二开关T分别通过不同的数据线控制导通或者断开;所述数据线不用于与所述第一开关R和所述第二开关T串联的扫描线所在行的子像素单元提供信号。所述第一开关R为第一薄膜晶体管,所述第二开关T为第二薄膜晶体管,同一条所述扫描信号传输线14上连接的所述第一薄膜晶体管和所述第二薄膜晶体管均为同类型薄膜晶体管。
在一帧的显示画面中,显示的原理为从上往下逐行扫描显示,所述第一薄膜晶体管的源极与第a行扫描线连接,所述第一薄膜晶体管的栅极与第b条数据线连接,所述第一薄膜晶体管的漏极连接所述第二薄膜晶体管的源极;所述第二薄膜晶体管的栅极与第c条数据线连接,所述第二薄膜晶体管的漏极与所述扫描信号传输线连接,即所述第二薄膜晶体管为设置于所述扫描信号传输线上的一个开关;所述第b条数据线为用于给所述第a+1行扫描线所在行的子像素单元提供信号,但不用于给所述第a+1行之前的扫描线所在行的子像素单元提供信号;所述第c条数据线为用于给所述第a+3行扫描线所在行的子像素单元提供信号,但不用于给所述第a+3行之前的扫描线所在行的子像素单元提供信号;所述第a+1行扫描线和所述第a+3行扫描线所在行的数据线的数量大于所述第a行扫描线所在行的数据线的数量,且所述第a+3扫描线所在行的数据线的数量大于所述第a+1行扫描线所在行的数据线的数量,其中,1≤a≤N,a为正整数。
下面以第一行扫描线131至第三行扫描线133为例,说明本实施例的具体方式。
具体地,请继续参考图2,现以第一行扫描线131的通断为例,第一行扫描线131对应第一开关R1和第二开关T1。在本实施例中,所述第一开关R1为第一薄膜晶体管r1,所述第二开关T1为第二薄膜晶体管t1,所述第一薄膜晶体管r1和所述第二薄膜晶体管t1均为N型薄膜晶体管,当然,在其他实施例中所述第一薄膜晶体管r1和所述第二薄膜晶体管t1也可以为其他类型的薄膜晶体管,本发明对此不作限制。但,所述第一薄膜晶体管r1和所述第二薄膜晶体管t1为同种薄膜晶体管。
所述第一薄膜晶体管r1的源极与所述第一行扫描线131连接,所述第一薄膜晶体管的栅极与数据线121连接,所述第一薄膜晶体管r1的漏极连接所述第二薄膜晶体管t1的源极;其中,所述数据线121为用于给第二行扫描线所在行的子像素单元提供信号,但不用于给所述第一行扫描线所在行的子像素单元提供信号。所述第二薄膜晶体管t1的栅极与数据线122连接,所述第二薄膜晶体管t1的漏极与所述扫描信号传输线141连接,即所述第二薄膜晶体管t1为设置于所述扫描信号传输线141上的一个开关;其中,所述数据线122为用于给所述第四行扫描线134所在行的子像素单元提供信号,但不用于给所述第四行之前的扫描线所在行的子像素单元提供信号,即所述数据线122不用于给所述第一行、第二行和第三行的扫描线所在行的子像素单元提供信号。
同时,第二行扫描线132和所述第四行扫描线134所在行的数据线的数量大于所述第一行扫描线131所在行的数据线的数量,且所述第四行扫描线134所在行的数据线的数量大于所述第二行扫描线132所在行的数据线的数量。
具体地,请继续参考图2,现以第二行扫描线132的通断为例,所述第二行扫描线132对应第一开关R2和第二开关T2。在本实施例中,所述第一开关R2为第一薄膜晶体管r2,所述第二开关T2为第二薄膜晶体管t2,所述第一薄膜晶体管r2和所述第二薄膜晶体管t2均为N型薄膜晶体管,当然,在其他实施例中所述第一薄膜晶体管r2和所述第二薄膜晶体管t2也可以为其他类型的薄膜晶体管,本发明对此不作限制。但,所述第一薄膜晶体管r2和所述第二薄膜晶体管t2为同种薄膜晶体管。
所述第一薄膜晶体管r2的源极与所述第二行扫描线132连接,所述第一薄膜晶体管r2的栅极与数据线123连接,所述第一薄膜晶体管r2的漏极连接所述第二薄膜晶体管t2的源极;其中,所述数据线123为用于给第三行扫描线133所在行的子像素单元提供信号,但不用于给所述第一行和第二行扫描线所在行的子像素单元提供信号。所述第二薄膜晶体管t2的栅极与数据线124连接,所述第二薄膜晶体管t2的漏极与扫描信号传输线142连接,即所述第二薄膜晶体管t2为设置于所述扫描信号传输线142上的一个开关;其中,所述数据线124为用于给第五行扫描线135所在行的子像素单元提供信号,但不用于给所述第五行之前的扫描线所在行的子像素单元提供信号,即所述数据线124不用于给所述第一行至第四行的扫描线所在行的子像素单元提供信号。
具体地,请继续参考图2,现以第三行扫描线133的通断为例,所述第三行扫描线133对应第一开关R3和第二开关T3。在本实施例中,所述第一开关R3为第一薄膜晶体管r3,所述第二开关T3为第二薄膜晶体管t3,因为同一条所述扫描信号传输线上连接的所述第一薄膜晶体管和所述第二薄膜晶体管均为同类型薄膜晶体管,所以,所述第一薄膜晶体管r3和所述第二薄膜晶体管t3均为N型薄膜晶体管。
所述第一薄膜晶体管r3的源极与所述第三行扫描线133连接,所述第一薄膜晶体管r3的栅极与数据线125连接,所述第一薄膜晶体管r3的漏极连接所述第二薄膜晶体管t3的源极;其中,所述数据线125为用于给第四行扫描线134所在行的子像素单元提供信号,但不用于给所述第一行至第三行扫描线所在行的子像素单元提供信号。所述第二薄膜晶体管t3的栅极与数据线126连接,所述第二薄膜晶体管t3的漏极与所述扫描信号传输线141连接,即所述第二薄膜晶体管t3为设置于所述扫描信号传输线141上的一个开关;其中,所述数据线126为用于给所述第六行扫描线136所在行的子像素单元提供信号,但不用于给所述第六行之前的扫描线所在行的子像素单元提供信号,即所述数据线126不用于给所述第一行至第五行的扫描线所在行的子像素单元提供信号。
为了使所述非显示区域11的走线分布更加均匀,本实施例中奇数行扫描线的控制开关通过设置在右侧的扫描信号传输线141传输信号,偶数行扫描线的控制开关通过设置在左侧的扫描信号传输线142传输信号。当然,在其他实施例中,也可以将所有行的扫描线均通过同一根扫描信号传输线传输信号,本发明对此不作限制。
请继续参考图2,所述非显示区域11还设置有集成电路15,所述扫描信号传输线14连接到所述集成电路15,所述多条数据线12亦连接到所述集成电路15(图中未示出)。
下面具体描述本实施例中所述阵列基板101的驱动原理,以所述扫描信号传输线141为奇数行扫描线传输信号为例。
当需要显示第一行像素时,所述数据线121、所述数据线122和所述数据线126均通过所述集成电路15传输高电平信号;所述数据线125通过所述集成电路15传输低电平信号。所述第一薄膜晶体管r1、所述第二薄膜晶体管t1和所述第二薄膜晶体管t3均导通,所述第一薄膜晶体管r3关断。所述集成电路15输出高电平信号,通过所述扫描信号传输线141传输至所述第一行扫描线131,所述第一行扫描线131控制的子像素单元和对应的所述数据线12导通,此时,可以通过各数据线12给所述第一行扫描线131所在行的子像素单元传输信号。需要说明的是,因为,所述阵列基板101在一帧的显示画面中,其显示的原理为从上往下逐行扫描显示,当显示第一行像素时,第一行像素以下的其他行像素还停留在上一帧显示画面,此时第一行像素以下的其他行像素的扫描线均处于关断状态,因此,复用所述数据线121、所述数据线122和所述数据线126导通所述第一薄膜晶体管r1、所述第二薄膜晶体管t1和所述第二薄膜晶体管t3,并不会影响画面的显示效果。
当需要显示第三行像素时,所述数据线125和所述数据线126通过所述集成电路15传输高电平信号;所述数据线122通过所述集成电路15传输低电平信号。所述第一薄膜晶体管r3和所述第二薄膜晶体管t3导通,所述第二薄膜晶体管t1关断。所述集成电路15输出高电平信号,通过所述扫描信号传输线141传输至所述第三行扫描线133,第三行像素单元的控制开关导通,此时,可以通过各数据线给所述第三行扫描线133所在行的子像素单元传输信号。需要说明的是,由于此时第二行像素已显示完毕,因此所述数据线121根据其所述子像素单元的显示需要可能输入高电平信号,也可能输入低电平信号,因此,此时所述第一薄膜晶体管r1的通断状况不可控制。但,由于此时所述第二薄膜晶体管t1处于关断状态,因此,所述扫描信号传输线141的信号在所述第二开关T1出截止,并不会传输至所述第一开关R1处,因此不会影响所述第一行像素的显示。需要说明的是,所述阵列基板101在一帧的显示画面中,其显示的原理为从上往下逐行扫描显示,当显示第三行像素时,第三行像素以上的其他行像素已显示完毕,此时第三行像素以上的其他行像素的扫描线均处于关断状态,因此,复用所述数据线125和所述数据线126导通所述第一薄膜晶体管r3和所述第二薄膜晶体管t3,并不会影响画面的显示效果。
同理,所述扫描信号传输线142为偶数行扫描线传输信号的原理和所述扫描信号传输线141为奇数行扫描线传输信号的原理类似,在此不再赘述。需要说明的是,也可以将所有行的扫描线均通过同一根扫描信号传输线传输信号,其驱动原理也与上述类似,在此不再赘述。
需要说明的是,以上描述仅仅示出了前三行像素单元的显示驱动原理,而本发明实施例对此并不作具体限制。
需要说明的是,当所述扫描线13和所述数据线12满足以下条件时可以采取上述设置:所述第a+1行扫描线和所述第a+3行扫描线所在行的数据线的数量大于所述第a行扫描线所在行的数据线的数量,且所述第a+3扫描线所在行的数据线的数量大于所述第a+1行扫描线所在行的数据线的数量,其中,1≤a≤N,a为正整数。因此,请继续参考图2,扫描线136、扫描线137和扫描线138所在行的扫描线和数据线均不满足上述条件,因此,所述扫描线136、扫描线137和扫描线138均需要单独设置扫描信号传输线14。
需要说明的是,不同的显示面板具有不同的分辨率,因此本实施例仅为举例说明,图中所示的数据线分布由于绘图原因可能并不均匀,以实际制作的阵列基板为准,不以此为限。
如此设置,通过增设所述扫描信号传输线14及复用空余的数据线可以给所述扫描线13传输信号,从而取代现有技术中的VSR电路或者扫描线驱动芯片,降低了工艺制作难度和成本,同时节约了阵列基板和显示面板的非显示区域面积,进一步缩小了边框区域,实现了显示面板的窄边框。
需要说明的是,在本实施例中所述阵列基板101的显示区域10为半圆形,在其他实施例中,所述阵列基板101的显示区域还可以是圆形、三角形、菱形、梯形或者不规则图形。
实施例二
请参考图3,图3为本发明提供的另一种阵列基板102的结构示意图。所述阵列基板102具有显示区域10和非显示区域11,包括,数据线12、扫描线13、扫描信号传输线14、第一开关R和第二开关T。所述数据线为M条,所述扫描线为N条,所述M条数据线和所述N条扫描线交叉限定出多个子像素单元,其中,M>1,N>1,且M、N为正整数。
已知所述扫描线13和所述数据线12分别与所述子像素单元的控制单元连接,在显示阶段,所述扫描线13控制所述子像素单元和对应的所述数据线12导通,所述数据线12向所述子像素单元传输信号。所述扫描信号传输线14、所述第一开关R和所述第二开关T设置在所述非显示区域11。
其中,至少一条扫描线13通过串联的第一开关R及第二开关T和所述扫描信号传输线14连接;当所述第一开关R和所述第二开关T均导通时,该条扫描信号传输线14上的信号传输至所述至少一条扫描线13;当所述第一开关R或所述第二开关T断开时,该条扫描线13和所述扫描信号传输线14信号断开。所述第一开关R和所述第二开关T分别通过不同的数据线控制开关导通或者断开;所述数据线不用于与所述第一开关R和所述第二开关T串联的扫描线所在行的子像素单元提供信号。所述所述第一开关R为第一薄膜晶体管,所述第二开关T为第二薄膜晶体管,同一条所述扫描信号传输线14上连接的所述第一薄膜晶体管和所述第二薄膜晶体管均为同类型薄膜晶体管。
在一帧的显示画面中,显示的原理为从上往下逐行扫描显示,所述第一薄膜晶体管的源极与所述第f行扫描线连接,所述第一薄膜晶体管的栅极与第g条数据线连接,所述第一薄膜晶体管的漏极与所述扫描信号传输线连接;所述第二薄膜晶体管的栅极与第h条数据线连接,所述第二薄膜晶体管的漏极和源极均连接所述扫描信号传输线,即所述第二薄膜晶体管为设置于所述扫描信号传输线14上的一个开关。所述第g条和所述第h条数据线用于给所述第f行之前的扫描线所在行的子像素单元提供信号,但不用于给所述第f行及f行之后的扫描线所在行的子像素单元提供信号;所述第f-1行扫描线所在行的数据线的数量大于所述第f行扫描线所在行的数据线的数量,其中,1≤f≤N,f为正整数。
下面以第三行扫描线133至第五行扫描线135为例,说明本实施例的具体方式。
请参考图3至图5,图4为图3中H部的放大图,图5为图3中J部的放大图。
具体地,请参考图3和图4,现以第三行扫描线133的通断为例,所述第三行扫描线133对应第一开关R3和第二开关T3。在本实施例中,所述第一开关R3为第一薄膜晶体管r3,所述第二开关T3为第二薄膜晶体管t3,所述第一薄膜晶体管r3和所述第二薄膜晶体管t3均为N型薄膜晶体管,当然,在其他实施例中所述第一薄膜晶体管r3和所述第二薄膜晶体管t3也可以为其他类型的薄膜晶体管,本发明对此不作限制。但,所述第一薄膜晶体管r3和所述第二薄膜晶体管t3为同种薄膜晶体管。
所述第一薄膜晶体管r3的源极与所述第三行扫描线133连接,所述第一薄膜晶体管r3的栅极与数据线121连接,所述第一薄膜晶体管r3的漏极与所述扫描信号传输线141连接;所述第二薄膜晶体管t3的栅极与数据线122连接,所述第二薄膜晶体管t3的漏极和源极均连接所述扫描信号传输线141,即所述第二薄膜晶体管t3为设置于所述扫描信号传输线141上的一个开关。其中,所述数据线121和所述数据线122用于给所述第三行之前的扫描线所在行的子像素单元提供信号,但不用于给所述第三行及三行之后的扫描线所在行的像素提供信号。
请参考图3和图5,现以第四行扫描线134的通断为例,第四行扫描线134对应第一开关R4和第二开关T4。在本实施例中,所述第一开关R4为第一薄膜晶体管r4,所述第二开关T4为第二薄膜晶体管t4,所述第一薄膜晶体管r4和所述第二薄膜晶体管t4均为N型薄膜晶体管,当然,在其他实施例中所述第一薄膜晶体管r4和所述第二薄膜晶体管t4也可以为其他类型的薄膜晶体管,本发明对此不作限制。但,所述第一薄膜晶体管r4和所述第二薄膜晶体管t4为同种薄膜晶体管。
具体地,所述第一薄膜晶体管r4的源极与所述第四行扫描线134连接,所述第一薄膜晶体管r4的栅极与数据线123连接,所述第一薄膜晶体管r4的漏极与所述扫描信号传输线142连接;所述第二薄膜晶体管t4的栅极与数据线124连接,所述第二薄膜晶体管t4的漏极和源极均连接所述扫描信号传输线142,即所述第二薄膜晶体管t4为设置于所述扫描信号传输线142上的一个开关。其中,所述数据线123和所述数据线124用于给所述第四行之前的扫描线所在行的子像素单元提供信号,但不用于给所述第四行及四行之后的扫描线所在行的像素提供信号。
同时,所述第三行扫描线所在行的数据线的数量大于所述第四行扫描线所在行的数据线的数量。
请继续参考图3和图4,现以第五行扫描线135的通断为例,所述第五行扫描线135对应第一开关R5和第二开关T5。在本实施例中,所述第一开关R5为第一薄膜晶体管r5,所述第二开关T5为第二薄膜晶体管t5,因为同一条所述扫描信号传输线上连接的所述第一薄膜晶体管和所述第二薄膜晶体管均为同类型薄膜晶体管,所以,所述第一薄膜晶体管r3和所述第二薄膜晶体管t3均为N型薄膜晶体管。
所述第一薄膜晶体管r5的源极与所述第五行扫描线135连接,所述第一薄膜晶体管5的栅极与数据线125连接,所述第一薄膜晶体管r5的漏极与所述扫描信号传输线141连接;所述第二薄膜晶体管t5的栅极与数据线126连接,所述第二薄膜晶体管t5的漏极和源极均连接所述扫描信号传输线141,即所述第二薄膜晶体管t5为设置于所述扫描信号传输线141上的一个开关。其中,所述数据线125和所述数据线126用于给所述第五行之前的扫描线所在行的子像素单元提供信号,但不用于给所述第五行及五行之后的扫描线所在行的像素提供信号。
为了使所述非显示区域11的走线分布更加均匀,本实施例中奇数行扫描线的控制开关通过设置在右侧的所述扫描信号传输线141传输信号,偶数行扫描线的控制开关通过设置在左侧的所述扫描信号传输线142传输信号。当然,在其他实施例中,也可以将奇数行和偶数扫描线所对应的扫描信号传输线对换设置,或者将所有行的扫描线均通过同一根扫描信号传输线传输信号,本发明对此不作限制。
请继续参考图3,所述非显示区域11还设置有集成电路15,所述扫描信号传输线14连接到所述集成电路15,所述多条数据线12亦连接到所述集成电路15(图中未示出)。
下面具体描述本实施例中所述阵列基板102的驱动原理,以所述扫描信号传输线141为奇数行扫描线传输信号为例。
请继续参考图3和图5,当需要显示第三行像素时,所述数据线121通过所述集成电路15传输高电平信号;所述数据线122通过所述集成电路15传输低电平信号。所述第一薄膜晶体管r3导通,所述第二薄膜晶体管t3关断。所述集成电路15输出高电平信号,通过所述扫描信号传输线141传输至所述第三行扫描线133,所述第三行扫描线133控制的子像素单元和对应的所述数据线12导通,此时,可以通过各数据线给所述第三行扫描线133所在行的子像素单元传输信号。需要说明的是,此时第一行、第二行像素已显示完毕,但,由于此时所述第二薄膜晶体管t3处于关断状态,因此,所述扫描信号传输线141的信号在所述第二开关T3处截止,并不会继续向下传输,因此不会影响到第三行之后像素的显示。需要说明的是,所述阵列基板102在一帧的显示画面中,其显示的原理为从上往下逐行扫描显示,当显示第三行像素时,第三行像素以上的其他行像素已显示完毕,此时因此第三行像素以上的其他行像素的扫描线均处于关断状态,因此,复用所述数据线121导通所述第一薄膜晶体管r3,并不会影响画面的显示效果。
当需要显示第五行像素时,所述数据线121、所述数据线122和所述数据线125通过所述集成电路15传输高电平信号;所述数据线126通过所述集成电路15传输低电平信号。所述第一薄膜晶体管r3、所述第二薄膜晶体管t3和所述第一薄膜晶体管r5导通,所述第二薄膜晶体管t5关断。所述集成电路15输出高电平信号,通过所述扫描信号传输线141传输至所述第五行扫描线135,所述第五行扫描线135控制的子像素单元和对应的所述数据线12导通,此时,可以通过各数据线给所述第五行扫描线135所在行的子像素单元传输信号。需要说明的是,此时第一行至第四行像素已显示完毕,但,由于此时所述第二薄膜晶体管t5处于关断状态,因此,所述扫描信号传输线141的信号在所述第二开关T5处截止,并不会继续向下传输,因此不会影响到第五行之后像素的显示。需要说明的是,所述阵列基板102在一帧的显示画面中,其显示的原理为从上往下逐行扫描显示,当显示第五行像素时,第五行像素以上的其他行像素已显示完毕,此时因此第五行像素以上的其他行像素的扫描线均处于关断状态,因此,复用所述数据线121导通所述第一薄膜晶体管r3,并不会影响画面的显示效果。
同理,所述扫描信号传输线142为偶数行扫描线传输信号的原理和所述扫描信号传输线141为奇数行扫描线传输信号的原理类似,在此不再赘述。需要说明的是,也可以将所有行的扫描线均通过同一根扫描信号传输线传输信号,其驱动原理也与上述类似,在此不再赘述。
需要说明的是,以上描述仅仅示出了前三行像素单元的显示驱动原理,而本发明实施例对此并不作具体限制。
需要说明的是,当所述扫描线13和所述数据线12满足以下条件时可以采取上述设置:所述第f-1行扫描线所在行的数据线的数量大于所述第f行扫描线所在行的数据线的数量,其中,1≤f≤N,f为正整数。因此,请继续参考图3,扫描线131和扫描线132所在行的扫描线和数据线均不满足上述条件,因此,所述扫描线131和所述扫描线132均需要单独设置扫描信号传输线14。
需要说明的是,不同的显示面板具有不同的分辨率,因此本实施例仅为举例说明,图中所示的数据线分布由于绘图原因可能并不均匀,以实际制作的阵列基板为准,不以此为限。
如此设置,通过增设所述扫描信号传输线14及复用空余的数据线可以给所述扫描线13传输信号,从而取代现有技术中的VSR电路或者扫描线驱动芯片,降低了工艺制作难度和成本,同时节约了阵列基板和显示面板的非显示区域面积,进一步缩小了边框区域,实现了显示面板的窄边框。
需要说明的是,在本实施例中所述阵列基板102的显示区域10为半圆形,在其他实施例中,所述阵列基板101的显示区域还可以是圆形、三角形、菱形、梯形或者不规则图形。
实施例三
本实施例的其他结构与实施例二相同,不同之处在于:在一帧的显示画面中,显示的原理为从下往上逐行扫描显示,所述第一开关为第一薄膜晶体管,所述第二开关为第二薄膜晶体管;所述第一薄膜晶体管的源极与所述第u行扫描线连接,所述第一薄膜晶体管的栅极与第v条数据线连接,所述第一薄膜晶体管的漏极与所述扫描信号传输线连接;所述第二薄膜晶体管的栅极与第w条数据线连接,所述第二薄膜晶体管的漏极和源极均连接所述扫描信号传输线,即所述第二薄膜晶体管为设置于所述扫描信号传输线上的一个开关。所述第v条和所述第w条数据线用于给所述第u行之后的扫描线所在行的子像素单元提供信号,但不用于给所述第u行及u行之前的扫描线所在行的子像素单元提供信号;所述第u+1行扫描线所在行的数据线的数量大于所述第u行扫描线所在行的数据线的数量,其中,1≤u≤N,f为正整数。
具体地,相当于将图3中的阵列基板顺时针旋转90°,然后采用从下往上逐行扫描显示的方式驱动该阵列基板,具体的驱动方式及有益效果与实施例二雷同,在此不再赘述。
实施例四
本实施例的其他结构与实施例一相同,不同之处在于:在一帧的显示画面中,显示的原理为从下往上逐行扫描显示,所述第一开关为第一薄膜晶体管,所述第二开关为第二薄膜晶体管;所述第一薄膜晶体管的源极与所述第i行扫描线连接,所述第一薄膜晶体管的栅极与第j条数据线连接,所述第一薄膜晶体管的漏极连接所述第二薄膜晶体管的源极;所述第二薄膜晶体管的栅极与第k条数据线连接,所述第二薄膜晶体管的漏极与所述扫描信号传输线连接,即所述第二薄膜晶体管为设置于所述扫描信号传输线上的一个开关;所述第j条数据线为用于给所述第i-1行扫描线所在行的子像素单元提供信号,但不用于给所述第i-1行之前的扫描线所在行的子像素单元提供信号;所述第k条数据线为用于给所述第i-3行扫描线所在行的子像素单元提供信号,但不用于给所述第i-3行之前的扫描线所在行的子像素单元提供信号;所述第i-1行扫描线和所述第i-3行扫描线所在行的数据线的数量大于所述第i行扫描线所在行的数据线的数量,且所述第i-3扫描线所在行的数据线的数量大于所述第i-1行扫描线所在行的数据线的数量,其中,1≤i≤N,i为正整数。
具体地,相当于将图2中的阵列基板顺时针旋转90°,然后采用从下往上逐行扫描显示的方式驱动该阵列基板,具体的驱动方式及有益效果与实施例一雷同,在此不再赘述。
实施例五
请参考图6,图6为本发明提供的一种显示面板200的结构示意图。所述显示面板200包括阵列基板201和与所述阵列基板201相对设置的对置基板202,以及位于所述阵列基板201和所述对置基板202间的液晶层203。其中,所述阵列基板201为上述各实施例所述的阵列基板。
本实施例提供的显示面板,由于采用了上述各实施例的阵列基板,因此显示面板同样具有上述有益效果。
显然,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种阵列基板,具有显示区域和非显示区域,其特征在于,包括:
M条数据线和N条扫描线,所述M条数据线和所述N条扫描线交叉限定出多个子像素单元,其中,M>1,N>1,M、N为正整数;
至少一条扫描信号传输线;
其中,至少一条所述扫描线通过串联的第一开关及第二开关和所述扫描信号传输线连接;
当所述第一开关和所述第二开关均导通时,所述扫描信号传输线上的信号传输至所述至少一条扫描线;
当所述第一开关或所述第二开关断开时,所述至少一条扫描线和所述扫描信号传输线信号断开;
其中,所述第一开关和所述第二开关分别通过不同的数据线控制开关导通或者断开,所述数据线不用于与所述第一开关和所述第二开关串联的扫描线所在行的子像素单元提供信号。
2.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板的显示区域为半圆形、圆形、三角形、菱形、梯形或者不规则图形。
3.根据权利要求1所述的阵列基板,其特征在于,在一帧的显示画面中,显示的原理为从上往下逐行扫描显示,所述第一开关为第一薄膜晶体管,所述第二开关为第二薄膜晶体管;
所述第一薄膜晶体管的源极与第a行扫描线连接,所述第一薄膜晶体管的栅极与第b条数据线连接,所述第一薄膜晶体管的漏极连接所述第二薄膜晶体管的源极;
所述第二薄膜晶体管的栅极与第c条数据线连接,所述第二薄膜晶体管的漏极与所述扫描信号传输线连接,即所述第二薄膜晶体管为设置于所述扫描信号传输线上的一个开关;
所述第b条数据线为用于给第a+1行扫描线所在行的子像素单元提供信号,但不用于给所述第a+1行之前的扫描线所在行的子像素单元提供信号;
所述第c条数据线为用于给第a+3行扫描线所在行的子像素单元提供信号,但不用于给所述第a+3行之前的扫描线所在行的子像素单元提供信号;
所述第a+1行扫描线和所述第a+3行扫描线所在行的数据线的数量大于所述第a行扫描线所在行的数据线的数量,且所述第a+3行扫描线所在行的数据线的数量大于所述第a+1行扫描线所在行的数据线的数量,其中,1≤a≤N,a为正整数。
4.根据权利要求1所述的阵列基板,其特征在于,在一帧的显示画面中,显示的原理为从上往下逐行扫描显示,所述第一开关为第一薄膜晶体管,所述第二开关为第二薄膜晶体管;
所述第一薄膜晶体管的源极与第f行扫描线连接,所述第一薄膜晶体管的栅极与第g条数据线连接,所述第一薄膜晶体管的漏极与所述扫描信号传输线连接;
所述第二薄膜晶体管的栅极与第h条数据线连接,所述第二薄膜晶体管的漏极和源极均连接所述扫描信号传输线,即所述第二薄膜晶体管为设置于所述扫描信号传输线上的一个开关;
所述第g条和所述第h条数据线用于给所述第f行之前的扫描线所在行的子像素单元提供信号,但不用于给所述第f行及f行之后的扫描线所在行的子像素单元提供信号;
第f-1行扫描线所在行的数据线的数量大于所述第f行扫描线所在行的数据线的数量,其中,1≤f≤N,f为正整数。
5.根据权利要求1所述的阵列基板,其特征在于,在一帧的显示画面中,显示的原理为从下往上逐行扫描显示,所述第一开关为第一薄膜晶体管,所述第二开关为第二薄膜晶体管;
所述第一薄膜晶体管的源极与第i行扫描线连接,所述第一薄膜晶体管的栅极与第j条数据线连接,所述第一薄膜晶体管的漏极连接所述第二薄膜晶体管的源极;
所述第二薄膜晶体管的栅极与第k条数据线连接,所述第二薄膜晶体管的漏极与所述扫描信号传输线连接,即所述第二薄膜晶体管为设置于所述扫描信号传输线上的一个开关;
所述第j条数据线为用于给第i-1行扫描线所在行的子像素单元提供信号,但不用于给所述第i-1行之前的扫描线所在行的子像素单元提供信号;
所述第k条数据线为用于给第i-3行扫描线所在行的子像素单元提供信号,但不用于给所述第i-3行之前的扫描线所在行的子像素单元提供信号;
所述第i-1行扫描线和所述第i-3行扫描线所在行的数据线的数量大于所述第i行扫描线所在行的数据线的数量,且所述第i-3行扫描线所在行的数据线的数量大于所述第i-1行扫描线所在行的数据线的数量,其中,1≤i≤N,i为正整数。
6.根据权利要求1所述的阵列基板,其特征在于,在一帧的显示画面中,显示的原理为从下往上逐行扫描显示,所述第一开关为第一薄膜晶体管,所述第二开关为第二薄膜晶体管;
所述第一薄膜晶体管的源极与第u行扫描线连接,所述第一薄膜晶体管的栅极与第v条数据线连接,所述第一薄膜晶体管的漏极与所述扫描信号传输线连接;
所述第二薄膜晶体管的栅极与第w条数据线连接,所述第二薄膜晶体管的漏极和源极均连接所述扫描信号传输线,即所述第二薄膜晶体管为设置于所述扫描信号传输线上的一个开关;
所述第v条和所述第w条数据线用于给所述第u行之后的扫描线所在行的子像素单元提供信号,但不用于给所述第u行及u行之前的扫描线所在行的子像素单元提供信号;
第u+1行扫描线所在行的数据线的数量大于所述第u行扫描线所在行的数据线的数量,其中,1≤u≤N,f为正整数。
7.根据权利要求3-6任一所述阵列基板,其特征在于,同一条所述扫描信号传输线上连接的所述第一薄膜晶体管和所述第二薄膜晶体管均为同类型薄膜晶体管。
8.根据权利要求1-6任一所述阵列基板,其特征在于,所述扫描信号传输线、所述第一开关和所述第二开关设置在所述非显示区域。
9.根据权利要求8所述阵列基板,其特征在于,所述非显示区域还设置有集成电路,多条数据线和所述扫描信号传输线连接到所述集成电路。
10.一种显示面板,其特征在于,包括权利要求1-9任一所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510920429.7A CN105425486B (zh) | 2015-12-11 | 2015-12-11 | 一种阵列基板和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510920429.7A CN105425486B (zh) | 2015-12-11 | 2015-12-11 | 一种阵列基板和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105425486A CN105425486A (zh) | 2016-03-23 |
CN105425486B true CN105425486B (zh) | 2019-01-11 |
Family
ID=55503791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510920429.7A Active CN105425486B (zh) | 2015-12-11 | 2015-12-11 | 一种阵列基板和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105425486B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105788462B (zh) * | 2016-05-13 | 2019-02-26 | 京东方科技集团股份有限公司 | 一种异形显示屏 |
KR102581759B1 (ko) | 2016-05-23 | 2023-09-25 | 삼성디스플레이 주식회사 | 표시 장치 |
CN107591145B (zh) * | 2017-11-03 | 2019-11-26 | 武汉天马微电子有限公司 | 一种异形显示面板及其驱动方法、显示装置 |
CN108682395B (zh) * | 2018-04-09 | 2021-09-21 | 厦门天马微电子有限公司 | 一种显示面板、其驱动方法及显示装置 |
CN109142447B (zh) * | 2018-08-30 | 2021-04-16 | 上海天马微电子有限公司 | 显示面板及其裂纹检测方法、显示装置 |
CN111521546B (zh) * | 2020-06-15 | 2023-07-25 | 京东方科技集团股份有限公司 | 一种细胞传感器阵列和细胞检测芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060010373A (ko) * | 2004-07-28 | 2006-02-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치 |
CN101788740A (zh) * | 2009-01-22 | 2010-07-28 | 上海天马微电子有限公司 | 薄膜晶体管阵列基板 |
CN103091918A (zh) * | 2013-01-18 | 2013-05-08 | 北京京东方光电科技有限公司 | 阵列基板、显示装置及检测方法 |
CN104914602A (zh) * | 2015-07-10 | 2015-09-16 | 京东方科技集团股份有限公司 | 显示装置和阵列基板 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4133891B2 (ja) * | 2004-03-25 | 2008-08-13 | 三菱電機株式会社 | 液晶表示装置とその製造方法 |
-
2015
- 2015-12-11 CN CN201510920429.7A patent/CN105425486B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060010373A (ko) * | 2004-07-28 | 2006-02-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치 |
CN101788740A (zh) * | 2009-01-22 | 2010-07-28 | 上海天马微电子有限公司 | 薄膜晶体管阵列基板 |
CN103091918A (zh) * | 2013-01-18 | 2013-05-08 | 北京京东方光电科技有限公司 | 阵列基板、显示装置及检测方法 |
CN104914602A (zh) * | 2015-07-10 | 2015-09-16 | 京东方科技集团股份有限公司 | 显示装置和阵列基板 |
Also Published As
Publication number | Publication date |
---|---|
CN105425486A (zh) | 2016-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105425486B (zh) | 一种阵列基板和显示面板 | |
CN109671405B (zh) | 一种阵列基板、显示面板及其驱动方法 | |
CN104914641B (zh) | 一种阵列基板、显示面板和液晶显示装置 | |
CN105388674B (zh) | 阵列基板以及液晶显示装置 | |
CN104992957B (zh) | 阵列基板、显示面板和显示装置 | |
CN102707525B (zh) | 一种阵列基板、液晶显示面板和液晶显示装置 | |
CN101960371B (zh) | 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、以及电视接收机 | |
WO2016107014A1 (zh) | 一种显示面板及显示装置 | |
CN110208995A (zh) | 一种阵列基板、显示面板及显示装置 | |
CN103163683A (zh) | 双画面显示装置 | |
CN105469764A (zh) | 一种阵列基板、液晶显示面板及电子设备 | |
CN103197480B (zh) | 阵列基板及其制作方法、显示面板 | |
CN111025710B (zh) | 显示面板和显示装置 | |
CN105118470A (zh) | 一种栅极驱动电路及栅极驱动方法、阵列基板和显示面板 | |
CN109521609A (zh) | 阵列基板、显示面板和显示装置 | |
CN108828860B (zh) | 显示面板及显示装置 | |
CN109637482A (zh) | 像素驱动电路 | |
CN107358922A (zh) | 液晶显示设备及其驱动方法 | |
CN108806586A (zh) | 显示面板、其驱动方法及显示装置 | |
CN108761938A (zh) | 像素排布结构、其驱动方法、显示面板及显示装置 | |
CN106842752A (zh) | 显示面板、显示装置及其显示方法 | |
CN105487313A (zh) | 阵列基板、显示面板、显示装置及其驱动方法 | |
CN105609066B (zh) | 一种显示面板及其驱动方法和显示装置 | |
CN110286537A (zh) | 阵列基板、其驱动方法、液晶显示面板及显示装置 | |
CN104464680A (zh) | 一种阵列基板和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |