CN109387987A - 阵列基板及其制作方法和显示装置 - Google Patents
阵列基板及其制作方法和显示装置 Download PDFInfo
- Publication number
- CN109387987A CN109387987A CN201811421287.XA CN201811421287A CN109387987A CN 109387987 A CN109387987 A CN 109387987A CN 201811421287 A CN201811421287 A CN 201811421287A CN 109387987 A CN109387987 A CN 109387987A
- Authority
- CN
- China
- Prior art keywords
- layer
- pixel electrode
- substrate
- array substrate
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
Abstract
本发明公开了一种阵列基板制作方法，所述阵列基板制作方法包括以下步骤：提供一基板；在所述基板上依次形成薄膜晶体管的栅极、栅绝缘层、有源层、源极/漏极金属层和保护层；涂布像素电极的光阻，通过图案化方式形成像素电极，所述像素电极不形成于保护层上，且所述像素电极直接与所述漏极金属层连接。本发明还公开了一种阵列基板和显示装置。本发明ITO像素电极层不会与保护层接触，避免了保护层与ITO像素电极的不兼容问题，提高了显示装置的稳定性，提高了显示画面的稳定性和显示效果。
Description
技术领域
本发明涉及液晶显示技术领域，尤其涉及阵列基板及其制作方法和显示装置。
背景技术
随着科技水平的不断提高，越来越多带有显示装置的设备进入人们的日常生活和工作当中，例如，电视、手机等。在显示技术领域中，传统的TFT-LCD(Thin FilmTransistor-Liquid Crystal Display，薄膜晶体管液晶显示器)面板TFT(阵列基板)侧的制程存在一定的缺点，如第四层的保护层需要挖接触孔，来连通在它上面的ITO像素电极，但是ITO像素电极与保护层的兼容性不好，造成画面异常。
目前，液晶显示装置的阵列基板侧将ITO像素电极制作在保护层上，通过在保护层上挖接触孔的方式连接ITO像素电极和漏极的方式会导致画面异常，影响显示装置的显示效果。
发明内容
本发明的主要目的在于提供一种阵列基板及其制作方法和显示装置，旨在解决目前液晶显示装置的阵列基板侧将ITO像素电极制作在保护层上，通过在保护层上挖接触孔的方式连接ITO像素电极和漏极的方式会导致画面异常，影响显示装置的显示效果的问题。
为实现上述目的，本发明一方面提供一种阵列基板制作方法，所述阵列基板制作方法包括以下步骤：
提供一基板；
在所述基板上依次形成薄膜晶体管的栅极、栅绝缘层、有源层、源极/漏极金属层和保护层；
涂布像素电极的光阻，通过图案化方式形成像素电极，所述像素电极不形成于保护层上，且所述像素电极直接与所述漏极金属层连接。
可选地，所述方法，还包括：
在所述基板上沉积一第一金属层；
进行第一光罩曝光和腐蚀制造工艺来限定所述第一金属层的图案，以在第一金属层中形成一栅极；
在所述基板上沉积一绝缘层，使其覆盖所述第一金属层表面；
依序沉积一半导体层、一掺杂硅层以及一第二金属层，进行第二光罩和腐蚀工艺来限定所述半导体层、所述掺杂硅层以及所述第二金属层的图案，用以形成一薄膜晶体管岛状结构；
进行一第三光罩和腐蚀制造工艺以在所述第二金属层以及所述掺杂硅层中形成一源极/漏极金属层，并完成所述薄膜晶体管的制作；
在所述基板上形成一保护层，且覆盖薄膜晶体管的表面。
可选地，所述涂布像素电极的光阻，通过曝光、显影的方式形成像素电极的步骤包括：
进行一第四光照和腐蚀制造工艺，限定所述像素电极的图案，使得所述像素电极形成于栅绝缘层上，而不形成于保护层之上。
可选地，所述像素电极为氧化铟锡构成。
可选地，所述方法，还包括：
通过曝光工艺在所述基板上形成公共线；以及
通过曝光工艺形成连接至所述公共线的公共电极，所述公共电极在所述像素区域中与所述像素电极交替。
此外，为实现上述目的，本发明另一方面还提供一种阵列基板，所述阵列基板包括：
基板，
薄膜晶体管，形成于所述基板上，所述薄膜晶体管包括：栅极、栅绝缘层、有源层、源极/漏极金属层和保护层；
像素电极，形成于所述栅极绝缘层上，不形成于所述保护层上，直接与所述漏极金属层连接。
可选地，所述阵列基板包括多条扫描线以及与所述扫描线垂直的数据线位于所述基板上，以界定出多个阵列式像素区域。
此外，为实现上述目的，本发明另一方面还提供一种显示装置，所述显示装置包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如上所述的方法的步骤。
可选地，所述显示装置，还包括：
阵列基板；
对向基板，与所述阵列基板对向设置；
液晶层，填充于所述对向基板和所述阵列基板之间；其中，所述阵列基板包括：基板，
薄膜晶体管，形成于所述基板上，所述薄膜晶体管包括：栅极、栅绝缘层、有源层、源极/漏极金属层和保护层；
像素电极，形成于所述栅极绝缘层上，不形成于所述保护层上，直接与所述漏极金属层连接。
可选地，所述阵列基板包括多条扫描线以及与所述扫描线垂直的数据线位于所述基板上，以界定出多个阵列式像素区域。
此外，为实现上述目的，本发明再一方面还提供一种存储介质，所述存储介质上存储有阵列基板制作程序，所述阵列基板制作程序被处理器执行时实现如上所述的阵列基板制作方法。
本发明通过在完成保护层的制作之后，不进行干法蚀刻在保护层上产生接触孔，而是直接涂布ITO像素电极层，ITO像素电极不形成于保护层上，直接与漏极金属层接触，减少了一道制作工艺，节省了制作流程，且ITO像素电极层不会与保护层接触，避免了保护层与ITO像素电极的不兼容问题，提高了显示装置的稳定性，提高了显示画面的稳定性和显示效果。
附图说明
图1为本发明一实施例方案涉及的硬件运行环境的显示装置的结构示意图；
图2为本发明阵列基板制作方法的一实施例的流程示意图；
图3为本发明一实施例中形成TFT薄膜晶体管的流程示意图；
图4为本发明一实施例中形成ITO像素电极的流程示意图；
图5为本发明一实施例中阵列基板的架构示意图；
图6为本发明一实施例中显示装置的架构示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明实施例的主要解决方案是：提供一基板；在所述基板上依次形成薄膜晶体管的栅极、栅绝缘层、有源层、源极/漏极金属层和保护层；在形成保护层后，涂布像素电极的光阻，通过曝光、显影的方式形成像素电极，所述像素电极不形成于保护层上，且所述像素电极直接与所述漏极金属层连接。
由于目前液晶显示装置的阵列基板侧将ITO像素电极制作在保护层上，通过在保护层上挖接触孔的方式连接ITO像素电极和漏极的方式会导致画面异常，影响显示装置的显示效果的问题。本发明提供一种解决方案，通过在完成保护层的制作之后，不进行干法蚀刻在保护层上产生接触孔，而是直接涂布ITO像素电极层，ITO像素电极不形成于保护层上，直接与漏极金属层接触，减少了一道制作工艺，节省了制作流程，且ITO像素电极层不会与保护层接触，避免了保护层与ITO像素电极的不兼容问题，提高了显示装置的稳定性，提高了显示画面的稳定性和显示效果。
如图1所示，图1是本发明实施例方案涉及的硬件运行环境的显示装置结构示意图。
如图1所示，该显示装置可以包括：处理器1001，例如CPU，网络接口1004，用户接口1003，存储器1005，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard)，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。存储器1005可以是SRAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
可选地，显示装置还可以包括摄像头、RF(Radio Frequency，射频)电路，传感器、音频电路、WiFi模块等等。
本领域技术人员可以理解，图1中示出的终端结构并不构成对显示装置的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图1所示，作为一种存储介质的存储器1005中可以包括操作系统、网络通信模块、用户接口模块以及阵列基板制作应用程序。
在图1所示的显示装置中，网络接口1004主要用于连接后台服务器，与后台服务器进行数据通信；用户接口1003主要用于连接客户端(用户端)，与客户端进行数据通信；而处理器1001可以用于调用存储器1005中存储的阵列基板制作应用程序，并执行以下操作：
提供一基板；
在所述基板上依次形成薄膜晶体管的栅极、栅绝缘层、有源层、源极/漏极金属层和保护层；
涂布像素电极的光阻，通过图案化方式形成像素电极，所述像素电极不形成于保护层上，且所述像素电极直接与所述漏极金属层连接。
进一步地，处理器1001可以用于调用存储器1005中存储的阵列基板制作应用程序，并执行以下操作：
在所述基板上沉积一第一金属层；
进行第一光罩曝光和腐蚀制造工艺来限定所述第一金属层的图案，以在第一金属层中形成一栅极；
在所述基板上沉积一绝缘层，使其覆盖所述第一金属层表面；
依序沉积一半导体层、一掺杂硅层以及一第二金属层，进行第二光罩和腐蚀工艺来限定所述半导体层、所述掺杂硅层以及所述第二金属层的图案，用以形成一薄膜晶体管岛状结构；
进行一第三光罩和腐蚀制造工艺以在所述第二金属层以及所述掺杂硅层中形成一源极/漏极金属层，并完成所述薄膜晶体管的制作；
在所述基板上形成一保护层，且覆盖薄膜晶体管的表面。
进一步地，处理器1001可以用于调用存储器1005中存储的阵列基板制作应用程序，并执行以下操作：
进行一第四光照和腐蚀制造工艺，限定所述像素电极的图案，使得所述像素电极形成于栅绝缘层上，而不形成于保护层之上。
进一步地，处理器1001可以用于调用存储器1005中存储的阵列基板制作应用程序，并执行以下操作：所述像素电极为氧化铟锡构成。
进一步地，处理器1001可以用于调用存储器1005中存储的阵列基板制作应用程序，并执行以下操作：
通过曝光工艺在所述基板上形成公共线；以及
通过曝光工艺形成连接至所述公共线的公共电极，所述公共电极在所述像素区域中与所述像素电极交替。
参照图2，本发明的一实施例提供一种阵列基板制作方法，所述阵列基板制作方法包括：
步骤S10，提供一基板；
在本实施例中，提供一基板，所述基板为阵列基板，所述基板的选材为玻璃也还可以是其他可以适用显示作用的其他材料，例如，硅基板。
步骤S20，在所述基板上依次形成薄膜晶体管的栅极、栅绝缘层、有源层、源极/漏极金属层和保护层；
在所述基板上依次形成TFT薄膜晶体管的栅极、栅绝缘层、有源层、源极/漏极金属层、钝化层，参考图3，所述形成TFT的过程包括：
步骤S21，在所述基板上沉积一第一金属层；
步骤S22，进行第一光罩曝光和腐蚀制造工艺来限定所述第一金属层的图案，以在第一金属层中形成一栅极；
步骤S23，在所述基板上沉积一绝缘层，使其覆盖所述第一金属层表面；
步骤S24，依序沉积一半导体层、一掺杂硅层以及一第二金属层，进行第二光罩和腐蚀工艺来限定所述半导体层、所述掺杂硅层以及所述第二金属层的图案，用以形成一薄膜晶体管岛状结构；
步骤S25，进行一第三光罩和腐蚀制造工艺以在所述第二金属层以及所述掺杂硅层中形成一源极/漏极金属层，并完成所述薄膜晶体管的制作；
步骤S26，在所述基板上形成一保护层，且覆盖薄膜晶体管的表面。
TFT的制作过程为：
A.Metal 1 Process，第一金属层制作过程；
Metal 1镀膜，光阻涂布/曝光/显影，M1湿蚀刻，去光阻；
B.GIN process，绝缘层制作过程；
CVD(化学气相沉淀)法GIN层镀膜，光阻涂布/曝光/显影，GIN层蚀刻，去光阻；
C.Metal 2 Process，第二金属层制作过程；
Metal 2镀膜，光阻涂布/曝光/显影，M2湿蚀刻，N+蚀刻，去光阻；
D.Passivation Process(钝化过程)，保护层制作过程；
CVD passivation镀膜，光阻涂布/曝光/显影，passivation蚀刻，去光阻。
而这里在形成保护层之后，不进行干法蚀刻，不在保护层上挖接触孔，至完成蚀刻，形成保护层图案。
首先在基板的表面全面沉积第一金属层，接着进行第一光罩腐蚀制造工艺，在基板上形成一栅极与一扫描线，且栅极与扫描线是相连接的，完成第一光罩腐蚀制造工艺之后，接着在基板上全面沉积一绝缘层、一半导体层、一掺杂硅层和第二金属层。半导体层选择多晶硅或是非晶硅材料，根据制造工艺和显示需求等条件设定。接下来，进行第二光罩腐蚀制造工艺，限定半导体层、掺杂硅层以及所述第二金属层图案，用以形成一薄膜晶体管岛状结构。进行第三光罩腐蚀制造工艺，在第二金属层以及掺杂硅层中形成一信号线、源极和漏极金属层，完成TFT薄膜晶体管的制作。在完成第三光罩腐蚀制作工艺后，在所述基板上形成一保护层，且覆盖于TFT薄膜晶体管和所述信号线的表面。而这里不再进行保护层的干法蚀刻，不形成源极接触孔、漏极接触孔和信号线接触孔。
步骤S30，涂布像素电极的光阻，通过图案化方式形成像素电极，所述像素电极不形成于保护层上，且所述像素电极直接与所述漏极金属层连接。
在形成保护层后，不经过干法蚀刻保护层形成接触孔，而是直接ITO像素电极的光阻，通过曝光、显影的方式形成像素电极，所述像素电极不形成于保护层上，且所述像素电极直接与所述漏极金属层连接。这里减少了一道保护层干法蚀刻制作接触孔的制作程序，而是直接将ITO像素电极与Drain电极直接相连。参考图5，ITO像素电极涂布后，经过图案化的方式，使得ITO像素电极在A位置直接与Drain电极贴合，而不用像传统工艺一样要在保护层干法蚀刻出接触孔，通过ITO像素电极填充至接触孔而使得两者接触。而在B位置，传统工艺覆盖ITO像素电极至保护层上，而本实施例中不覆盖。
参考图4，形成ITO像素电极的方式为：
步骤S31，进行一第四光照和腐蚀制造工艺，限定所述像素电极的图案，使得所述像素电极形成于栅绝缘层上，而不形成于保护层之上。在形成保护层后，在所述基板上全面沉积ITO光阻，经过第四光罩和腐蚀制造工艺(显影)，ITO湿法蚀刻，去光阻，ITO OVEN(烘烤)在栅极层上形成ITO像素电极，而不形成于保护层上，ITO像素电极直接与漏极金属层Drain电极连接，无需接触孔的方式使得这两者连接。
为了提高所述像素电极的导电性，所述像素电极的材料为氧化铟锡(ITO)，在本发明其他实施例中，所述像素电极的材料也还可以是其他导电材料。
本实施例通过在完成保护层的制作之后，不进行干法蚀刻在保护层上产生接触孔，而是直接涂布ITO像素电极层，ITO像素电极不形成于保护层上，直接与漏极金属层接触，减少了一道制作工艺，节省了制作流程，且ITO像素电极层不会与保护层接触，避免了保护层与ITO像素电极的不兼容问题，提高了显示装置的稳定性，提高了显示画面的稳定性和显示效果。
而在一实施例中，提供一种阵列基板，参考图5，所述阵列基板包括：
基板1，
薄膜晶体管2，形成于所述基板上，所述薄膜晶体管包括：栅极21、栅绝缘层22、有源层23、源极24/漏极金属层25和保护层26；
像素电极3，形成于所述栅极绝缘层22上，不形成于所述保护层26上，直接与所述漏极金属层22连接。
TFT是制作在一透明的基板1上，基板上至少一薄膜晶体管2、多条扫描线以及多条与扫描线垂直交错的信号线，薄膜晶体管2包括：栅极21、栅绝缘层22、有源层23、源极24/漏极金属层25和保护层26，多条扫描线以及与所述扫描线垂直的数据线位于所述基板上，以界定出多个阵列式像素区域。
每一薄膜晶体管2皆用来驱动一由ITO所构成的像素电极，于信号线以及扫描线的交错区域的上方，该ITO像素电极形成于栅极层上，而不形成于保护层上，且与漏极金属层直接接触。
本实施例的阵列基板通过在完成保护层的制作之后，不进行干法蚀刻在保护层上产生接触孔，而是直接涂布ITO像素电极层，ITO像素电极不形成于保护层上，直接与漏极金属层接触，减少了一道制作工艺，节省了制作流程，且ITO像素电极层不会与保护层接触，避免了保护层与ITO像素电极的不兼容问题，提高了显示装置的稳定性，提高了显示画面的稳定性和显示效果。
而在一实施例中，提供一种显示装置，参考图6，所述显示装置包括：
如上所述的阵列基板10；
对向基板20，与所述阵列基板10对向设置；
液晶层30，填充于所述对向基板20和所述阵列基板10之间。
所述TFT是制作在一透明的基板1上，基板上至少一薄膜晶体管、多条扫描线以及多条与扫描线垂直交错的信号线，薄膜晶体管包括：栅极、栅绝缘层、有源层、源极/漏极金属层和保护层，多条扫描线以及与所述扫描线垂直的数据线位于所述基板上，以界定出多个阵列式像素区域。
每一薄膜晶体管皆用来驱动一由ITO所构成的像素电极，于信号线以及扫描线的交错区域的上方，该ITO像素电极形成于栅极层上，而不形成于保护层上，且与漏极金属层直接接触。
而对向基板包括一彩色滤光片，所述彩色滤光片的制作过程为：提供一基板，在所述一基板上沉积并蚀刻出黑色矩阵，在所述黑色矩阵之间的所述一基板上形成色阻，所述色阻包括但不限于红色阻、绿色阻和蓝色阻；形成覆盖所述色阻和所述黑色矩阵的公用电极，在所述公用电极上形成间隙物，且TFT对应于间隙物的位置形成有衬垫。
为了节约工艺，所述衬垫为包括所述形成的栅绝缘层、有源层或钝化层材料中的单层或多层。即，所述衬垫与所述形成的栅绝缘层、有源层或钝化层材料中的单层或多层同步形成。而在阵列基板和对向基板之间填充液晶，通过阵列基板电压的控制，使得液晶偏转透过对向基板形成显示所需的颜色和根据输入信号输出需要的画面。
本实施例的显示装置通过在完成保护层的制作之后，不进行干法蚀刻在保护层上产生接触孔，而是直接涂布ITO像素电极层，ITO像素电极不形成于保护层上，直接与漏极金属层接触，减少了一道制作工艺，节省了制作流程，且ITO像素电极层不会与保护层接触，避免了保护层与ITO像素电极的不兼容问题，提高了显示装置的稳定性，提高了显示画面的稳定性和显示效果。
此外，本发明实施例还提出一种显示装置，所述显示装置包括显示面板和与显示面板连接的处理器，所述处理器中加载有阵列基板制作控制装置，所述显示面板在所述处理器的控制下完成阵列基板的制作控制，而处理器中存储的阵列基板制作方式以上述实施例中的阵列基板制作方法完成，该阵列基板制作方法加载于阵列基板制作装置，供处理器器调用和启动完成阵列基板制作的过程控制，进而提高了显示装置的显示画面的稳定性和效果。所述显示装置可以是电视、手机、pad、机台显示仪等移动或固定显示设备。本实施例的显示装置通过在完成保护层的制作之后，不进行干法蚀刻在保护层上产生接触孔，而是直接涂布ITO像素电极层，ITO像素电极不形成于保护层上，直接与漏极金属层接触，减少了一道制作工艺，节省了制作流程，且ITO像素电极层不会与保护层接触，避免了保护层与ITO像素电极的不兼容问题，提高了显示装置的稳定性，提高了显示画面的稳定性和显示效果。
此外，本发明实施例还提出一种存储介质，存储介质，所述存储介质上存储有阵列基板制作程序，所述阵列基板制作程序被处理器执行时实现如上实施例所述的阵列基板制作方法。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种阵列基板制作方法，其特征在于，所述阵列基板方法包括：
提供一基板；
在所述基板上依次形成薄膜晶体管的栅极、栅绝缘层、有源层、源极/漏极金属层和保护层；
涂布像素电极的光阻，通过图案化方式形成像素电极，所述像素电极不形成于保护层上，且所述像素电极直接与所述漏极金属层连接。
2.如权利要求1所述的阵列基板制作方法，其特征在于，所述方法，还包括：
在所述基板上沉积一第一金属层；
进行第一光罩曝光和腐蚀制造工艺来限定所述第一金属层的图案，以在第一金属层中形成一栅极；
在所述基板上沉积一绝缘层，使其覆盖所述第一金属层表面；
依序沉积一半导体层、一掺杂硅层以及一第二金属层，进行第二光罩和腐蚀工艺来限定所述半导体层、所述掺杂硅层以及所述第二金属层的图案，用以形成一薄膜晶体管岛状结构；
进行一第三光罩和腐蚀制造工艺以在所述第二金属层以及所述掺杂硅层中形成一源极/漏极金属层，并完成所述薄膜晶体管的制作；
在所述基板上形成一保护层，且覆盖薄膜晶体管的表面。
3.如权利要求2所述的阵列基板制作方法，其特征在于，所述涂布像素电极的光阻，通过曝光、显影的方式形成像素电极的步骤包括：
进行一第四光照和腐蚀制造工艺，限定所述像素电极的图案，使得所述像素电极形成于栅绝缘层上，而不形成于保护层之上。
4.如权利要求1至3任一项所述的阵列基板制作方法，其特征在于，所述像素电极为氧化铟锡构成。
5.如权利要求1至3任一项所述的阵列基板制作方法，其特征在于，所述方法，还包括：
通过曝光工艺在所述基板上形成公共线；以及
通过曝光工艺形成连接至所述公共线的公共电极，所述公共电极在所述像素区域中与所述像素电极交替。
6.一种阵列基板，其特征在于，所述阵列基板包括：
基板，
薄膜晶体管，形成于所述基板上，所述薄膜晶体管包括：栅极、栅绝缘层、有源层、源极/漏极金属层和保护层；
像素电极，形成于所述栅极绝缘层上，不形成于所述保护层上，直接与所述漏极金属层连接。
7.如权利要求8所述的阵列基板，奇特征在于，所述阵列基板包括多条扫描线以及与所述扫描线垂直的数据线位于所述基板上，以界定出多个阵列式像素区域。
8.一种显示装置，其特征在于，所述显示装置包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1至5中任一项所述的方法的步骤。
9.如权利要求8所述的显示装置，其特征在于，所述显示装置还包括：
如权利要求6所述的阵列基板；
对向基板，与所述阵列基板对向设置；
液晶层，填充于所述对向基板和所述阵列基板之间。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811421287.XA CN109387987A (zh) | 2018-11-26 | 2018-11-26 | 阵列基板及其制作方法和显示装置 |
| PCT/CN2018/122005 WO2020107561A1 (zh) | 2018-11-26 | 2018-12-19 | 阵列基板及其制作方法和显示装置 |
| US16/398,349 US20200166792A1 (en) | 2018-11-26 | 2019-04-30 | Array substrate, manufacturing method of the array substrate, and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811421287.XA CN109387987A (zh) | 2018-11-26 | 2018-11-26 | 阵列基板及其制作方法和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109387987A true CN109387987A (zh) | 2019-02-26 |
Family
ID=65429659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811421287.XA Pending CN109387987A (zh) | 2018-11-26 | 2018-11-26 | 阵列基板及其制作方法和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109387987A (zh) |
| WO (1) | WO2020107561A1 (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1987622A (zh) * | 2005-12-23 | 2007-06-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法 |
| CN102655114A (zh) * | 2011-08-26 | 2012-09-05 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板制造方法及其阵列基板和相关器件 |
| CN103197480A (zh) * | 2013-03-22 | 2013-07-10 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板 |
| US20130234124A1 (en) * | 2010-02-19 | 2013-09-12 | Samsung Display Co., Ltd. | Thin-film transistor substrate, method of manufacturing the same, and display device including the same |
| CN105914183A (zh) * | 2016-06-22 | 2016-08-31 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
-
2018
- 2018-11-26 CN CN201811421287.XA patent/CN109387987A/zh active Pending
- 2018-12-19 WO PCT/CN2018/122005 patent/WO2020107561A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1987622A (zh) * | 2005-12-23 | 2007-06-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法 |
| US20130234124A1 (en) * | 2010-02-19 | 2013-09-12 | Samsung Display Co., Ltd. | Thin-film transistor substrate, method of manufacturing the same, and display device including the same |
| CN102655114A (zh) * | 2011-08-26 | 2012-09-05 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板制造方法及其阵列基板和相关器件 |
| CN103197480A (zh) * | 2013-03-22 | 2013-07-10 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板 |
| CN105914183A (zh) * | 2016-06-22 | 2016-08-31 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020107561A1 (zh) | 2020-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100385671C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN103646966B (zh) | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| CN100378561C (zh) | 采用小分子有机半导体材料的液晶显示器件及其制造方法 | |
| CN103137558B (zh) | 一种tn型阵列基板及其制作方法、显示装置 | |
| CN103208491A (zh) | 阵列基板及其制造方法、显示装置 | |
| US20170271368A1 (en) | Display substrate, manufacturing method for the same, and display device | |
| CN106019751B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN109786257A (zh) | 薄膜晶体管的制作方法、阵列基板和显示面板 | |
| CN105867692B (zh) | 阵列基板、制造方法以及显示面板和电子装置 | |
| CN107833895B (zh) | 显示面板及其制造方法、显示装置 | |
| WO2017024640A1 (zh) | 阵列基板及其制造方法 | |
| CN101477989B (zh) | 薄膜晶体管基板及其制造方法 | |
| CN108681170A (zh) | 一种显示基板及其制造方法、显示装置 | |
| CN109814314A (zh) | 显示装置的阵列基板制作方法和显示装置 | |
| CN104465510A (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN107845644B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN107564922B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN110299322B (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN103681514A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN108490701A (zh) | 显示面板及其制造方法、显示装置 | |
| US20200166792A1 (en) | Array substrate, manufacturing method of the array substrate, and display device | |
| CN111509019A (zh) | 一种显示基板及其制作方法和显示装置 | |
| CN108257974B (zh) | 阵列基板、显示装置以及制备阵列基板的方法 | |
| CN104749846B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN111508895B (zh) | 阵列基板、显示面板以及阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190226 |
|
| RJ01 | Rejection of invention patent application after publication |