CN110620079A - 一种阵列基板及其制备方法 - Google Patents
一种阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN110620079A CN110620079A CN201910901103.8A CN201910901103A CN110620079A CN 110620079 A CN110620079 A CN 110620079A CN 201910901103 A CN201910901103 A CN 201910901103A CN 110620079 A CN110620079 A CN 110620079A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- pattern block
- metal
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000002184 metal Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 53
- 238000002161 passivation Methods 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 206
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 239000011575 calcium Substances 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 239000011777 magnesium Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052779 Neodymium Inorganic materials 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052791 calcium Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052744 lithium Inorganic materials 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 46
- 150000002500 ions Chemical class 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- JYMITAMFTJDTAE-UHFFFAOYSA-N aluminum zinc oxygen(2-) Chemical compound [O-2].[Al+3].[Zn+2] JYMITAMFTJDTAE-UHFFFAOYSA-N 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种阵列基板及其制备方法，本申请的阵列基板上形成有钝化层、金属层以及光刻胶，采用半色调掩膜工艺进行光刻制程，在形成钝化层过孔后，仅保留待制备的顶电极膜层需要被去除部分相应位置的光刻胶，形成光刻胶图块；接着蚀刻金属层以形成位于光刻胶图块下方的金属图块，其中光刻胶图块与金属图块的组合形成底切结构；在制备顶电极膜层时，顶电极膜层需要被去除掉的部分形成于光刻胶图块表面，需要保留的部分无需使用光罩便可直接形成于钝化层上从而形成预设图案的顶电极层，之后剥离光刻胶图块以及金属图块，与此同时顶电极膜层需要被去除掉的部分与光刻胶图块一同被剥离。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法。
背景技术
液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。特别是LTPS低温多晶硅显示技术，由于其较高的载流子迁移率可以使薄膜晶体管获得更高的开关电流比，在满足要求的充电电流条件下，每个薄膜晶体管可以更加小尺寸化，增加每个像素透光区，提高面板开口率，改善面板亮点和高分辨率，降低面板功耗，从而获得更好的视觉体验。
由于液晶显示器是一种靠电场来调节液晶分子的排列状态，从而实现光通量调制的被动型显示器件，需要精细的有源驱动矩阵(Array)配合各像素区液晶的偏转状况。鉴于有源矩阵朝着不断缩小特征尺寸方向发展，随之而来的光刻技术进步导致了设备成本以指数增长。
因此，现有技术存在缺陷，急需改进。
发明内容
本申请提供一种阵列基板及其制备方法，能够减少光罩的使用数量，从而降低阵列基板生产周期和成本，提高产能。
为实现上述目的，本申请提供的技术方案如下：
本申请提供一种阵列基板的制备方法，所述方法包括以下步骤：
步骤S10，提供一基板，在所述基板上依次形成钝化层、金属层以及光刻胶，采用半色调掩膜工艺进行光刻制程，形成钝化层过孔，保留待制备的顶电极膜层需要被去除部分相应位置的所述光刻胶，去除其余位置的所述光刻胶，形成光刻胶图块；
步骤S20，对所述金属层进行图案化，蚀刻后形成位于所述光刻胶图块下方的金属图块，所述光刻胶图块与所述金属图块的组合形成底切结构，所述金属图块在所述基板上的正投影位于所述光刻胶图块在所述基板上的正投影的范围内；
步骤S30，在所述光刻胶图块以及所述钝化层上制备所述顶电极膜层，所述顶电极膜层需要去除掉的部分形成于所述光刻胶图块表面，所述顶电极膜层需要保留的部分形成于所述钝化层上，以在所述钝化层上形成预设图案的顶电极层，其中，所述顶电极膜层位于所述光刻胶图块表面的部分与其余部分呈断开状态；
步骤S40，将所述光刻胶图块以及位于所述光刻胶图块表面的所述顶电极膜层的相应部分一同剥离；
步骤S50，将所述钝化层表面的所述金属图块蚀刻掉。
在本申请的制备方法中，在所述步骤S10之前，所述方法还包括以下步骤：
步骤S101，在所述基板上依次形成多晶硅图案、栅绝缘层、栅极以及层间绝缘层，在所述层间绝缘层上制备底电极膜层，并在所述底电极膜层上制备所述光刻胶；
步骤S102，采用半色调掩膜工艺进行光刻制程，完全去除待形成源漏极过孔位置的所述光刻胶，完全保留待形成底电极层相应位置的所述光刻胶，其余位置的所述光刻胶部分保留；
步骤S103，依次去除待形成所述源漏极过孔相应位置的所述底电极膜层、所述层间绝缘层以及所述栅极绝缘层，形成所述源漏极过孔；
步骤S104，保留待形成所述底电极层相应位置的所述光刻胶，其余位置的所述光刻胶完全去除，对所述底电极膜层进行蚀刻，形成所述底电极层，并去除所述光刻胶。
在本申请的制备方法中，在所述步骤S104之后，所述方法还包括以下步骤：
步骤S105，在所述底电极层上制备源漏极金属层，对所述源漏极金属层进行图案化后形成与所述多晶硅图案的离子掺杂区电连接的源漏极，以及形成与所述源漏极和所述底电极层绝缘的信号线。
在本申请的制备方法中，所述顶电极层通过所述钝化层过孔与所述信号线电连接。
在本申请的制备方法中，在所述步骤S20中，采用湿法蚀刻工艺对所述金属层进行蚀刻，未被所述光刻胶图块遮挡的所述金属层以及对应所述光刻胶图块边缘位置下方的所述金属层被蚀刻掉，以形成所述金属图块。
在本申请的制备方法中，所述金属图块的截面宽度小于所述光刻胶图块的截面宽度。
在本申请的制备方法中，在所述步骤S30中，形成于所述钝化层以及所述光刻胶图块上的所述顶电极膜层与所述金属图块之间存在空隙，所述顶电极膜层不与所述金属图块接触。
在本申请的制备方法中，所述光刻胶图块在所述基板上的正投影与所述钝化层过孔在所述基板上的正投影的范围不重叠。
在本申请的制备方法中，所述金属层包括由从铝、铂、钯、银、镁、金、镍、钕、铱、铬、锂、钙、钼、钛、钨和铜中选择的至少一种金属形成的单层或多层。
本申请还提供一种采用如上所述的制备方法制备的阵列基板。
本申请的有益效果为：通过在光刻胶下方增设一层金属层，采用半色调掩膜工艺，保留待制备膜层需要被去除部分相应位置的光刻胶，以形成光刻胶图块；再通过蚀刻金属层形成位于光刻胶图块下方的金属图块，由于光刻胶图块与金属图块的组合形成底切结构，因此在制备膜层时膜层需要去除掉的部分形成于光刻胶图块表面，后续随光刻胶图块一同被剥离，而需要保留的部分则无需使用光罩便可直接形成预设图案，从而缩减了一道光罩工艺，节省成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的制备方法流程图；
图2～图7为本申请实施例提供的阵列基板的制备过程示意图；
图5A～5F为本申请实施例提供的第四道光罩工艺示意图；
图7A～7G为本申请实施例提供的第六道光罩工艺示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
参阅图1，为本发明实施例提供的阵列基板的制备方法流程图。在图1的步骤S10之前，所述方法包括以下步骤：
步骤S101，在基板上依次形成多晶硅图案、栅绝缘层、栅极以及层间绝缘层，在所述层间绝缘层上制备底电极膜层，并在所述底电极膜层上制备光刻胶；
步骤S102，采用半色调掩膜工艺进行光刻制程，完全去除待形成源漏极过孔位置的所述光刻胶，完全保留待形成底电极层相应位置的所述光刻胶，其余位置的所述光刻胶部分保留；
步骤S103，依次去除待形成所述源漏极过孔相应位置的所述底电极膜层、所述层间绝缘层以及所述栅极绝缘层，形成所述源漏极过孔；
步骤S104，保留待形成所述底电极层相应位置的所述光刻胶，其余位置的所述光刻胶完全去除，对所述底电极膜层进行蚀刻，形成所述底电极层，并去除所述光刻胶；
步骤S105，在所述底电极层上制备源漏极金属层，对所述源漏极金属层进行图案化后形成与所述多晶硅图案的离子掺杂区电连接的源漏极，以及形成与所述源漏极和所述底电极层绝缘的信号线。
以下结合附图进行详细说明，请参照图2～3所示，提供一基板201，在所述基板201上制备遮光膜层，经第一道光罩制程后形成图案化的遮光层202；在所述遮光层202上制备缓冲层203，所述缓冲层203包括但不限于氮化硅、氧化硅材料中的一种单层结构或一种以上的多层结构。在所述缓冲层203上制备多晶硅层，经第二道光罩制程后形成多晶硅图案204。
如图4所示，在所述多晶硅图案204上制备栅绝缘层205，在所述栅绝缘层205上制备栅极金属层，经第三道光罩制程后形成栅极206。之后对所述多晶硅图案204进行离子掺杂，形成离子掺杂区204a和沟道区204b，在本实施例中，对所述多晶硅图案204进行N+掺杂以及N-离子掺杂。对所述多晶硅图案204的离子掺杂制程也可在所述栅极206制备之前进行，此处不做限制。
如图5所示，在所述栅极206上制备层间绝缘层207，在所述层间绝缘层207上制备底电极层，采用半色调掩模工艺进行第四道光罩制程，图案化后形成底电极208以及同时形成露出所述多晶硅图案204的所述离子掺杂区204a的源漏极过孔209。
具体地，所述第四道光罩制程如图5A～5F所示，在所述层间绝缘层207上制备底电极膜层208，在所述底电极膜层208上制备第一光刻胶210，采用半色调掩模工艺在不同区域以不同的光透过量进行曝光，蚀刻后完全保留待形成底电极位置处的所述第一光刻胶210，完全去除待形成源漏极过孔位置的所述第一光刻胶210，部分保留其余位置的所述第一光刻胶210。
之后，完全去除待形成源漏极过孔位置的所述底电极膜层208；接着，去除所述多晶硅图案204的N+掺杂区域上方待形成源漏极过孔位置的所述层间绝缘层207以及所述栅绝缘层205，从而形成源漏极过孔209。
仅部分保留待形成底电极位置的所述第一光刻胶210，其余位置的所述第一光刻胶210被完全去除。并对未被所述第一光刻胶210遮挡的所述底电极膜层208进行蚀刻，形成图案化的所述底电极层208a，之后完全去除所述第一光刻胶210。
其中，所述底电极膜层208的材料包括但不限于从氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化锌铝(AZO)中选择的至少一种。
如图6所示，在所述底电极层208a上制备源漏极金属层，通过第五道光罩工艺形成图案化的源漏极211a以及信号线211b，所述源漏极211a通过所述源漏极过孔209与所述多晶硅图案204的所述离子掺杂区204a电连接，所述信号线211b与所述源漏极211a以及所述底电极层208a绝缘设置。
通过以上步骤制备形成图1的步骤S10中的基板。
其中，所述源漏极金属层包括由从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的至少一种金属形成的单层或多层，但不以此为限。
步骤S10，提供一基板，在所述基板上依次形成钝化层、金属层以及光刻胶，采用半色调掩膜工艺进行光刻制程，形成钝化层过孔，保留待制备的顶电极膜层需要被去除部分相应位置的所述光刻胶，去除其余位置的所述光刻胶，形成光刻胶图块。
具体地，请参照图7所示，在所述源漏极211a上制备钝化层212，在所述钝化层212上制备有顶电极膜层，通过第六道光罩工艺形成贯穿所述钝化层212的钝化层过孔以及图案化的顶电极层213a，其中，所述顶电极层213a通过所述钝化层过孔与所述信号线211b电性连接。
具体地，请参照图7A所示，在所述钝化层212上依次制备一层金属层214以及第二光刻胶215，所述第二光刻胶215对应待形成所述钝化层过孔的部位被完全去除，所述第二光刻胶215对应待形成所述顶电极层的部位被部分去除，其余位置的所述第二光刻胶215被完全保留。
其中，所述金属层214包括由从铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和铜(Cu)中选择的至少一种金属形成的单层或多层，但不以此为限。
如图7B所示，采用湿法蚀刻工艺去除所述信号线211b上方对应所述钝化层过孔位置的所述金属层214，采用干法蚀刻工艺去除所述信号线211b上方对应所述钝化层过孔位置的所述钝化层212，从而形成所述钝化层过孔216。
如图7C所示，完全去除待形成所述顶电极层部位的所述第二光刻胶215，仅保留剩余部位的所述第二光刻胶215形成第二光刻胶图块215a，所述第二光刻胶图块215a覆盖局部所述金属层214。其中，所述第二光刻胶图块215a在所述基板201上的正投影与所述钝化层过孔216在所述基板201上的正投影的范围不重叠。
步骤S20，对所述金属层进行图案化，蚀刻后形成位于所述光刻胶图块下方的金属图块，所述光刻胶图块与所述金属图块的组合形成底切结构，所述金属图块在所述基板上的正投影位于所述光刻胶图块在所述基板上的正投影的范围内。
如图7D所示，采用湿法蚀刻工艺对所述金属层214进行蚀刻，未被所述第二光刻胶图块215a遮挡的所述金属层214被蚀刻掉，位于所述第二光刻胶图块215a下方的所述金属层214被保留形成金属图块214a，其中，在所述金属层214蚀刻制程中，所述第二光刻胶图块215a与所述金属图块214a形成底切结构，即所述第二光刻胶图块215a边缘位置对应的所述金属层214被蚀刻掉，形成的所述金属图块214a内缩于所述第二光刻胶图块215a的下方。此处的内缩可以理解为所述金属图块214a在所述基板201上的正投影落入所述第二光刻胶图块215a在所述基板201上的正投影的范围内。由于采用湿法蚀刻所述金属层214，因此可使所述金属图块214a具有较大的底切范围，即所述金属图块214a内缩于所述第二光刻胶图块215a的距离增大，便于后续的光阻剥离。
图7D所示的为截面示意图，所述金属图块214a的截面宽度小于所述第二光刻胶图块215a的截面宽度，所述金属图块214a的侧壁可以为平面、斜面、或者弧面，此处不做限制。
步骤S30，在所述光刻胶图块以及所述钝化层上制备所述顶电极膜层，所述顶电极膜层需要去除掉的部分形成于所述光刻胶图块表面，所述顶电极膜层需要保留的部分形成于所述钝化层上，以在所述钝化层上形成预设图案的顶电极层，其中，所述顶电极膜层位于所述光刻胶图块表面的部分与其余部分呈断开状态。
如图7E所示，在所述第二光刻胶图块215a以及所述钝化层212上形成一层顶电极膜层213，由于所述顶电极膜层213用于被蚀刻掉的部分的对应位置被所述第二光刻胶图块215a遮挡，因此，在所述顶电极膜层213成膜的过程中，所述顶电极层213a无需通过光罩工艺便可直接形成于所述钝化层212上以及所述钝化层过孔216中，而所述顶电极膜层213用于被蚀刻掉的部分形成于所述第二光刻胶图块215a的表面。又由于所述第二光刻胶图块215a与所述钝化层212存在段差(高度差)，因此，位于所述第二光刻胶图块215a表面的所述顶电极膜层213与形成于所述钝化层212表面的所述顶电极膜层213之间完全断开，无连接。
同时，由于所述第二光刻胶图块215a与所述金属图块214a形成底切结构，在所述顶电极膜层213沉积的过程中所述第二光刻胶图块215a能够遮挡所述顶电极膜层213，因此，形成于所述钝化层212上的所述顶电极膜层213(即顶电极层213a)与所述金属图块214a之间存在空隙，即所述顶电极膜层213与所述金属图块214a无连接。
其中，所述顶电极膜层213的材料包括但不限于从氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化锌铝(AZO)中选择的至少一种。
步骤S40，将所述光刻胶图块以及位于所述光刻胶图块表面的所述顶电极膜层的相应部分一同剥离。
如图7F所示，然后将所述第二光刻胶图块215a以及对应于所述第二光刻胶图块215a上沉积的所述顶电极膜层213一同被去除掉，由于所述第二光刻胶图块215a与所述金属图块214a形成底切结构，从而有利于光阻剥离液渗入，因此，便于所述第二光刻胶图块215a能够顺利剥离，若不采用此结构设计，很容易造成剥离所述第二光刻胶图块215a的难度增大，甚至产生光阻残留的不良现象。
步骤S50，将所述钝化层表面的所述金属图块蚀刻掉。
之后采用湿法蚀刻工艺再将所述金属图块214a完全去除，形成所述阵列基板。
其中，本申请的所述底电极层包括但不限于像素电极和桥接线/信号线，所述顶电极层包括但不限于触控电极。
本申请还提供一种采用上述制备方法制备的阵列基板，本申请的所述阵列基板如图7G所示，所述阵列基板的具体结构请参照上述对图1～图7中的描述，此处不再赘述。
本申请通过在光刻胶下方增设一层金属层，采用半色调掩膜工艺，保留待制备膜层需要被去除部分相应位置的光刻胶，以形成光刻胶图块；再通过蚀刻金属层形成位于光刻胶图块下方的金属图块，由于光刻胶图块与金属图块的组合形成底切结构，因此在制备膜层时膜层需要去除掉的部分形成于光刻胶图块表面，后续随光刻胶图块一同被剥离，而需要保留的部分则无需使用光罩便可直接形成预设图案，从而缩减了一道光罩工艺，使得阵列基板采用6道光罩便可制成，进而节省了制作成本。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，所述方法包括以下步骤：
步骤S10，提供一基板，在所述基板上依次形成钝化层、金属层以及光刻胶，采用半色调掩膜工艺进行光刻制程，形成钝化层过孔，保留待制备的顶电极膜层需要被去除部分相应位置的所述光刻胶，去除其余位置的所述光刻胶，形成光刻胶图块；
步骤S20，对所述金属层进行图案化，蚀刻后形成位于所述光刻胶图块下方的金属图块，所述光刻胶图块与所述金属图块的组合形成底切结构，所述金属图块在所述基板上的正投影位于所述光刻胶图块在所述基板上的正投影的范围内；
步骤S30，在所述光刻胶图块以及所述钝化层上制备所述顶电极膜层，所述顶电极膜层需要去除掉的部分形成于所述光刻胶图块表面，所述顶电极膜层需要保留的部分形成于所述钝化层上，以在所述钝化层上形成预设图案的顶电极层，其中，所述顶电极膜层位于所述光刻胶图块表面的部分与其余部分呈断开状态；
步骤S40，将所述光刻胶图块以及位于所述光刻胶图块表面的所述顶电极膜层的相应部分一同剥离；
步骤S50，将所述钝化层表面的所述金属图块蚀刻掉。
2.根据权利要求1所述的制备方法，其特征在于，在所述步骤S10之前，所述方法还包括以下步骤：
步骤S101，在所述基板上依次形成多晶硅图案、栅绝缘层、栅极以及层间绝缘层，在所述层间绝缘层上制备底电极膜层，并在所述底电极膜层上制备所述光刻胶；
步骤S102，采用半色调掩膜工艺进行光刻制程，完全去除待形成源漏极过孔位置的所述光刻胶，完全保留待形成底电极层相应位置的所述光刻胶，其余位置的所述光刻胶部分保留；
步骤S103，依次去除待形成所述源漏极过孔相应位置的所述底电极膜层、所述层间绝缘层以及所述栅极绝缘层，形成所述源漏极过孔；
步骤S104，保留待形成所述底电极层相应位置的所述光刻胶，其余位置的所述光刻胶完全去除，对所述底电极膜层进行蚀刻，形成所述底电极层，并去除所述光刻胶。
3.根据权利要求2所述的制备方法，其特征在于，在所述步骤S104之后，所述方法还包括以下步骤：
步骤S105，在所述底电极层上制备源漏极金属层，对所述源漏极金属层进行图案化后形成与所述多晶硅图案的离子掺杂区电连接的源漏极，以及形成与所述源漏极和所述底电极层绝缘的信号线。
4.根据权利要求3所述的制备方法，其特征在于，所述顶电极层通过所述钝化层过孔与所述信号线电连接。
5.根据权利要求1所述的制备方法，其特征在于，在所述步骤S20中，采用湿法蚀刻工艺对所述金属层进行蚀刻，未被所述光刻胶图块遮挡的所述金属层以及对应所述光刻胶图块边缘位置下方的所述金属层被蚀刻掉，以形成所述金属图块。
6.根据权利要求5所述的制备方法，其特征在于，所述金属图块的截面宽度小于所述光刻胶图块的截面宽度。
7.根据权利要求1所述的制备方法，其特征在于，在所述步骤S30中，形成于所述钝化层以及所述光刻胶图块上的所述顶电极膜层与所述金属图块之间存在空隙，所述顶电极膜层不与所述金属图块接触。
8.根据权利要求1所述的制备方法，其特征在于，所述光刻胶图块在所述基板上的正投影与所述钝化层过孔在所述基板上的正投影的范围不重叠。
9.根据权利要求1所述的制备方法，其特征在于，所述金属层包括由从铝、铂、钯、银、镁、金、镍、钕、铱、铬、锂、钙、钼、钛、钨和铜中选择的至少一种金属形成的单层或多层。
10.一种采用如权利要求1～9任一项所述的制备方法制备的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910901103.8A CN110620079A (zh) | 2019-09-23 | 2019-09-23 | 一种阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910901103.8A CN110620079A (zh) | 2019-09-23 | 2019-09-23 | 一种阵列基板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110620079A true CN110620079A (zh) | 2019-12-27 |
Family
ID=68923980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910901103.8A Pending CN110620079A (zh) | 2019-09-23 | 2019-09-23 | 一种阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110620079A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102854682A (zh) * | 2011-06-30 | 2013-01-02 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示器的阵列基板及其制造方法 |
| CN107785382A (zh) * | 2017-12-05 | 2018-03-09 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制作方法及显示装置的制作方法 |
| CN108550581A (zh) * | 2018-05-04 | 2018-09-18 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制备方法 |
| CN108803168A (zh) * | 2018-06-05 | 2018-11-13 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
| US20190206907A1 (en) * | 2017-12-28 | 2019-07-04 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and manufacturing method thereof |
-
2019
- 2019-09-23 CN CN201910901103.8A patent/CN110620079A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102854682A (zh) * | 2011-06-30 | 2013-01-02 | 乐金显示有限公司 | 用于边缘场切换模式液晶显示器的阵列基板及其制造方法 |
| CN107785382A (zh) * | 2017-12-05 | 2018-03-09 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制作方法及显示装置的制作方法 |
| US20190206907A1 (en) * | 2017-12-28 | 2019-07-04 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and manufacturing method thereof |
| CN108550581A (zh) * | 2018-05-04 | 2018-09-18 | 武汉华星光电技术有限公司 | 一种低温多晶硅阵列基板及其制备方法 |
| CN108803168A (zh) * | 2018-06-05 | 2018-11-13 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110911424B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| KR101213708B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| TWI567800B (zh) | 平面顯示設備及製造其之方法 | |
| CN108682653B (zh) | 阵列基板及其制作方法 | |
| US9991295B2 (en) | Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus | |
| US8796680B2 (en) | Thin-film transistor substrate and method of manufacturing the same | |
| KR101128333B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| CN107221501B (zh) | 垂直型薄膜晶体管及其制备方法 | |
| US11094799B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| CN106960881B (zh) | 薄膜晶体管及其制备方法 | |
| CN105702744B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN109148491B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US8853066B2 (en) | Method for manufacturing pixel structure | |
| CN109860305B (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
| CN111081737A (zh) | 一种阵列基板制备方法及阵列基板 | |
| US10018906B2 (en) | Display device and method of manufacturing the same | |
| US20210296368A1 (en) | Display substrate and manufacturing method therefor, and display panel and display apparatus | |
| CN114089571B (zh) | 阵列基板及制作方法和显示面板 | |
| US20150263050A1 (en) | Pixel Structure and Manufacturing Method thereof | |
| CN109037243B (zh) | 用于显示装置的基板及其制作方法、显示装置 | |
| TWI383502B (zh) | 畫素結構及其製造方法 | |
| US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| US10497724B2 (en) | Manufacturing method of a thin film transistor and manufacturing method of an array substrate | |
| WO2021097995A1 (zh) | 一种阵列基板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191227 |
|
| RJ01 | Rejection of invention patent application after publication |