CN203217210U - 一种阵列基板、显示面板及显示器 - Google Patents

一种阵列基板、显示面板及显示器 Download PDF

Info

Publication number
CN203217210U
CN203217210U CN 201220721376 CN201220721376U CN203217210U CN 203217210 U CN203217210 U CN 203217210U CN 201220721376 CN201220721376 CN 201220721376 CN 201220721376 U CN201220721376 U CN 201220721376U CN 203217210 U CN203217210 U CN 203217210U
Authority
CN
China
Prior art keywords
wire
electrode layer
array base
base palte
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220721376
Other languages
English (en)
Inventor
田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN 201220721376 priority Critical patent/CN203217210U/zh
Application granted granted Critical
Publication of CN203217210U publication Critical patent/CN203217210U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

本实用新型公开了一种阵列基板、显示面板及显示器,所述阵列基板,包括:衬底基板、栅电极、有源层、源漏电极层、保护层和像素电极层,其中,所述栅电极、源漏电极层和像素电极层三者中的至少一层中设有测试线;所述测试线的延伸方向与所述衬底基板的运动方向垂直;所述测试线用于检测垂直线的不良。采用本实用新型能在阵列基板的检测过程中使垂直线不良的待测品被检测出,大幅度提高阵列基板工厂对不良品的反应速度,提高良品率。

Description

一种阵列基板、显示面板及显示器
技术领域
本实用新型涉及液晶显示技术领域,尤其涉及一种阵列基板、显示面板及显示器。
背景技术
液晶显示技术发展至今已经相当成熟,液晶显示面板制造公司的主要竞争越来越趋向于良品率的提升和成本的下调,但是在生产TFT(Thin FilmTransistor,薄膜晶体管)阵列基板的过程中仍存在几乎无法避免的问题,比如垂直线Mura(即垂直线不良)。
TFT阵列基板的生产过程中经常会发生由于喷嘴堵塞等原因而导致的过度刻蚀和光刻工艺过度显影的异常情况,进而导致垂直线Mura。但是所述垂直线Mura在阵列基板工厂不会被发现,直至Cell(对盒工艺)检测时才会被发现,这样就拖延了设备整改的时间,生产出大量的不良品,造成巨大损失。
实用新型内容
有鉴于此,本实用新型的主要目的在于提供一种阵列基板、显示面板及显示器,能在阵列基板的检测过程中使垂直线不良的待测品被检测出,大幅度提高阵列基板工厂对不良品的反应速度,提高良品率。
为达到上述目的,本实用新型的技术方案是这样实现的:
本实用新型提供了一种阵列基板,包括:衬底基板、栅电极、有源层、源漏电极层、保护层和像素电极层,所述栅电极、源漏电极层和像素电极层三者中的至少一层中设有测试线;所述测试线的延伸方向与所述衬底基板的运动方向垂直;所述测试线用于检测垂直线的不良。
这里,所述栅电极、源漏电极层和像素电极层三者中,每一层的靠近所述衬底基板边缘的一侧分别形成有一条测试线,依次为第一测试线、第二测试线和第三测试线;
所述测试线包括:第一焊接区域、第二焊接区域、第一探针、第二探针以及宽窄间隔的节状连接导线,其中,所述节状连接导线呈U形状,且节状连接导线的两端分别与第一焊接区域、第二焊接区域连接,所述第一焊接区域、第二焊接区域分别与第一探针、第二探针连接;
所述第一测试线、第二测试线和第三测试线互相上下重叠。
本实用新型还提供了一种显示面板,所述显示面板包括以上任一项所述的阵列基板。
本实用新型又提供了一种显示器,所述显示器包以上所述的显示面板。
因此,本实用新型所提供的一种阵列基板、显示面板及显示器的优点为:
一方面,通过在栅电极掩膜板、源漏电极层掩膜板、像素电极层掩膜板上分别增加有垂直于衬底基板运动方向的测试线,使得使用上述掩膜板制造的阵列基板的栅电极、源漏电极层和像素电极层三者各自的一条边上分别形成有一条测试线,在阵列基板的检测过程,当发生过度刻蚀或过度显影的现象导致所述阵列基板的关键尺寸变小时,所述测试线的宽度就会变窄,甚至在所述测试线较窄处发生断路,从而引起电阻的变化,进而能成功检测出垂直线不良的待测品,因此,能大幅度提高阵列基板工厂对不良品的反应速度,提高良品率。
另一方面,由于上述测试过程能与栅电极测试、源漏电极层测试、阵列基板测试同时进行,因此,不需要额外增加测试时间;而且,由于栅电极与源漏信号电极之间有有源层,所述有源层选用的材料通常为半导体材料,在常态下为绝缘材料,且源漏电极层与像素电极层之间有保护层,所述保护层选用的材料为绝缘材料,因此,栅电极、源漏电极层和像素电极层三者的测试线能够上下重叠,最小程度的占用衬底基板的面积。
附图说明
图1为采用实用新型的结构设计制备的阵列基板的结构示意图一;
图2为本实用新型的测试线的平面结构示意图;
图3为图1中Q-Q`处的截面结构示意图;
图4为采用实用新型的结构设计制备的阵列基板的结构示意图二。
附图标记说明
1-衬底基板,2-栅电极,3-第一测试线,3a-第一测试线的较宽区域,3b-第一测试线的较窄区域,4-有源层,5-源漏电极层,6-第二测试线,6a-第二测试线的较宽区域,6b-第二测试线的较窄区域,7-保护层,8-像素电极层,9-第三测试线,9a-第三测试线的较宽区域,9b-第三测试线的较窄区域,21-宽窄间隔的节状连接导线,22-第一焊接区域,23-第一探针,24-第二焊接区域,25-第二探针,31-测试线一,41-测试线二。
具体实施方式
为使本领域技术人员更好地理解本实用新型的技术方案,下面结合附图和实施例对本实用新型所述的一种阵列基板、显示面板及显示器作进一步详细描述。
如图1所示,为采用实用新型的结构设计制备的阵列基板的结构示意图一,图3为图1中Q-Q`处的截面结构示意图,所述图3为垂直于测试线纵切所得的截面示意图,如图3所示,所述阵列基板包括:衬底基板1、栅电极2、有源层3、源漏电极层5、保护层7和像素电极层8,关键是,所述栅电极2、源漏电极层5和像素电极层8三者中的至少一层中设有测试线;所述测试线的延伸方向与所述衬底基板的运动方向垂直;所述测试线用于检测垂直线的不良。
本实施例以所述栅电极2、源漏电极层5和像素电极层8均设有测试线为例,则依次为形成于栅电极2的一条边上的第一测试线3、形成于源漏电极层5的一条边上的第二测试线6和形成于像素电极层的一条边上的第三测试线9。
图2为本实用新型的测试线的平面结构示意图,如图2所示,所述测试线包括:第一焊接区域22、第二焊接区域24、第一探针23、第二探针25以及宽窄间隔的节状连接导线21,其中,所述节状连接导线呈U形状,且节状连接导线的两端分别与第一焊接区域22、第二焊接区域24连接,所述第一焊接区域22与第一探针23连接、所述第二焊接区域24与第二探针25连接。
其中,所述第一测试线、第二测试线以及第三测试线均与衬底基板的运动方向垂直;
形成于栅电极2的一条边上的第一测试线3、形成于源漏电极层5的一条边上的第二测试线6和形成于像素电极层的一条边上的第三测试线9互相上下重叠。
以制作32寸的显示面板为例,采用本实用新型如图3所示的阵列基板结构制备,所述阵列基板由3×6个32寸的显示面板构成,由于在阵列基板的检测过程中,要求测试线与衬底基板的运动方向垂直,因此,随着衬底基板的运动方向的不同,有两种不同形式的形成有测试线的阵列基板结构,如图1和图4所示,若所述阵列基板的运动方向为上下运动,则增加的测试线的方向为图3所示的情形,即增加的测试线一31在所述阵列基板的上方,此时所述测试线一31垂直于所述衬底基板的运动方向;若所述阵列基板的运动方向为左右运动,则增加的测试线的方向为图4所示的情形,即增加的测试线二41在所述阵列基板的左侧。
以上所述,仅为本实用新型的较佳实施例而已,并非用于限定本实用新型的保护范围。

Claims (6)

1.一种阵列基板,包括:衬底基板、栅电极、有源层、源漏电极层、保护层和像素电极层,其特征在于,所述栅电极、源漏电极层和像素电极层三者中的至少一层中设有测试线;所述测试线的延伸方向与所述衬底基板的运动方向垂直;所述测试线用于检测垂直线的不良。 
2.根据权利要求1所述的阵列基板,其特征在于,所述栅电极、源漏电极层和像素电极层三者中,每一层的靠近所述衬底基板边缘的一侧分别形成有一条测试线,依次为第一测试线、第二测试线和第三测试线。 
3.根据权利要求2所述的阵列基板,其特征在于,所述测试线包括:第一焊接区域、第二焊接区域、第一探针、第二探针以及宽窄间隔的节状连接导线,其中,所述节状连接导线呈U形状,且节状连接导线的两端分别与第一焊接区域、第二焊接区域连接,所述第一焊接区域、第二焊接区域分别与第一探针、第二探针连接。 
4.根据权利要求2或3所述的阵列基板,其特征在于,所述第一测试线、第二测试线和第三测试线互相上下重叠。 
5.一种显示面板,其特征在于,所述显示面板包括权利要求1至4任一项所述的阵列基板。 
6.一种显示器,其特征在于,所述显示器包括权利要求5所述的显示面板。 
CN 201220721376 2012-12-24 2012-12-24 一种阵列基板、显示面板及显示器 Expired - Lifetime CN203217210U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220721376 CN203217210U (zh) 2012-12-24 2012-12-24 一种阵列基板、显示面板及显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220721376 CN203217210U (zh) 2012-12-24 2012-12-24 一种阵列基板、显示面板及显示器

Publications (1)

Publication Number Publication Date
CN203217210U true CN203217210U (zh) 2013-09-25

Family

ID=49206734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220721376 Expired - Lifetime CN203217210U (zh) 2012-12-24 2012-12-24 一种阵列基板、显示面板及显示器

Country Status (1)

Country Link
CN (1) CN203217210U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018036200A1 (zh) * 2016-08-26 2018-03-01 京东方科技集团股份有限公司 膜层测试结构及阵列基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018036200A1 (zh) * 2016-08-26 2018-03-01 京东方科技集团股份有限公司 膜层测试结构及阵列基板
US10332811B2 (en) 2016-08-26 2019-06-25 Boe Technology Group Co., Ltd. Film test structure and array substrate

Similar Documents

Publication Publication Date Title
CN102723311B (zh) 阵列基板制作方法
CN103700694B (zh) Amoled阵列基板及显示装置
CN203324610U (zh) 显示装置
CN203337945U (zh) 显示面板和液晶显示装置
CN205450520U (zh) 阵列基板和显示装置
JP2014085424A5 (zh)
CN101359108A (zh) 薄膜晶体管液晶显示器面板结构
CN103715205A (zh) Amoled阵列基板及显示装置
CN105122125A (zh) 液晶显示器及液晶显示器检测方法和电子装置
CN202631908U (zh) 显示面板及显示装置
CN102929054A (zh) 一种阵列基板及像素的驱动方法
CN104730790A (zh) 液晶显示装置、液晶显示器及其制作方法和暗点作业方法
CN104716196A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN105093729A (zh) 阵列基板及其制作方法、显示装置
CN105527769A (zh) 液晶显示面板及其制作方法
CN107346082A (zh) 阵列基板以及液晶显示面板
CN203217210U (zh) 一种阵列基板、显示面板及显示器
CN106297616A (zh) 阵列检测电路、驱动方法、显示驱动器、显示基板和装置
CN104898342A (zh) 阵列基板母板及其制作方法
WO2013017087A1 (zh) 阵列基板、液晶显示面板及其修复断线的方法
CN105974689A (zh) 一种阵列基板及其制备方法、液晶显示面板
CN203733797U (zh) 阵列基板和显示装置
CN202735643U (zh) 一种引线连接装置及显示器件
CN101825823A (zh) 像素结构与对准标记
CN111679521A (zh) 显示模组以及电子设备

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20130925

CX01 Expiry of patent term