KR20210097878A - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210097878A
KR20210097878A KR1020200011221A KR20200011221A KR20210097878A KR 20210097878 A KR20210097878 A KR 20210097878A KR 1020200011221 A KR1020200011221 A KR 1020200011221A KR 20200011221 A KR20200011221 A KR 20200011221A KR 20210097878 A KR20210097878 A KR 20210097878A
Authority
KR
South Korea
Prior art keywords
layer
dam
stacked structure
insulating layer
disposed
Prior art date
Application number
KR1020200011221A
Other languages
English (en)
Inventor
방기호
김은혜
최원석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200011221A priority Critical patent/KR20210097878A/ko
Priority to US17/114,986 priority patent/US11882735B2/en
Priority to EP20213987.9A priority patent/EP3859810B1/en
Priority to CN202110088932.6A priority patent/CN113206129A/zh
Publication of KR20210097878A publication Critical patent/KR20210097878A/ko
Priority to US18/545,278 priority patent/US20240122017A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • H01L51/525—
    • H01L27/3246—
    • H01L27/3276—
    • H01L51/5253—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 비아 절연층, 상기 제1 비아 절연층 상에 상기 비표시 영역에 배치되는 제1 전원 배선, 상기 제1 비아 절연층 상에 상기 비표시 영역에 배치되고, 상기 제1 전원 배선과 이격되는 제2 전원 배선, 상기 베이스 기판 상에 배치되고, 상기 제1 전원 배선 및 상기 제2 전원 배선과 중첩하고, 상기 주변 영역을 따라 연장되는 제1 댐, 상기 제1 댐과 상기 표시 영역 사이에 상기 제1 비아 절연층 상에 배치되고, 상기 제1 댐보다 낮은 높이를 갖는 제1 적층 구조물, 및 상기 제1 적층 구조물의 전부 및 상기 제1 댐의 적어도 일부와 중첩하게, 상기 제1 적층 구조물 및 상기 제1 댐 상에 배치되는 유기층을 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것으로, 보다 상세하게는 박막 봉지층의 유기층 형성 품질이 향상된 표시 장치 및 상기 표시 장치의 제조 방법에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 표시 장치, 예를 들면 플라즈마 표시 장치, 액정 표시 장치 및 유기 발광 표시 장치 등이 주목을 받고 있다.
상기 표시 장치는 내부 구조물이 박막 봉지층에 의해 봉지되고, 터치 스크린 패널이 그 위에 형성될 수 있다. 예를 들면, 상기 유기 발광 표시 장치가 박막 봉지층 및 상기 박막 봉지층 상에 터치 스크린 패널이 직접 형성되는 구조를 가질 수 있는데, 이 경우, 상기 박막 봉지층의 품질이 표시 품질 및 상기 터치 스크린 패턴의 품질에 영향을 줄 수 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 품질이 향상된 박막 봉지층을 포함하는 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 장치의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되는 제1 비아 절연층, 상기 제1 비아 절연층 상에 상기 비표시 영역에 배치되는 제1 전원 배선, 상기 제1 비아 절연층 상에 상기 비표시 영역에 배치되고, 상기 제1 전원 배선과 이격되는 제2 전원 배선, 상기 베이스 기판 상에 배치되고, 상기 제1 전원 배선 및 상기 제2 전원 배선과 중첩하고, 상기 주변 영역을 따라 연장되는 제1 댐, 상기 제1 댐과 상기 표시 영역 사이에 상기 제1 비아 절연층 상에 배치되고, 상기 제1 댐보다 낮은 높이를 갖는 제1 적층 구조물, 및 상기 제1 적층 구조물의 전부 및 상기 제1 댐의 적어도 일부와 중첩하게, 상기 제1 적층 구조물 및 상기 제1 댐 상에 배치되는 유기층을 포함한다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 적층 구조물과 상기 제1 댐 사이에 배치되는 제2 적층 구조물을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 비아 절연층 상에 배치되는 제2 비아 절연층을 더 포함할 수 있다. 상기 제1 적층 구조물은 상기 제2 비아 절연층의 일부를 포함할 수 있다. 상기 제1 댐은 상기 제2 비아 절연층의 일부를 포함할 수 있다. 상기 제2 비아 절연층은 상기 제1 댐에서 제1 높이를 갖고, 상기 제1 적층 구조물에서 상기 제1 높이 보다 낮은 제2 높이를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제2 비아 절연층 상에 배치되는 화소 정의막을 더 포함할 수 있다. 상기 제1 적층 구조물은 상기 화소 정의막의 일부를 포함할 수 있다. 상기 제1 댐은 상기 화소 정의막의 일부를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 적층 구조물의 높이는 상기 제1 적층 구조물의 높이 보다 낮을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 적층 구조물은 상기 제1 댐과 평행하게 상기 제1 방향으로 연장될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 적층 구조물은 상기 제1 댐과 연결되어, 상기 제1 적층 구조물과 상기 제1 댐이 단차를 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 적층 구조물은 상기 제1 전원 배선 및 상기 제2 전원 배선과 중첩하지 않게 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전원 배선 및 상기 제2 전원 배선에는 복수의 개구가 형성될 수 있다. 상기 복수의 개구는 상기 제1 적층 구조물과 상기 제1 댐 사이, 상기 제1 적층 구조물과 상기 화소 영역 사이에 위치할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 베이스 기판 상에 상기 표시 영역에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 제2 전극을 더 포함할 수 있다. 상기 제2 전극은 상기 제1 적층 구조물의 전부 및 상기 제1 댐의 적어도 일부와 중첩하게, 상기 제1 적층 구조물 및 상기 제1 댐 상에 배치될 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 베이스 기판, 상기 베이스 기판 상에 배치되고, 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제1 도전층, 상기 제1 도전층 상에 배치되는 제1 비아 절연층, 상기 제1 비아 절연층 상에 배치되는 제2 도전층, 상기 제2 도전층 상에 배치되는 제2 비아 절연층, 상기 제2 비아 절연층 상에 배치되는 화소 정의막, 상기 화소 정의막 상에 배치되는 제1 무기층, 및 상기 제1 무기층 상에 배치되는 유기층을 포함한다. 상기 제2 비아 절연층의 일부, 상기 화소 정의막의 일부가 제1 댐을 형성한다. 상기 제2 비아 절연층의 일부, 상기 화소 정의막의 일부가 상기 제1 댐 보다 낮은 높이를 갖는 제1 적층 구조물을 형성한다. 상기 유기층은 상기 제1 적층 구조물의 전부 및 상기 제1 댐의 적어도 일부와 중첩하게 배치된다.
본 발명의 일 실시예에 있어서, 상기 제2 비아 절연층은 상기 제1 댐에서 제1 높이를 갖고, 상기 제1 적층 구조물에서 상기 제1 높이 보다 낮은 제2 높이를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 도전층은 제1 전원 배선의 제1 층 및 상기 제1 전원 배선의 상기 제1 층과 이격되는 제2 전원 배선의 제1 층을 포함할 수 있다. 상기 제2 도전층은 상기 제1 전원 배선의 제2 층 및 상기 제1 전원 배선의 상기 제2 층과 이격되는 상기 제2 전원 배선의 제2 층을 포함할 수 있다. 상기 제1 전원 배선의 상기 제1 층과 상기 제1 전원 배선의 상기 제2 층은 서로 전기적으로 연결될 수 있다. 상기 제2 전원 배선의 상기 제1 층과 상기 제2 전원 배선의 상기 제2 층은 서로 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 전원 배선의 상기 제2 층 및 상기 제2 전원 배선의 상기 제2 층에는 복수의 개구가 형성될 수 있다. 상기 복수의 개구는 상기 제1 적층 구조물과 중첩하지 않거나 일부만 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 화소 정의막 상에 배치되는 스페이서층 더 포함할 수 있다. 상기 제2 비아 절연층의 일부, 상기 화소 정의막의 일부 및 상기 스페이스층의 일부가 상기 제1 댐과 이격되는 제2 댐을 형성할 수 있다. 상기 제1 댐은 상기 제2 댐과 상기 제1 적층 구조물 사이에 위치할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 제조 방법은 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역을 포함하는 표시 장치를 제조한다. 상기 제조 방법은 베이스 기판 상에 박막 트랜지스터 및 절연층을 포함하는 박막 트랜지스터층을 형성하는 단계, 상기 박막 트랜지스터층 상에 제1 비아 절연층을 형성하는 단계, 상기 제1 비아 절연층 상에 전원 배선을 포함하는 도전층을 형성하는 단계, 상기 제2 도전층이 형성된 상기 제1 비아 절연층 상에 제2 비아 절연층을 형성하는 단계, 상기 제2 비아 절연층이 형성된 상기 베이스 기판 상에 제1 무기층을 형성하는 단계, 상기 제1 무기층 상에 유기물을 제공하는 단계, 상기 유기물이 상기 제1 무기층의 상면을 따라 퍼지는 정도를 제1 적층 구조물의 외곽의 시인 정도를 이용하여 검사 하는 단계를 포함한다. 상기 제2 비아 절연층의 일부는 상기 비표시 영역에 배치되고, 상기 표시 영역을 둘러싸는 제1 댐을 형성한다. 상기 제2 비아 절연층의 일부는 상기 비표시 영역에 상기 제1 댐과 상기 표시 영역 사이에 배치되는 상기 제1 적층 구조물을 형성한다.
본 발명의 일 실시예에 있어서, 상기 제2 비아 절연층의 일부는 상기 비표시 영역에 상기 제1 적층 구조물과 상기 표시 영역 사이에 배치되는 제2 적층 구조물을 형성할 수 있다. 상기 검사 하는 단계에서, 상기 제1 적층 구조물의 상기 외곽의 시인 정도가 낮아진 후, 상기 제2 적층 구조물의 외곽의 시인 정도가 낮아지면, 상기 유기물의 퍼짐 정도가 적정 레벨에 도달한 것으로 판단할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 제2 비아 절연층 및 상기 제1 비아 절연층 상에 화소 정의막을 형성하는 단계를 더 포함할 수 있다. 상기 제1 댐은 상기 화소 정의막의 일부를 더 포함할 수 있다. 상기 제1 적층 구조물은 상기 화소 정의막의 일부를 더 포함할 수 있다. 상기 제2 적층 구조물은 상기 화소 정의막의 일부를 더 포함할 수 있다. 상기 제1 댐의 높이는 상기 제1 적층 구조물 및 상기 제2 적층 구조물의 높이 보다 높을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 화소 정의막 이 형성된 상기 제2 비아 절연층 상에 상기 표시 영역 내에 제1 전극을 형성하는 단계, 상기 제1 전극 상에 발광층을 형성하는 단계, 및 상기 발광층 상에 제2 전극을 형성하는 단계를 더 포함할 수 있다. 상기 제2 전극은 상기 제1 적층 구조물의 전부 및 상기 제1 댐의 적어도 일부와 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 전원 배선에는 복수의 개구가 형성될 수 있다. 상기 복수의 개구는 상기 제1 적층 구조물과 제1 댐 사이, 제1 적층 구조물과 화소 영역 사이에 위치할 수 있다.
본 발명의 실시예들에 따르면, 표시 장치는 제1 적층 구조물을 포함하며, 상기 제1 적층 구조물의 외곽의 시인 정도를 이용하여, 박막 봉지층을 형성하기 위한 유기물이 제1 무기층의 상면을 따라 퍼지는 정도를 검사할 수 있다. 이에 따라 상기 유기물을 포함하는 유기층의 형성 정도를 손쉽게 검사할 수 있으며, 제조 품질이 향상된 상기 박막 봉지층을 얻을 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 4는 도 3의 표시 장치의 표시 영역의 화소에 대응하는 단면도이다.
도 5는 도 3의 A 부분의 확대도이다.
도 6은 도 5의 I-I'선을 따라 절단한 단면도이다.
도 7은 도 5의 II-II'선을 따라 절단한 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 평면도이다.
도 10은 도 9의 I-I'선을 따라 절단한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 평면도이다.
도 12은 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 13a 및 도 13b 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 유기층의 형성을 나타낸 단면도들이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치의 유기층의 형성에 있어서, 적층 구조물의 시인 정도와 유기층의 커버 정도를 설명하기 위한 사진들이다.
도 15은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다.
도 16a는 도 15의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다.
도 16b는 도 15의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(10), 스캔 구동부(20), 데이터 구동부(30), 발광 제어 구동부(40), 및 제어부(50)를 포함할 수 있다.
상기 표시 패널(10)은 영상을 표시하기 위한 복수의 화소(PX)들을 포함할 수 있다. 예를 들어, 상기 표시 패널(10)은 스캔 라인들(SL1 내지 SLn) 및 데이터 라인들(DL1 내지 DLm)의 교차부마다 위치되는 n*m 개의 화소(PX)들을 포함할 수 있다 (단, n, m은 1보다 큰 정수). 상기 화소(PX)의 구조에 대해서는 도 2를 참조하여 자세히 설명하기로 한다.
상기 스캔 구동부(20)는 제1 제어 신호(CTL1)에 기초하여 상기 스캔 라인들(SL1 내지 SLn)을 통해 제1 스캔 신호를 상기 화소(PX)들에 순차적으로 제공하고, 반전 스캔 라인들(/SL1 내지 /SLn)을 통해 제2 스캔 신호를 상기 화소(PX)들에 순차적으로 제공할 수 있다. 예를 들어, 상기 제2 스캔 신호는 상기 제1 스캔 신호의 반전된 신호일 수 있다.
상기 데이터 구동부(30)는 제2 제어 신호(CTL2)에 기초하여 상기 데이터 라인들(DL1 내지 DLm)을 통해 데이터 신호를 상기 화소(PX)들에 제공할 수 있다.
상기 발광 제어 구동부(40)는 제3 제어 신호(CTL3)에 기초하여 발광 제어 라인들(EM1 내지 EMn)을 통해 발광 제어 신호를 상기 화소(PX)들에 순차적으로 제공할 수 있다.
상기 제어부(50)는 상기 스캔 구동부(20), 상기 데이터 구동부(30), 및 상기 발광 제어 구동부(40)를 제어할 수 있다. 상기 제어부(50)는 상기 스캔 구동부(20), 상기 데이터 구동부(30), 및 상기 발광 제어 구동부(40)를 제어하기 위해 상기 제어 신호들(CTL1 내지 CTL3)을 생성할 수 있다. 상기 스캔 구동부(20)를 제어하기 위한 상기 제1 제어 신호(CTL1)는 스캔 개시 신호, 스캔 클럭 신호, 등을 포함할 수 있다. 상기 데이터 구동부(30)를 제어하기 위한 상기 제2 제어 신호(CTL2)는 영상 데이터, 수평 개시 신호, 등을 포함할 수 있다. 상기 발광 제어 구동부(40)를 제어하기 위한 상기 제3 제어 신호(CTL3)는 발광 제어 개시 신호, 발광 제어 클럭 신호, 등을 포함할 수 있다.
이 밖에도, 상기 표시 장치는 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 및 초기화 전압(VINT)를 상기 표시 패널(10)에 공급하는 전원 공급부(도시되지 않음) 등을 더 포함할 수 있다.
도 2는 도 1의 표시 장치에 포함된 화소의 일 예를 나타내는 등가 회로도이다.
도 2를 참조하면, 상기 화소(PX)는 제1 내지 제7 트랜지스터들(T1 내지 T7), 스토리지 커패시터(CST), 및 유기 발광 다이오드(OLED)를 포함할 수 있다. 상기 화소(PX)은 제i(단, i는 1과 n 사이의 정수) 화소행 및 제j(단, j는 1과 m 사이의 정수) 화소열에 위치할 수 있다.
상기 제1 트랜지스터(T1)는 데이터 신호에 상응하는 구동 전류를 유기 발광 다이오드(OLED)에 제공하는 구동 트랜지스터일 수 있다. 상기 제1 트랜지스터(T1)는 제1 노드(N1)에 연결된 게이트 전극, 제2 노드(N2)에 연결된 제1 전극, 및 제3 노드(N3)에 연결된 제2 전극을 포함할 수 있다.
상기 제2 트랜지스터(T2)는 제1 스캔 신호(GS1)에 응답하여 상기 데이터 신호를 상기 제1 트랜지스터(T1)에 제공할 수 있다. 일 실시예에서, 상기 제2 트랜지스터(T2)는 제i 스캔 라인(SLi)으로부터 제1 스캔 신호(GS1)를 수신하는 게이트 전극, 제j 데이터 라인(DLj)으로부터 상기 데이터 신호를 수신하는 제1 전극, 및 상기 제1 트랜지스터(T1)의 제1 전극(즉, 제2 노드(N2))에 연결된 제2 전극을 포함할 수 있다.
상기 제3 트랜지스터(T3)는 상기 제2 스캔 신호(GS2)에 응답하여 상기 제1 트랜지스터(T1)의 상기 제2 전극과 상기 제1 트랜지스터(T1)의 상기 게이트 전극을 연결할 수 있다. 일 실시예에서, 상기 제3 트랜지스터(T3)는 제i 반전 스캔 라인(/SLi)로부터 상기 제2 스캔 신호(GS2)를 수신하는 게이트 전극, 상기 제1 트랜지스터(T1)의 상기 제2 전극(즉, 제3 노드(N3))에 연결된 제1 전극, 및 상기 제1 트랜지스터(T1)의 게이트 전극(즉, 제1 노드(N1))에 연결된 제2 전극을 포함할 수 있다.
상기 제4 트랜지스터(T4)는 제3 스캔 신호(GS3)에 응답하여 초기화 전압(VINT)을 상기 제1 트랜지스터(T1)의 상기 게이트 전극에 인가할 수 있다. 일 실시예에서, 상기 제4 트랜지스터(T4)는 제(i-1) 반전 스캔 라인(/SL(i-1))으로부터 제3 스캔 신호(GS3)를 수신하는 게이트 전극, 초기화 전압(VINT)에 연결된 제1 전극, 및 상기 제1 트랜지스터(T1)의 상기 게이트 전극(즉, 제1 노드(N1))에 연결된 제2 전극을 포함할 수 있다.
상기 제5 트랜지스터(T5)는 상기 발광 제어 신호에 응답하여 제1 전원 전압(ELVDD)을 상기 제1 트랜지스터(T1)의 상기 제1 전극에 인가할 수 있다. 일 실시예에서, 상기 제5 트랜지스터(T5)는 제i 발광 제어 라인(EMi)으로부터 발광 제어 신호를 수신하는 게이트 전극, 상기 제1 전원 전압(ELVDD)에 연결된 제1 전극, 및 상기 제1 트랜지스터(T1)의 상기 제1 전극(즉, 제2 노드(N2))에 연결된 제2 전극을 포함할 수 있다.
상기 제6 트랜지스터(T6)은 상기 발광 제어 신호에 응답하여 상기 제1 트랜지스터(T1)의 상기 제2 전극을 유기 발광 다이오드(OLED)의 제1 전극에 연결할 수 있다. 일 실시예에서, 상기 제6 트랜지스터(T6)은 제i 발광 제어 라인(EMi)으로부터 발광 제어 신호를 수신하는 게이트 전극, 상기 제1 트랜지스터(T1)의 상기 제2 전극(즉, 제2 노드(N2))에 연결된 제1 전극, 및 상기 유기 발광 다이오드(OLED)의 제1 전극(즉, 제4 노드(N4))에 연결된 제2 전극을 포함할 수 있다.
상기 제7 트랜지스터(T7)은 제4 스캔 신호(GS4)에 응답하여 초기화 전압(VINT)를 상기 유기 발광 다이오드(OLED)의 상기 제1 전극에 인가할 수 있다. 일 실시예에서, 상기 제7 트랜지스터(T7)는 상기 제(i-1) 반전 스캔 라인(/SL(i-1))으로부터 제4 스캔 신호(GS4)를 수신하는 게이트 전극, 상기 초기화 전압(VINT)에 연결된 제1 전극, 및 상기 유기 발광 다이오드(OLED)의 상기 제1 전극(즉, 제4 노드(N4))에 연결된 제2 전극을 포함할 수 있다.
여기서, 상기 제1 트랜지스터(T1), 상기 제2 트랜지스터(T2), 상기 제5 트랜지스터(T5) 및 상기 제6 트랜지스터(T6)는 각각 폴리 실리콘(poly-Si) 박막 트랜지스터로, P형 트랜지스터일 수 있다. 상기 제3 트랜지스터(T3), 상기 제4 트랜지스터(T4) 및 상기 제7 트랜지스터(T7)는 각각 산화물 박막 트랜지스터로, N형 트랜지스터일 수 있다.
상기 스토리지 커패시터(CST)는 상기 제1 전원 전압(ELVDD)에 연결된 제1 전극 및 상기 제1 트랜지스터(T1)의 상기 게이트 전극(즉, 제1 노드(N1))에 연결된 제2 전극을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 3을 참조하면, 상기 표시 장치는 영상이 표시되는 표시 영역(DA) 및 상기 표시 영역(DA)에 인접하여 상기 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다. 상기 표시 장치는 제1 전원 배선(210) 및 제2 전원 배선(220)을 포함할 수 있다.
상기 표시 영역(DA)은 제1 방향(D1) 및 상기 제1 방향(D1)에 수직한 제2 방향(D2)을 따라 형성되는 평면 상에 배치될 수 있다. 상기 표시 영역(DA)에는 영상을 표시 하기 위한 복수의 화소들이 배치되고, 상기 비표시 영역(DNA)에는 상기 제1 전원 배선(210) 및 상기 제2 전원 배선(220)이 배치될 수 있다.
상기 제1 전원 배선(210)에는 제1 전원 전압(ELVDD)이 인가될 수 있다. 상기 제2 전원 배선(220)에는 제2 전원 전압(ELVSS)이 인가될 수 있다. 상기 제1 전원 배선(210)의 수평부는 상기 제1 방향(D1)을 따라 연장되며, 상기 표시 영역(DA)에 인접하게 배치될 수 있다. 상기 제1 전원 배선(210)의 수직부는 상기 수평부로부터 상기 제2 방향(D2)으로 연장될 수 있다. 상기 제2 전원 배선(220)은 상기 표시 영역(DA)을 둘러싸도록 연장될 수 있으며, 상기 제1 전원 배선(210)과 이격되어 배치될 수 있다.
도 4는 도 3의 표시 장치의 표시 영역의 화소에 대응하는 단면도이다.
도 4를 참조하면, 상기 표시 장치는 베이스 기판(100), 버퍼층(110), 박막트랜지스터(TFT)의 액티브 패턴(ACT), 제1 절연층(120), 게이트 도전층, 제2 절연층(130), 제1 소스 드레인 도전층, 제1 비아 절연층(VIA1), 제2 소스 드레인 도전층, 제2 비아 절연층(VIA2), 발광 구조물(180), 화소 정의막(PDL), 스페이서층(SPC) 박막 봉지층(190) 및 터치 스크린 패널층(미도시)을 포함할 수 있다.
상기 베이스 기판(100)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 상기 베이스 기판(100)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 상기 베이스 기판(100)은 연성을 갖는 투명 수지 기판으로 이루어질 수도 있다. 상기 베이스 기판(100)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다.
상기 버퍼층(110)은 상기 베이스 기판(100) 상에 전체적으로 배치될 수 있다. 상기 버퍼층(110)은 상기 베이스 기판(100)으로부터 금속 원자들이나 불순물들이 상기 액티브 패턴(ACT)으로 확산되는 현상을 방지할 수 있으며, 상기 액티브 패턴(ACT)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 상기 액티브 패턴(ACT)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 상기 베이스 기판(100)의 표면이 균일하지 않을 경우, 상기 베이스 기판(100)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다.
상기 액티브 패턴(ACT)은 상기 버퍼층(110) 상에 배치될 수 있다. 상기 액티브 패턴(ACT)은 불순물이 도핑(doping)된 드레인 영역과 소스 영역 및 상기 드레인 영역과 상기 소스 영역 사이의 채널 영역을 포함할 수 있다. 예를 들면, 상기 액티브 패턴(ACT)은 폴리 실리콘(Poly Crystal Silicon)을 포함할 수 있다.
상기 제1 절연층(120)은 상기 액티브 패턴(ACT)이 배치된 상기 버퍼층(110) 상에 배치될 수 있다. 상기 제1 절연층(120)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 게이트 도전층이 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 게이트 도전층은 상기 액티브 패턴(ACT)과 중첩하는 상기 박막 트랜지스터(TFT)의 게이트 전극(GE)을 포함할 수 있다. 상기 게이트 도전층은 상기 표시 장치를 구동하기 위한 스캔 라인(미도시) 등의 신호 배선을 더 포함할 수 있다.
상기 제2 절연층(130)은 상기 게이트 도전층이 배치되는 상기 제1 절연층(120) 상에 배치될 수 있다. 상기 제2 절연층(130)은 실리콘 화합물, 금속 산화물 등의 무기 절연 물질을 포함할 수 있다.
상기 제1 소스 드레인 도전층은 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제1 소스 드레인 도전층은 상기 박막 트랜지스터(TFT)의 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 상기 제1 소스 드레인 도전층은 제1 전원 배선의 제1 층 및 제2 전원 배선의 제1 층을 더 포함할 수 있다.
상기 제1 비아 절연층(VIA1)은 상기 제1 소스 드레인 도전층이 배치된 상기 제2 절연층(130) 상에 배치될 수 있다. 상기 제1 비아 절연층(VIA1)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다.
상기 제2 소스 드레인 도전층은 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 상기 제2 소스 드레인 도전층은 상기 박막 트랜지스터(TFT)와 전기적으로 연결되는 컨택 패드(CP)를 포함할 수 있다. 상기 제2 소스 드레인 도전층은 상기 제1 전원 배선의 제2 층 및 상기 제2 전원 배선의 제2 층을 포함할 수 있다.
상기 제2 비아 절연층(VIA2)은 상기 제2 소스 드레인 도전층이 배치된 상기 제1 비아 절연층(VIA1) 상에 배치될 수 있다. 상기 제2 비아 절연층(VIA1)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계(siloxane-based) 수지 등의 유기 물질을 사용하여 형성될 수 있다.
상기 발광 구조물(180)은 제1 전극(181), 발광층(182) 및 제2 전극(183)을 포함할 수 있다.
상기 제1 전극(181)은 상기 제2 비아 절연층(VIA2) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제1 전극(181)은 반사성을 갖는 물질 또는 투광성을 갖는 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 전극(181)은 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 화소 정의막(PDL)은 상기 제1 전극(181)이 배치된 상기 비아 절연층(150) 상에 배치될 수 있다. 상기 화소 정의막(PDL)은 유기 물질, 무기 물질 등을 사용하여 형성될 수 있다. 예를 들면, 상기 화소 정의막(PDL)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 따르면, 상기 화소 정의막(PDL)을 식각하여 상기 제1 전극(181)을 부분적으로 노출시키는 개구(opening)를 형성할 수 있다. 이러한 상기 화소 정의막(PDL)의 개구에 의해 상기 표시 장치의 발광 영역과 비발광 영역이 정의될 수 있다. 예를 들면, 상기 화소 정의막(PDL)의 개구가 위치하는 부분이 상기 발광 영역에 해당될 수 있으며, 상기 비발광 영역은 상기 화소 정의막(PDL)의 개구에 인접하는 부분에 해당될 수 있다.
상기 스페이서층(SPC)은 상기 화소 정의막 (PDL) 상에 배치될 수 있다. 상기 스페이서층(SPC)은 상기 터치 스크린 패널층(TSP)과 상기 화소 구조물(180) 사이의 갭(gap)을 유지할 수 있다.
상기 발광층(182)은 상기 화소 정의막(PDL)의 개구를 통해 노출되는 상기 제1 전극(181)상에 배치될 수 있다. 또한, 상기 발광층(182)은 상기 화소 정의막(PDL)의 상기 개구의 측벽 상으로 연장될 수 있다. 예시적인 실시예들에 있어서, 상기 발광층(182)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 다른 실시예에서, 상기 유기 발광층을 제외하고, 상기 정공 주입층, 상기 정공 수송층, 상기 전자 수송층 및 상기 전자 주입층 등은 복수의 화소들에 대응되도록 공통적으로 형성될 수 있다. 상기 발광층(182)의 유기 발광층은 상기 표시 장치의 각 화소에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 따르면, 상기 발광층(182)의 유기 발광층은 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 백색광을 발광하는 구조를 가질 수도 있다. 이때, 상기 발광 구조물들은 복수의 화소들에 대응되도록 공통적으로 형성되고, 상기 컬러 필터층에 의해 각각의 화소들이 구분될 수 있다.
상기 제2 전극(183)은 상기 화소 정의막(PDL) 및 상기 발광층(182) 상에 배치될 수 있다. 상기 표시 장치의 발광 방식에 따라, 상기 제2 전극(183)은 투광성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 예시적인 실시예들에 있어서, 상기 제2 전극(183)도 금속막, 합금막, 금속 질화물막, 도전성 금속 산화물막 및/또는 투명 도전성 물질막을 포함하는 단층 구조 또는 다층 구조로 형성될 수 있다.
상기 박막 봉지층(190)이 상기 제2 전극(183) 상에 배치될 수 있다. 상기 박막 봉지층(190)은 외부의 습기 및 산소의 침투를 방지할 수 있다. 상기 박막 봉지층(190)은 적어도 하나의 유기층과 적어도 하나의 무기층을 구비할 수 있다. 적어도 하나의 유기층과 적어도 하나의 무기층은 서로 교번적으로 적층될 수 있다. 본 실시예에 있어서, 상기 박막 봉지층(TFE)은 제1 무기층(191), 상기 제1 무기층(191) 상에 배치되는 유기층(192) 및 상기 유기층(190) 상에 배치되는 제2 무기층(193)을 포함할 수 있으나, 이에 제한되지 않는다.
상기 터치 스크린 패널층이 상기 박막 봉지층(190) 상에 배치될 수 있다. 상기 터치 스크린 패널층은 터치 전극과 절연층을 포함할 수 있으며, 상기 박막 봉지층(190) 상에 직접 형성될 수 있다.
도 5는 도 3의 A 부분의 확대도이다. 도 6은 도 5의 I-I'선을 따라 절단한 단면도이다. 도 7은 도 5의 II-II'선을 따라 절단한 단면도이다.
도 3 내지 7을 참조하면, 상기 표시 장치는 상기 베이스 기판(100). 박막 트랜지스터 층(TFTL), 상기 제1 전원 배선(210), 상기 제2 전원 배선(220), 상기 제1 비아 절연층(VIA1), 상기 제2 비아 절연층(VIA2), 상기 화소 정의막(PDL), 상기 제2 전극(183) 및 상기 박막 봉지층(190)을 포함할 수 있다. 상기 박막 봉지층(190)은 제1 무기층(191), 유기층(192) 및 제2 무기층(193)을 포함할 수 있다.
상기 박막 트랜지스터층(TFTL)은 상기 박막 트랜지스터(TFT) 및 절연층들(예를 들면, 버퍼층(110), 제1 절연층(120) 및 제2 절연층(130))을 포함할 수 있다.
상기 제1 전원 배선(210)은 제1 층(210a) 및 제2 층(210b)을 포함할 수 있다. 상기 제2 전원 배선(220)은 제1 층(220a) 및 제2 층(220b)을 포함할 수 있다. 상기 제1 전원 배선(210)의 상기 제1 층(210a) 및 상기 제2 전원 배선(220)의 상기 제1 층(220a)은 상기 제1 소스 드레인 패턴층에 포함될 수 있다. 상기 제1 전원 배선(210)의 상기 제2 층(210b) 및 상기 제2 전원 배선(220)의 상기 제2 층(220b)은 상기 제2 소스 드레인 패턴층에 포함될 수 있다.
상기 제1 전원 배선(210) 및 상기 제 전원 배선(220) 상에 상기 비표시 영역(NDA)을 따라 제1 방향(D1)으로 연장되는 제3 댐(DM1)이 형성될 수 있다. 상기 제3 댐(DM3)과 상기 표시 영역(DA) 사이에는 각각 상기 제1 방향(D1)을 따라 연장되는 제2 댐(DM2) 및 제1 댐(DM1)이 더 형성될 수 있다. 즉, 상기 표시 영역(DA)으로부터 상기 제2 방향(D2)으로 상기 제1 댐(DM1), 상기 제2 댐(DM2) 및 상기 제3 댐(DM3)이 차례로 형성될 수 있다.
상기 제1 내지 제3 댐들(DM1, DM2, DM3)은 상기 표시 장치의 표시 영역(DA)을 둘러싸도록 형성될 수 있으며, 상기 제1 전원 배선(210) 및 상기 제2 전원 배선(220)과 중첩하게 배치될 수 있다. 즉, 상기 제1 전원 배선(210) 및 상기 제2 전원 배선(220)이 상기 제2 방향(D2)으로 연장되는 부분에서, 상기 제1 내지 제3 댐들(DM1, DM2, DM3)은 상기 제1 방향(D1)으로 연장될 수 있다. 상기 제1 내지 제3 댐들(DM1, DM2, DM3)은 상기 박막 봉지층(190)의 상기 유기층(192)을 형성하는데 있어서, 유기 물질의 유동을 제어하여 넘침(overflow)를 방지하기 위한 것이다. 본 실시예에서는 3개의 댐들이 순차적으로 형성된 것을 도시하였으나, 각각의 댐의 형상이나 개수는 이에 제한 되지 않는다.
여기서, 상기 제1 댐(DM1)은 상기 제1 비아 절연층(VIA1) 상에 배치되며, 상기 제2 비아 절연층(VIA2) 및 상기 화소 정의막(PDL)로 이루어질 수 있다. 상기 제2 댐(DM2)은 상기 제1 비아 절연층(VIA1) 상에 배치되며, 상기 제2 비아 절연층(VIA2) 및 상기 화소 정의막(PDL)로 이루어질 수 있다. 상기 제3 댐(DM3)은 상기 제1 비아 절연층(VIA1) 상에 배치되며, 상기 제2 비아 절연층(VIA2), 상기 화소 정의막(PDL) 및 상기 스페이서층(SPC)으로 이루어질 수 있다. 이에 따라, 상기 제3 댐(DAM3)은 상기 제2 댐(DAM2) 또는 상기 제1 댐(DAM1) 보다 높은 높이를 가질 수 있다.
상기 제1 댐(DM1)과 상기 표시 영역(DA) 사이에 상기 제1 비아 절연층(VIA1) 상에 배치되고, 상기 제1 댐(DM1)보다 낮은 높이를 갖는 제1 적층 구조물(ML1)이 형성될 수 있다. 상기 제1 적층 구조물(ML1)은 상기 제2 비아 절연층(VIA2)의 일부, 상기 화소 정의막(PDL)의 일부를 포함할 수 있다. 즉, 상기 제1 적층 구조물(ML1)은 유기물을 포함하는 적층 구조물일 수 있다.
상기 제1 적층 구조물(ML1)과 상기 제1 댐(DM1) 사이에 상기 제1 비아 절연층(VIA1) 상에 배치되고, 상기 제1 댐(DM1)보다 낮은 높이를 갖는 제2 적층 구조물(ML2)이 형성될 수 있다. 상기 제2 적층 구조물(ML2)은 상기 제2 비아 절연층(VIA2)의 일부, 상기 화소 정의막(PDL)의 일부를 포함할 수 있다. 즉, 상기 제2 적층 구조물(ML2)은 유기물을 포함하는 적층 구조물일 수 있다.
상기 제1 비아 절연층(VIA1)은 상기 제1 댐(DM1)에서 제1 높이(h1)를 갖고, 상기 제1 적층 구조물(ML1) 및 상기 제2 적층 구조물(ML2)에서 상기 제1 높이(h1) 보다 낮은 제2 높이(h2)를 가질 수 있다. 상기 제1 비아 절연층(VIA1)은 하프톤 마스크 등을 이용하여 서로 다른 높이를 갖는 부분을 갖도록 형성할 수 있다.
상기 제2 전극(183)은 상기 제1 적층 구조물(ML1)의 전부, 상기 제2 적층 구조물(ML2)의 전부 및 상기 제1 댐(DM1)의 적어도 일부와 중첩하게 배치될 수 있다.
상기 제2 전극(183), 상기 화소 정의막(PDL). 상기 제2 비아 절연층(VIA2) 및 상기 제1 비아 절연층(VIA1) 상에 상기 제1 무기층(191)이 배치될 수 있다. 상기 유기층(192)이 상기 제1 무기층(191) 상에 배치될 수 있다. 상기 유기층(192)은 상기 제1 적층 구조물의 전부, 상기 제2 적층 구조물(ML2)의 전부 및 상기 제1 댐(DM1)의 적어도 일부와 중첩하게 배치될 수 있다. 상기 제2 무기층(192)이 상기 유기층(192) 상에 배치될 수 있다.
한편, 상기 제1 전원 배선(210)의 상기 제2 층(210b) 및 상기 제2 전원 배선(220)의 상기 제2 층(220b)에는 복수의 개구(H)가 형성될 수 있다. 상기 개구들(H)은 상기 제1 적층 구조물(ML1)과 상기 제1 댐(DM1) 사이, 상기 제1 적층 구조물(ML1))과 상기 화소 영역(DA) 사이에 위치할 수 있다. 상기 개구(H)는 상기 표시 장치의 제조 공정에서 상기 제2 소스 드레인 도전층 아래의 상기 제1 비아 절연층(VIA1)의 아웃 개스 등이 방출 되기 위한 통로로 사용될 수 있으며, 상기 개구(H1)에 의한 상기 제2 비아 절연층(VIA2)의 상면의 굴곡을 이용하여 상기 제1 적층 구조물(ML1) 및 상기 제2 적층 구조물(ML2)의 외곽의 형상을 좀더 명확히 할 수 있으며, 이에 따라, 후술하는 검사 단계에서 용이한 판별이 가능할 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 8을 참조하면, 상기 표시 장치는 제2 적층 구조물(ML2)의 높이가 제1 적층 구조물(ML1)의 높이와 다른 것을 제외하고 도 3 내지 7의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 자세한 설명은 생략한다.
제1 비아 절연층(VIA1)은 제1 댐(DM1) 및 상기 제1 적층 구조물(ML1) 에서 제1 높이(h1)를 갖고, 상기 제2 적층 구조물(ML2)에서 상기 제1 높이(h1) 보다 낮은 제2 높이(h2)를 가질 수 있다. 도시하지 않았으나, 상기 제1 적층 구조물(ML1), 상기 제2 적층 구조물(ML2) 및 상기 제1 댐(DM1)은 필요에 따라 서로 다른 다양한 높이들을 가질 수 있다.
도 9는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 평면도이다. 도 10은 도 9의 I-I'선을 따라 절단한 단면도이다.
도 9 및 10을 참조하면, 상기 표시 장치는 제1 및 제2 적층 구조물 대신 제1 댐에 단차가 형성된 것을 제외하고 도 3 내지 7의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 자세한 설명은 생략한다.
상기 제1 댐(DM1)은 제1 부분(P1) 및 제2 부분(P2)을 포함할 수 있다. 상기 제1 부분(P1)은 상기 제2 부분(P2) 보다 높은 높이를 가질 수 있다. 예를 들면, 상기 제1 부분(P1)에 대응하는 제1 비아 절연층(VIA1)은 제1 높이(h1)를 갖고, 상기 제2 부분(P2)에 대응하는 상기 제1 비아 절연층(VIA1)은 상기 제1 높이(h1) 보다 작은 제2 높이(h2)를 가질 수 있다.
도 11은 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 평면도이다.
도 11을 참조하면, 상기 표시 장치는 제1 및 제2 적층 구조물 대신 제1 적층 구조물 패턴(MLP1) 및 제2 적층 구조물 패턴(MPL2)이 형성된 것을 제외하고 도 3 내지 7의 표시 장치와 실질적으로 동일하다. 따라서 반복되는 자세한 설명은 생략한다.
상기 제1 적층 구조물 패턴(MLP1) 및 상기 제2 적층 구조물패턴(MPL2)은 제1 전원 배선(210) 및 제2 전원 배선(220)과 중첩하지 않게 배치될 수 있다. 상기 제1 적층 구조물 패턴(MLP1) 및 상기 제2 적층 구조물패턴(MPL2)은 상기 제1 적층 구조물 패턴(MLP1) 및 상기 제2 적층 구조물패턴(MPL2)의 외곽의 시인 정도를 용이하게 확인하기 위해, 특정 위치에 패턴 형태로 형성될 수 있다. 상기 제1 적층 구조물 패턴(MLP1) 및 상기 제2 적층 구조물패턴(MPL2)은 도 3 내지 7의 표시 장치에서와 동일하게 제1 비아 절연층 상에 제2 비아 절연층 및 화소 정의막을 이용하여 형성할 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 제조 방법을 나타낸 순서도이다.
도 12를 참조하면, 상기 표시 장치의 제조 방법은 박막 트랜지스터층을 형성하는 단계(S100), 제1 비아 절연층을 형성하는 단계(S200), 도전층을 형성하는 단계(S300), 제2 비아 절연층을 형성하는 단계(S400), 화소 정의막을 형성하는 단계(S500), 제1 전극을 형성하는 단계(S610), 발광층을 형성하는 단계(S620), 제2 전극을 형성하는 단계(S630), 제1 무기층을 형성하는 단계(S700), 유기물을 제공하는 단계(S800) 및 검사 하는 단계(S900)를 포함할 수 있다.
영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역을 포함하는 표시 장치를 제조할 수 있다.
상기 박막 트랜지스터층을 형성하는 단계(S100)에서는, 베이스 기판 상에 박막 트랜지스터 및 절연층을 포함하는 박막 트랜지스터층을 형성할 수 있다. 상기 박막 트랜지스터 층은 버퍼층, 액티브 패턴, 제1 절연층, 게이트 도전층, 제2 절연층 및 제1 소스 드레인 도전층을 포함할 수 있으나 이에 제한 되지 않는다. 상기 박막 트랜지스터층은 알려진 다양한 구조를 가질 수 있다.
상기 제1 비아 절연층을 형성하는 단계(S200)에서는, 상기 박막 트랜지스터층 상에 제1 비아 절연층을 형성할 수 있다.
상기 도전층을 형성하는 단계(S300)에서는, 상기 제1 비아 절연층 상에 전원 배선을 포함하는 도전층을 형성할 수 있다. 상기 전원 배선에는 복수의 개구가 형성되고, 상기 복수의 개구는 상기 제1 적층 구조물과 제1 댐 사이, 제1 적층 구조물과 화소 영역 사이에 위치할 수 있다.
상기 제2 비아 절연층을 형성하는 단계(S400)에서는, 상기 제2 도전층이 형성된 상기 제1 비아 절연층 상에 제2 비아 절연층을 형성할 수 있다.
상기 제2 비아 절연층의 일부는 상기 비표시 영역에 배치되고, 상기 표시 영역을 둘러싸는 제1 댐을 형성할 수 있다. 상기 제2 비아 절연층의 일부는 상기 비표시 영역에 상기 제1 댐과 상기 표시 영역 사이에 배치되는 상기 제1 적층 구조물을 형성할 수 있다. 상기 제2 비아 절연층의 일부는 상기 비표시 영역에 상기 제1 적층 구조물과 상기 표시 영역 사이에 배치되는 제2 적층 구조물을 형성할 수 있다.
상기 화소 정의막을 형성하는 단계(S500)에서는, 상기 제2 비아 절연층 및 상기 제1 비아 절연층 상에 화소 정의막을 형성할 수 있다.
상기 제1 적층 구조물은 상기 화소 정의막의 일부를 더 포함할 수 있다. 상기 제2 적층 구조물은 상기 화소 정의막의 일부를 더 포함할 수 있다. 상기 제1 댐의 높이는 상기 제1 적층 구조물 및 상기 제2 적층 구조물의 높이 보다 높을 수 있다.
상기 제1 전극을 형성하는 단계(S610)에서는, 상기 화소 정의막 이 형성된 상기 제2 비아 절연층 상에 상기 표시 영역 내에 제1 전극을 형성할 수 있다.
상기 발광층을 형성하는 단계(S620)에서는, 상기 제1 전극 상에 발광층을 형성할 수 있다.
상기 제2 전극을 형성하는 단계(S630)에서는, 상기 발광층 상에 제2 전극을 형성할 수 있다. 이때, 상기 제2 전극은 상기 제1 적층 구조물의 전부 및 상기 제1 댐의 적어도 일부와 중첩할 수 있다.
상기 제1 무기층을 형성하는 단계(S700)에서는, 상기 제2 비아 절연층이 형성된 상기 베이스 기판 상에 제1 무기층을 형성할 수 있다.
상기 유기물을 제공하는 단계(S800)에서는, 상기 제1 무기층 상에 유기물을 제공할 수 있다.
상기 유기물은 유기 화합물인 모노머로 이루어질 수 있다. 예를 들어 상기 유기물은 메타크릴레이트(methacrylate), 아크릴레이트(acrylate) 또는 에폭시(epoxy) 등을 포함할 수 있다. 액체 상태의 상기 모노머를 인쇄 공정등을 통해 형성할 수 있다. 여기서, 인쇄 공정은 잉크젯 인쇄, 스크린 인쇄, 그라비아 인쇄, 옵셋 인쇄, 플렉소 인쇄(Flexo printing)를 등을 포함하나 이에 한정되는 것은 아니다.
이때, 액체 상태의 상기 모노머는 상기 베이스 기판 상에서 흘러 펼쳐질 수 있으며, 이때, 상기 제1 댐(DM1)에 의해 과도한 유동이 제어될 수 있다.
상기 검사 하는 단계(S900)에서는, 상기 유기물이 상기 제1 무기층의 상면을 따라 퍼지는 정도를 제1 적층 구조물의 외곽의 시인 정도를 이용하여 검사할 수 있다.
구체적으로, 상기 제1 적층 구조물의 상기 외곽의 시인 정도가 낮아진 후, 상기 제2 적층 구조물의 외곽의 시인 정도가 낮아지면, 상기 유기물의 퍼짐 정도가 적정 레벨에 도달한 것으로 판단할 수 있다.
상기 베이스 기판 상에 제공된 상기 유기물은 상기 표시 영역에서 상기 제1 적층 구조물, 상기 제2 적층 구조물을 지나 상기 제1 댐까지 퍼져 유기층을 형성하게 된다. 이때, 상기 유기물이 상기 제1 적층 구조물의 상기 외곽을 커버하게 되면, 상기 제1 적층 구조물의 상기 외곽이 흐려 지며, 상기 제1 적층 구조물의 상기 외곽에 대한 시인성이 낮아진다. 이는 상기 제1 적층 구조물이 유기물 적층 구조를 가지므로, 상기 유기층이 상기 제1 적층 구조물을 커버하게 됨으로써, 상기 제1 적층 구조물의 외곽인 경사면에서의 광 반사 정도가 변화되며, 이에 따라 상기 외곽에 대한 시인성이 낮아지며 목시 검사 또는 카메라 이미지 검사를 통해 이를 확인 할 수 있게 된다. (도 15 참조)
이후, 상기 유기층 상에 제2 무기층을 형성하고, 추가적으로 터치 스크린 패널층으 등을 형성하여, 상기 표시 장치를 제조할 수 있다.
도 13a 및 도 13b 본 발명의 일 실시예에 따른 표시 장치의 제조 방법에 있어서, 유기층의 형성을 나타낸 단면도들이다. 도 14는 본 발명의 일 실시예에 따른 표시 장치의 유기층의 형성에 있어서, 적층 구조물의 시인 정도와 유기층의 커버 정도를 설명하기 위한 사진들이다.
도 13a 내지 14를 참조하면, 유기층이 형성되기 전에는 제1 적층 구조물(ML1) 및 제2 적층 구조물(ML2)의 외곽이 비교적 명확하게 시인된다. (도 13의 (a) No print)
상기 유기층을 형성하기 위하여 제1 무기층(192) 상에 유기물을 제공하면, 상기 유기물은 도면 상의 화살표를 따라 상기 제1 적층 구조물(ML1) 및 상기 제2 적층 구조물(ML2)을 지나 제1 댐(DM1)까지 퍼져 나갈 수 있다. (도 13a 및 13b 참조)
상기 유기물이 퍼져나감에 따라, 상기 제1 적층 구조물(ML1) 및 상기 제2 적층 구조물(ML2)의 외곽의 시인 정도가 차례로 낮아지게된다. (도 13a 및 13b 의 A1, A2, A3, A4 참조) 예를 들면, 도 13a에서는 A1 및 A2 라인은 시인되지 않고(도 14의 (c) 참조), A3는 외곽 라인이 번지기 시작하며(도 14의 (b) 참조), A4는 시인되는 상태일 수 있다. 도 13b에서는 상기 A1, A2, A3, A4 라인들이 모두 시인되지 않으며, 이에 따라, 상기 유기물의 퍼짐 정도가 적정 레벨에 도달한 것으로 판단할 수 있다.
이를 이용하여, 상기 유기물을 포함하는 유기층(192)의 형성 정도를 손쉽게 검사할 수 있으며, 제조 품질이 향상된 상기 유기층(192)을 얻을 수 있다.
도 16은 본 발명의 실시예들에 따른 전자 기기를 나타내는 블록도이다. 도 17a는 도 16의 전자 기기가 텔레비전으로 구현된 일 예를 나타내는 도면이다. 도 17b는 도 16의 전자 기기가 스마트폰으로 구현된 일 예를 나타내는 도면이다.
도 16 내지 도 16b를 참조하면, 전자 기기(500)는 프로세서(510), 메모리 장치(520), 스토리지 장치(530), 입출력 장치(540), 파워 서플라이(550) 및 표시 장치(560)를 포함할 수 있다. 이 때, 상기 표시 장치(560)는 도 1의 표시 장치에 상응할 수 있다. 상기 전자 기기(500)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다. 일 실시예에서, 도 17a에 도시된 바와 같이, 상기 전자 기기(500)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 17b에 도시된 바와 같이, 상기 전자 기기(500)는 스마트폰으로 구현될 수 있다. 다만, 이것은 예시적인 것으로서 상기 전자 기기(500)는 그에 한정되지 않는다. 예를 들어, 상기 전자 기기(500)는 휴대폰, 비디오폰, 스마트패드(smart pad), 스마트 워치(smart watch), 태블릿(tablet) PC, 차량용 네비게이션, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이(head mounted display; HMD) 등으로 구현될 수도 있다.
상기 프로세서(510)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라, 상기 프로세서(510)는 마이크로프로세서(micro processor), 중앙 처리 유닛(Central Processing Unit; CPU), 어플리케이션 프로세서(Application Processor; AP) 등일 수 있다. 상기 프로세서(510)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus) 등을 통해 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 프로세서(510)는 주변 구성 요소 상호 연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다. 상기 메모리 장치(520)는 상기 전자 기기(500)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 상기 메모리 장치(520)는 이피롬(Erasable Programmable Read-Only Memory; EPROM) 장치, 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 장치, 플래시 메모리 장치(flash memory device), 피램(Phase Change Random Access Memory; PRAM) 장치, 알램(Resistance Random Access Memory; RRAM) 장치, 엔에프지엠(Nano Floating Gate Memory; NFGM) 장치, 폴리머램(Polymer Random Access Memory; PoRAM) 장치, 엠램(Magnetic Random Access Memory; MRAM), 에프램(Ferroelectric Random Access Memory; FRAM) 장치 등과 같은 비휘발성 메모리 장치 및/또는 디램(Dynamic Random Access Memory; DRAM) 장치, 에스램(Static Random Access Memory; SRAM) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치를 포함할 수 있다. 상기 스토리지 장치(530)는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 상기 입출력 장치(540)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 상기 파워 서플라이(550)는 상기 전자 기기(500)의 동작에 필요한 파워를 공급할 수 있다.
상기 표시 장치(560)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다. 실시예에 따라, 상기 표시 장치(560)는 상기 입출력 장치(540)에 포함될 수도 있다. 상술한 바와 같이, 상기 표시 장치(560)는 제1 적층 구조물, 제2 적층 구조물 및 제1 내지 제3 댐을 이용하여 유기층을 형성하므로, 제조 품질이 향상된 유기층을 포함할 수 있다. 이에 따라 상기 표시 장치(560)의 품질이 향상될 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 유기 발광 표시 장치 및 이를 포함하는 다양한 전자 기기들에 적용될 수 있다. 예를 들어, 본 발명은 휴대폰, 스마트폰, 비디오폰, 스마트패드, 스마트 워치, 태블릿 PC, 차량용 네비게이션, 텔레비전, 컴퓨터 모니터, 노트북, 헤드 마운트 디스플레이 등에 적용될 수 있다.
이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 베이스 기판 TFTL: 박막 트랜지스터층
VIA1: 제1 비아 절연층 VIA2: 제2 비아 절연층
190: 박막 봉지층 210: 제1 전원 배선
220: 제2 전원 배선 ML1: 제1 적층 구조물
ML2: 제2 적층 구조물 DM1: 제1 댐

Claims (20)

  1. 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역을 포함하는 베이스 기판;
    상기 베이스 기판 상에 배치되는 제1 비아 절연층;
    상기 제1 비아 절연층 상에 상기 비표시 영역에 배치되는 제1 전원 배선;
    상기 제1 비아 절연층 상에 상기 비표시 영역에 배치되고, 상기 제1 전원 배선과 이격되는 제2 전원 배선;
    상기 베이스 기판 상에 배치되고, 상기 제1 전원 배선 및 상기 제2 전원 배선과 중첩하고, 상기 주변 영역을 따라 연장되는 제1 댐;
    상기 제1 댐과 상기 표시 영역 사이에 상기 제1 비아 절연층 상에 배치되고, 상기 제1 댐보다 낮은 높이를 갖는 제1 적층 구조물; 및
    상기 제1 적층 구조물의 전부 및 상기 제1 댐의 적어도 일부와 중첩하게, 상기 제1 적층 구조물 및 상기 제1 댐 상에 배치되는 유기층을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 적층 구조물과 상기 제1 댐 사이에 배치되는 제2 적층 구조물을 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제1 비아 절연층 상에 배치되는 제2 비아 절연층을 더 포함하고,
    상기 제1 적층 구조물은 상기 제2 비아 절연층의 일부를 포함하고,
    상기 제1 댐은 상기 제2 비아 절연층의 일부를 포함하고,
    상기 제2 비아 절연층은 상기 제1 댐에서 제1 높이를 갖고, 상기 제1 적층 구조물에서 상기 제1 높이 보다 낮은 제2 높이를 갖는 것을 특징으로 하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 비아 절연층 상에 배치되는 화소 정의막을 더 포함하고,
    상기 제1 적층 구조물은 상기 화소 정의막의 일부를 포함하고,
    상기 제1 댐은 상기 화소 정의막의 일부를 포함하는 것을 특징으로 하는 표시 장치.
  5. 제2 항에 있어서,
    상기 제2 적층 구조물의 높이는 상기 제1 적층 구조물의 높이 보다 낮은 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 적층 구조물은 상기 제1 댐과 평행하게 상기 제1 방향으로 연장되는 것을 특징으로 하는 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 적층 구조물은 상기 제1 댐과 연결되어, 상기 제1 적층 구조물과 상기 제1 댐이 단차를 형성하는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제1 적층 구조물은 상기 제1 전원 배선 및 상기 제2 전원 배선과 중첩하지 않게 배치되는 것을 특징으로 하는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 전원 배선 및 상기 제2 전원 배선에는 복수의 개구가 형성되고,
    상기 복수의 개구는 상기 제1 적층 구조물과 상기 제1 댐 사이, 상기 제1 적층 구조물과 상기 화소 영역 사이에 위치하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 베이스 기판 상에 상기 표시 영역에 배치되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 포함하고,
    상기 제2 전극은 상기 제1 적층 구조물의 전부 및 상기 제1 댐의 적어도 일부와 중첩하게, 상기 제1 적층 구조물 및 상기 제1 댐 상에 배치되는 것을 특징으로 하는 표시 장치.
  11. 베이스 기판;
    상기 베이스 기판 상에 배치되고, 박막 트랜지스터의 소스 전극 및 드레인 전극을 포함하는 제1 도전층;
    상기 제1 도전층 상에 배치되는 제1 비아 절연층;
    상기 제1 비아 절연층 상에 배치되는 제2 도전층;
    상기 제2 도전층 상에 배치되는 제2 비아 절연층;
    상기 제2 비아 절연층 상에 배치되는 화소 정의막;
    상기 화소 정의막 상에 배치되는 제1 무기층; 및
    상기 제1 무기층 상에 배치되는 유기층을 포함하고,
    상기 제2 비아 절연층의 일부, 상기 화소 정의막의 일부가 제1 댐을 형성하고,
    상기 제2 비아 절연층의 일부, 상기 화소 정의막의 일부가 상기 제1 댐 보다 낮은 높이를 갖는 제1 적층 구조물을 형성하고,
    상기 유기층은 상기 제1 적층 구조물의 전부 및 상기 제1 댐의 적어도 일부와 중첩하게 배치되는 것을 특징으로 하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 비아 절연층은 상기 제1 댐에서 제1 높이를 갖고, 상기 제1 적층 구조물에서 상기 제1 높이 보다 낮은 제2 높이를 갖는 것을 특징으로 하는 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 도전층은 제1 전원 배선의 제1 층 및 상기 제1 전원 배선의 상기 제1 층과 이격되는 제2 전원 배선의 제1 층을 포함하고,
    상기 제2 도전층은 상기 제1 전원 배선의 제2 층 및 상기 제1 전원 배선의 상기 제2 층과 이격되는 상기 제2 전원 배선의 제2 층을 포함하고,
    상기 제1 전원 배선의 상기 제1 층과 상기 제1 전원 배선의 상기 제2 층은 서로 전기적으로 연결되고,
    상기 제2 전원 배선의 상기 제1 층과 상기 제2 전원 배선의 상기 제2 층은 서로 전기적으로 연결되는 것을 특징으로 하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 전원 배선의 상기 제2 층 및 상기 제2 전원 배선의 상기 제2 층에는 복수의 개구가 형성되고,
    상기 복수의 개구는 상기 제1 적층 구조물과 중첩하지 않거나 일부만 중첩하는 것을 특징으로 하는 표시 장치.
  15. 제11 항에 있어서,
    상기 화소 정의막 상에 배치되는 스페이서층 더 포함하고,
    상기 제2 비아 절연층의 일부, 상기 화소 정의막의 일부 및 상기 스페이스층의 일부가 상기 제1 댐과 이격되는 제2 댐을 형성하고,
    상기 제1 댐은 상기 제2 댐과 상기 제1 적층 구조물 사이에 위치하는 것을 특징으로 하는 표시 장치.
  16. 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하는 비표시 영역을 포함하는 표시 장치의 제조 방법에 있어서,
    베이스 기판 상에 박막 트랜지스터 및 절연층을 포함하는 박막 트랜지스터층을 형성하는 단계;
    상기 박막 트랜지스터층 상에 제1 비아 절연층을 형성하는 단계;
    상기 제1 비아 절연층 상에 전원 배선을 포함하는 도전층을 형성하는 단계;
    상기 제2 도전층이 형성된 상기 제1 비아 절연층 상에 제2 비아 절연층을 형성하는 단계;
    상기 제2 비아 절연층이 형성된 상기 베이스 기판 상에 제1 무기층을 형성하는 단계;
    상기 제1 무기층 상에 유기물을 제공하는 단계;
    상기 유기물이 상기 제1 무기층의 상면을 따라 퍼지는 정도를 제1 적층 구조물의 외곽의 시인 정도를 이용하여 검사 하는 단계를 포함하고,
    상기 제2 비아 절연층의 일부는 상기 비표시 영역에 배치되고, 상기 표시 영역을 둘러싸는 제1 댐을 형성하고,
    상기 제2 비아 절연층의 일부는 상기 비표시 영역에 상기 제1 댐과 상기 표시 영역 사이에 배치되는 상기 제1 적층 구조물을 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.
  17. 제16 항에 있어서,
    상기 제2 비아 절연층의 일부는 상기 비표시 영역에 상기 제1 적층 구조물과 상기 표시 영역 사이에 배치되는 제2 적층 구조물을 형성하고,
    상기 검사 하는 단계에서,
    상기 제1 적층 구조물의 상기 외곽의 시인 정도가 낮아진 후, 상기 제2 적층 구조물의 외곽의 시인 정도가 낮아지면, 상기 유기물의 퍼짐 정도가 적정 레벨에 도달한 것으로 판단하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 제2 비아 절연층 및 상기 제1 비아 절연층 상에 화소 정의막을 형성하는 단계를 더 포함하고,
    상기 제1 댐은 상기 화소 정의막의 일부를 더 포함하고,
    상기 제1 적층 구조물은 상기 화소 정의막의 일부를 더 포함하고,
    상기 제2 적층 구조물은 상기 화소 정의막의 일부를 더 포함하고,
    상기 제1 댐의 높이는 상기 제1 적층 구조물 및 상기 제2 적층 구조물의 높이 보다 높은 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 화소 정의막 이 형성된 상기 제2 비아 절연층 상에 상기 표시 영역 내에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 발광층을 형성하는 단계; 및
    상기 발광층 상에 제2 전극을 형성하는 단계를 더 포함하고,
    상기 제2 전극은 상기 제1 적층 구조물의 전부 및 상기 제1 댐의 적어도 일부와 중첩하는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제16항에 있어서,
    상기 전원 배선에는 복수의 개구가 형성되고,
    상기 복수의 개구는 상기 제1 적층 구조물과 제1 댐 사이, 제1 적층 구조물과 화소 영역 사이에 위치하는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020200011221A 2020-01-30 2020-01-30 표시 장치 및 이의 제조 방법 KR20210097878A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200011221A KR20210097878A (ko) 2020-01-30 2020-01-30 표시 장치 및 이의 제조 방법
US17/114,986 US11882735B2 (en) 2020-01-30 2020-12-08 Oled with dam over a power wire
EP20213987.9A EP3859810B1 (en) 2020-01-30 2020-12-15 Display apparatus
CN202110088932.6A CN113206129A (zh) 2020-01-30 2021-01-22 显示装置及其制造方法
US18/545,278 US20240122017A1 (en) 2020-01-30 2023-12-19 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200011221A KR20210097878A (ko) 2020-01-30 2020-01-30 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210097878A true KR20210097878A (ko) 2021-08-10

Family

ID=73838903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200011221A KR20210097878A (ko) 2020-01-30 2020-01-30 표시 장치 및 이의 제조 방법

Country Status (4)

Country Link
US (2) US11882735B2 (ko)
EP (1) EP3859810B1 (ko)
KR (1) KR20210097878A (ko)
CN (1) CN113206129A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113097418B (zh) * 2021-03-30 2023-02-14 京东方科技集团股份有限公司 显示面板及显示面板的制造方法、显示装置
CN117063631A (zh) 2021-08-17 2023-11-14 京东方科技集团股份有限公司 显示基板和显示设备
US20240324407A1 (en) * 2023-03-24 2024-09-26 Samsung Display Co., Ltd. Display apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109653B2 (en) * 2002-01-15 2006-09-19 Seiko Epson Corporation Sealing structure with barrier membrane for electronic element, display device, electronic apparatus, and fabrication method for electronic element
EP3671883A1 (en) * 2014-06-25 2020-06-24 LG Display Co., Ltd. Organic light emitting display apparatus
JP2017147165A (ja) * 2016-02-19 2017-08-24 株式会社ジャパンディスプレイ 表示装置
KR102663900B1 (ko) * 2016-05-26 2024-05-08 삼성디스플레이 주식회사 유기발광표시장치 및 유기발광표시장치의 제조 방법
KR102404573B1 (ko) * 2016-05-27 2022-06-03 삼성디스플레이 주식회사 디스플레이 장치
US10439165B2 (en) 2016-07-29 2019-10-08 Lg Display Co., Ltd. Organic light emitting diode display
KR102354977B1 (ko) * 2017-07-03 2022-01-25 삼성디스플레이 주식회사 디스플레이 장치
CN108091675B (zh) * 2017-12-13 2021-01-29 京东方科技集团股份有限公司 显示基板及其制作方法
KR102562901B1 (ko) 2018-03-26 2023-08-04 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20210242294A1 (en) 2021-08-05
CN113206129A (zh) 2021-08-03
EP3859810A1 (en) 2021-08-04
EP3859810B1 (en) 2023-11-29
US11882735B2 (en) 2024-01-23
US20240122017A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
US11238794B2 (en) Display apparatus having a notch
EP3859810B1 (en) Display apparatus
KR20230128434A (ko) 유기발광 표시 장치
KR102555841B1 (ko) 표시 장치
KR102568920B1 (ko) 표시 장치
CN111244136B (zh) 显示装置及其制造方法
US12089462B2 (en) Display apparatus including multi-height dam over power supply wires
KR20200098742A (ko) 표시 장치
KR20210086869A (ko) 표시 장치 및 이의 제조 방법
KR20200115925A (ko) 표시 장치
US20230141982A1 (en) Display apparatus
CN110890384A (zh) 显示设备
KR20200034876A (ko) 표시 장치
KR20210025738A (ko) 표시 장치 및 이의 제조 방법
KR20200014473A (ko) 표시 장치
KR102624491B1 (ko) 표시 장치
CN114008790A (zh) 显示设备
CN111599836A (zh) 显示装置及其制造方法
KR20210055128A (ko) 표시 장치 및 이의 제조 방법
KR20200084964A (ko) 표시 장치 및 이의 제조 방법
KR20200116568A (ko) 표시 장치
KR20200047832A (ko) 표시 장치 및 이의 제조 방법
KR102606687B1 (ko) 표시 장치 및 이의 제조 방법
KR20200053716A (ko) 표시 장치
KR20240144020A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal