KR20230170166A - 표시 장치와 이의 제조 방법 - Google Patents

표시 장치와 이의 제조 방법 Download PDF

Info

Publication number
KR20230170166A
KR20230170166A KR1020220069922A KR20220069922A KR20230170166A KR 20230170166 A KR20230170166 A KR 20230170166A KR 1020220069922 A KR1020220069922 A KR 1020220069922A KR 20220069922 A KR20220069922 A KR 20220069922A KR 20230170166 A KR20230170166 A KR 20230170166A
Authority
KR
South Korea
Prior art keywords
layer
disposed
light
disposing
multilayer
Prior art date
Application number
KR1020220069922A
Other languages
English (en)
Inventor
김재식
성우용
이정석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220069922A priority Critical patent/KR20230170166A/ko
Priority to US18/169,160 priority patent/US20230403884A1/en
Priority to CN202321362512.3U priority patent/CN220235342U/zh
Priority to CN202310633975.7A priority patent/CN117222257A/zh
Priority to EP23176762.5A priority patent/EP4291003A1/en
Publication of KR20230170166A publication Critical patent/KR20230170166A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

표시 장치 및 이의 제조 방법이 제공된다. 표시 장치는 복수의 발광 영역들과 상기 복수의 발광 영역들 사이의 비발광 영역을 포함하는 기판, 상기 기판 상에 배치되는 복수의 애노드 전극들, 상기 기판 상의 상기 비발광 영역에 배치되는 뱅크버퍼층, 상기 뱅크버퍼층 상에 배치되고 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어지고 언더컷 구조를 포함하는 제1 다중층, 상기 제1 다중층 상에 배치되는 화소정의층, 상기 화소정의층 상에 배치되며 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어지고 상기 언더컷 구조를 포함하는 제2 다중층, 및 상기 제2 다중층 상에 배치되는 스페이서를 포함한다.

Description

표시 장치와 이의 제조 방법{DISPLAY DEVICE, METHOD OF FABRICATING THE SAME, AND TILE SHAPED DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치와 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 발광 표시 패널(Light Emitting Display) 등과 같은 평판 표시 장치일 수 있다.
발광 표시 장치는 발광 소자로서 유기 발광 다이오드 소자를 포함하는 유기 발광 표시 장치, 또는 발광 소자로서 LED(Light Emitting Diode)와 같은 무기 발광 다이오드 소자를 포함하는 발광 다이오드 표시 장치를 포함할 수 있다.
유기 발광 표시 장치는 복수의 서브 화소에 대응한 복수의 발광 영역에 각각 배치되는 복수의 유기 발광 다이오드 소자를 포함한다. 그리고, 유기 발광 표시 장치는 복수의 유기 발광 다이오드 소자 각각에 인가되는 구동 전류의 크기로 유기 발광 다이오드 소자의 광의 휘도 또는 계조를 조정함으로써, 화상을 표시할 수 있다.
한편, 유기 발광 표시 장치의 유기 발광 다이오드 소자는 구동 전류를 광자로 변환하기 위한 유기 발광 재료의 발광층을 포함하는데, 유기 발광 재료는 수분 또는 산소에 의해 빠르게 열화될 수 있는 단점이 있다. 이에 따라, 유기 발광 표시 장치는 발광층을 수분 또는 산소로부터 차단하기 위한 밀봉구조물을 포함할 수 있다.
본 발명이 해결하고자 하는 과제는 밀봉구조물의 손상에 따른 산소 또는 수분의 침투 경로가 확장되는 것을 방지할 수 있는 구조의 표시 장치 및 이의 제조 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제 해결을 위한 일 실시예에 따른 표시 장치는 영상 표시를 위한 복수의 발광 영역들과 상기 복수의 발광 영역들 사이의 비발광 영역을 포함하는 기판, 상기 기판 상에 배치되고 상기 복수의 발광 영역들에 각각 대응하는 복수의 애노드 전극들, 상기 기판 상의 상기 비발광 영역에 배치되고 상기 복수의 애노드 전극들 각각의 가장자리를 덮는 뱅크버퍼층, 상기 뱅크버퍼층 상에 배치되고 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어지고 언더컷 구조를 포함하는 제1 다중층, 상기 제1 다중층 상에 배치되는 화소정의층, 상기 화소정의층 상에 배치되며 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어지고 상기 언더컷 구조를 포함하는 제2 다중층, 및 상기 제2 다중층 상에 배치되는 스페이서를 포함한다.
상기 표시 장치는 상기 복수의 애노드 전극들 상에 각각 배치되는 복수의 제1 공통층, 상기 복수의 제1 공통층 상에 각각 배치되는 복수의 발광층, 상기 복수의 발광층과 상기 화소정의층과 상기 스페이서를 덮고 상기 복수의 발광 영역들에 대응하는 제2 공통층, 및 상기 제2 공통층 상에 배치되고 상기 복수의 발광 영역들에 대응하는 캐소드 전극을 더 포함한다.
상기 복수의 제1 공통층 각각은 정공수송층을 포함하고, 상기 제2 공통층은 전자수송층을 포함할 수 있다.
상기 제1 다중층은 소정의 금속 재료로 이루어진 제1 메인층, 및 상기 제1 메인층 상에 배치되고 상기 제1 메인층과 다른 금속 재료로 이루어지는 제1 커버층을 포함할 수 있다. 상기 제1 다중층의 상기 언더컷 구조는 상기 제1 메인층보다 돌출된 가장자리를 갖는 상기 제1 커버층에 의해 마련될 수 있다.
상기 제1 다중층의 상기 언더컷 구조에 의해, 상기 복수의 발광층 각각 상에 배치된 상기 제2 공통층 및 상기 캐소드 전극은 상기 화소정의층 상에 배치된 상기 제2 공통층 및 상기 캐소드 전극으로부터 분리될 수 있다. 상기 복수의 발광층 각각 상에 배치된 상기 캐소드 전극은 상기 제1 다중층과 접할 수 있다.
상기 제1 커버층이 상기 제1 메인층보다 돌출되는 너비는 0.3㎛ 내지 0.7㎛일 수 있다.
상기 제1 다중층은 상기 뱅크버퍼층과 상기 제1 메인층 사이에 배치되고 상기 제1 메인층과 다른 금속 재료로 이루어지는 제1 지지층을 더 포함할 수 있다.
상기 제2 다중층은 소정의 금속 재료로 이루어진 제2 메인층, 및 상기 제2 메인층 상에 배치되고 상기 제2 메인층과 다른 금속 재료로 이루어지는 제2 커버층을 포함할 수 있다. 상기 제2 다중층의 상기 언더컷 구조는 상기 제2 메인층보다 돌출된 가장자리를 갖는 상기 제2 커버층에 의해 마련될 수 있다.
상기 제2 다중층의 상기 언더컷 구조에 의해, 상기 스페이서 상에 배치된 상기 제2 공통층 및 상기 캐소드 전극은 상기 화소정의층 상에 배치된 상기 제2 공통층 및 상기 캐소드 전극으로부터 분리될 수 있다.
상기 제2 커버층이 상기 제2 메인층보다 돌출되는 너비는 0.3㎛ 내지 0.7㎛일 수 있다.
상기 제2 다중층은 상기 화소정의층과 상기 제2 메인층 사이에 배치되고 상기 제2 메인층과 다른 금속 재료로 이루어지는 제2 지지층을 더 포함할 수 있다.
상기 제1 메인층 및 상기 제2 메인층 각각은 알루미늄(Al) 또는 구리(Cu)로 이루어질 수 있다. 상기 제1 커버층 및 상기 제2 커버층 각각은 티타늄(Ti) 또는 몰리브덴(Mo)으로 이루어질 수 있다.
상기 표시 장치는 상기 캐소드 전극 상에 배치되는 밀봉구조물을 더 포함할 수 있다. 상기 밀봉구조물은 상기 캐소드 전극 상에 배치되고 상기 제1 다중층 및 상기 제2 다중층 각각과 접하며 무기절연재료로 이루어지는 제1 밀봉층, 상기 제1 밀봉층 상에 배치되고 유기절연재료로 이루어지는 제2 밀봉층, 상기 비발광 영역에 대응하고 상기 제2 밀봉층을 관통하는 접착홀, 및 상기 제2 밀봉층 상에 배치되고 상기 무기절연재료로 이루어지며 상기 접착홀을 통해 상기 제1 밀봉층과 접하는 제3 밀봉층을 포함할 수 있다.
상기 제1 메인층의 두께 및 상기 제2 메인층의 두께 각각은 상기 제2 공통층의 두께 및 상기 캐소드 전극의 두께를 합한 값을 초과할 수 있다.
상기 밀봉구조물은 상기 제1 밀봉층과 상기 제2 밀봉층 사이에 배치되는 접착촉진층을 더 포함할 수 있다.
상기 제2 밀봉층은 네거티브 포토레지스트 재료로 이루어지고, 상기 접착촉진층은 -H, -CH, -CH2, -CH3, -F, -CF, -CF2 및 -CF3 중 적어도 하나의 기능기를 포함한 재료로 이루어질 수 있다.
상기 제2 다중층은 상기 화소정의층의 상부보다 작은 너비를 갖고 상기 복수의 발광 영역들 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격된 복수 개로 마련될 수 있다. 여기서, 상기 스페이서는 상기 복수 개의 제2 다중층 상에 각각 배치된 복수 개로 마련될 수 있다.
상기 제2 다중층은 상기 화소정의층의 일부 상에 배치될 수 있다. 여기서, 상기 접착홀은 상기 화소정의층의 다른 일부 및 상기 복수 개의 스페이서와 중첩될 수 있다.
상기 제2 다중층은 상기 화소정의층의 상면보다 작은 너비를 갖고 상기 비발광 영역에 대응될 수 있다. 여기서, 상기 스페이서는 상기 복수의 발광 영역들 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격된 복수 개로 마련될 수 있다.
상기 복수 개의 스페이서는 상기 제2 다중층의 일부 상에 배치되고, 상기 접착홀은 상기 제2 다중층의 다른 일부 및 상기 복수 개의 스페이서와 중첩될 수 있다.
상기 제2 다중층은 상기 화소정의층의 상면보다 작은 너비를 갖고 상기 비발광 영역에 대응되며, 상기 스페이서는 상기 비발광 영역에 대응되고, 상기 접착홀은 상기 스페이서와 중첩될 수 있다.
상기 뱅크버퍼층은 상기 복수의 애노드 전극들 각각의 가장자리의 상부로부터 이격될 수 있다.
상기 표시 장치는 상기 복수의 애노드 전극들 각각과 상기 뱅크버퍼층 사이에 배치되는 희생층을 더 포함할 수 있다. 상기 뱅크버퍼층은 상기 희생층보다 돌출된 가장자리를 가질 수 있다.
상기 표시 장치는 상기 기판 상에 배치되고 상기 복수의 발광 영역들에 각각 대응하는 복수의 화소 구동부들을 포함한 회로층을 더 포함할 수 있다. 상기 복수의 화소 구동부들은 상기 복수의 애노드 전극들과 각각 연결되며, 상기 복수의 애노드 전극들 및 상기 뱅크버퍼층은 상기 회로층 상에 배치될 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 영상 표시를 위한 복수의 발광 영역들과 상기 복수의 발광 영역들 사이의 비발광 영역을 포함한 기판을 마련하는 단계, 상기 복수의 발광 영역들에 각각 대응하는 복수의 화소 구동부들을 포함한 회로층을 상기 기판 상에 배치하는 단계, 상기 복수의 발광 영역들에 각각 대응하는 복수의 애노드 전극들을 상기 회로층 상에 배치하는 단계, 상기 복수의 애노드 전극들을 덮는 뱅크버퍼층을 상기 회로층 상에 배치하는 단계, 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어진 제1 다중층을 상기 뱅크버퍼층 상에 배치하는 단계, 상기 비발광 영역에 대응하는 화소정의층을 상기 제1 다중층 상에 배치하는 단계, 상기 화소정의층을 덮고 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어진 제2 다중층을 상기 제1 다중층 상에 배치하는 단계, 상기 비발광 영역의 적어도 일부에 대응하는 스페이서를 상기 제2 다중층 상에 배치하는 단계, 상기 화소정의층 및 상기 스페이서를 마스크로 이용하여 상기 뱅크버퍼층, 상기 제1 다중층 및 상기 제2 다중층을 패터닝하는 단계, 상기 패터닝된 제1 다중층 및 상기 패터닝된 제2 다중층 각각을 언더컷 구조로 변형하고, 상기 복수의 애노드 전극들의 중앙 일부를 노출시키는 단계, 상기 복수의 발광 영역들에 각각 대응하는 복수의 제1 공통층들과 복수의 발광층들을 상기 복수의 애노드 전극들 상에 각각 배치하는 단계, 상기 복수의 발광층들과 상기 화소정의층과 상기 스페이서를 덮고 상기 복수의 발광 영역들에 대응하는 제2 공통층과 캐소드 전극을 배치하는 단계, 및 상기 캐소드 전극 상에 밀봉구조물을 배치하는 단계를 포함한다.
상기 복수의 발광 영역들은 소정의 파장 대역에 의한 제1 색상의 광을 방출하는 제1 발광 영역들과, 상기 제1 색상보다 낮은 파장 대역에 의한 제2 색상의 광을 방출하는 제2 발광 영역들과, 상기 제2 색상보다 낮은 파장 대역에 의한 제3 색상의 광을 방출하는 제3 발광 영역들을 포함할 수 있다. 상기 복수의 제1 공통층들과 상기 복수의 발광층들을 상기 복수의 애노드 전극들 상에 각각 배치하는 단계에서, 상기 복수의 발광층들은 상기 제1 색상의 광을 방출하는 제1 발광층, 상기 제2 색상의 광을 방출하는 제2 발광층 및 상기 제3 색상의 광을 방출하는 제3 발광층을 포함할 수 있다. 상기 복수의 제1 공통층들과 상기 복수의 발광층들을 상기 복수의 애노드 전극들 상에 각각 배치하는 단계는 상기 스페이서 상에 상기 제1 발광 영역들에 대응한 개구부들을 포함하는 제1 마스크를 배치한 상태에서, 상기 제1 발광 영역들의 애노드 전극들 각각에 상기 제1 공통층과 상기 제1 발광층을 배치하는 단계, 상기 스페이서 상에 상기 제2 발광 영역들에 대응한 개구부들을 포함하는 제2 마스크를 배치한 상태에서, 상기 제2 발광 영역들의 애노드 전극들 각각에 상기 제1 공통층과 상기 제2 발광층을 배치하는 단계, 및 상기 스페이서 상에 상기 제3 발광 영역들에 대응한 개구부들을 포함하는 제3 마스크를 배치한 상태에서, 상기 제3 발광 영역들의 애노드 전극들 각각에 상기 제1 공통층과 상기 제3 발광층을 배치하는 단계를 포함할 수 있다.
상기 복수의 제1 공통층들과 상기 복수의 발광층들을 상기 복수의 애노드 전극들 상에 각각 배치하는 단계에서, 상기 복수의 제1 공통층 각각은 정공수송층을 포함하고, 상기 제2 공통층을 배치하는 단계에서, 상기 제2 공통층은 전자수송층을 포함할 수 있다.
상기 제1 다중층을 배치하는 단계에서, 상기 제1 다중층은 소정의 금속 재료로 이루어진 제1 메인층, 및 상기 제1 메인층 상에 배치되고 상기 제1 메인층과 다른 금속 재료로 이루어지는 제1 커버층을 포함할 수 있다. 상기 제2 다중층을 배치하는 단계에서, 상기 제2 다중층은 소정의 금속 재료로 이루어진 제2 메인층, 및 상기 제2 메인층 상에 배치되고 상기 제2 메인층과 다른 금속 재료로 이루어지는 제2 커버층을 포함할 수 있다.
상기 패터닝된 제1 다중층 및 상기 패터닝된 제2 다중층 각각을 언더컷 구조로 변형하는 단계에서, 상기 제1 메인층 및 상기 제2 메인층이 패터닝될 수 있다. 상기 패터닝된 제1 다중층 중 상기 제1 커버층의 가장자리는 상기 제1 메인층보다 돌출되어 상기 제1 다중층의 상기 언더컷 구조가 마련될 수 있다. 그리고, 상기 패터닝된 제2 다중층 중 상기 제2 커버층의 가장자리는 상기 제2 메인층보다 돌출되어 상기 제2 다중층의 상기 언더컷 구조가 마련될 수 있다.
상기 제2 공통층과 상기 캐소드 전극을 배치하는 단계에서, 상기 화소정의층 상에 배치된 상기 제2 공통층과 상기 캐소드 전극은 상기 제1 다중층의 상기 언더컷 구조에 의해 상기 복수의 발광층 각각 상에 배치된 상기 제2 공통층과 상기 캐소드 전극으로부터 분리되고, 상기 제2 다중층의 상기 언더컷 구조에 의해 상기 스페이서 상에 배치된 상기 제2 공통층과 상기 캐소드 전극으로부터 분리될 수 있다.
상기 제1 다중층을 배치하는 단계에서, 상기 제1 다중층은 상기 뱅크버퍼층과 상기 제1 메인층 사이에 배치되고 상기 제1 메인층과 다른 금속 재료로 이루어지는 제1 지지층을 더 포함할 수 있다. 상기 제2 다중층을 배치하는 단계에서, 상기 제2 다중층은 상기 화소정의층과 상기 제2 메인층 사이에 배치되고 상기 제2 메인층과 다른 금속 재료로 이루어지는 제2 지지층을 더 포함할 수 있다.
상기 캐소드 전극 상에 밀봉구조물을 배치하는 단계는 상기 캐소드 전극 상에 무기절연재료의 제1 밀봉층을 배치하는 단계, 상기 제1 밀봉층 상에 유기절연재료의 제2 밀봉층을 배치하는 단계, 상기 제2 밀봉층을 패터닝하여 상기 비발광 영역에 대응하는 접착홀을 배치하는 단계, 및 상기 제1 밀봉층 상에 상기 제2 밀봉층과 상기 접착홀을 덮는 무기절연재료의 제3 밀봉층을 배치하는 단계를 포함할 수 있다. 상기 제1 밀봉층을 배치하는 단계에서, 상기 제1 밀봉층은 상기 언더컷 구조의 상기 제1 다중층 및 상기 제2 다중층 각각과 접할 수 있다. 상기 제3 밀봉층을 배치하는 단계에서, 상기 제3 밀봉층은 상기 접착홀을 통해 상기 제1 밀봉층과 접할 수 있다.
상기 밀봉구조물을 배치하는 단계는, 상기 제2 밀봉층을 배치하는 단계 이전에, 상기 제1 밀봉층 상에 접착촉진층을 배치하는 단계를 더 포함할 수 있다. 상기 제2 밀봉층을 배치하는 단계에서, 상기 제2 밀봉층은 상기 접착촉진층 상에 배치될 수 있다. 상기 접착홀을 배치하는 단계에서, 상기 제2 접착촉진층을 더 패터닝하고, 상기 접착홀은 상기 제2 밀봉층과 상기 접착촉진층을 관통할 수 있다.
상기 제2 밀봉층은 네거티브 포토레지스트 재료로 이루어지고, 상기 접착촉진층은 -H, -CH, -CH2, -CH3, -F, -CF, -CF2 및 -CF3 중 적어도 하나의 기능기를 포함한 재료로 이루어질 수 있다.
상기 스페이서를 상기 제2 다중층 상에 배치하는 단계에서, 상기 스페이서는 상기 화소정의층의 상부보다 작은 너비를 갖고 상기 복수의 발광 영역들 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격된 복수 개로 마련되며, 상기 제1 다중층 및 상기 제2 다중층을 패터닝하는 단계에서, 상기 패터닝된 제2 다중층은 상기 화소정의층의 일부 상에 배치되고, 상기 접착홀을 배치하는 단계에서, 상기 접착홀은 상기 화소정의층의 다른 일부 및 상기 복수 개의 스페이서와 중첩될 수 있다.
상기 스페이서를 상기 제2 다중층 상에 배치하는 단계에서, 상기 스페이서는 상기 화소정의층의 상부보다 작은 너비를 갖고 상기 비발광 영역에 대응되며, 상기 제1 다중층 및 상기 제2 다중층을 패터닝하는 단계에서, 상기 패터닝된 제2 다중층은 상기 비발광 영역에 대응될 수 있다.
상기 접착홀을 배치하는 단계에서, 상기 접착홀은 상기 스페이서와 중첩될 수 있다.
상기 표시 장치의 제조 방법은 상기 복수의 제1 공통층들과 복수의 발광층들을 배치하는 단계 이전에, 상기 비발광 영역에 대응한 스페이서를 패터닝하는 단계를 더 포함할 수 있다. 상기 스페이서를 패터닝하는 단계 이후에, 잔류된 스페이서는 상기 제2 다중층의 일부 상에 배치되며 상기 복수의 발광 영역들 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격된 복수 개로 마련되고, 상기 접착홀을 배치하는 단계에서, 상기 접착홀은 상기 제2 다중층의 다른 일부 및 상기 복수 개의 스페이서와 중첩될 수 있다.
상기 표시 장치의 제조 방법은 상기 뱅크버퍼층을 배치하는 단계 이전에, 상기 복수의 애노드 전극들 상에 복수의 희생층들을 각각 배치하는 단계를 더 포함할 수 있다. 상기 패터닝된 제1 다중층 및 상기 패터닝된 제2 다중층 각각을 언더컷 구조로 변형하는 단계에서, 상기 복수의 희생층들 각각의 적어도 일부가 제거되어 상기 복수의 애노드 전극들의 중앙 일부가 노출되며 상기 뱅크버퍼층은 상기 복수의 애노드 전극들 각각의 가장자리의 상부로부터 이격될 수 있다.
상기 패터닝된 제1 다중층 및 상기 패터닝된 제2 다중층 각각을 언더컷 구조로 변형하는 단계에서, 상기 복수의 희생층들 각각의 일부가 제거되고, 상기 복수의 희생층들 각각의 다른 나머지 일부는 상기 뱅크버퍼층과 상기 복수의 애노드 전극들 각각 사이에 잔류되며, 상기 뱅크버퍼층은 상기 복수의 희생층들 각각의 잔류된 나머지 일부보다 돌출된 가장자리를 가질 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
일 실시예에 따른 표시 장치는 뱅크버퍼층과 화소정의층 사이에 배치되고 언더컷 구조를 포함하는 제1 다중층, 및 화소정의층과 스페이서 사이에 배치되고 언더컷 구조를 포함하는 제2 다중층을 포함한다.
이러한 제1 다중층에 의해 각 발광영역에 배치된 제2 공통층과 캐소드 전극은 화소정의층 상에 배치된 제2 공통층과 캐소드 전극으로부터 분리될 수 있다. 그리고, 제2 다중층에 의해 화소정의층 상에 배치된 제2 공통층과 캐소드 전극은 스페이서 상에 배치된 제2 공통층과 캐소드 전극으로부터 분리될 수 있다.
이로써, 제2 공통층에 의한 이웃한 발광영역 간의 누설전류가 저감될 수 있으므로, 누설전류에 의한 표시 장치의 표시 품질 저하가 방지될 수 있다.
그리고, 발광층에 대한 산소 또는 수분의 침투를 방지하기 위한 밀봉구조물 중 캐소드 전극 상에 무기절연재료로 배치되는 제1 밀봉층은 제1 다중층과 접한다. 이로써, 각 발광 영역의 발광층은 제1 밀봉층과 제1 다중층에 의한 무기재료들 간의 점착으로 더욱 견고하게 봉지될 수 있다.
또한, 제1 밀봉층은 제2 다중층과 접한다. 이로써, 스페이서 상의 발광층은 제1 밀봉층과 제2 다중층에 의해 독립적으로 봉지될 수 있다. 그러므로, 스페이서가 손상되어 스페이서 상의 발광층에 대한 산소 또는 수분의 침투 경로가 발생되더라도, 산소 또는 수분의 침투 경로가 스페이서와 이웃한 발광 영역의 발광층까지 확장되는 것이 방지될 수 있다. 이에 따라, 스페이서의 손상으로 인한 표시 장치의 표시 품질 저하 및 수명 감소가 개선될 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 2는 도 1의 A 부분에 대한 일 예시를 보여주는 확대 평면도이다.
도 3은 도 2의 어느 하나의 발광 영역에 대한 일 예시를 보여주는 등가 회로도이다.
도 4는 제1 실시예의 표시 장치에 있어서 도 2의 B-B'를 따라 절단한 면의 예시를 보여주는 단면도이다.
도 5는 제1 실시예의 표시 장치에 있어서 도 2의 C-C'를 따라 절단한 면의 예시를 보여주는 단면도이다.
도 6 내지 도 11은 제2 내지 제7 실시예의 표시 장치에 있어서 도 2의 B-B'를 따라 절단한 면의 예시들을 보여주는 단면도이다.
도 12는 일 실시예에 따른 표시 장치의 제조 방법을 보여주는 순서도이다.
도 13은 도 12의 밀봉구조물을 배치하는 단계를 보여주는 순서도이다.
도 14 내지 도 30은 제1 내지 제4 실시예에 따른 도 12 및 도 13의 일부 단계들을 나타낸 공정도이다.
도 31은 제5 실시예에 따른 도 12의 밀봉구조물을 배치하는 단계를 보여주는 순서도이다.
도 32 내지 도 34는 도 31의 일부 단계들을 나타낸 공정도이다.
도 35 내지 도 38은 제6 및 제7 실시예에 따른 도 12 및 도 13의 일부 단계들을 나타낸 공정도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 일 실시예에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 평면도이다. 도 2는 도 1의 A 부분에 대한 일 예시를 보여주는 확대 평면도이다.
도 1을 참조하면, 일 실시예에 따른 표시 장치(100)는 평판 형태로 이루어질 수 있다. 일 실시예의 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(100)는 발광 소자(light emitting element)를 포함하는 발광 표시 장치일 수 있다. 예를 들어, 표시 장치(100)은 유기 발광 다이오드(organic light emitting diode)를 발광 소자로 이용하는 유기 발광 표시 장치, 및 초소형 발광 다이오드(micro LED)를 발광 소자로 이용하는 초소형 발광 다이오드 표시 장치, 양자점(Quantum dot)과 유기 발광 다이오드를 이용하는 양자점 유기 발광 표시 장치, 및 무기물 반도체를 발광 소자로 이용하는 무기 발광 표시 장치 중 적어도 어느 하나일 수 있다. 이하에서는, 표시 장치(100)가 유기 발광 표시 장치인 것으로 설명한다.
일 예로, 표시 장치(100)는 제1 방향(DR1)의 장변과 제1 방향(DR1)과 교차하는 제2 방향(DR2)의 단변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(DR1)의 장변과 제2 방향(DR2)의 단변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 장치(100)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 표시 장치(100)는 평탄하게 형성될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 장치(100)는 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다.
이외에, 표시 장치(100)는 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 마련될 수 있다.
표시 장치(100)는 화상이 표시되는 표시 영역(DPA)과 표시 영역(DPA)의 주변인 비표시 영역(NDA)을 포함하는 기판(110)과 기판(110) 상의 표시 영역(DPA)에 배열된 복수의 화소(PX)들을 포함할 수 있다.
표시 영역(DPA)은 화상 표시를 위한 광이 방출되는 영역이다. 표시 영역(DPA)은 원형, 타원형 또는 다각형으로 이루어질 수 있다. 표시 영역(DPA)은 기판(110)의 중앙 일부로 선택될 수 있다.
비표시 영역(NDA)은 표시 영역(DPA)을 둘러싸는 주변 영역으로서, 화상이 표시되지 않는 영역이다. 비표시 영역(NDA)은 표시 영역(DPA)의 가장자리와 기판(110)의 가장자리 사이의 영역으로 선택될 수 있다.
복수의 화소(PX)들은 제1 방향(DR1) 및 제2 방향(DR2)으로 나란하게 매트릭스 배열될 수 있다. 복수의 화소(PX)들 각각은 백색을 비롯한 다양한 색상을 개별적으로 표시하는 단위일 수 있다.
도 2를 참조하면, 기판(110)의 표시 영역(DPA)은 상호 나란하게 배열되는 복수의 발광 영역들(EA)과, 복수의 발광 영역들(EA) 사이의 비발광 영역(NEA)을 포함할 수 있다.
복수의 발광 영역들(EA) 각각은 서로 다른 둘 이상의 색상들 중 어느 하나의 광을 각각의 휘도로 방출하는 단위 영역일 수 있다.
일 예로, 복수의 발광 영역들(EA)은 소정의 파장 대역에 의한 제1 색상의 광을 방출하는 제1 발광 영역(EA1)들과, 제1 색상보다 낮은 파장 대역에 의한 제2 색상의 광을 방출하는 제2 발광 영역(EA2)들과, 제2 색상보다 낮은 파장 대역에 의한 제3 색상의 광을 방출하는 제3 발광 영역(EA3)들을 포함할 수 있다.
예시적으로, 제1 색상은 대략 600㎚ 내지 750㎚의 파장 대역에 의한 적색(RED)이고, 제2 색상은 대략 480㎚ 내지 560㎚의 파장 대역에 의한 녹색(GREEN)이며, 제3 색상은 대략 370㎚ 내지 460㎚의 파장 대역에 의한 청색일 수 있다. 다만 이는 단지 예시일 뿐이며, 본 명세서의 일 실시예에 따른 제1, 제2 및 제3 발광 영역들(EA1, EA2, EA3) 각각에서 방출되는 광의 파장 대역은 이에 한정되지 않는다.
복수의 화소(PX) 각각은 서로 다른 색상을 방출하고 상호 인접하게 배치된 둘 이상의 발광 영역(EA)으로 이루어질 수 있다. 즉, 복수의 화소(PX) 각각에서 표시되는 다양한 색상의 광은 둘 이상의 발광 영역(EA)에서 방출된 광의 혼색으로 구현될 수 있다.
일 예로, 도 2의 도시와 같이, 복수의 발광 영역들(EA)의 배열 형태는 제1 발광 영역(EA1)들과 제3 발광 영역(EA3)들은 제1 방향(DR1) 또는 제2 방향(DR2)으로 교번하여 배열되는 열과, 제1 발광 영역(EA1)들과 제3 발광 영역(EA3)들에 대각선 방향으로 이웃한 제2 발광 영역(EA2)들이 제1 방향(DR1) 또는 제2 방향(DR2)으로 상호 나란하게 배열되는 열을 포함할 수 있다.
이 경우, 복수의 화소(PX) 각각은 제1 방향(DR1) 또는 제2 방향(DR2)으로 이웃한 어느 하나의 제1 발광 영역(EA1)과 어느 하나의 제3 발광 영역(EA3), 및 이들과 대각선 방향으로 이웃한 어느 두 개의 제2 발광 영역(EA2)들로 마련될 수 있다.
다른 일 예로, 따로 도시되지 않았으나, 복수의 발광 영역들(EA)의 배열 형태는 제1 발광 영역(EA1)들이 제1 방향(DR1) 및 제2 방향(DR2) 중 어느 하나의 방향으로 나란하게 배열되는 제1 열과, 제2 발광 영역(EA2)들이 어느 하나의 방향으로 나란하게 배열되는 제2 열과, 제3 발광 영역(EA3)들이 어느 하나의 방향으로 나란하게 배열되는 제3 열을 포함할 수 있다. 제1, 제2 및 제3 열은 제1 방향(DR1) 및 제2 방향(DR2) 중 다른 나머지 하나의 방향으로 교번하여 배열될 수 있다. 이 경우, 복수의 화소(PX) 각각은 다른 나머지 하나의 방향으로 이웃한 어느 하나의 제1 발광 영역(EA1), 어느 하나의 제2 발광 영역(EA2) 및 어느 하나의 제3 발광 영역(EA3)으로 마련될 수 있다.
다만, 이는 단지 예시일 뿐이며, 복수의 발광 영역들(EA)의 배열 형태 및 복수의 화소(PX) 각각의 구성은 위 설명으로 한정되지 않는다.
또한, 도 2의 도시와 같이, 복수의 발광 영역들(EA) 중 제3 발광 영역(EA3)이 가장 큰 너비로 이루어지고, 제1 발광 영역(EA1)이 제3 발광 영역(EA3)보다 작고 제2 발광 영역(EA2)보다 큰 너비로 이루어지며, 제2 발광 영역(EA2)은 가장 작은 너비로 이루어지고 제1 및 제3 발광 영역(EA1, EA3)의 두 배의 개수로 배치될 수 있다. 이와 같이 하면, 제3 색상의 고휘도 표현이 용이해질 수 있고, 제2 색상의 시인성이 저감될 수 있는 장점이 있다. 그러나 이는 단지 예시일 뿐이며, 제1, 제2 및 제3 발광 영역(EA1, EA2, EA3) 각각의 크기 및 개수는 도 2의 도시로 한정되지 않고 다양하게 변경될 수 있다.
그리고, 일 실시예의 표시 장치(100)는 비발광 영역(NEA)의 일부에 대응되는 스페이서(SPC)를 더 포함할 수 있다. 스페이서(SPC)는 복수의 발광 영역들(EA) 각각의 발광층(도 4의 EML)을 배치하기 위한 마스크를 지지하기 위한 것이다.
이러한 스페이서(SPC)는 둘 이상의 발광 영역(EA)들에 대응되는 간격으로 상호 이격된 복수 개로 마련될 수 있다. 일 예로, 도 2의 도시와 같이, 복수 개의 스페이서(SPC) 중 제1 방향(DR1)으로 제2 발광 영역(EA2)과 나란하게 배치된 어느 두 개의 스페이서(SPC)는 네 개의 제2 발광 영역(EA2)을 사이에 두고 상호 이격될 수 있다. 그리고, 복수 개의 스페이서(SPC) 중 제1 방향(DR2)으로 제2 발광 영역(EA2)과 나란하게 배치된 어느 두 개의 스페이서(SPC)는 네 개의 제2 발광 영역(EA2)을 사이에 두고 상호 이격될 수 있다.
스페이서(SPC)의 배치 형태는 도 2의 도시에 한정되지 않으며, 얼마든지 다양하게 변경될 수 있다. 일 예로, 스페이서(SPC)는 제1 발광 영역(EA1) 또는 제3 발광 영역(EA3)과 나란하게 배치될 수 있다. 또는, 스페이서(SPC)는 비발광 영역(NEA)에 대응되는 격자 형태로 배치될 수도 있다.
도 3은 도 2의 어느 하나의 발광 영역에 대한 일 예시를 보여주는 등가 회로도이다.
일 실시예의 표시 장치(100)는 복수의 발광 영역들(도 2의 EA)에 각각 대응한 복수의 화소구동부(PD)들을 포함할 수 있다.
복수의 화소구동부(PD)들은 복수의 발광 영역들(EA)에 대응한 복수의 발광소자(EMD)들에 구동 전류를 각각 공급할 수 있다.
도 3을 참조하면, 복수의 화소구동부(PD)들 각각은 두 개의 트랜지스터와 한 개의 커패시터를 포함한 2T1C 구조로 이루어질 수 있다. 다만, 도 3의 도시는 단지 예시일 뿐이며, 일 실시예의 화소구동부(PD)는 도 3의 도시에 한정되지 않고 다양하게 변경될 수 있음은 당연하다.
각 발광 영역(EA)의 발광소자(EMD)는 상호 대향하는 애노드 전극과 캐소드 전극 사이에 개재된 유기발광재료의 발광층을 포함하는 유기 발광 다이오드(Organic Light Emitting Diode)일 수 있다.
각 발광 영역(EA)의 화소구동부(PD)는 제1 트랜지스터(TFT1), 제2 트랜지스터(TFT2) 및 스토리지 커패시터(CST)를 포함할 수 있다.
제1 트랜지스터(TFT1)는 발광소자(EMD)의 구동을 위한 소정의 제1 전원을 공급하는 제1 전원라인(ELVDL)과, 제1 전원보다 낮은 전압 레벨의 제2 전원을 공급하는 제2 전원라인(ELVSL) 사이에 발광소자(EMD)와 직렬로 연결될 수 있다.
즉, 제1 트랜지스터(TFT1)는 제1 전원라인(ELVDL)과 발광소자(EMD) 사이에 배치될 수 있다.
제2 트랜지스터(TFT2)는 데이터라인(DL)과 제1 트랜지스터(TFT1)의 게이트 전극 사이에 배치될 수 있다. 제2 트랜지스터(TFT2)의 게이트 전극은 스캔라인(SL)에 연결될 수 있다.
이러한 제2 트랜지스터(TFT2)는 스캔라인(SL)의 스캔신호에 기초하여 턴온되면, 데이터라인(DL)의 데이터신호를 제1 노드(ND1)에 전달한다. 제1 노드(ND1)는 제1 트랜지스터(TFT1)의 게이트 전극과 제2 트랜지스터(TFT2) 사이의 접점이다.
스토리지 커패시터(CST)는 제1 노드(ND1)와 제2 노드(ND2) 사이에 배치될 수 있다. 제2 노드(ND2)는 제1 트랜지스터(TFT1)와 발광소자(EMD) 사이의 접점이다.
이러한 스토리지 커패시터(CST)는 제1 노드(ND1)으로 공급된 데이터신호로 충진되며 제1 노드(ND1)와 제2 노드(ND2) 간의 전압차를 저장한다.
제1 트랜지스터(TFT1)의 게이트 전극은 제1 노드(ND1)에 연결된다. 이러한 제1 트랜지스터(TFT1)는 제1 노드(ND1)으로 공급된 데이터 신호에 기초하여 턴온되면, 게이트전극과 제1 전극 간의 전압차에 대응하는 구동 전류를 제2 전극으로 출력할 수 있다. 이에, 발광소자(EMD)는 제1 트랜지스터(TFT1)에 의한 구동 전류에 대응하는 휘도의 광을 방출할 수 있다.
제1 트랜지스터(TFT1)가 턴온되는 기간은 스토리지 커패시터(CST)의 충진 전압에 대응될 수 있다.
도 3은 제1 및 제2 트랜지스터(TFT1, TFT2)가 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)인 경우를 도시하고 있으나, 이는 단지 예시일 뿐이다. 즉, 제1 및 제2 트랜지스터(TFT1, TFT2) 중 적어도 하나는 P 타입 MOSFET일 수도 있다.
도 4는 제1 실시예의 표시 장치에 있어서 도 2의 B-B'를 따라 절단한 면의 예시를 보여주는 단면도이다. 도 5는 제1 실시예의 표시 장치에 있어서 도 2의 C-C'를 따라 절단한 면의 예시를 보여주는 단면도이다.
도 4를 참조하면, 제1 실시예에 따른 표시 장치(100a)는 복수의 발광 영역들(EA)과 복수의 발광 영역들(EA) 사이의 비발광 영역(NEA)을 포함하는 기판(110), 기판(110) 상에 배치되고 복수의 발광 영역들(EA)에 각각 대응하는 복수의 애노드 전극(AND)들, 기판(110) 상의 비발광 영역(NEA)에 배치되고 복수의 애노드 전극(AND)들 각각의 가장자리를 덮는 뱅크버퍼층(131), 뱅크버퍼층(131) 상에 배치되고 서로 다른 둘 이상의 금속 재료들(1321, 1322, 1323)들의 적층으로 이루어지고 언더컷 구조(UC_132)를 포함하는 제1 다중층(132), 제1 다중층(132) 상에 배치되는 화소정의층(133), 화소정의층(133) 상에 배치되며 서로 다른 둘 이상의 금속재료들(1341, 1342, 1343)의 적층으로 이루어지고 언더컷 구조(UC_134)를 포함하는 제2 다중층(134), 및 제2 다중층(134) 상에 배치되는 스페이서(SPC)를 포함한다.
그리고, 제1 실시예의 표시 장치(100a)는 복수의 애노드 전극(AND)들 상에 각각 배치되는 복수의 제1 공통층(CML1), 복수의 제1 공통층 상에 각각 배치되는 복수의 발광층(EML), 복수의 발광층(EML)과 화소정의층(133)과 스페이서(SPC)를 덮고 복수의 발광 영역들(EA)에 대응하는 제2 공통층(CML2), 및 제2 공통층(CML2) 상에 배치되고 복수의 발광 영역들(EA)에 대응하는 캐소드 전극(CTD)을 더 포함할 수 있다.
이로써, 복수의 발광 영역들(EA) 각각에서, 상호 대향하는 애노드 전극(AND)과 캐소드 전극(CTD), 및 애노드 전극(AND)과 캐소드 전극(CTD) 사이에 개재되고 순차 적층된 제1 공통층(CML1), 발광층(EML) 및 제2 공통층(CML2)으로 이루어진 발광 소자(EMD)가 마련될 수 있다.
여기서, 복수의 제1 공통층(CML1) 각각은 유기재료의 정공수송층을 포함할 수 있다. 즉, 복수의 제1 공통층(CML1) 각각은 복수의 애노드 전극(AND)들 각각으로부터 공급된 정공(hole)을 발광층(EML)으로 수송하는 특성을 갖는 유기재료로 이루어질 수 있다.
그리고, 복수의 제1 공통층(CML1) 각각은 정공수송층과 애노드 전극(AND) 사이에 배치되는 정공주입층을 더 포함할 수도 있다.
제2 공통층(CML2)은 유기재료의 전자수송층을 포함할 수 있다. 즉, 제2 공통층(CML2)은 캐소드 전극(CTD)으로부터 공급된 전자(electron)를 발광층(EML)으로 수송하는 특성을 갖는 유기재료로 이루어질 수 있다.
그리고, 제2 공통층(CML2)은 캐소드 전극(CTD)과 전자수송층 사이에 배치되는 전자주입층을 더 포함할 수도 있다.
복수의 발광 영역들(EA)은 제1 색상에 대응하는 제1 발광 영역(EA1), 제2 색상에 대응하는 제2 발광 영역(EA2), 및 제3 색상에 대응하는 제3 발광 영역(EA3)을 포함할 수 있다.
발광층(EML)은 제1 발광 영역(EA1)에 대응하고 제1 색상의 광을 방출하는 제1 발광층(EML1), 제2 발광 영역(EA2)에 대응하고 제2 색상의 광을 방출하는 제2 발광층(EML2), 및 제3 발광 영역(EA3)에 대응하고 제3 색상의 광을 방출하는 제3 발광층(EML3)을 포함할 수 있다.
제1 발광층(EML1)은 제1 발광 영역(EA1)의 애노드 전극(AND)과 캐소드 전극(CTD) 사이에 배치될 수 있다.
제2 발광층(EML2)은 제2 발광 영역(EA2)의 애노드 전극(AND)과 캐소드 전극(CTD) 사이에 배치될 수 있다.
제3 발광층(EML3)은 제3 발광 영역(EA3)의 애노드 전극(AND)과 캐소드 전극(CTD) 사이에 배치될 수 있다.
기판(110)은 절연 재료로 마련될 수 있다. 일 예로, 기판(110)은 유리, 석영, 고분자 수지 등의 절연 재료로 이루어질 수 있다. 여기서, 고분자 수지의 예로는 폴리에테르술폰(polyethersulphone: PES), 폴리아크릴레이트(polyacrylate: PA), 폴리아릴레이트(polyarylate: PAR), 폴리에테르이미드(polyetherimide: PEI), 폴리에틸렌 나프탈레이트(polyethylene napthalate: PEN), 폴리에틸렌 테레프탈레이드(polyethylene terepthalate: PET), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리알릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(polycarbonate: PC), 셀룰로오스 트리 아세테이트(cellulose triacetate: CAT), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 또는 이들의 조합을 들 수 있다.
기판(110)은 그의 일면 상에 배치된 구성요소들을 적절히 지지할 수 있도록 강성(rigid) 재료로 이루어질 수 있다.
또는, 표시 장치(100a)의 용이한 형태 변형을 위해, 기판(110)은 벤딩(bending), 폴딩(folding), 롤링(rolling) 등의 변형이 용이한 연성(flexble)재료로 이루어질 수도 있다.
또는, 기판(110)은 금속 재료로 이루어질 수도 있다.
제1 실시예의 표시 장치(100a)는 기판(110) 상에 배치되고 복수의 발광 영역들(EA)에 각각 대응하는 복수의 화소 구동부(도 3의 PD)들을 포함한 회로층(120)을 더 포함할 수 있다. 복수의 화소 구동부(PD)들은 복수의 애노드 전극(AND)들에 각각 연결된다.
복수의 애노드 전극(AND)들과 뱅크버퍼층(131)은 회로층(120) 상에 배치될 수 있다.
회로층(120)에 대한 상세한 설명은 도 5와 연계하여 후술한다.
복수의 발광 영역(EA)들에 각각 대응한 복수의 애노드 전극(AND)들은 회로층(120) 상에 배치되고 회로층(120)의 화소 구동부(PD)들과 각각 연결될 수 있다.
복수의 애노드 전극(AND)들 각각은 구리(Cu), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 및 이들의 혼합물 중 적어도 하나의 저저항 금속재료를 포함할 수 있다.
또는, 복수의 애노드 전극(AND)들 각각은 저저항 금속재료로 이루어진 도전층과 투명도전성재료로 이루어진 도전층이 적층된 구조로 이루어질 수도 있다. 일 예로, 복수의 애노드 전극(AND)들 각각은 ITO/Mg, ITO/MgF, ITO/Ag 및 ITO/Ag/ITO 등과 같은 복층구조로 이루어질 수 있다.
뱅크버퍼층(131)은 회로층(120) 상에 배치되고 비발광 영역(NEA)에 대응되며 복수의 애노드 전극(AND)들 각각의 가장자리를 덮을 수 있다.
뱅크버퍼층(131)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물 및 실리콘 산질화물 중 적어도 하나의 무기 절연재료를 포함할 수 있다.
뱅크버퍼층(131)은 약 1500 내지 약 2000의 두께로 배치될 수 있다.
이와 같이, 무기절연재료의 뱅크버퍼층(131)이 배치됨에 따라, 캐소드 전극(CTD)이 회로층(120)에 구비된 유기절연재료의 아웃개스(outgas)에 노출되는 시점이 지연될 수 있으므로, 캐소드 전극(CTD)의 산화가 지연될 수 있으며, 그로 인해 표시 장치(100a)의 수명 저하가 개선될 수 있다.
뱅크버퍼층(131)은 복수의 애노드 전극(AND)들 각각의 가장자리로부터 제3 방향(DR3)으로 이격될 수 있다. 즉, 뱅크버퍼층(131)은 복수의 애노드 전극(AND) 각각의 가장자리를 처마 형태로 덮을 수 있다. 일 예로, 뱅크버퍼층(131)은 복수의 애노드 전극(AND) 상에서 제거된 희생층(미도시)보다 돌출된 가장자리를 갖는 언더컷 구조로 배치될 수 있다.
뱅크버퍼층(131) 상에 배치되는 제1 다중층(132)은 뱅크버퍼층(131)에 의해 복수의 애노드 전극(AND)들로부터 전기적으로 절연될 수 있다.
제1 다중층(132)은 뱅크버퍼층(131)과 화소정의층(133) 사이에 배치되고, 언더컷 구조(UC_132)를 포함한다.
제1 다중층(132)은 소정의 금속 재료로 이루어진 제1 메인층(1321), 및 제1 메인층(1321) 상에 배치되고 제1 메인층(1321)과 다른 금속 재료로 이루어지는 제1 커버층(1322)을 포함할 수 있다.
제1 커버층(1322)은 제1 메인층(1321)보다 넓은 너비로 이루어짐에 따라, 제1 커버층(1322)의 가장자리는 제1 메인층(1321)보다 돌출된다. 이러한 제1 커버층(1322)과 제1 메인층(1321)을 포함한 제1 다중층(132)은 언더컷 구조(UC_132)를 가질 수 있다.
제1 다중층(132)의 언더컷 구조(UC_132)는 제1 메인층(1321)의 전기화학적 부식 효과(Galvanic Corrosion Effect)로 마련될 수 있다. 이를 위해, 제1 커버층(1322)은 제1 메인층(1321)의 금속 재료 대비 부식전위차가 있는 이종 금속재료로 선택될 수 있다.
일 예로, 제1 메인층(1321)은 구리(Cu) 또는 알루미늄(Al)으로 이루어질 수 있다. 이 경우, 제1 커버층(1322)은 티타늄(Ti) 또는 몰리브덴(Mo)으로 이루어질 수 있다. 즉, 제1 다중층(132)은 Ti/Cu, Mo/Cu, Ti/Al 및 Mo/Al 중 어느 하나의 이중층으로 이루어질 수 있다.
그리고, 제1 다중층(132)은 뱅크버퍼층(131)과 제1 메인층(1321) 사이에 배치되고 제1 메인층(1321)과 다른 금속 재료로 이루어지는 제1 지지층(1323)을 더 포함할 수 있다.
제1 메인층(1321)의 전기화학적 부식 효과(Galvanic Corrosion Effect)를 유도하기 위해, 제1 지지층(1323)은 제1 메인층(1321)의 금속 재료 대비 부식전위차가 있는 이종 금속재료로 선택될 수 있다.
일 예로, 제1 메인층(1321)이 구리(Cu) 또는 알루미늄(Al)으로 이루어진 경우, 제1 지지층(1323)은 제1 커버층(1322)과 마찬가지로, 티타늄(Ti) 또는 몰리브덴(Mo)으로 이루어질 수 있다. 즉, 제1 다중층(132)은 Ti/Al/Ti, Ti/Cu/Ti, Mo/Al/Mo 및 Mo/Cu/Mo 중 어느 하나의 삼중층으로 이루어질 수 있다. 또는, 제1 다중층(132) 중 제1 커버층(1322)과 제1 지지층(1323)이 서로 다른 금속 재료로 이루어질 수도 있다.
이러한 제1 지지층(1323)으로 뱅크버퍼층(131)이 커버됨으로써, 제1 다중층(132)을 언더컷 구조로 변형하는 공정에 의한 뱅크버퍼층(131)의 손상이 방지될 수 있다.
화소정의층(133)은 제1 다중층(132) 상에 배치됨에 따라, 제1 다중층(132)과 마찬가지로 비발광 영역(NEA)에 대응된다.
화소정의층(133)은 유기절연재료로 이루어질 수 있다. 일 예로, 화소정의층(133)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 적어도 하나로 이루어질 수 있다.
제2 다중층(134)은 화소정의층(133)과 스페이서(SPC) 사이에 배치되고 언더컷 구조(UC_134)를 포함한다.
제2 다중층(134)은 화소정의층(134)의 상부보다 작은 너비를 가질 수 있다. 이와 같이 하면, 제2 다중층(134) 및 스페이서(SPC)와 인접한 발광 영역들(EA) 각각의 광 방출 범위가 제2 다중층(134) 및 스페이서(SPC)에 의해 한정되는 것이 방지될 수 있다.
제1 실시예에 따르면, 제2 다중층(134)은 비발광 영역(NEA)의 일부에 대응되며 복수의 발광 영역들(EA) 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격되는 복수 개로 마련될 수 있다.
제2 다중층(134)은 소정의 금속 재료로 이루어진 제2 메인층(1341), 및 제2 메인층(1341) 상에 배치되고 제2 메인층(1341)과 다른 금속 재료로 이루어지는 제2 커버층(1342)을 포함할 수 있다.
제2 커버층(1342)은 제2 메인층(1341)보다 넓은 너비로 이루어짐에 따라, 제2 커버층(1342)의 가장자리는 제2 메인층(1341)보다 돌출된다. 이러한 제2 커버층(1342)과 제2 메인층(1341)을 포함한 제2 다중층(134)은 언더컷 구조(UC_134)를 가질 수 있다.
제2 다중층(134)의 언더컷 구조(UC_134)는 제2 메인층(1341)의 전기화학적 부식 효과(Galvanic Corrosion Effect)로 마련될 수 있다. 이를 위해, 제2 커버층(1342)은 제2 메인층(1341)의 금속 재료 대비 부식전위차가 있는 이종 금속재료로 선택될 수 있다.
일 예로, 제2 메인층(1341)은 구리(Cu) 또는 알루미늄(Al)으로 이루어질 수 있다. 이 경우, 제2 커버층(1342)은 티타늄(Ti) 또는 몰리브덴(Mo)으로 이루어질 수 있다. 즉, 제2 다중층(134)은 Ti/Cu, Mo/Cu, Ti/Al 및 Mo/Al 중 어느 하나의 이중층으로 이루어질 수 있다.
그리고, 제2 다중층(134)은 뱅크버퍼층(131)과 제2 메인층(1341) 사이에 배치되고 제2 메인층(1341)과 다른 금속 재료로 이루어지는 제2 지지층(1343)을 더 포함할 수 있다.
제2 메인층(1341)의 전기화학적 부식 효과(Galvanic Corrosion Effect)를 유도하기 위해, 제2 지지층(1343)은 제2 메인층(1341)의 금속 재료 대비 부식전위차가 있는 이종 금속재료로 선택될 수 있다.
일 예로, 제2 메인층(1341)이 구리(Cu) 또는 알루미늄(Al)으로 이루어진 경우, 제2 지지층(1343)은 제2 커버층(1342)과 마찬가지로, 티타늄(Ti) 또는 몰리브덴(Mo)으로 이루어질 수 있다. 즉, 제2 다중층(134)은 Ti/Al/Ti, Ti/Cu/Ti, Mo/Al/Mo 및 Mo/Cu/Mo 중 어느 하나의 삼중층으로 이루어질 수 있다. 또는, 제2 다중층(134) 중 제2 커버층(1342)과 제2 지지층(1343)이 서로 다른 금속 재료로 이루어질 수도 있다.
스페이서(SPC)는 제2 다중층(134) 상에 배치되며, 제2 다중층(134)과 동일한 평면 형태로 배치될 수 있다. 즉, 제2 다중층(134)과 마찬가지로, 스페이서(SPC)는 비발광 영역(NEA)의 일부에 대응되며 복수의 발광 영역들(EA) 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격되는 복수 개로 마련될 수 있다.
스페이서(SPC)는 유기절연재료로 이루어질 수 있다. 일 예로, 스페이서(SPC)는 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 적어도 하나로 이루어질 수 있다.
복수의 제1 공통층(CML1)은 복수의 발광 영역들(EA)에 각각 대응되며, 복수의 애노드 전극(AND)들 상에 각각 배치된다. 복수의 제1 공통층(CML1) 각각은 애노드 전극(AND)에 의한 정공을 발광층(EML)으로 수송하는 정공수송층을 포함할 수 있다.
복수의 발광층(EML)은 복수의 발광 영역들(EA)에 각각 대응되며, 복수의 제1 공통층(CML1) 상에 각각 배치된다. 복수의 발광층(EML)은 제1 발광 영역(EA1)에 대응한 제1 발광층(EML1), 제2 발광 영역(EA2)에 대응한 제2 발광층(EML2) 및 제3 발광 영역(EA3)에 대응한 제3 발광층(EML3)을 포함할 수 있다. 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3)은 서로 다른 색상의 광이 방출되도록 각 색상에 대응되는 도펀트 재료 또는 호스트 재료를 포함할 수 있다.
제2 공통층(CML2)은 복수의 발광 영역들(EA)에 대응되며 복수의 발광층(EML)과 화소정의층(134)과 스페이서(SPC) 상에 배치된다. 제2 공통층(CML2)은 캐소드 전극(CTD)에 의한 전자를 발광층(EML)으로 수송하는 전자수송층을 포함할 수 있다.
캐소드 전극(CTD)은 복수의 발광 영역들(EA)에 대응되며 제2 공통층(CML2) 상에 배치된다. 캐소드 전극(CTD)은 ITO, IZO 및 IGZO 등과 같은 투명 금속 산화물 재료를 포함할 수 있다.
스페이서(SPC) 아래의 제2 다중층(134) 및 화소정의층(133) 아래의 제1 다중층(132) 각각은 언더컷 구조(UC_134, UC_132)를 가지므로, 화소정의층(133) 및 스페이서(SPC) 상에 배치되는 제2 공통층(CML2)과 캐소드 전극(CTD)은 언더컷 구조에 의해 분리된다.
즉, 제1 다중층(132)의 언더컷 구조(UC_132)에 의해, 복수의 발광층(EML) 각각 상에 배치된 제2 공통층(CML21) 및 캐소드 전극(CTD1)은 화소정의층(133) 상에 배치된 제2 공통층(CML22) 및 캐소드 전극(CTD2)으로부터 분리될 수 있다.
이를 위해, 제1 다중층(132)의 언더컷 구조(UC_132)에 있어서, 제1 커버층(1322)이 제1 메인층(1321)보다 돌출되는 너비(WUC1)는 0.3㎛ 내지 0.7㎛의 범위에서 선택될 수 있다.
제1 커버층(1322)이 제1 메인층(1321)보다 돌출되는 너비(WUC1)가 0.3㎛보다 작은 경우, 제2 공통층(CML2) 및 캐소드 전극(CTD)이 제1 다중층(132)의 언더컷 구조(UC_132)에 의해 분리되지 않을 수 있다.
그리고, 제1 커버층(1322)이 제1 메인층(1321)보다 돌출되는 너비(WUC1)가 0.7㎛보다 큰 경우, 제1 커버층(1322)의 돌출된 가장자리가 용이하게 파손될 수 있다.
또한, 제1 커버층(1322)의 용이한 파손을 방지하기 위해, 제1 커버층(1322)은 약 700 이상의 두께로 이루어질 수 있다. 다만 이는 단지 예시일 뿐이며, 제1 커버층(1322)의 두께는 재료 및 돌출되는 너비에 따라 얼마든지 변경될 수 있다.
이와 같이, 제1 다중층(132)의 언더컷 구조(UC_132)에 의해, 발광층(EML) 상의 제2 공통층(CML21)이 복수의 발광 영역들(EA) 각각에 대응되도록 분리된다. 이에 따라, 제2 공통층(CML21)을 통한 누설전류가 이웃한 발광 영역들(EA) 사이에 발생되는 것이 방지될 수 있다. 그러므로, 색순도 및 콘트라스트 비 등의 표시 품질이 누설전류로 저하되는 것이 방지될 수 있다.
더불어, 복수의 발광 영역들(EA) 각각에 대응되고 복수의 발광층(EML) 각각 상에 배치된 캐소드 전극(CTD1)은 주변의 제1 다중층(132)과 접한다. 즉, 캐소드 전극(CTD1)은 제1 다중층(132)의 언더컷 구조(UC_132)에 의해 복수의 발광 영역들(EA) 각각에 대응되도록 분리되며, 제1 다중층(132)과 전기적으로 연결될 수 있다. 이와 같이, 제1 다중층(132)은 복수의 발광 영역(EA) 각각의 캐소드 전극(CTD1)을 연결하는 배선으로 이용될 수 있다.
제2 다중층(134)의 언더컷 구조(UC_134)에 의해, 스페이서(SPC) 상에 배치된 제2 공통층(CML23) 및 캐소드 전극(CTD3)은 화소정의층(133) 상에 배치된 제2 공통층(CML22) 및 캐소드 전극(CTD2)으로부터 분리될 수 있다.
이를 위해, 제2 다중층(134)의 언더컷 구조(UC_134)에 있어서, 제2 커버층(1342)이 제2 메인층(1341)보다 돌출되는 너비(WUC2)는 0.3㎛ 내지 0.7㎛의 범위에서 선택될 수 있다.
제2 커버층(1342)이 제2 메인층(1341)보다 돌출되는 너비(WUC2)가 0.3㎛보다 작은 경우, 제2 공통층(CML2) 및 캐소드 전극(CTD)이 제2 다중층(134)의 언더컷 구조(UC_134)에 의해 분리되지 않을 수 있다.
그리고, 제2 커버층(1342)이 제2 메인층(1341)보다 돌출되는 너비(WUC2)가 0.7㎛보다 큰 경우, 제2 커버층(1342)의 돌출된 가장자리가 용이하게 파손될 수 있다.
또한, 제2 커버층(1342)의 용이한 파손을 방지하기 위해, 제2 커버층(1342)은 약 700 이상의 두께로 이루어질 수 있다. 다만 이는 단지 예시일 뿐이며, 제2 커버층(1342)의 두께는 재료 및 돌출되는 너비에 따라 얼마든지 변경될 수 있다.
이와 같이 하면, 스페이서(SPC)의 손상에 의해 산소 또는 수분의 침투 경로가 발생되더라도, 섬 형태로 주변으로부터 분리된 스페이서(SPC) 상의 제2 공통층(CML23)에만 영향을 줄 수 있다. 즉, 스페이서(SPC)의 손상에 따른 산소 또는 수분의 침투 경로가 스페이서(SPC) 주변의 발광 영역(EA)들에 확장되는 것이 방지될 수 있다. 이로써, 표시 장치(100a)의 표시 품질 저하 및 수명 감소가 방지될 수 있다.
제1 실시예의 표시 장치(100a)는 캐소드 전극(CTD) 상에 배치되는 밀봉구조물(140)을 더 포함할 수 있다.
밀봉구조물(140)은 유기발광재료로 이루어진 발광층(EML)에 대한 산소 또는 수분의 침투가 차단되도록 발광층(EML)을 밀봉하기 위한 것이다.
밀봉구조물(140)은 캐소드 전극(CTD) 상에 배치되는 제1 밀봉층(141), 제1 밀봉층(141) 상에 배치되는 제2 밀봉층(142), 제2 밀봉층(142)을 관통하는 접착홀(ADH), 및 제2 밀봉층(132) 상에 배치되는 제3 밀봉층(143)을 포함할 수 있다.
제1 밀봉층(141) 및 제3 밀봉층(143)은 무기절연재료로 이루어진다. 일 예로, 제1 밀봉층(141) 및 제3 밀봉층(143) 각각은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 이루어질 수 있다.
제1 밀봉층(141)은 CVD(Chemical Vapor Deposition) 방식으로 적층된 무기절연재료로 이루어질 수 있다. 이로써, 제1 밀봉층(141)은 제1 다중층(132) 및 제2 다중층(134) 각각과 접할 수 있다.
제1 다중층(132) 및 제2 다중층(134) 각각과 제1 밀봉층(141) 간의 접합을 위해, 제1 다중층(132)의 제1 메인층(1321)의 두께, 및 제2 다중층(134)의 제2 메인층(1341)의 두께 각각은 제2 공통층(CML2)의 두께 및 캐소드 전극(CTD)의 두께를 합한 값을 초과하는 범위에서 선택될 수 있다.
즉, 제1 밀봉층(141)은 뱅크버퍼층(131)과 화소정의층(133) 사이에 배치되고 언더컷 구조(UC_132)를 갖는 제1 다중층(132)의 측부 중 적어도 일부에 접할 수 있다.
이로써, 복수의 발광층(EML) 각각이 제1 다중층(132)의 측부와 제1 밀봉층(141) 간의 접합, 즉 무기재료들 간의 접합에 의해 개별적으로 봉지될 수 있다. 이로써, 발광층(EML)의 봉지가 더욱 견고하게 됨으로써, 표시 장치(100a)의 수명 저하가 방지될 수 있다.
그리고, 제1 밀봉층(141)은 화소정의층(133)과 스페이서(SPC) 사이에 배치되고 언더컷 구조(UC_134)를 갖는 제2 다중층(134)의 측부 중 적어도 일부에 접할 수 있다.
이로써, 스페이서(SPC) 상의 제2 공통층(CML23) 및 캐소드 전극(CTD3)은 제2 다중층(134)의 측부와 제1 밀봉층(141) 간의 접합, 즉 무기재료들 간의 접합에 의해 개별적으로 봉지될 수 있다. 그러므로, 스페이서(SPC)의 손상에 따른 산소 또는 수분의 침투 경로가 주변으로 확장되는 것이 비교적 견고하게 차단될 수 있다. 따라서, 스페이서(SPC)의 손상에 따른 표시 품질의 급속한 저하 및 수명의 급속한 저하가 방지될 수 있다.
제2 밀봉층(142)은 유기절연재료로 이루어진다. 제1 공통층(CML1), 발광층(EML) 및 제2 공통층(CML2) 등의 유기재료의 손상을 저감시키기 위해, 제2 밀봉층(142)은 저온의 열 또는 광으로 경화될 수 있는 저온 경화성의 유기막으로 이루어질 수 있다. 일 예로, 제2 밀봉층(142)은 아크릴 수지(Acrylic resin) 또는 모노머 아크릴레이트 광 개시제 가교 계면활성체(Monomer Acrlylate photo initiator cross linker surfactant) 등을 포함한 네가티브 포토레지스트(Negative Photo resist) 재료로 이루어질 수 있다.
접착홀(ADH)은 비발광 영역(NEA)에 대응하고 제2 밀봉층(142)을 관통한다.
비발광 영역(NEA)에는 뱅크버퍼층(131)과 화소정의층(133)이 배치되고, 화소정의층(133)의 일부 상에는 상호 이격된 복수 개의 제2 다중층(134)가 배치되며, 복수 개의 제2 다중층(134) 상에는 각각 복수 개의 스페이서(SPC)가 배치된다.
이에 따라, 비발광 영역(NEA)에 대응되는 접착홀(ADH)은 화소정의층(133)의 일부 상에 배치된 복수 개의 스페이서(SPC), 및 스페이서(SPC)가 배치되지 않는 화소정의층(133)의 다른 일부에 중첩될 수 있다.
달리 설명하면, 비발광 영역(NEA)에 대응한 접착홀(ADH)에 의해, 제2 밀봉층(142)은 복수의 발광 영역들(EA)과 이들 각각의 주변 일부에만 배치될 수 있다.
제3 밀봉층(143)은 제2 밀봉층(142) 상에 배치되고 접착홀(ADH)을 덮는다. 이에 따라, 무기절연재료의 제3 밀봉층(143)은 접착홀(ADH)을 통해 제1 밀봉층(141)에 접할 수 있다. 즉, 복수의 발광 영역들(EA)은 제2 밀봉층(142)을 사이에 둔 제1 밀봉층(141)과 제3 밀봉층(143)의 접합으로 개별적으로 봉지될 수 있다. 이로써, 산소 또는 수분의 투습 경로가 이웃한 발광 영역으로 확장되기 어려우므로, 표시 장치(100a)의 수명 저하가 방지될 수 있다.
한편, 앞서 언급한 바와 같이, 제1 실시예의 표시 장치(100a)는 기판(110) 상에 배치되는 회로층(120)을 더 포함한다. 회로층(120)은 복수의 발광 영역들(EA)에 각각 대응하는 복수의 화소 구동부(도 3의 PD)들을 포함할 수 있다.
복수의 화소 구동부(PD)들은 복수의 애노드 전극(AND)들과 각각 연결되고, 적어도 하나의 박막트랜지스터(도 3의 TFT1, TFT2)를 포함할 수 있다.
도 5를 참조하면, 복수의 발광 영역들(EA)에 각각 대응한 복수의 화소 구동부(PD)들 각각의 제1 박막트랜지스터(TFT1)는 반도체층(SEL), 반도체층(SEL)의 채널 영역(CA)에 중첩되는 게이트 전극(GE), 및 반도체층(SEL)의 소스영역(SA)과 드레인영역(DA)에 각각 연결되는 소스전극(SE)과 드레인전극(DE)을 포함할 수 있다.
상세히 도시되지 않았으나, 복수의 화소 구동부(PD)들 각각의 제2 박막트랜지스터(TFT2) 또한 제1 박막트랜지스터(TFT1)와 동일한 구조로 이루어질 수 있다. 다만, 이는 단지 예시일 뿐이며, 제2 박막트랜지스터(TFT2)는 제1 박막트랜지스터(TFT1)과 상이한 구조로 이루어질 수도 있다. 일 예로, 제2 박막트랜지스터(TFT2)의 반도체층은 제1 박막트랜지스터(TFT1)의 반도체층(SEL)과 상이한 재료 및 상이한 층으로 배치될 수도 있다.
회로층(120)은 반도체층(SEL)을 덮는 게이트절연층(121), 게이트절연층(121) 상의 게이트전극(GE)을 덮는 층간절연층(122), 층간절연층(122) 상의 소스전극(SE)과 드레인전극(DE)을 덮는 적어도 하나의 비아층(123, 124)을 포함할 수 있다.
일 예로, 회로층(120) 중 적어도 하나의 비아층은 소스전극(SE)과 드레인전극(DE)을 덮는 제1 비아층(123)과, 제1 비아층(123) 상에 배치되고 제1 비아층(123)을 관통하는 홀을 통해 제1 트랜지스터(TFT1)의 드레인전극(DE)과 연결되는 애노드연결전극(ANDE)과, 애노드연결전극(ANDE)을 덮는 제2 비아층(124)을 포함할 수 있다.
반도체층(SEL)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘과 같은 실리콘 반도체를 포함할 수 있다.
게이트전극(GE), 소스전극(SE)과 드레인전극(DE) 및 애노드연결전극(ANDE) 각각은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 이루어질 수 있다.
게이트절연층(121) 및 층간절연층(122) 각각은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 이루어질 수 있다.
제1 비아층(123) 및 제2 비아층(124) 각각은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 이루어질 수 있다.
한편, 도 4 및 도 5는 제1 다중층(132)과 제2 다중층(134) 모두 삼중층으로 이루어진 경우를 도시하고 있으나, 이는 단지 예시일 뿐이며, 제1 다중층(132)과 제2 다중층(134) 중 어느 하나는 이중층으로 이루어질 수도 있다.
도 6 내지 도 11은 제2 내지 제7 실시예의 표시 장치에 있어서 도 2의 B-B'를 따라 절단한 면의 예시들을 보여주는 단면도이다.
도 6을 참조하면, 제2 실시예의 표시 장치(100b)는 제1 다중층(132)이 제1 메인층(1321)과 제1 커버층(1322)의 이중층으로 이루어지고, 제2 다중층(134)이 제2 메인층(1341)과 제2 커버층(1342)의 이중층으로 이루어지는 점을 제외하면, 도 4 및 도 5에 도시된 제1 실시예의 표시 장치(100a)와 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.
제1 다중층(132) 및 제2 다중층(134) 각각은 언더컷 구조(UC_132, UC_134)를 제공하기 위한 것이고, 언더컷 구조(UC_132, UC_134)는 이종의 금속재료로 이루어진 이중층에 의해 마련될 수 있다. 그러므로, 도 6의 도시와 같이, 제1 다중층(132) 및 제2 다중층(134) 각각이 이중층으로 이루어지더라도, 이들에 의한 언더컷 구조(UC_132, UC_134)는 제공될 수 있다.
이와 같이 하면, 제1 다중층(132) 및 제2 다중층(134)의 배치를 위한 공정의 복잡도가 완화될 수 있는 장점이 있다.
도 7을 참조하면, 제3 실시예의 표시 장치(100c)는 뱅크버퍼층(131)이 복수의 애노드 전극(AND)들의 가장자리 상부에 접하는 점을 제외하면, 도 4 및 도 5에 도시된 제1 실시예의 표시 장치(100a)와 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.
도 4 및 도 5에 도시된 제1 실시예(100a)에 따른 뱅크버퍼층(131)의 언더컷 구조는 복수의 애노드전극(AND)들의 표면을 보호하기 위한 희생층(미도시)에 의해 부수적으로 발생되는 것이다.
이에 따라, 복수의 애노드전극(AND)들이 제1 다중층(132) 및 제2 다중층(134)을 언더컷 구조(UC_132, UC_134)를 변형하는 공정에 영향받지 않는 도전성 재료로 이루어진 경우, 희생층(미도시)은 생략될 수 있으며, 그로 인해, 뱅크버퍼층(131)은 언더컷 구조로 배치되지 않고, 복수의 애노드 전극(AND)들의 가장자리 상부에 접할 수 있다.
이와 같이 하면, 희생층(미도시)의 생략으로 인해, 제조 공정의 복잡도가 완화될 수 있는 장점이 있다.
도 8을 참조하면, 제4 실시예의 표시 장치(100d)는 복수의 애노드 전극(AND)들의 가장자리와 뱅크버퍼층(131) 사이에 잔류된 희생층(SCL)을 더 포함하는 점을 제외하면, 도 4 및 도 5에 도시된 제1 실시예의 표시 장치(100a)와 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.
제1 다중층(132) 및 제2 다중층(134)을 언더컷 구조(UC_132, UC_134)를 변형하는 공정에서, 제1 커버층(1322)과 제2 커버층(1342) 각각의 가장자리가 돌출된 너비(WUC1, WUC2)가 타겟범위에 도달된 시점에, 복수의 애노드 전극(AND)들 각각 상의 희생층(SCL)이 완전히 제거되지 않을 수 있다.
이 경우, 도 8의 도시와 같이, 복수의 애노드 전극(AND)들의 가장자리와 뱅크버퍼층(131) 사이에 희생층(SCL)이 잔류될 수 있다. 이때, 뱅크버퍼층(131)의 가장자리는 잔류된 희생층(SCL)보다 돌출된다. 즉, 뱅크버퍼층(131)은 잔류된 희생층(SCL)에 비해 언더컷 구조(UC_131)를 갖는다.
도 9를 참조하면, 제5 실시예의 표시 장치(100e)는 밀봉구조물(140)이 제1 밀봉층(141)과 제2 밀봉층(142) 사이에 배치되는 접착촉진층(144)을 더 포함하는 점을 제외하면, 도 4 및 도 5에 도시된 제1 실시예의 표시 장치(100a)와 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.
접착촉진층(144)은 이종 재료인 제1 밀봉층(141)과 제2 밀봉층(142) 간의 접착을 유도하기 위한 것이다.
구체적으로, 제1 다중층(132)의 언더컷 구조(UC_132) 및 제2 다중층(134)의 언더컷 구조(UC_134)에 대응한 제1 밀봉층(141)의 굴곡에는 제2 밀봉층(142)이 펼쳐지기 어려울 수 있다.
이를 보완하기 위한 제5 실시예에 따르면, 제1 밀봉층(141)과 제2 밀봉층(142) 사이에 제2 밀봉층(142)의 유기절연재료와 유사한 표면에너지를 갖는 반투습성 재료로 이루어진 접착촉진층(144)이 배치된다.
일 예로, 제2 밀봉층(142)이 네가티브 포토레지스트(Negative Photo resist) 재료로 이루어진 경우, 접착촉진층(144)은 유기재료와의 결합이 용이한 -H, -CH, -CH2, -CH3, -F, -CF, -CF2 및 -CF3 중 적어도 하나의 기능기를 포함한 재료로 이루어질 수 있다.
이와 같이, 제5 실시예에 따르면, 밀봉구조물(140)이 접착촉진층(144)을 더 포함함에 따라, 제1 밀봉층(141)이 제2 밀봉층(142)으로 완전히 덮이는 것에 대한 신뢰도가 향상될 수 있을 뿐만 아니라, 밀봉구조물(140)에 의한 투습 차단 기능이 향상될 수 있다.
도 10을 참조하면, 제6 실시예의 표시 장치(100f)는 제2 다중층(134)이 비발광 영역(NEA)에 대응되는 점을 제외하면, 도 4 및 도 5에 도시된 제1 실시예의 표시 장치(100a)와 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.
즉, 제6 실시예(100f)의 제2 다중층(134)은 비발광 영역(NEA)의 일부에만 대응되는 것이 아니라, 비발광 영역(NEA)에 전체적으로 대응된다.
그리고, 제2 다중층(134)은 화소정의층(133)의 상부보다 작은 너비로 이루어질 수 있다.
여기서, 스페이서(SPC)는 제2 다중층(134)의 일부 상에 상호 이격되는 복수 개로 마련될 수 있다. 이 경우, 밀봉구조물(140)의 접착홀(ADH)은 복수 개의 스페이서(SPC) 및 제2 다중층(134)의 다른 일부와 중첩될 수 있다.
이와 같이 하면, 화소정의층(133)의 상부 중 중앙의 적어도 일부가 제2 다중층(134)로 커버됨으로써, 발광층(EML)의 배치를 위한 마스크에 직접 마주하지 않으므로, 마스크와의 물리적 접촉에 의한 화소정의층(133)의 상부의 손상이 방지될 수 있다. 이에 따라, 이물 방지에 유리해질 수 있으므로, 표시 장치(100f)의 수명 개선에 유리해질 수 있다.
도 11을 참조하면, 제7 실시예에 따른 표시 장치(100g)는 스페이서(SPC)가 비발광 영역(NEA)에 대응되는 점을 제외하면, 도 10의 제6 실시예(100f)와 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.
제7 실시예(100g)의 스페이서(SPC)는 비발광 영역(NEA)의 일부에만 대응되는 것이 아니라, 비발광 영역(NEA)에 전체적으로 대응된다.
즉, 제7 실시예에 따르면, 화소정의층(133)의 상부 중 중앙의 적어도 일부 상에는 제2 다중층(134) 및 스페이서(SPC)가 배치된다.
이에 따라, 발광층(EML)의 배치를 위한 마스크가 표시영역(DPA)의 비발광 영역(NEA)에 전체적으로 배치된 스페이서(SPC)로 지지될 수 있으므로, 마스크의 처짐 불량 등이 더욱 방지될 수 있다.
이로써, 이물 방지에 더욱 유리해질 수 있으므로, 표시 장치(100g)의 수명 개선에 더욱 유리해질 수 있다.
다음, 일 실시예에 따른 표시 장치의 제조 방법을 설명한다.
도 12는 일 실시예에 따른 표시 장치의 제조 방법을 보여주는 순서도이다. 도 13은 도 12의 밀봉구조물을 배치하는 단계를 보여주는 순서도이다. 도 14 내지 도 30은 제1 내지 제4 실시예에 따른 도 12 및 도 13의 일부 단계들을 나타낸 공정도이다.
도 12를 참조하면, 일 실시예에 따른 표시 장치를 제조하는 방법은 영상 표시를 위한 복수의 발광 영역들(EA)과 복수의 발광 영역들(EA) 사이의 비발광 영역(NEA)을 포함한 기판(110)을 마련하는 단계(S10), 복수의 발광 영역들(EA)에 각각 대응하는 복수의 화소 구동부(PD)들을 포함한 회로층(120)을 기판(110) 상에 배치하는 단계(S20), 복수의 발광 영역들(EA)에 각각 대응하는 복수의 애노드 전극(AND)들을 회로층(120) 상에 배치하는 단계(S30), 복수의 애노드 전극(AND)들을 덮는 뱅크버퍼층(131)을 회로층(120) 상에 배치하는 단계(S40), 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어진 제1 다중층(132)을 뱅크버퍼층(131) 상에 배치하는 단계(S51), 비발광 영역(NEA)에 대응하는 화소정의층(133)을 제1 다중층(132) 상에 배치하는 단계(S52), 화소정의층(133)을 덮고 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어진 제2 다중층(134)을 제1 다중층(132) 상에 배치하는 단계(S53), 비발광 영역(NEA)의 적어도 일부에 대응하는 스페이서(SPC)를 제2 다중층(134) 상에 배치하는 단계(S54), 화소정의층(133) 및 스페이서(SPC)를 마스크로 이용하여 뱅크버퍼층(131), 제1 다중층(132) 및 제2 다중층(134)을 패터닝하는 단계(S55), 패터닝된 제1 다중층(132) 및 패터닝된 제2 다중층(134) 각각을 언더컷 구조(UC_132, UC_134)로 변형하고, 복수의 애노드 전극(AND)들의 중앙 일부를 노출시키는 단계(S56), 복수의 발광 영역들(EA에 각각 대응하는 복수의 제1 공통층(CML1)들과 복수의 발광층(EML)들을 복수의 애노드 전극(AND)들 상에 각각 배치하는 단계(S60), 복수의 발광층(EML)들과 화소정의층(133)과 스페이서(SPC)를 덮고 복수의 발광 영역들(EA)에 대응하는 제2 공통층(CML2)과 캐소드 전극(CTD)을 배치하는 단계(S70), 및 캐소드 전극(CTD) 상에 밀봉구조물(140)을 배치하는 단계(S80)를 포함할 수 있다.
일 실시예의 제조 방법은 뱅크버퍼층(131)을 배치하는 단계(S40) 이전에, 복수의 애노드 전극(AND)들 상에 복수의 희생층(SCL)들을 각각 배치하는 단계(S31)를 더 포함할 수 있다.
이 경우, 제1 다중층(132) 및 패터닝된 제2 다중층(134) 각각을 언더컷 구조(UC_132, UC_134)로 변형하는 과정에서, 복수의 희생층(SCL)들 각각의 일부가 제거되어, 복수의 애노드 전극(AND)들 각각의 중앙 일부가 노출될 수 있다. 그리고, 제거된 희생층(SCL)에 의해, 뱅크버퍼층(131)은 복수의 애노드 전극(AND)들 각각의 가장자리의 상부로부터 이격될 수 있다.
도 13을 참조하면, 밀봉구조물(140)을 배치하는 단계(S80)는 캐소드 전극(CTD) 상에 무기절연재료의 제1 밀봉층(141)을 배치하는 단계(S81), 제1 밀봉층(141) 상에 유기절연재료의 제2 밀봉층(142)을 배치하는 단계(S82), 제2 밀봉층(142)을 패터닝하여 비발광 영역(NEA)에 대응하는 접착홀(ADH)을 배치하는 단계(S83), 및 제1 밀봉층(141) 상에 제2 밀봉층(142)과 접착홀(ADH)을 덮는 무기절연재료의 제3 밀봉층(143)을 배치하는 단계(S84)를 포함할 수 있다.
도 14를 참조하면, 화상이 표시되는 표시 영역(DPA)을 포함한 기판(110)이 마련되고 (S10), 기판(110) 상에 회로층(120)이 배치된다. (S20)
도 3 및 도 5의 도시와 같이, 회로층(120)은 복수의 발광 영역들(EA)에 각각 대응한 복수의 화소구동부(PD)들을 포함하고, 복수의 화소구동부(PD)들 각각은 적어도 하나의 박막트랜지스터(TFT1, TFT2)를 포함할 수 있다.
복수의 화소구동부(PD)들 각각은 발광 소자(EMD)의 애노드 전극(AND)과 연결되는 제1 트랜지스터(TFT1)를 포함할 수 있다.
제1 트랜지스터(TFT1)는 기판(110) 상에 배치되는 반도체층(SEL), 반도체층(SEL)을 덮는 게이트절연층(121) 상에 배치되고 반도체층(SEL)의 채널 영역(CA)과 중첩되는 게이트전극(GE), 게이트전극(GE)을 덮는 층간절연층(122) 상에 배치되고 반도체층(SEL)의 소스영역(SA)과 드레인영역(DA)에 각각 연결되는 소스전극(SE)과 드레인전극(DE)을 포함할 수 있다.
회로층(120)은 소스전극(SE)과 드레인전극(DE)을 덮는 제1 비아층(123), 제1 비아층(123) 상에 배치되고 드레인전극(DE)과 연결되는 애노드연결전극(ANDE), 및 애노드연결전극(ANDE)을 덮는 제2 비아층(124)을 더 포함할 수 있다.
그리고, 회로층(120)은 애노드연결전극(ANDE)의 일부에 대응되고 제2 비아층(124)을 관통하는 홀을 더 포함할 수 있다.
도 1 및 도 2의 도시와 같이, 표시 영역(DPA)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배열된 복수의 발광 영역들(EA)과, 이들 사이의 이격 영역인 비발광 영역(NEA)을 포함한다.
그리고, 기판(110)은 표시 영역(DPA)을 둘러싸는 비표시영역(NDA)을 더 포함할 수 있다.
회로층(120) 상의 도전층(미도시)을 패터닝하여, 복수의 발광 영역들(EA)에 각각 대응되는 복수의 애노드 전극(AND)들이 배치될 수 있다. (S30) 일 예로, 복수의 애노드 전극(AND)들은 구리(Cu), 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pb), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 및 이들의 혼합물 중 적어도 하나의 저저항 금속재료를 포함한 단일층, 또는 저저항 금속재료와 투명도전성재료의 복층구조로 이루어질 수 있다.
그리고, 복수의 애노드 전극(AND)들 각각 상에 복수의 희생층(SCL)이 배치될 수 있다. (S31) 여기서, 희생층(SCL)은 애노드 전극(AND)의 최상층와 상이한 투명도전성재료로 이루어질 수 있다. 일 예로, 희생층(SCL)은 IGZO(Indium Gallium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 IZO(Indium Zinc Oxide) 중 적어도 하나로 이루어질 수 있다. 희생층(SCL)은 애노드 전극(AND) 및 뱅크버퍼층(131)보다 작은 약 500의 두께로 이루어질 수 있다.
또는, 회로층(120) 상에 순차 적층된 도전층(미도시)과 투명도전성재료층(미도시)을 일괄 패터닝하여, 복수의 애노드 전극(AND)들과 복수의 희생층(SCL)들이 마련될 수 있다.
다음, 회로층(120)의 전면 상에 무기절연재료를 적층하여, 복수의 애노드 전극(AND)들과 복수의 희생층(SCL)들을 덮는 뱅크버퍼층(131)이 회로층(120) 상에 배치될 수 있다. (S40)
뱅크버퍼층(131)은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물 및 실리콘 산질화물 중 적어도 하나의 무기 절연재료로 이루어질 수 있다.
도 15를 참조하면, 뱅크버퍼층(131)의 전면 상에 서로 다른 둘 이상의 금속재료를 순차 적층하여, 제1 다중층(132)이 배치될 수 있다. (S51)
제1 다중층(132)은 제1 메인층(1321) 및 제1 메인층(1321) 상의 제1 커버층(1322)을 포함할 수 있다.
또는, 제1 다중층(132)은 뱅크버퍼층(131)과 제1 메인층(1321) 사이의 제1 지지층(1323)을 더 포함할 수 있다.
제1 메인층(1321)은 알루미늄(Al) 또는 구리(Cu)로 이루어질 수 있다.
제1 커버층(1322) 및 제1 지지층(1323) 각각은 티타늄(Ti) 또는 몰리브덴(Mo)으로 이루어질 수 있다.
도 16을 참조하면, 제1 다중층(132) 상의 유기절연재료막(미도시)을 패터닝하여, 비발광 영역(NEA)에 대응하는 화소정의층(133)이 제1 다중층(132) 상에 배치될 수 있다. (S52)
화소정의층(133)은 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 적어도 하나로 이루어질 수 있다.
도 17을 참조하면, 제1 다중층(132)의 전면 상에 서로 다른 둘 이상의 금속재료를 순차 적층하여, 화소정의층(133)을 덮는 제2 다중층(134)이 배치될 수 있다. (S53)
제2 다중층(134)은 제2 메인층(1341) 및 제2 메인층(1341) 상의 제2 커버층(1342)을 포함할 수 있다.
또는, 제2 다중층(134)은 화소정의층(133) 및 제1 다중층(132) 각각과 제2 메인층(1341) 사이의 제2 지지층(1343)을 더 포함할 수 있다.
제2 메인층(1341)은 알루미늄(Al) 또는 구리(Cu)로 이루어질 수 있다.
제2 커버층(1342) 및 제2 지지층(1343) 각각은 티타늄(Ti) 또는 몰리브덴(Mo)으로 이루어질 수 있다.
도 18을 참조하면, 제2 다중층(134) 상의 유기절연재료막(미도시)을 패터닝하여, 비발광 영역(NEA)의 일부에 대응하는 스페이서(SPC)가 제2 다중층(134) 상에 배치될 수 있다. (S54)
스페이서(SPC)는 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene, BCB) 중 적어도 하나로 이루어질 수 있다.
스페이서(SPC)는 화소정의층(133)보다 작은 너비로 이루어질 수 있다. 이와 같이 하면, 스페이서(SPC)에 의한 광 방출 범위의 축소가 경감될 수 있다.
제1 내지 제5 실시예에 따르면, 스페이서(SPC)는 적어도 일 방향에서 둘 이상의 발광 영역(EA)들에 대응되는 간격으로 상호 이격되는 복수 개로 배치될 수 있다.
다음, 도 19를 참조하면, 화소정의층(133) 및 스페이서(SPC)를 마스크로 이용하여 뱅크버퍼층(131), 제1 다중층(132) 및 제2 다중층(134)이 패터닝된다. (S55)
이때, 제1 다중층(132) 중 화소정의층(133) 아래의 일부가 잔류됨으로써, 패터닝된 제1 다중층(132)이 마련될 수 있다.
그리고, 제2 다중층(134) 중 스페이서(SPC) 아래의 일부가 잔류됨으로써, 패터닝된 제2 다중층(134)이 마련될 수 있다.
또한, 뱅크버퍼층(131) 중 화소정의층(133) 아래의 일부가 잔류된다. 이때, 잔류된 뱅크버퍼층(131)은 복수의 희생층(SCL) 각각의 가장자리를 덮고 복수의 희생층(SCL) 각각의 중앙 일부를 개구한다.
도 20을 참조하면, 제1 메인층(1321) 및 제2 메인층(1341)에 대한 전기화학적 부식 효과(Galvanic Corrosion Effect)를 유도함으로써, 패터닝된 제1 다중층(132)과 패터닝된 제2 다중층(134) 각각이 언더컷 구조(UC_132, UC_134)로 변형될 수 있다. (S56)
이로써, 비발광 영역(NEA)에 대응되는 언더컷 구조(UC_132)의 제1 다중층(132) 및 비발광 영역(NEA)의 일부에 대응되는 언더컷 구조(UC_134)의 제2 다중층(134)이 마련될 수 있다.
여기서, 언더컷 구조(UC_132)의 제1 다중층(132)에서, 제1 커버층(1322)의 가장자리가 제1 메인층(1321) 밖으로 돌출되는 너비(WUC1)는 0.3㎛ 내지 0.7㎛의 범위에서 선택될 수 있다.
그리고, 언더컷 구조(UC_134)의 제2 다중층(134)에서, 제2 커버층(1342)의 가장자리가 제2 메인층(1341) 밖으로 돌출되는 너비(WUC1)는 0.3㎛ 내지 0.7㎛의 범위에서 선택될 수 있다.
이와 더불어, 개구된 뱅크버퍼층(131) 사이로 중앙 일부가 노출된 복수의 희생층(SCL) 각각은 제1 메인층(1321) 및 제2 메인층(1341)과 함께 패터닝된다. 이로써, 복수의 희생층(SCL) 각각의 적어도 일부가 제거됨으로써, 복수의 애노드 전극(AND)들의 중앙 일부가 노출될 수 있다.
그리고, 뱅크버퍼층(131)은 애노드 전극(AND)의 가장자리에서 제3 방향(DR3)으로 이격되는 언더컷 구조(UC_131)를 갖는다.
도 20의 도시와 같이, 제1 메인층(1321) 및 제2 메인층(1341)에 대한 전기화학적 부식 효과(Galvanic Corrosion Effect)를 유도하는 공정 세기 또는 기간에 따라, 복수의 희생층(SCL)은 완전히 제거될 수 있다.
이때, 뱅크버퍼층(131)은 복수의 애노드 전극(AND)들 각각의 가장자리 상부로부터 이격되고 복수의 애노드 전극(AND)들 각각의 가장자리 상부와 중첩된다.
또는, 도 21의 도시와 같이, 제1 메인층(1321) 및 제2 메인층(1341)에 대한 전기화학적 부식 효과(Galvanic Corrosion Effect)를 유도하는 공정 세기 또는 기간에 따라, 복수의 희생층(SCL) 각각의 일부가 애노드 전극(AND)과 뱅크버퍼층(131) 사이에 잔류될 수 있다. 이때, 뱅크버퍼층(131)은 잔류된 희생층(SCL)에 비해 돌출된 가장자리를 갖는 언더컷 구조(UC_131)를 갖는다.
이어서, 복수의 제1 공통층(CML1)들과 복수의 발광층(EML)들을 복수의 애노드 전극(AND)들 상에 각각 배치하는 단계(S60)가 실시될 수 있다.
복수의 제1 공통층(CML1)들과 복수의 발광층(EML)들을 배치하는 단계(S60)는 제1 발광 영역(EA1), 제2 발광 영역(EA2) 및 제3 발광 영역(EA3) 각각에 대해 실시될 수 있다. 즉, 복수의 제1 공통층(CML1)들과 복수의 발광층(EML)들을 배치하는 단계(S60)는 제1 발광 영역(EA1)에 대응한 제1 공통층(CML1)과 제1 발광층(EML1)을 배치하는 단계와, 제2 발광 영역(EA2)에 대응한 제1 공통층(CML1)과 제2 발광층(EML2)을 배치하는 단계와, 제3 발광 영역(EA3)에 대응한 제1 공통층(CML1)과 제3 발광층(EML3)을 배치하는 단계를 포함할 수 있다. 이때, 제1 발광층(EML1), 제2 발광층(EML2) 및 제3 발광층(EML3)을 배치하는 순서는 변경될 수 있다.
즉, 도 22를 참조하면, 스페이서(SPC) 상에 제1 발광 영역(EA1)들에 대응한 개구부들을 포함하는 제1 마스크(210)를 배치한 상태에서, 제1 발광 영역(EA1)들의 애노드 전극(AND)들 각각에 제1 공통층(CML1)과 제1 발광층(EML1)이 순차 적층될 수 있다.
제1 공통층(CML1)은 정공수송성재료를 포함할 수 있다.
제1 발광층(EML1)은 제1 색상의 광을 방출하는 도펀트재료 또는 호스트재료를 포함할 수 있다.
도 23을 참조하면, 제1 마스크(도 22의 210)를 제거하고, 스페이서(SPC) 상에 제2 발광 영역(EA2)들에 대응한 개구부들을 포함하는 제2 마스크(220)를 배치한 상태에서, 제2 발광 영역(EA2)들의 애노드 전극(AND)들 각각에 제1 공통층(CML1)과 제2 발광층(EML2)이 순차 적층될 수 있다.
제2 발광층(EML2)은 제1 색상과 상이한 파장 대역에 의한 제2 색상의 광을 방출하는 도펀트재료 또는 호스트재료를 포함할 수 있다.
도 24를 참조하면, 제2 마스크(도 23의 220)를 제거하고, 스페이서(SPC) 상에 제3 발광 영역(EA3)들에 대응한 개구부들을 포함하는 제3 마스크(230)를 배치한 상태에서, 제3 발광 영역(EA3)들의 애노드 전극(AND)들 각각에 제1 공통층(CML1)과 제3 발광층(EML3)이 순차 적층될 수 있다.
제3 발광층(EML3)은 제1 색상 및 제2 색상과 상이한 파장 대역에 의한 제3 색상의 광을 방출하는 도펀트재료 또는 호스트재료를 포함할 수 있다.
이후, 제3 마스크(230)가 제거된다.
이로써, 도 25의 도시와 같이, 복수의 발광 영역(EA)들에 각각 대응되는 복수의 제1 공통층(CML1) 및 복수의 발광층(EML)이 배치될 수 있다.
복수의 발광층(EML) 각각은 뱅크버퍼층(131) 및 제1 다중층(132)의 제1 메인층(1321)의 일부에 접하기까지 확장될 수 있다.
도 26을 참조하면, 복수의 발광층(EML)들과 화소정의층(133)과 스페이서(SPC)를 덮는 제2 공통층(CML2)이 배치되고, 제2 공통층(CML2) 상에 캐소드 전극(CTD)이 배치될 수 있다. (S70)
제2 공통층(CML2)은 전자수송성재료를 포함할 수 있다.
캐소드전극(CTD)은 ITO, IZO 및 IGZO 등과 같은 투명 금속 산화물 재료를 포함할 수 있다.
제2 공통층(CML2) 및 캐소드전극(CTD)은 패터닝된 제1 다중층(132)의 언더컷 구조(UC_132)과 패터닝된 제2 다중층(134)의 언더컷 구조(UC_134) 각각에 의해 분리될 수 있다.
즉, 복수의 발광층(EML)들 각각 상의 제2 공통층(CML21)과 캐소드 전극(CTD1)은 제1 다중층(132)의 언더컷 구조(UC_132)에 의해 화소정의층(133) 상의 제2 공통층(CML22)과 캐소드 전극(CTD2)으로부터 분리된다. 이로써, 이웃한 발광 영역(EA) 간의 누설 전류가 제2 공통층(CML2)에 의해 유도되는 것이 방지될 수 있다.
그리고, 스페이서(SPC) 상의 제2 공통층(CML23)과 캐소드 전극(CTD3)은 제2 다중층(134)의 언더컷 구조(UC_134)에 의해 화소정의층(133) 상의 제2 공통층(CML22)과 캐소드 전극(CTD2)으로부터 분리된다. 이로써, 스페이서(SPC)의 손상에 따른 산소 또는 수분의 침투 경로가 주변으로 확장되는 것이 방지될 수 있다.
또한, 복수의 발광층(EML)들 각각 상의 제2 공통층(CML21)과 캐소드 전극(CTD1)은 주변의 제1 다중층(132)의 제1 메인층(1321)과 접하여 전기적으로 연결될 수 있다. 즉, 제1 다중층(132)은 복수의 발광층(EML)들의 상의 캐소드 전극(CTD1)을 연결하는 배선으로 기능할 수 있다.
이어서, 캐소드 전극(CTD) 상에 밀봉구조물(140)을 배치하는 단계(S80)가 실시될 수 있다.
도 27을 참조하면, 캐소드 전극(CTD) 상의 전면에 CVD 방식으로 무기절연재료를 적층하여, 제1 밀봉층(141)이 배치될 수 있다. (S81)
제1 밀봉층(141)은 CVD 방식으로 인해, 언더컷 구조(UC_132)의 제1 다중층(132) 및 언더컷 구조(UC_134)의 제2 다중층(134) 각각과 접할 수 있다.
제1 다중층(132)과 제2 다중층(134) 각각과 제1 밀봉층(141) 간의 접합을 위해, 제1 다중층(132)의 제1 메인층(1321)과 제2 다중층(134)의 제2 메인층(1341) 각각은 적어도 제2 공통층(CML2)의 두께 및 캐소드 전극(CTD)의 두께를 합한 값을 초과하는 두께로 이루어질 수 있다.
또는, 제1 다중층(132)의 제1 메인층(1321)과 제2 다중층(134)의 제2 메인층(1341) 각각은 제1 공통층(CML1), 발광층(EML), 제2 공통층(CML2) 및 캐소드 전극(CTD)의 두께들을 합한 값을 초과하는 두께로 이루어질 수도 있다.
이로써, 복수의 발광층(EML) 각각이 제1 다중층(132)의 측부와 제1 밀봉층(141) 간의 접합, 즉 무기재료들 간의 접합에 의해 개별적으로 봉지될 수 있다.
그리고, 스페이서(SPC) 상의 제2 공통층(CML23) 및 캐소드 전극(CTD3)은 제2 다중층(134)의 측부와 제1 밀봉층(141) 간의 접합, 즉 무기재료들 간의 접합에 의해 개별적으로 봉지될 수 있다.
그러므로, 산소 또는 수분의 침투경로를 억제하기 위한 밀봉구조물(140)의 봉지 기능이 개선될 수 있다.
도 28을 참조하면, 제1 밀봉층(141) 상의 전면에 유기절연재료를 도포 및 경화하여 제2 밀봉층(142)이 배치될 수 있다. (S82)
제2 밀봉층(142)은 네거티브 포토레지스트 재료로 이루어질 수 있다.
일 예로, 액상의 유기절연재료를 제1 밀봉층(141) 상에 투하하고, 투하된 액상 재료가 전면으로 확산되면, 확산된 액상 재료를 경화시키는 과정을 통해, 제2 밀봉층(142)이 배치될 수 있다.
제2 밀봉층(142)은 적어도 표시 영역(DPA)에서 평평하게 배치될 수 있다.
도 29를 참조하면, 제2 밀봉층(142)을 패터닝하여 비발광 영역(NEA)에 대응하는 접착홀(ADH)이 배치될 수 있다. (S83)
제1 내지 제5 실시예에 따르면, 비발광 영역(NEA)에 대응한 화소정의층(133) 중 일부 상에 상호 이격되는 복수 개의 제2 다중층(134)이 배치되고, 복수 개의 제2 다중층(134) 상에 복수 개의 스페이서(SPC)가 배치될 수 있다.
이에 따라, 접착홀(ADH)은 복수 개의 스페이서(SPC) 및 이들이 배치되지 않는 화소정의층(133)의 다른 일부에 중첩될 수 있다.
즉, 접착홀(ADH)은 제1 밀봉층(141) 중 복수 개의 스페이서(SPC) 각각과 화소정의층(133)의 다른 일부에 대응되는 일부를 노출시킬 수 있다.
도 30을 참조하면, 제1 밀봉층(141) 상의 전면에 CVD 방식으로 무기절연재료를 적층하여, 제2 밀봉층(142) 및 접착홀(ADH)을 덮는 제3 밀봉층(143)이 배치될 수 있다.
제3 밀봉층(143)은 접착홀(ADH)을 통해 제1 밀봉층(141)과 접할 수 있다.
이로써, 무기절연재료들의 접합인 제1 밀봉층(141)과 제3 밀봉층(143)의 접합 및 이들 사이에 개재된 제2 밀봉층(142)에 의해 복수의 발광 영역(EA) 각각의 제1 공통층(CML1), 발광층(EML) 및 제2 공통층(CML2)이 개별적으로 봉지될 수 있다.
따라서, 어느 하나의 발광 영역에 발생된 산소 또는 수분의 침투 경로가 주변의 다른 발광 영역으로 확산되는 것이 방지될 수 있다.
도 31은 제5 실시예에 따른 도 12의 밀봉구조물을 배치하는 단계를 보여주는 순서도이다. 도 32 내지 도 34는 도 31의 일부 단계들을 나타낸 공정도이다.
도 31을 참조하면, 제5 실시예에 따른 표시 장치(도 9의 100e)를 제조하는 방법은 밀봉구조물(140)을 배치하는 단계(S80)가 제2 밀봉층(142)을 배치하는 단계(S82) 이전에, 접착촉진층(144)을 배치하는 단계(S85)를 더 포함하는 점을 제외하면, 도 12 및 도 13의 제조 방법과 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.
도 32를 참조하면, 제1 밀봉층(141) 상의 전면에 소정의 기능기를 포함한 재료의 접착촉진층(144)이 배치될 수 있다. (S85)
접착촉진층(144)은 유기절연재료와 유사한 표면 에너지를 갖는 재료로 이루어질 수 있다. 일 예로, 접착촉진층(144)은 -H, -CH, -CH2, -CH3, -F, -CF, -CF2 및 -CF3 중 적어도 하나의 기능기를 포함한 재료로 이루어질 수 있다.
그리고, 도 33을 참조하면, 접착촉진층(144) 상에 제2 밀봉층(142)을 배치한 다음 (S82), 접착촉진층(144)과 제2 밀봉층(142)을 함께 패터닝하여, 비발광 영역(NEA)에 대응하는 접착홀(ADH)이 마련될 수 있다. (S83)
이때, 제2 밀봉층(142)의 배치를 위해 접착촉진층(144) 상에 투하된 액상 재료는 접착촉진층(144)의 작용으로 고르게 확산될 수 있다. 이로써, 제1 밀봉층(141)은 제2 밀봉층(142)으로 완전히 덮일 수 있다.
즉, 접착홀(ADH)은 제2 밀봉층(142) 및 접착촉진층(144)을 관통하여 제1 밀봉층(141)의 일부를 노출시킨다.
이후, 도 34의 도시와 같이, 제2 밀봉층(142)을 덮고 접착홀(ADH)을 통해 제1 밀봉층(141)과 접하는 제3 밀봉층(143)이 마련될 수 있다. (S84)
도 35 내지 도 38은 제6 및 제7 실시예에 따른 도 12 및 도 13의 일부 단계들을 나타낸 공정도이다.
제6 실시예에 따른 표시 장치(도 10의 100f)를 제조하는 방법은 스페이서(SPC)를 배치하는 단계(S54)에서, 스페이서(SPC)가 비발광 영역(NEA)에 대응되는 점과, 제1 공통층(CML1) 및 발광층(EML)을 배치하는 단계(S60) 이전에 스페이서(SPC)를 패터닝하는 단계를 더 포함하는 점을 제외하면, 도 12 내지 도 30에 도시된 일 실시예의 제조 방법과 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.
도 35의 도시와 같이, 제6 실시예에 따르면, 스페이서(SPC)를 배치하는 단계(S54)에서, 화소정의층(133)의 상부보다 작은 너비를 갖고 비발광 영역(NEA)에 대응된 스페이서(SPC)가 배치될 수 있다.
이에 따라, 제6 실시예에 따른 제1 다중층(132) 및 제2 다중층(134)을 패터닝하는 단계(S55)에서, 스페이서(SPC)와 마찬가지로 비발광 영역(NEA)에 대응되는 제2 다중층(134)이 마련될 수 있다.
그리고, 도 36의 도시와 같이, 제6 실시예의 제조 방법은 복수의 제1 공통층(CML1)들과 복수의 발광층들(EML)을 배치하는 단계(S60) 이전에, 비발광 영역(NEA)에 대응한 스페이서(SPC)를 패터닝하는 단계를 더 포함할 수 있다.
이때, 스페이서(SPC)를 패터닝하는 단계 이후에, 잔류된 스페이서(SPC)는 제2 다중층(134)의 일부 상에 배치되고 복수의 발광 영역들(EA) 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격된 복수 개로 마련될 수 있다.
이후, 도 37의 도시와 같이, 제6 실시예에 따르면, 접착홀(ADH)을 배치하는 단계에서, 접착홀(ADH)은 복수 개의 스페이서(SPC) 및 이들이 배치되지 않은 제2 다중층(142)의 다른 일부와 중첩될 수 있다.
또한, 제7 실시예에 따른 표시 장치(도 11의 100g)를 제조하는 방법은 스페이서(SPC)를 배치하는 단계(S54)에서, 스페이서(SPC)가 비발광 영역(NEA)에 대응되는 점을 제외하면, 도 12 내지 도 30에 도시된 일 실시예의 제조 방법과 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.
달리 설명하면, 제7 실시예의 표시 장치(100g)를 제조하는 방법은 스페이서(SPC)를 패터닝하는 단계를 포함하지 않는 점을 제외하면, 도 35의 제6 실시예와 사실상 동일하므로, 이하에서 중복되는 설명을 생략한다.
즉, 제7 실시예에 따르면, 도 35의 도시와 같이, 스페이서(SPC)를 배치하는 단계(S54)에서, 화소정의층(133)의 상부보다 작은 너비를 갖고 비발광 영역(NEA)에 대응된 스페이서(SPC)가 배치되고, 제1 다중층(132) 및 제2 다중층(134)을 패터닝하는 단계(S55)에서, 스페이서(SPC)와 마찬가지로 비발광 영역(NEA)에 대응되는 제2 다중층(134)이 마련될 수 있다.
이후, 도 38의 도시와 같이, 비발광 영역(NEA)에 대응되는 스페이서(SPC) 상에 제2 공통층(CML23) 및 캐소드 전극(CTD3)이 배치되고, 캐소드 전극(CTD)의 전면 상에 제1 밀봉층(141)이 배치될 수 있다.
그리고, 제7 실시예에 따르면, 접착홀(ADH)을 배치하는 단계에서, 비발광 영역(NEA)에 대응되는 스페이서(SPC)가 그대로 유지되고 있으므로, 비발광 영역(NEA)에 대응되는 접착홀(ADH)은 단지 스페이서(SPC)와 중첩될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 100a-g: 표시 장치
110: 기판 DPA: 표시 영역
NDA: 비표시영역 PX: 화소
EA: 발광 영역 NEA: 비발광 영역
EA1, EA2, EA3: 제1, 제2, 제3 발광 영역
SPC: 스페이서 PD: 화소구동부
120: 회로층 131: 뱅크버퍼층
132: 제1 다중층 1321: 제1 메인층
1322: 제1 커버층 1323: 제1 지지층
133: 화소정의층 134: 제2 다중층
1341: 제2 메인층 1342: 제2 커버층
1343: 제2 지지층 AND: 애노드 전극
CML1: 제1 공통층 EML: 발광층
CML2: 제2 공통층 CTD: 캐소드 전극
140: 밀봉구조물 ADH: 접착홀
141, 142, 143: 제1, 제2, 제3 밀봉층
SCL: 희생층 144: 접착촉진층
210, 220, 230: 제1, 제2, 제3 마스크

Claims (40)

  1. 영상 표시를 위한 복수의 발광 영역들과 상기 복수의 발광 영역들 사이의 비발광 영역을 포함하는 기판;
    상기 기판 상에 배치되고 상기 복수의 발광 영역들에 각각 대응하는 복수의 애노드 전극들;
    상기 기판 상의 상기 비발광 영역에 배치되고 상기 복수의 애노드 전극들 각각의 가장자리를 덮는 뱅크버퍼층;
    상기 뱅크버퍼층 상에 배치되고 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어지고 언더컷 구조를 포함하는 제1 다중층;
    상기 제1 다중층 상에 배치되는 화소정의층;
    상기 화소정의층 상에 배치되며 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어지고 상기 언더컷 구조를 포함하는 제2 다중층; 및
    상기 제2 다중층 상에 배치되는 스페이서를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 애노드 전극들 상에 각각 배치되는 복수의 제1 공통층;
    상기 복수의 제1 공통층 상에 각각 배치되는 복수의 발광층;
    상기 복수의 발광층과 상기 화소정의층과 상기 스페이서를 덮고 상기 복수의 발광 영역들에 대응하는 제2 공통층; 및
    상기 제2 공통층 상에 배치되고 상기 복수의 발광 영역들에 대응하는 캐소드 전극을 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 복수의 제1 공통층 각각은 정공수송층을 포함하고,
    상기 제2 공통층은 전자수송층을 포함하는 표시 장치.
  4. 제2 항에 있어서,
    상기 제1 다중층은 소정의 금속 재료로 이루어진 제1 메인층, 및 상기 제1 메인층 상에 배치되고 상기 제1 메인층과 다른 금속 재료로 이루어지는 제1 커버층을 포함하고,
    상기 제1 다중층의 상기 언더컷 구조는 상기 제1 메인층보다 돌출된 가장자리를 갖는 상기 제1 커버층에 의해 마련되는 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 다중층의 상기 언더컷 구조에 의해, 상기 복수의 발광층 각각 상에 배치된 상기 제2 공통층 및 상기 캐소드 전극은 상기 화소정의층 상에 배치된 상기 제2 공통층 및 상기 캐소드 전극으로부터 분리되고,
    상기 복수의 발광층 각각 상에 배치된 상기 캐소드 전극은 상기 제1 다중층과 접하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 커버층이 상기 제1 메인층보다 돌출되는 너비는 0.3㎛ 내지 0.7㎛인 표시 장치.
  7. 제4 항에 있어서,
    상기 제1 다중층은 상기 뱅크버퍼층과 상기 제1 메인층 사이에 배치되고 상기 제1 메인층과 다른 금속 재료로 이루어지는 제1 지지층을 더 포함하는 표시 장치.
  8. 제4 항에 있어서,
    상기 제2 다중층은 소정의 금속 재료로 이루어진 제2 메인층, 및 상기 제2 메인층 상에 배치되고 상기 제2 메인층과 다른 금속 재료로 이루어지는 제2 커버층을 포함하고,
    상기 제2 다중층의 상기 언더컷 구조는 상기 제2 메인층보다 돌출된 가장자리를 갖는 상기 제2 커버층에 의해 마련되는 표시 장치.
  9. 제8 항에 있어서,
    상기 제2 다중층의 상기 언더컷 구조에 의해, 상기 스페이서 상에 배치된 상기 제2 공통층 및 상기 캐소드 전극은 상기 화소정의층 상에 배치된 상기 제2 공통층 및 상기 캐소드 전극으로부터 분리되는 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 커버층이 상기 제2 메인층보다 돌출되는 너비는 0.3㎛ 내지 0.7㎛인 표시 장치.
  11. 제8 항에 있어서,
    상기 제2 다중층은 상기 화소정의층과 상기 제2 메인층 사이에 배치되고 상기 제2 메인층과 다른 금속 재료로 이루어지는 제2 지지층을 더 포함하는 표시 장치.
  12. 제8 항에 있어서,
    상기 제1 메인층 및 상기 제2 메인층 각각은 알루미늄(Al) 또는 구리(Cu)로 이루어지고,
    상기 제1 커버층 및 상기 제2 커버층 각각은 티타늄(Ti) 또는 몰리브덴(Mo)으로 이루어지는 표시 장치.
  13. 제8 항에 있어서,
    상기 캐소드 전극 상에 배치되는 밀봉구조물을 더 포함하고,
    상기 밀봉구조물은
    상기 캐소드 전극 상에 배치되고 상기 제1 다중층 및 상기 제2 다중층 각각과 접하며 무기절연재료로 이루어지는 제1 밀봉층;
    상기 제1 밀봉층 상에 배치되고 유기절연재료로 이루어지는 제2 밀봉층;
    상기 비발광 영역에 대응하고 상기 제2 밀봉층을 관통하는 접착홀; 및
    상기 제2 밀봉층 상에 배치되고 상기 무기절연재료로 이루어지며 상기 접착홀을 통해 상기 제1 밀봉층과 접하는 제3 밀봉층을 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 메인층의 두께 및 상기 제2 메인층의 두께 각각은 상기 제2 공통층의 두께 및 상기 캐소드 전극의 두께를 합한 값을 초과하는 표시 장치.
  15. 제13 항에 있어서,
    상기 밀봉구조물은 상기 제1 밀봉층과 상기 제2 밀봉층 사이에 배치되는 접착촉진층을 더 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제2 밀봉층은 네거티브 포토레지스트 재료로 이루어지고,
    상기 접착촉진층은 -H, -CH, -CH2, -CH3, -F, -CF, -CF2 및 -CF3 중 적어도 하나의 기능기를 포함한 재료로 이루어지는 표시 장치.
  17. 제13 항에 있어서,
    상기 제2 다중층은 상기 화소정의층의 상부보다 작은 너비를 갖고 상기 복수의 발광 영역들 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격된 복수 개로 마련되고,
    상기 스페이서는 상기 복수 개의 제2 다중층 상에 각각 배치된 복수 개로 마련되는 표시 장치.
  18. 제17 항에 있어서,
    상기 제2 다중층은 상기 화소정의층의 일부 상에 배치되고,
    상기 접착홀은 상기 화소정의층의 다른 일부 및 상기 복수 개의 스페이서와 중첩되는 표시 장치.
  19. 제13 항에 있어서,
    상기 제2 다중층은 상기 화소정의층의 상면보다 작은 너비를 갖고 상기 비발광 영역에 대응되며,
    상기 스페이서는 상기 복수의 발광 영역들 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격된 복수 개로 마련되는 표시 장치.
  20. 제19 항에 있어서,
    상기 복수 개의 스페이서는 상기 제2 다중층의 일부 상에 배치되고,
    상기 접착홀은 상기 제2 다중층의 다른 일부 및 상기 복수 개의 스페이서와 중첩되는 표시 장치.
  21. 제13 항에 있어서,
    상기 제2 다중층은 상기 화소정의층의 상면보다 작은 너비를 갖고 상기 비발광 영역에 대응되며,
    상기 스페이서는 상기 비발광 영역에 대응되고,
    상기 접착홀은 상기 스페이서와 중첩되는 표시 장치.
  22. 제13 항에 있어서,
    상기 뱅크버퍼층은 상기 복수의 애노드 전극들 각각의 가장자리의 상부로부터 이격되는 표시 장치.
  23. 제22 항에 있어서,
    상기 복수의 애노드 전극들 각각과 상기 뱅크버퍼층 사이에 배치되는 희생층을 더 포함하고,
    상기 뱅크버퍼층은 상기 희생층보다 돌출된 가장자리를 갖는 표시 장치.
  24. 제13 항에 있어서,
    상기 기판 상에 배치되고 상기 복수의 발광 영역들에 각각 대응하는 복수의 화소 구동부들을 포함한 회로층을 더 포함하고,
    상기 복수의 화소 구동부들은 상기 복수의 애노드 전극들과 각각 연결되며,
    상기 복수의 애노드 전극들 및 상기 뱅크버퍼층은 상기 회로층 상에 배치되는 표시 장치.
  25. 영상 표시를 위한 복수의 발광 영역들과 상기 복수의 발광 영역들 사이의 비발광 영역을 포함한 기판을 마련하는 단계;
    상기 복수의 발광 영역들에 각각 대응하는 복수의 화소 구동부들을 포함한 회로층을 상기 기판 상에 배치하는 단계;
    상기 복수의 발광 영역들에 각각 대응하는 복수의 애노드 전극들을 상기 회로층 상에 배치하는 단계;
    상기 복수의 애노드 전극들을 덮는 뱅크버퍼층을 상기 회로층 상에 배치하는 단계;
    서로 다른 둘 이상의 금속 재료들의 적층으로 이루어진 제1 다중층을 상기 뱅크버퍼층 상에 배치하는 단계;
    상기 비발광 영역에 대응하는 화소정의층을 상기 제1 다중층 상에 배치하는 단계;
    상기 화소정의층을 덮고 서로 다른 둘 이상의 금속 재료들의 적층으로 이루어진 제2 다중층을 상기 제1 다중층 상에 배치하는 단계;
    상기 비발광 영역의 적어도 일부에 대응하는 스페이서를 상기 제2 다중층 상에 배치하는 단계;
    상기 화소정의층 및 상기 스페이서를 마스크로 이용하여 상기 뱅크버퍼층, 상기 제1 다중층 및 상기 제2 다중층을 패터닝하는 단계;
    상기 패터닝된 제1 다중층 및 상기 패터닝된 제2 다중층 각각을 언더컷 구조로 변형하고, 상기 복수의 애노드 전극들의 중앙 일부를 노출시키는 단계;
    상기 복수의 발광 영역들에 각각 대응하는 복수의 제1 공통층들과 복수의 발광층들을 상기 복수의 애노드 전극들 상에 각각 배치하는 단계;
    상기 복수의 발광층들과 상기 화소정의층과 상기 스페이서를 덮고 상기 복수의 발광 영역들에 대응하는 제2 공통층과 캐소드 전극을 배치하는 단계; 및
    상기 캐소드 전극 상에 밀봉구조물을 배치하는 단계를 포함하는 표시 장치의 제조 방법.
  26. 제25 항에 있어서,
    상기 복수의 발광 영역들은 소정의 파장 대역에 의한 제1 색상의 광을 방출하는 제1 발광 영역들과, 상기 제1 색상보다 낮은 파장 대역에 의한 제2 색상의 광을 방출하는 제2 발광 영역들과, 상기 제2 색상보다 낮은 파장 대역에 의한 제3 색상의 광을 방출하는 제3 발광 영역들을 포함하고,
    상기 복수의 제1 공통층들과 상기 복수의 발광층들을 상기 복수의 애노드 전극들 상에 각각 배치하는 단계에서, 상기 복수의 발광층들은 상기 제1 색상의 광을 방출하는 제1 발광층, 상기 제2 색상의 광을 방출하는 제2 발광층 및 상기 제3 색상의 광을 방출하는 제3 발광층을 포함하며,
    상기 복수의 제1 공통층들과 상기 복수의 발광층들을 상기 복수의 애노드 전극들 상에 각각 배치하는 단계는
    상기 스페이서 상에 상기 제1 발광 영역들에 대응한 개구부들을 포함하는 제1 마스크를 배치한 상태에서, 상기 제1 발광 영역들의 애노드 전극들 각각에 상기 제1 공통층과 상기 제1 발광층을 배치하는 단계;
    상기 스페이서 상에 상기 제2 발광 영역들에 대응한 개구부들을 포함하는 제2 마스크를 배치한 상태에서, 상기 제2 발광 영역들의 애노드 전극들 각각에 상기 제1 공통층과 상기 제2 발광층을 배치하는 단계; 및
    상기 스페이서 상에 상기 제3 발광 영역들에 대응한 개구부들을 포함하는 제3 마스크를 배치한 상태에서, 상기 제3 발광 영역들의 애노드 전극들 각각에 상기 제1 공통층과 상기 제3 발광층을 배치하는 단계를 포함하는 표시 장치의 제조 방법.
  27. 제26 항에 있어서,
    상기 복수의 제1 공통층들과 상기 복수의 발광층들을 상기 복수의 애노드 전극들 상에 각각 배치하는 단계에서, 상기 복수의 제1 공통층 각각은 정공수송층을 포함하고,
    상기 제2 공통층을 배치하는 단계에서, 상기 제2 공통층은 전자수송층을 포함하는 표시 장치의 제조 방법.
  28. 제25 항에 있어서,
    상기 제1 다중층을 배치하는 단계에서, 상기 제1 다중층은 소정의 금속 재료로 이루어진 제1 메인층, 및 상기 제1 메인층 상에 배치되고 상기 제1 메인층과 다른 금속 재료로 이루어지는 제1 커버층을 포함하고,
    상기 제2 다중층을 배치하는 단계에서, 상기 제2 다중층은 소정의 금속 재료로 이루어진 제2 메인층, 및 상기 제2 메인층 상에 배치되고 상기 제2 메인층과 다른 금속 재료로 이루어지는 제2 커버층을 포함하는 표시 장치의 제조 방법.
  29. 제28 항에 있어서,
    상기 패터닝된 제1 다중층 및 상기 패터닝된 제2 다중층 각각을 언더컷 구조로 변형하는 단계에서, 상기 제1 메인층 및 상기 제2 메인층이 패터닝되며,
    상기 패터닝된 제1 다중층 중 상기 제1 커버층의 가장자리는 상기 제1 메인층보다 돌출되어 상기 제1 다중층의 상기 언더컷 구조가 마련되고,
    상기 패터닝된 제2 다중층 중 상기 제2 커버층의 가장자리는 상기 제2 메인층보다 돌출되어 상기 제2 다중층의 상기 언더컷 구조가 마련되는 표시 장치의 제조 방법.
  30. 제29 항에 있어서,
    상기 제2 공통층과 상기 캐소드 전극을 배치하는 단계에서,
    상기 화소정의층 상에 배치된 상기 제2 공통층과 상기 캐소드 전극은 상기 제1 다중층의 상기 언더컷 구조에 의해 상기 복수의 발광층 각각 상에 배치된 상기 제2 공통층과 상기 캐소드 전극으로부터 분리되고, 상기 제2 다중층의 상기 언더컷 구조에 의해 상기 스페이서 상에 배치된 상기 제2 공통층과 상기 캐소드 전극으로부터 분리되는 표시 장치의 제조 방법.
  31. 제29 항에 있어서,
    상기 제1 다중층을 배치하는 단계에서, 상기 제1 다중층은 상기 뱅크버퍼층과 상기 제1 메인층 사이에 배치되고 상기 제1 메인층과 다른 금속 재료로 이루어지는 제1 지지층을 더 포함하고,
    상기 제2 다중층을 배치하는 단계에서, 상기 제2 다중층은 상기 화소정의층과 상기 제2 메인층 사이에 배치되고 상기 제2 메인층과 다른 금속 재료로 이루어지는 제2 지지층을 더 포함하는 표시 장치의 제조 방법.
  32. 제29 항에 있어서,
    상기 캐소드 전극 상에 밀봉구조물을 배치하는 단계는
    상기 캐소드 전극 상에 무기절연재료의 제1 밀봉층을 배치하는 단계;
    상기 제1 밀봉층 상에 유기절연재료의 제2 밀봉층을 배치하는 단계;
    상기 제2 밀봉층을 패터닝하여 상기 비발광 영역에 대응하는 접착홀을 배치하는 단계; 및
    상기 제1 밀봉층 상에 상기 제2 밀봉층과 상기 접착홀을 덮는 무기절연재료의 제3 밀봉층을 배치하는 단계를 포함하고,
    상기 제1 밀봉층을 배치하는 단계에서, 상기 제1 밀봉층은 상기 언더컷 구조의 상기 제1 다중층 및 상기 제2 다중층 각각과 접하며,
    상기 제3 밀봉층을 배치하는 단계에서, 상기 제3 밀봉층은 상기 접착홀을 통해 상기 제1 밀봉층과 접하는 표시 장치의 제조 방법.
  33. 제32 항에 있어서,
    상기 밀봉구조물을 배치하는 단계는, 상기 제2 밀봉층을 배치하는 단계 이전에, 상기 제1 밀봉층 상에 접착촉진층을 배치하는 단계를 더 포함하고,
    상기 제2 밀봉층을 배치하는 단계에서, 상기 제2 밀봉층은 상기 접착촉진층 상에 배치되며,
    상기 접착홀을 배치하는 단계에서, 상기 제2 접착촉진층을 더 패터닝하고, 상기 접착홀은 상기 제2 밀봉층과 상기 접착촉진층을 관통하는 표시 장치의 제조 방법.
  34. 제33 항에 있어서,
    상기 제2 밀봉층은 네거티브 포토레지스트 재료로 이루어지고,
    상기 접착촉진층은 -H, -CH, -CH2, -CH3, -F, -CF, -CF2 및 -CF3 중 적어도 하나의 기능기를 포함한 재료로 이루어지는 표시 장치의 제조 방법.
  35. 제32 항에 있어서,
    상기 스페이서를 상기 제2 다중층 상에 배치하는 단계에서, 상기 스페이서는 상기 화소정의층의 상부보다 작은 너비를 갖고 상기 복수의 발광 영역들 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격된 복수 개로 마련되며,
    상기 제1 다중층 및 상기 제2 다중층을 패터닝하는 단계에서, 상기 패터닝된 제2 다중층은 상기 화소정의층의 일부 상에 배치되고,
    상기 접착홀을 배치하는 단계에서, 상기 접착홀은 상기 화소정의층의 다른 일부 및 상기 복수 개의 스페이서와 중첩되는 표시 장치의 제조 방법.
  36. 제32 항에 있어서,
    상기 스페이서를 상기 제2 다중층 상에 배치하는 단계에서, 상기 스페이서는 상기 화소정의층의 상부보다 작은 너비를 갖고 상기 비발광 영역에 대응되며,
    상기 제1 다중층 및 상기 제2 다중층을 패터닝하는 단계에서, 상기 패터닝된 제2 다중층은 상기 비발광 영역에 대응되는 표시 장치의 제조 방법.
  37. 제36 항에 있어서,
    상기 접착홀을 배치하는 단계에서, 상기 접착홀은 상기 스페이서와 중첩되는 표시 장치의 제조 방법.
  38. 제36 항에 있어서,
    상기 복수의 제1 공통층들과 복수의 발광층들을 배치하는 단계 이전에, 상기 비발광 영역에 대응한 스페이서를 패터닝하는 단계를 더 포함하고,
    상기 스페이서를 패터닝하는 단계 이후에, 잔류된 스페이서는 상기 제2 다중층의 일부 상에 배치되며 상기 복수의 발광 영역들 중 둘 이상의 발광 영역들에 대응되는 간격으로 상호 이격된 복수 개로 마련되고,
    상기 접착홀을 배치하는 단계에서, 상기 접착홀은 상기 제2 다중층의 다른 일부 및 상기 복수 개의 스페이서와 중첩되는 표시 장치의 제조 방법.
  39. 제25 항에 있어서,
    상기 뱅크버퍼층을 배치하는 단계 이전에, 상기 복수의 애노드 전극들 상에 복수의 희생층들을 각각 배치하는 단계를 더 포함하고,
    상기 패터닝된 제1 다중층 및 상기 패터닝된 제2 다중층 각각을 언더컷 구조로 변형하는 단계에서, 상기 복수의 희생층들 각각의 적어도 일부가 제거되어 상기 복수의 애노드 전극들의 중앙 일부가 노출되며 상기 뱅크버퍼층은 상기 복수의 애노드 전극들 각각의 가장자리의 상부로부터 이격되는 표시 장치의 제조 방법.
  40. 제39 항에 있어서,
    상기 패터닝된 제1 다중층 및 상기 패터닝된 제2 다중층 각각을 언더컷 구조로 변형하는 단계에서, 상기 복수의 희생층들 각각의 일부가 제거되고, 상기 복수의 희생층들 각각의 다른 나머지 일부는 상기 뱅크버퍼층과 상기 복수의 애노드 전극들 각각 사이에 잔류되며, 상기 뱅크버퍼층은 상기 복수의 희생층들 각각의 잔류된 나머지 일부보다 돌출된 가장자리를 갖는 표시 장치의 제조 방법.
KR1020220069922A 2022-06-09 2022-06-09 표시 장치와 이의 제조 방법 KR20230170166A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020220069922A KR20230170166A (ko) 2022-06-09 2022-06-09 표시 장치와 이의 제조 방법
US18/169,160 US20230403884A1 (en) 2022-06-09 2023-02-14 Display device, method of fabricating the same
CN202321362512.3U CN220235342U (zh) 2022-06-09 2023-05-31 显示装置
CN202310633975.7A CN117222257A (zh) 2022-06-09 2023-05-31 显示装置
EP23176762.5A EP4291003A1 (en) 2022-06-09 2023-06-01 Display device, method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220069922A KR20230170166A (ko) 2022-06-09 2022-06-09 표시 장치와 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230170166A true KR20230170166A (ko) 2023-12-19

Family

ID=86657244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220069922A KR20230170166A (ko) 2022-06-09 2022-06-09 표시 장치와 이의 제조 방법

Country Status (4)

Country Link
US (1) US20230403884A1 (ko)
EP (1) EP4291003A1 (ko)
KR (1) KR20230170166A (ko)
CN (2) CN117222257A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084177B1 (ko) * 2009-11-30 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그의 제조 방법
EP2336829B1 (en) * 2009-12-15 2019-01-23 Rohm and Haas Electronic Materials LLC Photoresists and methods for use thereof
US9412709B2 (en) * 2013-05-21 2016-08-09 Freescale Semiconductor, Inc. Semiconductor structure with sacrificial anode and passivation layer and method for forming
US11296156B2 (en) * 2018-11-28 2022-04-05 Lg Display Co., Ltd. Organic light emitting diode device
US20220376204A1 (en) * 2019-10-10 2022-11-24 Applied Materials, Inc. Methods and apparatus for organic light emitting diode display structures
KR102659331B1 (ko) * 2019-12-31 2024-04-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
EP4291003A1 (en) 2023-12-13
US20230403884A1 (en) 2023-12-14
CN220235342U (zh) 2023-12-22
CN117222257A (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
US10937815B2 (en) Light emitting diode display device
CN109037239B (zh) 一种阵列基板及其制备方法、显示面板
CN108493226B (zh) 一种电子设备、显示面板及其制备方法
KR102050434B1 (ko) 플렉서블 유기전계 발광소자 및 그 제조방법
US7893610B2 (en) Tandem organic electroluminescent device
KR102652822B1 (ko) 전계 발광 표시 장치
US20220173297A1 (en) Light emitting diode display apparatus and multi screen display apparatus using the same
KR102122518B1 (ko) 고 투과율 투명 유기발광 다이오드 표시장치 및 그 제조 방법
CN109887953A (zh) 发光二极管显示器
US20230354684A1 (en) Display cell, display device, and method of manfacturing a display cell
CN112466909A (zh) 显示装置以及制造该显示装置的方法
US20230077299A1 (en) Light emitting display device
US11882728B2 (en) Multi-screen display device for reducing a non-display area between display panels, and manufacturing method thereof
US20220020831A1 (en) Display device and method of fabricating the same
KR20230170166A (ko) 표시 장치와 이의 제조 방법
KR20240056853A (ko) 표시 장치와 이의 제조 방법
CN112259560A (zh) 显示基板和显示装置
KR20220013193A (ko) 표시 장치
US20240138234A1 (en) Display device and method of fabricating the same
US20220238628A1 (en) Display device
US20240138232A1 (en) Light Emitting Display Device
US20220392966A1 (en) Display device
US20220328612A1 (en) Display device
CN117917933A (zh) 显示装置和制造显示装置的方法
KR20240049103A (ko) 표시 장치