CN108054174A - 一种阵列基板、显示面板和显示装置 - Google Patents

一种阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN108054174A
CN108054174A CN201810001934.5A CN201810001934A CN108054174A CN 108054174 A CN108054174 A CN 108054174A CN 201810001934 A CN201810001934 A CN 201810001934A CN 108054174 A CN108054174 A CN 108054174A
Authority
CN
China
Prior art keywords
capacitance
electrically connected
film transistor
tft
load compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810001934.5A
Other languages
English (en)
Other versions
CN108054174B (zh
Inventor
李春阳
黄凯泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN201810001934.5A priority Critical patent/CN108054174B/zh
Publication of CN108054174A publication Critical patent/CN108054174A/zh
Application granted granted Critical
Publication of CN108054174B publication Critical patent/CN108054174B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例提供一种阵列基板、显示面板和显示装置。该阵列基板包括：多条第一信号线和第二信号线，多条第一信号线电连接的子像素单元的数量相等，第一信号线电连接的子像素单元的数量大于第二信号线电连接的子像素单元的数量；用于增加第二信号线负载的多个负载补偿单元，每个负载补偿单元包括第一电容和用于调节负载补偿单元负载大小的第二电容，负载补偿单元包括第一状态和第二状态；在第一状态下，第一电容电连接于第二信号线；在第二状态下，第一电容和第二电容都耦接第二信号线，通过上述设计使得负载补偿单元的补偿量接近实际需要增加的补偿量，从而降低不同信号线对应的负载的差距，提高显示面板的显示效果。

Description

一种阵列基板、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。
背景技术
随着科学技术的发展，人们对显示装置屏幕的需求越来越多样化，因此，显示面板的显示区域也经常被设计为规则矩形以外的形状，例如，将显示区域设计成圆角矩形，在采用上述设计后，以显示面板中的数据线为例，在列方向上，圆角处的数据线对应的负载小于显示面板中其他区域中的数据线对应的负载，导致列方向上圆角处对应的显示区域和显示面板中其他显示区域存在显示差异，影响显示效果。为使显示面板具有更好的显示效果，需要为圆角处的数据线增加负载补偿，以增大圆角处的数据线对应的负载，但是在制作显示面板的过程中，如果工艺误差较大，以增加电容负载补偿为例，则增加的电容补偿与实际要增加的电容补偿会相差较大，进而使得不同数据线对应的负载仍存在较大差异，使得显示面板的显示效果较差。
发明内容
本发明实施例提供一种阵列基板、显示面板和显示装置，用以解决现有技术中由于工艺误差较大导致的显示面板的显示效果较差的问题。
第一方面，本发明实施例提供一种阵列基板，阵列基板包括：
呈阵列排布的多个子像素单元；
与每行或每列子像素单元电连接多条信号线，信号线沿对应行或对应列延伸，多条信号线包括多条第一信号线和第二信号线，多条第一信号线电连接的子像素单元的数量相等，第一信号线电连接的子像素单元的数量大于第二信号线电连接的子像素单元的数量；
用于增加第二信号线负载的多个负载补偿单元，每个负载补偿单元包括至少两个电容，至少两个电容包括第一电容和用于调节负载补偿单元负载大小的第二电容，负载补偿单元包括第一状态和第二状态；
在第一状态下，第一电容电连接于第二信号线；
在第二状态下，第一电容和第二电容都耦接第二信号线。
第二方面，本发明实施例提供了一种显示面板，显示面板包括上述任一实施例的阵列基板。
第三方面，本发明实施例提供了一种显示装置，显示装置包括上述的显示面板。
上述技术方案中的任一个技术方案具有如下有益效果：
在本发明实施例中，多条信号线包括多条第一信号线和第二信号线，多条第一信号线电连接的子像素单元的数量相等，第一信号线电连接的子像素单元的数量大于第二信号线电连接的子像素单元的数量，即第一信号线对应的负载大于第二信号线对应的负载，为了使显示面板具有较好的显示效果，需要设置用于增加第二信号线负载的负载补偿单元，以使第一信号线和第二信号线对应的负载大体相等，为了避免由于工艺误差引起的问题，即增加的电容补偿与实际要增加的电容补偿相差较大，使得不同信号线对应的负载仍存在较大差异，影响显示面板的显示效果，负载补偿单元中包括第一电容和用于调节负载补偿单元负载大小的第二电容，且负载补偿单元包括第一状态和第二状态，在第一状态下，第一电容电连接于第二信号线；在第二状态下，第一电容和第二电容都耦接第二信号线，在采用上述设计后，当第一电容的工艺误差较小时，可以使用第一状态，即使用第一电容对第二信号线的负载进行调节，使得第一信号线和第二信号线的负载差减小，从而提高显示面板的显示效果，在第一电容工艺误差较大时，可以使用第二状态，即使用第一电容和第二电容对第二信号线的负载进行调节，由于第二电容能够调节负载补偿单元的大小，因此第二电容可以降低第一电容由于工艺误差引起的负载补偿单元增加较多或较少的问题，使得负载补偿单元的补偿量接近实际需要增加的补偿量，从而降低不同信号线对应的负载的差距，提高显示面板的显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的俯视图；
图2为本发明实施例提供的另一种阵列基板的俯视图；
图3为本发明实施例提供的另一种阵列基板的俯视图；
图4为本发明实施例提供的一种多条第二信号线的俯视图；
图5为本发明实施例提供的另一种多条第二信号线的俯视图；
图6为本发明实施例提供的一种负载补偿单元在第一状态下的等效电路示意图；
图7为本发明实施例提供的一种负载补偿单元在第二状态下的等效电路示意图；
图8为本发明实施例提供的一种负载补偿单元的结构示意图；
图9为本发明实施例提供的另一种负载补偿单元的结构示意图；
图10为本发明实施例提供的另一种负载补偿单元在第二状态下的等效电路示意图；
图11为本发明实施例提供的另一种负载补偿单元的结构示意图；
图12为本发明实施例提供的另一种负载补偿单元的结构示意图；
图13为本发明实施例提供的一种负载补偿单元在第三状态下的等效电路示意图；
图14为本发明实施例提供的另一种负载补偿单元的结构示意图；
图15为本发明实施例提供的另一种负载补偿单元的结构示意图；
图16为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，尽管在本发明实施例中可能采用术语第一、第二、第三等来描述XXX，但这些XXX不应限于这些术语。这些术语仅用来将XXX彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一XXX也可以被称为第二XXX，类似地，第二XXX也可以被称为第一XXX。
需要注意的是，本发明实施例所描述的“上”、“下”、“左”、“右”等方位词是以附图所示的角度来进行描述的，不应理解为对本发明实施例的限定。此外在上下文中，还需要理解的是，当提到一个元件被形成在另一个元件“上”或“下”时，其不仅能够直接形成在另一个元件“上”或者“下”，也可以通过中间元件间接形成在另一元件“上”或者“下”。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是，本发明实施例中仅示意了与每列子像素单元电连接的信号线与负载补偿单元的连接情况，与每行子像素单元电连接的信号线与负载补偿单元的连接情况可参考与每列子像素单元电连接的信号线与负载补偿单元的连接情况。
图1为本发明实施例提供的一种阵列基板的俯视图，如图1所示，阵列基板包括：呈阵列排布的多个子像素单元1；与每行或每列子像素单元1电连接多条信号线2，信号线2沿对应行或对应列延伸，多条信号线2包括多条第一信号线201和第二信号线202，多条第一信号线201电连接的子像素单元1的数量相等，第一信号线201电连接的子像素单元1的数量大于第二信号线202电连接的子像素单元1的数量；用于增加第二信号线202负载的多个负载补偿单元3，每个负载补偿单元3包括至少两个电容(图1中未示出)，至少两个电容包括第一电容和用于调节负载补偿单元3负载大小的第二电容，负载补偿单元3包括第一状态和第二状态；在第一状态下，第一电容电连接于第二信号线202；在第二状态下，第一电容和第二电容都耦接第二信号线202。
具体的，图2为本发明实施例提供的另一种阵列基板的俯视图，如图2所示，阵列基板包括显示区域4和非显示区域5，非显示区域5的部分区域内嵌于显示区域4，使显示区域4构成一个具有开口(如图2中虚线框所示的区域)的形状，即显示区域4的形状为具有开口的矩形，其中开口的形状可以为弧形或者为方形。
以图2为例，每条信号线2与对应列上的子像素单元1电连接，且沿该列子像素单元1的排列方向延伸，显示区域4包括第一区域和第二区域，第二区域为显示区域4中在列方向上与开口对应的区域，第一区域为显示区域4中在列方向上不与开口对应的区域，第一信号线201为位于第一区域中的信号线2，第二信号线202为位于第二区域中的信号线2，由于开口的原因，在列方向上，第二区域的长度小于第一区域的长度，使得第二区域中一列子像素单元1的数量小于第一区域中一列子像素单元1的数量，进而使得第一信号线201电连接的子像素单元1的数量大于第二信号线202电连接的子像素单元1的数量，即第一信号线201对应的负载大于第二信号线202对应的负载，且由于多条第一信号线201电连接的子像素单元1的数量相等，即多条第一信号线201对应的负载相同，因此需要对第二信号线202进行负载补偿，以使第一信号线201对应的负载和第二信号线202对应的负载大体相等，具体的负载补偿方式可参考图1，在此不再详细赘述。
图3为本发明实施例提供的另一种阵列基板的俯视图，如图3所示，阵列基板包括显示区域4和非显示区域5，显示区域4的形状为圆角矩形。以图3为例，每条信号线2与对应列上的子像素单元1电连接，且沿该列子像素单元1的排列方向延伸，显示区域4包括第一区域和第二区域，第二区域为显示区域4中在列方向上与圆角对应的区域，第一区域为显示区域4中在列方向上不与圆角对应的区域，第一信号线201为位于第一区域中的信号线2，第二信号线202为位于第二区域中的信号线2。
如图3所示，由于圆角的原因，在列方向上，第二区域的长度小于第一区域的长度，使得第二区域中一列子像素单元1的数量小于第一区域401中一列子像素单元1的数量，进而使得第一信号线201电连接的子像素单元1的数量大于第二信号线202电连接的子像素单元1的数量，即第一信号线201对应的负载大于第二信号线202对应的负载，且由于多条第一信号线201电连接的子像素单元1的数量相等，即多条第一信号线201对应的负载相同，因此需要对第二信号线202进行负载补偿，以使第一信号线201对应的负载和第二信号线202对应的负载大体相等，具体的负载补偿方式可参考图1，在此不再详细赘述。
如图1所示，用于增加第二信号线202负载的负载补偿单元3中包括第一电容和用于调节负载补偿单元3负载大小的第二电容，其中，第一电容为负载补偿电容，用于将第二信号线202的负载补偿到与第一信号线201的负载大体相同，第二电容能够调节负载补偿单元3，例如，如图7所示,当第一电容6的工艺误差较大，使第一电容6补偿过大时，第一电容6可以和第二电容7串联，使第二电容7拉低由第一电容6补偿的负载，以使负载补偿单元3能够提供实际需要补偿的负载，或者，图10所示,当第一电容6的工艺误差较大，使第一电容6补偿过小时，第一电容6可以和第二电容7并联，使第二电容7拉高由第一电容6补偿的负载，以使负载补偿单元3能够提供实际需要补偿的负载，即如图6所示,在第一状态下，第一电容6电连接于第二信号线202，如图7所示,在第二状态下，第一电容6和第二电容7都耦接第二信号线202，通过上述设计，当第一电容6的工艺误差较小时，可以使用第一状态，即使用第一电容6对第二信号线202的负载进行调节，减小第一信号线201和第二信号线202的负载差距，从而提高显示面板的显示效果，在第一电容6工艺误差较大(工艺误差较大包括：第一电容6的负载补偿量与实际需要的负载补偿相比，补偿过大，或者，第一电容6的负载补偿量与实际需要的负载补偿相比，补偿不够，即补偿量较小)时，可以使用第二状态，即使用第一电容6和第二电容7对第二信号线202的负载进行调节，进一步的，第二电容7对第一电容6补偿的负载进行调节，将第一电容6对第二信号线202补偿的负载量调节至实际需要补偿的负载量，再进一步的，第二电容7可以降低第一电容6由于工艺误差引起的负载补偿单元3增加较多或较少的问题，使得负载补偿单元3的负载补偿量接近实际需要增加的补偿量，从而降低不同信号线对应的负载的差距，提高显示面板的显示效果。
需要注意的是，负载补偿单元3在对应的信号线2上的设置位置根据实际需要进行设定，例如，将负载补偿单元3设置在非显示区域5内或者设置在显示区域4的边缘等，负载补偿单元3的具体设置位置在此不作具体限定。
可选地，如图1、图2和图3所示，多条第二信号线202电连接的子像素单元1的数量相等，每个负载补偿单元3中的第一电容的电容量相等，每个负载补偿单元3中的第二电容的电容量相等。
具体的，如图1、图2和图3所示，多条第二信号线202电连接的子像素单元1的数量相等时，即多条第二信号线202对应的负载相等，进一步的，每条第二信号线202与任一条第一信号线201的负载差距相等，因此多条第二信号线202需要增加的负载补偿相等，因此每条第二信号线202对应的负载补偿单元3的负载补偿量相等，因此需要每个负载补偿单元3中的第一电容的电容量相等，每个负载补偿单元3中的第二电容的电容量相等，从而使得负载补偿单元3在第一状态下或第二状态下为各条第二信号线202补偿的负载相等，在采用上述设计后，可以使第一信号线201和第二信号线202对应的负载大体相等，从而提升显示面板的显示效果。
可选地，图4为本发明实施例提供的一种多条第二信号线的俯视图，如图4所示，多条第二信号线202包括第一走线2021和第二走线2022，第一走线2021电连接的子像素单元1的数量小于第二走线2022电连接的子像素单元1的数量，每个负载补偿单元3中的第二电容(图4中未示出)的电容量相等，多个负载补偿单元3包括第一负载补偿单元31和第二负载补偿单元32，第一负载补偿单元31中的第一电容(图4中未示出)的电容量大于第二负载补偿单元32中的第一电容(图4中未示出)的电容量，第一负载补偿单元31与第一走线2021电连接，第二负载补偿单元32与第二走线2022电连接。
具体的，如图4所示，第一电容为第二信号线202提供负载补偿，第二电容用于调节第一电容的工艺误差量，在第一走线2021电连接的子像素单元1的数量小于第二走线2022电连接的子像素单元1的数量时，即第一走线2021对应的负载小于第二走线2022对应的负载，因此第一走线2021需要补偿的负载需要大于第二走线2022需要补偿的负载，进而需要使与第一走线2021电连接的第一负载补偿单元31中的第一电容的电容量大于与第二走线2022电连接的第二负载补偿单元32中的第一电容的电容量，并且，为了降低阵列基板的工艺制作难度，在制作第一负载补偿单元31中的第一电容和第二负载补偿单元32中的第一电容时采用一道工艺制成，因此，第一负载补偿单元31中的第一电容和第二负载补偿单元32中的第一电容的工艺误差是相同的，由于第二电容用于调节第一电容的工艺误差量，因此各负载补偿单元3中的第二电容的电容量需要相等，以对工艺误差进行等量调节，进而使得调节后的各负载补偿单元3的负载补偿量与实际需要的负载补偿量大体相等，从而达到提升显示面板显示效果的目的。
需要说明的是，图5为本发明实施例提供的另一种多条第二信号线的俯视图，如图5所示，第二信号线2包括第二信号线A、第二信号线B、第二信号线C和第二信号线D，其中，第二信号线A对应的负载小于第二信号线B对应的负载，第二信号线B对应的负载小于第二信号线C对应的负载，第二信号线C对应的负载小于第二信号线D对应的负载，第二信号线A电连接负载补偿单元a，第二信号线B电连接负载补偿单元b，第二信号线C电连接负载补偿单元c，第二信号线D电连接负载补偿单元d。
以第二信号线A和第二信号线D为例，结合图4，第二信号线A为第一走线2021，第二信号线B为第二走线2022，负载补偿单元a为第一负载补偿单元31，负载补偿单元b为第二负载补偿单元32，关于负载补偿单元a和负载补偿单元b的设置方式可参考图4中第一负载补偿单元31和第二负载补偿单元32，具体在此不再详细赘述。
以第二信号线B和第二信号线C为例，结合图4，第二信号线B为第一走线2021，第二信号线C为第二走线2022，负载补偿单元b为第一负载补偿单元31，负载补偿单元c为第二负载补偿单元32，关于负载补偿单元b和负载补偿单元c的设置方式可参考图4中第一负载补偿单元31和第二负载补偿单元32，具体在此不再详细赘述。
如图4和5所示，第一走线2021和第二走线2022是相对的，具体可以根据两条第二信号线202各自对应的负载大小来确定，在两条第二信号线202中，对应负载相对较小的第二信号线202可以作为第一走线2021，对应负载相对较大的第二信号线202可以作为第二走线2022，在此不再详细赘述。
可选地，图6为本发明实施例提供的一种负载补偿单元在第一状态下的等效电路示意图，如图6所示，在第一状态下，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与固定电位VDD电连接；图7为本发明实施例提供的一种负载补偿单元在第二状态下的等效电路示意图，如图7所示在第二状态下，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与第二电容7的第一端71电连接，第二电容7的第二端72与固定电位VDD电连接。
具体的，如图6所示，在第一状态下，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与固定电位VDD电连接后，可以使第一电容6的两端之间形成电势差，使得第一电容6起到负载补偿的作用，当第一电容6存在的工艺误差较小时可以使用该状态，在此状态下，只有第一电容6为对应的第二信号线202提供补偿负载。
如图7所示，在第二状态下，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与第二电容7的第一端71电连接，第二电容7的第二端72与固定电位VDD电连接后，第一电容6和第二电容7可以形成串联的电连接方式，其中，第一电容6起到负载补偿的作用，第二电容7起到调节第一电容6工艺误差的作用，当第一电容6存在的工艺误差较大时可以使用该状态，在此状态下，第一电容6为第二信号线202提供补偿负载，第二电容7调节第一电容6的工艺误差，使第一电容6提供的负载补偿量与实际要提供的负载补偿量大体相等。
可选地，图8为本发明实施例提供的一种负载补偿单元的结构示意图，如图8所示，第二电容7的电容量大于第一负载补偿单元31中的第一电容6的电容量；负载补偿单元3还包括：一个第一薄膜晶体管8和一个第二薄膜晶体管9；第一薄膜晶体管8的控制端81电连接电平输出端SW，第一薄膜晶体管8的第一端82与第一电容6的第二端62电连接，第一薄膜晶体管8的第二端83与第二电容7的第一端71电连接；第二薄膜晶体管9的控制端91电连接电平输出端SW，第二薄膜晶体管9的第一端92与第一电容6的第二端62电连接，第二薄膜晶体管9的第二端93与第二电容7的第二端72电连接，第二电容7的第二端72与固定电位VDD电连接，第一电容6的第一端61与第二信号线202电连接；第一薄膜晶体管8为N型薄膜晶体管，第二薄膜晶体管9为P型薄膜晶体管；或者，第二薄膜晶体管9为N型薄膜晶体管，第一薄膜晶体管8为P型薄膜晶体管。
具体的，如图8所示的电路在进行切换后能够实现如图6所示的第一状态和如图7所示的第二状态，由于第二电容7是采用串联的方式来调节第一电容6的工艺误差的，且为了使所有第二电容7的制作工艺相对简单，即各第二电容7采用一道工艺制成，以及能够对各第一电容6进行较好的调节，因此需要使第二电容7大于第一负载补偿单元31中的第一电容6的电容量，在采用上述设计后，可以使第二电容7采用一道工艺制成，使阵列基板的制作难度相对较低，且第二电容7能够对所有的第一电容6进行工艺误差调节，由于第二电容7的电容量较大，在采用串联方式后，可以淡化各个第一电容6由于工艺误差导致的负载补偿过大的问题。
如图8所示，以第二薄膜晶体管9为N型薄膜晶体管，第一薄膜晶体管8为P型薄膜晶体管为例，在工艺误差较小时，电平输出端SW提供高电平，此时第一薄膜晶体管8截止，第二薄膜晶体管9导通，即负载补偿单元3处于第一状态，在工艺误差较大时，此时第一电容6提供的补偿负载较大，电平输出端SW需要提供低电平电压，此时第一薄膜晶体管8导通，第二薄膜晶体管9截止,即负载补偿单元3处于第二状态，在第二状态下，负载补偿单元3能够淡化各个第一电容6由于工艺误差导致的负载补偿过大的问题。以第二薄膜晶体管9为P型薄膜晶体管，第一薄膜晶体管8为N型薄膜晶体管时，电平输出端SW提供低电平，负载补偿单元3处于第一状态，电平输出端SW提供高电平时，负载补偿单元3处于第二状态，具体选择何种切换方式可以根基实际需要进行设定，在此不作具体限定。
可选地，图9为本发明实施例提供的另一种负载补偿单元的结构示意图，如图9所示的电路在进行切换后能够实现如图6所示的第一状态和如图7所示的第二状态，如图9所示，负载补偿单元3中包第一电容6、第二电容7和第二薄膜晶体管9，且第一电容6、第二电容7和第二薄膜晶体管9的电连接方式如图9所示，以第二薄膜晶体管9为P型薄膜晶体管为例，在第一电容6工艺误差较小时，电平输出端SW输出高电平，负载补偿单元3处于第一状态，此时只有第一电容6为第二信号线202提供负载补偿，在第一电容6工艺误差较大，负载补偿的过多时，电平输出端SW输出低电平，负载补偿单元3处于第二状态，此时第一电容6为第二信号线202提供负载补偿，第二电容7用于降低第一电容6补偿的负载，以第二薄膜晶体管9为N型薄膜晶体管为例，在电平输出端SW输出低电平时，负载补偿单元3处于第一状态，在电平输出端SW输出低电平时，负载补偿单元3处于第二状态，关于第二薄膜晶体管9为N型薄膜晶体管时的工作原理在此不再详细赘述。
可选地，如图6所示，在第一状态下，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与固定电位VDD电连接；图10为本发明实施例提供的另一种负载补偿单元在第二状态下的等效电路示意图，如图10所示，在第二状态下，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与固定电位VDD电连接，第二电容7的第一端71与第二信号线202电连接，第二电容7的第二端72与固定电位VDD电连接。
具体的，图6的详细介绍在上述有详细说明，在此不再详细赘述，如图10所示，在第二状态下，采用上述的电连接方式后，第一电容6和第二电容7形成并联电连接，其中，第一电容6起到负载补偿的作用，第二电容7起到调节第一电容6工艺误差的作用，当第一电容6存在的工艺误差较大时可以使用该状态，在此状态下，第一电容6为第二信号线202提供补偿负载，第二电容7调节第一电容6的工艺误差，使第一电容6提供的负载补偿量与实际要提供的负载补偿量大体相等。
可选地，图11为本发明实施例提供的另一种负载补偿单元的结构示意图，如图11所示，第二电容7的电容量小于第二负载补偿单元32中的第一电容6的电容量；负载补偿单元3还包括：一个薄膜晶体管M；薄膜晶体管M的控制端M1电连接电平输出端SW，薄膜晶体管M的第一端M2与第一电容6的第一端61电连接，薄膜晶体管M的第二端62与第二电容7的第一端71电连接，第二电容7的第二端72与第一电容6的第二端62电连接，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与固定电位VDD电连接；薄膜晶体管M为N型薄膜晶体管或P型薄膜晶体管。
可选地，图12为本发明实施例提供的另一种负载补偿单元的结构示意图，如图12所示，第二电容7的电容量小于第二负载补偿单元32中的第一电容6的电容量；负载补偿单元3还包括：一个薄膜晶体管M；薄膜晶体管M的控制端M1电连接电平输出端SW，薄膜晶体管M的第一端M2与第二电容7的第二端72电连接，薄膜晶体管M的第二端M3与第一电容6的第二端62电连接，第一电容6的第一端61与第二电容7的第二端72电连接，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与固定电位VDD电连接；薄膜晶体管M为N型薄膜晶体管或P型薄膜晶体管。
具体的，如图11和图12所示的电路在进行切换后，能够实现如图6所示的第一状态和如图10所示的第二状态，由于第二电容7是采用并联的方式来调节第一电容6的工艺误差的，且为了使所有第二电容7的制作工艺相对简单，即各第二电容7采用一道工艺制成，以及能够对各第一电容6进行较好的调节，因此需要使第二电容7的电容量小于第二负载补偿单元32中的第一电容6的电容量，在采用上述设计后，可以使第二电容7采用一道工艺制成，使阵列基板的制作难度相对较低，且第二电容7能够对所有的第一电容6进行工艺误差调节，使得第二电容7对所有的第一电容6的调节量相同，由于第二电容7的电容量较小，在采用并联方式后，可以解决第一电容6由于工艺误差导致负载补偿过小的问题。
以图11为例，如图11所示，以薄膜晶体管M为P型薄膜晶体管为例，在工艺误差较小时，电平输出端SW提供高电平，此时薄膜晶体管M截止，即负载补偿单元3处于第一状态，在工艺误差较大时，即第一电容6提供的补偿负载较小，电平输出端SW需要提供低电平电压，此时薄膜晶体管M导通，即负载补偿单元3处于第二状态，以增大第一电容6提供的负载补偿，以可以解决第一电容6由于工艺误差导致负载补偿过小的问题。以薄膜晶体管M为N型薄膜晶体管为例，在工艺误差较小时，电平输出端SW提供低电平，此时薄膜晶体管M截止，即负载补偿单元3处于第一状态，在工艺误差较大时，即第一电容6提供的补偿负载较小，电平输出端SW需要提供高电平电压，此时薄膜晶体管M导通，即负载补偿单元3处于第二状态，以增大第一电容6提供的负载补偿，以解决第一电容6由于工艺误差导致负载补偿过小的问题，需要注意的是，图11中选择何种切换方式可以根基实际需要进行设定，在此不作具体限定。
可选地，如图1至5所示，负载补偿单元3还包括第三电容(图1至图5中未示出)，每个负载补偿单元3中的第三电容的电容量相等，负载补偿单元3还包括第三状态；如图6所示，在第一状态下，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与固定电位VDD电连接；如图7所示，在第二状态下，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与第二电容7的第一端71电连接，第二电容7的第二端72与固定电位VDD电连接；图13为本发明实施例提供的一种负载补偿单元在第三状态下的等效电路示意图，在第三状态下，第一电容6的第一端61与第二信号线202电连接，第一电容6的第二端62与固定电位VDD电连接，第三电容10的第一端101与第一电容6的第一端61电连接，第三电容10的第二端102与固定电位VDD电连接。
具体的，如图6所示，在工艺误差较小时，只需要第一电容6为第二信号线202提供负载补偿，如图7所示，在工艺误差较大，且第一电容6提供的负载补偿量过大时，第一电容6和第二电容7采用串联的方式，以降低第一电容6补偿过大的问题，如图13所示，在工艺误差较大，且第一电容6提供的负载补偿量较小时，第一电容6和第三电容10采用并联的方式，以降低第一电容6补偿较小的问题，关于图13的工作原理与图10所示的原理相同，在此不再详细赘述。
当负载补偿单元3包括第一状态、第二状态和第三状态时，具体可以根基实际需要来进行切换，使负载补偿单元3处于第一状态(工艺误差较小时对应的状态)、第二状态(工艺误差较大，第一电容6提供的负载补偿量过大时对应的状态)或第三状态(工艺误差较大，第一电容6提供的负载补偿量较小时对应的状态)，具体的切换方法根据实际需要进行设定，在此不作具体限定。
可选地，图14为本发明实施例提供的另一种负载补偿单元的结构示意图，如图14所示，第二电容7的电容量大于第一负载补偿单元31中的第一电容6的电容量；第三电容10的电容量小于第二负载补偿单元32中的第一电容6的电容量；负载补偿单元3还包括：一个第一薄膜晶体管8、一个第二薄膜晶体管9和一个第三薄膜晶体管11；第一薄膜晶体管8的控制端81电连接第一电平输出端SW1，第一薄膜晶体管8的第一端82与第一电容6的第二端62电连接，第一薄膜晶体管8的第二端83与第二电容7的第一端71电连接；第二薄膜晶体管9的控制端91电连接第一电平输出端SW1，第二薄膜晶体管9的第一端92与第一电容6的第二端62电连接，第二薄膜晶体管9的第二端93与第二电容7的第二端72电连接，第二电容7的第二端72与固定电位VDD电连接，第一电容6的第一端61与第二信号线202电连接；第三薄膜晶体管11的控制端111电连接第二电平输出端SW2，第三薄膜晶体管11的第二端113与第二电容7的第二端72电连接，第三薄膜晶体管11的第一端112与第三电容10的第二端102电连接，第三电容10的第一端101与第一电容6的第一端61电连接；第一薄膜晶体管8为N型薄膜晶体管，第二薄膜晶体管9为P型薄膜晶体管；或者，第一薄膜晶体管8为P型薄膜晶体管，第二薄膜晶体管9为N型薄膜晶体管；第三薄膜晶体管11为N型薄膜晶体管或P型薄膜晶体管。
可选地，图15为本发明实施例提供的另一种负载补偿单元的结构示意图，如图15所示，第二电容7的电容量大于第一负载补偿单元31中的第一电容6的电容量；第三电容10的电容量小于第二负载补偿单元32中的第一电容6的电容量；负载补偿单元3还包括：一个第一薄膜晶体管8、一个第二薄膜晶体管9和一个第三薄膜晶体管11；第一薄膜晶体管8的控制端81电连接第一电平输出端SW1，第一薄膜晶体管8的第一端82与第一电容6的第二端62电连接，第一薄膜晶体管8的第二端83与第二电容7的第一端71电连接；第二薄膜晶体管9的控制端91电连接第一电平输出端SW1，第二薄膜晶体管9的第一端92与第一电容6的第二端62电连接，第二薄膜晶体管9的第二端93与第二电容7的第二端72电连接，第二电容7的第二端72与固定电位VDD电连接，第一电容6的第一端61与第二信号线202电连接；第三薄膜晶体管11的控制端111电连接第二电平输出端SW2，第三薄膜晶体管11的第一端112与第一电容6的第一端61电连接，第三薄膜晶体管11的第二端113与第三电容10的第一端101电连接，第三电容10的第二端102与固定电位VDD电连接；第一薄膜晶体管8为N型薄膜晶体管，第二薄膜晶体管9为P型薄膜晶体管；或者，第一薄膜晶体管8为P型薄膜晶体管，第二薄膜晶体管9为N型薄膜晶体管；第三薄膜晶体管11为N型薄膜晶体管或P型薄膜晶体管。
具体的，如图14和图15所示的电路在进行切换后能够实现如图6所示的第一状态、如图7所示的第二状态和图13所示的第三状态，图14和图15的工作原理相同，下面以图14为例进行说明，如图14所示，第二电容7的电容量和第一负载补偿单元31中的第一电容6的电容量的关系和原理可参考图8中第二电容7的电容量和第一负载补偿单元31中的第一电容6的电容量的关系和原理，第三电容10的电容量和第二负载补偿单元32中的第一电容6的电容量的大小关系和原理可参考图11中第二电容7的电容量和第二负载补偿单元32中的第一电容6的电容量的关系和原理，在此不再详细赘述。
如图14所示，在第一电容6的工艺误差较小时，可以使第一薄膜晶体管8和第三薄膜晶体管11都截止，第二薄膜晶体管9导通，即处于第一状态，只由第一电容6为第二信号线202提供负载补偿；在第一电容6的工艺误差较大，且第一电容6的负载补偿较大时，需要淡化第一电容6由于工艺误差导致的过度补偿，可以使第二薄膜晶体管9和第三薄膜晶体管11都截止，第一薄膜晶体管8导通，此时处于第二状态，且第一电容6和第二电容串联，具体的实现原理可参考图8对应的说明，在此不再详细赘述；在第一电容6的工艺误差较大，且第一电容6的负载补偿较小时，可以使第二薄膜晶体管9和第三薄膜晶体管11都导通，第一薄膜晶体管8截止，此时处于第三状态，且第一电容6和第三电容10并联，具体的实现原理可参考图11对应的说明，在此不再详细赘述。
需要注意的是，具体采用何种方式将负载补偿单元3切换到第一状态、第二状态或第三状态，可以根据实际需要设置，在此不作具体限定。
需要说明的是，第一电容6的电容量、第二电容7的电容量和/或第三电容10的电容量根据实际需要进行设定，在此不作具体限定。
可选地，如图2(仅示意了开口为矩形的情况)所示，阵列基板的侧边设有开口，开口的形状包括半圆形、半椭圆形和半方形中的一种。
具体的，如图2所示，阵列基板包括显示区域4和非显示区域5，非显示区域5的部分区域内嵌于显示区域4，使显示区域4构成一个具有开口(如图2中虚线框所示的区域)的形状，该开口内可以用于设置显示装置中的听筒和摄像头等装置，该开口的形状包括半圆形、半椭圆形和半方形中的一种，该开口的具体形状根据实际需要设计，在此不作具体限定。
可选地，阵列基板的边缘具有曲边、圆角、倒角或切口，子像素单元在行方向或列方向上的排列延伸至曲边、圆角、倒角或切口。
举例说明，在阵列基板的边缘具有曲边、圆角、倒角或切口的结构时,子像素单元在行方向或列方向上的排列延伸至曲边、圆角、倒角或切口时,该行或该列子像素单元的子像素单元数量小于其他行或其他列子像素单元的子像素单元数量,因此该行或该列子像素单元需要进行负载补偿,以使该行或该列子像素单元对应的负载与其他行或其他列子像素单元对应的负载大体相等,具体可以采用上述图1至图15所示的补偿方法,具体不再详细赘述,在采用上述补偿后,显示面板各行或各列子像素单元对应的负载大体相等,从而提高显示面板的显示效果。
可选地，如图1至图5所示，信号线2包括数据线、扫描线和电源信号线中的至少一种。
举例说明，扫描线用于为对应的像素驱动电路提供扫描信号，使该像素驱动电路中对应的薄膜晶体管导通，数据线用于为对应的像素驱动电路提供数据信号，以使该像素驱动电路中对应的存储电容进行充电，电源信号线用于对应的像素驱动电路提供驱动电流，以使该像素驱动电路中对应的发光元件在驱动电流的作用下发光。
本发明实施例还提供了一种显示面板，该显示面板包括上述的阵列基板，该显示面板的工作原理可参考上述，在此不再详细赘述。
图16为本发明实施例提供的一种显示装置的结构示意图，如图16所示，该显示装置包括上述的显示面板100，关于显示装置的工作原理在此不再详细赘述。
需要说明的是，本发明实施例中所涉及的显示装置可以包括但不限于个人计算机(Personal Computer，PC)、个人数字助理(Personal Digital Assistant，PDA)、无线手持设备、平板电脑(Tablet Computer)、手机、MP3播放器、MP4播放器、智能手表、车载显示等。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (14)

1.一种阵列基板，其特征在于，所述阵列基板包括：
呈阵列排布的多个子像素单元；
与每行或每列所述子像素单元电连接多条信号线，所述信号线沿对应行或对应列延伸，所述多条信号线包括多条第一信号线和第二信号线，所述多条第一信号线电连接的子像素单元的数量相等，所述第一信号线电连接的子像素单元的数量大于所述第二信号线电连接的子像素单元的数量；
用于增加所述第二信号线负载的多个负载补偿单元，每个所述负载补偿单元包括至少两个电容，所述至少两个电容包括第一电容和用于调节所述负载补偿单元负载大小的第二电容，所述负载补偿单元包括第一状态和第二状态；
在所述第一状态下，所述第一电容电连接于所述第二信号线；
在所述第二状态下，所述第一电容和所述第二电容都耦接所述第二信号线。
2.如权利要求1所述的阵列基板，其特征在于，所述多条第二信号线电连接的子像素单元的数量相等，每个所述负载补偿单元中的所述第一电容的电容量相等，每个所述负载补偿单元中的所述第二电容的电容量相等。
3.如权利要求1所述的阵列基板，其特征在于，所述多条第二信号线包括第一走线和第二走线，所述第一走线电连接的子像素单元的数量小于所述第二走线电连接的子像素单元的数量，每个所述负载补偿单元中的所述第二电容的电容量相等，所述多个负载补偿单元包括第一负载补偿单元和第二负载补偿单元，所述第一负载补偿单元中的所述第一电容的电容量大于所述第二负载补偿单元中的所述第一电容的电容量，所述第一负载补偿单元与所述第一走线电连接，所述第二负载补偿单元与所述第二走线电连接。
4.如权利要求2或3所述的阵列基板，其特征在于，
在所述第一状态下，所述第一电容的第一端与所述第二信号线电连接，所述第一电容的第二端与固定电位电连接；
在所述第二状态下，所述第一电容的第一端与所述第二信号线电连接，所述第一电容的第二端与所述第二电容的第一端电连接，所述第二电容的第二端与所述固定电位电连接。
5.如权利要求4所示的阵列基板，其特征在于，所述第二电容的电容量大于所述第一负载补偿单元中的所述第一电容的电容量；
所述负载补偿单元还包括：
一个第一薄膜晶体管和一个第二薄膜晶体管；
所述第一薄膜晶体管的控制端电连接电平输出端，所述第一薄膜晶体管的第一端与所述第一电容的第二端电连接，所述第一薄膜晶体管的第二端与所述第二电容的第一端电连接；
所述第二薄膜晶体管的控制端电连接所述电平输出端，所述第二薄膜晶体管的第一端与所述第一电容的第二端电连接，所述第二薄膜晶体管的第二端与所述第二电容的第二端电连接，所述第二电容的第二端与所述固定电位电连接，所述第一电容的第一端与所述第二信号线电连接；
所述第一薄膜晶体管为N型薄膜晶体管，所述第二薄膜晶体管为P型薄膜晶体管；或者，所述第二薄膜晶体管为N型薄膜晶体管，所述第一薄膜晶体管为P型薄膜晶体管。
6.如权利要求2或3所述的阵列基板，其特征在于，
在所述第一状态下，所述第一电容的第一端与所述第二信号线电连接，所述第一电容的第二端与固定电位电连接；
在所述第二状态下，所述第一电容的第一端与所述第二信号线电连接，所述第一电容的第二端与所述固定电位电连接，所述第二电容的第一端与所述第二信号线电连接，所述第二电容的第二端与所述固定电位电连接。
7.如权利要求6所述的阵列基板，其特征在于，所述第二电容的电容量小于所述第二负载补偿单元中的所述第一电容的电容量；
所述负载补偿单元还包括：
一个薄膜晶体管；
所述薄膜晶体管的控制端电连接电平输出端，所述薄膜晶体管的第一端与所述第一电容的第一端电连接，所述薄膜晶体管的第二端与所述第二电容的第一端电连接，所述第二电容的第二端与所述第一电容的第二端电连接，所述第一电容的第一端与所述第二信号线电连接，所述第一电容的第二端与所述固定电位电连接；或者，所述薄膜晶体管的控制端电连接电平输出端，所述薄膜晶体管的第一端与所述第二电容的第二端电连接，所述薄膜晶体管的第二端与所述第一电容的第二端电连接，所述第一电容的第一端与所述第二电容的第二端电连接，所述第一电容的第一端与所述第二信号线电连接，所述第一电容的第二端与所述固定电位电连接；
所述薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
8.如权利要求2或3所述的阵列基板，其特征在于，所述负载补偿单元还包括第三电容，每个所述负载补偿单元中的所述第三电容的电容量相等，所述负载补偿单元还包括第三状态；
在所述第一状态下，所述第一电容的第一端与所述第二信号线电连接，所述第一电容的第二端与固定电位电连接；
在所述第二状态下，所述第一电容的第一端与所述第二信号线电连接，所述第一电容的第二端与所述第二电容的第一端电连接，所述第二电容的第二端与所述固定电位电连接；
在所述第三状态下，所述第一电容的第一端与所述第二信号线电连接，所述第一电容的第二端与所述固定电位电连接，所述第三电容的第一端与所述第一电容的第一端电连接，所述第三电容的第二端与所述固定电位电连接。
9.如权利要求8所述的阵列基板，其特征在于，所述第二电容的电容量大于所述第一负载补偿单元中的所述第一电容的电容量；所述第三电容的电容量小于所述第二负载补偿单元中的所述第一电容的电容量；
所述负载补偿单元还包括：
一个第一薄膜晶体管、一个第二薄膜晶体管和一个第三薄膜晶体管；
所述第一薄膜晶体管的控制端电连接第一电平输出端，所述第一薄膜晶体管的第一端与所述第一电容的第二端电连接，所述第一薄膜晶体管的第二端与所述第二电容的第一端电连接；
所述第二薄膜晶体管的控制端电连接所述第一电平输出端，所述第二薄膜晶体管的第一端与所述第一电容的第二端电连接，所述第二薄膜晶体管的第二端与所述第二电容的第二端电连接，所述第二电容的第二端与所述固定电位电连接，所述第一电容的第一端与所述第二信号线电连接；
所述第三薄膜晶体管的控制端电连接第二电平输出端，所述第三薄膜晶体管的第二端与所述第二电容的第二端电连接，所述第三薄膜晶体管的第一端与所述第三电容的第二端电连接，所述第三电容的第一端与所述第一电容的第一端电连接；或者，所述第三薄膜晶体管的控制端电连接第二电平输出端，所述第三薄膜晶体管的第一端与所述第一电容的第一端电连接，所述第三薄膜晶体管的第二端与所述第三电容的第一端电连接，所述第三电容的第二端与所述固定电位电连接；
所述第一薄膜晶体管为N型薄膜晶体管，所述第二薄膜晶体管为P型薄膜晶体管；或者，所述第一薄膜晶体管为P型薄膜晶体管，所述第二薄膜晶体管为N型薄膜晶体管；
所述第三薄膜晶体管为N型薄膜晶体管或P型薄膜晶体管。
10.如权利要求1所述的阵列基板，其特征在于，所述阵列基板的侧边设有开口，所述开口的形状包括半圆形、半椭圆形和半方形中的一种。
11.如权利要求1所述的阵列基板，其特征在于，所述阵列基板的边缘具有曲边、圆角、倒角或切口，所述子像素单元在行方向或列方向上的排列延伸至曲边、圆角、倒角或切口。
12.如权利要求1所述的阵列基板，其特征在于，所述信号线包括数据线、扫描线和电源信号线中的至少一种。
13.一种显示面板，其特征在于，包括如权利要求1至12中任一项所述的阵列基板。
14.一种显示装置，其特征在于，包括如权利要求13所述的显示面板。
CN201810001934.5A 2018-01-02 2018-01-02 一种阵列基板、显示面板和显示装置 Active CN108054174B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810001934.5A CN108054174B (zh) 2018-01-02 2018-01-02 一种阵列基板、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810001934.5A CN108054174B (zh) 2018-01-02 2018-01-02 一种阵列基板、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN108054174A true CN108054174A (zh) 2018-05-18
CN108054174B CN108054174B (zh) 2020-09-15

Family

ID=62126265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810001934.5A Active CN108054174B (zh) 2018-01-02 2018-01-02 一种阵列基板、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN108054174B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346485A (zh) * 2018-08-28 2019-02-15 友达光电股份有限公司 显示装置及补偿电容的操作方法
CN109523951A (zh) * 2018-12-29 2019-03-26 云谷（固安）科技有限公司 一种像素电路和显示装置
CN110297365A (zh) * 2019-06-27 2019-10-01 武汉天马微电子有限公司 阵列基板、显示面板和显示装置
CN112649995A (zh) * 2020-12-28 2021-04-13 厦门天马微电子有限公司 一种显示面板及显示装置
CN113096588A (zh) * 2021-04-07 2021-07-09 京东方科技集团股份有限公司 辅助像素电路、显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170352311A1 (en) * 2016-06-01 2017-12-07 Samsung Display Co., Ltd. Display device
CN107481669A (zh) * 2017-09-08 2017-12-15 武汉天马微电子有限公司 一种显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170352311A1 (en) * 2016-06-01 2017-12-07 Samsung Display Co., Ltd. Display device
CN107452343A (zh) * 2016-06-01 2017-12-08 三星显示有限公司 显示设备
CN107481669A (zh) * 2017-09-08 2017-12-15 武汉天马微电子有限公司 一种显示面板及显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346485A (zh) * 2018-08-28 2019-02-15 友达光电股份有限公司 显示装置及补偿电容的操作方法
CN109523951A (zh) * 2018-12-29 2019-03-26 云谷（固安）科技有限公司 一种像素电路和显示装置
CN110297365A (zh) * 2019-06-27 2019-10-01 武汉天马微电子有限公司 阵列基板、显示面板和显示装置
CN112649995A (zh) * 2020-12-28 2021-04-13 厦门天马微电子有限公司 一种显示面板及显示装置
CN112649995B (zh) * 2020-12-28 2022-10-18 厦门天马微电子有限公司 一种显示面板及显示装置
CN113096588A (zh) * 2021-04-07 2021-07-09 京东方科技集团股份有限公司 辅助像素电路、显示面板和显示装置

Also Published As

Publication number Publication date
CN108054174B (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
CN108054174A (zh) 一种阵列基板、显示面板和显示装置
CN109188809B (zh) 显示面板和显示装置
CN103713436B (zh) 一种柔性基板和显示装置
CN110379356A (zh) 显示面板及显示装置
JP7438972B2 (ja) ディスプレイパネルおよびディスプレイ装置
CN106782416A (zh) 一种显示面板及显示装置
CN108010942A (zh) 一种有机发光显示面板和有机发光显示装置
CN206619595U (zh) 显示面板
CN110085646A (zh) 有机发光显示面板和显示装置
CN108417172A (zh) 阵列基板、显示屏及显示装置
CN108492775A (zh) 阵列基板、显示屏及显示装置
CN101026010A (zh) 半导体器件、显示器件、和电子器件
CN106886111A (zh) 一种阵列基板、显示面板及显示装置
CN107819022A (zh) 一种显示面板及显示装置
CN107749274B (zh) 一种显示面板及显示装置
CN108469697A (zh) 显示面板和显示装置
CN107863359A (zh) 一种显示面板和显示装置
CN106325609A (zh) 触控显示装置
CN108878453A (zh) 一种阵列基板、显示面板及显示装置
CN108628049A (zh) 阵列基板、显示面板及显示装置
CN109637426A (zh) 显示面板和显示装置
CN108766237B (zh) 驱动基板和显示面板
CN108389557A (zh) 显示装置及其驱动方法
CN110047895A (zh) 有机发光显示面板和显示装置
CN110335567A (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211025

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Patentee after: Wuhan Tianma Microelectronics Co.,Ltd. Shanghai Branch

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.