CN108020968B - 液晶显示器 - Google Patents

液晶显示器 Download PDF

Info

Publication number
CN108020968B
CN108020968B CN201711043295.0A CN201711043295A CN108020968B CN 108020968 B CN108020968 B CN 108020968B CN 201711043295 A CN201711043295 A CN 201711043295A CN 108020968 B CN108020968 B CN 108020968B
Authority
CN
China
Prior art keywords
semiconductor layer
gate
insulating layer
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711043295.0A
Other languages
English (en)
Other versions
CN108020968A (zh
Inventor
李瑟
李仙花
赵成准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN108020968A publication Critical patent/CN108020968A/zh
Application granted granted Critical
Publication of CN108020968B publication Critical patent/CN108020968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及液晶显示器。本公开提供一种液晶显示器，该液晶显示器包括：选通线，所述选通线位于基板上；第一栅极绝缘层，所述第一栅极绝缘层位于所述选通线上；第一半导体层，所述第一半导体层在所述第一栅极绝缘层上与所述选通线交叉；第二栅极绝缘层，所述第二栅极绝缘层位于所述第一半导体层上；第二半导体层，所述第二半导体层在所述第二栅极绝缘层上与所述选通线交叉；中间绝缘层，所述中间绝缘层位于所述第二半导体层上；数据线，所述数据线在所述中间绝缘层上连接到所述第一半导体层；以及漏极，所述漏极在所述中间绝缘层上连接到所述第二半导体层。

Description

液晶显示器
技术领域
本公开涉及具有补偿薄膜晶体管的超高分辨率液晶显示器。具体地，本公开涉及一种用于确保其中包括用于对驱动像素的薄膜晶体管的导通/截止特性进行补偿的附加薄膜晶体管的超高分辨率液晶显示器的高孔径比的像素结构。
背景技术
如今，随着信息社会的发展，对用于表示信息的显示器的需求不断增加。因此，开发了各种平板显示器(或FPD)来克服阴极射线管(或CRT)的许多缺点(诸如笨重和庞大)。平板显示装置包括液晶显示装置(或LCD)、场发射显示器(或FED)、等离子体显示面板(或PDP)、有机发光显示装置(或OLED)和电泳显示装置(或ED)。
平板显示器的显示面板可包括薄膜晶体管基板，其具有分配在按照矩阵方式排列的每个像素区域中的薄膜晶体管。例如，液晶显示装置通过使用电场控制液晶层的透光率来表示视频数据。根据电场方向，LCD可分为两大类：一类是垂直电场型LCD，另一类是水平电场型LCD。
对于垂直电场型LCD，形成在上基板上的公共电极和形成在下基板上的像素电极彼此面对，以形成其方向与基板表面垂直的电场。设置在上基板与下基板之间的扭曲向列(TN)液晶层由垂直电场驱动。虽然垂直电场型LCD具有较高孔径比的优点，但是它具有约90度的较窄视角的缺点。
对于水平电场型LCD，公共电极和像素电极平行地形成在同一基板上。设置在上基板与下基板之间的液晶层按照面内切换(或IPS)模式通过与基板表面平行的电场来驱动。与垂直电场型LCD相比，水平电场型LCD具有超过160度的更宽的视角和更快的响应速度的优点。然而，水平电场型LCD可具有诸如低孔径比和背光的低透光率这样的缺点。
在IPS模式LCD中，例如，为了形成面内电场，可使公共电极与像素电极之间的间隙大于上基板与下基板之间的间隙(或单元间隙)，并且为了获得足够的电场强度，公共电极和像素电极可包括具有特定宽度的条状图案。在IPS模式LCD的像素电极与公共电极之间，形成与基板水平的电场。然而，在像素电极和公共电极的正上方不存在电场。也就是说，设置在像素电极和公共电极的正上方的液晶分子没有被驱动，而是保持初始状态(初始取向方向)。由于初始状态下的液晶分子不能适当地控制透光率，所以可使孔径比和照度劣化。
为了解决IPS模式LCD的这些缺点，已经提出了由边缘电场驱动的边缘场切换(或FFS)型LCD。FFS型LCD包括其间具有绝缘层的公共电极和像素电极。像素电极和公共电极垂直交叠。在其它方式中，像素电极和公共电极彼此不交叠，而是以设置地比上基板与下基板之间的间隙更窄的间隙分离。因此，在公共电极和电极之间的空间中以及在这些电极上方形成具有抛物线形状的边缘电场。因此，设置在上基板与下基板之间的大多数液晶分子都由该边缘场驱动。结果，可提高孔径比和正面照度。
图1是例示根据现有技术的边缘场型液晶显示器中包括的具有氧化物半导体层的薄膜晶体管基板的平面图。图2是例示根据现有技术的通过沿着线I-I'截取的图1的薄膜晶体管基板的结构的截面图。
图1和图2所示的具有金属氧化物半导体层的薄膜晶体管基板包括在下基板SUB上彼此交叉的其间具有栅极绝缘层GI的选通线GL和数据线DL，以及形成在每个交叉部分处的薄膜晶体管T。通过选通线GL和数据线DL的交叉结构，限定像素区域。在像素区域中，形成在其间具有第二钝化层PAS2的像素电极PXL和公共电极COM，以形成边缘电场。像素电极PXL可具有与像素区域对应的矩形形状，而公共电极COM可具有以预定距离并行的多个段。
公共电极COM连接到与选通线GL平行设置的公共线CL。公共电极COM经由公共线CL被提供以参考电压(或“公共电压”)。
响应于提供给选通线GL的选通信号，薄膜晶体管T将经由数据线DL提供的像素信号提供到像素电极PXL并保持该信号。为此，薄膜晶体管T包括从选通线GL伸出的栅极G、从数据线DL伸出的源极S、面向源极S并连接像素电极PXL的漏极D以及半导体层SE。半导体层SE具有与栅极绝缘层GI上的栅极G交叠并被限定在源极S与漏极D之间的(半导体)沟道区域A。
半导体层SE包括多晶硅材料。将半导体层SE中与栅极G交叠的中间部分限定为沟道区域A。多晶半导体材料的除了沟道区域A之外的其它区域通过等离子体处理被导体化；分别地，一个区域经由源极接触孔SH与源极S接触，而另一区域经由漏极接触孔DH与漏极D接触。多晶半导体层SE包括与源极S接触的源极区域SA、与漏极D接触的漏极区域DA以及在源极区域SA和漏极区域DA之间的与栅极G交叠的沟道区域A。
对于边缘场切换型LCD，像素电极PXL与公共电极COM交叠。存储电容形成在该交叠区域处。因此，为了对存储电容进行完全充电，薄膜晶体管具有用于控制高电流量的特性。对于边缘场型LCD，考虑到性能和条件，优选地，薄膜晶体管具有包含多晶半导体材料的顶栅结构。
参照图2，我们将说明具有多晶半导体材料的顶栅薄膜晶体管。首先在基板SUB上形成半导体层SE。在具有半导体层SE的基板SUB上沉积栅极绝缘层GI。在栅极绝缘层GI上形成与半导体层SE的中间部分交叠以限定沟道区域A的栅极G。
在栅极G上沉积覆盖基板SUB的整个表面的中间绝缘层IN。通过贯穿中间绝缘层IN和栅极绝缘层GI形成使半导体层SE的源极区域SA暴露的源极接触孔SH和使漏极区域DA暴露的漏极接触孔DH。在中间绝缘层IN上形成经由源极接触孔SH与源极区域SA接触的源极S和经由漏极接触孔DH与漏极区域DA接触的漏极D。
在顶栅型薄膜晶体管T上沉积覆盖基板SUB的整个表面的第一钝化层PAS1。通过贯穿第一钝化层PAS1形成使漏极D的一部分暴露的像素接触孔PH。
形成在第一钝化层PAS1上的像素电极PXL经由像素接触孔PH与漏极D接触。公共电极COM形成在覆盖像素电极PXL的第二钝化层PAS2上，以使得公共电极COM和像素电极PXL交叠。边缘电场形成在像素电极PXL与公共电极COM之间。此外，在交叠的像素电极PXL和公共电极COM之间的第二钝化层PAS2处，形成存储电容。在薄膜晶体管基板与滤色器基板之间沿水平方向排列的液晶材料的分子根据由边缘电场控制的液晶材料的介电各向异性旋转。像素区域处的透光率根据液晶分子的旋转量被改变，从而可表示灰度级。
包括多晶半导体材料的薄膜晶体管具有截止电流特征容易被劣化的特性。为了补偿恶化的截止电流特征，需要补偿薄膜晶体管。
在下文中，参照图3，我们将说明包括补偿薄膜晶体管的液晶显示器。图3是例示用于包括根据现有技术的补偿薄膜晶体管的液晶显示器的薄膜晶体管基板的平面图。
包括补偿薄膜晶体管的薄膜晶体管基板包括由下基板SUB上彼此交叉的选通线GL和数据线DL限定的多个像素区域。在每个像素区域中，形成彼此交叠并且在其间具有栅极绝缘层GI的像素电极PXL和公共电极COM，以用于形成边缘电场。像素电极PXL具有与像素区域对应的矩形形状，而公共电极COM具有彼此并行排列的多个段。
在每个像素区域处，设置至少一个薄膜晶体管T1。此外，设置用于对薄膜晶体管T1的截止电流特征进行补偿的补偿薄膜晶体管T2。薄膜晶体管T1的漏极D1与补偿薄膜晶体管T2的源极S2接触。
我们将说明关于具有串联连接的薄膜晶体管T1和补偿薄膜晶体管T2的薄膜晶体管基板的结构。在基板SUB上，通过沿水平(第一)方向行进的选通线GL与沿垂直(第二)方向行进的数据线DL的交叉结构限定多个像素区域。
薄膜晶体管T1的第一栅极G1从选通线GL向与像素区域相反的方向伸出。薄膜晶体管T1的第一源极S1从数据线DL向第一栅极G1伸出。半导体层SE从薄膜晶体管T1的一个端部(与第一源极S1连接的第一源极区域SA1)开始延伸到补偿薄膜晶体管T2的另一端部(与第二漏极D2连接的第二漏极区域DA2)。半导体层SE接连交叉薄膜晶体管T1的第一栅极G1和补偿薄膜晶体管T2的第二栅极G2。薄膜晶体管T1的第一漏极D1不由金属层形成。第一漏极区域DA1用作薄膜晶体管T1的第一漏极D1。第一漏极区域DA1是从与第一栅极G1交叠的第一沟道区域A1延伸的半导体层SE的某些部分，并且面向第一源极区域SA1。
补偿薄膜晶体管T2的第二栅极G2是选通线DL的某些部分。补偿薄膜晶体管T2的第二源极S2不由金属层形成。半导体层SE的从第一漏极区域DA1延伸的第二源极区域SA2用作补偿薄膜晶体管T2的第二源极S2。补偿薄膜晶体管T2的第二漏极D2连接到半导体层SE的第二漏极区域DA2。半导体层SE与第二栅极G2(选通线GL的某些部分)交叉，并延伸到像素区域。第二沟道区域A2与第二栅极G2交叠。第二漏极区域DA2从第二沟道区域A2延伸并面向第二源极区域SA2。
为了将薄膜晶体管T1串联连接到补偿薄膜晶体管T2，薄膜晶体管T1的第一栅极G1从选通线GL向位于下一行的相邻的像素区域延伸。半导体层SE从相邻的像素区域延伸到该像素区域。半导体层SE与第一栅极G1交叠，然后与第二栅极G2(选通线GL的某些部分)交叠。补偿薄膜晶体管T2的第二漏极D2连接到像素区域中形成的像素电极PXL。
在截面结构中，像素电极PXL与公共电极COM交叠，其间具有钝化层PAS。公共电极COM连接到与选通线GL平行的公共线。用于驱动液晶的公共电压(或低电平电压)通过公共线CL被提供给公共电极COM。在像素电极PXL与公共电极COM之间形成水平边缘电场。此外，存储电容形成在像素电极PXL与公共电极COM之间的交叠区域处。在薄膜晶体管基板与滤色器基板之间沿平面方向排列的液晶分子通过由水平边缘电场控制的介电各向异性旋转。透光率量、亮度根据液晶分子的旋转量被改变以表示灰度级。
对于具有300PPI(或每英寸像素)或更低分辨率的液晶显示器，像素区域具有相对大的尺寸，使得薄膜晶体管T1和补偿薄膜晶体管T2的尺寸比不会太高。此外，边缘场型液晶显示器在像素电极PXL与公共电极COM之间的交叠区域处形成存储电容，也不需要额外区域。因此，孔径比不会由于补偿薄膜晶体管的尺寸而过多地减小。
如图3所示的结构被应用于具有300PPI或更低分辨率的液晶显示器。补偿薄膜晶体管T2的第二栅极G2形成在选通线GL的某些部分处。薄膜晶体管T1和补偿薄膜晶体管T2与像素区域的面积比将保持在足够低的值以确保所需的孔径比。然而，对于具有300PPI或更高分辨率的液晶显示器，难以确保足够的孔径比和/或足够的最大亮度。
对于具有分辨率超过300PPI(甚至超过500PPI)的超高密度液晶显示器，像素区域的尺寸与具有300PPI或更低分辨率的液晶显示器相比明显降低。然而，为了维持适当的特性，没有减小薄膜晶体管T1和T2的尺寸。也就是说，对于超高密度液晶显示器，薄膜晶体管与像素区域的面积比明显增加。薄膜晶体管T1和T2的区域是非孔径区域，以使得这些区域成为降低孔径比的主要原因。需要一种新的结构来提高用于具有超过500PPI的分辨率的超高密度液晶显示器的孔径比。
发明内容
为了克服上述缺陷，本公开的目的在于提供一种液晶显示器，其包括用于对具有多晶半导体材料的薄膜晶体管的截止电流特性进行补偿的补偿薄膜晶体管。具体地，本公开的另一目的在于提供一种针对超过500PPI分辨率的超高密度并且针对具有多晶半导体材料的高孔径比的液晶显示器。
为了实现以上目的，本公开的一个实施方式提供一种超高密度液晶显示器，该液晶显示器包括：选通线，所述选通线位于基板上；第一栅极绝缘层，所述第一栅极绝缘层位于所述选通线上；第一半导体层，所述第一半导体层在所述第一栅极绝缘层上与所述选通线交叉；第二栅极绝缘层，所述第二栅极绝缘层位于所述第一半导体层上；第二半导体层，所述第二半导体层在所述第二栅极绝缘层上与所述选通线交叉；中间绝缘层，所述中间绝缘层位于所述第二半导体层上；数据线，所述数据线在所述中间绝缘层上连接到所述第一半导体层；以及漏极，所述漏极在所述中间绝缘层上连接到所述第二半导体层。
在一些实施方式中，该液晶显示器还包括：平坦层，所述平坦层位于所述数据线和所述漏极上；公共电极，所述公共电极位于所述平坦层上；钝化层，所述钝化层位于所述公共电极上；以及像素电极，所述像素电极在所述钝化层上连接到所述漏极。
在一些实施方式中，所述第一半导体层包括：第一源极区域，所述第一源极区域连接到所述数据线；第一沟道区域，所述第一沟道区域与所述选通线交叠；以及第一漏极区域，所述第一漏极区域基于所述第一沟道区域面向所述第一源极区域。
在一些实施方式中，所述第二半导体层包括：第二源极区域，所述第二源极区域连接到所述第一漏极区域；第二沟道区域，所述第二沟道区域与所述选通线交叠；以及第二漏极区域，所述第二漏极区域基于所述第二沟道区域面向所述第二源极区域。
在一些实施方式中，所述第一半导体层具有与所述数据线平行且交叠的第一段形状，并且所述第二半导体层具有与所述第一半导体层交叠的第二段形状。
在一些实施方式中，所述漏极具有与所述数据线和所述选通线交叠的“L”形状。
在一些实施方式中，所述第一半导体层具有与所述数据线平行且交叠的第一段形状，并且所述第二半导体层具有围绕所述第一半导体层迂回的第二段形状。
在一些实施方式中，所述第一半导体层的一端连接到所述第二半导体层的另一端以形成“V”形状。
在一些实施方式中，所述漏极具有从第二漏极区域延伸到所述选通线的矩形形状。
本公开的另一实施方式提供一种液晶显示器，该液晶显示器包括：第一半导体层，所述第一半导体层位于基板上；绝缘层，所述绝缘层位于所述第一半导体层上；第二半导体层，所述第二半导体层位于所述绝缘层上；栅极，所述栅极与所述第一半导体层和所述第二半导体层的中心部分交叠；源极，所述源极连接到所述第一半导体层的第一区域；以及漏极，所述漏极连接到所述第二半导体层的第二区域，其中，所述第一半导体层的第二区域连接到所述第二半导体层的第一区域。
在一些实施方式中，该液晶显示器还包括：栅极绝缘层，所述栅极绝缘层位于所述第一半导体层下方；以及中间绝缘层，所述中间绝缘层位于所述第二半导体层上，其中，所述栅极被设置在所述栅极绝缘层下方，并且其中，所述源极和所述漏极被设置在所述中间绝缘层上。
在一些实施方式中，所述绝缘层包括依次层叠的第一绝缘层和第二绝缘层，所述栅极被设置在所述第一绝缘层与所述第二绝缘层之间，并且所述源极和所述漏极被设置在中间绝缘层上。
在一些实施方式中，该液晶显示器还包括中间绝缘层，所述中间绝缘层在所述第二半导体层上，并且所述绝缘层包括依次层叠的第一绝缘层和第二绝缘层，所述栅极被设置在所述第一绝缘层与所述第二绝缘层之间，并且，所述源极和所述漏极被设置在所述第二绝缘层上。
在一些实施方式中，该液晶显示器还包括：平坦层，所述平坦层位于所述源极和所述漏极上；公共电极，所述公共电极位于所述平坦层上；钝化层，所述钝化层位于所述公共电极上；以及像素电极，所述像素电极在所述钝化层上连接到所述漏极。在另一实施例中，栅极可由选通线与所述第一半导体层和所述第二半导体层的中间部分交叠的部分限定。
用于根据本公开的液晶显示器的薄膜晶体管基板包括在每个像素区域处用于补偿多晶半导体材料的截止特征的补偿薄膜晶体管，从而可提供质量更好的视频图像。根据本公开的液晶显示器具有用于使当每个像素区域中包括补偿薄膜晶体管时可引起的孔径比的减小最小化的结构。因此，本公开提供了用于确保超过300PPI或者甚至超过500PPI的超高密度液晶显示器的高孔径比的优点。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入本说明书中并构成本说明书的一部分，附图例示了本发明的实施方式，并且与本说明书一起用来解释本发明的原理。
图1是例示根据现有技术的边缘场型液晶显示器中包括的薄膜晶体管基板的平面图。
图2是例示根据现有技术的沿着线I-1'的图1的薄膜晶体管基板的结构的截面图。
图3是例示用于包括根据现有技术的补偿薄膜晶体管的液晶显示器的薄膜晶体管基板的平面图。
图4是例示根据本公开的第一实施方式的用于具有补偿薄膜晶体管的液晶显示装置的薄膜晶体管基板的平面图。
图5是例示沿切割线II-II'的图4所示的显示器的薄膜晶体管基板的截面图。
图6是例示根据本公开的第二实施方式的用于具有补偿薄膜晶体管的液晶显示装置的薄膜晶体管基板的平面图。
图7是例示沿切割线III-III'的图6所示的显示器的薄膜晶体管基板的截面图。
图8是例示根据本公开的第三实施方式的用于具有补偿薄膜晶体管的液晶显示装置的薄膜晶体管基板的平面图。
图9是例示沿切割线IV-IV'的用于图8所示的显示器的薄膜晶体管基板的截面图。
图10是例示根据本公开的第四实施方式的用于具有补偿薄膜晶体管的液晶显示装置的薄膜晶体管基板的截面图。
图11是例示根据本公开的第五实施方式的用于具有补偿薄膜晶体管的液晶显示装置的薄膜晶体管基板的截面图。
具体实施方式
参照附图，将描述本公开的优选实施方式。在详细描述中，相同的附图标记表示相同的元件。然而，本公开不受这些实施方式的限制，而是可在不改变技术精神的情况下应用于各种改变或修改。在下面的实施方式中，元件的名称是为了便于说明而选择的，并且可与实际名称不同。
<第一实施方式>
在下文中，参照图4和图5，将说明关于本公开的第一实施方式。图4是例示根据本公开的第一实施方式的用于具有补偿薄膜晶体管的液晶显示装置的薄膜晶体管基板的平面图。图5是例示沿切割线II-II'的图4所示的显示器的薄膜晶体管基板的截面图。图4和图5示出了用于具有补偿薄膜晶体管的超过400PPI的超高密度液晶显示器的薄膜晶体管基板。
根据本发明的第一实施方式的薄膜晶体管基板包括在基板SUB上由彼此交叉的其间具有中间绝缘层IN的选通线GL和数据线DL限定的多个像素区域。每个像素区域包括彼此交叠的其间具有第二钝化层PAS2的像素电极PXL和公共电极COM，以用于形成边缘电场。公共电极COM可被形成为覆盖大部分像素区域，而像素电极PXL可被形成为包括彼此平行排列的多个段(或指状物)。对于400PPI的高密度薄膜晶体管基板，像素尺寸小到使得像素电极可具有两个或三个段。
每个像素区域具有一个驱动薄膜晶体管T1。此外，像素区域包括用于对驱动薄膜晶体管T1的截止电流特性进行补偿的一个补偿薄膜晶体管T2。驱动薄膜晶体管T1的漏极连接到补偿薄膜晶体管T2的源极。
我们将详细说明驱动薄膜晶体管T1和补偿薄膜晶体管T2的串联连接。在基板SUB上，通过沿水平方向行进的选通线GL与沿垂直方向行进的数据线DL的交叉结构限定多个像素区域。
在第一实施方式中，为了增加孔径区域与像素区域的面积比，栅极没有被形成为从选通线伸出，而是使用选通线本身的某些部分来形成。也就是说，通过将半导体层SE与选通线的某些部分交叠来形成薄膜晶体管。
例如，半导体层SE具有与选通线GL交叉并与数据线DL平行交叠的第一段。半导体层SE的起始端与数据线DL接触。然后，将半导体层SE的第一段的与选通线GL的交叠部分限定为驱动薄膜晶体管T1的第一沟道区域A1。半导体层SE具有从第一段的末端弯曲到下一行像素区域的、与选通线GL平行的第二段。半导体层SE具有从第二段的末端弯曲到像素区域的、与选通线GL再次交叉且与数据线DL平行的第三段。然后，将半导体层SE的第三段的与选通线GL的交叠部分限定为补偿薄膜晶体管T2的第二沟道区域A2。
更详细地，半导体层SE形成在基板SUB上。半导体层SE包括与数据线DL的某些部分交叠设置的第一垂直段VS1。第一垂直段VS1与选通线GL交叉，并且基于选通线GL从上一行像素区域起始横跨到下一行像素区域。半导体层SE还包括从第一垂直段VS1延伸到下一行像素区域的水平段HS。半导体层SE还包括基于选通线GL从下一行像素区域延伸到上一行像素区域的、与水平段连接的第二垂直段VS2。第二垂直段VS2与选通线GL交叉。
在具有半导体层SE的基板SUB上，通过依次沉积栅极绝缘材料和栅极金属材料，然后对它们进行图案化来设置栅极绝缘层GI和选通线GL。选通线GL在每个像素区域具有与半导体层SE的两个交叠部分。将选通线GL的与半导体层SE的这两个交叠部分分别限定为第一栅极G1和第二栅极G2。详细地，将选通线GL的与半导体层SE的第一垂直段VS1的交叠部分限定为驱动薄膜晶体管T1的第一栅极G1。将选通线GL的与半导体层SE的第二垂直段VS2的交叠部分限定为补偿薄膜晶体管T2的第二栅极G2。
可将半导体层SE分为两个区域：一个区域被栅极绝缘层GI和选通线GL覆盖(或与其交叠)，另一区域被暴露。未被选通线GL覆盖的暴露区域通过掺杂或注入杂质材料而被导体化。结果，将半导体层SE的由选通线GL覆盖的区域限定为沟道区域A1和A2。详细地，将半导体层SE的与第一栅极G1的交叠部分限定为驱动薄膜晶体管T1的第一沟道区域A1。将半导体层SE的与第二栅极G2的交叠部分限定为补偿薄膜晶体管T2的第二沟道区域A2。
在包括具有栅极G1和G2的选通线GL的基板SUB的整个表面上沉积中间绝缘层IN。半导体层SE的导体化(未被选通线GL覆盖的)区域被限定为源极区域和漏极区域。详细地，将第一垂直段VS1的位于第一沟道区域A1上侧的起始部分限定为驱动薄膜晶体管T1的第一源极区域SA1。将第一垂直段VS1的位于第一沟道区域A1下侧的结束部分限定为驱动薄膜晶体管T1的第一漏极区域DA1。将第二垂直段VS2的位于第二沟道区域A2下侧的起始部分限定为补偿薄膜晶体管T2的第二源极区域SA2。将第二垂直段VS2的位于第二沟道区域A2上侧的结束部分限定为补偿薄膜晶体管T2的第二漏极区域DA2。水平段HS包括作为一个主体的驱动薄膜晶体管T1的第一漏极区域DA1和补偿薄膜晶体管T2的第二源极区域SA2。
中间绝缘层IN具有使驱动薄膜晶体管T1的第一源极区域SA1中的一部分暴露的源极接触孔SH和使补偿薄膜晶体管T2的第二漏极区域DA2的一部分暴露的漏极接触孔DH。在中间绝缘层IN上，由源-漏极金属材料制成的数据线DL被设置为与选通线GL交叉。为了减小非孔径区域的面积，不单独形成源极，而是将数据线DL的某些部分用于源极。详细地，数据线DL的经由源极接触孔SH与半导体层SE的第一垂直段VS1的接触部分为驱动薄膜晶体管T1的源极S1。另一方面，漏极D2被单独形成为经由漏极接触孔DH与补偿薄膜晶体管T2的第二漏极区域DA2接触。漏极D2设置在像素区域的下部。
在基板SUB的整个表面上沉积覆盖驱动薄膜晶体管T1和补偿薄膜晶体管T2的第一钝化层PAS1。在第一钝化层PAS1上形成覆盖基板SUB的整个表面的公共电极COM。优选地，公共电极COM覆盖基板SUB的大部分表面，以便使公共电极COM的表面电阻最小化并且将薄膜晶体管T1和T2与线路电屏蔽。更优选地，公共电极COM覆盖基板SUB的除了像素接触孔PH之外的大部分所有表面，像素接触孔PH用于将补偿薄膜晶体管T2的漏极D2连接到公共电极COM上方设置的像素电极PXL。
在公共电极COM上沉积覆盖基板SUB的整个表面的第二钝化层PAS2。通过对第二钝化层PAS2和第一钝化层PAS1进行图案化，形成使补偿薄膜晶体管T2的漏极D2的一部分暴露的像素接触孔PH。优选地，像素接触孔PH与漏极接触孔DH间隔开预定距离。经由像素接触孔PH连接到漏极D2的像素电极PXL设置在第二钝化层PAS2上。为了在公共电极COM与像素电极PXL之间形成边缘电场，优选地，像素电极PXL包括多个段。
根据第一实施方式的薄膜晶体管基板可应用于具有300PPI至400PPI分辨率的高密度液晶显示器。为了获得约400PPI分辨率，像素区域将会非常小。例如，用于像素电极PXL的段的数量将是2个或3个段。
根据第一实施方式的薄膜晶体管基板的结构通过减小非显示区域与像素区域的比率来适用于高密度液晶显示器。然而，在将第一实施方式的结构应用于具有500PPI以上且包括与驱动薄膜晶体管串联连接的补偿薄膜晶体管的超高密度液晶显示器方面存在限制。也就是说，需要一种适合具有500PPI至800PPI分辨率的超高密度液晶显示器的新结构。在下文中，我们提供一种使与像素区域相关联的非孔径区域比最小化的薄膜晶体管基板来建立具有500PPI至800PPI分辨率的超高密度液晶显示器。
<第二实施方式>
在下文中，参照图6和图7，我们将说明本公开的第二实施方式。图6是例示根据本公开的第二实施方式的用于具有补偿薄膜晶体管的液晶显示装置的薄膜晶体管基板的平面图。图7是例示沿切割线III-III'的图6所示的显示器的薄膜晶体管基板的截面图。
参照图6，根据本公开的第二实施方式的薄膜晶体管基板包括设置在基板SUB上的选通线GL和数据线DL。选通线GL在基板SUB上沿水平(第一)方向行进。数据线DL在基板SUB上沿垂直(第二)方向行进。
通过多条数据线DL和多条选通线GL的交叉结构以矩阵方式来限定多个像素区域。每个像素区域包括第一薄膜晶体管T1、第二薄膜晶体管T2和像素电极PXL。这里，第一薄膜晶体管T1和第二薄膜晶体管T2中的任一个是用于驱动像素电极PXL的驱动薄膜晶体管，而另一个是用于补偿驱动薄膜晶体管的补偿薄膜晶体管。
沿着一条数据线DL，在选通线GL与数据线DL交叉的位置处设置第一薄膜晶体管T1和第二薄膜晶体管T2。详细地，第一薄膜晶体管T1包括具有与选通线GL交叉的段形状的第一半导体层SE1。第二薄膜晶体管T2包括具有与选通线GL交叉的段形状的第二半导体层SE2。第一半导体层SE1和第二半导体层SE2彼此交叠。
更详细地，第一半导体层SE1具有与数据线DL交叠并平行的垂直段。第一半导体层SE1具有从选通线GL的上部位置开始、与选通线GL交叉并且结束于选通线GL的下部位置的段。位于选通线GL上方的起始端连接到数据线DL。
第一半导体层SE1的与选通线GL的交叠部分被限定为第一沟道区域A1。选通线GL的与第一沟道区域A1的交叠部分被限定为第一栅极G1。第一半导体层SE1的从第一沟道区域A1延伸到选通线GL的上部区域的上部被限定为第一源极区域SA1。数据线DL的与第一源极区域SA1接触的部分被限定为源极S。也就是说，源极S不是从数据线DL伸出的，而是将数据线DL中的某些部分用作源极。第一半导体层SE1的从第一沟道区域A1延伸到选通线GL的下部区域的下部被限定为第一漏极区域DA1。第一薄膜晶体管T1包括源极S、第一源极区域SA1、第一沟道区域A1、第一栅极G1和第一漏极区域DA1。
第二半导体层SE2也具有与数据线DL交叠并平行的垂直段。第二半导体层SE2具有从选通线GL的下部位置开始、与选通线GL交叉并结束于选通线GL的上部位置的段。
第二半导体层SE2的与选通线GL的交叠区域被限定为第二沟道区域A2。选通线GL的与第二沟道区域A2的交叠区域被限定为第二栅极G2。第二半导体层SE2的从第二沟道区域A2到选通线GL的下部区域的延伸区域被限定为第二源极区域SA2。第二半导体层SE2的从第二沟道区域A2到选通线GL的上部区域的延伸区域被限定为第二漏极区域DA2。漏极D与第二漏极区域DA2连接。第二薄膜晶体管T2包括第二源极区域SA2、第二沟道区域A2、第二栅极G2、第二漏极区域DA2和漏极D。
漏极D可具有与数据线DL和选通线GL交叠的“L”形状。因为漏极D与数据线DL和选通线GL交叠，所以确保了孔径区域在像素区域中具有最大面积比。
在像素区域处，设置漏极D和像素电极PXL。例如，像素电极PXL可包括彼此平行设置的多个段。在平面图中未示出，可以在基板SUB上沉积覆盖基板SUB的大部分表面的公共电极。在这种情况下，公共电极COM可设置在像素区域PXL的下方。在其它方式中，公共电极COM可包括彼此平行设置的多个段。在这种情况下，像素电极PXL可设置在公共电极COM的下方，并具有与像素区域对应的矩形形状。
参照图7，将说明根据本公开的第二实施方式的液晶显示器的薄膜晶体管基板的截面结构。在基板SUB上设置第一栅极G1。第一栅极G1不是从选通线GL伸出的，而是将选通线GL的一部分作为第一栅极G1。第一栅极G1也被用作第二栅极G2。也就是说，第一栅极G1和第二栅极被限定为选通线GL的相同部分。
在第一栅极G1上沉积覆盖基板SUB的整个表面的第一栅极绝缘层GI1。在第一栅极绝缘层GI1上设置第一半导体层SE1。第一半导体层SE1具有与第一栅极G1交叉的段形状。将第一半导体层SE1的与第一栅极G1的交叠部分限定为第一沟道区域A1。将从第一沟道区域A1延伸的一个侧部限定为第一源极区域SA1，将从第一沟道区域A1延伸的另一侧部限定为第一漏极区域DA1。
在第一半导体层SE1上沉积覆盖基板SUB的整个表面的第二栅极绝缘层GI2。第二栅极绝缘层GI2具有用于使第一漏极区域DA1中的一部分暴露的源-漏极接触孔SDH。在第二栅极绝缘层GI2上设置第二半导体层SE2。第二半导体层SE2具有与第二栅极G2交叉的形状。这里，第二栅极G2也是第一栅极G1。
也就是说，相同的栅极作为第一半导体层SE1和第二半导体层SE2的栅极元件。将第二半导体层SE2的与第二栅极G2的交叠部分限定为第二沟道区域A2。将从第二沟道区域A2延伸的一个侧部限定为第二源极区域SA2，将从第二沟道区域A2延伸的另一侧部限定为第二漏极区域DA2。第二源极区域SA2经由源-漏极接触孔SDH与第一漏极区域DA1接触。
在第二半导体层SE2上沉积覆盖基板SUB的整个表面的中间绝缘层IN。中间绝缘层IN具有用于使第二漏极区域DA2中的一部分暴露的漏极接触孔DH。此外，通过贯穿中间绝缘层IN和第二栅极绝缘层GI2形成源极接触孔SH，以用于使第一源极区域SA1中的一部分暴露。
在中间绝缘层IN上形成数据线DL和漏极D。数据线DL经由源极接触孔SH与第一源极区域SA1接触。将数据线DL的与第一源极区域SA1的接触部分限定为源极S。漏极D经由漏极接触孔DH与第二漏极区域DA2接触。也就是说，第一薄膜晶体管T1串联连接到第二薄膜晶体管T2。此外，由于第一薄膜晶体管T1和第二薄膜晶体管T2在截面图中以其间具有第二栅极绝缘层GI2的方式垂直交叠，所以它们在平面图中设置在相同的区域内。
在数据线DL和漏极D上沉积覆盖基板SUB的整个表面的平坦层PAC。平坦层PAC可包括有机材料。另外，平坦层PAC可包括依次层叠的具有无机材料的无机层和具有有机材料的有机层。在平坦层PAC处形成使漏极D的一部分暴露的像素接触孔PH。
在平坦层PAC上形成公共电极COM。公共电极COM可具有覆盖基板SUB的除了像素接触孔PH以外的大部分面积的片形状。在公共电极COM上沉积覆盖基板SUB的整个表面的钝化层PAS。钝化层具有像素接触孔PH。也就是说，通过在同一位置处贯穿平坦层PAC和钝化层PAS来形成像素接触孔PH。
在钝化层PAS上形成像素电极PXL。像素电极PXL经由像素接触孔PH与漏极D接触。像素电极PXL具有在像素区域内与公共电极COM交叠的多个段。在像素电极PXL与公共电极COM之间形成用于驱动液晶材料的边缘电场。
根据第二实施方式的液晶显示器的薄膜晶体管基板包括两个薄膜晶体管。由于包括用于驱动像素电极的薄膜晶体管和用于补偿元件的补偿薄膜晶体管，所以可获得优异的性能。由于这两个薄膜晶体管垂直层叠，可使像素区域内的薄膜晶体管的面积最小化。此外，薄膜晶体管被设置为与数据线交叠，以使得像素区域内的薄膜晶体管的面积可被最小化。因此，可使孔径比最大化。特别地，对于具有约800PPI分辨率的超高密度液晶显示器，像素区域非常小。如果薄膜晶体管设置在非常小的像素区域内，孔径比将具有低的值。然而，根据第二实施方式，由于薄膜晶体管被设置为与数据线交叠，所以孔径比可具有最大值。
<第三实施方式>
在下文中，参照图8和图9，我们将解释本公开的第三实施方式。图8是例示根据本公开的第三实施方式的用于具有补偿薄膜晶体管的液晶显示装置的薄膜晶体管基板的平面图。图9是例示沿切割线IV-IV'的用于图8所示的显示器的薄膜晶体管基板的截面图。
参照图8，根据第三实施方式的薄膜晶体管基板包括设置在基板SUB上的选通线GL和数据线DL。选通线GL在基板SUB上沿水平(第一)方向行进。数据线DL在基板SUB上沿垂直(第二)方向行进。
通过多条数据线DL和多条选通线GL的交叉结构以矩阵方式限定多个像素区域。每个像素区域包括第一薄膜晶体管T1、第二薄膜晶体管T2和像素电极PXL。这里，第一薄膜晶体管T1和第二薄膜晶体管T2中的任一个是用于驱动像素电极PXL的驱动薄膜晶体管，而另一个是用于补偿驱动薄膜晶体管的补偿薄膜晶体管。
沿着一条数据线DL，在选通线GL与数据线DL交叉的位置处设置第一薄膜晶体管T1和第二薄膜晶体管T2。详细地，第一薄膜晶体管T1包括具有与选通线GL交叉的段形状的第一半导体层SE1。第二薄膜晶体管T2包括具有与选通线GL交叉的段形状的第二半导体层SE2。第一半导体层SE1和第二半导体层SE2彼此不交叠，并且可形成“V”形状。
更详细地，第一半导体层SE1具有与数据线DL交叠且平行的垂直段。第一半导体层SE1具有从选通线GL的上部位置开始、与选通线GL交叠并且结束于选通线GL的下部位置的段。位于选通线GL上方的起始端连接到数据线DL。
第一半导体层SE1的与选通线GL的交叠部分被限定为第一沟道区域A1。选通线GL的与第一沟道区域A1的交叠部分被限定为第一栅极G1。第一半导体层SE1的从第一沟道区域A1延伸到选通线GL的上部区域的上部被限定为第一源极区域SA1。数据线DL的与第一源极区域SA1接触的部分被限定为源极S。也就是说，源极S不是从数据线DL伸出的，而是将数据线DL中的一部分用作源极。第一半导体层SE1的从第一沟道区域A1延伸到选通线GL的下部区域的下部被限定为第一漏极区域DA1。第一漏极区域DA1基于第一沟道区域A1面向第一源极区域SA1。第一薄膜晶体管T1包括源极S、第一源极区域SA1、第一沟道区域A1、第一栅极G1和第一漏极区域DA1。
第二半导体层SE2具有从数据线DL延伸到像素区域的倾斜段。详细地，第二半导体层SE2具有从选通线GL的下部位置开始，与选通线GL交叉并且结束于位于选通线GL的上部位置的像素区域内部的倾斜段。第二半导体层SE2具有用于围绕第一半导体层SE1迂回以使得第二沟道区域A2不与第一沟道区域A1交叠的倾斜段。
第二半导体层SE2的与选通线GL的交叠区域被限定为第二沟道区域A2。选通线GL的与第二沟道区域A2的交叠区域被限定为第二栅极G2。第二半导体层SE2的从第二沟道区域A2到选通线GL的下部区域的延伸区域被限定为第二源极区域SA2。第二半导体层SE2的从第二沟道区域A2到选通线GL的上部区域的延伸区域被限定为第二漏极区域DA2。漏极D与第二漏极区域DA2连接。第二薄膜晶体管T2包括第二源极区域SA2、第二沟道区域A2、第二栅极G2、第二漏极区域DA2和漏极D。
漏极D可具有从像素区域延伸到选通线GL以使得一个端部与选通线GL交叠的矩形形状。由于漏极D与选通线GL交叠，所以确保了孔径区域在像素区域中具有最大面积比。
在像素区域处，设置漏极D和像素电极PXL。例如，像素电极PXL可包括彼此平行设置的多个段。在平面图中未示出，可以在基板SUB上沉积覆盖基板SUB的大部分表面的公共电极。在这种情况下，公共电极COM可设置在像素区域PXL的下方。在其它方式中，公共电极COM可包括彼此平行设置的多个段。在这种情况下，像素电极PXL可设置在公共电极COM的下方，并具有与像素区域对应的矩形形状。
参照图9，我们将说明关于根据本公开的第三实施方式的用于液晶显示装置的薄膜晶体管基板的截面结构。在基板SUB上设置第一栅极G1和第二栅极G2。第一栅极G1和第二栅极G2不是从选通线GL伸出的，而是将选通线GL的某些部分分别作为第一栅极G1和第二栅极G2。
在第一栅极G1和第二栅极G2上沉积覆盖基板SUB的整个表面的第一栅极绝缘层GI1。在第一栅级绝缘层GI1上设置第一半导体层SE1。第一半导体层SE1具有与第一栅极G1交叉的段形状。将第一半导体层SE1的与第一栅极G1的交叠部分限定为第一沟道区域A1。将从第一沟道区域A1延伸的一个侧部限定为第一源极区域SA1，而将从第一沟道区域A1延伸的另一侧部限定为第一漏极区域DA1。
在第一半导体层SE1上沉积覆盖基板SUB的整个表面的第二栅极绝缘层GI2。第二栅极绝缘层GI2具有用于使第一漏极区域DA1的一部分暴露的源-漏极接触孔SDH。在第二栅极绝缘层GI2上设置第二半导体层SE2。第二半导体层SE2具有与第二栅极G2交叉的倾斜段形状。将第二半导体层SE2的与第二栅极G2的交叠部分限定为第二沟道区域A2。将从第二沟道区域A2延伸的一个侧部限定为第二源极区域SA2，而将从第二沟道区域A2延伸的另一侧部限定为第二漏极区域DA2。第二源极区域SA2经由源-漏极接触孔SDH与第一漏极区域DA1接触。
在第二半导体层SE2上沉积覆盖基板SUB的整个表面的中间绝缘层IN。中间绝缘层IN具有用于使第二漏极区域DA2中的一部分暴露的漏极接触孔DH。此外，通过贯穿中间绝缘层IN和第二栅极绝缘层GI2形成源极接触孔SH，以用于使第一源极区域SA1中的一部分暴露。
在中间绝缘层IN上形成数据线DL和漏极D。数据线DL经由源极接触孔SH与第一源极区域SA1接触。将数据线DL的与第一源极区域SA1的接触部分限定为源极S。漏极D经由漏极接触孔DH与第二漏极区域DA2接触。也就是说，第一薄膜晶体管T1串联连接到第二薄膜晶体管T2。
在数据线DL和漏极D上沉积覆盖基板SUB的整个表面的平坦层PAC。平坦层PAC可包括有机材料。另外，平坦层PAC可包括依次层叠的具有无机材料的无机层和具有有机材料的有机层。在平坦层PAC处形成使漏极D的一部分暴露的像素接触孔PH。
在平坦层PAC上形成公共电极COM。公共电极COM可具有覆盖基板SUB的除了像素接触孔PH以外的大部分面积的片形状。在公共电极COM上沉积覆盖基板SUB的整个表面的钝化层PAS。钝化层具有像素接触孔PH。也就是说，通过在同一位置处贯穿平坦层PAC和钝化层PAS来形成像素接触孔PH。
在钝化层PAS上形成像素电极PXL。像素电极PXL经由像素接触孔PH与漏极D接触。像素电极PXL具有与像素区域内的公共电极COM交叠的多个段。在像素电极PXL与公共电极COM之间形成用于驱动液晶材料的边缘电场。
根据第三实施方式的液晶显示器的薄膜晶体管基板包括两个薄膜晶体管。由于包括用于驱动像素电极的薄膜晶体管和用于补偿元件的补偿薄膜晶体管，所以可获得优异的性能。
在第三实施方式中，两个薄膜晶体管垂直层叠，但它们不交叠。与第二实施方式相比，用于薄膜晶体管的面积将稍大一些，使得孔径比稍低于第二实施方式的孔径比。然而，在第二实施方式中，由于两个沟道区域A1和A2与相同的选通线交叠，所以将形成大量的寄生电容。在第三实施方式中，由于第一沟道区域A1和第二沟道区域A2不交叠，所以将不形成寄生存储或寄生电容减少，从而可获得更好的薄膜晶体管性能。
根据第三实施方式，薄膜晶体管的特性可变稳定，并且通过减小像素区域中的非孔径区域可获得高孔径比。特别地，对于具有约800PPI分辨率的超高密度液晶显示器，可同时获得优异的性能和高孔径比。
<第四实施方式>
在上面的描述中，我们说明了关于薄膜晶体管的底栅结构。此外，我们说明了关于第一薄膜晶体管T1的第一栅极G1和第二薄膜晶体管T2的第二栅极G2被限定为同一选通线GL的某些部分。以下，我们将说明其它情况。这些结构特征可在截面图而非平面图上精确地区分。因此，为方便起见，我们将针对平面图使用图6和/或图8。下面我们将说明也可应用于第二实施方式和第三实施方式的情况。
参照图10，我们将说明本公开的第四实施方式。图10是例示根据本公开的第四实施方式的用于具有补偿薄膜晶体管的液晶显示装置的薄膜晶体管基板的截面图。
参照图10，在基板SUB上形成第一半导体层SE1。在第一半导体层SE1上沉积覆盖基板SUB的整个表面的第一栅极绝缘层GI1。在第一栅极绝缘层GI1上形成第一栅极G1。第一栅极G1不是从选通线GL伸出的，而是将选通线GL的某些部分作为第一栅极G1。第一栅极G1将被用作第二栅极G2。也就是说，选通线GL的相同部分将作为第一栅极G1和第二栅极G2。
第一半导体层SE1具有与第一栅极G1交叉的段形状。将第一半导体层SE1的与选通线GL的交叠部分限定为第一沟道区域A1。将第一半导体层SE1的从第一沟道区域A1延伸的一个侧部限定为第一源极区域SA1。将第一半导体层SE1的从第一沟道区域A1延伸的另一侧部限定为第一漏极区域DA1。
在第一栅极G1和第二栅极G2上沉积覆盖基板SUB的整个表面的第二栅极绝缘层GI2。通过贯穿第二栅极绝缘层GI2和第一栅极绝缘层GI1形成源-漏极接触孔SDH以使第一漏极区域DA1中的一部分暴露。在第二栅极绝缘层GI2上形成第二半导体层SE2。第二半导体层SE2具有与第一栅极G1和第二栅极G2交叉的段。
同一栅极对第一半导体层SE1和第二半导体层SE2执行栅极功能。将第二半导体层SE2的与第二栅极G2的交叠部分限定为第二沟道区域A2。将第二半导体层SE2的从第二沟道区域A2延伸的一个侧部限定为第二源极区域SA2。将第二半导体层SE2的从第二沟道区域A2延伸的另一侧部限定为第二漏极区域DA2。第二源极区域SA2经由源-漏极接触孔SDH与第一漏极区域DA1接触。
在第二半导体层SE2上沉积覆盖基板SUB的整个表面的中间绝缘层IN。通过贯穿中间绝缘层IN形成漏极接触孔DH，以使第二漏极区域DA2中的一部分暴露。此外，通过贯穿中间绝缘层IN、第二栅极绝缘层GI2和第一栅极绝缘层GI1形成源极接触孔SH，以使第一源极区域SA1中的一部分暴露。
在中间绝缘层IN上形成数据线DL和漏极D。数据线DL经由源极接触孔SH与第一源极区域SA1接触。将数据线DL的与第一源极区域SA1的接触区域限定为源极S。漏极D经由漏极接触孔DH与第二漏极区域DA2接触。第二薄膜晶体管T2与第一薄膜晶体管T1串联连接。第一薄膜晶体管T1和第二薄膜晶体管T2垂直层叠，其间具有第二栅极绝缘层GI2和/或第一栅极绝缘层GI1。因此，在与用于一个薄膜晶体管的区域对应的区域内设置两个薄膜晶体管。
在数据线DL和漏极D上沉积覆盖基板SUB的整个表面的平坦层PAC。平坦层PAC可包括有机材料。另外，平坦层PAC可包括依次层叠的具有无机材料的无机层和具有有机材料的有机层。在平坦层PAC处形成使漏极D的一部分暴露的像素接触孔PH。
在平坦层PAC上形成公共电极COM。公共电极COM可具有覆盖基板SUB的除了像素接触孔PH以外的大部分面积的片形状。在公共电极COM上沉积覆盖基板SUB的整个表面的钝化层PAS。钝化层具有像素接触孔PH。也就是说，通过在同一位置处贯穿平坦层PAC和钝化层PAS形成像素接触孔PH。
在钝化层PAS上形成像素电极PXL。像素电极PXL经由像素接触孔PH与漏极D接触。像素电极PXL具有与像素区域内的公共电极COM交叠的多个段。在像素电极PXL与公共电极COM之间形成用于驱动液晶材料的边缘电场。
在第四实施方式中，我们提供选通线GL在横截面图中插入在第一半导体层SE1与第二半导体层SE2之间的结构。结果，第一薄膜晶体管T1具有顶栅结构，而第二薄膜晶体管T2具有底栅结构。
<第五实施方式>
参照图11，我们将说明本公开的第五实施方式。图11是例示根据本公开的第五实施方式的用于具有补偿薄膜晶体管的液晶显示装置的薄膜晶体管基板的截面图。
参照图11，在基板SUB上形成第一半导体层SE1。在第一半导体层SE1上沉积覆盖基板SUB的整个表面的第一栅极绝缘层GI1。第一栅极绝缘层GI1具有用于使第一半导体层SE1中的一部分暴露的源-漏极接触孔SDH。
在第一栅极绝缘层GI1上形成第二半导体层SE2。第二半导体层SE2经由源-漏极接触孔SDH与第一半导体层SE1接触。在第二半导体层SE2上沉积覆盖基板SUB的整个表面的第二栅极绝缘层GI2。
在第二栅极绝缘层GI2上形成选通线GL。如在第二实施方式(图6)或第三实施方式(图8)中所说明的，选通线GL与第一半导体层SE1和第二半导体层SE2交叉。将选通线GL的与第一半导体层SE1的交叠部分限定为第一栅极G1。将选通线GL的与第二半导体层SE2的交叠部分限定为第二栅极G2。
第一栅极G1和第二栅极G2不是从选通线GL伸出的，而是将选通线GL的一部分作为第一栅极G1和第二栅极G2。当选通线GL的同一部分可与第一半导体层SE1和第二半导体层SE2交叠时，第一栅极G1与第二栅极G2相同。另外，选通线GL的两个部分可分别与第一半导体层SE1和第二半导体层SE2交叠。
将第一半导体层SE1的与第一栅极G1的交叠部分限定为第一沟道区域A1。将从第一沟道区域A1延伸的一个侧部限定为第一源极区域SA1，而将从第一沟道区域A1延伸的另一侧部限定为第一漏极区域DA1。将第二半导体层SE2的与第二栅极G2的交叠部分限定为第二沟道区域A2。将从第二沟道区域A2延伸的一个侧部限定为第二源极区域SA2，而将从第二沟道区域A2延伸的另一侧部限定为第二漏极区域DA2。第二源极区域SA2经由源-漏极接触孔与第一漏极区域DA1接触。
在包括第一栅极G1和第二栅极G2的选通线GL上沉积覆盖基板SUB的整个表面的中间绝缘层IN。通过贯穿中间绝缘层IN和第二栅极绝缘层GI2形成使第二漏极区域DA2中的一部分暴露的漏极接触孔DH。此外，通过贯穿中间绝缘层IN、第二栅极绝缘层GI2和第一栅极绝缘层GI1形成源极接触孔SH，以使第一源极区域SA1中的一部分暴露。
在中间绝缘层IN上形成数据线DL和漏极D。数据线DL经由源极接触孔SH与第一源极区域SA1接触。将数据线DL的与第一源极区域SA1的接触区域限定为源极S。漏极D经由漏极接触孔DH与第二漏极区域DA2接触。第二薄膜晶体管T2与第一薄膜晶体管T1串联连接。第一薄膜晶体管T1和第二薄膜晶体管T2垂直层叠，其间具有第一栅极绝缘层GI1。因此，在与用于一个薄膜晶体管的区域对应的区域内设置两个薄膜晶体管。
在数据线DL和漏极D上沉积覆盖基板SUB的整个表面的平坦层PAC。平坦层PAC可包括有机材料。另外，平坦层PAC可包括依次层叠的具有无机材料的无机层和具有有机材料的有机层。在平坦层PAC处形成使漏极D的一部分暴露的像素接触孔PH。
在平坦层PAC上形成公共电极COM。公共电极COM可具有覆盖基板SUB的除了像素接触孔PH以外的大部分面积的片形状。在公共电极COM上沉积覆盖基板SUB的整个表面的钝化层PAS。钝化层具有像素接触孔PH。也就是说，通过在同一位置处贯穿平坦层PAC和钝化层PAS来形成像素接触孔PH。
在钝化层PAS上形成像素电极PXL。像素电极PXL经由像素接触孔PH与漏极D接触。像素电极PXL具有与像素区域内的公共电极COM交叠的多个段。在像素电极PXL与公共电极COM之间形成用于驱动液晶材料的边缘电场。
在第五实施方式中，选通线GL设置在第一半导体层SE1和第二半导体层SE2上方。结果，第一薄膜晶体管T1和第二薄膜晶体管T2具有顶栅结构。
在上述描述中，栅极是选通线的一部分。此外，第一栅极和第二栅极是选通线的某些部分。即使在图中未示出，如果需要，第一栅极和第二栅极中的任一个可被限定为选通线的一部分，而另一个可被形成为从选通线伸出。例如，第一栅极可以是选通线的一部分并且设置在第一半导体层的下方。此外，第二栅极可从选通线伸出并且设置在第二半导体层上。另外，第二栅极可被形成另一层，然后通过另一接触孔连接到选通线。
虽然已经参照附图详细描述了本发明的实施方式，但是本领域技术人员将理解的是，在不改变本发明的技术精神或基本特征的情况下，可按照其它具体形式来实现本发明。因此，应当注意，前述实施方式在所有方面仅仅是说明性的，而不应该被解释为限制本发明。本发明的范围由所附权利要求而不是本发明的详细描述来限定。在权利要求的含义和范围内作出的所有变化或修改或其等同物应该被解释为落在本发明的范围内。

Claims (19)

1.一种液晶显示器，该液晶显示器包括：
选通线，所述选通线位于基板上；
第一栅极绝缘层，所述第一栅极绝缘层位于所述选通线上；
第一半导体层，所述第一半导体层在所述第一栅极绝缘层上与所述选通线交叉；
第二栅极绝缘层，所述第二栅极绝缘层位于所述第一半导体层上；
第二半导体层，所述第二半导体层在所述第二栅极绝缘层上与所述选通线交叉；
中间绝缘层，所述中间绝缘层位于所述第二半导体层上；
数据线，所述数据线在所述中间绝缘层上连接到所述第一半导体层；以及
漏极，所述漏极在所述中间绝缘层上连接到所述第二半导体层，
其中，所述选通线中与所述第一半导体层交叠的部分和所述选通线中与所述第二半导体层交叠的部分构成栅极。
2.根据权利要求1所述的液晶显示器，该液晶显示器还包括：
平坦层，所述平坦层位于所述数据线和所述漏极上；
公共电极，所述公共电极位于所述平坦层上；
钝化层，所述钝化层位于所述公共电极上；以及
像素电极，所述像素电极在所述钝化层上连接到所述漏极。
3.根据权利要求1所述的液晶显示器，其中，所述第一半导体层包括：
第一源极区域，所述第一源极区域连接到所述数据线；
第一沟道区域，所述第一沟道区域与所述选通线交叠；以及
第一漏极区域，所述第一漏极区域基于所述第一沟道区域面向所述第一源极区域。
4.根据权利要求3所述的液晶显示器，其中，所述第二半导体层包括：
第二源极区域，所述第二源极区域连接到所述第一漏极区域；
第二沟道区域，所述第二沟道区域与所述选通线交叠；以及
第二漏极区域，所述第二漏极区域基于所述第二沟道区域面向所述第二源极区域。
5.根据权利要求1所述的液晶显示器，
其中，所述第一半导体层具有与所述数据线平行且交叠的第一段形状，并且
其中，所述第二半导体层具有与所述第一半导体层交叠的第二段形状。
6.根据权利要求5所述的液晶显示器，其中，所述漏极具有与所述数据线和所述选通线交叠的“L”形状。
7.根据权利要求1所述的液晶显示器，
其中，所述第一半导体层具有与所述数据线平行且交叠的第一段形状，并且
其中，所述第二半导体层具有第二段形状，以使得所述选通线中与所述第一半导体层交叠的部分和所述选通线中与所述第二半导体层交叠的部分不彼此交叠。
8.根据权利要求7所述的液晶显示器，
其中，所述第一半导体层的一端连接到所述第二半导体层的另一端以形成“V”形状。
9.根据权利要求7所述的液晶显示器，
其中，所述第一半导体层包括：
第一源极区域，所述第一源极区域连接到所述数据线；
第一沟道区域，所述第一沟道区域与所述选通线交叠；以及
第一漏极区域，所述第一漏极区域基于所述第一沟道区域面向所述第一源极区域，
其中，所述第二半导体层包括：
第二源极区域，所述第二源极区域连接到所述第一漏极区域；
第二沟道区域，所述第二沟道区域与所述选通线交叠；以及
第二漏极区域，所述第二漏极区域基于所述第二沟道区域面向所述第二源极区域，并且
其中，所述漏极具有从第二漏极区域延伸到所述选通线的矩形形状。
10.一种液晶显示器，该液晶显示器包括：
第一半导体层，所述第一半导体层位于基板上；
绝缘层，所述绝缘层位于所述第一半导体层上；
第二半导体层，所述第二半导体层位于所述绝缘层上；
栅极，所述栅极与所述第一半导体层和所述第二半导体层的中心部分交叠；
源极，所述源极连接到所述第一半导体层的第一区域；以及
漏极，所述漏极连接到所述第二半导体层的第二区域，
其中，所述第一半导体层的第二区域连接到所述第二半导体层的第一区域，
其中，所述栅极由选通线中与所述第一半导体层和所述第二半导体层的中心部分交叠的部分限定。
11.根据权利要求10所述的液晶显示器，该液晶显示器还包括：
栅极绝缘层，所述栅极绝缘层位于所述第一半导体层下方；以及
中间绝缘层，所述中间绝缘层位于所述第二半导体层上，
其中，所述栅极被设置在所述栅极绝缘层下方，并且
其中，所述源极和所述漏极被设置在所述中间绝缘层上。
12.根据权利要求10所述的液晶显示器，该液晶显示器还包括：
中间绝缘层，所述中间绝缘层位于所述第二半导体层上，
其中，所述绝缘层包括依次层叠的第一绝缘层和第二绝缘层，
其中，所述栅极被设置在所述第一绝缘层与所述第二绝缘层之间，并且
其中，所述源极和所述漏极被设置在中间绝缘层上。
13.根据权利要求10所述的液晶显示器，该液晶显示器还包括：
中间绝缘层，所述中间绝缘层位于所述第二半导体层上，
其中，所述中间绝缘层包括依次层叠的第一绝缘层和第二绝缘层，
其中，所述栅极被设置在所述第一绝缘层与所述第二绝缘层之间，并且
其中，所述源极和所述漏极被设置在所述第二绝缘层上。
14.根据权利要求10所述的液晶显示器，该液晶显示器还包括：
平坦层，所述平坦层位于所述源极和所述漏极上；
公共电极，所述公共电极位于所述平坦层上；
钝化层，所述钝化层位于所述公共电极上；以及
像素电极，所述像素电极在所述钝化层上连接到所述漏极。
15.一种液晶显示器，该液晶显示器包括：
第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层位于基板上；
栅极绝缘层，所述栅极绝缘层位于所述第一半导体层和所述第二半导体层上；
选通线，所述选通线位于所述栅极绝缘层上；
中间绝缘层，所述中间绝缘层被设置在所述选通线上方；
数据线，所述数据线在所述中间绝缘层上连接到所述第一半导体层；
漏极，所述漏极在所述中间绝缘层上连接到所述第二半导体层，
其中，所述选通线分别与所述第一半导体层和所述第二半导体层交叉以形成第一栅极和第二栅极。
16.根据权利要求15所述的液晶显示器，该液晶显示器还包括：
平坦层，所述平坦层位于所述数据线和所述漏极上；
公共电极，所述公共电极位于所述平坦层上；
钝化层，所述钝化层位于所述公共电极上；以及
像素电极，所述像素电极在所述钝化层上连接到所述漏极。
17.根据权利要求15所述的液晶显示器，其中，所述第一半导体层包括：
第一源极区域，所述第一源极区域连接到所述数据线；
第一沟道区域，所述第一沟道区域与所述选通线交叠；以及
第一漏极区域，所述第一漏极区域基于所述第一沟道区域面向所述第一源极区域。
18.根据权利要求17所述的液晶显示器，其中，所述第二半导体层包括：
第二源极区域，所述第二源极区域连接到所述第一漏极区域；
第二沟道区域，所述第二沟道区域与所述选通线交叠；以及
第二漏极区域，所述第二漏极区域基于所述第二沟道区域面向所述第二源极区域。
19.根据权利要求18所述的液晶显示器，其中，所述第二源极区域和所述第一漏极区域形成在同一区域内。
CN201711043295.0A 2016-10-31 2017-10-31 液晶显示器 Active CN108020968B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0143999 2016-10-31
KR1020160143999A KR102652674B1 (ko) 2016-10-31 2016-10-31 초고 해상도 액정 표시장치

Publications (2)

Publication Number Publication Date
CN108020968A CN108020968A (zh) 2018-05-11
CN108020968B true CN108020968B (zh) 2020-11-13

Family

ID=60201378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711043295.0A Active CN108020968B (zh) 2016-10-31 2017-10-31 液晶显示器

Country Status (6)

Country Link
US (1) US10162207B2 (zh)
EP (1) EP3318924B1 (zh)
JP (2) JP6710192B2 (zh)
KR (1) KR102652674B1 (zh)
CN (1) CN108020968B (zh)
TW (1) TWI661255B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107845676A (zh) * 2017-10-23 2018-03-27 京东方科技集团股份有限公司 薄膜晶体管、阵列基板以及显示装置
KR102467465B1 (ko) * 2018-01-04 2022-11-16 삼성디스플레이 주식회사 수직 적층 트랜지스터, 이를 포함하는 표시 장치, 및 그 제조 방법
JP7202118B2 (ja) * 2018-09-26 2023-01-11 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
TWI691757B (zh) * 2019-01-08 2020-04-21 友達光電股份有限公司 畫素結構
CN110007509B (zh) * 2019-05-22 2022-07-19 合肥京东方显示技术有限公司 显示模组及显示装置
KR20210079701A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치
JP7474786B2 (ja) 2020-05-11 2024-04-25 京東方科技集團股▲ふん▼有限公司 ディスプレイパネルおよびディスプレイデバイス
TWI745115B (zh) * 2020-10-08 2021-11-01 友達光電股份有限公司 垂直邏輯閘結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251100A (ja) * 2006-03-20 2007-09-27 Epson Imaging Devices Corp 電気光学装置、電子機器および半導体装置
JP2009276508A (ja) * 2008-05-14 2009-11-26 Seiko Epson Corp 液晶装置及び電子機器
CN103915445A (zh) * 2012-12-31 2014-07-09 乐金显示有限公司 在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器
KR20160002551A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
CN105390504A (zh) * 2014-08-29 2016-03-09 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8049253B2 (en) * 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5154261B2 (ja) * 2008-02-26 2013-02-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP2011077424A (ja) * 2009-10-01 2011-04-14 Seiko Epson Corp 電気光学装置の製造方法
US10002968B2 (en) * 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
TW201338102A (zh) * 2012-03-14 2013-09-16 Wintek Corp 主動元件及主動元件陣列基板
KR102401432B1 (ko) * 2014-02-24 2022-05-26 엘지디스플레이 주식회사 표시장치
KR102312924B1 (ko) * 2015-04-08 2021-10-14 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251100A (ja) * 2006-03-20 2007-09-27 Epson Imaging Devices Corp 電気光学装置、電子機器および半導体装置
JP2009276508A (ja) * 2008-05-14 2009-11-26 Seiko Epson Corp 液晶装置及び電子機器
CN103915445A (zh) * 2012-12-31 2014-07-09 乐金显示有限公司 在每个像素具有补偿薄膜晶体管的超高分辨率液晶显示器
KR20160002551A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
CN105390504A (zh) * 2014-08-29 2016-03-09 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置

Also Published As

Publication number Publication date
EP3318924A1 (en) 2018-05-09
EP3318924B1 (en) 2020-01-01
CN108020968A (zh) 2018-05-11
TW201818133A (zh) 2018-05-16
US10162207B2 (en) 2018-12-25
US20180122832A1 (en) 2018-05-03
JP2020003808A (ja) 2020-01-09
TWI661255B (zh) 2019-06-01
KR20180049371A (ko) 2018-05-11
JP6907276B2 (ja) 2021-07-21
JP6710192B2 (ja) 2020-06-17
KR102652674B1 (ko) 2024-03-29
JP2018072840A (ja) 2018-05-10

Similar Documents

Publication Publication Date Title
CN108020968B (zh) 液晶显示器
US8325286B2 (en) Active matrix substrate and display device including the same
US8724061B2 (en) Pixel structure
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
US9310658B2 (en) Ultra high resolution liquid crystal display having a compensating thin film transistor at each pixel
US20070024770A1 (en) Liquid crystal display device and method of fabricating the same
JP4065645B2 (ja) アクティブマトリクス型液晶表示装置
US8125604B2 (en) Liquid crystal display device
CN108445685B (zh) 显示装置及其形成方法
CN107045236B (zh) 液晶显示设备
US20130100005A1 (en) LCD Panel and Method of Manufacturing the Same
KR102162755B1 (ko) 고 투과율을 갖는 고 해상도 액정표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102162754B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
CN114779541A (zh) 显示面板
US11201175B2 (en) Array substrate with capacitance forming portion to hold potential at electrode
KR20080098882A (ko) 액정 표시 장치
KR102346086B1 (ko) 보상용 박막 트랜지스터를 구비한 액정 표시장치
KR102278742B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
KR102593333B1 (ko) 초고 해상도 액정 표시장치
KR102202453B1 (ko) 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
US20050001944A1 (en) Method of stabilizing parasitic capacitance in an LCD device
CN115685628A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant