CN104867921B - 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置 - Google Patents

薄膜晶体管基板及利用该薄膜晶体管基板的显示装置 Download PDF

Info

Publication number
CN104867921B
CN104867921B CN201510087376.5A CN201510087376A CN104867921B CN 104867921 B CN104867921 B CN 104867921B CN 201510087376 A CN201510087376 A CN 201510087376A CN 104867921 B CN104867921 B CN 104867921B
Authority
CN
China
Prior art keywords
film transistor
layer
thin film
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510087376.5A
Other languages
English (en)
Other versions
CN104867921A (zh
Inventor
李瑛长
孙庚模
赵圣弼
朴帝薰
李昭珩
盧相淳
朴文镐
李成秦
高承孝
郑美真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104867921A publication Critical patent/CN104867921A/zh
Application granted granted Critical
Publication of CN104867921B publication Critical patent/CN104867921B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

本申请涉及一种在相同基板上具有两种不同类型的薄膜晶体管的薄膜晶体管基板及利用该薄膜晶体管基板的显示装置。本申请提出了一种薄膜晶体管基板，包括：基板；设置在基板的第一区域的第一薄膜晶体管，包括多晶硅多晶半导体层、在多晶硅多晶半导体层上的第一栅极电极、第一源极电极以及第一漏极电极；设置在基板的第二区域的第二薄膜晶体管，包括第二栅极电极、在第二栅极电极上的氧化物半导体层、第二源极电极以及第二漏极电极；氮化物层，设置在所述基板除第二区域外的区域上，并覆盖第一栅极电极；以及氧化物层，设置在第一栅极电极和第二栅极电极之上并在氧化物半导体层之下。

Description

薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
技术领域
本申请涉及一种在相同基板上具有两种不同类型的薄膜晶体管的薄膜晶体管基板及利用该薄膜晶体管基板的显示装置。
背景技术
如今，随着信息化社会的发展，针对用以显示信息的显示装置的需求正在增加。因此，开发了多种平板显示装置(或FPD)以克服阴极射线管(或CRT)的缺点，例如重量高及体积大。平板显示装置包括液晶显示装置(或LCD)、等离子显示面板(或PDP)、有机发光显示装置(或OLED)以及电泳显示装置(或ED)。
平板显示装置的显示面板可以包括在以矩阵方式排列的像素区域内设置有薄膜晶体管的薄膜晶体管基板。例如，液晶显示装置(或LCD)通过利用电场控制液晶层的光透射率以表现视频数据。有机发光二极管显示装置的以矩阵方式设置的每一像素中形成了有机发光二极管，因此有机发光二极管显示装置通过产生正确受控的光以表现视频数据。
作为自发光显示装置，有机发光二极管显示装置具有响应速度非常快、亮度非常高及视角大的优点。利用了能量效率优异的有机发光二极管的有机发光二极管显示装置(或OLED)可分为无源矩阵型的有机发光二极管显示装置(或PMOLED)和有源矩阵型的有机发光二极管显示装置(或AMOLED)。
随着个人用电子装置更为普遍，正在积极开发携带性及/或穿戴性的装置。为了将显示装置应用于携带用和/或可穿戴装置中，所述装置具有低消耗功率的特性。然而，利用目前为止开发的技术，在获得低消耗功率特性优异的装置方面存在有限制。
发明内容
为了克服上述缺陷，本申请的目的在于提供一种用于平板显示装置的薄膜晶体管基板，该薄膜晶体管基板在相同的基板上具有至少两种特性彼此不同的薄膜晶体管。本申请的另一目的在于提供一种用于平板显示装置的薄膜晶体管基板，该薄膜晶体管基板具有通过最优化的制造工艺及最少化的掩模工艺来形成的两种不同类型的薄膜晶体管。
为了实现所述目的，本申请提出一种薄膜晶体管基板，其包括：基板；设置在所述基板的第一区域的第一薄膜晶体管，包括多晶半导体层、在多晶半导体层上的第一栅极电极、第一源极电极以及第一漏极电极；设置在所述基板的第二区域的第二薄膜晶体管，包括第二栅极电极、在第二栅极电极上的氧化物半导体层、第二源极电极以及第二漏极电极；氮化物层，设置在所述基板除第二区域外的区域上，并覆盖第一栅极电极；以及氧化物层，设置在第一栅极电极和第二栅极电极之上并在氧化物半导体层之下。
在一实施例中，所述薄膜晶体管基板还包括覆盖所述多晶半导体层的栅极绝缘层。
在一实施例中，所述氮化物层和氧化物层的每一个都具有至的厚度。
在一实施例中，所述氮化物层设置在氧化物层之下。
在一实施例中，所述薄膜晶体管基板还包括在第一区域中设置在氮化物层和第一栅极电极之间的下氧化物层。
在一实施例中，所述氮化物层设置在氧化物层上。
而且，本申请提出一种薄膜晶体管基板，其包括：具有第一区域和第二区域的基板；设置在基板上的第一区域中且包括多晶半导体材料的第一半导体层；覆盖第一半导体层的栅极绝缘层；设置在栅极绝缘层上并与第一半导体层重叠的第一栅极电极；在第二区域中设置在栅极绝缘层上的第二栅极电极；氮化物层，设置在所述基板除第二区域外的区域上，并覆盖第一栅极电极；覆盖第一栅极电极和第二栅极电极的氧化物层；在第二区域中设置在氧化物层上的第二半导体层，所述第二半导体层包括氧化物半导体材料并与第二栅极电极重叠；设置在氧化物层上的第一源极电极和第一漏极电极；以及设置在第二半导体层上的第二源极电极和第二漏极电极。
在一实施例中，所述第一源极电极通过贯穿氧化物层、氮化物层和栅极绝缘层的源极接触孔连接到第一半导体层的一部分，所述第一漏极电极通过贯穿氧化物层、氮化物层和栅极绝缘层的漏极接触孔连接到第一半导体层的另一部分，所述第二源极电极接触第二半导体层的一部分，所述第二漏极电极接触第二半导体层的另一部分。
在一实施例中，所述氮化物层和氧化物层的每一个都具有至的厚度。
在一实施例中，所述氮化物层设置在氧化物层之下。
在一实施例中，所述薄膜晶体管基板还包括在第一区域中设置在氮化物层和第一栅极电极之间的下氧化物层。
在一实施例中，所述氮化物层设置在氧化物层上。
根据本申请的用于平板显示装置的薄膜晶体管基板和利用该薄膜晶体管基板的显示装置包括位于相同基板上的两种不同类型的薄膜晶体管，因此任意一种类型薄膜晶体管的缺点可以由另一类型的薄膜晶体管来弥补。特别是，由于包括具有低频驱动特性的薄膜晶体管，显示装置具有较少消耗功率的特性，可以应用于携带用及/或可穿戴装置。
附图说明
被包括用来提供对本申请的进一步理解且并入本申请且构成本申请的一部分的附图图解了本申请的实施方式，并与说明书一起用于解释本申请的原理。
在附图中：
图1是示出本申请的第一实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的结构的剖面图；
图2是示出制造本申请的第一实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的方法的流程图；
图3是示出本申请的第二实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的结构的剖面图；
图4是示出制造本申请的第二实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的方法的流程图；
图5是示出本申请的第三实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的结构的剖面图；
图6是示出制造本申请的第三实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的方法的流程图；
图7是示出本申请的第一应用例的显示装置的结构的框图；
图8是示出本申请的第二应用例的在边缘电场型液晶显示装置中包括的具有氧化物半导体层的薄膜晶体管基板的平面图；
图9是示出本申请的第二应用例的沿着图8中线I-I’剖开的薄膜晶体管基板的结构的剖面图；
图10是示出本申请的第三应用例的具有例如薄膜晶体管的有源开关元件的有源矩阵型有机发光二极管显示装置中的一个像素的结构的平面图；
图11是示出本申请的第三应用例的沿着图10中线II-II’剖开的有机发光二极管显示装置的结构的剖面图；
图12是示出本申请的第四应用例的有机发光二极管显示装置的结构的平面放大图；
图13是示出本申请的第四应用例的沿着图12中线III-III’剖开的有机发光二极管显示装置的结构的剖面图。
具体实施方式
以下，在说明书的全部范围之内，措辞“上”的含义包括“直接之上”和“间接之上”。当然，在说明书的全部范围之内，措辞“下”的含义包括“直接之下”和“间接之下”。
参照附图将对本申请的优选实施例进行说明。在整个说明书中，相同的附图标记表示相同的元素。然而，本申请不受这些实施例的限制，而是可以采用各种更改或变化而不改变技术精神。在以下实施例中，元素名称的选择是考虑到说明上的便利，其可能会与实际名称相异。
本申请的用于平板显示装置的薄膜晶体管基板包括位于同一基板上的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管设置于第一区域，所述第二薄膜晶体管设置于第二区域。基板可包括显示区域和非显示区域。在显示区域中以矩阵方式排列有多个像素区域。在一个像素区域中设置有显示元件。在围绕显示区域的非显示区域中设置有驱动元件，以驱动像素区域中的显示元件。
其中，第一区域可以是非显示区域，第二区域可以是显示区域的一些部分或者全部部分。在此情况下，第一薄膜晶体管和第二薄膜晶体管可相互远离地设置。或者，第一区域和第二区域均可包括于显示区域。特别是，在一个像素区域内设置有多个薄膜晶体管的情况下，第一薄膜晶体管和第二薄膜晶体管可相互靠近地设置。
由于多晶半导体材料的迁移率较高(100cm2/Vs以上)和能量消耗功率较低的特性，且其可靠性优异，因此多晶半导体材料适用于用以驱动显示元件的驱动IC，例如栅极驱动器及/或多工器(MUX)。此外，其可用于设置在有机发光二极管显示装置的像素区域内的驱动薄膜晶体管。由于氧化物半导体材料的关断电流(off current)小，因而适合于像素区域中开启(On)时间非常短且关断(Off)时间长的开关薄膜晶体管的沟道层。并且，由于关断电流小，像素电压的保持时间长，因而适合于需要低频驱动及/或低消耗功率的显示装置。通过设置两种不同类型的薄膜晶体管，本申请提供了一种对于可携带及/或可穿戴显示装置具有最佳功能和特性的薄膜晶体管基板。
当使用多晶半导体材料形成半导体层时，需要进行杂质注入工艺及高温处理工艺。相反，当使用氧化物半导体材料形成半导体层时，在相对低的温度下执行工艺。因此，优选首先形成在恶劣加温条件下执行工艺的多晶半导体层，而后形成氧化物半导体层。为此，在本申请中，具有多晶半导体材料的第一薄膜晶体管具有顶栅结构，具有氧化物半导体材料的第二薄膜晶体管具有底栅结构。
并且，在制造工艺上，多晶半导体材料具有大量空位(vacancy)，其特性会严重降低。因此需要执行氢化工艺来用氢粒子填充空位。另一方面，在氧化物半导体材料的情况下，空位可以起到载流子(carrier)的作用，因此需要执行热处理以在氧化物半导体材料中具有少量的空位。这些工艺，氢化工艺和热处理可在350～380℃温度条件下通过后续热处理工艺来执行。
为了执行氢化工艺，在多晶半导体材料上方需要含有大量氢粒子的氮化物层。由于用于沉积氮化物层的材料含有大量的氢，因此在沉积的氮化物层中也含有大量的氢粒子。通过热处理工艺，使氢粒子可以扩散到多晶半导体材料中。其结果是，多晶半导体层能够实现稳定化。在热处理工艺中，不应使过多量的氢粒子扩散到氧化物半导体材料中。因此，应在氮化物层和氧化物半导体材料之间设置氧化物层。而且，优选将氮化物层选择性沉积在除了沉积有氧化物半导体材料的区域之外的设置了多晶硅半导体材料的区域。其结果是，氧化物半导体材料可以实现稳定化而不会受到氢粒子的太多影响。
在下文中，为了说明上的便利，第一薄膜晶体管用于设置在非显示区域中的驱动IC，第二薄膜晶体管用于设置在显示区域的像素区域内的显示元件。但是，本申请并不仅限定于此。以有机发光二极管显示装置为例，第一薄膜晶体管和第二薄膜晶体管均可设置于显示区域的一个像素区域内。特别是，可将具有多晶半导体材料的第一薄膜晶体管使用于驱动薄膜晶体管，而将具有氧化物半导体材料的第二薄膜晶体管使用于开关薄膜晶体管。
<第一实施例>
参照图1对本申请的第一实施例进行说明。图1是示出本申请的第一实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的结构的剖面图。其中，为了说明上的便利，以能够清楚呈现出本申请的主要特征的剖面图为重点进行说明，而未使用平面图。
参照图1，第一实施例的用于平板显示装置的薄膜晶体管基板包括：设置在同一基板SUB上的第一薄膜晶体管T1和第二薄膜晶体管T2。第一及第二薄膜晶体管T1、T2可以彼此隔开地设置，也可以相对靠近地设置。或者，两个薄膜晶体管可相互重叠地设置。
基板SUB的整个表面上沉积有缓冲层BUF。根据情况，可不包括缓冲层BUF。或者，缓冲层BUF可具有多个层。在此，为了说明上的便利，以单层为例进行说明。并且，可在缓冲层BUF和基板SUB之间的所需区域处具有遮光层。可进一步设置遮光层以防止光流入到设置在遮光层上的薄膜晶体管的半导体层。
在缓冲层BUF上设置有第一半导体层A1。第一半导体层A1包括第一薄膜晶体管T1的沟道区域。沟道区域被定义为是第一栅极电极G1和第一半导体层A1之间的重叠区域。由于第一栅极电极G1与第一半导体层A1的中央部分重叠，第一半导体层A1的中央部分即成为沟道区域。沟道区域两侧扩展的两个区域掺杂有杂质，分别被定义为源极区域SA和漏极区域DA。
对于第一薄膜晶体管T1用于驱动IC的情况，优选使半导体层具有高速执行和较低消耗功率的特性。例如，可使用P-MOS型或N-MOS型薄膜晶体管，或者可将C-MOS型应用于第一薄膜晶体管T1。P-MOS、N-MOS及/或C-MOS型薄膜晶体管优选具有例如多晶硅(p-Si)的多晶半导体材料。并且，第一薄膜晶体管T1优选具有顶栅结构。
在具有第一半导体层A1的基板SUB的整个表面上沉积有栅极绝缘层GI。栅极绝缘层GI可以由氮化硅(SiNx)材料或氧化硅(SiOx)材料形成。为保证元件的稳定性及特性，栅极绝缘层GI优选具有的厚度。在栅极绝缘层GI由氮化硅(SiNx)形成的情况下，在制造工艺上可能会在栅极绝缘层GI内含有大量氢粒子。这些氢粒子可能会扩散到栅极绝缘层GI外部，因此栅极绝缘层GI优选以氧化硅材料形成。
在包括多晶硅材料的第一半导体层A1中，氢粒子扩散可表现出正面的效果。然而，在具有与第一薄膜晶体管T1不同材料的第二薄膜晶体管T2中，则会带来负面的效果。因此，在相互不同特性的至少两种薄膜晶体管形成于相同基板上SUB时，优选使用对半导体材料不构成特别影响的氧化硅(SiOx)形成栅极绝缘层GI。根据情况，可与第一实施例不同，使栅极绝缘层GI以厚度沉积。在此情况下，当由氮化硅(SiNx)形成栅极绝缘层GI时，氢粒子的扩散量可能会非常多。考虑到这些情况，栅极绝缘层GI优选是氧化物层，例如氧化硅(SiOx)。
在栅极绝缘层GI上设置有第一栅极电极G1和第二栅极电极G2。第一栅极电极G1设置在第一半导体层A1的中央部分上方。第二栅极电极G位于第二薄膜晶体管T2所设置之处。第一栅极电极G1和第二栅极电极G2在相同的层上以相同的材料、使用相同的掩模形成。因而能够简化制造工艺。
沉积第一中间绝缘层ILD1以覆盖第一及第二栅极电极G1、G2。除了设置有第二薄膜晶体管T2的第二区域以外，第一中间绝缘层ILD1优选地选择性覆盖设置有第一薄膜晶体管T1的第一区域。并且，第一中间绝缘层ILD1优选由例如氮化硅(SiNx)的氮化物层SIN形成。沉积氮化物层SIN以通过使氢粒子扩散进入多晶硅对具有多晶硅的第一半导体层A1执行氢化处理。
在选择性沉积于除了设置有第二薄膜晶体管T2的第二区域之外的设置有第一薄膜晶体管T1的第一区域上的氮化物层SIN上，沉积第二中间绝缘层ILD2以覆盖基板SUB的整个表面。第二中间绝缘层ILD2优选包括例如氧化硅(SiOx)材料的氧化物层SIO。由于完全覆盖氮化物层SIN，氧化物层SIO能够防止氮化物层SIN的氢粒子过多地扩散到第二薄膜晶体管T2的半导体材料。
优选使包括氮化物层SIN的第一中间绝缘层ILD1释放的氢扩散到栅极绝缘层GI下方的第一半导体层A1。相反，优选使氮化物层SIN释放的氢不会过多地扩散到栅极绝缘层GI上方的第二薄膜晶体管T2的半导体材料。因此，氮化物层SIN优选尽可能靠近栅极绝缘层GI沉积。特别是，氮化物层SIN选择性覆盖包括第一半导体层A1的第一薄膜晶体管T1，而不覆盖包括第二半导体层A2的第二薄膜晶体管T2。
考虑到制造工艺，第一及第二中间绝缘层ILD1、ILD2的总厚度优选为由此，第一中间绝缘层ILD1及第二中间绝缘层ILD2各自的厚度优选分别为并且，为使来自氮化物层SIN的大量氢粒子扩散到第一半导体层A1，但是所述氢粒子不会影响第二半导体层A2，作为第二中间绝缘层ILD2的氧化物层SIO的厚度优选比栅极绝缘层GI更厚。此外，作为第二中间绝缘层ILD2的氧化物层SIO是用以控制作为第一中间绝缘层ILD1的氮化物层SIN的氢扩散量，因此第二中间绝缘层ILD2的厚度优选比第一中间绝缘层ILD1更厚。
特别是，在具有氧化物层SIO的第二中间绝缘层ILD2上设置有与第二栅极电极G2重叠的第二半导体层A2。第二半导体层A2包括第二薄膜晶体管T2的沟道区域。在第二薄膜晶体管T2用于显示元件的情况下，第二半导体层A2优选具有适合于执行开关元件的特性。例如，第二半导体层A2优选包括氧化物半导体材料，例如铟镓锌氧化物(或IGZO)、铟镓氧化物(或IGO)或者铟锌氧化物(或IZO)。氧化物半导体材料具有以相对低的频率驱动显示装置的优点。由于这些特性，像素的像素电压保持时间长，因而适合用于需要低频驱动及/或低消耗功率的显示装置。对于具有氧化物半导体材料的薄膜晶体管，考虑到将两种不同类型的薄膜晶体管形成于同一基板上的结构，氧化物半导体薄膜晶体管优选具有底栅结构以确保元件的稳定性。
在第二半导体层A2和第二中间绝缘层ILD2上设置有源极-漏极电极。第一源极电极S1和第一漏极电极D1设置为越过第一栅极电极G1一定距离地相互面对。第一源极电极S1通过源极接触孔SH与第一半导体层A1一侧的源极区域SA连接。源极接触孔SH通过贯穿第一及第二中间绝缘层ILD1、ILD2及栅极绝缘层GI而暴露第一半导体层A1一侧的源极区域SA。第一漏极电极D1通过漏极接触孔DH与第一半导体层A1另一侧的漏极区域DA连接。漏极接触孔DH通过贯穿第一及第二中间绝缘层ILD1、ILD2及栅极绝缘层GI而暴露第一半导体层A1另一侧的漏极区域DA。
第二源极电极S2和第二漏极电极D2设置为越过第二栅极电极G2一定距离地相互面对并接触第二半导体层A2一侧和另一侧的上表面。第二源极电极S2与第二中间绝缘层ILD2的上表面及第二半导体层A2的一个上表面接触。第二漏极电极D2与第二中间绝缘层ILD2的上表面及第二半导体层A2的另一上表面接触。
在具有第一薄膜晶体管T1和第二薄膜晶体管T2的基板SUB整个表面上沉积有钝化层PAS。并且，通过对钝化层PAS进行图案化，可包括用以暴露第一漏极电极D1及/或第二漏极电极D2的接触孔。并且，在钝化层PAS上可包括与第一漏极电极D1及/或第二漏极电极D2连接的像素电极(或“有机发光二极管显示装置的阳极电极”)。在此，为了说明上的便利，仅对呈现出本申请的主要特征的薄膜晶体管的结构进行了图示和说明。
如上所述，根据本申请的第一实施例的用于平板显示装置的薄膜晶体管基板，具有包括多晶半导体材料的第一薄膜晶体管T1和包括氧化物半导体材料的第二薄膜晶体管T2位于相同基板SUB上的结构。特别是，第一薄膜晶体管T1的第一栅极电极G1和第二薄膜晶体管T2的第二栅极电极G2以相同的材料形成于相同的层上。
具有多晶半导体材料的第一薄膜晶体管T1的第一半导体层A1设置于第一栅极电极G1之下，而具有氧化物半导体材料的第二薄膜晶体管T2的第二半导体层A2设置于第二栅极电极G2之上。首先形成可以在相对较高温度条件下制造的第一半导体层A1。之后，后形成可以在相对较低温度条件下制造的第二半导体层A2。结果是，在整个制造工艺过程中，氧化物半导体材料没有暴露于高温条件。由于第一半导体层A1先于第一栅极电极G1而形成，第一薄膜晶体管T1具有顶栅结构。由于第二半导体层A2后于第二栅极电极G2而形成，第二薄膜晶体管T2具有底栅结构。
并且，在对包括氧化物半导体材料的第二半导体层A2进行热处理的工艺中，能够同时对包括多晶半导体材料的第一半导体层A1执行氢处理工艺。为此，优选使包括氮化物层SIN的第一中间绝缘层ILD1叠置于下层，使包括氧化物层SIO的第二中间绝缘层ILD2叠置于氮化物层SIN上。在制造工艺方面，需要对作为氮化物层SIN的第一中间绝缘层ILD1进行氢化，以将氢粒子扩散到第一半导体层A1内。并且，需要进行热处理以稳定化包括氧化物半导体材料的第二半导体层A2。可在沉积包括氮化层SIN的中间绝缘层ILD于第一半导体层A1上之后执行氢化工艺，可在形成第二半导体A2之后执行热处理。根据情况，可在形成第一中间绝缘层ILD1后执行氢化工艺。根据本申请的第一实施例，由于在作为第一中间绝缘层ILD1的氮化物层SIN和第二半导体层A2之间沉积有作为第二中间绝缘层ILD2的氧化物层SIO，能够防止氢粒子过多地扩散到包括氧化物半导体材料的第二半导体层A2。由此，在本申请的第一实施例中，在氧化物半导体材料的热处理中，可以同时执行氢化工艺。
此外，作为氮化物层SIN的第一中间绝缘层ILD1选择性沉积于设置有第一薄膜晶体管T1的第一区域上方。因此，包括氧化物半导体材料的第二薄膜晶体管T2设置为远离氮化物层SIN。其结果是，能够有效防止从氮化物层SIN释放的氢粒子扩散到第二半导体层A2。并且，由于作为氧化物层SIO的第二中间绝缘层ILD2覆盖了氮化物层SIN，因而能够更加有效地防止氮化物层SIN释放的氢粒子扩散到第二半导体层A2。
以下，参照图2，对在同一基板上包括两种不同薄膜晶体管的平板显示装置的薄膜晶体管基板的制造方法进行说明。图2是示出制造本申请的第一实施例的具有两种不同类型薄膜晶体管的薄膜晶体管基板的方法的流程图。
步骤S100，在基板SUB上沉积缓冲层BUF。虽未图示，在沉积缓冲层BUF之前，可在所需区域形成遮光层。
步骤S110，在缓冲层BUF上沉积非晶硅(a-Si)材料。执行结晶化工艺，将非晶硅层转化为多晶硅(poly-Si)。使用第一掩模工艺，对多晶硅层进行图案化以形成第一半导体层A1。
步骤S120，在具有第一半导体层A1的基板SUB整个表面上沉积例如氧化硅的绝缘材料，以形成栅极绝缘层GI。栅极绝缘层GI优选包括氧化硅。此处，栅极绝缘层GI的厚度优选为
步骤S200，在栅极绝缘层GI上沉积栅极金属材料。使用第二掩模工艺，对栅极金属层进行图案化以形成栅极电极。特别是，同时形成第一薄膜晶体管T1的第一栅极电极G1和第二薄膜晶体管T2的第二栅极电极G2。第一栅极电极G1设置为与第一半导体层A1的中心部分重叠。第二栅极电极G2设置于形成第二薄膜晶体管T2之处。
步骤S210，使用第一栅极电极G1作为掩模，将杂质材料掺入第一半导体层A1的一些部分，以定义出包括源极区域SA及漏极区域DA的掺杂区域。掺杂区域的具体制造工艺根据薄膜晶体管的类型，P-MOS型、N-MOS型及/或C-MOS型而稍微相异。以N-MOS型为例，可首先形成高密度掺杂区域，而后形成低密度掺杂区域。可以使用具有比第一栅极电极G1更大尺寸的第一栅极电极G1的光刻胶图案来定义高密度掺杂区域。去除光刻胶图案并使用第一栅极电极G1作为掩模，可在高密度掺杂区域和第一栅极电极G1之间定义出低密度掺杂区域(或LDD)。为了说明上的便利，未图示出杂质掺杂区域。
步骤S300，在具有第一栅极电极G1及第二栅极电极G2的基板SUB整个表面上沉积例如氮化硅材料的氮化物层SIN。在制造工艺过程中，氮化物层SIN包含大量的氢粒子。使用第三掩模工艺，对氮化物层SIN进行图案化以形成第一中间绝缘层ILD1。
步骤S310，在包括第一中间绝缘层ILD1的基板SUB的整个表面上，沉积由例如氧化硅(SiOx)的氧化物无机材料形成的第二中间绝缘层ILD2。考虑到制造工艺，中间绝缘层ILD的总厚度可以为其中，由于作为氮化物层SIN的第一中间绝缘层ILD1以扩散氢粒子为其目的，考虑到氢化程度，第一中间绝缘层ILD1优选具有的厚度。由于作为氧化物层SIO的第二中间绝缘层ILD2是用于防止氢粒子过多扩散到设置于第二中间绝缘层ILD2上方的第二半导体层A2，第二中间绝缘层ILD2优选具有的厚度。考虑到氢扩散效率和元件特性，可更好地选择及/或确定氧化物层SIO和氮化物层SIN的厚度。例如，为了防止氢粒子的过度扩散，第一中间绝缘层ILD1优选比第二中间绝缘层ILD2更薄。
步骤S400，在第二中间绝缘层ILD2上沉积氧化物半导体材料。并且，氧化物半导体材料优选直接沉积在作为氧化物层SIO的第二中间绝缘层ILD2上，以避免氧化物半导体材料与含有大量氢粒子的作为氮化物层SIN的第一中间绝缘层ILD1直接接触。氧化物半导体材料包括铟镓锌氧化物(或IGZO)、铟镓氧化物(或IGO)及铟锌氧化物(或IZO)中的至少一种。使用第四掩模工艺，对氧化物半导体材料进行图案化以形成第二半导体层A2。第二半导体层A2设置为与第二栅极电极G2重叠。
步骤S410，对具有第二半导体层A2的基板SUB进行后续热处理，以同时执行包括多晶硅的第一半导体层A1的氢化和包括氧化物半导体材料的第二半导体层A2的热处理。后续热处理工艺可在350℃至380℃的温度条件下执行。此时，作为氮化物层SIN的第一中间绝缘层ILD1中含有的大量氢粒子扩散到第一半导体层A1。然而，通过作为氧化物层SIO的第二中间绝缘层ILD2来限制及/或控制扩散到第二半导体层A2的氢粒子量。根据情况，第一半导体层A1的氢化工艺和第二半导体层A2的热处理工艺可分开执行。在此情况下，在形成第一中间绝缘层ILD1的步骤S300后首先执行氢化工艺，之后通过后续热处理工艺来执行第二半导体层A2的热处理。
步骤S500，使用第五掩模工艺，对第一中间绝缘层ILD1及第二中间绝缘层ILD2进行图案化，以形成暴露第一半导体层A1的一部分的源极接触孔SH和暴露第一半导体层A1的另一部分的漏极接触孔DH。所述接触孔SH和DH用于在以后连接源极-漏极电极与第一半导体层A1。
其中，步骤S400、步骤S410及步骤500可根据制造条件而改变其顺序。例如，可首先执行用以形成接触孔的步骤S500，之后执行用以形成第二半导体层A2的步骤S400，最后执行用于后续热处理的步骤S410。或者，可首先执行用以形成第二半导体层A2的步骤S400，之后执行用以形成接触孔的步骤S500，最后执行用于后续热处理的步骤S410。
步骤S600，在具有源极接触孔SH及漏极接触孔DH和第二半导体层A2的第二中间绝缘层ILD2上沉积源极-漏极金属材料。使用第六掩模工艺，对源极-漏极金属材料进行图案化以形成第一源极电极S1、第一漏极电极D1、第二源极电极S2及第二漏极电极D2。第一源极电极S1通过源极接触孔SH与第一半导体层A1的一个区域、源极区域SA接触。第一漏极电极D1通过漏极接触孔DH与第一半导体层A1的另一区域、漏极区域DA接触。第二源极电极S2与第二半导体层A2一侧的上表面接触。第二漏极电极D2与第二半导体层A2另一侧的上表面接触。
步骤S700，在具有源极-漏极电极的基板SUB整个表面上沉积钝化层PAS。虽未图示，对钝化层PAS进行图案化以形成用以暴露第一漏极电极D1及/或第二漏极电极D2的一些部分的接触孔。
<第二实施例>
以下，参照图3对本申请的第二实施例进行说明。图3是示出本申请的第二实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的结构的剖面图。
第二实施例的薄膜晶体管基板与第一实施例的薄膜晶体管基板基本相同。主要区别在于，第一中间绝缘层ILD1包括双层。特别是，第一中间绝缘层ILD1包括叠置在氮化物层SIN上的下氧化物层SIO2。
通过后续热处理工艺，氮化物层SIN中的氢粒子扩散到第一半导体层A1。考虑到氢化效率，氮化物层SIN优选具有的厚度。由于第一中间绝缘层ILD1的氧化物层SIO用以补偿在栅极电极G1和G2的图案化工艺过程中栅极绝缘层GI的表面受损情况，因此优选具有的厚度。特别是，由于作为氧化物层SIO的第二中间绝缘层ILD2是用以控制氢的扩散量，因此第二中间绝缘层ILD2的厚度优选比氮化物层SIN更厚。
在包括下氧化物层SIO2和氮化物层SIN的第一中间绝缘层ILD1上沉积有第二中间绝缘层ILD2。第一中间绝缘层ILD1选择性沉积于第一薄膜晶体管T1上方，而第二中间绝缘层ILD2沉积为覆盖基板SUB的整个表面。
第二中间绝缘层ILD2还起到第二薄膜晶体管T2的栅极绝缘层的功能。因此，如果第二中间绝缘层ILD2过厚，栅极电压可能会无法正常地施加到第二半导体层A2。因此，第二中间绝缘层ILD2优选具有的厚度。
考虑到如上所述的情况，优选使第一中间绝缘层ILD1的氧化物层SIO具有的厚度，使氮化物层SIN具有的厚度。此外，第二中间绝缘层ILD2优选具有的厚度。并且，栅极绝缘层GI优选具有的厚度。
由于其它要素与第一实施例相同，因此将省去详细的说明。以下，对制造本申请第二实施例的用于平板显示装置的薄膜晶体管基板的方法进行说明。在此，将省去无重要意义的重复说明。图4是示出制造本申请的第二实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的方法的流程图。
步骤S100，在基板SUB上沉积缓冲层BUF。
步骤S110，在缓冲层BUF上沉积非晶硅(a-Si)材料。执行结晶化工艺，将非晶硅层转化为多晶硅(poly-Si)。使用第一掩模工艺，对多晶硅层进行图案化以形成第一半导体层A1。
步骤S120，在具有第一半导体层A1的基板SUB整个表面上沉积例如氧化硅的绝缘材料，以形成栅极绝缘层GI。栅极绝缘层GI优选由氧化硅形成，厚度为
步骤S200，在栅极绝缘层GI上沉积栅极金属材料。使用第二掩模工艺，对栅极金属层进行图案化以形成栅极电极。特别是，同时形成第一薄膜晶体管T1的第一栅极电极G1和第二薄膜晶体管T2的第二栅极电极G2。第一栅极电极G1设置为与第一半导体层A1的中心部分重叠。第二栅极电极G2设置于形成第二薄膜晶体管T2之处。
步骤S210，使用第一栅极电极G1作为掩模，将杂质材料掺入第一半导体层A1的一些部分，以定义出包括源极区域SA及漏极区域DA的掺杂区域。
步骤S300，在具有第一栅极电极G1及第二栅极电极G2的基板SUB整个表面上沉积绝缘材料。特别是，第一中间绝缘层ILD1具有下氧化物层SIO2叠置在氮化物层SIN上的双层结构。优选地，下氧化物层SIO具有的厚度，氮化物层SIN具有的厚度。使用第三掩模工艺，对下氧化物层SIO2及氮化物层SIN进行图案化以形成第一中间绝缘层ILD1。
步骤S310，在具有图案化的第一中间绝缘层ILD1的基板SUB上，使用无机氧化物材料沉积第二中间绝缘层ILD2。第二中间绝缘层ILD2优选具有的厚度。
步骤S400，在第二中间绝缘层ILD2上沉积氧化物半导体材料。使用第四掩模工艺，对氧化物半导体材料进行图案化以形成第二半导体层A2。为了保护第二半导体层A2免受过多的氢扩散，第二半导体层A2优选设置于第二中间绝缘层ILD2上。第二半导体层A2设置为与第二栅极电极G2重叠。
步骤S410，对具有第二半导体层A2的基板SUB进行后续热处理，以同时执行包括多晶硅的第一半导体层A1的氢化和包括氧化物半导体材料的第二半导体层A2的热处理。后续热处理工艺可在350℃至380℃的温度条件下执行。此时，氮化物层SIN中含有的大量氢粒子扩散到第一半导体层A1。然而，通过作为氧化物层SIO的第二中间绝缘层ILD2来限制及/或控制扩散到第二半导体层A2的氢粒子量。根据情况，第一半导体层A1的氢化工艺和第二半导体层A2的热处理工艺可分开执行。
步骤S500，使用第五掩模工艺，对第一中间绝缘层ILD1及第二中间绝缘层ILD2进行图案化，以形成暴露第一半导体层A1的一部分的源极接触孔SH和暴露第一半导体层A1的另一部分的漏极接触孔DH。
其中，步骤S400、步骤S410及步骤500可根据制造条件而改变其顺序。例如，可首先执行用以形成接触孔的步骤S500，之后执行用以形成第二半导体层A2的步骤S400，最后执行用于后续热处理的步骤S410。或者，可首先执行用以形成第二半导体层A2的步骤S400，之后执行用以形成接触孔的步骤S500，最后执行用于后续热处理的步骤S410。
步骤S600，在第二中间绝缘层ILD2上沉积源极-漏极金属材料。使用第六掩模工艺，对源极-漏极金属材料进行图案化以形成第一源极电极S1、第一漏极电极D1、第二源极电极S2及第二漏极电极D2。
步骤S700，在具有源极-漏极电极的基板SUB整个表面上沉积钝化层PAS。
<第三实施例>
以下，参照图5对本申请的第三实施例进行说明。图5是示出本申请的第三实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的结构的剖面图。
第三实施例的薄膜晶体管基板与第一及第二实施例的薄膜晶体管基板基本相同。主要区别在于，第一中间绝缘层ILD1包括氧化物层SIO，第二中间绝缘层ILD2包括氮化物层SIN。特别是，包括氮化物层SIN的第二中间绝缘层ILD2没有覆盖设置有第二薄膜晶体管T2的第二区域，而是选择性地覆盖设置有第一薄膜晶体管T1的第一区域。
由于介于第二栅极电极G2和第二半导体层A2之间，第一中间绝缘层ILD1起到第二薄膜晶体管T2的栅极绝缘层的功能。因此，第一中间绝缘层ILD1优选由在后续热处理工艺中不会扩散氢粒子的氧化物层SIO形成。并且，由于第二源极-漏极电极S2和D2设置在第一中间绝缘层ILD1上，因而具有与第二栅极电极G2充分绝缘的特性。因此，第一中间绝缘层ILD1优选具有的厚度。
另外，在第一中间绝缘层ILD1上，由于氮化物层SIN选择性沉积在第一薄膜晶体管T1上方，可利用热处理工艺将氢粒子扩散到第一半导体层A1。第一中间绝缘层ILD1可具有较厚的厚度以确保其作为栅极绝缘层的绝缘特性。因此，氮化物层SIN也优选具有较厚的厚度以确保氢粒子扩散。例如，氮化物层SIN优选具有的厚度。
由于具有厚度的氮化物层SIN与第二薄膜晶体管T2间隔开，氢粒子扩散到第二半导体层A2的可能性显著地降低。并且，在第三实施例中，虽然在第一中间绝缘层ILD1上设置有第二半导体层A2，但由于第一中间绝缘层ILD1为氧化物层SIO而不是氮化物层SIN，因而第二半导体层A2能够保持其稳定性。
由于其它要素与第一和第二实施例相同，因此将省去详细的说明。以下，对制造本申请第三实施例的用于平板显示装置的薄膜晶体管基板的方法进行说明。在此，将省去无重要意义的重复说明。图6是示出制造本申请的第三实施例的形成有两种不同类型的薄膜晶体管的用于平板显示装置的薄膜晶体管基板的方法的流程图。
步骤S100，在基板SUB上沉积缓冲层BUF。
步骤S110，在缓冲层BUF上沉积非晶硅(a-Si)材料。执行结晶化工艺，将非晶硅层转化为多晶硅(poly-Si)。使用第一掩模工艺，对多晶硅层进行图案化以形成第一半导体层A1。
步骤S120，在具有第一半导体层A1的基板SUB整个表面上沉积例如氧化硅的绝缘材料，以形成栅极绝缘层GI。栅极绝缘层GI优选由氧化硅形成，厚度为
步骤S200，在栅极绝缘层GI上沉积栅极金属材料。使用第二掩模工艺，对栅极金属层进行图案化以形成栅极电极。特别是，同时形成第一薄膜晶体管T1的第一栅极电极G1和第二薄膜晶体管T2的第二栅极电极G2。第一栅极电极G1设置为与第一半导体层A1的中心部分重叠。第二栅极电极G2设置于形成第二薄膜晶体管T2之处。
步骤S210，使用第一栅极电极G1作为掩模，将杂质材料掺入第一半导体层A1的一些部分，以定义出包括源极区域SA及漏极区域DA的掺杂区域。
步骤S220，在具有第一栅极电极G1及第二栅极电极G2的基板SUB整个表面上，利用例如氧化硅(SiOx)的无机氧化物材料沉积第一中间绝缘层ILD1。第一中间绝缘层ILD1优选具有的厚度。
步骤S300，在第一中间绝缘层ILD1上，利用例如氮化硅(SiNx)的无机氮化物材料沉积氮化物层SIN。氮化物层SIN优选具有的厚度。使用第三掩模工艺，对氮化物层SIN进行图案化以形成第二中间绝缘层ILD2。特别是，第二中间绝缘层ILD2优选图案化为覆盖除了设置有第二栅极电极G2的第二区域以外的设置有第一栅极电极G1的第一区域。考虑到氢扩散效率和元件特性，可更好地选择及/或确定氧化物层SIO和氮化物层SIN的厚度。例如，为了防止氢粒子的过度扩散，氮化物层SIN优选比氧化物层SIO更薄。
步骤S400，在作为氧化物层SIO的第二中间绝缘层ILD2上沉积氧化物半导体材料。使用第四掩模工艺，对氧化物半导体材料进行图案化以形成第二半导体层A2。第二半导体层A2设置为与第二栅极电极G2重叠。
步骤S410，对具有第二半导体层A2的基板SUB进行后续热处理，以同时执行包括多晶硅的第一半导体层A1的氢化和包括氧化物半导体材料的第二半导体层A2的热处理。后续热处理工艺可在350℃至380℃的温度条件下执行。根据情况，第一半导体层A1的氢化工艺和第二半导体层A2的热处理工艺可分开执行。此时，氮化物层SIN中含有的大量氢粒子扩散到第一半导体层A1。然而，由于氮化物层SIN选择性覆盖具有第一沟道层A1的第一区域，因而扩散到第二沟道层A2的氢粒子量受到限制及/或控制。
步骤S500，使用第五掩模工艺，对第一中间绝缘层ILD1及第二中间绝缘层ILD2进行图案化，以形成暴露第一半导体层A1的一部分的源极接触孔SH和暴露第一半导体层A1的另一部分的漏极接触孔DH。
其中，步骤S400、步骤S410及步骤500可根据制造条件而改变其顺序。例如，可首先执行用以形成接触孔的步骤S500，之后执行用以形成第二半导体层A2的步骤S400，最后执行用于后续热处理的步骤S410。或者，可首先执行用以形成第二半导体层A2的步骤S400，之后执行用以形成接触孔的步骤S500，最后执行用于后续热处理的步骤S410。
步骤S600，在第二中间绝缘层ILD2上沉积源极-漏极金属材料。使用第六掩模工艺，对源极-漏极金属材料进行图案化以形成第一源极电极S1、第一漏极电极D1、第二源极电极S2及第二漏极电极D2。
步骤S700，在具有源极-漏极电极的基板SUB整个表面上沉积钝化层PAS。
<第一应用例>
以上所述的在相同基板上具有两种不同类型的薄膜晶体管的薄膜晶体管基板可应用于多种类型的显示装置，包括平板显示装置、柔性显示装置及/或弯曲显示装置。在相同基板上形成两种不同类型的薄膜晶体管，能够获得多种优点。以下，参照图7详细说明可以从本申请第一应用例的薄膜晶体管基板得到多少有利特征和优点。图7是示出本申请的第一应用例的显示装置的结构的框图。
第一及第二薄膜晶体管T1、T2可以形成在显示面板100的各个像素中，用以切换施加到像素中的数据电压或用以驱动像素。在有机发光二极管显示装置的情况下，第二薄膜晶体管T2可以是像素的开关元件，第一薄膜晶体管T1可以是驱动元件。并且，通过第一及第二薄膜晶体管T1、T2的结合，第一及第二薄膜晶体管T1、T2可用于一个开关元件或一个驱动元件。
在移动装置或可穿戴装置中，为了减少消耗功率而采取使用低帧率的低速驱动方法。在此情况下，在静态影像及/或更新周期低的影像中可降低帧频率。这里，如果使用低帧率，每当数据电压变化时，将出现显示装置的亮度闪现。在一些情况下，由于放电时间变长，在每一数据更新周期出现亮度闪烁。通过应用本申请的第一及第二薄膜晶体管T1及T2，可防止低速驱动方法中的闪烁问题。
在低速驱动方法中，由于数据更新周期变长，开关薄膜晶体管的漏电流量变大。开关薄膜晶体管的漏电流将导致储存电容的电压降低和栅极-源极间电压的降低。具有氧化物半导体材料的第二薄膜晶体管可应用于有机发光二极管显示装置的开关薄膜晶体管。由于包括氧化物半导体材料的薄膜晶体管的关断电流低的特性，能够防止储存电容及/或驱动薄膜晶体管的栅极电极的电压降低。在使用低速驱动方法时，不会出现闪烁现象。
由于多晶硅具有高迁移率的特性，通过将第一薄膜晶体管应用于有机发光二极管显示装置的驱动薄膜晶体管，能够增大提供给有机发光二极管的电流量。由此，将第二薄膜晶体管T2用作开关薄膜晶体管，和将第一薄膜晶体管T1用作驱动薄膜晶体管，能够获得具有降低消耗功率和更好画质的有机发光二极管显示装置。
即使在采用低速驱动方法时，本申请的薄膜晶体管基板也具有无闪烁的良好画质，因而具有适合用于移动显示装置或可穿戴显示装置的优点。以可穿戴腕表为例，为了降低消耗功率，可每一秒更新一次视频数据。此时，帧频率为1Hz。利用本申请，即使以例如1Hz或更低的低频驱动视频数据，也能够实现无闪烁的良好画质。并且，在移动显示装置或可穿戴显示装置中，可以显著降低静态影像的帧率，以在未降低画质的情况下能够节省功耗。其结果是，可改善移动显示装置及/或可穿戴显示装置的画质并延长电池寿命。此外，本申请可应用于数据更新周期很长的电子书装置(或E-Book)而不降低画质。
第一及第二薄膜晶体管T1、T2中的至少一个可内置于驱动IC，例如图7中所示，内置于形成驱动IC的数据驱动IC 200、多工器(或MUX)210和栅极驱动IC 300中的任意一个。驱动IC将数据电压读入及/或施加至像素。或者，第一及第二薄膜晶体管T1、T2中的任意一个设置于像素内，而另一个设置于驱动IC中。数据驱动IC 200将输入视频数据转换为电压值并输出该电压值。多工器210按照时间共享或者时间分割方法将数据驱动IC 200的数据电压分配给数据线DL，以减少数据驱动IC 200的输出通道数目。栅极驱动IC 300将与数据电压同步的扫描信号(或栅极信号)输出给栅极线GL，以顺序选择施加数据电压的像素线。为了减少栅极驱动IC 300的输出通道数目，在栅极驱动IC 300和栅极线GL之间可进一步包括未图示的其它多工器。如图7所示，多工器210和栅极驱动IC 300可与像素阵列一同形成于相同薄膜晶体管基板上。如图7所示，多工器210和栅极驱动IC 300可设置于非显示区域NA中，而像素阵列可设置于显示区域AA中。
本申请的薄膜晶体管基板可用于需要有源矩阵薄膜晶体管基板的任意类型的有源型显示装置，例如液晶显示装置、有机发光二极管显示装置及/或电泳显示装置。以下，对使用本申请的薄膜晶体管基板的显示装置的更多应用例进行说明。
<第二应用例>
图8是示出本申请的第二应用例的在边缘电场型液晶显示装置中包括的具有氧化物半导体层的薄膜晶体管基板的平面图。图9是示出本申请的第二应用例的沿着图8中线I-I’剖开的薄膜晶体管基板的结构的剖面图。
图8及图9所示的具有金属氧化物半导体层的薄膜晶体管基板包括：在下基板SUB上相互交叉的栅极线GL及数据线DL，在栅极线GL及数据线DL之间设置有栅极绝缘层GI；在每个交叉部分形成的薄膜晶体管T。通过栅极线GL和数据线DL的交叉结构而定义出像素区域。
薄膜晶体管T包括：从栅极线GL分叉(或突出)的栅极电极G；从数据线DL分叉的源极电极S；与栅极电极S相对的漏极电极D；以及在栅极绝缘层GI上与栅极电极G重叠，以在源极电极S和漏极电极D之间形成沟道区域的半导体层A。
在栅极线GL的一端设置有用以接收栅极信号的栅极焊盘GP。栅极焊盘GP通过贯穿栅极绝缘层GI的第一栅极焊盘接触孔GH1与栅极焊盘中间端子IGT连接。栅极焊盘中间端子IGT通过贯穿第一钝化层PA1和第二钝化层PA2的第二栅极焊盘接触孔GH2与栅极焊盘端子GPT连接。另外，在数据线DL的一端设置有用以接收像素信号的数据焊盘DP。数据焊盘DP通过贯穿第一钝化层PA1及第二钝化层PA2的数据焊盘接触孔DPH与数据焊盘端子DPT连接。
在像素区域中设置有用于形成边缘电场的像素电极PXL和公共电极COM，在像素电极PXL和公共电极COM之间形成有第二钝化层PA2。公共电极COM与平行于栅极线GL设置的公共线CL连接。通过公共线CL向公共电极COM提供参考电压(或公共电压)。或者，公共电极COM具有覆盖除了漏极接触孔DH部分以外的基板SUB整个表面的一平板电极形状。即，公共电极COM覆盖于数据线DL上方，可起到遮蔽数据线DL的功能。
公共电极COM和像素电极PXL可根据设计目的和环境而具有多种形状和位置。公共电极M被提供恒定值的参考电压，而像素电极PXL被提供根据视频数据而随时变化的数据电压。由此，在数据线DL和像素电极PXL之间可形成寄生电容。寄生电容可能会引起显示装置的画质降低。因此，优选将公共电极COM设置于下层，将像素电极PXL设置于最上层。
即，在覆盖数据线DL及薄膜晶体管T的第一钝化层PA1上，较厚地沉积介电常数低的有机材料以叠置平坦化层PAC。然后，形成公共电极COM。此外，在沉积覆盖公共电极COM的第二钝化层PA2之后，在第二钝化层PA2上形成与公共电极COM重叠的像素电极PXL。在这样的结构中，像素电极PXL由于第一钝化层PA1、平坦化层PAC及第二钝化层PA2而远离数据线DL，从而能够减少数据线DL和像素电极PXL之间的寄生电容。或者，可将像素电极PXL设置于下层，并将公共电极COM设置于最上层。
公共电极COM可具有与像素区域对应的矩形。像素电极PXL可具有多条线段的形状。特别是，像素电极PXL与公共电极COM垂直地重叠，在像素电极PXL与公共电极COM之间设置有第二钝化层PA2。在像素电极PXL和公共电极COM之间形成边缘电场。通过边缘电场，在薄膜晶体管基板和彩色滤光片基板之间以水平方向排列的液晶分子基于液晶分子的介电各向异性进行旋转。像素区域的光透射率根据液晶分子的旋转程度而不同，以此来呈现所需灰度。
在说明本申请的第二应用例的图8及图9中，为了说明上的便利，仅概略示出了液晶显示装置的薄膜晶体管T。可将本申请的第一及第二实施例中说明的第一及/或第二薄膜晶体管T1及/或T2应用于该薄膜晶体管。例如，在需要低速驱动的情况下，可将具有氧化物半导体材料的第二薄膜晶体管T2应用于该薄膜晶体管。再例如，在需要低消耗功率的情况下，可将具有多晶半导体材料的第一薄膜晶体管T1应用于该薄膜晶体管。又例如，该薄膜晶体管可形成为包括第一及第二薄膜晶体管T1、T2，并将第一及第二薄膜晶体管T1、T2进行连接以能够相互弥补两者的性能和特性。
<第三应用例>
图10是示出本申请的第三应用例的具有例如薄膜晶体管的有源开关元件的有源矩阵型有机发光二极管显示装置中的一个像素的结构的平面图。图11是示出本申请的第三应用例的沿着图10中线II-II’剖开的有机发光二极管显示装置的结构的剖面图。
参照图10及图11，有源矩阵型有机发光二极管显示装置包括：开关薄膜晶体管ST；与开关薄膜晶体管ST连接的驱动薄膜晶体管DT；与驱动薄膜晶体管DT连接的有机发光二极管OLE。
开关薄膜晶体管ST在基板SUB上形成于栅极线GL和数据线DL相互交叉之处。开关薄膜晶体管ST响应于扫描信号，将来自数据线DL的数据电压提供给驱动薄膜晶体管DT的栅极电极DG和存储电容STG，以起到选择与开光薄膜晶体管ST连接的像素的功能。开关薄膜晶体管ST包括：从栅极线GL分叉的栅极电极SG；与栅极电极SG重叠的半导体沟道层SA；源极电极SS和漏极电极SD。驱动薄膜晶体管DT根据栅极电压而控制施加到像素的有机发光二极管OLE的电流量，以起到驱动由开关薄膜晶体管ST选择的像素处所设置的有机发光二极管OLE的功能。
驱动薄膜晶体管DT包括：与开关薄膜晶体管ST的漏极电极SD连接的栅极电极DG；半导体沟道层DA；连接至驱动电流线VDD的源极电极DS；漏极电极DD。驱动薄膜晶体管DT的漏极电极DD与有机发光二极管OLE的阳极电极ANO连接。在阳极电极ANO和阴极电极CAT之间设置有有机发光层OL。阴极电极CAT连接至接地线Vss。
参照图11的更多细节，在有源矩阵有机发光二极管显示装置的基板SUB上分别设置有开关薄膜晶体管ST及驱动薄膜晶体管DT的栅极电极SG和DG。在栅极电极SG和DG上沉积有栅极绝缘层GI。在与栅极电极SG和DG重叠的栅极绝缘层GI上分别设置有半导体层SA和DA。在半导体层SA和DA上分别设置有相互面对并隔开的源极电极SS、DS和漏极电极SD、DD。开关薄膜晶体管ST的漏极电极SD通过贯穿栅极绝缘层GI的漏极接触孔DH与驱动薄膜晶体管DT的栅极电极DG连接。在具有开关薄膜晶体管ST及驱动薄膜晶体管DT的基板SUB上沉积有钝化层PAS。
在设置有阳极电极ANO的区域设置有彩色滤光片CF。彩色滤光片CF优选具有尽可能大的面积。例如，彩色滤光片CF优选与数据线DL、驱动电流线VDD及/或栅极线GL的一些部分重叠。具有薄膜晶体管ST、DT及彩色滤光片CF的基板的上表面未处于平坦及/或平滑状态，而是处于具有多个台阶的不平坦及/或粗糙状态。有机发光层OL应具有平坦或平滑表面，以在整个显示区域上方使有机发光二级管显示装置具有良好发光质量。为此，在基板SUB的整个表面上沉积平坦化层PAC或护膜层OC，以使上表面处于平坦和平滑状态。
之后，在护膜层OC上设置有机发光二极管OLE的阳极电极ANO。其中，阳极电极ANO通过贯穿护膜层OC及钝化层PAS的像素接触孔PH与驱动薄膜晶体管DT的漏极电极DD连接。
在具有阳极电极ANO的基板上，为了定义出像素区域，在具有开关薄膜晶体管ST、驱动薄膜晶体管DT及各种线DL、GL、VDD的区域上方设置堤岸(或堤岸图案)BA。阳极电极ANO通过堤岸BA暴露的部分将成为发光区域。通过堤岸BA暴露的阳极电极ANO上沉积有有机发光层OL。在有机发光层OL上沉积有阴极电极CAT。当有机发光层OL具有发出白光的材料时，通过设置于阳极电极ANO下方的彩色滤光片CF，各像素可显示出各种颜色。如图11所示的有机发光二极管显示装置是可见光向显示装置基板的底部方向发光的底部发光型显示装置。
在驱动薄膜晶体管DT的栅极电极DG和阳极电极ANO之间形成存储电容STG。储存电容STG连接至驱动薄膜晶体管DT，以使从开关薄膜晶体管ST提供到驱动薄膜晶体管DT的栅极电极DG的电压保持稳定状态。
使用如上所述的薄膜晶体管基板，能够实现高品质的有源型平板显示装置。特别是，为了确保优异的驱动特性，薄膜晶体管的有源层优选包括金属氧化物半导体材料。
金属氧化物半导体材料的性能会在长时间曝光的状态下工作时下降。因此，具有金属氧化物半导体材料的薄膜晶体管优选具有阻挡来自薄膜晶体管上部及/或下部外部的光的结构。例如，在前述的薄膜晶体管基板中，薄膜晶体管优选形成为底栅结构。即，通过包括不透明金属材料的栅极电极G阻挡从基板外部，特别是从面对观看者的基板下侧进入的光。
用于平板显示装置的薄膜晶体管基板具有以矩阵方式设置的多个像素区域。并且，各像素区域包括至少一个薄膜晶体管。即，在基板的整个区域上方设置有多个薄膜晶体管。多个像素区域和多个薄膜晶体管用于相同的目的，应具有相同的品质和性质，因而具有相同的结构。
但是，根据情况，薄膜晶体管可形成为具有相互不同的特性。以有机发光二极管显示装置为例，在一个像素区域内设置有至少一个开关薄膜晶体管ST和至少一个驱动薄膜晶体管DT。由于开关薄膜晶体管ST和驱动薄膜晶体管DT的目的相互不同，其所需的特性也相互不同。为此，开光薄膜晶体管ST和驱动薄膜晶体管DT可具有相同的结构和相同的半导体材料，但是其沟道层具有不同的大小以使各自的特性最优化。或者，可进一步包括补偿薄膜晶体管以辅助任何薄膜晶体管的特定功能或性能。
在说明本申请的第三应用例的图10及图11中，为了说明上的便利，概略示出有机发光二极管显示装置的开关薄膜晶体管ST和驱动薄膜晶体管DT。可将本申请的第一及第二实施例中说明的第一及/或第二薄膜晶体管T1及/或T2应用于该薄膜晶体管。例如，可将具有氧化物半导体材料的第二薄膜晶体管T2应用于开关薄膜晶体管ST。可将具有多晶半导体材料的第一薄膜晶体管T1应用于驱动薄膜晶体管DT。因此，由于在一个基板上包括第一及第二薄膜晶体管T1、T2，可以相互补偿各自的性能和特性。
<第四应用例>
作为另一例子，驱动元件(或驱动IC)可以形成在用于平板显示装置的相同薄膜晶体管基板的非显示区域内。以下，参照图12及图13，对在相同基板上具有驱动IC的薄膜晶体管基板进行说明。
图12是示出本申请的第四应用例的有机发光二极管显示装置的结构的平面放大图。图13是示出本申请的第四应用例的沿着图12中线III-III’剖开的有机发光二极管显示装置的结构的剖面图。在此，由于对在相同基板中内置有驱动元件的薄膜晶体管基板进行说明，将省去薄膜晶体管及有机发光二极管的详细说明。
首先，参照图12详细说明第四应用例的有机发光二级管显示装置的平面结构。第四应用例的有机发光二极管显示装置包括基板SUB，该基板SUB包括用以显示影像信息的显示区域AA和具有用以驱动显示区域AA中元件的多种元件的非显示区域NA。在显示区域AA中定义有以矩阵方式设置的多个像素区域PA。在图12中用虚线表示像素区域PA。
例如，可按照N(行)x M(列)矩阵定义出像素区域PA。但是，所设置的图案并不限定于这种方式，而是具有多种类型。各像素区域PA可具有相同的大小或不同的大小。可将包括红(R)、绿(G)和蓝(B)子像素的三个子像素作为一个单位像素，并规则地排列该单位像素。对最为简单的结构进行说明，像素区域PA可由水平方向的多条栅极线GL和垂直方向的多条数据线DL的交叉结构定义。
在定义为围绕像素区域PA的外围区域的非显示区域NA中，设置有用以向数据线DL提供视频数据的数据驱动集成电路DIC和用以向栅极线GL提供扫描信号的栅极驱动集成电路GIP。在需要更多数据线DL及更多驱动电流线VDD的比VGA面板分辨率更高的显示面板的情况下，可将数据驱动集成电路DIC安装于基板SUB的外部，并在基板SUB上设置数据接触焊盘来取代数据驱动集成电路DIC。
为了简单图示显示装置的结构，栅极驱动集成电路GIP直接形成于基板SUB的一侧部分上。在基板SUB的最外侧设置有用以提供接地电压的接地线Vss。接地线Vss被设置为接收来自基板SUB外部的外设装置的接地电压，并向数据驱动集成电路DIC及栅极驱动集成电路GIP提供接地电压。例如，接地线Vss可与设置于基板SUB上侧的数据驱动集成电路DIC和设置于基板SUB左侧及/或右侧的栅极驱动集成电路GIP连接，从而围绕所述基板SUB。
在各像素区域PA设置有例如有机发光二极管和用以驱动有机发光二极管的薄膜晶体管的主要元件。薄膜晶体管设置于像素区域PA一侧定义的薄膜晶体管区域TA。有机发光二极管包括阳极电极ANO、阴极电极CAT和设置于两个电极之间的有机发光层OL。实际发光的区域由有机发光层OL与阳极电极ANO重叠的区域来决定。
阳极电极ANO具有占据像素区域PA中的一部分区域的形状，并与薄膜晶体管区域TA上形成的薄膜晶体管连接。阳极电极ANO上沉积了有机发光层OL。阴极电极CAT沉积在有机发光层OL上以覆盖具有像素区域PA的显示区域AA的全部表面。
阴极电极CAT跨过栅极驱动集成电路GIP并与设置于外侧的接地线Vss接触。因此，通过接地线Vss向阴极电极CAT提供接地电压。阴极电极CAT接收接地电压，阳极电极ANO接收与视频数据对应的电压，通过阴极电极CAT和阳极电极ANO之间的电压差，有机发光层OL发光以显示影像信息。
进一步参照图13，详细说明第四应用例的有机发光显示装置的剖面结构。基板SUB上定义有非显示区域NA和显示区域AA。非显示区域NA包括栅极驱动集成电路GIP和接地线Vss。显示区域AA包括开关薄膜晶体管ST、驱动薄膜晶体管DT及有机发光二极管OLE。
栅极驱动集成电路GIP具有在形成开关薄膜晶体管ST及驱动薄膜晶体管DT时一同形成的薄膜晶体管。像素区域PA中的开关薄膜晶体管ST具有栅极电极SG、栅极绝缘层GI、沟道层SA、源极电极SS及漏极电极SD。并且，驱动薄膜晶体管DT具有与开关薄膜晶体管ST的漏极电极SD连接的栅极电极DG、栅极绝缘层GI、沟道层DA、源极电极DS及漏极电极DD。
在薄膜晶体管ST、DT上顺序沉积有钝化层PAS和平坦化层PL。在平坦化层PL上设置有在像素区域PA中呈孤立形状的阳极电极ANO。阳极电极ANO通过贯穿钝化层PAS及平坦化层PL的接触孔与驱动薄膜晶体管DT的漏极电极DD连接。
在具有阳极电极ANO的基板SUB上沉积有用以定义发光区域的堤岸BA。通过对堤岸BA进行图案化，露出阳极电极ANO的大部分中央部分。在暴露的阳极电极ANO上沉积有机发光层OL。在堤岸BA和有机发光层OL上沉积透明导电材料，以层叠阴极电极CAT。由此设置了包括阳极电极ANO、有机发光层OL及阴极电极CAT的有机发光二极管OLED。
在有机发光层OL产生白光的情况下，可进一步包括彩色滤光片CF以呈现出全彩视频信息。在此情况下，有机发光层OL优选沉积为覆盖显示区域AA的全部表面。
阴极电极CAT跨过栅极驱动集成电路GIP，因此覆盖显示区域AA及非显示区域NA并与设置于基板SUB外边缘的接地线Vss接触。由此，通过接地线Vss可向阴极电极CAT提供接地(或参考)电压。
另外，接地线Vss可以与栅极电极SG及DG用相同的材料形成于相同的层上。在此情况下，阴极电极CAT可通过贯穿接地线Vss上方的钝化层PAS及栅极绝缘层GI的接触孔与接地线Vss连接。或者，接地线Vss可以与源极-漏极电极SS-SD及DS-DD用相同的材料形成于相同的层上。在此情况下，阴极电极CAT可通过贯穿接地线Vss上方的钝化层PAS的接触孔与接地线Vss连接。
在说明本申请的第四应用例的图12及图13中，为了说明上的便利，概略示出有机发光二极管显示装置的开关薄膜晶体管ST和驱动薄膜晶体管DT。可将本申请的第一及第二实施例中说明的第一及/或第二薄膜晶体管T1及/或T2应用于该薄膜晶体管。例如，可将具有氧化物半导体材料的第二薄膜晶体管T2应用于开关晶体管ST。可将具有多晶半导体材料的第一薄膜晶体管T1应用于驱动薄膜晶体管DT。此外，可将具有多晶半导体材料的第一薄膜晶体管T1应用于栅极驱动IC GIP。如有需要，可将包括P-MOS型和N-MOS型薄膜晶体管的C-MOS型薄膜晶体管应用于栅极驱动IC GIP。
尽管参照附图对本申请的实施例进行了详细描述，本领域技术人员将理解，在不脱离本申请的技术精神或本质特征的情况下，可将本申请实现为各种具体形式。因此，注意到前述实施例只说明了本申请的各个方面，不应构成本申请的限制。本申请的范围由权利要求而不是本申请的具体说明来限定。本申请意在覆盖落入所附权利要求范围及其等同物范围内的本申请的各种修改和变化。

Claims (10)

1.一种薄膜晶体管基板，包括：
基板；
设置在所述基板的第一区域的第一薄膜晶体管，包括多晶半导体层、在多晶半导体层上的第一栅极电极、第一源极电极以及第一漏极电极；
设置在所述基板的第二区域的第二薄膜晶体管，包括第二栅极电极、在第二栅极电极上的氧化物半导体层、第二源极电极以及第二漏极电极；
氮化物层，设置在所述基板除第二区域外的区域上，并覆盖第一栅极电极；以及
氧化物层，设置在第一栅极电极和第二栅极电极之上并在氧化物半导体层之下，
其中所述氧化物层设置在第一区域和第二区域上并且在氮化物层之上，
其中在形成氧化物半导体层后执行氢化处理和/或热处理，且所述氧化物层在氢化处理和/或热处理期间防止氮化物层的氢粒子扩散到氧化物半导体层。
2.根据权利要求1所述的薄膜晶体管基板，还包括覆盖所述多晶半导体层的栅极绝缘层。
3.根据权利要求2所述的薄膜晶体管基板，其中所述第一栅极电极和第二栅极电极形成在所述栅极绝缘层上的同一层上。
4.根据权利要求2所述的薄膜晶体管基板，
其中所述第一源极电极设置在氧化物层上，并通过贯穿氧化物层、氮化物层和栅极绝缘层的源极接触孔连接到多晶半导体层的一部分，
其中所述第一漏极电极设置在氧化物层上，并通过贯穿氧化物层、氮化物层和栅极绝缘层的漏极接触孔连接到多晶半导体层的另一部分，
其中所述第二源极电极接触所述氧化物层上的氧化物半导体层的一部分，以及
其中所述第二漏极电极接触所述氧化物层上的氧化物半导体层的另一部分。
5.根据权利要求1所述的薄膜晶体管基板，
其中所述氮化物层和氧化物层的每一个都具有至的厚度。
6.根据权利要求1所述的薄膜晶体管基板，还包括在第一区域中设置在氮化物层和第一栅极电极之间的下氧化物层。
7.一种薄膜晶体管基板，包括：
具有第一区域和第二区域的基板；
设置在基板上的第一区域中且包括多晶半导体材料的第一半导体层；
覆盖第一半导体层的栅极绝缘层；
设置在栅极绝缘层上并与第一半导体层重叠的第一栅极电极；
在第二区域中设置在栅极绝缘层上的第二栅极电极；
氮化物层，设置在所述基板除第二区域外的区域上，并覆盖第一栅极电极；
覆盖第一栅极电极和第二栅极电极的氧化物层；
在第二区域中设置在氧化物层上的第二半导体层，所述第二半导体层包括氧化物半导体材料并与第二栅极电极重叠；
设置在氧化物层上的第一源极电极和第一漏极电极；以及
设置在第二半导体层上的第二源极电极和第二漏极电极，
其中所述氧化物层设置在第一区域和第二区域上并且在氮化物层之上，
其中在形成第二半导体层后执行氢化处理和/或热处理，且所述氧化物层在氢化处理和/或热处理期间防止氮化物层的氢粒子扩散到第二半导体层。
8.根据权利要求7所述的薄膜晶体管基板，
其中所述第一源极电极通过贯穿氧化物层、氮化物层和栅极绝缘层的源极接触孔连接到第一半导体层的一部分，
其中所述第一漏极电极通过贯穿氧化物层、氮化物层和栅极绝缘层的漏极接触孔连接到第一半导体层的另一部分，
其中所述第二源极电极接触第二半导体层的一部分，以及
其中所述第二漏极电极接触第二半导体层的另一部分。
9.根据权利要求7所述的薄膜晶体管基板，
其中所述氮化物层和氧化物层的每一个都具有至的厚度。
10.根据权利要求7所述的薄膜晶体管基板，还包括在第一区域中设置在氮化物层和第一栅极电极之间的下氧化物层。
CN201510087376.5A 2014-02-24 2015-02-25 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置 Active CN104867921B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461943628P 2014-02-24 2014-02-24
US61/943,628 2014-02-24
US14/628357 2015-02-23
US14/628,357 US10186528B2 (en) 2014-02-24 2015-02-23 Thin film transistor substrate and display using the same

Publications (2)

Publication Number Publication Date
CN104867921A CN104867921A (zh) 2015-08-26
CN104867921B true CN104867921B (zh) 2018-07-13

Family

ID=52589261

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510087376.5A Active CN104867921B (zh) 2014-02-24 2015-02-25 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN201520115406.4U Active CN204464282U (zh) 2014-02-24 2015-02-25 薄膜晶体管基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201520115406.4U Active CN204464282U (zh) 2014-02-24 2015-02-25 薄膜晶体管基板

Country Status (4)

Country Link
US (1) US10186528B2 (zh)
EP (1) EP2911201B1 (zh)
KR (1) KR101679956B1 (zh)
CN (2) CN104867921B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186528B2 (en) * 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR102298336B1 (ko) 2014-06-20 2021-09-08 엘지디스플레이 주식회사 유기발광다이오드 표시장치
US9935127B2 (en) * 2015-07-29 2018-04-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Control circuit of thin film transistor
US10467964B2 (en) 2015-09-29 2019-11-05 Apple Inc. Device and method for emission driving of a variable refresh rate display
WO2017065199A1 (ja) * 2015-10-14 2017-04-20 シャープ株式会社 半導体装置およびその製造方法
KR102424108B1 (ko) 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102465559B1 (ko) 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN105931988B (zh) * 2016-05-30 2019-12-24 深圳市华星光电技术有限公司 Amoled像素驱动电路的制作方法
CN106098699B (zh) * 2016-06-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及其制作方法
KR102626961B1 (ko) * 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
CN106298648A (zh) * 2016-09-12 2017-01-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device
CN106952928B (zh) * 2017-03-30 2018-10-23 深圳市华星光电技术有限公司 一种tft背板的制作方法及tft背板
CN107026178B (zh) * 2017-04-28 2019-03-15 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
CN107123654A (zh) * 2017-05-26 2017-09-01 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
KR102480458B1 (ko) 2017-06-05 2022-12-22 삼성디스플레이 주식회사 표시 장치
JP7079548B2 (ja) * 2017-09-29 2022-06-02 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置およびアレイ基板の製造方法
US10559696B2 (en) * 2017-10-11 2020-02-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Hybrid CMOS device and manufacturing method thereof
KR102436813B1 (ko) * 2017-12-08 2022-08-29 삼성디스플레이 주식회사 표시 패널 및 그 제조방법
CN108598118A (zh) 2018-04-26 2018-09-28 京东方科技集团股份有限公司 一种显示面板及显示装置
TWI668494B (zh) * 2018-05-07 2019-08-11 友達光電股份有限公司 顯示面板
KR102539517B1 (ko) * 2018-10-11 2023-06-02 엘지디스플레이 주식회사 센싱 구동 회로, 디스플레이 패널 및 디스플레이 장치
CN109887929B (zh) * 2019-02-14 2021-03-02 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN109887936B (zh) * 2019-03-25 2021-01-29 合肥京东方光电科技有限公司 阵列基板及其制作方法
CN112635571A (zh) * 2019-09-24 2021-04-09 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
CN110600528A (zh) * 2019-10-08 2019-12-20 昆山国显光电有限公司 显示面板和显示装置
CN110729312B (zh) * 2019-11-28 2022-10-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111063696A (zh) * 2019-12-10 2020-04-24 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201304129A (zh) * 2011-07-14 2013-01-16 Au Optronics Corp 半導體元件及電致發光元件及其製作方法
CN103000632A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN103187417A (zh) * 2011-12-30 2013-07-03 财团法人工业技术研究院 半导体元件及其制造方法
CN204464282U (zh) * 2014-02-24 2015-07-08 乐金显示有限公司 薄膜晶体管基板

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3269787B2 (ja) 1997-05-27 2002-04-02 シャープ株式会社 液晶表示装置
JP3599972B2 (ja) 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
US6261881B1 (en) 1998-08-21 2001-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit consisting of semiconductor element and method of manufacturing the same
TW502236B (en) 2000-06-06 2002-09-11 Semiconductor Energy Lab Display device
US6690034B2 (en) 2000-07-31 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
TW200304227A (en) * 2002-03-11 2003-09-16 Sanyo Electric Co Top gate type thin film transistor
JP5046464B2 (ja) * 2002-12-18 2012-10-10 株式会社半導体エネルギー研究所 半導体記憶素子の作製方法
TWI255032B (en) 2004-01-29 2006-05-11 Casio Computer Co Ltd Transistor array and manufacturing method thereof image processing device
KR100662790B1 (ko) 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100793357B1 (ko) 2005-03-18 2008-01-11 삼성에스디아이 주식회사 박막트랜지스터와 평판표시장치 및 그의 제조 방법
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
KR20070045824A (ko) 2005-10-28 2007-05-02 삼성전자주식회사 박막 트랜지스터, 표시판 및 그 제조 방법
JP4680850B2 (ja) 2005-11-16 2011-05-11 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
KR100807554B1 (ko) 2006-08-28 2008-02-28 삼성에스디아이 주식회사 평판 표시 장치 및 그의 제조방법
KR101281167B1 (ko) 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
EP1950804A2 (en) 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same
KR20080073944A (ko) 2007-02-07 2008-08-12 엘지전자 주식회사 하이브리드 유기 전계 발광 소자 및 그 제조방법
JP2008300612A (ja) 2007-05-31 2008-12-11 Panasonic Corp 表示装置及びその製造方法
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5080172B2 (ja) 2007-08-23 2012-11-21 富士フイルム株式会社 画像検出装置
JP5567770B2 (ja) 2007-09-21 2014-08-06 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
JP5143514B2 (ja) 2007-09-21 2013-02-13 株式会社ジャパンディスプレイウェスト 表示装置及び表示装置の製造方法
JP2009224595A (ja) 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法
KR101579050B1 (ko) 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR20180137606A (ko) 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI475616B (zh) 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
JPWO2010098101A1 (ja) 2009-02-27 2012-08-30 株式会社アルバック トランジスタ、トランジスタの製造方法及びその製造装置
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101065407B1 (ko) 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101073542B1 (ko) 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101875794B1 (ko) 2009-10-21 2018-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
WO2011048929A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2494594B1 (en) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
EP2494595A4 (en) 2009-10-30 2015-08-26 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
KR20230174763A (ko) 2009-11-13 2023-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
CN105590646B (zh) 2009-12-25 2019-01-08 株式会社半导体能源研究所 存储器装置、半导体器件和电子装置
KR101698537B1 (ko) 2010-01-15 2017-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5174988B2 (ja) 2010-04-07 2013-04-03 シャープ株式会社 回路基板および表示装置
TWI438868B (zh) * 2010-07-30 2014-05-21 Au Optronics Corp 互補金氧半電晶體及其製作方法
JP5275519B2 (ja) 2010-08-18 2013-08-28 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
TWI415318B (zh) 2010-09-14 2013-11-11 E Ink Holdings Inc 電晶體結構
KR20130106398A (ko) 2010-09-15 2013-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 제작 방법
KR20120037838A (ko) 2010-10-12 2012-04-20 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자소자
US9103724B2 (en) 2010-11-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photosensor comprising oxide semiconductor, method for driving the semiconductor device, method for driving the photosensor, and electronic device
JP5973165B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US8928010B2 (en) 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US9093541B2 (en) 2011-03-01 2015-07-28 Sharp Kabushiki Kaisha Thin film transistor and display device
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
CA2845768A1 (en) 2011-06-24 2012-12-27 Sharp Kabushiki Kaisha Display device and method for manufacturing same
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201304129A (zh) * 2011-07-14 2013-01-16 Au Optronics Corp 半導體元件及電致發光元件及其製作方法
CN103187417A (zh) * 2011-12-30 2013-07-03 财团法人工业技术研究院 半导体元件及其制造方法
CN103000632A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN204464282U (zh) * 2014-02-24 2015-07-08 乐金显示有限公司 薄膜晶体管基板

Also Published As

Publication number Publication date
CN104867921A (zh) 2015-08-26
KR101679956B1 (ko) 2016-12-07
CN204464282U (zh) 2015-07-08
EP2911201B1 (en) 2020-05-13
US20150243685A1 (en) 2015-08-27
EP2911201A1 (en) 2015-08-26
KR20150101404A (ko) 2015-09-03
US10186528B2 (en) 2019-01-22

Similar Documents

Publication Publication Date Title
CN104867921B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867933B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867931B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867932B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867936B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
KR102461396B1 (ko) 박막 트랜지스터 기판
CN106067466B (zh) 薄膜晶体管基板及其制造方法
CN106257677B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
US11107870B2 (en) Thin film transistor substrate having two different types of thin film transistors on the same substrate and display using the same
CN106803510B (zh) 薄膜晶体管基板、显示器及其制造方法
CN204464286U (zh) 显示装置
CN204538024U (zh) 薄膜晶体管基板
CN105390504B (zh) 薄膜晶体管基板及使用它的显示装置
CN104867935B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN105390503B (zh) 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
KR102454382B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant