CN110729312B - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN110729312B CN110729312B CN201911192588.4A CN201911192588A CN110729312B CN 110729312 B CN110729312 B CN 110729312B CN 201911192588 A CN201911192588 A CN 201911192588A CN 110729312 B CN110729312 B CN 110729312B
- Authority
- CN
- China
- Prior art keywords
- thin film
- electrode
- film transistor
- layer
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 145
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 27
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 169
- 239000011229 interlayer Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000005538 encapsulation Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005137 deposition process Methods 0.000 abstract description 5
- 229910000077 silane Inorganic materials 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 abstract description 4
- 229920005591 polysilicon Polymers 0.000 description 13
- 229920001621 AMOLED Polymers 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 polysiloxane Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了显示基板及其制备方法、显示装置。该显示基板包括：第一薄膜晶体管，所述第一薄膜晶体管具有第一有源层以及第一输出端电极，所述第一有源层为金属氧化物形成的；第二薄膜晶体管，所述第二薄膜晶体管具有第二有源层以及第二栅极，所述第二有源层为低温多晶硅形成的，所述第二有源层位于所述第二栅极远离所述基板的一侧，且所述第二栅极通过过孔与所述第一输出端电极相连。该显示基板中第二薄膜晶体管位于第一薄膜晶体管远离基板的一侧，因此在制备时可以利用形成第二栅极的金属层阻挡硅烷气体中的H。由此，可以有效降低多晶硅沉积过程的H对金属氧化物薄膜晶体管的影响，提高基板的可靠性。
Description
技术领域
本发明涉及显示领域，具体地，涉及显示基板及其制备方法、显示装置。
背景技术
有机发光显示装置利用有机发光二极管的自发光实现显示，具有功耗低、响应快、可视角大等优点。目前的有源矩阵有机发光二极管（AMOLED）显示产品，将低温多晶硅(LTPS) 薄膜晶体管和金属氧化物(Metal Oxide)薄膜晶体管集成在同一有源矩阵背板上，结合了低温多晶硅(LTPS) 薄膜晶体管的高迁移率、对像素电容的充电速度快的优点，和金属氧化物(Metal Oxide)薄膜晶体管具有更低的泄漏电流的优势，有助于提高显示装置的PPI，降低功耗，提升画质。
然而，目前的显示基板及其制备方法、显示装置，特别是基于AMOLED的显示基板仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前的AMOLED背板，普遍采用首先制作LTPS TFT阵列（作为驱动薄膜晶体管），之后在LTPS之上形成金属氧化物薄膜晶体管阵列的工艺。LTPS中的有源层多是通过沉积非晶硅（a-Si）之后，通过晶化处理转换成低温多晶硅（P-Si）的，而沉积a-Si所需的气体中硅烷（SiH4）含量较高，所以在沉积的过程中就会在背板中引入大量的H原子。虽然可以通过后续的在N2或空气中退火处理降低H原子含量，但是在退火、CVD（化学气相沉积）等高温工艺过程中，引入的H会向氧化物有源层中扩散，导致金属氧化物薄膜晶体管可靠性劣化，甚至出现器件失效等不良。另一方面，为了减小H原子的影响两种TFT之间需要间隔较厚的绝缘介质，致使基板整体应力增加，容易出现形变弯曲。因此，如能够提出一种新型的显示基板，缓解形成LTPS TFT过程中引入的H原子（后续简称为H）对于氧化物薄膜晶体管的影响，则将有利于进一步提高AMOLED背板的性能。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
有鉴于此，在本发明的一个方面，本发明提出了一种显示基板。该显示基板包括：基板；第一薄膜晶体管，所述第一薄膜晶体管具有第一有源层以及第一输出端电极，所述第一有源层为金属氧化物形成的，所述第一输出端电极位于所述第一有源层远离基板的一侧，所述第一输出端电极为所述第一薄膜晶体管的源极或者漏极；第二薄膜晶体管，所述第二薄膜晶体管具有第二有源层以及第二栅极，所述第二有源层为低温多晶硅形成的，所述第二有源层位于所述第二栅极远离所述基板的一侧，且所述第二栅极通过过孔与所述第一输出端电极相连。该显示基板中第二薄膜晶体管位于第一薄膜晶体管远离基板的一侧，因此在制备时可以首先完成金属氧化物薄膜晶体管的制备，并在形成LTPS薄膜晶体管的有源层之前，利用形成第二栅极的金属层阻挡硅烷气体中的H。由此，可以有效降低多晶硅沉积过程的H对金属氧化物薄膜晶体管的影响，提高基板的可靠性。
根据本发明的实施例，所述第二栅极和所述第一输出端电极之间具有第一层间绝缘层，所述第一层间绝缘层的厚度为50nm~200nm。由此，可降低第一薄膜晶体管和第二薄膜晶体管之间的绝缘层厚度，进而降低该基板的整体应力。
根据本发明的实施例，所述第一薄膜晶体管包括：第一栅极，所述第一栅极位于所述第一有源层远离所述基板的一侧，且所述第一栅极以及所述第一有源层之间具有第一栅极绝缘层；第一输入端电极，所述第一输入端电极与所述第一输出端电极同层设置，且所述第一输入端电极和所述第一有源层之间具有第二层间绝缘层，所述第一输入端电极与所述第一输出端电极均通过过孔与所述第一有源层相连，所述第一输入端电极为所述源极和所述漏极中的一个，所述第一输出端电极为所述源极和漏极中的另一个。由此，可进一步提高该显示基板的性能。
根据本发明的实施例，所述第二薄膜晶体管包括：缓冲层，所述缓冲层位于所述第二栅极以及所述第二有源层之间；第二输入端电极以及第二输出端电极，所述第二输入端电极以及第二输出端电极同层设置，且位于所述第二有源层远离所述第二栅极的一侧，所述第二有源层以及所述第二输入端电极之间具有第三层间绝缘层，所述第二输入端电极为所述第二薄膜晶体管的源极和漏极中的一个，所述第二输出端电极为所述源极和漏极中的另一个。由此，可进一步提高该显示基板的性能。
根据本发明的实施例，所述显示基板具有多个像素单元，所述像素单元具有一个所述第一薄膜晶体管和一个所述第二薄膜晶体管。由此，可对多个像素单元的发光情况进行精确控制。
根据本发明的实施例，所述基板为有机发光显示装置的背板。由此，可进一步提高该显示基板的性能。
在本发明的又一方面，本发明提出了一种制备前面描述的显示基板的方法。该方法包括：在基板的一侧形成第一薄膜晶体管；以及在所述第一薄膜晶体管远离所述基板的一侧形成第二薄膜晶体管。该方法首先完成金属氧化物薄膜晶体管的制备，进而可以利用形成第二栅极的金属层阻挡硅烷气体中的H。由此，可以有效降低多晶硅沉积过程的H对金属氧化物薄膜晶体管的影响，提高基板的可靠性。
根据本发明的实施例，形成所述第二薄膜晶体管包括：在所述第一薄膜晶体管远离所述基板的一侧依次形成第二栅极金属层、缓冲材料层以及非晶硅层；对所述非晶硅层进行晶化处理，以将所述非晶硅层转化为多晶硅层；对所述多晶硅层、所述缓冲材料层以及所述第二栅极金属层进行图形化处理，以同步形成第二栅极、缓冲层以及第二有源层。在进行非晶硅层的晶化之后再将第二栅极金属层图案化，从而可以利用第二栅极金属层作为保护第一有源层的金属遮罩，可以有效降低多晶硅沉积过程的H对金属氧化物薄膜晶体管的影响。
根据本发明的实施例，该方法包括：在所述基板上形成所述第一薄膜晶体管，并在所述第一薄膜晶管的第一输出端电极远离所述基板的一侧形成第一层间绝缘层；在所述第一层间绝缘层上形成接触过孔，以暴露所述第一输出端电极；在所述第一层间绝缘层远离所述第一输出端电极的一侧沉积所述第二栅极金属层；形成所述第二栅极、缓冲层以及第二有源层之后，在所述第二有源层远离所述基板的一侧形成第三层间绝缘层，并在所述第三层间绝缘层上形成源漏极过孔，以暴露所述第二有源层；沉积第二电极金属层，并通过构图工艺，基于所述第二电极金属层形成第二输入端电极以及第二输出端电极，所述第二输入端电极以及第二输出端电极通过所述源漏极过孔与所述第二有源层相连。由此，可进一步提高该方法制备的显示基板的性能。
在本发明的又一方面，本发明提出了一种显示装置。该显示装置包括：所述显示基板为前面所述的，或是利用前面所述的方法获得的；所述显示基板上具有与第二薄膜晶体管电性相连的多个有机发光二极管；封装结构，所述封装结构将所述多个有机发光元件密封于所述显示基板上。由此，该显示装置具有背板氧化物薄膜晶体管可靠性高等优点的至少之一。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的显示基板的结构示意图；
图2显示了根据本发明一个实施例的制备显示基板的方法的部分流程示意图；
图3显示了根据本发明一个实施例的制备显示基板的方法的部分流程示意图；
图4显示了根据本发明一个实施例的的制备显示基板的方法的流程示意图；
图5显示了根据本发明一个实施例的显示基板的部分结构示意图；
图6显示了根据本发明一个实施例的显示装置的结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
有鉴于此，在本发明的一个方面，本发明提出了一种显示基板。参考图1，该显示基板包括：设置在基板100上的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管具有第一有源层210以及第一输出端电极230，第一有源层210为金属氧化物形成的。第一输出端电极230位于第一有源层210远离基板100的一侧。第二薄膜晶体管具有第二有源层310以及第二栅极340，第二有源层310为低温多晶硅形成的，第二有源层310位于第二栅极340远离基板100的一侧，且第二栅极340通过过孔与第一输出端电极230相连。该显示基板中第二薄膜晶体管位于第一薄膜晶体管远离基板的一侧，因此在制备时可以首先完成金属氧化物薄膜晶体管的制备，并在形成LTPS薄膜晶体管（第二薄膜晶体管）的有源层之前，利用形成第二栅极的金属层阻挡硅烷气体中的H。由此，可以有效降低多晶硅沉积过程的H对金属氧化物薄膜晶体管的影响，提高基板的可靠性。
下面根据本发明的具体实施例，对该显示基板的各个结构进行详细描述。
如前所述，目前AMOLED中多需要采用包括多个薄膜晶体管的背板。其中氧化物薄膜晶体管，利于基于IGZO等金属氧化物的薄膜晶体管多用于形成开关晶体管，低温多晶硅薄膜晶体管多用于形成驱动薄膜晶体管，在使用时首先打开开关薄膜晶体管，并利用开关薄膜晶体管的输出端（源漏极）与驱动薄膜晶体管的控制端（栅极）相连，以实现驱动薄膜晶体管的打开，并自驱动薄膜晶体管的输入端（源漏极）写入电压信号，从而利用驱动薄膜晶体管的输出端实现对有机发光二极管的控制。而目前具有类似结构的显示基板（例如AMOLED的背板）中，驱动薄膜晶体管和开关薄膜晶体管（如本发明中的第一薄膜晶体管和第二薄膜晶体管）多是同层设置的。因此在形成低温多晶硅薄膜晶体管的有源层时，由于H的存在会对氧化物薄膜晶体管的性能造成影响。本发明通过将第一薄膜晶体管和第二薄膜晶体管设置为层叠设置的结构，且令位于基板上方的第二薄膜晶体管（LTPS薄膜晶体管）的栅极更靠近第一薄膜晶体管一侧，则可以在制备时利用金属的栅极充当可屏蔽H的遮罩，进而保护下方的第一薄膜晶体管。此处需要特别说明的是，本发明提出的显示基板也可以用于其他类型的显示装置，只要显示基板中需要同时具有低温多晶硅(LTPS) 薄膜晶体管和金属氧化物(Metal Oxide)薄膜晶体管即可。本领域技术人员能够理解的是，当该显示基板应用于其他类型的显示装置中时，低温多晶硅(LTPS)薄膜晶体管的栅极不一定与金属氧化物(Metal Oxide)薄膜晶体管的源漏极相连，只要二者具有本发明所提出的层叠结构，且低温多晶硅薄膜晶体管的栅极相对于低温多晶硅有源层更靠近氧化物薄膜晶体管一侧，即可利用栅极形成防止H扩散至氧化物薄膜晶体管一侧的遮罩。
根据本发明的实施例，参考图1，第一薄膜晶体管和第二薄膜晶体管还可具有其他构成低温多晶硅(LTPS) 薄膜晶体管和金属氧化物(Metal Oxide)薄膜晶体管所需要的其他结构。例如，第一薄膜晶体管可具有位于第一有源层210远离基板100的一侧的第一栅极240，且第一栅极240和第一有源层210之间间隔有第一栅极绝缘层250。第一输入端电极220和第一输出端电极230（源极和漏极）同层设置，第一输入端电极220和第一输出端电极230与第一有源层210之间具有第二层间绝缘层400，第一输入端电极220和第一输出端电极230均通过过孔与第一有源层210相连。第一输入端电极220和第一输出端电极230和第二薄膜晶体管之间间隔有第一层间绝缘层500。第二薄膜晶体管可包括：位于第二栅极340以及第二有源层310之间的缓冲层350。缓冲层350一方面可以充当金属的第二栅极340和第二有源层310之间的缓冲结构，从而提升形成的第二有源层310的质量，另一方面也可将第二栅极340和第二有源层310绝缘。第二输入端电极320以及第二输出端电极330可以同层设置，且均位于第二有源层310远离第二栅极340的一侧，第二有源层310以及第二输入端电极320第二输出端电极330（源漏极）之间具有第三层间绝缘层600。由此，低温多晶硅薄膜晶体管使用BCE结构（Back channel etch，背沟道刻蚀），从而可以节省版图面积，提升该显示基板制备的显示装置开口率。
本领域技术人员能够理解的是，在诸如AMOLED的背板等类型的显示基板中，除了前面描述的第一薄膜晶体管和第二薄膜晶体管之外，还可以具有包括但不限于补偿电路中的其他电学原件，例如存储电容等结构。本领域技术人员可以根据实际需要对该显示基板中的其他电容、薄膜晶体管以及金属走线进行设计。例如，具体地，根据本发明的显示基板中也可以具有多个电容以及金属走线，金属走线可以是利用与该金属走线相连的电极层材料形成的，即金属走线可以与和其相连的相应的金属电极同层同材料设置。例如具体地，参考图5所示出的该显示基板部分结构的俯视图，第一薄膜晶体管100和第二薄膜晶体管200的有源层（第一有源层210以及第二有源层310）的延伸方向可以是相互垂直的，且有源层中具有用于和电极相连的过孔，在形成金属电极以及走线时，金属材料沉积与过孔中进而实现有源层和源漏极的电连接。以第二薄膜晶体管200为例，其源漏极可分别连接数据线20和VDD线10。由于第二薄膜晶体管200的源漏极（前面描述的第二输入端电极320第二输出端电极330）可以是同层同材料形成的，因此可以在形成第二薄膜晶体管200的源漏极的同时，形成数据线20和VDD线10。
根据本发明的实施例，第一薄膜晶体管100和第二薄膜晶体管200中的各个电极，以及显示基板中的电容极板、信号走线材料可以不受特别限制，例如可以是常用的金属材料，如Ag，Cu，Al，Mo等，或多层金属如MoNb/Cu/MoNb等。或者，也可以是上述金属构成的合金材料，如AlNd、MoNb等，也可以是金属和透明导电氧化物（如ITO、AZO等）形成的堆栈结构如ITO/Ag/ITO等。第一薄膜晶体管100和第二薄膜晶体管200中除去前面描述的结构之外，还可具有包括但不限于缓冲层、栅极绝缘层介质层、平坦化层、保护层（PVX）等绝缘结构。薄膜晶体管的介质层还可同时充当基板中电容的电容介质层。上述绝缘结构的材料包括但不限于无机氧化物如SiOx、SiNx、SiON等介质材料，也可以为新型的有机绝缘材料，或高介电常数（High k）材料如AlOx，HfOx，TaOx等。例如，有机绝缘介质材料（OC）可包含但不限于聚硅氧烷系材料，亚克力系材料，或聚酰亚胺系材料等平坦化材料等。
根据本发明的实施例，由于第一薄膜晶体管和第二薄膜晶体管是层叠设置的，且在形成第二薄膜晶体管的多晶硅有源层时，可依靠下方的件电极（栅极）作为屏蔽H的遮罩，因此第二栅极和第一输出端电极之间的第一层间绝缘层厚度可以较薄。具体地，第一层间绝缘层的厚度可以为50nm~200nm。与相关技术中需要形成300-500nm的绝缘层以防止H的扩散相比，根据本发明实施例的第一层间绝缘层的厚度显著降低。由此，可降低第一薄膜晶体管和第二薄膜晶体管之间的绝缘层厚度，降低基板内部段差进而降低该基板的整体应力。
根据本发明的实施例，该显示基板可具有多个像素单元，像素单元可具有一个前述的第一薄膜晶体管和一个第二薄膜晶体管。例如，每个像素单元均可以具有一个前述的第一薄膜晶体管和一个第二薄膜晶体管。由此，可对多个像素单元的发光情况进行精确控制。此处需要特别说明的是，每个像素单元中还可具有其他的薄膜晶体管以及电容结构。每个像素单元中薄膜晶体管的总数量不受特别限制，例如可以有7个或是5个等等。具体地，每个像素单元中至少可具有一个作为开关薄膜晶体管的第一薄膜晶体管，和一个作为驱动薄膜晶体管的第二薄膜晶体管。
在本发明的又一方面，本发明提出了一种制备前面描述的显示基板的方法。根据本发明的实施例，参考图4，该方法包括：
S100：在基板的一侧形成第一薄膜晶体管
根据本发明的实施例，在该步骤中首先在基板的一侧形成第一薄膜晶体管，即金属氧化物薄膜晶体管。该第一薄膜晶体管的具体结构已经在前面进行了详细的描述，在此不再赘述。该步骤之后形成的结构可具有如图2中（a）所示出的结构。
具体地，为了方便后续的连接，可在完成第一输入端电极220和第一输出端电极230（源极和漏极）之后，在第一薄膜晶管的第一输出端电极230远离基板100的一侧形成第一层间绝缘层500，并第一层间绝缘层上形成接触过孔，以暴露第一输出端电极230。
S200：在所述第一薄膜晶体管远离所述基板的一侧形成第二薄膜晶体管
根据本发明的实施例，在该步骤中，在第一薄膜晶体管远离基板的一侧形成第二薄膜晶体管。
具体地，参考图2中的（b）和（c），可以在第一薄膜晶体管远离基板100的一侧依次形成第二栅极金属层340’、缓冲材料层350’以及非晶硅层310A。随后可对非晶硅层310A进行晶化处理，以将非晶硅转化为多晶硅。在此过程中，第一薄膜晶体管的有源层一直处于第二栅极金属层340’的覆盖之下，从而可以利用金属的电极层降低H扩散对于氧化物薄膜晶体管有源层的影响。随后，可以对多晶硅层、缓冲材料层以及第二栅极金属层进行图形化处理，以同步形成第二栅极340、缓冲层350以及第二有源层310。该步骤之后获得的结构可如图3中的（d）中所示出的。随后，参考图3中的（e），可进行第三层间绝缘层的沉积，并在第三层间绝缘层600上形成源漏极过孔，以暴露第二有源层310，并沉积第二电极金属层，通过构图工艺，基于第二电极金属层形成第二输入端电极320以及第二输出端电极330（源极和漏极）。
在本发明的又一方面，本发明提出了一种显示装置。参考图6，该显示装置1000包括：显示基板，以及封装结构（图中未示出）。该显示基板可以是前面所述的显示基板，或是利用前面所述的方法获得的。该显示基板上具有多个有机发光二极管，且有机发光二极管与第二薄膜晶体管电性相连，从而实现对有机发光二极管的控制。封装结构将多个有机发光元件密封于该显示基板上，以防止环境中的水氧破坏发光二极管。由此，该显示装置具有背板氧化物薄膜晶体管可靠性高等优点的至少之一。
在本发明的描述中，术语 “上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (7)
1.一种制备显示基板的方法，其特征在于，包括：
在基板的一侧形成第一薄膜晶体管，所述第一薄膜晶体管具有第一有源层以及第一输出端电极，所述第一有源层为金属氧化物形成的，所述第一输出端电极位于所述第一有源层远离所述基板的一侧，所述第一输出端电极为所述第一薄膜晶体管的源极或者漏极；以及
在所述第一薄膜晶体管远离所述基板的一侧形成第二薄膜晶体管，所述第二薄膜晶体管具有第二有源层以及第二栅极，所述第二薄膜晶体管的所述第二栅极位于所述第二薄膜晶体管靠近所述第一薄膜晶体管的一侧，所述第二有源层为低温多晶硅形成的，所述第二有源层位于所述第二栅极远离所述基板的一侧，且所述第二栅极通过过孔与所述第一输出端电极相连；
形成所述第二薄膜晶体管包括：在所述第一薄膜晶体管远离所述基板的一侧依次形成第二栅极金属层、缓冲材料层以及非晶硅层；对所述非晶硅层进行晶化处理，以将所述非晶硅层转化为多晶硅层；对所述多晶硅层、所述缓冲材料层以及所述第二栅极金属层进行图形化处理，以同步形成所述第二栅极、缓冲层以及所述第二有源层；
其中，所述第二栅极和所述第一输出端电极之间具有第一层间绝缘层，所述第一层间绝缘层的厚度为50nm～200nm。
2.根据权利要求1所述的方法，其特征在于，所述第一薄膜晶体管包括：
第一栅极，所述第一栅极位于所述第一有源层远离所述基板的一侧，且所述第一栅极以及所述第一有源层之间具有第一栅极绝缘层；
第一输入端电极，所述第一输入端电极与所述第一输出端电极同层设置，且所述第一输入端电极和所述第一有源层之间具有第二层间绝缘层，所述第一输入端电极与所述第一输出端电极均通过过孔与所述第一有源层相连，
所述第一输入端电极为所述源极和所述漏极中的一个，所述第一输出端电极为所述源极和漏极中的另一个。
3.根据权利要求2所述的方法，其特征在于，所述第二薄膜晶体管包括：
第二输入端电极以及第二输出端电极，所述第二输入端电极以及第二输出端电极同层设置，且位于所述第二有源层远离所述第二栅极的一侧，所述第二有源层以及所述第二输入端电极之间具有第三层间绝缘层，
所述第二输入端电极为所述第二薄膜晶体管的源极和漏极中的一个，所述第二输出端电极为所述源极和漏极中的另一个。
4.根据权利要求1所述的方法，其特征在于，所述显示基板具有多个像素单元，所述像素单元具有一个所述第一薄膜晶体管和一个所述第二薄膜晶体管。
5.根据权利要求1所述的方法，其特征在于，所述基板为有机发光显示装置的背板。
6.根据权利要求1所述的方法，其特征在于，包括：
在所述基板上形成所述第一薄膜晶体管，并在所述第一薄膜晶管的第一输出端电极远离所述基板的一侧形成所述第一层间绝缘层；
在所述第一层间绝缘层上形成接触过孔，以暴露所述第一输出端电极；
在所述第一层间绝缘层远离所述第一输出端电极的一侧沉积所述第二栅极金属层；
形成所述第二栅极、所述缓冲层以及第二有源层之后，在所述第二有源层远离所述基板的一侧形成第三层间绝缘层，并在所述第三层间绝缘层上形成源漏极过孔，以暴露所述第二有源层；
沉积第二电极金属层，并通过构图工艺，基于所述第二电极金属层形成第二输入端电极以及第二输出端电极，所述第二输入端电极以及第二输出端电极通过所述源漏极过孔与所述第二有源层相连。
7.一种显示装置，其特征在于，包括：
显示基板，所述显示基板为权利要求1-6任一项所述的方法获得的；
所述显示基板上具有与第二薄膜晶体管电性相连的多个有机发光二极管；
封装结构，所述封装结构将所述多个有机发光元件密封于所述显示基板上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911192588.4A CN110729312B (zh) | 2019-11-28 | 2019-11-28 | 显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911192588.4A CN110729312B (zh) | 2019-11-28 | 2019-11-28 | 显示基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110729312A CN110729312A (zh) | 2020-01-24 |
| CN110729312B true CN110729312B (zh) | 2022-10-11 |
Family
ID=69225749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911192588.4A Active CN110729312B (zh) | 2019-11-28 | 2019-11-28 | 显示基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110729312B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112530978B (zh) * | 2020-12-01 | 2024-02-13 | 京东方科技集团股份有限公司 | 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板 |
| CN114927532B (zh) * | 2022-04-27 | 2023-04-21 | 惠科股份有限公司 | 阵列基板及其制作方法和显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130214279A1 (en) * | 2010-04-30 | 2013-08-22 | Jun Nishimura | Circuit board and display device |
| CN104867921A (zh) * | 2014-02-24 | 2015-08-26 | 乐金显示有限公司 | 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置 |
| CN108022935A (zh) * | 2016-11-01 | 2018-05-11 | 群创光电股份有限公司 | 显示设备 |
| US20180300527A1 (en) * | 2017-04-13 | 2018-10-18 | Boe Technology Group Co., Ltd. | Fingerprint identification detection circuit, touch screen and display device |
-
2019
- 2019-11-28 CN CN201911192588.4A patent/CN110729312B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130214279A1 (en) * | 2010-04-30 | 2013-08-22 | Jun Nishimura | Circuit board and display device |
| CN104867921A (zh) * | 2014-02-24 | 2015-08-26 | 乐金显示有限公司 | 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置 |
| CN108022935A (zh) * | 2016-11-01 | 2018-05-11 | 群创光电股份有限公司 | 显示设备 |
| US20180300527A1 (en) * | 2017-04-13 | 2018-10-18 | Boe Technology Group Co., Ltd. | Fingerprint identification detection circuit, touch screen and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110729312A (zh) | 2020-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111785759A (zh) | 显示面板及显示装置 | |
| US8829511B2 (en) | Hybrid thin film transistor, manufacturing method thereof and display panel having the same | |
| US11056509B2 (en) | Display device having a plurality of thin-film transistors with different semiconductors | |
| US11177293B2 (en) | Array substrate and fabricating method thereof, and display device | |
| US8759832B2 (en) | Semiconductor device and electroluminescent device and method of making the same | |
| US11107843B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| US20170179164A1 (en) | Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus | |
| US10658446B2 (en) | Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers | |
| US9349996B2 (en) | Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method | |
| TW201342618A (zh) | 半導體裝置及其製造方法 | |
| US11121226B2 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
| US11895870B2 (en) | Display panel and display device | |
| US10192890B2 (en) | Transistor array panel and method of manufacturing thereof | |
| CN213150776U (zh) | 显示面板及显示装置 | |
| TW201444079A (zh) | 有機發光顯示裝置及其製造方法 | |
| CN110729312B (zh) | 显示基板及其制备方法、显示装置 | |
| US20190131322A1 (en) | Method for manufacturing thin-film transistor and thin-film transistor | |
| CN111755462B (zh) | 阵列基板及其制造方法 | |
| US10290665B2 (en) | Array substrates, display devices, and the manufacturing methods thereof | |
| US20240038783A1 (en) | Display device and manufacturing method thereof | |
| CN102456708A (zh) | 有机发光二极管显示器及其制造方法 | |
| US11678530B2 (en) | Display substrate and preparation method thereof, and display apparatus | |
| CN110707106A (zh) | 薄膜晶体管及制备方法、显示装置 | |
| US9640554B2 (en) | Pixel structure | |
| KR20100075058A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |