CN106257677B - 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置 - Google Patents

薄膜晶体管基板和使用该薄膜晶体管基板的显示装置 Download PDF

Info

Publication number
CN106257677B
CN106257677B CN201610425935.3A CN201610425935A CN106257677B CN 106257677 B CN106257677 B CN 106257677B CN 201610425935 A CN201610425935 A CN 201610425935A CN 106257677 B CN106257677 B CN 106257677B
Authority
CN
China
Prior art keywords
electrode
film transistor
tft
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610425935.3A
Other languages
English (en)
Other versions
CN106257677A (zh
Inventor
李昭珩
张允琼
朴权植
金敏澈
梁晸硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN106257677A publication Critical patent/CN106257677A/zh
Application granted granted Critical
Publication of CN106257677B publication Critical patent/CN106257677B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种薄膜晶体管(TFT)基板和使用该薄膜晶体管基板的显示装置。该TFT基板包括：第一TFT，其包括沉积在基板上的多晶半导体层、第一栅电极、第一源电极、以及第一漏电极；与第一TFT隔离的第二TFT，所述第二TFT包括沉积在第一栅电极上的第二栅电极、氧化物半导体层、第二源电极、以及第二漏电极；以及与第一TFT和第二TFT隔离的多个存储电容器，各个存储电容器包括：第一虚拟半导体层、在第一虚拟半导体层上的第一栅极绝缘层、在第一栅极绝缘层上的第一虚拟栅电极、以及在第一虚拟栅电极上的中间绝缘层。

Description

薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
本申请要求2015年6月19日提交的韩国专利申请第10-2015-0087209号的权益，出于所有目的将其通过引用并入本文中，就好像在本文中完全阐述一样。
技术领域
本公开涉及薄膜晶体管(TFT)基板和使用该薄膜晶体管基板的显示装置。
背景技术
随着信息社会的发展，对于用于呈现信息的显示装置的需求日益增加。显示装置的领域从大尺寸的阴极射线管(CRT)快速变化成平板显示器(FPD)，平板显示器具有外形薄、重量轻、并且能够实现大尺寸屏幕的有利特性。平板显示器的实例包括液晶显示器(LCD)、等离子体显示面板(PDP)、有机发光二极管(OLED)显示器、以及电泳显示器(EPD)。
以有源方式驱动的EPD、OLED显示器以及液晶显示器的显示面板可以包括薄膜晶体管基板，该薄膜晶体管基板具有分配至以矩阵方式布置的各个像素区域的薄膜晶体管。例如，液晶显示器通过使用电场控制液晶层的透光率来显示图像。OLED显示器通过使用形成在各个像素中的有机发光二极管，在以矩阵方式布置的各个像素处生成适当受控的光，来呈现视频数据。
用作自发光显示装置的OLED显示器具有快的响应时间、高的发光效率、高的亮度、以及宽的视角的优点。使用具有良好能量效率的有机发光二极管的OLED显示器可以分为无源矩阵OLED显示器和有源矩阵OLED显示器。
随着对个人电子设备进行积极开发，已经积极地开发出便携式和/或可穿戴式显示装置。为了将显示装置应用于便携式和/或可穿戴式装置，需要低功耗的显示装置。然而，已开发的涉及显示装置的技术具有在实施低功耗的同时存储电容器的电容增加的局限性。
发明内容
本公开提供了一种薄膜晶体管(TFT)基板和使用该薄膜晶体管基板的显示装置，所述薄膜晶体管基板包括多个存储电容器和各自具有不同结构的两种或更多种类型的TFT。
在一个方面中，提供了一种薄膜晶体管基板，其包括：包括薄膜的第一薄膜晶体管，其中多晶半导体层、第一栅电极、第一源电极、以及第一漏电极以所叙述的顺序沉积在基板上；与所述第一薄膜晶体管隔离的第二薄膜晶体管，所述第二薄膜晶体管包括薄膜，其中第二栅电极、氧化物半导体层、第二源电极、以及第二漏电极以所叙述的顺序沉积在覆盖所述第一栅电极的层上；以及与所述第一薄膜晶体管和所述第二薄膜晶体管隔离的多个存储电容器，所述多个存储电容器各自包括：第一虚拟半导体层；在所述第一虚拟半导体层上的第一栅极绝缘层；在所述第一栅极绝缘层上的第一虚拟栅电极；在所述第一虚拟栅电极上的中间绝缘层；在所述中间绝缘层上的第二虚拟栅电极；在所述第二虚拟栅电极上的第二栅极绝缘层；在所述第二栅极绝缘层上的第一虚拟源极-漏极电极；在所述第一虚拟源极-漏极电极上的钝化层；以及在所述钝化层上的虚拟像素电极。
在另一方面中，提供了一种薄膜晶体管基板，其包括：包括薄膜的第一薄膜晶体管，其中多晶半导体层、第一栅电极、第一源电极、以及第一漏电极以所叙述的顺序沉积在基板上；与所述第一薄膜晶体管隔离的第二薄膜晶体管，所述第二薄膜晶体管包括薄膜，其中第二栅电极、氧化物半导体层、第二源电极、以及第二漏电极以所叙述的顺序沉积在所述多晶半导体层上；以及与所述第一薄膜晶体管和所述第二薄膜晶体管隔离的多个存储电容器，所述多个存储电容器各自包括：第一虚拟半导体层；在所述第一虚拟半导体层上的第一栅极绝缘层；在所述第一栅极绝缘层上的第一虚拟栅电极；在所述第一虚拟栅电极上的中间绝缘层；在所述中间绝缘层上的第二栅极绝缘层；在所述第二栅极绝缘层上的第一虚拟源极-漏极电极；在所述第一虚拟源极-漏极电极上的钝化层；以及在所述钝化层上的虚拟像素电极。
附图说明
本申请包括附图以提供对本发明的进一步理解，附图并入本说明书中并构成本说明书的一部分，附图示出本发明的实施方案并且与描述一起用于解释本发明的原理。在附图中：
图1是示出根据本公开的第一实施方案的包括不同类型TFT的显示装置的薄膜晶体管(TFT)基板的截面图；
图2是示出根据本公开的第一实施方案的TFT基板的一个变化例的截面图；
图3是示出根据本公开的第二实施方案的包括不同类型TFT的显示装置的TFT基板的截面图；
图4是示出根据本公开的第二实施方案的TFT基板的一个变化例的截面图；
图5是示出根据本公开的第三实施方案的包括不同类型TFT的显示装置的TFT基板的截面图；
图6是示出根据本公开的第三实施方案的TFT基板的一个变化例的截面图；
图7是示意性示出根据本公开的第一应用例的显示装置的配置的框图；
图8是示出根据本公开的第二应用例的包括在边缘场型液晶显示器中的包括氧化物半导体层的薄膜晶体管基板的平面图；
图9是沿图8的线I-I'截取的截面图；
图10是示出根据本公开的第三应用例的在有源矩阵有机发光二极管(OLED)显示器中的一个像素的结构的平面图；
图11是沿图10的线II-II'截取的截面图；
图12是示意性示出根据本公开的第四应用例的OLED显示器的结构的方法平面图；以及
图13是沿图12的线III-III'截取的截面图。
具体实施方式
现在详细参照本发明的实施方案，本发明的实施方案的实例在附图中示出。在可能的情况下，在整个附图中使用相同的附图标记来指代相同或相似的部件。应注意，如果确定已知技术可能导致对本发明实施方案的误解，则省略该已知技术的详细描述。
根据本公开的平板显示器的薄膜晶体管(TFT)基板包括在同一基板上的设置在第一区域中的第一薄膜晶体管和设置在第二区域中的第二薄膜晶体管。该基板可以包括显示区域和非显示区域。在显示区域中，以矩阵方式布置有多个像素区域。在像素区域中，设置有显示元件。在包围显示区域的非显示区域中，设置有用于驱动像素区域的显示元件的驱动元件。
由于多晶半导体材料具有高迁移率(超过100cm2/Vs)、低能耗功率、以及高可靠性的特性，所以其可以应用于驱动IC例如栅极驱动器和/或复用器(MUX)用于驱动显示元件的TFT。另外，其可以应用于设置在有机发光二极管(OLED)显示器的像素区域中的驱动薄膜晶体管。由于氧化物半导体材料具有低的关断电流，所以其可以应用于像素区域中的开关薄膜晶体管的沟道层，其中导通时间周期非常短但是关断时间周期长。另外，由于关断电流低，所以辅助电容的大小可以降低。因此，其可以适用于具有高的分辨率的显示元件。本公开通过在同一基板上设置各自具有不同特性的用于驱动元件的TFT和用于显示元件的TFT，可以获得对于便携式和/或可穿戴式显示器具有优化功能和特性的TFT基板。
当使用多晶半导体材料形成半导体层时，需要杂质注入工艺和高温热工艺。另一方面，当使用氧化物半导体材料形成半导体层时，其在相对低温的工艺下进行。因此，优选的是，首先形成在严苛的热条件下进行的多晶半导体层，接着形成氧化物半导体层。为此，在本公开中，包括多晶半导体材料的第一薄膜晶体管可以具有顶部栅极共面结构，包括氧化物半导体材料的第二薄膜晶体管可以具有底部栅极背沟道蚀刻(BCE)结构。
此外，从制造工艺的观点看，当多晶半导体材料具有空位时，其特性可能会严重劣化。因此，可以实施氢化工艺以用氢粒子填充空位。在本发明中，氢粒子包括例如氢原子、氢分子和/或氢离子。另一方面，对于氧化物半导体材料，由于空位可以用作为载流子，所以期望的是对氧化物半导体材料中的少量空位实施热工艺。这两种工艺(氢化工艺和热工艺)可以通过随后在350℃至380℃的温度下实施的热工艺来实施。
对于氢化工艺，可以在多晶半导体材料上设置包括许多氢粒子的氮化物层。可以通过热工艺将氢粒子扩散到多晶半导体材料中。因此，多晶半导体层可以被稳定。在热工艺期间，氢粒子不应扩散到氧化物半导体材料中。因此，可以在氮化物层与氧化物半导体材料之间设置氧化物层。在热工艺之后，氧化物半导体层可以被稳定，这是因为氧化物半导体材料几乎不被氢粒子所影响。
在本文中公开的实施方案中，第一区域可以是非显示区域，第二区域可以是显示区域的一部分或整个部分。在这种情况下，第一薄膜晶体管和第二薄膜晶体管可以彼此远离。或者，第一区域和第二区域可以包括在显示区域中。特别地，当多个薄膜晶体管设置在单个像素区域中时，第一薄膜晶体管和第二薄膜晶体管可以相邻设置。
在以下描述中，出于简洁和便于阅读的目的，使用第一TFT作为设置在第一区域中的驱动元件的TFT并且使用第二TFT作为设置在第二区域中的开关元件的TFT来描述本公开的实施方案。然而，实施方案不限于此。另外，在以下描述中，出于简洁和便于阅读的目的，使用在第一区域和第二区域中的每一个中形成一个TFT作为实例来描述本公开的实施方案。对于TFT可以使用其他数目。另外，在以下描述中，掩模工艺表示包括光掩模对准工艺、曝光工艺、显影工艺、以及蚀刻工艺的光刻工艺。
<第一实施方案>
图1是示出根据本公开的第一实施方案的包括不同类型TFT的显示装置的薄膜晶体管(TFT)基板的截面图。图2是示出图1的一个变化例的截面图。在本文中公开的实施方案中，主要示出了能够清楚地示出特性的截面图，并且出于简洁和便于阅读的目的，没有示出平面图的结构。
参照图1，根据本公开的第一实施方案的显示装置的TFT基板包括设置在基板SUB上以彼此隔离的第一TFT T1和第二TFT T2、以及第一存储电容器C1至第四存储电容器C4。第一TFT T1和第二TFT T2可以彼此隔离相对长的距离，或者可以相邻地隔离相对短的距离。
在基板SUB的整个表面上形成有缓冲层BUF。缓冲层BUF可以具有包括硅氮化物(SiNx)或硅氧化物(SiOx)的单层结构，或者包括硅氮化物(SiNx)和硅氧化物(SiOx)的多层结构。缓冲层BUF可以提高后续形成的层与基板SUB之间的粘合强度，并且阻挡来自基板SUB的碱性成分。
在基板SUB与缓冲层BUF之间可以形成遮光层以阻挡从外部入射的光。遮光层可以由具有能够阻挡光的功能的金属材料形成。特别地，遮光层可以形成为与第一TFT T1和第二TFT T2的沟道区对应的岛的形状。
在缓冲层BUF上形成有第一半导体层A1、SA1和DA1、以及第一虚拟半导体层AD。第一半导体层A1、SA1和DA1形成在第一区域TA1中，第一虚拟半导体层AD形成在与第一半导体层A1、SA1和DA1隔离的存储电容器区域STGA中。第一半导体层A1、SA1和DA1包括第一TFT T1的沟道区A1、源极区SA1、以及漏极区DA1。沟道区A1、源极区SA1、以及漏极区DA1由离子的掺杂限定。
在缓冲层BUF上形成第一半导体材料并且对该第一半导体材料进行图案化，以分别形成第一半导体层A1、SA1和DA1、以及第一虚拟半导体层AD。第一虚拟半导体层AD变成第一存储电容器C1的第一电极(或下电极)。
优选的但不是必需的，第一TFT T1包括多晶半导体材料例如多晶硅。另外，优选的但不是必需的，第一TFT T1具有顶部栅极结构。第一半导体层A1、SA1、以及DA1是通过沉积非晶硅材料并且实施氢化工艺和结晶工艺而得到的多晶硅层。
在第一半导体层A1、SA1和DA1、第一虚拟半导体层AD、以及缓冲层BUF上形成有第一栅极绝缘层GI1。第一栅极绝缘层GI1选为硅氮化物(SiNx)层或硅氧化物(SiOx)层。第一栅极绝缘层GI1使第一半导体层A1、SA1、以及DA1与第一虚拟半导体层AD绝缘。
在第一栅极绝缘层GI1上形成有第一栅电极G1和第一虚拟栅电极GC1。第一栅电极G1形成在第一区域TA1中，并且第一虚拟栅电极GC1形成在存储电容器区域STGA中。在第一栅极绝缘层GI1上形成金属材料并且对该金属材料进行图案化，以形成第一栅电极G1和第一虚拟栅电极GC1。第一栅电极G1设置为交叠第一半导体层A1、SA1、以及DA1中的沟道区A1，并且第一虚拟栅电极GC1与第一栅电极G1隔离。
第一虚拟栅电极GC1变成第一存储电容器C1的第二电极(或上电极)，并且也变成第二存储电容器C2的第一电极(或下电极)。第一虚拟半导体层AD和第一虚拟栅电极GC1构成第一存储电容器C1。
在其上形成有第一栅电极G1和第一虚拟栅电极GC1的第一栅极绝缘层GI1上沉积有第一中间绝缘层ILD1和第二中间绝缘层ILD2。第一中间绝缘层ILD1和第二中间绝缘层ILD2选为硅氮化物(SiNx)层和硅氧化物(SiOx)层。沉积硅氮化物层以使包含在硅氮化物层中的氢粒子通过后续工艺扩散，并且对包括多晶硅的第一半导体层A1、SA1、以及DA1实施氢化工艺。氢化工艺是用于填充由于活化而不与氢粒子偶联的空间的工艺，并且与活化不同氢化工艺是在低温下实施的。另外，由于氢化工艺受时间比受温度影响更大，所以氢化工艺可以随着氢化工艺的处理时间增加而获得有效的结果。沉积硅氧化物层以防止由于包含在硅氮化物层中的氢粒子而导致氧化物半导体元件的变形(或劣化)。
在第一中间绝缘层ILD1和第二中间绝缘层ILD2上形成有第二栅电极G2和第二虚拟栅电极GC2。第二栅电极G2形成在第二区域TA2中，并且第二虚拟栅电极GC2形成在存储电容器区域STGA中。
在第一中间绝缘层ILD1和第二中间绝缘层ILD2上形成金属材料，并且对该金属材料进行图案化，以形成第二栅电极G2和第二虚拟栅电极GC2。第二栅电极G2设置为交叠稍后将形成的第二半导体层A2的沟道区A2，并且第二虚拟栅电极GC2与第二栅电极G2隔离。
第二虚拟栅电极GC2变成第二存储电容器C2的第二电极(或上电极)，并且也变成第三存储电容器C3的第一电极(或下电极)。第一虚拟栅电极GC1和第二虚拟栅电极GC2构成第二存储电容器C2。
在第二中间绝缘层ILD2上形成有第二栅极绝缘层GI2，第二栅电极G2和第二虚拟栅电极GC2形成在第二中间绝缘层ILD2上。第二栅极绝缘层GI选为硅氧化物(SiOx)层。第二栅极绝缘层GI2使第二栅电极G2与第二虚拟栅电极GC2绝缘。
第二半导体层A2形成在第二栅极绝缘层GI2上。第二半导体层A2形成在第二区域TA2中。在第二栅极绝缘层GI2上形成氧化物半导体材料例如铟镓锌氧化物(IGZO)，并且对该氧化物半导体材料进行图案化，以形成第二半导体层A2，并且对第二半导体层A2实施热工艺。第二半导体层A2设置为交叠第二栅电极G2。
在第二栅极绝缘层GI2上形成有第一源电极S1和第一漏电极D1、第二源电极S2和第二漏电极D2、第一虚拟源极-漏极电极GS1、以及第二虚拟源极-漏极电极GS2。在第二栅极绝缘层GI2上形成源极材料和漏极材料，并且对该材料进行图案化，以分别在第一区域TA1中形成第一源电极S1和第一漏电极D1，在第二区域TA2中形成第二源电极S2和第二漏电极D2，并且在存储电容器区域STGA中形成第一虚拟源极-漏极电极GS1和第二虚拟源极-漏极电极GS2。
第一源电极S1通过接触孔连接至第一半导体层A1、SA1、以及DA1中的源极区SA1，并且第一漏电极D1通过接触孔连接至第一半导体层A1、SA1、以及DA1中的漏极区DA1。第一源电极S1和第一漏电极D1变成第一TFT T1的源电极和漏电极。
第二源电极S2和第二漏电极D2与第一源电极S1和第一漏电极D1隔离。第二源电极S2连接至第二半导体层A2的源极区，并且第二漏电极D2连接至第二半导体层A2的漏极区。第二源电极S2和第二漏电极D2变成第二TFT T2的源电极和漏电极。第二源电极S2和第二漏电极D2使用与第一源电极S1和第一漏电极D1相同的材料形成在与第一源电极S1和第一漏电极D1相同的层上。
第一虚拟源极-漏极电极GS1通过接触孔连接至第一虚拟栅电极GC1。第一虚拟源极-漏极电极GS1设置为交叠第一虚拟栅电极GC1。第一虚拟源极-漏极电极GS1变成第三存储电容器C3的第二电极(或上电极)，并且也变成第四存储电容器C4的第一电极(或下电极)。第二虚拟栅电极GC2和第一虚拟源极-漏极电极GS1构成第三存储电容器C3。
第二虚拟源极-漏极电极GS2通过接触孔公共地连接至第一虚拟半导体层AD和第二虚拟栅电极GC2。第二虚拟源极-漏极电极GS2与第一虚拟源极-漏极电极GS1隔离，并且设置为交叠第一虚拟半导体层AD和第二虚拟栅电极GC2。
在其上形成有第一源电极S1和第一漏电极D1、第二源电极S2和第二漏电极D2、第一虚拟源极-漏极电极GS1、以及第二虚拟源极-漏极电极GS2的第二栅极绝缘层GI2上形成有钝化层PAS。
在钝化层PAS上形成有平坦化层PAC。平坦化层PAC可以通过厚厚地形成具有低的介电常数的有机材料来形成，从而提高表面的平坦性和均匀性。可以使用其他方法。
在平坦化层PAC上形成有像素电极PXL和虚拟像素电极GP。在钝化层PAS上形成透明电极材料例如铟锡氧化物(ITO)，并且对该透明电极材料进行图案化，以分别在第一区域TA1和第二区域TA2中形成像素电极PXL，并且在存储电容器区域STGA中形成虚拟像素电极GP。
像素电极PXL通过接触孔连接至第一源电极S1。取决于稍后将形成的显示面板的结构，像素电极PXL变成液晶显示器的像素电极，或者变成OLED显示器的阳极电极(或阴极电极)。
虚拟像素电极GP通过接触孔连接至第二虚拟源极-漏极电极GS2。虚拟像素电极GP设置为交叠第一虚拟源极-漏极电极GS1和第二虚拟源极-漏极电极GS2。虚拟像素电极GP变成第四存储电容器C4的第二电极(或上电极)。第一虚拟源极-漏极电极GS1和虚拟像素电极GP构成第四存储电容器C4。
参照图2，根据本公开的第一实施方案的一个变化例的显示装置的TFT基板包括：设置在基板SUB上以彼此隔离的第一TFT T1和第二TFT T2、以及第一存储电容器C1至第四存储电容器C4。第一TFT T1和第二TFT T2可以彼此隔离相对长的距离，或者可以相邻地隔离相对短的距离。
根据本公开的第一实施方案的一个变化例，位于存储电容器区域STGA中的平坦化层PAC被图案化并被去除。因此，虚拟像素电极GP通过与像素电极PXL相同的工艺形成，并且位于钝化层PAS上。当虚拟像素电极GP如上所述位于钝化层PAS上时，可以进一步改进第四存储电容器C4的充电特性。这是因为C＝ε*A/d，其中C是电容，ε是介电常数，A是面积，并且d是距离。
根据本公开的第一实施方案的一个变化例，仅第一中间绝缘层ILD1形成在第一栅极绝缘层GI1上。当如上所述仅第一中间绝缘层ILD1形成在第一栅极绝缘层GI1上时，第一中间绝缘层ILD1选为硅氮化物(SiNx)层，并且形成在第一中间绝缘层ILD1上的第二栅极绝缘层GI2选为硅氧化物(SiOx)层。
根据本公开的第一实施方案的一个变化例，由于中间绝缘层配置为不是多层而是单层，所以可以防止TFT的导通电流Ion因中间绝缘层的厚度的增加而减小。另外，本公开的实施方案可以在均一地确保TFT的导通电流Ion的同时减小TFT的尺寸。
之后，取决于在像素电极之后形成的电极和结构，显示装置的TFT基板被实施在平板显示器例如液晶显示器和OLED显示器中。然而，出于简洁和便于阅读的目的，本公开的实施方案仅示出和描述了TFT的表示主要特性的部分和结构。
如上所述，根据本公开的第一实施方案的显示装置的TFT基板具有如下结构：其中包括多晶半导体材料的第一TFT T1和包括氧化物半导体材料的第二TFT T2形成在同一基板SUB上。特别地，第一TFT T1的源电极和漏电极以及第二TFT T2的源电极和漏电极使用相同的材料形成在同一层上。另外，TFT基板包括构成第一TFT T1和第二TFT T2的电极、以及基于半导体层形成的多个存储电容器C1至C4。
<第二实施方案>
图3是示出根据本公开的第二实施方案的包括不同类型TFT的显示装置的TFT基板的截面图。图4是示出图3的一个变化例的截面图。在本文中公开的实施方案中，出于简洁和便于阅读的目的，主要示出能够清楚地显示特性的截面图，并且未示出平面图的结构。
参照图3，根据本公开的第二实施方案的显示装置的TFT基板包括：设置在基板SUB上以彼此隔离的第一TFT T1和第二TFT T2、以及第一存储电容器C1、第二存储电容器C2和第三存储电容器C3。第一TFT T1和第二TFT T2可以彼此隔离相对长的距离，或者可以相邻地隔离相对短的距离。
在基板SUB的整个表面上形成有缓冲层BUF。缓冲层BUF可以具有包括硅氮化物(SiNx)或硅氧化物(SiOx)的单层结构，或者包括硅氮化物(SiNx)和硅氧化物(SiOx)的多层结构。缓冲层BUF可以提高后续形成的层与基板SUB之间的粘合强度，并且阻挡来自基板SUB的碱性成分。
可以在基板SUB与缓冲层BUF之间形成遮光层以阻挡从外部入射的光。遮光层可以由具有能够阻挡光的功能的金属材料形成。特别地，遮光层可以形成为与第一TFT T1和第二TFT T2的沟道区对应的岛的形状。
在缓冲层BUF上形成有第一半导体层A1、SA1和DA1、以及第一虚拟半导体层AD。第一半导体层A1、SA1和DA1形成在第一区域TA1中，并且第一虚拟半导体层AD形成在与第一半导体层A1、SA1和DA1隔离的存储电容器区域STGA中。第一半导体层A1、SA1和DA1包括第一TFT T1的沟道区A1、源极区SA1、以及漏极区DA1。沟道区A1、源极区SA1、以及漏极区DA1由离子的掺杂限定。
在缓冲层BUF上形成第一半导体材料并且对该第一半导体材料进行图案化，以分别形成第一半导体层A1、SA1和DA1、以及第一虚拟半导体层AD。第一虚拟半导体层AD变成第一存储电容器C1的第一电极(或下电极)。
优选的但不是必需的，第一TFT T1包括多晶半导体材料例如多晶硅。另外，优选的但不是必需的，第一TFT T1具有顶部栅极结构。第一半导体层A1、SA1、以及DA1是通过沉积非晶硅材料并且实施氢化工艺和结晶工艺而得到的多晶硅层。
在第一半导体层A1、SA1和DA1、第一虚拟半导体层AD、以及缓冲层BUF上形成有第一栅极绝缘层GI1。第一栅极绝缘层GI1选为硅氮化物(SiNx)层或硅氧化物(SiOx)层。第一栅极绝缘层GI1使第一半导体层A1、SA1、以及DA1与第一虚拟半导体层AD绝缘。
在第一栅极绝缘层GI1上形成有第一栅电极G1、第二栅电极G2、以及第一虚拟栅电极GC1。第一栅电极G1形成在第一区域TA1中，第二栅电极G2形成在第二区域TA2中，并且第一虚拟栅电极GC1形成在存储电容器区域STGA中。在第一栅极绝缘层GI1上形成金属材料并且对该金属材料进行图案化，以形成第一栅电极G1、第二栅电极G2、以及第一虚拟栅电极GC1。第一栅电极G1、第二栅电极G2、以及第一虚拟栅电极GC1使用相同的材料形成在同一层上。
第一虚拟栅电极GC1变成第一存储电容器C1的第二电极(或上电极)，并且也变成第二存储电容器C2的第一电极(或下电极)。第一虚拟半导体层AD和第一虚拟栅电极GC1构成第一存储电容器C1。
在其上形成有第一栅电极G1、第二栅电极G2、以及第一虚拟栅电极GC1的第一栅极绝缘层GI1上沉积有第一中间绝缘层ILD1。第一中间绝缘层ILD1选为硅氮化物(SiNx)层。沉积硅氮化物层以使包含在硅氮化物层中的氢粒子通过后续工艺扩散，并且对包括多晶硅的第一半导体层A1、SA1、以及DA1实施氢化工艺。氢化工艺是用于填充由于活化而不与氢粒子偶联的空间的工艺，并且与活化不同氢化工艺是在低温下实施的。另外，由于氢化工艺受时间比受温度影响更大，所以氢化工艺可以随着氢化工艺的处理时间增加而获得有效的结果。
在第一中间绝缘层ILD1上形成有第二栅极绝缘层GI2。第二栅极绝缘层GI2选为硅氧化物(SiOx)层。沉积硅氧化物层以防止由于包含在硅氮化物层中的氢粒子而导致氧化物半导体元件变形(或劣化)。第二栅极绝缘层GI2用于防止由于包含在稍后将形成的第二半导体层A2中的氢粒子而产生的问题。
第二半导体层A2形成在第二栅极绝缘层GI2上。第二半导体层A2形成在第二区域TA2中。在第二栅极绝缘层GI2上形成氧化物半导体材料例如铟镓锌氧化物(IGZO))并且对该氧化物半导体材料进行图案化，以形成第二半导体层A2，并且对第二半导体层A2实施热工艺。第二半导体层A2设置为交叠第二栅电极G2。
在第二栅极绝缘层GI2上形成有第一源电极S1和第一漏电极D1、第二源电极S2和第二漏电极D2、第一虚拟源极-漏极电极GS1、以及第二虚拟源极-漏极电极GS2。在第二栅极绝缘层GI2上形成源极材料和漏极材料，并且对该材料进行图案化，以分别在第一区域TA1中形成第一源电极S1和第一漏电极D1，在第二区域TA2中形成第二源电极S2和第二漏电极D2，并且在存储电容器区域STGA中形成第一虚拟源极-漏极电极GS1和第二虚拟源极-漏极电极GS2。
第一源电极S1通过接触孔连接至第一半导体层A1、SA1、以及DA1中的源极区SA1，并且第一漏电极D1通过接触孔连接至第一半导体层A1、SA1、以及DA1中的漏极区DA1。第一源电极S1和第一漏电极D1变成第一TFT T1的源电极和漏电极。
第二源电极S2和第二漏电极D2与第一源电极S1和第一漏电极D1隔离。第二源电极S2连接至第二半导体层A2的源极区，并且第二漏电极D2连接至第二半导体层A2的漏极区。第二源电极S2和第二漏电极D2变成第二TFT T2的源电极和漏电极。第二源电极S2和第二漏电极D2使用与第一源电极S1和第一漏电极D1相同的材料形成在与第一源电极S1和第一漏电极D1相同的层上。
第一虚拟源极-漏极电极GS1通过接触孔连接至第一虚拟半导体层AD。第一虚拟源极-漏极电极GS1设置为交叠第一虚拟半导体层AD。第一虚拟源极-漏极电极GS1变成第二存储电容器C2的第二电极(或上电极)，并且也变成第三存储电容器C3的第一电极(或下电极)。第一虚拟栅电极GC1和第一虚拟源极-漏极电极GS1构成第二存储电容器C2。
第二虚拟源极-漏极电极GS2连接至第一虚拟栅电极GC1。第二虚拟源极-漏极电极GS2与第一虚拟源极-漏极电极GS1隔离，并且设置为交叠第一虚拟栅电极GC1。第二虚拟源极-漏极电极GS2用作帮助第一虚拟栅电极GC1与稍后将形成的虚拟像素电极之间的电连接的连接电极。
在其上形成有第一源电极S1和第一漏电极D1、第二源电极S2和第二漏电极D2、第一虚拟源极-漏极电极GS1、以及第二虚拟源极-漏极电极GS2的第二栅极绝缘层GI2上形成有钝化层PAS。
在钝化层PAS上形成有平坦化层PAC。平坦化层PAC可以通过厚厚地形成具有低的介电常数的有机材料来形成，从而提高表面的平坦性和均匀性。可以使用其他方法。
在平坦化层PAC上形成有像素电极PXL和虚拟像素电极GP。在钝化层PAS上形成透明电极材料例如铟锡氧化物(ITO)，并且对该透明电极材料进行图案化，以分别在第一区域TA1和第二区域TA2中形成像素电极PXL，并且在存储电容器区域STGA中形成虚拟像素电极GP。
像素电极PXL通过接触孔连接至第一源电极S1。取决于稍后将形成的显示面板的结构，像素电极PXL变成液晶显示器的像素电极，或者变成OLED显示器的阳极电极(或阴极电极)。
虚拟像素电极GP通过接触孔连接至第二虚拟源极-漏极电极GS2。虚拟像素电极GP设置为交叠第一虚拟源极-漏极电极GS1和第二虚拟源极-漏极电极GS2。虚拟像素电极GP变成第三存储电容器C3的第二电极(或上电极)。第一虚拟源极-漏极电极GS1和虚拟像素电极GP构成第三存储电容器C3。
参照图4，根据本公开的第二实施方案的一个变化例的显示装置的TFT基板包括：设置在基板SUB上以彼此隔离的第一TFT T1和第二TFT T2、以及第一存储电容器C1、第二存储电容器C2、第三存储电容器C3。第一TFT T1和第二TFT T2可以彼此隔离相对长的距离，或者可以相邻地隔离相对短的距离。
根据本公开的第二实施方案的一个变化例，位于存储电容器区域STGA中的平坦化层PAC被图案化并被去除。因此，虚拟像素电极GP通过与像素电极PXL相同的工艺形成，并且位于钝化层PAS上。当虚拟像素电极GP如上所述位于钝化层PAS上时，可以进一步改进第三存储电容器C3的充电特性。这是因为C＝ε*A/d，其中C是电容，ε是介电常数，A是面积，并且d是距离。
根据本公开的第二实施方案的一个变化例，由于中间绝缘层配置为不是多层而是单层，所以可以防止TFT的导通电流Ion因中间绝缘层的厚度的增加而减小。另外，本公开的实施方案可以在均一地确保TFT的导通电流Ion的同时减小TFT的尺寸。
之后，取决于在像素电极之后形成的电极和结构，显示装置的TFT基板被实施在平板显示器中，例如液晶显示器和OLED显示器。然而，出于简洁和便于阅读的目的，本公开的实施方案仅示出和描述了TFT的表示主要特性的部分和结构。
如上所述，根据本公开的第二实施方案的显示装置的TFT基板具有如下结构：其中包括多晶半导体材料的第一TFT T1和包括氧化物半导体材料的第二TFT T2形成在同一基板SUB上。特别地，第一TFT T1的源电极和漏电极以及第二TFT T2的源电极和漏电极使用相同的材料形成在同一层上。另外，TFT基板包括基于半导体层形成的多个存储电容器C1至C3、以及构成第一TFT T1和第二TFT T2的电极。
<第三实施方案>
图5是示出根据本公开的第三实施方案的包括不同类型TFT的显示装置的TFT基板的截面图。图6是示出图5的一个变化例的截面图。在本文中公开的实施方案中，出于简洁和便于阅读的目的，主要示出能够清楚地显示特性的截面图，并且未示出平面图的结构。
参照图5，根据本公开的第三实施方案的显示装置的TFT基板包括：设置在基板SUB上以彼此隔离的第一TFT T1和第二TFT T2、以及第一存储电容器C1至第四存储电容器C4。第一TFT T1和第二TFT T2可以彼此隔离相对长的距离，或者可以相邻地隔离相对短的距离。
在基板SUB的整个表面上形成有缓冲层BUF。缓冲层BUF可以具有包括硅氮化物(SiNx)或硅氧化物(SiOx)的单层结构，或者包括硅氮化物(SiNx)和硅氧化物(SiOx)的多层结构。缓冲层BUF可以提高后续形成的层与基板SUB之间的粘合强度，并且阻挡来自基板SUB的碱性成分。
可以在基板SUB与缓冲层BUF之间形成遮光层以阻挡从外部入射的光。遮光层可以由具有能够阻挡光的功能的金属材料形成。特别地，遮光层可以形成为与第一TFT T1和第二TFT T2的沟道区对应的岛的形状。
在缓冲层BUF上形成有第一半导体层A1、SA1和DA1、以及第一虚拟半导体层AD。第一半导体层A1、SA1和DA1形成在第一区域TA1中，并且第一虚拟半导体层AD形成在与第一半导体层A1、SA1和DA1隔离的存储电容器区域STGA中。第一半导体层A1、SA1和DA1包括第一TFT T1的沟道区A1、源极区SA1、以及漏极区DA1。沟道区A1、源极区SA1、以及漏极区DA1由离子的掺杂限定。
在缓冲层BUF上形成第一半导体材料并且对该第一半导体材料进行图案化，以分别形成第一半导体层A1、SA1和DA1、以及第一虚拟半导体层AD。第一虚拟半导体层AD变成第一存储电容器C1的第一电极(或下电极)。
优选的但不是必需的，第一TFT T1包括多晶半导体材料例如多晶硅。另外，优选的但不是必需的，第一TFT T1具有顶部栅极结构。第一半导体层A1、SA1、以及DA1是通过沉积非晶硅材料并且实施氢化工艺和结晶工艺而得到的多晶硅层。
在第一半导体层A1、SA1和DA1、第一虚拟半导体层AD、以及缓冲层BUF上形成有第一栅极绝缘层GI1。第一栅极绝缘层GI1选为硅氮化物(SiNx)层或硅氧化物(SiOx)层。第一栅极绝缘层GI1使第一半导体层A1、SA1、以及DA1与第一虚拟半导体层AD绝缘。
在第一栅极绝缘层GI1上形成有第一栅电极G1和第一虚拟栅电极GC1。第一栅电极G1形成在第一区域TA1中，并且第一虚拟栅电极GC1形成在存储电容器区域STGA中。在第一栅极绝缘层GI1上形成金属材料并且对该金属材料进行图案化，以形成第一栅电极G1和第一虚拟栅电极GC1。第一栅电极G1设置为交叠第一半导体层A1、SA1、以及DA1中的沟道区A1，并且第一虚拟栅电极GC1与第一栅电极G1隔离。
第一虚拟栅电极GC1变成第一存储电容器C1的第二电极(或上电极)，并且也变成第二存储电容器C2的第一电极(或下电极)。第一虚拟半导体层AD和第一虚拟栅电极GC1构成第一存储电容器C1。
在其上形成有第一栅电极G1和第一虚拟栅电极GC1的第一栅极绝缘层GI1上沉积有第一中间绝缘层ILD1和第二中间绝缘层ILD2。第一中间绝缘层ILD1和第二中间绝缘层ILD2选为硅氮化物(SiNx)层和硅氧化物(SiOx)层。沉积硅氮化物层以使包含在硅氮化物层中的氢粒子通过后续工艺扩散，并且对包括多晶硅的第一半导体层A1、SA1、以及DA1实施氢化工艺。氢化工艺是用于填充由于活化而不与氢粒子偶联的空间的工艺，并且与活化不同氢化工艺是在低温下实施的。另外，由于氢化工艺受时间比受温度影响更大，所以氢化工艺可以随着氢化工艺的处理时间增加而获得有效的结果。沉积硅氧化物层以防止由于包含在硅氮化物层中的氢粒子而导致氧化物半导体元件变形(或劣化)。
在第一中间绝缘层ILD1和第二中间绝缘层ILD2上形成有第一下源电极S1a和第一下漏电极D1a、第二栅电极G2、第二虚拟栅电极GC2、以及第三虚拟栅电极GC3。第一下源电极S1a和第一下漏电极D1a形成在第一区域TA1中，第二栅电极G2形成在第二区域TA2中，并且第二虚拟栅电极GC2和第三虚拟栅电极GC3形成在存储电容器区域STGA中。
在第一中间绝缘层ILD1和第二中间绝缘层ILD2上形成金属材料，并且对该金属材料进行图案化，以形成第一下源电极S1a和第一下漏电极D1a、第二栅电极G2、第二虚拟栅电极GC2、以及第三虚拟栅电极GC3。第二栅电极G2设置为交叠稍后将形成的第二半导体层A2的沟道区。第二虚拟栅电极GC2与第二栅电极G2隔离。
第二虚拟栅电极GC2变成第二存储电容器C2的第二电极(或上电极)，并且也变成第三存储电容器C3的第一电极(或下电极)。第一虚拟栅电极GC1和第二虚拟栅电极GC2构成第二存储电容器C2。
第三虚拟栅电极GC3通过接触孔连接至第一虚拟栅电极GC1。第三虚拟栅电极GC3用作帮助第一虚拟栅电极GC1与稍后将形成的第一虚拟源极-漏极电极GS1之间的电连接的连接电极。
在其上形成有第一下源电极S1a和第一下漏电极D1a、第二栅电极G2、第二虚拟栅电极GC2、以及第三虚拟栅电极GC3的第二中间绝缘层ILD2上形成有第二栅极绝缘层GI2。第二栅极绝缘层GI2选为硅氧化物(SiOx)层。第二栅极绝缘层GI2使第一下源电极S1a和第一下漏电极D1a、第二栅电极G2、第二虚拟栅电极GC2、以及第三虚拟栅电极GC3彼此绝缘。
第二半导体层A2形成在第二栅极绝缘层GI2上。第二半导体层A2形成在第二区域TA2中。在第二栅极绝缘层GI2上形成氧化物半导体材料例如铟镓锌氧化物(IGZO)，并且对该氧化物半导体材料进行图案化，以形成第二半导体层A2，并且对第二半导体层A2实施热工艺。第二半导体层A2设置为交叠第二栅电极G2。
在第二栅极绝缘层GI2上形成有第一上源电极S1b和第一上漏电极D1b、第二上源电极S2和第二上漏电极D2、以及第一虚拟源极-漏极电极GS1。在第二栅极绝缘层GI2上形成源极材料和漏极材料，并且对该材料进行图案化，以分别在第一区域TA1中形成第一上源电极S1b和第一上漏电极D1b，在第二区域TA2中形成第二上源电极S2和第二上漏电极D2，并且在存储电容器区域STGA中形成第一虚拟源极-漏极电极GS1。
第一上源电极S1b通过接触孔连接至第一下源电极S1a，第一下源电极S1a连接至第一半导体层A1、SA1、以及DA1中的源极区SA1。第一上漏电极D1b通过接触孔连接至第一下漏电极D1a，第一下漏电极D1a连接至第一半导体层A1、SA1、以及DA1中的漏极区DA1。第一上源电极S1b和第一上漏电极D1b变成第一TFT T1的源电极和漏电极。
第二上源电极S2和第二上漏电极D2与第一上源电极S1b和第一上漏电极D1b隔离。第二上源电极S2连接至第二半导体层A2的源极区，并且第二上漏电极D2连接至第二半导体层A2的漏极区。第二上源电极S2和第二上漏电极D2变成第二TFT T2的源电极和漏电极。第二上源电极S2和第二上漏电极D2使用与第一TFT T1的源电极和漏电极相同的材料形成在与第一TFT T1的源电极和漏电极相同的层上。
第一虚拟源极-漏极电极GS1通过接触孔连接至第三虚拟栅电极GC3。第一虚拟源极-漏极电极GS1设置为交叠第二虚拟栅电极GC2和第三虚拟栅电极GC3。第一虚拟源极-漏极电极GS1变成第三存储电容器C3的第二电极(或上电极)，并且也变成第四存储电容器C4的第一电极(或下电极)。第二虚拟栅电极GC2和第一虚拟源极-漏极电极GS1构成第三存储电容器C3。
在其上形成有第一上源电极S1b和第一上漏电极D1b、第二上源电极S2和第二上漏电极D2、以及第一虚拟源极-漏极电极GS1的第二栅极绝缘层GI2上形成有钝化层PAS。
在钝化层PAS上形成有平坦化层PAC。平坦化层PAC可以通过厚厚地形成具有低的介电常数的有机材料来形成，从而提高表面的平坦性和均匀性。可以使用其他方法。
在平坦化层PAC上形成有像素电极PXL和虚拟像素电极GP。在钝化层PAS上形成透明电极材料例如铟锡氧化物(ITO)，并且对该透明电极材料进行图案化，以分别在第一区域TA1和第二区域TA2中形成像素电极PXL，并且在存储电容器区域STGA中形成虚拟像素电极GP。
像素电极PXL通过接触孔连接至第一上源电极S1b。取决于稍后将形成的显示面板的结构，像素电极PXL变成液晶显示器的像素电极，或者变成OLED显示器的阳极电极(或阴极电极)。
虚拟像素电极GP通过接触孔连接至第二虚拟栅电极GC2。虚拟像素电极GP设置为交叠第二虚拟栅电极GC2和第一虚拟源极-漏极电极GS1。虚拟像素电极GP变成第四存储电容器C4的第二电极(或上电极)。第一虚拟源极-漏极电极GS1和虚拟像素电极GP构成第四存储电容器C4。
参照图6，根据本公开的第三实施方案的一个变化例的显示装置的TFT基板包括设置在基板SUB上以彼此隔离的第一TFT T1和第二TFT T2、以及第一存储电容器C1至第四存储电容器C4。第一TFT T1和第二TFT T2可以彼此隔离相对长的距离，或者可以相邻地隔离相对短的距离。
根据本公开的第三实施方案的一个变化例，位于存储电容器区域STGA中的平坦化层PAC被图案化并被去除。因此，虚拟像素电极GP通过与像素电极PXL相同的工艺形成，并且位于钝化层PAS上。当虚拟像素电极GP如上所述位于钝化层PAS上时，可以进一步改进第四存储电容器C4的充电特性。这是因为C＝ε*A/d，其中C是电容，ε是介电常数，A是面积，并且d是距离。
根据本公开的第三实施方案的一个变化例，仅第一中间绝缘层ILD1形成在第一栅极绝缘层GI1上。当如上所述仅第一中间绝缘层ILD1形成在第一栅极绝缘层GI1上时，第一中间绝缘层ILD1选为硅氮化物(SiNx)层，并且形成在第一中间绝缘层ILD1上的第二栅极绝缘层GI2选为硅氧化物(SiOx)层。
根据本公开的第三实施方案的一个变化例，由于中间绝缘层配置为不是多层而是单层，所以可以防止TFT的导通电流Ion因中间绝缘层的厚度的增加而减小。另外，本公开的实施方案可以在均一地确保TFT的导通电流Ion的同时减小TFT的尺寸。
之后，取决于在像素电极之后形成的电极和结构，显示装置的TFT基板被实施在平板显示器中，例如液晶显示器和OLED显示器。然而，出于简洁和便于阅读的目的，本公开的实施方案仅示出和描述了TFT的表示主要特性的部分和结构。
如上所述，根据本公开的第三实施方案的显示装置的TFT基板具有如下结构：其中包括多晶半导体材料的第一TFT T1和包括氧化物半导体材料的第二TFT T2形成在同一基板SUB上。特别地，第一TFT T1的源电极和漏电极以及第二TFT T2的源电极和漏电极使用相同的材料形成在同一层上。另外，TFT基板包括基于半导体层形成的多个存储电容器C1至C4、以及构成第一TFT T1和第二TFT T2的电极。
本公开的实施方案使用氧化物TFT而具有低功耗(或低频率)和低电压特性(或氧化物饱和特性)的效果，并且使用多晶硅TFT(或低温多晶硅(LTPS)TFT)而还具有能够满足高迁移率要求的效果。另外，本公开的第一实施方案可以防止来自硅氮化物层的氢粒子过多地扩散到氧化物半导体层中。由此，本公开的实施方案可以解决以下问题：当制造包括不同类型TFT的显示装置的TFT基板时，由于硅氮化物层的氢粒子而导致氧化物半导体元件的变形(或劣化)。另外，本公开的实施方案可以减小面积并且增大开口率，同时使用彼此并联连接并且具有多层结构的存储电容器来增加电容。
根据本公开的实施方案的TFT基板和使用该TFT基板的显示装置在同一基板上形成两种不同类型的TFT，从而利用另一种TFT弥补了这两种TFT中的一种TFT的缺点。特别地，本公开的实施方案可以通过具有低速驱动特性的TFT来减小功耗，并且由此可以提供适合于便携式和/或可穿戴式装置的显示装置。另外，根据本公开的实施方案的TFT基板和使用该TFT基板的显示装置可以防止来自硅氮化物层中的氢粒子扩散到氧化物半导体层中。根据本公开的实施方案的TFT基板和使用该TFT基板的显示装置可以减小面积并且增大开口率，同时简化制造工艺并且使用彼此并联连接并具有多层结构的存储电容器来增加电容。另外，根据本公开的实施方案的TFT基板和使用该TFT基板的显示装置可以均一地确保TFT的导通电流。
下文中，对根据本公开的第一实施方案至第三实施方案的TFT基板的应用例进行描述。
图7是示意性地示出根据本公开的第一应用例的显示装置的配置的框图。图8是示出根据本公开的第二应用例的包括在边缘场型液晶显示器中的包括氧化物半导体层的薄膜晶体管基板的平面图。图9是沿图8的线I-I'截取的截面图。图10是示出根据本公开的第三应用例的有源矩阵有机发光二极管(OLED)显示器中的一个像素的结构的平面图。图11是沿图10的线II-II'截取的截面图。图12是示意性地示出根据本公开的第四应用例的OLED显示器的结构的放大的平面图。图13是沿图12的线III-III'截取的截面图。
<第一应用例>
如图7中所示，上述TFT中的至少之一可以在显示面板100的各个像素中形成并且可以切换施加至各个像素的数据电压或者驱动各个像素。在有机发光二极管显示器的情况下，位于显示面板100的非显示区域中的第一TFT可以作为各个像素的驱动元件操作，并且位于显示面板100的显示区域中的第二TFT可以作为各个像素的开关元件操作。可以使用其他配置。例如，第一TFT和第二TFT不分别位于非显示区域和显示区域中，而是可以合并。另外，第一TFT和第二TFT可以应用于一个开关元件或一个驱动元件例如CMOS TFT。
在小型显示装置例如移动装置或可穿戴装置中，采用使用低帧速率的低速驱动方法来降低功耗。在这种情况下，静止图像和/或具有较低的更新间隔的图像的帧频率可以降低。每次数据电压改变时，显示装置的亮度会因较低的帧速率而闪烁。在一些情况下，随着像素电压的放电时间间隔增加，在各个数据更新周期中，亮度可能会闪烁。通过将根据本公开的实施方案的TFT应用于显示装置的各个像素，可以防止低速驱动方法中的闪烁问题。
在低速驱动方法中，随着数据更新周期增加，开关薄膜晶体管的漏电流的量可能增加。开关薄膜晶体管的漏电流可能会造成存储电容的压降，和驱动薄膜晶体管的栅电极与源电极之间的压降。可以将包括氧化物半导体材料的第二薄膜晶体管施加至有机发光二极管显示器的开关薄膜晶体管。由于包括氧化物半导体材料的薄膜晶体管具有低的关断电流的特性，所以可以防止存储电容的压降和/或驱动薄膜晶体管的栅电极的压降。可以使用低速驱动方法来防止闪烁现象。
由于多晶硅具有高迁移率的特性，所以通过将包括多晶硅的第一薄膜晶体管应用于有机发光二极管显示器的驱动薄膜晶体管，可以增加提供至有机发光二极管的电流量。因此，通过将第二薄膜晶体管应用于开关薄膜晶体管并且将第一薄膜晶体管应用于驱动薄膜晶体管，有机发光二极管显示器可以防止图像质量的降低同时极大地减小功耗。
由于根据本公开的薄膜晶体管基板即使应用低速驱动方法仍然具有良好的图像质量而没有闪烁，所以其具有非常适合于应用于移动装置或可穿戴装置的优点。对于可穿戴腕表的实例，视频数据可以每一秒更新一次用于减小功耗。在这种情况下，帧频率为1Hz。使用本公开的布置，即使在低频例如1Hz或更小下驱动视频数据，仍然可以实现良好的图像质量而没有闪烁。另外，对于移动显示器或可穿戴显示器，静止图像的帧速率可以显著降低，使得可以在图像质量没有任何劣化的情况下节省功耗。因此，移动显示器和/或可穿戴显示器的图像质量，以及电池的寿命可以延长。此外，本公开可以应用于其数据更新周期非常长的电子书装置(或“E-Book”)，而图像质量没有任何劣化。
第一薄膜晶体管和第二薄膜晶体管中的至少之一可以嵌入到驱动IC例如数据驱动IC 200、复用器(或“MUX”)210、以及栅极驱动IC 300中的至少之一中，用于形成驱动IC。在另一情况中，第一薄膜晶体管和第二薄膜晶体管之一设置在像素中，并且另一者设置在驱动IC中。数据驱动器200将输入视频数据转换成电压值并输出该电压值。复用器210通过借助分时法或时分法将来自数据驱动器200的数据电压分配至数据线DL，来减少数据驱动器200的输出通道的数量。栅极驱动IC 300向栅极线GL输出与数据电压同步的扫描信号(或栅极信号)，用于依次选择被施加数据电压的像素线。为了减少栅极驱动IC 300的输出通道的数量，可以在栅极驱动IC 300与栅极线GL之间进一步包括附图中未示出的其他复用器。复用器210和栅极驱动IC 300可以设置在非显示区域NA中，并且像素阵列可以设置在显示区域AA中。
<第二应用例>
如图8和图9中所示，具有金属氧化物半导体层的薄膜晶体管基板包括：在下基板SUB上的彼此交叉的栅极线GL和数据线DL，在栅极线GL与数据线DL之间具有栅极绝缘层GI；以及形成在各个交叉处的薄膜晶体管T。通过栅极线GL与数据线DL的交叉结构，限定像素区域。
薄膜晶体管T包括：从栅极线GL分支(或“挤出”)的栅电极G；从数据线DL分支的源电极S；面对源电极S的漏电极D；以及在栅极绝缘层GI上的交叠栅电极G的半导体层A，用于在薄膜晶体管T的源电极S与漏电极D之间形成沟道区。
在栅极线GL的一端处，设置有栅极焊盘GP用于接收栅极信号。栅极焊盘GP通过穿过栅极绝缘层GI的第一栅极焊盘接触孔GH1连接至栅极焊盘中间端子IGT。栅极焊盘中间端子IGT通过穿过第一钝化层PA1和第二钝化层PA2的第二栅极焊盘接触孔GH2连接至栅极焊盘端子GPT。另外，在数据线DL的一端处，设置有数据焊盘DP用于接收像素信号。数据焊盘DP通过穿过第一钝化层PA1和第二钝化层PA2的数据焊盘接触孔DPH连接至数据焊盘端子DPT。
在像素区域中，形成有像素电极PXL和公共电极COM，在像素电极PXL与公共电极COM之间插入有第二钝化层PA2，以形成边缘电场。公共电极COM连接至设置为与栅极线GL平行的公共线CL。公共电极COM经由公共线CL提供参考电压(或“公共电压”)。对于其他情况，公共电极COM具有覆盖基板SUB的除了漏极接触孔DH的形成部之外的整个表面的薄片电极的形状。即，覆盖在数据线DL上方，公共电极COM可以作为用于数据线DL的屏蔽装置操作。
根据设计目的和环境，公共电极COM和像素电极PXL可以具有各种形状和位置。在向公共电极COM提供具有恒定值的参考电压的同时，像素电极PXL被提供根据视频数据及时变化的数据电压。因此，在数据线DL与像素电极PXL之间，可以形成寄生电容。由于该寄生电容，显示器的图像质量可能劣化。因此，优选的是公共电极COM设置在下层处，并且像素电极PXL设置在最顶层处。
换言之，在覆盖数据线DL和薄膜晶体管T的第一钝化层PA1上，通过厚厚地沉积具有低的介电常数的有机材料而在第一钝化层PA1上堆叠有平坦化层PAC。接着，形成公共电极COM。并且接着，在沉积第二钝化层PA2以覆盖公共电极COM之后，在第二钝化层PA2上形成交叠公共电极COM的像素电极PXL。在这样的结构中，像素电极PXL通过第一钝化层PA1、平坦化层PAC、以及第二钝化层PA2与数据线DL隔离，使得能够减小数据线DL与像素电极PXL之间的寄生电容。可以使用其他配置。例如，像素电极PXL可以设置在下层处，并且公共电极COM可以设置在最上层处。
公共电极COM可以具有与像素区域对应的矩形形状。像素电极PXL可以具有多个段的形状。特别地，像素电极PXL垂直地交叠公共电极COM，在像素电极PXL与公共电极COM之间插入有第二钝化层PA2。在像素电极PXL与公共电极COM之间，形成边缘电场。通过边缘电场，沿平面方向排列在薄膜晶体管基板与滤色器基板之间的液晶分子可以根据液晶分子的介电各向异性而旋转。根据液晶分子的旋转角度，像素区域的透光率可以改变以呈现期望的灰度。
在解释本公开的第二应用例的图8和图9中，出于简洁和便于阅读的目的，示意性地示出液晶显示器的薄膜晶体管T。在本公开的第一实施方案至第三实施方案中描述的第一薄膜晶体管和/或第二薄膜晶体管可以应用于第二应用例。例如，对于低速驱动，可以将包括氧化物半导体材料的薄膜晶体管应用于薄膜晶体管T。在另一实例中，对于低功耗，可以将包括多晶半导体材料的薄膜晶体管应用于薄膜晶体管T。在又一实例中，薄膜晶体管T可以形成为包括第一薄膜晶体管和第二薄膜晶体管，并且第一薄膜晶体管和第二薄膜晶体管连接，以便其性能和特性可以彼此补偿。
<第三应用例>
如图10和图11中所示，有源矩阵型有机发光二极管显示器包括：开关薄膜晶体管ST、连接至开关薄膜晶体管ST的驱动薄膜晶体管DT、以及连接至驱动薄膜晶体管DT的有机发光二极管OLE。
开关薄膜晶体管ST形成在基板SUB上的栅极线GL与数据线DL的交叉处。开关薄膜晶体管ST响应于扫描信号将来自数据线DL的数据电压提供至驱动薄膜晶体管DT的栅电极DG和存储电容STG，从而用于选择连接至开关薄膜晶体管ST的像素。开关薄膜晶体管ST包括：从栅极线GL分支的栅电极SG；与栅电极SG交叠的半导体沟道层SA；源电极SS；以及漏电极SD。基于栅极电压控制施加至像素的有机发光二极管OLE的电流的量，驱动薄膜晶体管DT用于驱动设置在通过开关薄膜晶体管ST选择的像素处的有机发光二极管OLE。
驱动薄膜晶体管DT包括：连接至开关薄膜晶体管ST的漏电极SD的栅电极DG；半导体沟道层DA；连接至驱动电流线VDD的源电极DS；以及漏电极DD。驱动薄膜晶体管DT的漏电极DD连接至有机发光二极管OLE的阳极电极ANO。在阳极电极ANO与阴极电极CAT之间设置有有机发光层OL。阴极电极CAT连接至接地线Vss。
在有源矩阵有机发光二极管显示器的基板SUB上，设置开关薄膜晶体管ST的栅电极SG和驱动薄膜晶体管DT的栅电极DG。在栅电极SG和DG上，沉积栅极绝缘层GI。在与栅电极SG和DG交叠的栅极绝缘层GI上，分别设置半导体层SA和DA。在半导体层SA和DA上，设置彼此分别面对并隔离的源电极SS和DS、以及漏电极SD和DD。开关薄膜晶体管ST的漏电极SD经由穿过栅极绝缘层GI的漏极接触孔DH连接至驱动薄膜晶体管DT的栅电极DG。钝化层PAS沉积在具有开关薄膜晶体管ST和驱动薄膜晶体管DT的基板SUB上。
在其中设置阳极电极ANO的区域中设置有滤色器CF。对于滤色器CF优选的是具有尽可能宽的面积。例如，优选的是与数据线DL、驱动电流线VDD、和/或栅极线GL中的一些部分交叠。基板SUB的具有这些薄膜晶体管ST和DT以及滤色器CF的上表面不是平坦和/或平滑的状态，而是具有许多台阶的不平坦和/或粗糙的状态。为了使有机发光二极管显示器在整个显示区域上具有良好的亮度质量，有机发光层OL应具有平坦或平滑的表面。所以，为了使上表面为平面和平坦的状态，在基板SUB的整个表面上沉积平坦化层PAC或外覆层OC。
接着，在外覆层OC上，设置有机发光二极管OLED的阳极电极ANO。此处，阳极电极ANO通过穿过外覆层OC和钝化层PAS的像素接触孔PH连接至驱动薄膜晶体管DT的漏电极DD。
在具有阳极电极ANO的基板SUB上，在具有开关薄膜晶体管ST、驱动薄膜晶体管DT、以及各种线DL、GL、和VDD的区域上方设置堤部(或堤部图案)BA，用于限定像素区域。阳极电极ANO的通过堤部BA露出的部分是发光区域。在从堤部BA露出的阳极电极ANO上，沉积有机发光层OL。在有机发光层OL上，沉积阴极电极ACT。对于有机发光层OL具有发射白光的材料的情况，各个像素可以通过设置在阳极电极ANO下方的滤色器CF而呈现各种颜色。图11中示出的有机发光二极管显示器是其中可见光被辐射至显示器基板的底部方向的底部发光型显示器。
在驱动薄膜晶体管DT的栅电极DG与阳极电极ANO之间可以形成存储电容STG。通过连接至驱动薄膜晶体管DT，存储电容STG使从开关薄膜晶体管ST提供至驱动薄膜晶体管DT的栅电极DG的电压保持稳定状态。
使用如上所解释的薄膜晶体管基板，可以获得具有良好特性的有源型平板显示器。特别地，为了确保优异的驱动特性，优选的是，薄膜晶体管的有源层包括金属氧化物半导体材料。
当金属氧化物半导体材料长时间暴露于光工作时会劣化。因此，优选的是，包括金属氧化物半导体材料的薄膜晶体管具有用于阻挡来自薄膜晶体管的上部和/或下部的外部的光的结构。例如，对于上述薄膜晶体管基板，优选的是，该薄膜晶体管形成为底部栅极结构。也就是说，可以通过包括不透明金属材料的栅电极G来阻挡从基板外部特别是从基板的面对观察者的下侧引入的光。
平板显示器的薄膜晶体管具有以矩阵方式设置的多个像素区域。另外，各个像素区域包括至少一个薄膜晶体管。也就是说，在整个基板上方，设置有多个薄膜晶体管。所述多个像素区域和所述多个薄膜晶体管用于同一目的，并且其应具有相同的质量和相同的特性，使得其具有相同的结构。
然而，在一些情况中，该薄膜晶体管可以形成为彼此具有不同的特性。对于有机发光二极管显示器的实例，在一个像素区域中，设置有至少一个开关薄膜晶体管ST和至少一个驱动薄膜晶体管DT。由于开关薄膜晶体管ST和驱动薄膜晶体管DT的目的彼此不同，所以这两者的特性也彼此不同。对此，开关薄膜晶体管ST和驱动薄膜晶体管DT可以具有相同的结构和相同的半导体材料，但是其沟道层具有不同的尺寸以优化其特性。或者，可以进一步包括补偿薄膜晶体管用于支持任何薄膜晶体管的任何特定功能或特性。
在图10和图11中，示出了第三应用例的有机发光二极管显示器的开关薄膜晶体管ST和驱动薄膜晶体管DT。可以将根据本公开的第一实施方案至第三实施方案解释的薄膜晶体管应用于该薄膜晶体管。例如，对于开关薄膜晶体管ST，可以应用包括氧化物半导体材料的薄膜晶体管。对于驱动薄膜晶体管DT，可以应用包括多晶半导体材料的薄膜晶体管。因此，通过将薄膜晶体管包括在一个基板上，其性能和特性可以彼此补偿。
<第四应用例>
如图12和图13所示，对根据第四应用例的有机发光二极管显示器的平面结构进行描述，并且接着对其截面结构进行描述。根据第四应用例的有机发光二极管显示器包括基板SUB，所述基板SUB包括用于呈现视频信息的显示区域AA和具有用于驱动显示区域AA中的元件的各种元件的非显示区域NA。在显示区域AA中，限定有以矩阵方式设置的多个像素区域PA。
例如，像素区域PA可以限定为N(行)×M(列)的矩阵。然而，所设置的图案不限于该方式，而是可以具有各种类型。像素区域PA具有相同尺寸或不同尺寸。使用具有包括红色(R)子像素、绿色(G)子像素和蓝色(B)子像素的三种子像素的一个单元像素，单元像素可以规则地设置。使用简单的结构进行解释，像素区域PA可以由沿水平方向延伸的多个栅极线GL和沿垂直方向延伸的多个数据线DL的交叉结构来限定。
在限定为包围像素区域PA的周边区域的非显示区域NA中，设置了用于向数据线DL提供视频数据的数据驱动集成电路DIC，以及用于向栅极线GL提供扫描信号的栅极驱动集成电路GIP。对于比其中可以使用更多的数据线DL和更多的驱动电流线VDD的VGA面板的分辨率更高的显示面板的情况，数据驱动集成电路DIC可以安装在基板SUB外部，并且数据接触焊盘可以设置在基板SUB上而非数据驱动集成电路DIC上。
为了简单地示出该显示器的结构，在基板SUB的一个侧部上直接形成栅极驱动集成电路GIP。可以在基板SUB的最外侧上设置用于提供接地电压的接地线Vss。接地线Vss设置为接收来自基板SUB之外的外部装置的接地电压，并且将该接地电压提供至数据驱动集成电路DIC和栅极驱动集成电路GIP。例如，接地线Vss可以连接至设置在基板SUB的上侧处的数据驱动集成电路DIC，并且可以连接至设置在基板SUB的右侧和/或左侧处以包围基板SUB的栅极驱动集成电路GIP。
在各个像素区域PA处，设置有主要元件例如有机发光二极管和用于驱动有机发光二极管的薄膜晶体管。薄膜晶体管设置于被限定在像素区域TA的一侧处的薄膜晶体管区域TA中。有机发光二极管包括阳极电极ANO、阴极电极CAT、以及插入在这两种电极之间的有机发光层OL。实际的发光区域由有机发光层OL的交叠阳极电极ANO的区域决定。
阳极电极ANO具有占据像素区域PA的一些区域的形状，并且连接至形成在薄膜晶体管区域TA中的薄膜晶体管。有机发光层OL沉积在阳极电极ANO上。阴极电极CAT沉积在有机发光层OL上，以覆盖显示区域AA的具有像素区域PA的整个表面。
阴极电极CAT可以跨过栅极驱动集成电路GIP，并且接触设置在外侧处的接地线Vss。所以，接地电压可以通过接地线Vss提供至阴极电极CAT。阴极电极CAT接收接地电压，并且阳极电极ANO接收与视频数据对应的电压，并且接着，通过阴极电极CAT与阳极电极ANO之间的电压差，有机发光层OL辐射光以呈现视频信息。
在基板SUB上，限定非显示区域NA和显示区域AA。非显示区域NA包括其中设置栅极驱动集成电路GIP和接地线Vss的区域。显示区域AA包括其中限定开关薄膜晶体管ST、驱动薄膜晶体管DT、以及有机发光二极管OLED的区域。
栅极驱动集成电路GIP具有当形成开关薄膜晶体管ST和驱动薄膜晶体管DT时形成的薄膜晶体管。像素区域PA中的开关薄膜晶体管ST具有栅电极SG、栅极绝缘层GI、沟道层SA、源电极SS和漏电极SD。此外，驱动薄膜晶体管DT具有连接至开关薄膜晶体管ST的漏电极SD的栅电极DG、栅极绝缘层GI、沟道层DA、源电极DS、以及漏电极DD。
在薄膜晶体管ST和DT上，依次沉积有钝化层PAS和平坦化层PL。在平坦化层PL上，沉积有在像素区域PA中的具有隔离的矩形形状的阳极电极ANO。阳极电极ANO通过穿过钝化层PAS和平坦化层PL的接触孔而接触驱动薄膜晶体管DT的漏电极DD。
在具有阳极电极ANO的基板SUB上，沉积有堤部BA用于限定发光区域。通过对堤部BA进行图案化，使阳极电极ANO的最中心的部分露出。在露出的阳极电极ANO上，沉积有有机发光层OL。在堤部BA和有机发光层OL上沉积透明导电材料，堆叠阴极电极CAT。设置包括阳极电极ANO、有机发光层OL、以及阴极电极CAT的有机发光二极管OLED。
在有机发光层OL可以发出白光的情况下，可以进一步包括滤光器CF用于呈现全色彩的视频信息。在这种情况下，有机发光层OL优选地沉积为覆盖显示区域AA的整个表面。
阴极电极CAT在栅极驱动集成电路GIP扩展，使得阴极电极CAT可以覆盖显示区域AA和非显示区域NA，并且接触设置在基板SUB的外周处的接地线Vss。因此，可以经由接地线Vss将接地(或参考)电压提供至阴极电极CAT。
此外，接地线Vss可以使用与栅电极SG和DG相同的材料形成在同一层上。在这种情况下，阴极电极CAT可以通过穿过接地线Vss上方的钝化层PAS和栅极绝缘层GI的接触孔连接至接地线Vss。或者，接地线Vss可以使用与源电极SS-SD和漏电极DS-DD相同的材料形成在同一层上。在这种情况下，阴极电极CAT可以通过穿过接地线Vss上方的钝化层PAS的接触孔而连接至接地线Vss。
在图12和图13中，示出了第四应用例的有机发光二极管显示器的开关薄膜晶体管ST和驱动薄膜晶体管DT。在本公开的第一实施方案至第三实施方案中解释的第一薄膜晶体管和/或第二薄膜晶体管可以应用于这些薄膜晶体管。例如，对于开关薄膜晶体管ST，可以应用包括氧化物半导体材料的薄膜晶体管。对于驱动薄膜晶体管DT，可以应用包括多晶半导体材料的薄膜晶体管。另外，对于栅极驱动IC GIP，可以应用包括多晶半导体材料的薄膜晶体管。例如，对于栅极驱动IC GIP，C-MOS型薄膜晶体管可以包括P-MOS型薄膜晶体管和N-MOS型薄膜晶体管。
虽然已经参照本发明的大量实施方案对实施方案进行了描述，但是应当理解的是，本领域技术人员可以设想落在本公开的原则的范围内的大量其他修改方案和实施方案。更具体地，可以在公开内容、附图和所附权利要求的范围内对主题组合布置的部件部分和/或布置方面进行各种变型和修改。除了部件部分和/或布置方面的变型和修改之外，替代性用途对于本领域技术人员也是明显的。

Claims (10)

1.一种薄膜晶体管基板，包括：
包括薄膜的第一薄膜晶体管，其中多晶半导体层、第一栅电极、第一源电极、以及第一漏电极以所叙述的顺序沉积在基板上；
与所述第一薄膜晶体管隔离的第二薄膜晶体管，所述第二薄膜晶体管包括薄膜，其中第二栅电极、氧化物半导体层、第二源电极、以及第二漏电极以所叙述的顺序沉积在覆盖所述第一栅电极的层上；以及
与所述第一薄膜晶体管和所述第二薄膜晶体管隔离的多个存储电容器，所述多个存储电容器各自包括：第一虚拟半导体层、在所述第一虚拟半导体层上的第一栅极绝缘层、在所述第一栅极绝缘层上的第一虚拟栅电极、在所述第一虚拟栅电极上的中间绝缘层、在所述中间绝缘层上的第二虚拟栅电极、在所述第二虚拟栅电极上的第二栅极绝缘层、在所述第二栅极绝缘层上的第一虚拟源极-漏极电极、在所述第一虚拟源极-漏极电极上的钝化层、以及在所述钝化层上的虚拟像素电极。
2.一种薄膜晶体管基板，包括：
包括薄膜的第一薄膜晶体管，其中多晶半导体层、第一栅电极、第一源电极、以及第一漏电极以所叙述的顺序沉积在基板上；
与所述第一薄膜晶体管隔离的第二薄膜晶体管，所述第二薄膜晶体管包括薄膜，其中第二栅电极、氧化物半导体层、第二源电极、以及第二漏电极以所叙述的顺序沉积在所述多晶半导体层上；以及
与所述第一薄膜晶体管和所述第二薄膜晶体管隔离的多个存储电容器，所述多个存储电容器各自包括：第一虚拟半导体层、在所述第一虚拟半导体层上的第一栅极绝缘层、在所述第一栅极绝缘层上的第一虚拟栅电极、在所述第一虚拟栅电极上的中间绝缘层、在所述中间绝缘层上的第二栅极绝缘层、在所述第二栅极绝缘层上的第一虚拟源极-漏极电极、在所述第一虚拟源极-漏极电极上的钝化层、以及在所述钝化层上的虚拟像素电极。
3.根据权利要求1或2所述的薄膜晶体管基板，其中所述虚拟像素电极位于覆盖所述钝化层的平坦化层上。
4.根据权利要求1或2所述的薄膜晶体管基板，其中所述中间绝缘层包括：由硅氮化物形成的第一中间绝缘层、以及使用硅氧化物形成在所述第一中间绝缘层上的第二中间绝缘层。
5.根据权利要求1所述的薄膜晶体管基板，其中所述第一虚拟源极-漏极电极通过接触孔连接至所述第一虚拟栅电极，
其中所述第二虚拟栅电极通过接触孔连接至与所述第一虚拟源极-漏极电极隔离的第二虚拟源极-漏极电极，
其中所述第二虚拟源极-漏极电极通过接触孔连接至所述第一虚拟半导体层，以及
其中所述虚拟像素电极通过接触孔连接至所述第二虚拟源极-漏极电极。
6.根据权利要求1所述的薄膜晶体管基板，其中所述第一虚拟源极-漏极电极通过接触孔连接至所述第一虚拟半导体层，
其中位于与所述第一虚拟源极-漏极电极相同的层上的第二虚拟源极-漏极电极通过接触孔连接至所述第一虚拟栅电极，以及
其中所述虚拟像素电极通过接触孔连接至所述第二虚拟源极-漏极电极。
7.根据权利要求1所述的薄膜晶体管基板，其中所述第一虚拟源极-漏极电极通过接触孔连接至位于与所述第二虚拟栅电极相同的层上的第三虚拟栅电极，
其中所述第二虚拟栅电极通过接触孔连接至所述第一虚拟半导体层，
其中所述第三虚拟栅电极通过接触孔连接至所述第一虚拟栅电极，以及
其中所述虚拟像素电极通过接触孔连接至所述第二虚拟栅电极。
8.根据权利要求1所述的薄膜晶体管基板，其中所述第一源电极包括位于所述中间绝缘层上的第一下源电极、以及位于所述第二栅极绝缘层上的覆盖所述第一下源电极的第一上源电极，以及
其中所述第一漏电极包括：位于所述中间绝缘层上的第一下漏电极、以及位于所述第二栅极绝缘层上的覆盖所述第一下漏电极的第一上漏电极。
9.一种有机发光二极管显示器，其包括根据权利要求1或2所述的薄膜晶体管基板。
10.一种液晶显示器，其包括根据权利要求1或2所述的薄膜晶体管基板。
CN201610425935.3A 2015-06-19 2016-06-16 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置 Active CN106257677B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0087209 2015-06-19
KR1020150087209A KR102408898B1 (ko) 2015-06-19 2015-06-19 박막 트랜지스터 기판 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
CN106257677A CN106257677A (zh) 2016-12-28
CN106257677B true CN106257677B (zh) 2019-04-23

Family

ID=57588463

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610425935.3A Active CN106257677B (zh) 2015-06-19 2016-06-16 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置

Country Status (3)

Country Link
US (2) US9786697B2 (zh)
KR (1) KR102408898B1 (zh)
CN (1) CN106257677B (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201341916A (zh) * 2012-04-12 2013-10-16 Innocom Tech Shenzhen Co Ltd 畫素結構及應用其之液晶顯示結構
US9935127B2 (en) * 2015-07-29 2018-04-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Control circuit of thin film transistor
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102627284B1 (ko) * 2016-05-12 2024-01-22 엘지디스플레이 주식회사 캐소드 전극과 보조 캐소드 전극의 접속구조 형성 방법과 그를 이용한 유기발광 다이오드 표시장치
JP6751613B2 (ja) 2016-07-15 2020-09-09 株式会社ジャパンディスプレイ 表示装置
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102626961B1 (ko) * 2016-07-27 2024-01-17 엘지디스플레이 주식회사 하이브리드 타입의 박막 트랜지스터 및 이를 이용한 유기발광 표시장치
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device
US10147719B2 (en) * 2016-11-17 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor field effect transistors and manufacturing method thereof
KR102662677B1 (ko) * 2016-11-30 2024-04-30 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6706570B2 (ja) * 2016-12-05 2020-06-10 株式会社Ｊｏｌｅｄ 半導体装置、半導体装置の製造方法および表示装置
KR20180076661A (ko) * 2016-12-28 2018-07-06 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
JP6811096B2 (ja) * 2017-01-12 2021-01-13 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP6718988B2 (ja) * 2017-01-27 2020-07-08 シャープ株式会社 アクティブマトリクス基板およびそれを用いた表示装置
JP2018125340A (ja) * 2017-01-30 2018-08-09 株式会社ジャパンディスプレイ 表示装置
WO2018179121A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 半導体装置および半導体装置の製造方法
CN106952928B (zh) * 2017-03-30 2018-10-23 深圳市华星光电技术有限公司 一种tft背板的制作方法及tft背板
KR102324219B1 (ko) * 2017-04-24 2021-11-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102480458B1 (ko) 2017-06-05 2022-12-22 삼성디스플레이 주식회사 표시 장치
KR102465376B1 (ko) * 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN107564941B (zh) * 2017-07-25 2019-05-03 武汉华星光电半导体显示技术有限公司 柔性oled阵列基板及其制作方法
CN109326624B (zh) * 2017-08-01 2021-12-24 京东方科技集团股份有限公司 像素电路、其制造方法及显示装置
KR102485169B1 (ko) * 2017-09-08 2023-01-09 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법, 및 전극 형성 방법
KR102536816B1 (ko) * 2017-09-15 2023-05-24 엘지디스플레이 주식회사 박막 트랜지스터 및 표시 장치
KR102432344B1 (ko) 2017-09-22 2022-08-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN111149434B (zh) * 2017-09-28 2022-07-05 夏普株式会社 显示装置及其制造方法
US10797123B2 (en) * 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same
CN107680993B (zh) * 2017-10-23 2019-12-24 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
KR102629437B1 (ko) * 2017-10-26 2024-01-24 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
KR102606570B1 (ko) 2017-11-29 2023-11-30 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102063273B1 (ko) * 2017-11-30 2020-01-07 엘지디스플레이 주식회사 전계발광 표시장치
CN108091673B (zh) * 2017-12-12 2021-05-18 京东方科技集团股份有限公司 像素结构及其制造方法、显示装置
KR102173434B1 (ko) 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR102126552B1 (ko) 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
CN108020971A (zh) * 2017-12-22 2018-05-11 武汉华星光电技术有限公司 阵列基板、液晶面板以及液晶显示装置
CN108231795B (zh) * 2018-01-02 2020-06-30 京东方科技集团股份有限公司 阵列基板、制作方法、显示面板及显示装置
JP7171738B2 (ja) * 2018-01-11 2022-11-15 アプライド マテリアルズ インコーポレイテッド 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ
US11476314B2 (en) * 2018-03-29 2022-10-18 Sharp Kabushiki Kaisha Display device and production method for display device
KR102538000B1 (ko) 2018-03-29 2023-05-31 삼성디스플레이 주식회사 디스플레이 장치
KR102591811B1 (ko) * 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN108762593B (zh) * 2018-06-07 2020-12-08 京东方科技集团股份有限公司 触控面板和触控装置
CN109103204A (zh) * 2018-08-01 2018-12-28 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN109148480B (zh) * 2018-08-21 2021-03-16 武汉华星光电半导体显示技术有限公司 阵列基板
CN109273409B (zh) * 2018-08-24 2022-01-18 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
KR102565412B1 (ko) * 2018-08-28 2023-08-10 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109037303B (zh) * 2018-09-14 2020-11-24 京东方科技集团股份有限公司 有源矩阵有机发光二极管背板及其制造方法、显示面板
KR20200040952A (ko) * 2018-10-10 2020-04-21 삼성디스플레이 주식회사 표시 장치
KR20200042161A (ko) * 2018-10-15 2020-04-23 엘지디스플레이 주식회사 디스플레이 패널 및 디스플레이 장치
CN109473461A (zh) * 2018-10-18 2019-03-15 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
KR102530811B1 (ko) * 2018-10-31 2023-05-09 엘지디스플레이 주식회사 표시 장치
CN111244128A (zh) * 2018-11-29 2020-06-05 上海和辉光电有限公司 一种显示面板及显示装置
KR20200079894A (ko) 2018-12-26 2020-07-06 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR102602527B1 (ko) * 2019-01-15 2023-11-15 삼성디스플레이 주식회사 표시 장치
KR20200090313A (ko) 2019-01-18 2020-07-29 삼성디스플레이 주식회사 표시 장치
CN109887956B (zh) * 2019-01-25 2021-04-27 武汉华星光电半导体显示技术有限公司 有机发光二极管柔性阵列基板
CN109887973B (zh) * 2019-02-27 2021-07-06 武汉华星光电半导体显示技术有限公司 有机发光显示阵列结构
KR102206782B1 (ko) * 2019-03-04 2021-01-25 엘지전자 주식회사 디스플레이 장치
KR20200124798A (ko) * 2019-04-24 2020-11-04 삼성디스플레이 주식회사 표시 장치
CN111954388B (zh) * 2019-05-17 2022-03-15 欣兴电子股份有限公司 线路板及其制作方法
CN110265412A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制造方法
CN110568644B (zh) * 2019-07-24 2022-04-22 福建华佳彩有限公司 一种gip电容结构及制作方法
CN110416278B (zh) * 2019-08-06 2022-09-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20210021218A (ko) * 2019-08-16 2021-02-25 삼성디스플레이 주식회사 표시 장치
CN110649043B (zh) * 2019-09-30 2021-11-19 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
KR20210055131A (ko) * 2019-11-06 2021-05-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20210074456A (ko) * 2019-12-11 2021-06-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210081749A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR102662566B1 (ko) 2019-12-31 2024-04-30 엘지디스플레이 주식회사 표시 장치
KR20210102559A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN111584593B (zh) * 2020-05-25 2024-02-23 京东方科技集团股份有限公司 显示面板、显示装置以及显示面板的制造方法
CN111682047A (zh) * 2020-06-12 2020-09-18 福建华佳彩有限公司 一种补偿电容结构及其容值的提升方法
CN111739896B (zh) * 2020-07-01 2023-08-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
KR20220034280A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20220336676A1 (en) * 2020-09-18 2022-10-20 Chengdu Boe Optoelectronics Technology Co.,Ltd. Display substrate, display panel and display device
KR20220044038A (ko) 2020-09-29 2022-04-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102501143B1 (ko) * 2020-10-27 2023-02-17 엘지디스플레이 주식회사 표시 장치의 제조방법
CN112420786A (zh) * 2020-11-06 2021-02-26 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
JP2022080093A (ja) * 2020-11-17 2022-05-27 株式会社ジャパンディスプレイ 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997025A (zh) * 2009-08-25 2011-03-30 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
JP2014063178A (ja) * 2000-04-27 2014-04-10 Semiconductor Energy Lab Co Ltd 表示装置
CN104064688A (zh) * 2014-07-11 2014-09-24 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109404A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
JP5792918B2 (ja) * 2000-08-14 2015-10-14 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ 高集積メモリデバイス
TW466888B (en) * 2000-09-29 2001-12-01 Ind Tech Res Inst Pixel device structure and process of organic light emitting diode display
KR100835974B1 (ko) * 2001-12-24 2008-06-09 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP4001066B2 (ja) * 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
JP3800184B2 (ja) * 2003-02-04 2006-07-26 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4442569B2 (ja) * 2005-04-11 2010-03-31 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4661557B2 (ja) * 2005-11-30 2011-03-30 セイコーエプソン株式会社 発光装置および電子機器
KR101340054B1 (ko) * 2007-06-05 2013-12-11 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
TWI334228B (en) * 2007-09-27 2010-12-01 Au Optronics Corp Array substrate for liquid crystal display and method for fabricating thereof
JP4661913B2 (ja) * 2008-07-19 2011-03-30 カシオ計算機株式会社 液晶表示装置
KR101182231B1 (ko) * 2010-06-04 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101855259B1 (ko) * 2011-12-21 2018-06-25 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조 방법
KR101931176B1 (ko) * 2012-06-11 2018-12-21 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
US9305941B2 (en) * 2012-11-02 2016-04-05 Apple Inc. Device and method for improving AMOLED driving
KR101966847B1 (ko) * 2013-03-26 2019-04-08 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
KR102038076B1 (ko) * 2013-04-04 2019-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140136271A (ko) * 2013-05-20 2014-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102056275B1 (ko) * 2013-09-11 2020-01-22 엘지디스플레이 주식회사 초고해상도 유기발광 다이오드 표시장치 및 그 제조 방법
JP6179310B2 (ja) * 2013-09-20 2017-08-16 セイコーエプソン株式会社 発光装置および電子機器
KR20160012309A (ko) * 2014-07-23 2016-02-03 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
KR102284756B1 (ko) * 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063178A (ja) * 2000-04-27 2014-04-10 Semiconductor Energy Lab Co Ltd 表示装置
CN101997025A (zh) * 2009-08-25 2011-03-30 三星移动显示器株式会社 有机发光二极管显示器及其制造方法
CN104064688A (zh) * 2014-07-11 2014-09-24 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板

Also Published As

Publication number Publication date
US20160372497A1 (en) 2016-12-22
US9786697B2 (en) 2017-10-10
US20180012913A1 (en) 2018-01-11
US10163944B2 (en) 2018-12-25
CN106257677A (zh) 2016-12-28
KR102408898B1 (ko) 2022-06-16
KR20160150199A (ko) 2016-12-29

Similar Documents

Publication Publication Date Title
CN106257677B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的显示装置
KR102461396B1 (ko) 박막 트랜지스터 기판
US11107870B2 (en) Thin film transistor substrate having two different types of thin film transistors on the same substrate and display using the same
US10121899B2 (en) Thin film transistor substrate and display using the same
CN105390504B (zh) 薄膜晶体管基板及使用它的显示装置
CN106067466B (zh) 薄膜晶体管基板及其制造方法
CN105390503B (zh) 薄膜晶体管基板及使用薄膜晶体管基板的显示装置
CN104867921B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867931B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN104867933B (zh) 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
EP2911200B1 (en) Thin film transistor substrate and display using the same
CN204464284U (zh) 显示装置
KR102279392B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102346544B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102454382B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102401432B1 (ko) 표시장치
KR102370322B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant