KR102461396B1 - 박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판 Download PDF

Info

Publication number
KR102461396B1
KR102461396B1 KR1020210150825A KR20210150825A KR102461396B1 KR 102461396 B1 KR102461396 B1 KR 102461396B1 KR 1020210150825 A KR1020210150825 A KR 1020210150825A KR 20210150825 A KR20210150825 A KR 20210150825A KR 102461396 B1 KR102461396 B1 KR 102461396B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
layer
electrode
disposed
Prior art date
Application number
KR1020210150825A
Other languages
English (en)
Other versions
KR20210135202A (ko
Inventor
김태환
김기태
이진복
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20210135202A publication Critical patent/KR20210135202A/ko
Priority to KR1020220137442A priority Critical patent/KR102584406B1/ko
Application granted granted Critical
Publication of KR102461396B1 publication Critical patent/KR102461396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

본 발명은 제1 영역과 제2 영역을 포함하는 기판; 상기 제1 영역에 배치되며, 다결정 반도체 층, 상기 다결정 반도체 층 상에 배치되는 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터; 그리고 상기 제2 영역에서 상기 제1 박막 트랜지스터와 이격되어 배치되며, 산화물 반도체 층, 상기 산화물 반도체 층 상에 배치되는 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 포함하되, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 서로 다른 층에 배치되고, 상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극은 동일한 층에서 서로 이격하여 배치되고, 상기 산화물 반도체 층의 아래에서 상기 산화물 반도체 층과 중첩하는 섬 형태로 형성되며 상기 제2 소스 전극과 전기적으로 연결되는 차광층이 배치된 박막 트랜지스터 기판을 제공한다.

Description

박막 트랜지스터 기판{Thin Film Transistor Substrate}
본 발명은 서로 다른 유형의 박막 트랜지스터들이 동일 기판 위에 배치된 박막 트랜지스터 기판에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 표시장치에는 액정 표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device: ED) 등이 있다.
능동형으로 구동하는 액정 표시장치, 유기발광 표시장치 및 전기영동 표시장치의 경우, 매트릭스 방식으로 배열된 화소 영역 내에 할당된 박막 트랜지스터가 배치된 박막 트랜지스터 기판을 포함한다. 액정 표시장치(Liquid Crystal Display Device: LCD)는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시한다. 유기발광 표시장치는 매트릭스 방식으로 배열된 화소 자체에 유기발광 소자를 형성함으로써, 화상을 표시한다.
유기발광 표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 에너지 효율이 우수한 유기발광 다이오드의 특징을 이용한 유기발광 표시장치(Organic Light Emitting Diode display: OLEDD)에는 패시브 매트릭스 타입의 유기발광 표시장치(Passive Matrix type Organic Light Emitting Diode display, PMOLED)와 액티브 매트릭스 타입의 유기발광 표시장치(Active Matrix type Organic Light Emitting Diode display, AMOLED)로 대별된다.
개인용 전자기기의 개발이 활발해짐에 따라, 표시장치도 휴대성 및/또는 착용성이 우수한 제품으로 개발이 되고 있다. 이와 같이, 휴대용 혹은 웨어러블 장치에 적용하기 위해서는 저 소비 전력을 구현한 표시장치가 필요하다. 현재까지 개발된 표시장치에 관련된 기술로는 저 소비 전력을 구현하는 데 한계가 있다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 동일한 기판 위에 서로 다른 물질을 포함하는 두 종류 이상의 박막 트랜지스터들을 구비한 표시장치를 제공하는 데 있다. 본 발명의 다른 목적은, 다결정 반도체 물질을 포함하는 구동 소자용 박막 트랜지스터와 산화물 반도체 물질을 포함하는 표시 소자용 박막 트랜지스터가 동일 기판 위에 함께 배치된 표시장치를 제공하는 데 있다. 본 발명의 또 다른 목적은 최소한의 마스크 공정과 최소한의 제조 공정으로, 서로 다른 물질을 포함하고, 서로 다른 구조를 갖는 두 종류 이상의 박막 트랜지스터들을 구비한 표시장치를 제공하는 데 있다. 본 발명의 또 다른 목적은 소자의 특성을 향상할 수 있는 표시장치를 제공하는 데 있다.
상술한 과제 해결 수단으로 본 발명은 제1 영역과 제2 영역을 포함하는 기판; 상기 제1 영역에 배치되며, 다결정 반도체 층, 상기 다결정 반도체 층 상에 배치되는 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터; 그리고 상기 제2 영역에서 상기 제1 박막 트랜지스터와 이격되어 배치되며, 산화물 반도체 층, 상기 산화물 반도체 층 상에 배치되는 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 포함하되, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 서로 다른 층에 배치되고, 상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극은 동일한 층에서 서로 이격하여 배치되고, 상기 산화물 반도체 층의 아래에서 상기 산화물 반도체 층과 중첩하는 섬 형태로 형성되며 상기 제2 소스 전극과 전기적으로 연결되는 차광층이 배치된 박막 트랜지스터 기판을 제공한다.
본 발명에 의한 박막 트랜지스터 기판은 서로 다른 두 종류의 박막 트랜지스터를 동일 기판 위에 형성하여, 어느 한 박막 트랜지스터의 단점을 다른 박막 트랜지스터가 보완하는 특징을 가질 수 있다. 특히, 저속 구동 특성을 갖는 박막 트랜지스터를 구비함으로써, 소비 전력을 저감함으로써, 휴대용 및/또는 웨어러블 기기에 적합한 표시장치를 제공할 수 있다.
도 1은 본 발명의 제1 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판을 나타내는 단면도.
도 2 내지 도 5는 본 발명의 제2 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 단면도.
도 6 및 도 7은 본 발명의 제3 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 단면도와 공정 흐름도.
도 8 및 도 9는 본 발명의 제4 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 단면도와 공정 흐름도.
도 10은 본 발명의 제1 응용 예에 따른 표시장치의 구성을 개략적으로 보여 주는 블록도.
도 11은 본 발명의 제2 응용 예에 의한 수평 전계형의 일종인 프린지 필드 방식의 액정 표시장치에 포함된 산화물 반도체 층을 갖는 박막 트랜지스터 기판을 나타내는 평면도.
도 12는 도 11에 도시한 박막 트랜지스터 기판을 절취선 I-I' 선을 따라 자른 단면도.
도 13은 본 발명의 제3 응용 예에 의한 액티브 매트릭스 유기발광 표시장치에서 한 화소의 구조를 나타내는 평면도.
도 14는 도 13에서 절취선 II-II'로 자른 액티브 매트릭스 유기발광 표시장치의 구조를 나타내는 단면도.
도 15는 본 발명의 제4 응용 예에 의한 유기발광 표시장치의 개략적인 구조를 나타내는 평면 확대도.
도 16은 도 15에서 절취선 III-III'으로 자른 도면으로 본 발명의 제4 응용 예에 의한 유기발광 표시장치의 구조를 나타내는 단면도.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예를 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
<제 1 실시 예>
본 발명의 실시 예는 기판 위의 제1 영역에 배치된 제1 및 제2 박막 트랜지스터와 제2 영역에 배치된 제3 박막 트랜지스터를 포함한다. 기판은 표시 영역과 비 표시 영역을 포함할 수 있다. 표시 영역에는 다수 개의 화소 영역들이 매트릭스 방식 등으로 배열된다. 화소 영역에는 표시 기능을 위한 표시 소자들이 배치된다. 비 표시 영역은 표시 영역의 주변에 배치되며, 화소 영역에 형성된 표시 소자들을 구동하기 위한 구동 소자들이 배치될 수 있다.
다결정 반도체 물질은 이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용할 수 있다. 또는 유기발광 표시장치에서 화소 내 구동 박막 트랜지스터로 적용하는 것이 좋다. 산화물 반도체 물질은 오프-전류가 낮으므로, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합하다. 또한, 오프 전류가 작으므로 화소의 전압 유지 기간이 길어서 저속 구동 및/또는 저 소비 전력을 요구하는 표시 장치에 적합하다. 이와 같이, 서로 성질이 다른 구동 소자용 박막 트랜지스터와 표시 소자용 박막 트랜지스터를 동일 기판 위에 동시에 배치함으로써, 최적의 효능을 구비한 박막 트랜지스터 기판을 얻을 수 있다.
다결정 반도체 물질로 반도체 층을 형성하는 경우, 불순물 주입공정 및 고온 열처리 공정을 필요로 한다. 반면에, 산화물 반도체 물질로 반도체 층을 형성하는 경우에는 상대적으로 낮은 온도에서 공정을 수행한다. 따라서, 가혹한 조건에서 공정을 수행하는 다결정 반도체 층을 먼저 형성한 후, 산화물 반도체 층을 나중에 형성하는 것이 바람직하다. 이를 위해, 다결정 반도체 물질을 포함하는 제1 박막 트랜지스터는 탑-게이트 구조를 갖고, 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터는 바텀-게이트 구조를 갖는 것이 바람직하다.
또한, 제조 공정상, 다결정 반도체 물질은 공극(vacancy)이 존재할 경우 특성이 저하되므로, 수소화 공정을 통해 공극을 수소로 채워주는 공정이 필요하다. 반면에, 산화물 반도체 물질은 공유 결합이 안된 공극이 캐리어(carrier)로써 역할을 할 수 있으므로, 공극을 보유한 상태로 안정화해주는 공정이 필요하다. 이 두 공정은, 350 ~ 380 ℃ 하에서 수행하는 후속 열처리 공정으로 통해 형성할 수 있다.
수소화 공정을 수행하기 위해, 다결정 반도체 물질 위에 수소 입자를 다량 포함하는 질화막을 개재한다. 열처리 공정으로, 수소들이 다결정 반도체 물질로 확산된다. 그 결과, 다결정 반도체 층은 안정화를 이룰 수 있다. 열처리 공정 중에, 수소들이 산화물 반도체 물질로 확산되어서는 안된다. 따라서, 질화막과 산화물 반도체 물질 사이에는 산화막을 개재하는 것이 바람직하다. 열처리 공정을 수행 한 후, 산화물 반도체 물질은 수소에 의해 너무 많은 영향을 받지 않은 상태를 유지하게 되므로 소자 안정화를 이룰 수 있다.
여기서, 제1 영역은 비 표시 영역의 일 부분일 수 있고, 제2 영역은 표시 영역의 일 부분일 수 있다. 이 경우, 제1 및 제2 박막 트랜지스터와 제3 박막 트랜지스터는 멀리 떨어져 배치될 수 있다. 또는, 제1 영역과 제2 영역 모두가 표시 영역에 포함될 수 있다. 특히, 단일 화소 영역 내에 다수 개의 박막 트랜지스터를 포함하는 경우, 제1 및 제2 박막 트랜지스터와 제3 박막 트랜지스터는 서로 인접하여 배치될 수 있다.
이하의 설명에서는, 편의상, 제1 및 제2 박막 트랜지스터가 비 표시 영역에 형성된 구동 소자용 박막 트랜지스터이고, 제3 박막 트랜지스터가 표시 영역의 화소 영역 내에 배치된 표시 소자용 박막 트랜지스터인 경우로 설명한다. 하지만, 이에 국한하는 것은 아니다. 아울러, 이하에서는 편의상, 비 표시 영역에는 2개의 박막 트랜지스터가 형성되고 표시 영역의 화소 영역 내에는 1개의 박막 트랜지스터가 형성된 것을 일례로 설명하지만, 이의 개수는 이에 한정되지 않는다.
다결정 반도체 물질의 박막 트랜지스터는 구동 박막 트랜지스터에, 산화물 반도체 물질의 박막 트랜지스터는 스위칭 박막 트랜지스터에 적용할 수 있다. 아울러, 이하에서 설명되는 마스크 공정은 포토 마스크 정렬, 노광, 현상 및 식각 공정을 포함하는 포토리소그래피(Photorithograph) 공정을 의미한다.
도 1을 참조하여 본 발명의 제1 실시 예에 대하여 설명한다. 도 1은 본 발명의 제1 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판을 나타내는 단면도이다. 여기서, 발명의 특징을 확실하게 나타낼 수 있는 단면도를 중심으로 설명하며, 편의상 평면도 구조에 대해서는 도면으로 나타내지 않았다.
도 1을 참조하면, 본 발명의 제1 실시 예에 의한 표시장치용 박막 트랜지스터 기판은, 기판(SUB) 위에 서로 이격하여 배치된 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2) 및 제3 박막 트랜지스터(T3)를 포함한다. 제1 내지 제3 박막 트랜지스터들(T1 ~ T3)은 이격된 거리가 상당히 멀리 떨어져 있을 수도 있고, 비교적 인접하여 이격되어 배치될 수도 있다.
기판(SUB) 위에는 제1 반도체 층(A1, SA1, DA1), 제2 반도체 층(A2, SA2, DA2) 및 더미 반도체 층(LS)이 형성된다. 제1 반도체 층(A1, SA1, DA1)은 제1 박막 트랜지스터(T1)의 채널 영역(A1), 소스 영역(SA1) 및 드레인 영역(DA1)을 포함하고, 제2 반도체 층(A2)은 제2 박막 트랜지스터(T2)의 채널 영역(A2), 소스 영역(SA2) 및 드레인 영역(DA2)을 포함한다. 채널 영역, 소스 영역 및 드레인 영역은 이온 도핑에 의해 정의된다. 반면, 더미 반도체 층(LS)은 제1 반도체 층(A1, SA1, DA1) 및 제2 반도체 층(A2, SA2, DA2)과 동일한 반도체 물질로 형성되지만, 외부로부터 입사되는 빛을 차단하는 차광층 역할만 수행하도록 섬 형태로 형성된다.
제1 및 제2 박막 트랜지스터(T1, T2)가 구동 소자용 박막 트랜지스터인 경우, 고속 구동 처리를 수행하는 데 적합한 특성을 갖는 것이 바람직하다. 예를 들어, 제1 및 제2 박막 트랜지스터(T1, T2)는 P-MOS와 N-MOS 형의 박막 트랜지스터를 포함하는 C-MOS 형의 박막 트랜지스터로 구현될 수 있다. 이 경우, P-MOS형에 해당하는 제1 박막 트랜지스터(T1)는 채널 영역(A1), 소스 영역(SA1) 및 드레인 영역(DA1)을 포함하는 반면 N-MOS 형에 해당하는 제2 박막 트랜지스터(T2)는 채널 영역(A2), 소스 영역(SA2), 드레인 영역(DA2) 및 불순물 영역(LDD)을 포함한다. 불순물 영역(LDD)은 반도체 층의 타입을 정의하는 이온 도핑 공정에 의해 형성된다. N-MOS 형에 해당하는 제2 박막 트랜지스터(T2)의 불순물 영역(LDD)은 통상 저 밀도 도핑 영역(Low Density Dopping Area, LDD)을 의미한다.
이와 같은 박막 트랜지스터들은 다결정 실리콘 (Poly-Silicon)과 같은 다결정 반도체 물질을 포함하는 것이 바람직하다. 또한, 이들 박막 트랜지스터의 경우 탑-게이트 (Top-Gate) 구조를 갖는 것이 바람직하다. 제1 반도체 층(A1, SA1, DA1), 제2 반도체 층(A2, SA2, DA2) 및 더미 반도체 층(LS)은 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 및 결정화를 수행하게 됨에 따라 다결정 실리콘(poly-silicon)이 된다.
더미 반도체 층(LS)이 형성된 기판(SUB)의 표면 위에는 버퍼 층(BUF)이 증착된다. 버퍼 층(BUF)은 기판(SUB)의 전체 표면 위에 형성된 후 더미 반도체 층(LS)에 대응되는 영역만 섬 형태로 남기고 제거된다.
버퍼 층(BUF)과 중첩하는 영역 위에는 제3 반도체 층(A3)이 형성된다. 제3 반도체 층(A3)은 제3 박막 트랜지스터(T3)의 채널 영역, 소스 영역 및 드레인 영역을 포함한다. 제3 박막 트랜지스터(T3)가 표시 소자용 박막 트랜지스터인 경우, 표시 기능 처리를 수행하는 데 적합한 특성을 갖는 것이 바람직하다. 예를 들어, 산화물 반도체 물질(예: IGZO 등)을 포함하는 것이 바람직하다. 산화물 반도체 물질을 포함하는 경우, 이후의 제1 및 제2 박막 트랜지스터(T1, T2)와 함께 단일 공정으로 게이트 전극을 형성할 수 있는 탑-게이트 (Top-Gate) 구조를 갖는 것이 바람직하다.
제1 반도체 층(A1, SA1, DA1), 제2 반도체 층(A2, SA2, DA2) 및 제3 반도체 층(A3)이 형성된 기판(SUB)의 전체 표면 위에는 게이트 절연막(GI)이 증착된다. 게이트 절연막(GI)은 산화 실리콘(SiOx)으로 형성하는 것이 바람직하다.
게이트 절연막(GI) 위에는 제1 게이트 전극(G1), 제2 게이트 전극(G2) 및 제3 게이트 전극(G3)이 형성된다. 제1 게이트 전극(G1)은 제1 반도체 층(A1, SA1, DA1)의 채널 영역(A1)과 중첩하도록 배치된다. 제2 게이트 전극(G2)은 제2 반도체 층(A2, SA2, DA2)의 채널 영역(A2)과 중첩하도록 배치된다. 제3 게이트 전극(G3)은 제3 반도체 층(A3)의 채널 영역과 중첩하도록 배치된다. 제1 내지 제3 게이트 전극(G1 ~ G3)은 동일한 층 상에 동일한 물질로 형성되고 동일한 마스크에 의해 형성되므로, 제조 공정을 단순화할 수 있다.
제1 내지 제3 게이트 전극들(G1 ~ G3)이 형성된 기판(SUB)의 전체 표면 위에는 제1중간 절연막(ILD1)과 제2중간 절연막(ILD2)이 증착된다. 특히, 제1 및 제2중간 절연막(ILD1, ILD2)은 산화 실리콘(SiOx)을 포함하는 산화막(SIO)과 질화 실리콘(SiNx)을 포함하는 질화막(SIN)이 순차적으로 적층된 이중층 이상의 구조를 갖는 것이 바람직하다. 여기서는, 편의상 최소한의 구성 요소로서, 산화막(SIO) 위에 질화막(SIN)이 적층된 이중층 구조로 설명한다.
제2중간 절연막(ILD2)이 형성된 기판(SUB) 위에는 제1 내지 제3 박막 트랜지스터(T1 ~ T3)의 소스-드레인 전극들(S1, S2, S3, D1, D2, D3)이 형성된다. 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 게이트 전극(G1)을 중심으로 일정거리 이격하여 마주보도록 배치된다. 제1 소스 전극(S1)은 제1소스 콘택홀을 통해 노출된 제1 반도체 층(A1, SA1, DA1)의 소스 영역(SA1)에 연결된다. 제1소스 콘택홀은 중간 절연막들(ILD1, ILD2) 및 게이트 절연막(GI)을 관통하여 제1 반도체 층(A1, SA1, DA1)의 소스 영역(SA1)의 일측부를 노출한다. 제1 드레인 전극(D1)은 드레인 콘택홀을 통해 노출된 제1 반도체 층(A1, SA1, DA1)의 드레인 영역(DA1)에 연결된다. 드레인 콘택홀은 중간 절연막들(ILD1, ILD2) 및 게이트 절연막(GI)을 관통하여 제1 반도체 층(A1, SA1, DA1)의 드레인 영역(DA1)을 노출한다.
제2 소스 전극(S2)과 제2 드레인 전극(D2) 또한 위와 같은 형태로 각각 일정 거리 이격하여 배치되며 제2 반도체 층(A2, SA2, DA2)의 소스 영역(SA1)과 드레인 영역(DA2)에 연결된다. 그리고 제3 소스 전극(S3)과 제3 드레인 전극(D3) 또한 위와 같은 형태로 각각 일정 거리 이격하여 배치되며 제3 반도체 층(A3)의 소스 영역과 드레인 영역에 연결된다.
제1 내지 제3 박막 트랜지스터(T1 ~ T3)의 소스-드레인 전극들(S1, S2, S3, D1, D2, D3)이 형성된 기판(SUB) 위에는 보호막(PAS)이 증착된다. 이후, 보호막(PAS)을 패턴하여 제1 드레인 전극(D1), 제2 드레인 전극(D2) 및/또는 제3 드레인 전극(D3)을 노출하는 콘택홀을 더 형성할 수 있다.
또한, 보호막(PAS) 위에는 콘택홀을 통해 노출된 제1 드레인 전극(D1), 제2 드레인 전극(D2) 및/또는 제3 드레인 전극(D3)과 접촉하는 화소 전극과 더불어 반사판, 컬러필터, 평탄화막 등을 더 형성할 수 있다. 표시장치용 박막 트랜지스터 기판은 화소 전극 이후에 형성되는 전극이나 구조물의 형태에 따라 액정 표시장치나 유기발광 표시장치 등의 표시장치로 구현된다. 그러나, 여기서는 설명의 편의상 본 발명의 주요 특징을 나타내는 박막 트랜지스터들의 구조를 나타내는 부분들만 도시하고 설명하였다.
이와 같이, 본 발명의 제1 실시 예에 의한 표시장치용 박막 트랜지스터 기판은 다결정 반도체 물질을 포함하는 제1 및 제2 박막 트랜지스터(T1, T2)와 산화물 반도체 물질을 포함하는 제3 박막 트랜지스터(T3)가 동일 기판(SUB) 위에 형성된 구조를 갖는다. 특히, 제1 및 제2 박막 트랜지스터(T1, T2)를 구성하는 게이트 전극과 제3 박막 트랜지스터(T3)를 구성하는 게이트 전극이 동일 물질로 동일 층에 형성된 구조를 갖는다.
앞서 설명한 제1 실시 예는 표시 영역(AA)에 산화물 박막 트랜지스터(Oxide TFT)를 적용하여 저소비전력(Low Frequency), 저전압화(Oxide Saturation특성) 효과를 갖고, 비 표시 영역(NA)(예: 게이트 구동부의 GIP 회로나 데이터 구동부의 MUX 회로)에 다결정 실리콘 박막 트랜지스터(Poly-Silicon or LTPS TFT)을 적용하여 고이동도를 요구하는 기능을 만족할 수 있는 효과를 갖게 된다.
그리고 제1 실시 예는 서로 다른 유형의 박막 트랜지스터들을 구성하는 게이트 전극들과 소소-드레인 전극들이 서로 구분(다른 층에 형성)되지 않고 동일한 층에 형성되므로 제조 공정상에서 마스크가 증가 (추가)되는 문제를 방지할 수 있는 효과를 갖게 된다.
<제 2 실시 예>
이하, 도 2 내지 도 5를 더 참조하여 본 발명의 제2 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판의 제조 방법을 설명한다. 도 2 내지 도 5는 본 발명의 제2 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 단면도이다.
본 발명의 제2 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들은 제1 실시 예와 달리 박막 트랜지스터들이 코플라나(Coplanar) 구조와 인버티드 코플라나(Inverted Coplanar) 구조의 조합으로 구현된다. 한편, 이하에서는 편의상, 비 표시 영역에는 2개의 박막 트랜지스터가 형성되고 표시 영역의 화소 영역 내에는 1개의 박막 트랜지스터가 형성된 것을 일례로 설명하지만, 이의 개수는 이에 한정되지 않는다.
기판(SUB) 위에 제1 반도체 층(A1, SA1, DA1), 제2 반도체 층(A2, SA2, DA2) 및 더미 반도체 층(LS)을 형성한다. 제1 반도체 층(A1, SA1, DA1)은 제1 박막 트랜지스터(T1)의 채널 영역(A1), 소스 영역(SA1) 및 드레인 영역(DA1)을 포함하고, 제2 반도체 층(A2)은 제2 박막 트랜지스터(T2)의 채널 영역(A2), 소스 영역(SA2) 및 드레인 영역(DA2)을 포함한다. 채널 영역, 소스 영역 및 드레인 영역은 이온 도핑에 의해 정의된다. 반면 더미 반도체 층(LS)은 제1 반도체 층(A1, SA1, DA1) 및 제2 반도체 층(A2, SA2, DA2)과 동일한 반도체 물질로 형성되지만, 외부로부터 입사되는 빛을 차단하는 역할만 수행하도록 섬 형태로 형성된다.
이후 비 표시 영역(NA)에 형성될 제1 및 제2 박막 트랜지스터(T1, T2)가 구동 소자용 박막 트랜지스터인 경우, 고속 구동 처리를 수행하는 데 적합한 특성을 갖는 것이 바람직하다. 예를 들어, 제1 및 제2 박막 트랜지스터(T1, T2)는 P-MOS와 N-MOS 형의 박막 트랜지스터를 포함하는 C-MOS 형의 박막 트랜지스터로 구현될 수 있다. 이 경우, P-MOS형에 해당하는 제1 박막 트랜지스터(T1)는 채널 영역(A1), 소스 영역(SA1) 및 드레인 영역(DA1)을 포함하는 반면 N-MOS 형에 해당하는 제2 박막 트랜지스터(T2)는 채널 영역(A2), 소스 영역(SA2), 드레인 영역(DA2) 및 불순물 영역(LDD)을 포함한다. 불순물 영역(LDD)은 반도체 층의 타입을 정의하는 이온 도핑 공정에 의해 형성된다. N-MOS 형에 해당하는 제2 박막 트랜지스터(T2)의 불순물 영역(LDD)은 통상 저 밀도 도핑 영역(Low Density Dopping Area, LDD)을 의미한다.
이와 같은 박막 트랜지스터들은 다결정 실리콘 (Poly-Silicon)과 같은 다결정 반도체 물질을 포함하는 것이 바람직하다. 또한, 이들 박막 트랜지스터의 경우 탑-게이트 (Top-Gate) 구조를 갖는 것이 바람직하다.
제1 반도체 층(A1, SA1, DA1), 제2 반도체 층(A2, SA2, DA2) 및 더미 반도체 층(LS)이 형성된 기판(SUB)의 전체 표면 위에는 제1중간 절연막(ILD1)과 제2중간 절연막(ILD2)을 증착한다. 특히, 제1 및 제2중간 절연막(ILD1, ILD2)은 산화 실리콘(SiOx)을 포함하는 산화막(SIO)과 질화 실리콘(SiNx)을 포함하는 질화막(SIN)이 순차적으로 적층된 이중층 이상의 구조를 갖는 것이 바람직하다. 여기서는, 편의상 최소한의 구성 요소로서, 산화막(SIO) 위에 질화막(SIN)이 적층된 이중층 구조로 설명한다.
비 표시 영역(NA)에 형성된 제1 및 제2중간 절연막(ILD1, ILD2)은 그대로 남기고, 표시 영역(AA)에 형성된 제2중간 절연막(ILD2)만 제거한다. 표시 영역(AA)에 형성된 제2중간 절연막(ILD2)은 이후에 형성되는 전극과 더미 반도체 층(LS)을 전기적으로 분리하는 버퍼 층(BUF)으로서의 역할을 한다. 따라서, 표시 영역(AA)에 형성된 제2중간 절연막(ILD2)은 버퍼 층(BUF)으로 명명된다.
하프톤 마스크를 이용한 포토 공정을 통해 비 표시 영역(NA)에 형성된 제1 및 제2중간 절연막(ILD1, ILD2)에 소스-드레인전극과 소스-드레인 영역 간의 전기적 접촉을 위한 콘택홀(SH1, SH2, DH1, DH2)을 형성한다.
고온 열처리 공정을 통해 비 표시 영역(NA)의 콘택홀(SH1, SH2, DH1, DH2)을 통해 노출된 제1 반도체 층(A1, DA1) 및 제2 반도체 층(A2, DA2)의 폴리 실리콘을 수소화(활성화를 통해 결합이 덜된 공간들을 수소로 채워 주는 공정으로서, 활성화와 달리 낮은 온도로 진행되며, 온도보다 시간에 영향을 받으므로, 오랜 시간 해줄수록 효과적임)한다. 이때, 비 표시 영역(NA)의 경우 질화 실리콘(SiNx)을 포함하는 질화막(SIN)의 제2중간 절연막(ILD2)에 존재하는 H2 소스가 폴리 실리콘 층에 확산되어 들어갈 수 있다. 이와 달리, 표시 영역(AA)의 경우 제2중간 절연막(ILD2)이 모두 제거되었기 때문에 버퍼 역할을 하는 제1중간 절연막(ILD1)으로 H2의 밀도가 증가하지 않는다.
제1 및 제2중간 절연막(ILD1, ILD2)이 형성된 기판(SUB)의 위에 소스-드레인 전극들(S1, S2, S3, D1, D2, D3)을 형성한다. 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 일정거리 이격하여 마주보도록 배치된다. 제1 소스 전극(S1)은 제1소스 콘택홀(SH1)을 통해 노출된 제1 반도체 층(A1, SA1, DA1)의 소스 영역(SA1)에 연결된다. 제1소스 콘택홀(SH1)은 중간 절연막들(ILD1, ILD2)을 관통하여 제1 반도체 층(A1, SA1, DA1)의 소스 영역(SA1)의 일측부를 노출한다. 제1 드레인 전극(D1)은 제1드레인 콘택홀(DH1)을 통해 노출된 제1 반도체 층(A1, SA1, DA1)의 드레인 영역(DA1)에 연결된다. 제1드레인 콘택홀(DH1)은 중간 절연막들(ILD1, ILD2)을 관통하여 제1 반도체 층(A1, SA1, DA1)의 드레인 영역(DA1)을 노출한다.
제2 소스 전극(S2)과 제2 드레인 전극(D2) 또한 위와 같은 형태로 각각 일정 거리 이격하여 배치되며 제2 반도체 층(A2, SA2, DA2)의 소스 영역(SA1)과 드레인 영역(DA2)에 연결된다. 이와 달리, 제3 소스 전극(S3)과 제3 드레인 전극(D3)은 일정 거리 이격하여 배치된다. 위와 같이, 소스-드레인 전극들(S1, S2, S3, D1, D2, D3)은 동일한 층 상에 동일한 물질로 형성되고 동일한 마스크에 의해 형성되므로, 제조 공정을 단순화할 수 있다.
제3 소스 전극(S3)과 제3 드레인 전극(D3)이 형성된 기판(SUB)의 위에 제3 반도체 층(A3)을 형성한다. 제3 반도체 층(A3)은 제3 박막 트랜지스터(T3)의 채널 영역, 소스 영역 및 드레인 영역을 포함한다. 제3 박막 트랜지스터(T3)가 표시 소자용 박막 트랜지스터인 경우, 표시 기능 처리를 수행하는 데 적합한 특성을 갖는 것이 바람직하다. 예를 들어, 산화물 반도체 물질(예: IGZO 등)을 포함하는 것이 바람직하다. 산화물 반도체 물질을 포함하는 경우, 이후의 제1 및 제2 박막 트랜지스터(T1, T2)와 함께 단일 공정으로 게이트 전극을 형성할 수 있는 탑-게이트 (Top-Gate) 구조를 갖는 것이 바람직하다.
소스-드레인 전극들(S1, S2, S3, D1, D2, D3)이 형성된 기판(SUB)의 전체 표면 위에 게이트 절연막(GI)을 증착한다. 게이트 절연막(GI)은 산화 실리콘(SiOx)으로 형성하는 것이 바람직하다. 게이트 절연막(GI)의 경우, 소자의 안정성 및 특성을 고려하여 1,000 ~ 1,500Å 정도의 두께를 갖는 것이 바람직하다.
게이트 절연막(GI) 위에는 제1 게이트 전극(G1), 제2 게이트 전극(G2) 및 제3 게이트 전극(G3)이 형성된다. 제1 게이트 전극(G1)은 제1 반도체 층(A1, SA1, DA1)의 채널 영역(A1)과 중첩하도록 배치된다. 제2 게이트 전극(G2)은 제2 반도체 층(A2, SA2, DA2)의 채널 영역(A2)과 중첩하도록 배치된다. 제3 게이트 전극(G3)은 제3 반도체 층(A3)의 채널 영역과 중첩하도록 배치된다. 제1 내지 제3 게이트 전극(G1 ~ G3)은 동일한 층 상에 동일한 물질로 형성되고 동일한 마스크에 의해 형성되므로, 제조 공정을 단순화할 수 있다.
제1 내지 제3 게이트 전극들(G1 ~ G3)이 형성된 기판(SUB)의 전체 표면 위에 보호막(PAS)을 증착한다. 보호막(PAS)은 산화 실리콘(SiOx)으로 형성하는 것이 바람직하다.
이후, 보호막(PAS)을 패턴하여 제1 드레인 전극(D1), 제2 드레인 전극(D2) 및/또는 제3 드레인 전극(D3)을 노출하는 콘택홀을 더 형성할 수 있다. 또한, 보호막(PAS) 위에는 콘택홀을 통해 노출된 제1 드레인 전극(D1), 제2 드레인 전극(D2) 및/또는 제3 드레인 전극(D3)과 접촉하는 화소 전극과 더불어 반사판, 컬러필터, 평탄화막 등을 더 형성할 수 있다. 그러나, 여기서는 편의상 본 발명의 주요 특징을 나타내는 박막 트랜지스터들의 구조를 나타내는 부분들만 도시하고 설명하였다.
이와 같이, 본 발명의 제2 실시 예에 의한 표시장치용 박막 트랜지스터 기판은 다결정 반도체 물질을 포함하는 제1 및 제2 박막 트랜지스터(T1, T2)와 산화물 반도체 물질을 포함하는 제3 박막 트랜지스터(T3)가 동일 기판(SUB) 위에 형성된 구조를 갖는다. 특히, 제1 및 제2 박막 트랜지스터(T1, T2)를 구성하는 게이트 전극, 소스-드레인 전극과 제3 박막 트랜지스터(T3)를 구성하는 게이트 전극, 소스-드레인 전극이 동일 물질로 동일 층에 형성된 구조를 갖는다.
앞서 설명한 제2 실시 예는 산화물 박막 트랜지스터의 저속 구동 능력과 낮은 오프 커런트(off-current)로 인해 커패시터를 줄일 수 있어 고해상도의 패널 제작에 유리하다. 그리고 다결정 실리콘 박막 트랜지스터의 높은 이동도와 좋은 신뢰성으로 네로우 베젤(narrow bezel) 달성에 유리하다. 그리고 다결정 실리콘 및 산화물 박막 트랜지스터 모두 유사한 구조로 제작이 가능하고, 게이트 전극, 게이트 절연막 및 소스-드레인 전극이 동일한 층에 형성되므로 금속과 금속 간의 접촉 공정이 불요하므로 마스크 저감에 유리하다. 그리고 다결정 실리콘 박막 트랜지스터의 고온 공정 (활성화, 수소화) 이후 산화물 박막 트랜지스터의 반도체 층을 형성하므로 소자의 열화를 방지할 수 있다. 그리고 산화물 박막 트랜지스터의 반도체 층 하부에 질화 실리콘이 없으므로 소자의 열화를 방지할 수 있다. 그리고 다결정 실리콘 박막 트랜지스터로 CMOS를 구현하므로 소비전력 감소에 유리하다.
<제 3 실시 예>
본 발명의 실시 예에 의한 표시장치용 박막 트랜지스터 기판은 기판 위의 제1 영역에 배치된 제1 박막 트랜지스터와 제2 영역에 배치된 제2 박막 트랜지스터를 포함한다. 기판은 표시 영역과 비 표시 영역을 포함할 수 있다. 표시 영역에는 다수 개의 화소 영역들이 매트릭스 방식 등으로 배열된다. 화소 영역에는 표시 기능을 위한 표시 소자들이 배치된다. 비 표시 영역은 표시 영역의 주변에 배치되며, 화소 영역에 형성된 표시 소자들을 구동하기 위한 구동 소자들이 배치될 수 있다.
여기서, 제1 영역은 비 표시 영역의 일 부분일 수 있고, 제2 영역은 표시 영역의 일 부분일 수 있다. 이 경우, 제1 박막 트랜지스터와 제2 박막 트랜지스터는 멀리 떨어져 배치될 수 있다. 또는, 제1 영역과 제2 영역 모두가 표시 영역에 포함될 수 있다. 특히, 단일 화소 영역 내에 다수 개의 박막 트랜지스터를 포함하는 경우, 제1 박막 트랜지스터와 제2 박막 트랜지스터는 서로 인접하여 배치될 수 있다.
이하의 설명에서는, 편의상, 제1 박막 트랜지스터가 비 표시 영역에 형성된 구동 소자용 박막 트랜지스터이고, 제2 박막 트랜지스터가 표시 영역의 화소 영역 내에 배치된 표시 소자용 박막 트랜지스터인 경우로 설명한다. 하지만, 이에 국한하는 것은 아니다. 아울러, 이하에서는 편의상, 비 표시 영역과 표시 영역의 화소 영역 내에 각각 1개의 박막 트랜지스터가 형성된 것을 일례로 설명하지만, 이의 개수는 이에 한정되지 않는다.
이하, 도 6 및 도 7을 더 참조하여 본 발명의 제3 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판의 제조 방법을 설명한다. 도 6 및 도 7은 본 발명의 제3 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 단면도와 공정 흐름도이다.
도 6 및 도 7을 참조하면, 본 발명의 제3 실시 예에 의한 표시장치용 박막 트랜지스터 기판은, 기판(SUB) 위에 서로 이격하여 배치된 제1 박막 트랜지스터(T1) 및 제2 박막 트랜지스터(T2)를 포함한다. 제1 및 제2 박막 트랜지스터들(T1, T2)은 이격된 거리가 상당히 멀리 떨어져 있을 수도 있고, 비교적 인접하여 이격되어 배치될 수도 있다.
기판(SUB) 위에 버퍼 층(BUF)을 증착한다(S100). 버퍼 층(BUF)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 다중층으로 이루어질 수 있다. 버퍼 층(BUF)은 이후에 형성되는 층과 기판(SUB) 간의 접착력을 향상하는 역할 등을 하는데, 이는 생략될 수도 있다.
버퍼 층(BUF)이 형성된 기판(SUB) 위에 제1 반도체 층(A1, SA1, DA1) 및 더미 반도체 층(A12)을 형성한다(S110). 버퍼 층(BUF) 상에 반도체 층 물질을 증착하고, 제1마스크 공정으로 패턴하여 제1 반도체 층(A1, SA1, DA1) 및 더미 반도체 층(A12)을 형성한다.
제1 반도체 층(A1, SA1, DA1)은 제1 박막 트랜지스터(T1)의 채널 영역(A1), 소스 영역(SA1) 및 드레인 영역(DA1)을 포함하고, 더미 반도체 층(A12)은 제1 반도체 층(A1, SA1, DA1)과 동일한 반도체 물질로 형성되지만, 외부로부터 입사되는 빛을 차단하는 역할만 수행하도록 섬 형태로 형성된다. 채널 영역, 소스 영역 및 드레인 영역은 이온 도핑에 의해 정의된다.
제1 반도체 층(A1, SA1, DA1)을 포함하는 제1 박막 트랜지스터(T1)는 다결정 실리콘 (Poly-Silicon)과 같은 다결정 반도체 물질을 포함하는 것이 바람직하다. 또한, 제1 박막 트랜지스터(T1)의 경우 탑-게이트 (Top-Gate) 구조를 갖는 것이 바람직하다. 제1 반도체 층(A1, SA1, DA1)은 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 및 결정화를 수행하게 됨에 따라 다결정 실리콘(poly-silicon)이 된다. 반면, 차광층 역할을 수행하는 더미 반도체 층(A12)은 결정화되지 않고 아몰퍼스 실리콘(a-Si) 상태로 존재할 수 있다.
제1 반도체 층(A1, SA1, DA1) 및 더미 반도체 층(A12)이 형성된 기판(SUB)의 표면 위에 제1 게이트 절연막(GI1)을 증착한다(S120). 제1 게이트 절연막(GI1)은 비 표시 영역(NA)에서는 게이트 절연막 역할을 하지만 표시 영역(AA)에서는 하부 버퍼 층 역할을 하게 된다.
제1 게이트 절연막(GI1) 위에 제1 및 제2 금속전극층(G1, LS)을 형성한다(S200). 제1 게이트 절연막(GI1) 위에 금속재료(예: MoTi)를 형성하고 제2마스크 공정으로 패턴하여 제1 및 제2 금속전극층(G1, LS)을 형성한다. 제1 금속전극층(G1)을 마스크로 하여, 하부에 배치된 제1 반도체 층(A1, SA1, DA1)에 이온을 도핑한다.
제1 금속전극층(G1)은 제1 반도체 층(A1, SA1, DA1)의 채널 영역(A1)과 중첩하도록 배치된다. 제2 금속전극층(LS)은 더미 반도체 층(A12)과 중첩하도록 배치된다. 제1 금속전극층(G1)은 제1 박막 트랜지스터(T1)의 게이트 전극, 게이트 패드, 게이트 배선이 된다. 반면, 제2 금속전극층(LS)은 더미 반도체 층(A12)과 같이 차광층 역할을 수행하게 된다.
더미 반도체 층(A12)은 외부로부터 입사되는 빛이 내부(산화물 반도체층)로 입사되는 문제를 방지(차단)하기 위해 존재하나 이는 이후에 형성되는 산화물 반도체층과 거리가 존재한다. 때문에, 제2 금속전극층(LS)은 더미 반도체 층(A12)의 빛 차단 능력을 보조하기 위해 산화물 반도체층과 가까운 거리에 위치하게 된다. 이를 위해, 제2 금속전극층(LS)은 더미 반도체 층(A12)과 유사 또는 대응되는 크기를 가질 수 있으나 이에 한정되지 않는다.
제1 및 제2 금속전극층(G1, LS)이 형성된 기판(SUB)의 전체 표면 위에 제1중간 절연막(ILD1)을 증착한다(S210). 제1중간 절연막(ILD1)은 질화 실리콘(SiNx)을 포함하는 질화막(SIN)으로 선택된다.
제2 금속전극층(LS)이 형성된 제1중간 절연막(ILD1) 위에 제2 반도체 층(A2)을 형성한다(S220). 제1중간 절연막(ILD1) 위에 산화물 반도체 물질(예: IGZO)을 형성하고 제3마스크 공정으로 패턴하여 제2 반도체 층(A2)을 형성하고 열처리를 한다.
제2 반도체 층(A2) 위에 제2 게이트 절연막(GI2)을 증착하고 열처리 한다(S310). 제2 게이트 절연막(GI2)은 산화 실리콘(SiOx)으로 형성하는 것이 바람직하다. 제2 게이트 절연막(GI2)의 경우, 소자의 안정성 및 특성을 고려하여 1,000 ~ 1,500Å 정도의 두께를 갖는 것이 바람직하다.
제2 게이트 절연막(GI2) 위에 제3 및 제4 금속전극층(DL, G2)을 형성한다(S400). 제2 게이트 절연막(GI2) 위에 금속재료(예: Cu)를 형성하고 제4마스크 공정으로 패턴하여 제3 및 제4 금속전극층(DL, G2)을 형성한다.
제3 금속전극층(DL)은 제1 금속전극층(G1)과 비중첩하되 제1 반도체 층(A1, SA1, DA1)과 인접하는 영역에 위치하도록 배치된다. 제4 금속전극층(G2)은 제2 반도체 층(A2)과 중첩하도록 배치된다. 제3 금속전극층(DL)은 제1 박막 트랜지스터(T1)의 소스 전극과 연결되는 데이터 배선이 된다. 반면, 제4 금속전극층(G2)은 제2 박막 트랜지스터(T2)의 게이트 전극이 된다.
제3 및 제4 금속전극층(DL, G2)이 형성된 제1중간 절연막(ILD1) 위에 제2중간 절연막(ILD2)을 증착한다(S500). 제2중간 절연막(ILD2)은 산화 실리콘(SiOx)을 포함하는 산화막(SIO)으로 선택된다. 제2중간 절연막(ILD2)을 형성하고 제5마스크 공정으로 패턴하여 제1 반도체 층(A1, SA1, DA1)의 일부, 제2 반도체 층(A2)의 일부, 제3 금속전극층(DL)의 일부 및 제2 금속전극층(LS)의 일부를 노출하는 콘택홀을 형성한다.
제2중간 절연막(ILD2) 위에 제1소스-드레인 전극(S1, D1) 및 제2소스-드레인 전극(S2, D2)(통합 소스-드레인 전극)을 형성한다(S600). 제2중간 절연막(ILD2) 위에 소스-드레인재료를 형성하고 제6마스크 공정으로 패턴하여 제1소스-드레인 전극(S1, D1) 및 제2소스-드레인 전극(S2, D2)(통합 소스-드레인 전극)을 형성한다.
제1소스 전극(S1)은 제3 금속전극층(DL)과 제1 반도체 층(A1, SA1, DA1)의 소스 영역(SA1)에 연결되며, 제1드레인 전극(D1)은 제1 반도체 층(A1, SA1, DA1)의 드레인 영역(DA1)에 연결된다. 제1소스-드레인 전극(S1, D1)은 제1 박막 트랜지스터(T1)의 소스-드레인 전극이 된다.
제2소스 전극(S2)은 제2 금속전극층(LS)과 제2 반도체 층(A2)의 소스 영역에 연결되며, 제2드레인 전극(D2)은 제2 반도체 층(A2)의 드레인 영역에 연결된다. 제2소스-드레인 전극(S2, D2)은 제2 박막 트랜지스터(T2)의 소스-드레인 전극이 된다. 위와 같이 소스-드레인 전극들은 동일한 층 상에 동일한 물질로 형성되고 동일한 마스크에 의해 형성되므로, 제조 공정을 단순화할 수 있다.
제1소스-드레인 전극(S1, D1) 및 제2소스-드레인 전극(S2, D2)이 형성된 제2중간 절연막(ILD2) 위에 보호막(PAS)을 증착한다(S610). 이후, 보호막(PAS)을 패턴하여 제1 드레인 전극(D1) 및/또는 제2 드레인 전극(D2)을 노출하는 콘택홀을 더 형성할 수 있다.
또한, 보호막(PAS) 위에는 콘택홀을 통해 노출된 제1 드레인 전극(D1) 및/또는 제2 드레인 전극(D2)과 접촉하는 화소 전극과 더불어 반사판, 컬러필터, 평탄화막 등을 더 형성할 수 있다. 표시장치용 박막 트랜지스터 기판은 화소 전극 이후에 형성되는 전극이나 구조물의 형태에 따라 액정 표시장치나 유기발광 표시장치 등의 표시장치로 구현된다. 그러나, 여기서는 설명의 편의상 본 발명의 주요 특징을 나타내는 박막 트랜지스터들의 구조를 나타내는 부분들만 도시하고 설명하였다.
이와 같이, 본 발명의 제3 실시 예에 의한 표시장치용 박막 트랜지스터 기판은 다결정 반도체 물질을 포함하는 제1 박막 트랜지스터(T1)와 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터(T2)가 동일 기판(SUB) 위에 형성된 구조를 갖는다. 특히, 제1 박막 트랜지스터(T1)를 구성하는 데이터 배선과 제2 박막 트랜지스터(T2)를 구성하는 게이트 전극이 동일 물질로 동일 층에 형성된 구조를 갖는다. 또한, 제1 박막 트랜지스터(T1)를 구성하는 소스-드레인 전극과 제2 박막 트랜지스터(T2)를 구성하는 소스-드레인 전극이 동일 물질로 동일 층에 형성된 구조를 갖는다.
앞서 설명한 제3 실시 예는 표시 영역(AA)에 산화물 박막 트랜지스터(Oxide TFT)를 적용하여 저소비전력(Low Frequency), 저전압화(Oxide Saturation특성) 효과를 갖고, 비 표시 영역(NA)(예: 게이트 구동부의 GIP 회로나 데이터 구동부의 MUX 회로)에 다결정 실리콘 박막 트랜지스터(Poly-Silicon or LTPS TFT)을 적용하여 고이동도를 요구하는 기능을 만족할 수 있는 효과를 갖게 된다.
그리고 제3 실시 예는 서로 다른 유형의 박막 트랜지스터들을 구성하는 게이트 전극들과 소소-드레인 전극들이 서로 구분(다른 층에 형성)되지 않고 동일한 층에 형성되므로 제조 공정상에서 마스크가 증가 (추가)되는 문제를 방지할 수 있는 효과를 갖게 된다.
<제 4 실시 예>
이하, 도 8 및 도 9를 더 참조하여 본 발명의 제4 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판의 제조 방법을 설명한다. 도 8 및 도 9는 본 발명의 제4 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 단면도와 공정 흐름도이다.
한편, 도 8에서는 제3 실시 예 대비 달라지는 부분을 명확히 나타내기 위해 평면도(a)와 단면도(b)를 함께 도시한다. 아울러, 이하에서는 편의상, 비 표시 영역과 표시 영역의 화소 영역 내에 각각 1개의 박막 트랜지스터가 형성된 것을 일례로 설명하지만, 이의 개수는 이에 한정되지 않는다.
도 8 및 도 9를 참조하면, 본 발명의 제4 실시 예에 의한 표시장치용 박막 트랜지스터 기판은, 기판(SUB) 위에 서로 이격하여 배치된 제1 박막 트랜지스터(T1) 및 제2 박막 트랜지스터(T2)를 포함한다. 제1 및 제2 박막 트랜지스터들(T1, T2)은 이격된 거리가 상당히 멀리 떨어져 있을 수도 있고, 비교적 인접하여 이격되어 배치될 수도 있다.
기판(SUB) 위에 버퍼 층(BUF)을 증착한다(S100). 버퍼 층(BUF)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 다중층으로 이루어질 수 있다. 버퍼 층(BUF)은 이후에 형성되는 층과 기판(SUB) 간의 접착력을 향상하는 역할 등을 하는데, 이는 생략될 수도 있다.
버퍼 층(BUF)이 형성된 기판(SUB) 위에 제1 반도체 층(A1, SA1, DA1) 및 더미 반도체 층(A12)을 형성한다(S110). 버퍼 층(BUF) 상에 반도체 층 물질을 증착하고, 제1마스크 공정으로 패턴하여 제1 반도체 층(A1, SA1, DA1) 및 더미 반도체 층(A12)을 형성한다.
제1 반도체 층(A1, SA1, DA1)은 제1 박막 트랜지스터(T1)의 채널 영역(A1), 소스 영역(SA1) 및 드레인 영역(DA1)을 포함하고, 더미 반도체 층(A12)은 제1 반도체 층(A1, SA1, DA1)과 동일한 반도체 물질로 형성되지만, 외부로부터 입사되는 빛을 차단하는 역할만 수행한다. 채널 영역, 소스 영역 및 드레인 영역은 이온 도핑에 의해 정의된다.
제1 반도체 층(A1, SA1, DA1)을 포함하는 제1 박막 트랜지스터(T1)는 다결정 실리콘 (Poly-Silicon)과 같은 다결정 반도체 물질을 포함하는 것이 바람직하다. 또한, 제1 박막 트랜지스터(T1)의 경우 탑-게이트 (Top-Gate) 구조를 갖는 것이 바람직하다. 제1 반도체 층(A1, SA1, DA1)은 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 및 결정화를 수행하게 됨에 따라 다결정 실리콘(poly-silicon)이 된다. 반면, 차광층 역할을 수행하는 더미 반도체 층(A12)은 결정화되지 않고 아몰퍼스 실리콘(a-Si) 상태로 존재할 수 있다.
제1 반도체 층(A1, SA1, DA1) 및 더미 반도체 층(A12)이 형성된 기판(SUB)의 표면 위에 제1 게이트 절연막(GI1)을 증착한다(S120). 제1 게이트 절연막(GI1)은 비 표시 영역(NA)에서는 게이트 절연막 역할을 하지만 표시 영역(AA)에서는 하부 버퍼 층 역할을 하게 된다.
제1 게이트 절연막(GI1) 위에 제1 및 제2 금속전극층(GP, LS)을 형성한다(S200). 제1 게이트 절연막(GI1) 위에 금속재료(예: MoTi)를 형성하고 제2마스크 공정으로 패턴하여 제1 및 제2 금속전극층(GP, LS)을 형성한다. 제1 금속전극층(GP)을 마스크로 하여, 하부에 배치된 제1 반도체 층(A1, SA1, DA1)에 이온을 도핑한다.
제1 금속전극층(GP)은 제1 반도체 층(A1, SA1, DA1)의 채널 영역(A1)과 중첩하도록 배치된다. 제2 금속전극층(LS)은 더미 반도체 층(A12)과 중첩하도록 배치된다. 제1 금속전극층(GP)은 제1 박막 트랜지스터(T1)의 게이트 전극 역할을 하지만 섬 형태로 형성된다. 때문에, 이후의 공정에 의해 게이트 전극은 게이트 배선과 전기적으로 연결된다. 반면, 제2 금속전극층(LS)은 더미 반도체 층(A12)과 같이 차광층 역할을 수행하게 된다. 즉, 본 발명의 실시 예는 이중의 차광층을 갖게 된다.
더미 반도체 층(A12)은 외부로부터 입사되는 빛이 내부(산화물 반도체층)로 입사되는 문제를 방지(차단)하기 위해 존재하나 이는 이후에 형성되는 산화물 반도체층과 거리가 존재한다. 때문에, 제2 금속전극층(LS)은 더미 반도체 층(A12)의 빛 차단 능력을 보조하기 위해 산화물 반도체층과 가까운 거리에 위치하게 된다. 이를 위해, 제2 금속전극층(LS)은 더미 반도체 층(A12)과 유사 또는 대응되는 크기를 가질 수 있으나 이에 한정되지 않는다.
제1 및 제2 금속전극층(GP, LS)이 형성된 기판(SUB)의 전체 표면 위에 제1중간 절연막(ILD1)을 증착한다(S210). 제1중간 절연막(ILD1)은 질화 실리콘(SiNx)을 포함하는 질화막(SIN)으로 선택된다.
제2 금속전극층(LS)이 형성된 제1중간 절연막(ILD1) 위에 제2 반도체 층(A2)을 형성한다(S220). 제1중간 절연막(ILD1) 위에 산화물 반도체 물질(예: IGZO)을 형성하고 제3마스크 공정으로 패턴하여 제2 반도체 층(A2)을 형성하고 열처리를 한다.
제2 반도체 층(A2) 위에 제2 게이트 절연막(GI2)을 증착하고 열처리 한다(S310). 제2 게이트 절연막(GI2)은 산화 실리콘(SiOx)으로 형성하는 것이 바람직하다. 제2 게이트 절연막(GI2)의 경우, 소자의 안정성 및 특성을 고려하여 1,000 ~ 1,500Å 정도의 두께를 갖는 것이 바람직하다.
제2 게이트 절연막(GI2) 위에 제3 및 제4 금속전극층(G1, G2)을 형성한다(S400). 제2 게이트 절연막(GI2) 위에 금속재료(예: Cu)를 형성하고 제4마스크 공정으로 패턴하여 제3 및 제4 금속전극층(G1, G2)을 형성한다.
제3 금속전극층(G1)은 제1 금속전극층(GP)과 인접하도록 배치된다. 구체적으로, 제3 금속전극층(G1)은 이후의 공정에서 제1 금속전극층(GP)과 전기적으로 연결될 수 있는 영역에 배치되어야 한다. 이를 위해, 제1 금속전극층(GP)이 수직 방향으로 길게 배치될 경우 제3 금속전극층(G1)은 수평 방향으로 길게 배치될 수 있다(도 8 a 참조).
제4 금속전극층(G2)은 제2 반도체 층(A2)과 중첩하도록 배치된다. 제3 금속전극층(G1)은 제1 박막 트랜지스터(T1)의 게이트 전극이 되고, 제4 금속전극층(G2)은 제2 박막 트랜지스터(T2)의 게이트 전극이 된다. 위와 같이, 게이트 전극들은 동일한 층 상에 동일한 물질로 형성되고 동일한 마스크에 의해 형성되므로, 제조 공정을 단순화할 수 있다.
제3 및 제4 금속전극층(G1, G2)이 형성된 제1중간 절연막(ILD1) 위에 제2중간 절연막(ILD2)을 증착한다(S500). 제2중간 절연막(ILD2)은 산화 실리콘(SiOx)을 포함하는 산화막(SIO)으로 선택된다. 제2중간 절연막(ILD2)을 형성하고 제5마스크 공정으로 패턴하여 제1 반도체 층(A1, SA1, DA1)의 일부, 제2 반도체 층(A2)의 일부, 제3 금속전극층(G1)의 일부, 제1 금속전극층(GP)의 일부 및 제2 금속전극층(LS)의 일부를 노출하는 콘택홀을 형성한다.
제2중간 절연막(ILD2) 위에 제1소스-드레인 전극(S1, D1), 제2소스-드레인 전극(S2, D2) 및 더미 소스-드레인 전극(SD)(통합 소스-드레인 전극)을 형성한다(S600). 제2중간 절연막(ILD2) 위에 소스-드레인재료를 형성하고 제6마스크 공정으로 패턴하여 제1소스-드레인 전극(S1, D1), 제2소스-드레인 전극(S2, D2) 및 더미 소스-드레인 전극(SD)(통합 소스-드레인 전극)을 형성한다.
제1소스 전극(S1)은 제1콘택홀(SH1)을 통해 제3 금속전극층(G1)과 제1 반도체 층(A1, SA1, DA1)의 소스 영역(SA1)에 연결되며, 제1드레인 전극(D1)은 제2콘택홀(DH1)을 통해 제1 반도체 층(A1, SA1, DA1)의 드레인 영역(DA1)에 연결된다. 제1소스-드레인 전극(S1, D1)은 제1 박막 트랜지스터(T1)의 소스-드레인 전극이 된다.
제2소스 전극(S2)은 제3콘택홀(SH2)을 통해 제2 금속전극층(LS)과 제2 반도체 층(A2)의 소스 영역에 연결되며, 제2드레인 전극(D2)은 제4콘택홀(DH2)을 통해 제2 반도체 층(A2)의 드레인 영역에 연결된다. 제2소스-드레인 전극(S2, D2)은 제2 박막 트랜지스터(T2)의 소스-드레인 전극이 된다. 제2 금속전극층(LS)은 제2소스 전극(S2)과 전기적으로 연결되므로 플로팅 상태일 때보다 전기적으로 안정된 상태를 취하며 차광층 역할을 수행할 수 있게 된다.
더미 소스-드레인 전극(SD)은 제5콘택홀(GH)을 통해 제1 금속전극층(GP)과 제3 금속전극층(G1)에 연결된다. 더미 소스-드레인 전극(SD)에 의해 제1 금속전극층(GP)과 제3 금속전극층(G1)은 전기적으로 연결된다. 즉, 더미 소스-드레인 전극(SD)은 제1 금속전극층(GP)과 제3 금속전극층(G1)을 전기적으로 연결하는 연결 전극 역할을 한다.
제1소스-드레인 전극(S1, D1), 제2소스-드레인 전극(S2, D2) 및 더미 소스-드레인 전극(SD)이 형성된 제2중간 절연막(ILD2) 위에 보호막(PAS)을 증착한다(S610). 이후, 보호막(PAS)을 패턴하여 제1 드레인 전극(D1) 및/또는 제2 드레인 전극(D2)을 노출하는 콘택홀을 더 형성할 수 있다.
또한, 보호막(PAS) 위에는 콘택홀을 통해 노출된 제1 드레인 전극(D1) 및/또는 제2 드레인 전극(D2)과 접촉하는 화소 전극과 더불어 반사판, 컬러필터, 평탄화막 등을 더 형성할 수 있다. 표시장치용 박막 트랜지스터 기판은 화소 전극 이후에 형성되는 전극이나 구조물의 형태에 따라 액정 표시장치나 유기발광 표시장치 등의 표시장치로 구현된다. 그러나, 여기서는 설명의 편의상 본 발명의 주요 특징을 나타내는 박막 트랜지스터들의 구조를 나타내는 부분들만 도시하고 설명하였다.
한편, 기판(SUB)의 외부면에는 외부 차광층(OLS)이 더 형성될 수 있다. 외부 차광층(OLS)은 불투명한 재료로 이루어지며 제1 박막 트랜지스터(T1)가 차지하는 영역을 모두 덮을 수 있을 만큼 넓은 면적을 갖는다. 외부 차광층(OLS)은 플라스틱 등으로 이루어진 기구물이나 검정색 계열의 테이프 등으로 선택될 수 있으나 이에 한정되지 않는다.
이와 같이, 본 발명의 제4 실시 예에 의한 표시장치용 박막 트랜지스터 기판은 다결정 반도체 물질을 포함하는 제1 박막 트랜지스터(T1)와 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터(T2)가 동일 기판(SUB) 위에 형성된 구조를 갖는다. 특히, 제1 박막 트랜지스터(T1)를 구성하는 게이트 전극과 제2 박막 트랜지스터(T2)를 구성하는 게이트 전극이 동일 물질로 동일 층에 형성된 구조를 갖는다. 또한, 제1 박막 트랜지스터(T1)를 구성하는 소스-드레인 전극과 제2 박막 트랜지스터(T2)를 구성하는 소스-드레인 전극이 동일 물질로 동일 층에 형성된 구조를 갖는다. 또한, 이중의 차광층을 갖는 구조를 갖는다.
앞서 설명한 제4 실시 예는 표시 영역(AA)에 산화물 박막 트랜지스터(Oxide TFT)를 적용하여 저소비전력(Low Frequency), 저전압화(Oxide Saturation특성) 효과를 갖고, 비 표시 영역(NA)(예: 게이트 구동부의 GIP 회로나 데이터 구동부의 MUX 회로)에 다결정 실리콘 박막 트랜지스터(Poly-Silicon or LTPS TFT)을 적용하여 고이동도를 요구하는 기능을 만족할 수 있는 효과를 갖게 된다.
그리고 제4 실시 예는 서로 다른 유형의 박막 트랜지스터들을 구성하는 게이트 전극들과 소소-드레인 전극들이 서로 구분(다른 층에 형성)되지 않고 동일한 층에 형성되므로 제조 공정상에서 마스크가 증가 (추가)되는 문제를 방지할 수 있는 효과를 갖게 된다.
이상 본 발명에 의한 박막 트랜지스터 기판 및 이를 이용한 표시장치는, 서로 다른 두 종류의 박막 트랜지스터를 동일 기판 위에 형성하여, 어느 한 박막 트랜지스터의 단점을 다른 박막 트랜지스터가 보완하는 특징을 가질 수 있다. 특히, 저속 구동 특성을 갖는 박막 트랜지스터를 구비함으로써, 소비 전력을 저감함으로써, 휴대용 및/또는 웨어러블 기기에 적합한 표시장치를 제공할 수 있다.
이하, 앞서 설명한 제1 내지 제4 실시 예의 박막 트랜지스터들의 적용예에 대해 설명한다.
도 10은 본 발명의 제1 응용 예에 따른 표시장치의 구성을 개략적으로 보여 주는 블록도이고, 도 11은 본 발명의 제2 응용 예에 의한 수평 전계형의 일종인 프린지 필드 방식의 액정 표시장치에 포함된 산화물 반도체 층을 갖는 박막 트랜지스터 기판을 나타내는 평면도이고, 도 12는 도 11에 도시한 박막 트랜지스터 기판을 절취선 I-I' 선을 따라 자른 단면도이고, 도 13은 본 발명의 제3 응용 예에 의한 액티브 매트릭스 유기발광 표시장치에서 한 화소의 구조를 나타내는 평면도이고, 도 14는 도 13에서 절취선 II-II'로 자른 액티브 매트릭스 유기발광 표시장치의 구조를 나타내는 단면도이고, 도 15는 본 발명의 제4 응용 예에 의한 유기발광 표시장치의 개략적인 구조를 나타내는 평면 확대도이고, 도 16은 도 15에서 절취선 III-III'으로 자른 도면으로 본 발명의 제4 응용 예에 의한 유기발광 표시장치의 구조를 나타내는 단면도이다.
<제1 응용 예>
도 10에 도시된 바와 같이, 앞서 설명한 박막 트랜지스터들 중 하나 이상은 패널(100)의 화소들 각각에 형성되어 화소들에 기입되는 데이터 전압을 스위칭하거나 화소들을 구동하는 박막 트랜지스터일 수 있다. 유기발광 표시장치의 경우에, 비 표시 영역에 위치하는 제1 박막 트랜지스터는 구동 소자로 적용될 수 있고, 표시 영역에 위치하는 제2 박막 트랜지스터는 화소의 스위치 소자로 적용될 수 있으나 이에 한정되지 않는다. 예컨대, 실시 예들에서는 표시 영역과 비 표시 영역으로 구분되어 박막 트랜지스터가 나뉘는 형태로 위치하는 것을 일례로 하였지만, 이들은 하나의 스위치 소자나 하나의 구동 소자로 조합되어 적용(예: CMOS TFT)될 수도 있기 때문이다.
표시장치 중 소형에 해당하는 모바일 기기나 웨어러블 기기에서는 소비 전력을 줄이기 위하여 프레임 레이트(Frame rate)를 낮추는 저속 구동 방법이 시도되고 있다. 이 경우, 정지 영상이나 데이터의 업데이트 주기가 느린 영상에서 프레임 주파수를 낮출 수 있다. 그런데 프레임 레이트를 낮추면, 데이터 전압이 바뀔 때마다 휘도가 번쩍이는 현상이 보이거나 화소 전압의 방전 시간이 길어져 휘도가 데이터 업데이트 주기에 대응하여 깜빡이는 플리커 현상이 보일 수 있다. 그러나, 본 발명의 실시 예들에서 설명된 박막 트랜지스터들을 화소에 적용하면 저속 구동 시의 플리커 문제를 해결할 수 있다.
저속 구동시에 데이터 업데이트 주기가 길어지면 스위치 박막 트랜지스터의 누설 전류양이 커진다. 스위치 박막 트랜지스터의 누설 전류는 스토리지 커패시터의 전압과 구동 박막 트랜지스터의 게이트-소스 간 저압의 저하를 초래한다. 본 발명은 산화물 트랜지스터인 제2 박막 트랜지스터를 화소의 스위치 박막 트랜지스터로 적용할 수 있다. 산화물 트랜지스터는 오프 커런트가 낮기 때문에 스토리지 커패시터와 구동 박막 트랜지스터의 게이트-소스 전위의 감소를 방지할 수 있다. 따라서, 본 발명은 저속 구동시 플리커를 방지할 수 있다.
다결정 실리콘 트랜지스터인 제1 박막 트랜지스터는 전자의 이동도가 높기 때문에 이를 화소의 구동 박막 트랜지스터로 적용하면 유기 발광 다이오드로 공급되는 전류양을 크게 할 수 있다. 따라서, 본 발명은 화소의 스위치 소자에 제2 박막 트랜지스터를 적용하고, 화소의 구동 소자에 제1 박막 트랜지스터를 적용하여 소비 전력을 대폭 낮추면서 화질 저하를 방지할 수 있다.
본 발명은 소비전력을 줄이기 위해서 저속 구동 방법을 적용할 때 화질 저하를 방지할 수 있기 때문에 모바일 기기나 웨어러블 기기에 적용하는데에 효과적이다. 일례로, 휴대용 전자시계는 소비전력을 낮추기 위하여 1초 단위로 표시화면의 데이터를 업데이트할 수 있다. 이때 프레임 주파수는 1Hz이다. 본 발명은 1Hz 또는 정지영상에 가까운 구동 주파수를 이용하여도 플리커 없는 우수한 화질을 구현할 수 있다. 본 발명은 모바일 기기나 웨어러블 기기의 대기 화면에서 정지 영상의 프레임 레이트를 크게 낮추어 화질 저하 없이 소비 전력을 대폭 감소시킬 수 있다. 그 결과, 본 발명은 모바일 기기나 웨어러블 기기의 화질을 개선하고 배터리 수명을 길게 하여 휴대성을 높일 수 있다. 본 발명은 데이터 업데이트 주기가 매우 긴 전자책(E-Book)에서도 화질 저하 없이 소비전력을 크게 줄일 수 있다.
제1 및 제2 박막 트랜지스터들 중 하나 이상은 구동회로 예를 들면, 데이터 구동부(200), 멀티플렉서(MUX, 210), 게이트 구동부(300) 중 하나 이상에 내장되어 구동 회로를 구성할 수 있다. 또한, 제1 및 제2 박막 트랜지스터들 중에서 어느 하나는 화소 내에 형성되고 다른 하나는 구동회로에 형성될 수 있다. 데이터 구동부(200)는 입력 영상의 데이터를 데이터 전압으로 변환하여 출력한다. 멀티플렉서(210)는 데이터 구동부(200)로부터의 데이터 전압을 다수의 데이터 배선들(DL)로 시분할 분배함으로써 데이터 구동부(200)의 출력 채널 수를 줄인다. 게이트 구동부(300)는 데이터 전압에 동기되는 스캔 신호(또는 게이트 신호)를 출력하여 입력 영상의 데이터가 기입되는 화소를 라인 단위로 순차적으로 선택한다. 게이트 구동부(300)의 출력 채널 수를 줄이기 위하여, 게이트 구동부(300)와 게이트 배선들(DL) 사이에 도시하지 않은 멀티플렉서가 추가될 수 있다. 한편, 멀티플렉서(210)와 게이트 구동부(300)는 비 표시 영역(NA)에 배치되고, 화소 어레이는 표시 영역(AA)에 배치된다.
<제2 응용 예>
도 11 및 도 12에 도시된 바와 같이, 금속 산화물 반도체 층을 갖는 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 그리고 게이트 배선(GL)과 데이터 배선(DL)의 교차 구조에 의해 화소 영역이 정의된다.
박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기 된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하면 소스 전극(S)과 드레인 전극(D) 사이에 채널 영역을 구비하는 반도체 층(A)을 포함한다.
게이트 배선(GL)의 일측 단부에는 외부로부터 게이트 신호를 인가받기 위한 게이트 패드(GP)가 배치되어 있다. 게이트 패드(GP)는 게이트 절연막(GI)을 관통하는 제1 게이트 패드 콘택홀(GH1)을 통해 게이트 패드 중간 단자(IGT)와 접촉한다. 게이트 패드 중간 단자(IGT)는 제1 보호막(PA1)과 제2 보호막(PA2)을 관통하는 제2 게이트 패드 콘택홀(GH2)을 통해 게이트 패드 단자(GPT)와 접촉한다. 한편, 데이터 배선(DL)의 일측 단부에는 외부로부터 화소 신호를 인가받기 위한 데이터 패드(DP)가 배치되어 있다. 데이터 패드(DP)는 제1 보호막(PA1) 및 제2 보호막(PA2)을 관통하는 데이터 패드 콘택홀(DPH)을 통해 데이터 패드 단자(DPT)와 접촉한다.
화소 영역에는 프린지 필드를 형성하도록 제2 보호막(PA2)을 사이에 두고 배치된 화소 전극(PXL)과 공통 전극(COM)을 구비한다. 공통 전극(COM)은 게이트 배선(GL)과 나란하게 배열된 공통 배선(CL)과 접속될 수 있다. 공통 전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다. 또 다른 방법으로, 공통 전극(COM)은, 드레인 콘택홀(DH)이 배치되는 부분을 제외한, 기판(SUB) 전체 표면에 배치된 모양을 가질 수 있다. 즉, 데이터 배선(DL)의 상층부를 덮는 형태를 가져, 공통 전극(COM)이 데이터 배선(DL)을 차폐하는 기능을 할 수도 있다.
공통 전극(COM)과 화소 전극(PXL)의 위치 및 모양은 설계 환경과 목적에 맞추어 다양한 형상을 가질 수 있다. 공통 전극(COM)은 일정한 기준 전압이 인가되는 반면, 화소 전극(PXL)은 구현하고자 하는 비디오 데이터에 따라 수시로 변화하는 전압 값이 인가된다. 따라서, 데이터 배선(DL)과 화소 전극(PXL) 사이에 기생 용량이 발생할 수 있다. 이러한 기생 용량으로 인해 화질에 문제를 야기할 수 있기 때문에, 공통 전극(COM)을 먼저 배치하고, 화소 전극(PXL)을 최상위층에 배치하는 것이 바람직하다.
즉, 데이터 배선(DL) 및 박막 트랜지스터(T)를 덮는 제1 보호막(PA1) 위에 유전율이 낮은 유기물질을 두껍게 적층하여 평탄화 막(PAC)을 형성한 후에, 공통 전극(COM) 형성한다. 그리고 공통 전극(COM)을 덮는 제2 보호막(PA2)을 형성 한 후, 공통 전극(COM)과 중첩하는 화소 전극(PXL)을 제2 보호막(PA2) 위에 형성한다. 이러한 구조에서는 화소 전극(PXL)이 데이터 배선(DL)과 제1 보호막(PA1), 평탄화막(PAC), 그리고 제2 보호막(PA2)에 의해 이격되므로 데이터 배선(DL)과 화소 전극(PXL) 사이에 기생 용량을 줄일 수 있다. 하지만 이에 국한하는 것은 아니며, 경우에 따라 화소 전극(PXL)을 먼저 배치하고, 공통 전극(COM)을 최 상위층에 배치할 수도 있다.
공통 전극(COM)은 화소 영역의 형태에 대응하는 장방형을 가지며, 화소 전극(PXL)은 다수 개의 선분 형상을 갖는다. 특히, 화소 전극(PXL)은 제2 보호막(PA2)을 사이에 두고 공통 전극(COM)과 수직 상으로 중첩하는 구조를 갖는다. 이로써, 화소 전극(PXL)과 공통 전극(COM) 사이에서 프린지 필드가 형성된다. 프린지 필드형 전계에 의해, 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.
본 발명의 제2 응용 예를 설명하는 도면에서는 편의상, 액정 표시장치에서 박막 트랜지스터의 구조를 개략적으로만 도시하였다. 하지만, 본 발명의 제1 내지 제4 실시 예에서 설명한 박막 트랜지스터들의 구조를 적용할 수 있다. 예를 들어, 저속 구동이 필요한 경우, 산화물 반도체 층을 구비한 박막 트랜지스터를 적용할 수 있다. 저 소비 전력이 필요한 경우, 다결정 반도체 층을 구비한 박막 트랜지스터를 적용할 수 있다. 또는 박막 트랜지스터들이 서로 연결되도록 구성하여, 상호 보완할 수 있도록 구성할 수도 있다.
<제3 응용 예>
도 13 및 도 14에 도시된 바와 같이, 액티브 매트릭스 유기발광 표시장치는 스위칭 박막 트랜지스터(ST), 스위칭 박막 트랜지스터와 연결된 구동 박막 트랜지스터(DT), 구동 박막 트랜지스터(DT)에 접속된 유기발광 다이오드(OLE)를 포함한다.
스위칭 박막 트랜지스터(ST)는 기판(SUB) 위에서, 게이트 배선(GL)과 데이터 배선(DL)이 교차하는 부위에 배치되어 있다. 스위칭 박막 트랜지스터(ST)는, 스캔 신호에 응답하여 데이터 배선(DL)으로부터의 데이터 전압을 구동 박막 트랜지스터(DT)의 게이트 전극(DG)과 보조 용량(STG)에 공급함으로써, 화소를 선택하는 기능을 한다. 스위칭 박막 트랜지스터(ST)는 게이트 배선(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고 구동 박막 트랜지스터(DT)는, 게이트 전압에 따라 화소의 유기발광 다이오드(OLE)에 흐르는 전류를 조절함으로써, 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 유기발광 다이오드(OLE)를 구동한다.
구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체 층(DA), 구동 전류 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 박막 트랜지스터(DT)의 드레인 전극(DD)은 유기발광 다이오드(OLE)의 애노드 전극(ANO)과 연결되어 있다. 애노드 전극(ANO)과 캐소드 전극(CAT) 사이에는 유기발광 층(OL)이 개재되어 있다. 캐소드 전극(CAT)은 기저 배선(VSS)에 연결된다.
액티브 매트릭스 유기발광 표시장치의 기판(SUB) 상에 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)의 게이트 전극(SG, DG)이 배치되어 있다. 그리고 게이트 전극(SG, DG) 위에는 게이트 절연막(GI)이 덮고 있다. 게이트 전극(SG, DG)과 중첩되는 게이트 절연막(GI)의 일부에 반도체 층(SA, DA)이 배치되어 있다. 반도체 층(SA, DA) 위에는 일정 간격을 두고 소스 전극(SS, DS)과 드레인 전극(SD, DD)이 마주보도록 배치되어 있다. 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)은 게이트 절연막(GI)을 관통하는 드레인 콘택 홀(DH)을 통해 구동 박막 트랜지스터(DT)의 게이트 전극(DG)과 접촉한다. 이와 같은 구조를 갖는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)를 덮는 보호막(PAS)이 전체 표면에 적층되어 있다.
애노드 전극(ANO)의 영역에 해당하는 부분에 칼라 필터(CF)가 배치되어 있다. 칼라 필터(CF)는 가급적 넓은 면적을 갖는 것이 바람직하다. 예를 들어, 데이터 배선(DL), 구동 전류 배선(VDD) 및 전단의 게이트 배선(GL)의 많은 영역과 중첩하는 형상을 갖는 것이 바람직하다. 이와 같이 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 칼라 필터(CF)들이 배치된 기판의 표면은 평탄하지 못하고, 단차가 심하다. 유기발광 층(OL)은 평탄한 표면에 적층되어야 발광이 일정하고 고르게 발산될 수 있다. 따라서, 기판의 표면을 평탄하게 할 목적으로 평탄화 막(PAC) 혹은 오버코트 층(OC)을 기판 전면에 적층한다.
그리고 오버코트 층(OC) 위에 유기발광 다이오드(OLE)의 애노드 전극(ANO)이 배치되어 있다. 여기서, 애노드 전극(ANO)은 오버코트 층(OC) 및 보호막(PAS)에 형성된 화소 콘택 홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결된다.
애노드 전극(ANO)이 배치된 기판 위에서, 화소 영역을 정의하기 위해 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 그리고 각종 배선들(DL, GL, VDD)이 배치된 영역 위에 뱅크(BA)(혹은, 뱅크 패턴)가 배치되어 있다. 뱅크(BA)에 의해 노출된 애노드 전극(ANO)이 발광 영역이 된다. 뱅크(BA)에 의해 노출된 애노드 전극(ANO) 위에 유기발광 층(OL)이 적층되어 있다. 그리고 유기발광 층(OL) 위에 캐소드 전극(CAT)이 순차적으로 적층되어 있다. 유기발광 층(OL)이 백색광을 발하는 유기물질로 이루어진 경우, 아래에 위치한 칼라 필터(CF)에 의해 각 화소에 배정된 색상을 나타낸다. 이와 같은 구조를 갖는 유기발광 표시장치는 아래 방향으로 발광하는 하부 발광(Bottom Emission) 표시 장치가 된다.
구동 박막 트랜지스터(DT)의 게이트 전극(DG)과 애노드 전극(ANO) 전극 사이에는 보조 용량 (or ‘Storage Capacitance’) (STG)가 배치되어 있다. 스토리지 커패시터(STG)는 구동 박막 트랜지스터(DT)에 연결되어 스위칭 박막 트랜지스터(ST)에 의해 구동 박막 트랜지스터(DT)의 게이트 전극(DG)에 인가되는 전압이 안정하게 유지되도록 한다.
상기와 같이 박막 트랜지스터 기판을 응용함으로써, 고품질의 능동형 표시장치를 구현할 수 있다. 특히, 더욱 우수한 구동 특성을 갖도록 하기 위해서, 박막 트랜지스터의 반도체 층을 금속 산화물 반도체 물질로 형성하는 것이 바람직하다.
금속 산화물 반도체 물질은 빛에 노출된 상태로 전압 구동될 경우 그 특성이 급격히 열화 되는 특성이 있다. 따라서, 반도체 층의 상부 및 하부에서 외부로부터 유입되는 빛을 차단할 수 있는 구조를 갖는 것이 바람직하다. 앞에서 설명한, 박막 트랜지스터 기판의 경우, 박막 트랜지스터는 바텀 게이트(Bottom Gate) 구조를 갖는 것이 바람직하다. 즉, 하부에서 유입되는 빛은 금속 물질인 게이트 전극(G)에 의해 어느 정도 차단할 수 있다.
이와 같이, 지금까지 표시장치용 박막 트랜지스터 기판에는, 매트릭스 방식으로 배열된 다수 개의 화소 영역들이 배치된다. 또한, 각 단위 화소 영역들에는 적어도 하나 이상의 박막 트랜지스터가 배치된다. 즉, 기판 전체 영역에는 다수 개의 박막 트랜지스터들이 분포된 구조를 갖는다. 다수 개의 화소들 각각의 구조가 모두 동일한 목적으로 사용하고 동일한 품질과 성질을 가져야 하므로, 동일한 구조로 형성된다.
하지만, 경우에 따라서는 박막 트랜지스터들의 특성을 다르게 할 필요가 있을 수도 있다. 예를 들어, 유기발광 표시장치의 경우, 하나의 화소 영역 내에 스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT)를 포함한다. 스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT)는 그 목적이 서로 다르므로, 요구하는 특성도 다르다. 이를 위해, 동일한 구조와 동일한 반도체 채널층을 갖되 크기를 달리하여 각각의 기능에 맞도록 설계할 수 있다. 또는 필요하다면, 보상 박막 트랜지스터를 더 구비하여, 기능이나 성능을 보완할 수 있다.
본 발명의 제3 응용 예를 설명하는 도면에서는 편의상, 유기발광 표시장치의 박막 트랜지스터들(ST, DT)의 구조를 개략적으로만 도시하였다. 하지만, 본 발명의 제1 내지 제4 실시 예에서 설명한 박막 트랜지스터들의 구조를 적용할 수 있다. 예를 들어, 스위칭 박막 트랜지스터(ST)에는 산화물 반도체 층을 구비한 박막 트랜지스터를 적용할 수 있다. 구동 박막 트랜지스터(DT)에는, 다결정 반도체 층을 구비한 박막 트랜지스터를 적용할 수 있다. 이와 같이, 박막 트랜지스터들은 서로의 장점으로 상대 박막 트랜지스터의 단점을 상호 보완할 수 있다.
<제4 응용 예>
도 15 및 도 16에 도시된 바와 같이, 평면상에서의 구조에 대하여 설명한 이후 단면상에서의 구조에 대해 설명한다. 본 발명의 제4 응용 예에 의한 구동 소자(GIP)를 내장한 유기발광 표시장치는 영상 정보를 표시하는 표시 영역(AA)과, 표시 영역(AA)을 구동하기 위한 여러 소자들이 배치되는 비 표시 영역(NA)으로 구분된 기판(SUB)을 포함한다. 표시 영역(AA)에는 매트릭스 방식으로 배열된 복수 개의 화소 영역(PA)들이 정의된다.
예를 들어, NxM 방식의 장방형으로 화소 영역(PA)들이 정의될 수 있다. 하지만, 반드시 이러한 방식에만 국한되는 것이 아니고, 다양한 방식으로 배열될 수도 있다. 각 화소 영역들이 동일한 크기를 가질 수도 있고, 서로 다른 크기를 가질 수도 있다. 또한, RGB(적녹청) 색상을 나타내는 세 개의 서브 화소를 하나의 단위로 하여, 규칙적으로 배열될 수도 있다. 가장 단순한 구조로 설명하면, 화소 영역(PA)들은 가로 방향으로 진행하는 복수 개의 게이트 배선(GL)들과 세로 방향으로 진행하는 복수 개의 데이터 배선(DL)들 및 구동 전류 배선(VDD)들의 교차 구조로 정의할 수 있다.
화소 영역(PA)의 외주부에 정의된, 비 표시 영역(NA)에는 데이터 배선(DL)들에 화상 정보에 해당하는 신호를 공급하기 위한 데이터 구동부(혹은, Data Driving Integrated Circuit)(DIC)과, 게이트 배선(GL)들에 스캔 신호를 공급하기 위한 게이트 구동부(혹은, Gate Driving Integrated Circuit)(GIP)가 배치될 수 있다. 데이터 배선(DL)들 및 구동 전류 배선(VDD)들의 개수가 많아지는, VGA급보다 더 높은 고 해상도의 경우에는, 데이터 구동부(DIC)는 기판(SUB)의 외부에 실장하고, 데이터 구동부(DIC) 대신에 데이터 접속 패드들이 배치될 수도 있다.
표시장치의 구조를 단순하게 하기 위해, 게이트 구동부(GIP)는, 기판(SUB)의 일측 부에 직접 형성하는 것이 바람직하다. 그리고, 기판(SUB)의 최 외곽부에는 기저 전압을 공급하는 기저 배선(Vss)이 배치된다. 기저 배선(Vss)은 기판(SUB)의 외부에서 공급되는 기저 전압(Ground Voltage)을 인가받아, 데이터 구동부(DIC) 및 게이트 구동부(GIP)에 모두 기저 전압을 공급하도록 배치하는 것이 바람직하다. 예를 들어, 기전 배선(Vss)은 기판(SUB)의 상부 측변에 별도로 실장하게 될 데이터 구동부(DIC)에 연결되고, 기판(SUB)의 좌측 및/또는 우측 변에 배치된 게이트 구동부(GIP)의 외측에서 기판을 감싸듯이 배치될 수 있다.
각 화소 영역(PA)에는 유기발광 표시장치의 핵심 구성 요소들인 유기발광 다이오드와 이를 구동하기 위한 박막 트랜지스터들이 배치된다. 박막 트랜지스터들은 화소 영역(PA)의 일측 부에 정의된 박막 트랜지스터 영역(TA)에 배치될 수 있다. 유기발광 다이오드는 애노드 전극(ANO)과 캐소드 전극(CAT) 그리고, 두 전극들 사이에 개재된 유기발광 층(OL)을 포함한다. 실제로 발광하는 영역은 애노드 전극(ANO)과 중첩하는 유기발광 층의 면적에 의해 결정된다.
애노드 전극(ANO)은 화소 영역(PA) 중에서 일부 영역을 차지하는 형상을 가지며, 박막 트랜지스터 영역(TA)에 배치된 박막 트랜지스터와 연결되어 있다. 애노드 전극(ANO) 위에 유기발광 층(OL)을 적층하는데, 애노드 전극(ANO)과 유기발광 층(OL)이 중첩된 영역이 실제 발광 영역으로 결정된다. 캐소드 전극(CAT)은 유기발광 층(OL) 위에서 적어도 화소 영역(PA)들이 배치된 표시 영역(AA)의 면적을 모두 덮도록 하나의 몸체로 형성한다.
캐소드 전극(CAT)은 게이트 구동부(GIP)를 넘어 기판(SUB)의 외측부에 배치된 기저 배선(Vss)와 접촉한다. 즉, 기저 배선(Vss)을 통해 캐소드 전극(CAT)에 기저 전압을 인가한다. 캐소드 전극(CAT)은 기저 전압을 인가받고, 애노드 전극(ANO)은 화상 전압을 인가받아, 그 사이의 전압차이에 의해 유기발광 층(OL)에서 빛이 발광하여 화상 정보를 표시한다.
기판(SUB) 위에 게이트 구동부(GIP)와 기저 배선(Vss)이 배치되는 비 표시 영역(NA), 그리고 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 유기발광 다이오드(OLE)가 배치되는 표시 영역(AA)이 정의된다.
게이트 구동부(GIP)는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)를 형성하는 과정에서 함께 형성한 박막 트랜지스터를 구비할 수 있다. 화소 영역(PA)에 배치된 스위칭 박막 트랜지스터(ST)는 게이트 전극(SG), 게이트 절연막(GI), 채널층(SA), 소스 전극(SS) 및 드레인 전극(SD)을 포함한다. 또한, 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG), 게이트 절연막(GI), 채널 층(DA), 소스 전극(DS) 및 드레인 전극(DD)을 포함한다.
박막 트랜지스터들(ST, DT) 위에는 보호막(PAS)과 평탄화 막(PL)이 연속으로 적층되어 있다. 평탄화 막(PL) 위에는 화소 영역(PA) 내의 일정 부분만을 차지하는 고립된 장방형의 애노드 전극(ANO)이 배치되어 있다. 애노드 전극(ANO)은 보호막(PAS) 및 평탄화막(PL)을 관통하는 콘택홀을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 접촉한다.
애노드 전극(ANO)이 형성된 기판 위에는 발광 영역을 정의하는 뱅크(BA)가 배치되어 있다. 뱅크(BA)는, 애노드 전극(ANO)의 대부분을 노출하는 형상을 갖는다. 뱅크(BA) 패턴에 의해 노출된 애노드 전극(ANO) 위에는 유기발광 층(OL)이 적층되어 있다. 뱅크(BA)와 유기발광 층(OL) 위에는 투명 도전 물질로 이루어진 캐소드 전극(CAT)이 적층되어 있다. 이로써, 애노드 전극(ANO), 유기발광 층(OL) 및 캐소드 전극(CAT)을 포함하는 유기발광 다이오드(OLE)가 배치된다.
유기발광 층(OL)이 백색광을 발현하고, 별도로 형성한 칼라 필터(CF)로 색상을 표현하도록 할 수 있다. 이 경우, 유기발광 층(OL)은 적어도 표시 영역(AA)을 모두 덮도록 적층하는 것이 바람직하다.
캐소드 전극(CAT)은 게이트 구동부(GIP)를 넘어 기판(SUB)의 외측부에 배치된 기저 배선(Vss)와 접촉하도록 표시 영역(AA) 및 비 표시 영역(NA)에 걸쳐 덮고 있는 것이 바람직하다. 이로써, 기저 배선(Vss)을 통해 캐소드 전극(CAT)에 기저 전압을 인가할 수 있다.
한편, 기저 배선(Vss)은 게이트 전극(G)과 동일한 물질로 동일한 층에 형성할 수 있다. 이 경우, 기저 배선(Vss)을 덮는 보호막(PAS) 및 게이트 절연막(GI)을 관통하는 콘택홀을 통해 캐소드 전극(CAT)과 접촉할 수 있다. 다른 방법으로, 기저 배선(Vss)은 소스-드레인(SS-SD, DS-DD) 전극과 동일한 물질로 동일한 층에 형성할 수도 있다. 이 경우, 기저 배선(Vss)은 보호막(PAS)을 관통하는 콘택홀을 통해 캐소드 전극(CAT)과 접촉할 수 있다.
본 발명의 제4 응용 예를 설명하는 도면에서는 편의상, 유기발광 표시장치의 박막 트랜지스터들(ST, DT) 및 게이트 구동 소자(GIP)의 박막 트랜지스터 구조를 개략적으로만 도시하였다. 하지만, 본 발명의 제1 내지 제4 실시 예에서 설명한 박막 트랜지스터들의 구조를 적용할 수 있다. 예를 들어, 스위칭 박막 트랜지스터(ST)에는 산화물 반도체 층을 구비한 박막 트랜지스터를 적용할 수 있다. 구동 박막 트랜지스터(DT)에는, 다결정 반도체 층을 구비한 박막 트랜지스터를 적용할 수 있다. 그리고 게이트 구동부(GIP)에는 다결정 반도체 층을 구비한 박막 트랜지스터를 적용할 수 있다. 필요하다면, 게이트 구동부(GIP)에는 P-MOS 형과 N-MOS 형을 모두 구비한 C-MOS 형 박막 트랜지스터를 구비할 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
GL: 게이트 배선
DL: 데이터 배선 VDD: 구동 전류 배선
PA: 화소 영역 T1~T3: 박막 트랜지스터
AA: 표시 영역 NA: 비 표시 영역
G1, G2, G3: 게이트 전극 A1, A2, A3: 반도체 층
S1, S2, S3: 소스 전극 D1, D2, D3: 드레인 전극
GI, GI1, GI2: 게이트 절연막 ILD1, ILD2: 중간 절연막
PAS: 보호막

Claims (8)

  1. 제1 영역과 제2 영역을 포함하는 기판;
    상기 제1 영역에 배치되며, 다결정 반도체 층, 상기 다결정 반도체 층 상에 배치되는 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터; 그리고
    상기 제2 영역에서 상기 제1 박막 트랜지스터와 이격되어 배치되며, 산화물 반도체 층, 상기 산화물 반도체 층 상에 배치되는 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 포함하되,
    상기 제1 게이트 전극과 상기 제2 게이트 전극은 서로 다른 층에 배치되고,
    상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극은 동일한 층에서 서로 이격하여 배치되고,
    상기 산화물 반도체 층의 아래에서 상기 산화물 반도체 층과 중첩하는 섬 형태로 형성되며 상기 제2 소스 전극과 전기적으로 연결되는 차광층이 배치된 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 기판은 표시 영역과 상기 표시 영역의 주변에 형성되는 비 표시 영역을 포함하고,
    상기 제1 영역은 상기 비 표시 영역 및 표시 영역 중 적어도 하나에 배치되며, 상기 제2 영역은 상기 표시 영역에 배치된 박막 트랜지스터 기판.
  3. 제2항에 있어서,
    상기 제2 박막 트랜지스터는 유기발광 다이오드에 흐르는 전류를 조절하는 구동 박막 트랜지스터인 박막 트랜지스터 기판.
  4. 제3항에 있어서,
    상기 기판과 상기 차광층 사이에는 상기 다결정 반도체층과 동일 물질로 동일 층에 배치되고, 상기 차광층과 중첩하는 더미 반도체층을 더 포함하는 박막 트랜지스터 기판.
  5. 제2항에 있어서,
    상기 표시 영역은 단일 화소 영역을 포함하며, 상기 제2 박막트랜지스터는 상기 단일 화소 영역 내에 배치된 박막 트랜지스터 기판.
  6. 제1항에 있어서,
    상기 제1 게이트 전극과 상기 산화물 반도체층 사이에는 질화 실리콘(SiNx)을 포함하는 층간 절연막이 배치되는 박막 트랜지스터 기판.
  7. 제1항에 있어서,
    상기 차광층은 상기 제1 게이트 전극과 동일 층상에 배치되며 동일 물질인 박막 트랜지스터 기판.
  8. 제5항에 있어서,
    상기 단일 화소 영역은 상기 제2 박막트랜지스터와 연결되며 산화물 반도체 층을 포함하는 스위칭 박막트랜지스터를 더 포함하는 박막 트랜지스터 기판.
KR1020210150825A 2014-02-24 2021-11-04 박막 트랜지스터 기판 KR102461396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220137442A KR102584406B1 (ko) 2014-02-24 2022-10-24 박막 트랜지스터 기판

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461943628P 2014-02-24 2014-02-24
US61/943,628 2014-02-24
KR1020150025993A KR102326408B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025993A Division KR102326408B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220137442A Division KR102584406B1 (ko) 2014-02-24 2022-10-24 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20210135202A KR20210135202A (ko) 2021-11-12
KR102461396B1 true KR102461396B1 (ko) 2022-10-31

Family

ID=54242208

Family Applications (17)

Application Number Title Priority Date Filing Date
KR1020150025993A KR102326408B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150026006A KR102302362B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150025997A KR102251177B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150026002A KR102326409B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판
KR1020150026005A KR102364636B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150026007A KR102251176B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150025988A KR102302802B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판을 포함하는 표시장치
KR1020210056317A KR102318954B1 (ko) 2014-02-24 2021-04-30 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020210138537A KR102369370B1 (ko) 2014-02-24 2021-10-18 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020210150825A KR102461396B1 (ko) 2014-02-24 2021-11-04 박막 트랜지스터 기판
KR1020220018967A KR102437650B1 (ko) 2014-02-24 2022-02-14 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220019422A KR102445770B1 (ko) 2014-02-24 2022-02-15 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220116207A KR102505900B1 (ko) 2014-02-24 2022-09-15 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220137442A KR102584406B1 (ko) 2014-02-24 2022-10-24 박막 트랜지스터 기판
KR1020230011189A KR102604314B1 (ko) 2014-02-24 2023-01-27 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020230127117A KR20230142411A (ko) 2014-02-24 2023-09-22 박막 트랜지스터 기판
KR1020230156573A KR20230159809A (ko) 2014-02-24 2023-11-13 박막 트랜지스터 기판 및 이를 이용한 표시장치

Family Applications Before (9)

Application Number Title Priority Date Filing Date
KR1020150025993A KR102326408B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150026006A KR102302362B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150025997A KR102251177B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150026002A KR102326409B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판
KR1020150026005A KR102364636B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150026007A KR102251176B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150025988A KR102302802B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판을 포함하는 표시장치
KR1020210056317A KR102318954B1 (ko) 2014-02-24 2021-04-30 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020210138537A KR102369370B1 (ko) 2014-02-24 2021-10-18 박막 트랜지스터 기판 및 이를 이용한 표시장치

Family Applications After (7)

Application Number Title Priority Date Filing Date
KR1020220018967A KR102437650B1 (ko) 2014-02-24 2022-02-14 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220019422A KR102445770B1 (ko) 2014-02-24 2022-02-15 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220116207A KR102505900B1 (ko) 2014-02-24 2022-09-15 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220137442A KR102584406B1 (ko) 2014-02-24 2022-10-24 박막 트랜지스터 기판
KR1020230011189A KR102604314B1 (ko) 2014-02-24 2023-01-27 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020230127117A KR20230142411A (ko) 2014-02-24 2023-09-22 박막 트랜지스터 기판
KR1020230156573A KR20230159809A (ko) 2014-02-24 2023-11-13 박막 트랜지스터 기판 및 이를 이용한 표시장치

Country Status (1)

Country Link
KR (17) KR102326408B1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454087B1 (ko) * 2015-10-27 2022-10-13 엘지디스플레이 주식회사 박막 트랜지스터 기판
KR102424108B1 (ko) * 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102465559B1 (ko) * 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102468858B1 (ko) * 2015-12-28 2022-11-18 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102449066B1 (ko) * 2015-12-29 2022-09-28 엘지디스플레이 주식회사 표시장치용 어레이기판 및 그 제조방법
KR102516656B1 (ko) * 2015-12-30 2023-03-31 엘지디스플레이 주식회사 박막 트랜지스터 기판
KR102563778B1 (ko) * 2015-12-30 2023-08-04 엘지디스플레이 주식회사 박막트랜지스터 및 이를 구비한 표시장치
KR102450856B1 (ko) * 2015-12-30 2022-10-05 엘지디스플레이 주식회사 디스플레이 패널 및 이를 갖는 디스플레이 장치
JP6673731B2 (ja) * 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102567713B1 (ko) * 2016-03-24 2023-08-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US9985082B2 (en) 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
KR102600693B1 (ko) * 2016-09-21 2023-11-09 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
CN107123686B (zh) * 2017-04-27 2020-06-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示面板、显示装置
KR102480458B1 (ko) 2017-06-05 2022-12-22 삼성디스플레이 주식회사 표시 장치
KR102465376B1 (ko) 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102569915B1 (ko) * 2017-10-11 2023-08-22 엘지디스플레이 주식회사 표시 장치
KR102450078B1 (ko) * 2017-11-10 2022-09-30 엘지디스플레이 주식회사 표시 장치
KR102487324B1 (ko) * 2017-11-24 2023-01-10 엘지디스플레이 주식회사 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102458848B1 (ko) * 2017-11-28 2022-10-24 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102173434B1 (ko) 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR102104981B1 (ko) 2017-12-19 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102126552B1 (ko) 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102367823B1 (ko) * 2017-12-19 2022-02-28 엘지디스플레이 주식회사 표시 장치
KR102185116B1 (ko) 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
KR102126553B1 (ko) 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102414597B1 (ko) * 2017-12-19 2022-06-30 엘지디스플레이 주식회사 표시 장치
KR102484320B1 (ko) * 2017-12-28 2023-01-02 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법과 이를 포함하는 유기발광표시장치
KR102538000B1 (ko) * 2018-03-29 2023-05-31 삼성디스플레이 주식회사 디스플레이 장치
KR102426708B1 (ko) * 2018-09-07 2022-07-29 삼성디스플레이 주식회사 디스플레이 장치
KR20200048910A (ko) 2018-10-31 2020-05-08 엘지디스플레이 주식회사 복수의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR102596361B1 (ko) * 2018-11-26 2023-10-30 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR20200079894A (ko) 2018-12-26 2020-07-06 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20200097856A (ko) 2019-02-08 2020-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102218375B1 (ko) * 2019-09-04 2021-02-19 연세대학교 산학협력단 Ltpo 기술을 이용한 3차원 인버터
KR20210030542A (ko) * 2019-09-09 2021-03-18 삼성디스플레이 주식회사 표시 장치
KR20200077477A (ko) * 2020-06-18 2020-06-30 엘지디스플레이 주식회사 표시 장치
KR20220037541A (ko) 2020-09-17 2022-03-25 삼성디스플레이 주식회사 표시 장치
KR102501143B1 (ko) * 2020-10-27 2023-02-17 엘지디스플레이 주식회사 표시 장치의 제조방법
KR20220088596A (ko) 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503581B1 (ko) * 2001-05-18 2005-07-25 산요덴키가부시키가이샤 박막 트랜지스터 및 액티브 매트릭스형 표시 장치 및이들의 제조 방법
TWI463533B (zh) * 2003-05-23 2014-12-01 尼康股份有限公司 An exposure method, an exposure apparatus, and an element manufacturing method
KR100568500B1 (ko) * 2003-12-26 2006-04-07 한국전자통신연구원 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법
KR100796608B1 (ko) * 2006-08-11 2008-01-22 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
CN102422426B (zh) * 2009-05-01 2016-06-01 株式会社半导体能源研究所 半导体装置的制造方法
WO2011013522A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI650848B (zh) * 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102378013B1 (ko) * 2009-11-06 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011062058A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI559409B (zh) 2010-08-16 2016-11-21 半導體能源研究所股份有限公司 半導體裝置之製造方法
JP5797922B2 (ja) * 2011-03-30 2015-10-21 株式会社東芝 薄膜トランジスタアレイ基板、その製造方法、および表示装置
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
KR101922937B1 (ko) * 2012-02-28 2018-11-28 엘지디스플레이 주식회사 박막트랜지스터 기판 및 이의 제조 방법
KR102050401B1 (ko) * 2012-11-20 2019-11-29 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN103000632B (zh) * 2012-12-12 2015-08-05 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置

Also Published As

Publication number Publication date
KR20210128993A (ko) 2021-10-27
KR20210053837A (ko) 2021-05-12
KR102445770B1 (ko) 2022-09-21
KR102318954B1 (ko) 2021-10-29
KR20150101407A (ko) 2015-09-03
KR20230142411A (ko) 2023-10-11
KR20230021052A (ko) 2023-02-13
KR102364636B1 (ko) 2022-02-18
KR102326409B1 (ko) 2021-11-16
KR20150100566A (ko) 2015-09-02
KR102302802B1 (ko) 2021-09-16
KR20150101411A (ko) 2015-09-03
KR20150101410A (ko) 2015-09-03
KR102437650B1 (ko) 2022-08-26
KR102505900B1 (ko) 2023-03-03
KR20210135202A (ko) 2021-11-12
KR20150101409A (ko) 2015-09-03
KR102302362B1 (ko) 2021-09-15
KR20220024364A (ko) 2022-03-03
KR20220148148A (ko) 2022-11-04
KR20150101408A (ko) 2015-09-03
KR20230159809A (ko) 2023-11-22
KR102369370B1 (ko) 2022-03-02
KR102584406B1 (ko) 2023-10-04
KR102604314B1 (ko) 2023-11-21
KR102251177B1 (ko) 2021-05-12
KR20150101412A (ko) 2015-09-03
KR102326408B1 (ko) 2021-11-16
KR20220131505A (ko) 2022-09-28
KR20220024375A (ko) 2022-03-03
KR102251176B1 (ko) 2021-05-11

Similar Documents

Publication Publication Date Title
KR102461396B1 (ko) 박막 트랜지스터 기판
KR102423800B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102408898B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102424108B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102326170B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR102279392B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102181825B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102454382B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102346544B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101561801B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102370322B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102360788B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102179378B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant