KR102364636B1 - 박막 트랜지스터 기판 및 이를 이용한 표시장치 - Google Patents

박막 트랜지스터 기판 및 이를 이용한 표시장치 Download PDF

Info

Publication number
KR102364636B1
KR102364636B1 KR1020150026005A KR20150026005A KR102364636B1 KR 102364636 B1 KR102364636 B1 KR 102364636B1 KR 1020150026005 A KR1020150026005 A KR 1020150026005A KR 20150026005 A KR20150026005 A KR 20150026005A KR 102364636 B1 KR102364636 B1 KR 102364636B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
film transistor
electrode
semiconductor layer
Prior art date
Application number
KR1020150026005A
Other languages
English (en)
Other versions
KR20150101411A (ko
Inventor
유하진
이승민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20150101411A publication Critical patent/KR20150101411A/ko
Priority to KR1020220018967A priority Critical patent/KR102437650B1/ko
Application granted granted Critical
Publication of KR102364636B1 publication Critical patent/KR102364636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Mathematical Physics (AREA)

Abstract

본 발명은 서로 다른 유형의 박막 트랜지스터들이 동일 기판 위에 배치된 박막 트랜지스터 기판 및 이를 이용한 표시장치에 관한 것이다. 본 발명의 일 실시 예에 따른 박막 트랜지스터 기판은 기판, 차광층, 버퍼층, 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함한다. 차광층은 기판 위에 배치되고, 버퍼층은 차광층 위에 배치된다. 제1 박막 트랜지스터는 버퍼층 위에서 차광층에 중첩되도록 배치되며, 다결정 반도체 층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함한다. 제2 박막 트랜지스터는 제1 박막 트랜지스터와 이격되어 배치되며, 산화물 반도체 층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함한다. 제1 게이트 전극과 제2 게이트 전극들은, 게이트 절연막 상부 표면 위의 동일한 층에서 서로 이격하여 배치되고, 제1 게이트 전극과 상기 제2 게이트 전극들의 상부 표면 위에는, 질화막과 산화막이 순차적으로 증착된 중간 절연막이 배치된다.

Description

박막 트랜지스터 기판 및 이를 이용한 표시장치{Thin Film Transistor Substrate And Display Using The Same}
본 발명은 서로 다른 유형의 박막 트랜지스터들이 동일 기판 위에 배치된 박막 트랜지스터 기판 및 이를 이용한 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정 표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device: ED) 등이 있다.
능동형으로 구동하는 액정 표시장치, 유기발광 표시장치 및 전기영동 표시장치의 경우, 매트릭스 방식으로 배열된 화소 영역 내에 할당된 박막 트랜지스터가 배치된 박막 트랜지스터 기판을 포함한다. 액정 표시장치(Liquid Crystal Display Device: LCD)는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시한다. 유기발광 표시장치는 매트릭스 방식으로 배열된 화소 자체에 유기발광 소자를 형성함으로써, 화상을 표시한다.
유기발광 다이오드 표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 에너지 효율이 우수한 유기발광 다이오드의 특징을 이용한 유기발광 다이오드 표시장치(Organic Light Emitting Diode display: OLEDD)에는 패시브 매트릭스 타입의 유기발광 다이오드 표시장치(Passive Matrix type Organic Light Emitting Diode display, PMOLED)와 액티브 매트릭스 타입의 유기발광 다이오드 표시장치(Active Matrix type Organic Light Emitting Diode display, AMOLED)로 대별된다.
개인용 전자기기의 개발이 활발해짐에 따라, 표시장치도 휴대성 및/또는 착용성이 우수한 제품으로 개발되고 있다. 이와 같이, 휴대용 혹은 웨어러블 장치에 적용하기 위해서는 저 소비 전력을 구현한 표시장치가 필요하다. 현재까지 개발된 표시장치에 관련된 기술로는 저 소비 전력을 구현하는 데 한계가 있다.
본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출 된 발명으로써, 동일한 기판 위에 두 종류 이상의 박막 트랜지스터들을 구비한 박막 트랜지스터 기판 및 이를 이용한 표시장치를 제공하는 데 있다.
본 발명의 다른 목적은, 두 종류 이상의 박막 트랜지스터들을 최적화된 제조 공정 및 최소화된 마스크 공정을 통해 형성한 박막 트랜지스터 기판 및 이를 이용한 표시장치를 제공하는 데 있다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시 예에 따른 박막 트랜지스터 기판은 기판, 차광층, 버퍼층, 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함한다. 차광층은 기판 위에 배치되고, 버퍼층은 차광층 위에 배치된다. 제1 박막 트랜지스터는 버퍼층 위에서 차광층에 중첩되도록 배치되며, 다결정 반도체 층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함한다. 제2 박막 트랜지스터는 제1 박막 트랜지스터와 이격되어 배치되며, 산화물 반도체 층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함한다. 제1 게이트 전극과 제2 게이트 전극들은, 게이트 절연막 상부 표면 위의 동일한 층에서 서로 이격하여 배치되고, 제1 게이트 전극과 상기 제2 게이트 전극들의 상부 표면 위에는, 질화막과 산화막이 순차적으로 증착된 중간 절연막이 배치된다.
또한, 본 발명의 일 실시 예에 따른 박막 트랜지스터 기판은 기판, 기판, 차광층, 버퍼층, 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함한다. 차광층은 기판 위에 배치되고, 버퍼층은 차광층 위에 배치된다. 제1 박막 트랜지스터는 차광층에 중첩되도록 배치되며, 다결정 반도체 층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함한다. 제2 박막 트랜지스터는 제1 박막 트랜지스터와 이격되어 배치되며, 산화물 반도체 층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함한다. 제1 게이트 전극과 상기 제2 게이트 전극들은 서로 다른 층 위에 배치된다. 다결정 반도체 층과 산화물 반도체 층 사이에는, 질화막과 산화막이 순차적으로 증착되며, 제1 박막 트랜지스터에 연결된 화소 전극을 포함한다.
본 발명에 따른 박막 트랜지스터 기판 및 이를 이용한 표시장치는, 다결정 반도체 물질을 포함하는 제1 박막 트랜지스터와 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터가 동일 기판 위에 함께 형성된다. 따라서, 서로 성질이 다르고 상이한 구조를 갖는 구동 소자용 박막 트랜지스터와 표시 소자용 박막 트랜지스터를 동일 기판 위에서 단일 공정으로 통해 형성할 수 있다. 특히, 서로 다른 두 박막 트랜지스터를 구성하는 게이트 전극들을 동일 층 또는 서로 다른 층에 형성하고, 반도체 층들을 게이트 전극을 기준으로 하층과 상층에 분리하여 형성함으로써, 소자의 특성 변화를 방지할 수 있다.
또한, 질화막을 기판 전체에 증착하되, 질화막과 산화물 반도체 층 사이에 산화막을 개재하여, 질화막에서 방출되는 수소가 산화물 반도체 층으로 확산되는 것을 방지할 수 있다. 따라서, 제조 공정을 단순화하면서, 서로 다른 특성의 두 박막 트랜지스터 각각의 소자 특성을 극대화할 수 있는 구조를 갖는다.
또한, 화소 전극의 형성 시에 제1 박막 트랜지스터에 메탈 배선을 동시에 형성하여, 구동 회로부의 추가적인 배선이 필요할 시 메탈 배선을 이용할 수 있다.
또한, 제2 박막 트랜지스터의 산화물 반도체 층 상에 추가의 차광층 또는 소스 전극을 이용하여 차광부재를 구비함으로써, 산화물 반도체 층에 외부 또는 내부 광이 입사되어 전기적인 특성이 변화되는 것을 방지한다.
도 1은 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판을 나타내는 단면도.
도 2는 본 발명의 다른 제1 실시 예에 따른 박막 트랜지스터 기판을 나타내는 단면도.
도 3은 본 발명의 제1 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 순서도.
도 4는 본 발명의 제2 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 5는 도 4에서 절취선 I-I'와 Ⅱ-Ⅱ'로 자른 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 6은 본 발명의 제2 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 7은 도 6에서 절취선 Ⅲ-Ⅲ'로 자른 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 8은 본 발명의 제2 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 순서도.
도 9는 본 발명의 제3 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 10은 도 9에서 절취선 Ⅳ-Ⅳ'와 Ⅴ-Ⅴ'로 자른 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 11은 본 발명의 제3 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 12는 도 11에서 절취선 Ⅵ-Ⅵ'로 자른 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 13은 본 발명의 제3 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 순서도.
도 14는 본 발명의 제4 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 평면도.
도 15는 본 발명의 제4 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 순서도.
도 16은 본 발명의 제1 응용예에 따른 표시장치의 구성을 개략적으로 보여 주는 블록도이다.
도 17은 본 발명의 제2 응용예에 따른 수평 전계형의 일종인 프린지 필드 방식의 액정 표시장치에 포함된 산화물 반도체 층을 갖는 박막 트랜지스터 기판을 나타내는 평면도.
도 18은 도 17에 도시한 박막 트랜지스터 기판을 절취선 Ⅶ-Ⅶ' 선을 따라 자른 단면도.
도 19는 본 발명의 제3 응용예에 따른 액티브 매트릭스 유기발광 다이오드 표시장치에서 한 화소의 구조를 나타내는 평면도.
도 20은 도 19에서 절취선 Ⅷ-Ⅷ'로 자른 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
도 21은 본 발명의 제4 응용예에 따른 유기발광 다이오드 표시장치의 개략적인 구조를 나타내는 평면 확대도.
도 22는 도 21에서 절취선 Ⅸ-Ⅸ'으로 자른 유기발광 다이오드 표시장치의 구조를 나타내는 단면도.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예를 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
본 발명의 제1 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판은, 유리 기판 위에서 제1 영역에 배치된 제1 박막 트랜지스터와 제2 영역에 배치된 제2 박막 트랜지스터를 포함한다. 기판은 표시 영역과 비 표시 영역을 포함할 수 있다. 표시 영역에는 다수 개의 화소 영역들이 매트릭스 방식으로 배열된다. 화소 영역에는 표시 기능을 위한 표시 소자들이 배치된다. 비 표시 영역은 표시 영역의 주변에 배치되며, 화소 영역에 형성된 표시 소자들을 구동하기 위한 구동 소자들이 배치될 수 있다.
여기서, 제1 영역은 비 표시 영역의 일 부분일 수 있고, 제2 영역은 표시 영역의 일 부분일 수 있다. 이 경우, 제1 박막 트랜지스터와 제2 박막 트랜지스터는 멀리 떨어져 배치될 수 있다. 또는, 제1 영역과 제2 영역 모두가 표시 영역에 포함될 수 있다. 특히, 단일 화소 영역 내에 다수 개의 박막 트랜지스터를 포함하는 경우, 제1 박막 트랜지스터와 제2 박막 트랜지스터는 서로 인접하여 배치될 수 있다.
다결정 반도체 물질은 이동도가 높아 (100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하므로, 표시 소자용 박막 트랜지스터들을 구동하는 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용할 수 있다. 또는 유기발광 다이오드 표시장치에서 화소 내 구동 박막 트랜지스터로 적용하는 것이 좋다. 산화물 반도체 물질은 오프-전류가 낮으므로, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합하다. 또한, 오프 전류가 작으므로 화소의 전압 유지 기간이 길어서 저속 구동 및/또는 저 소비 전력을 요구하는 표시장치에 적합하다. 이와 같이, 서로 다른 두 종류의 박막 트랜지스터를 동일 기판 위에 동시에 배치함으로써, 최적의 효과를 나타내는 박막 트랜지스터 기판을 얻을 수 있다.
다결정 반도체 물질로 반도체 층을 형성하는 경우, 불순물 주입공정 및 고온 열처리 공정을 필요로 한다. 반면에, 산화물 반도체 물질로 반도체 층을 형성하는 경우에는 상대적으로 낮은 온도에서 공정을 수행한다. 따라서, 가혹한 조건에서 공정을 수행하는 다결정 반도체 층을 먼저 형성한 후, 산화물 반도체 층을 나중에 형성하는 것이 바람직하다. 이를 위해, 다결정 반도체 물질을 포함하는 제1 박막 트랜지스터는 탑-게이트 구조를 갖고, 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터는 바텀-게이트 구조를 갖는 것이 바람직하다.
또한, 제조 공정상, 다결정 반도체 물질은 공극(vacancy)이 존재할 경우 특성이 저하되므로, 수소화 공정을 통해 공극을 수소로 채워주는 공정이 필요하다. 반면에, 산화물 반도체 물질은 공유 결합이 안된 공극이 캐리어(carrier)로써 역할을 할 수 있으므로, 공극을 보유한 상태로 안정화해주는 공정이 필요하다. 이 두 공정은, 350 ~ 380 ℃ 하에서 수행하는 후속 열처리 공정으로 통해 형성할 수 있다.
수소화 공정을 수행하기 위해, 다결정 반도체 물질 위에 수소 입자를 다량 포함하는 질화막을 개재한다. 질화막은 제조시 사용하는 물질에 수소를 다량 포함하기 때문에, 증착된 질화막 자체에도 상당량의 수소가 포함되어 있다. 열처리 공정으로, 수소들이 다결정 반도체 물질로 확산된다. 그 결과, 다결정 반도체 층은 안정화를 이룰 수 있다. 열처리 공정 중에, 수소들이 산화물 반도체 물질로 지나치게 많은 양이 확산되어서는 안된다. 따라서, 질화막과 산화물 반도체 물질 사이에는 산화막을 개재하는 것이 바람직하다. 열처리 공정을 수행 한 후, 산화물 반도체 물질은 수소에 의해 너무 많은 영향을 받지 않은 상태를 유지하여, 소자 안정화를 이룰 수 있다.
이하의 설명에서는, 편의상, 제1 박막 트랜지스터가 비 표시 영역에 형성된 구동 소자용 박막 트랜지스터이고, 제2 박막 트랜지스터가 표시 영역의 화소 영역 내에 배치된 표시 소자용 박막 트랜지스터인 경우로 설명한다. 하지만, 이에 국한하는 것은 아니며, 유기발광 다이오드 표시장치의 경우, 제1 박막 트랜지스터와 제2 박막 트랜지스터 모두 표시 영역의 화소 영역 내에 배치될 수 있다. 특히, 다결정 반도체 물질을 포함하는 제1 박막 트랜지스터는 구동 박막 트랜지스터에, 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터는 스위칭 박막 트랜지스터에 적용할 수 있다.
<제1 실시 예>
도 1을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명한다. 도 1은 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판을 나타내는 단면도이다. 여기서, 발명의 특징을 확실하게 나타낼 수 있는 단면도를 중심으로 설명하며, 편의상 평면도 구조에 대해서는 도면으로 나타내지 않았다.
도 1을 참조하면, 본 발명의 실시 예에 따른 평판 표시장치용 박막 트랜지스터 기판은 프린지 필드 방식의 액정 표시장치를 나타내었다. 기판(SUB) 위에 서로 이격하여 배치된 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)를 포함한다. 제1 및 제2 박막 트랜지스터들(T1, T2)은 이격된 거리가 상당히 멀리 떨어져 있을 수도 있고, 비교적 인접하여 이격되어 배치될 수도 있다. 혹은 두 개의 박막 트랜지스터들이 중첩되어 배치될 수도 있다.
기판(SUB)의 전체 표면 위에는 버퍼 층(BUF)이 증착되어 있다. 경우에 따라서, 버퍼 층(BUF)은 생략될 수도 있다. 또는, 버퍼 층(BUF)은 복수 개의 박막이 증착된 구조를 가질 수도 있다. 여기서는 편의상 단일 층으로 설명한다. 또한, 버퍼 층(BUF)과 기판(SUB) 사이에서 필요한 부분에만 선택적으로 차광층(LS)을 더 구비한다. 차광층(LS)은 그 위에 형성된 제1 박막 트랜지스터(T1)의 제1 반도체 층(A1)으로 외부의 빛이 유입되는 것을 방지할 목적으로 형성할 수 있다.
버퍼 층(BUF) 위에는 제1 반도체 층(A1)이 형성된다. 제1 박막 트랜지스터(T1)가 구동 소자용 박막 트랜지스터인 경우, 고속 구동 처리를 수행하는 데 적합한 특성을 갖는 것이 바람직하다. 예를 들어, P-MOS 혹은 N-MOS 형의 박막 트랜지스터를 이용하거나, 이 두 개를 모두 포함하는 C-MOS 형의 박막 트랜지스터를 구비할 수 있다. P-MOS, N-MOS 및/또는 C-MOS 형의 박막 트랜지스터들은 다결정 실리콘 (Poly-Silicon)과 같은 다결정 반도체 물질을 포함하는 것이 바람직하다. 또한, 제1 박막 트랜지스터(T1)의 경우 탑-게이트 (Top-Gate) 구조를 갖는 것이 바람직하다. 제1 반도체 층(A1)은 불순물을 주입하여 소스 영역(SA)과 드레인 영역(DA)을 포함하는 도핑 영역을 정의되고, 이들 외의 채널 영역(CH)을 포함한다. 소스 영역(SA)과 드레인 영역(DA)은 각각 고 농도 도핑 영역(High Density Dopping area;HDD)과 저 농도 도핑 영역(Low Density Dopping area; LDD)을 포함한다.
제1 반도체 층(A1)이 배치된 기판(SUB)의 전체 표면 위에는 게이트 절연막(GI)이 증착된다. 게이트 절연막(GI)은 질화 실리콘(SiNx) 혹은 산화 실리콘(SiOx)으로 형성할 수 있다. 게이트 절연막(GI)의 경우, 소자의 안정성 및 특성을 고려하여 1,000Å ~ 1,500Å 정도의 두께를 갖는 것이 바람직하다. 게이트 절연막(GI)을 질화 실리콘(SiNx)으로 형성할 경우, 제조 공정상 게이트 절연막(GI) 내에 수소를 다량 포함할 수 있다. 이러한 수소들은 후속 공정에서 게이트 절연막(GI) 외부로 확산될 수 있어, 게이트 절연막(GI)을 산화 실리콘 물질로 형성하는 것이 바람직하다.
다결정 실리콘 물질을 포함하는 제1 반도체 층(A1)은, 수소 확산이 긍정적인 효능을 나타낼 수 있다. 하지만, 제1 박막 트랜지스터(T1)와 다른 성질을 갖는 제2 박막 트랜지스터(T2)에는 부정적인 효과를 줄 수 있다. 따라서, 본 발명과 같이 서로 다른 물질을 사용하는 박막 트랜지스터들이 동일 기판 위에 형성되는 경우, 소자에 특별한 영향을 주지 않는 산화 실리콘(SiOx)을 사용하는 것이 더 바람직하다. 경우에 따라서, 게이트 절연막(GI)을 제1 실시 예에서 설명하는 경우와 달리, 2,000Å~ 4,000Å 정도로 두껍게 형성할 경우가 있다. 게이트 절연막(GI)을 질화 실리콘(SiNx)으로 형성할 경우에는 수소의 확산 정도가 심할 수 있다. 따라서, 여러 경우를 고려했을 때, 게이트 절연막(GI)은 산화 실리콘(SiOx)으로 형성하는 것이 바람직하다.
게이트 절연막(GI) 위에는 제1 게이트 전극(G1)과 제2 게이트 전극(G2)이 형성된다. 제1 게이트 전극(G1)은 제1 반도체 층(A1)의 중앙부와 중첩하도록 배치한다. 제2 게이트 전극(G2)은 제2 박막 트랜지스터(T2)를 형성할 부분에 배치한다. 제1 게이트 전극(G1)과 제2 게이트 전극(G2)을 동일한 층 상에 동일한 물질로 동일한 마스크로 형성하므로, 제조 공정을 단순화할 수 있다.
제1 및 제2 게이트 전극들(G1, G2)이 형성된 기판(SUB) 전체 표면 위에는 중간 절연막(ILD)이 증착되어 있다. 특히, 중간 절연막(ILD)은, 질화 실리콘(SiNx)을 포함하는 질화막(SIN)과 산화 실리콘(SiOx)을 포함하는 산화막(SIO)이 순차적으로 증착된 이중층 이상의 구조를 갖는 것이 바람직하다. 여기서는, 편의상 최소한의 구성 요소로서, 질화막(SIN) 위에 산화막(SIO)이 증착된 이중층 구조로 설명한다.
질화막(SIN)은, 후속 열처리 공정을 통해 내부에 포함된 수소를 확산하여 다결정 실리콘을 포함하는 제1 반도체 층(A1)을 수소화 처리를 수행하기 위해 증착한다. 반면에 산화막(SIO)은, 후속 열처리 공정에 의해 질화막(SIN)에서 방출되는 수소가 제2 박막 트랜지스터(T2)의 반도체 물질로 너무 많이 확산되는 것을 방지하기 위해 증착한다.
예를 들어, 질화막(SIN)에서 방출되는 수소는 그 아래에 게이트 절연막(GI)을 사이에 두고 배치된 제1 반도체 층(A1)으로 확산되는 것이 바람직하다. 따라서, 질화막(SIN)은 게이트 절연막(GI) 바로 위에 증착되는 것이 바람직하다. 반면에, 질화막(SIN)에서 방출되는 수소는 그 위에 형성되는 제2 박막 트랜지스터(T2)의 반도체 물질로는 확산되는 것을 방지하는 것이 바람직하다. 따라서, 질화막(SIN) 위에는 산화막(SIO)을 증착하는 것이 바람직하다. 제조 공정을 고려할 때, 중간 절연막(ILD)의 전체 두께는 2,000Å ~ 6,000Å의 두께를 갖는 것이 바람직하다. 따라서, 질화막(SIN) 및 산화막(SIO) 각각의 두께가 1,000Å ~ 3,000Å인 것이 바람직하다. 또한, 질화막(SIN) 내의 수소가 제1 반도체 층(A1)으로 다량 확산되는 반면, 제2 반도체 층(A2)으로는 가급적 적게 영향을 주도록 하기 위해서는, 산화막(SIO)의 두께는 게이트 절연막(GI)보다 더 두꺼운 것이 바람직하다. 특히, 산화막(SIO)은 질화막(SIN)에서 방출되는 수소의 확산 정도를 조절하기 위한 것으로, 산화막(SIO)의 두께는 게이트 절연막(GI)보다 두꺼운 것이 바람직하다.
기판(SUB) 위에, 소스-드레인 전극들이 형성되어 있다. 중간 절연막(ILD) 상부 표면에는, 제2 소스 전극(S2)과 제2 드레인 전극(D2)이 제2 박막 트랜지스터(T2) 영역에 배치된다. 제2 소스 전극(S2)과 제2 드레인 전극(D2)은 추후 형성될 제2 반도체 층(A2) 영역을 기준으로 일정 거리 이격하여 배치된다.
제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 게이트 전극(G1)을 중심으로 일정거리 이격하여 마주보도록 배치된다. 제1 소스 전극(S1)은, 소스 콘택홀(SH)을 통해 노출된 제1 반도체 층(A1)의 일측부인 소스 영역(SA)과 연결된다. 소스 콘택홀(SH)은 중간 절연막(ILD) 및 게이트 절연막(GI)을 관통하여 제1 반도체 층(A1)의 일측부인 소스 영역(SA)을 노출한다. 제1 드레인 전극(D1)은 드레인 콘택홀(DH)을 통해 노출된 제1 반도체 층(A1)의 타측부인 드레인 영역(DA)과 연결된다. 드레인 콘택홀(DH)은 중간 절연막(ILD) 및 게이트 절연막(GI)을 관통하여 제1 반도체 층(A1)의 타측부인 드레인 영역(DA)을 노출한다.
제1 소스 전극(S1)과 제1 드레인 전극(D1)은 저저항의 금속으로 이루어지며, 예를 들어 몰리브덴, 알루미늄, 티타늄, 은, 구리 등으로 이루어진다. 반면, 본 실시 예에서 제2 소스 전극(S2)과 제2 드레인 전극(D2)은 ITO와 같은 투명금속산화물일 수 있다. 제2 소스 전극(S2)과 제2 드레인 전극(D2)이 투명금속산화물로 이루어지면, 물질 특성 상 저항이 높아 신호 지연 등이 발생할 수 있다. 따라서, 본 실시 예에서는 제1 소스 전극(S1)과 제1 드레인 전극(D1)과 동일한 물질로 이루어진 소스-드레인 패턴(SDP)이 제2 소스 전극(S2) 위에 형성되어 제2 소스 전극(S2)에 저항을 낮춘다. 제2 소스 전극(S2)은 게이트 배선과 일체로 이루어지기 때문에 게이트 배선의 저항이 낮아지게 된다.
제2 소스 전극(S2)과 제2 드레인 전극(D2) 위에는, 제2 게이트 전극(G2)과 중첩하는 제2 반도체 층(A2)이 배치되어 있다. 제2 반도체 층(A2)은 제2 박막 트랜지스터(T2)의 채널 영역을 포함한다. 제2 박막 트랜지스터(T2)가 표시 소자용 박막 트랜지스터인 경우, 표시 기능 처리를 수행하는 데 적합한 특성을 갖는 것이 바람직하다. 예를 들어, 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide: IGZO), 인듐-갈륨 산화물(Indium Gallium Oxide: IGO) 및 인듐 -아연 산화물(Indium Zinc Oxide: IZO)와 같은 산화물 반도체 물질을 포함하는 것이 바람직하다. 산화물 반도체 물질은, Off-전류(Off-Current)가 낮은 특성이 있어, 화소의 전압 유지 기간이 길어지므로 저속 구동 및 저 소비 전력을 요구하는 표시장치에 적합하다. 산화물 반도체 물질을 포함하는 경우, 본 발명에 의한 서로 다른 종류의 박막 트랜지스터들을 하나의 기판에 포함하는 구조를 고려했을 때, 소자의 안정성을 좀 더 효과적으로 확보할 수 있는 바텀-게이트 (Bottom-Gate) 구조를 갖는 것이 바람직하다.
따라서, 제2 소스 전극(S2)과 제2 드레인 전극(D2)은 각각 제2 반도체 층(A2)의 일측부와 타측부의 상부 표면과 직접 접촉하며 일정 거리 이격하여 배치된다. 제2 소스 전극(S2)은 중간 절연막(ILD)의 상부 표면 및 제2 반도체 층(A2)의 일측부 하부 표면과 직접 접촉하도록 배치된다. 제2 드레인 전극(D2)은 중간 절연막(ILD)의 상부 표면 및 제2 반도체 층(A2)의 타측부 하부 표면과 직접 접촉하도록 배치된다.
제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)가 형성된 기판(SUB)의 전체 표면 위에는 제1 보호막(PAS1)이 증착되어 있다. 제1 보호막(PAS1)이 형성된 기판(SUB)의 전체 표면 위에는 평탄화 막(PAC)이 증착되어 있다. 평탄화 막(PAC)은 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)들이 형성된 기판(SUB)의 표면을 평탄화한다.
평탄화 막(PAC)이 형성된 기판(SUB) 위에는, 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)가 형성된 영역 외에 공통 전극(VCOM)이 배치된다. 공통 전극(Vcom)이 형성된 기판(SUB)의 전체 표면 위에는 제2 보호막(PAS2)이 증착되어 있다. 제2 보호막(PAS2)은 하부에 형성된 공통 전극(VCOM)과 상부에 형성될 화소 전극(PXL)을 절연시킨다.
제2 보호막(PAS2) 위에는 공통 전극(VCOM)과 마주보도록 화소 전극(PXL)이 형성된다. 화소 전극(PXL)은 제1 보호막(PAS1), 제2 보호막(PAS2) 및 평탄화 막(PAC)을 관통하는 비어홀(VIA)을 통해 제2 박막 트랜지스터(T2)의 제2 드레인 전극(D2)과 연결된다. 또한, 제2 보호막(PAS2) 위에는 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되는 메탈 배선(ML)이 배치된다.
본 발명의 실시 예에서 제1 박막 트랜지스터(T1)는 구동 회로부 예를 들어, GIP 또는 MUX 등에 배치되고, 제2 박막 트랜지스터(T2)는 영상이 표시되는 액티브 영역에 배치된다. 최근 표시장치가 점점 소비전력 저감 등의 이유로 저저항 배선이 요구되고 있고, 해상도나 베젤 사이즈가 축소되고 있어 배선들을 기판 내부에 형성할 필요가 있다. 본 실시 예에서는 화소 전극(PXL)의 형성 시에 메탈 배선(ML)을 동시에 형성하여, 구동 회로부의 추가적인 배선이 필요할 시 메탈 배선(ML)을 이용할 수 있다. 본 실시 예에서는 메탈 배선(ML)에 대해 설명하고자 이를 도시하였지만, 이에 한정되지 않으며 메탈 배선(ML)이 생략될 수도 있다.
전술한 평판 표시장치용 박막 트랜지스터 기판은, 화소 전극이 공통 전극의 위에 위치하는 픽셀 탑(PIXEL TOP) 구조를 나타내어 설명하였다.
반면, 도 2를 참조하면, 화소 전극이 공통 전극의 하부에 위치하는 브이컴 탑(VCOM TOP) 구조로 이루어질 수도 있다. 도 2는 본 발명의 다른 제1 실시 예에 따른 박막 트랜지스터 기판을 나타내는 단면도이다. 도 1에 도시된 박막 트랜지스터 기판의 중첩된 구성을 생략하고 설명하면 다음과 같다.
도 2를 참조하면, 기판(SUB) 위에, 소스-드레인 전극들이 형성되어 있다. 중간 절연막(ILD) 상부 표면에는, 제2 소스 전극(S2)과 화소 전극(PXL)이 제2 박막 트랜지스터(T2) 영역에 배치된다. 제2 소스 전극(S2)과 화소 전극(PXL)은 추후 형성될 제2 반도체 층(A2) 영역을 기준으로 일정 거리 이격하여 배치된다. 이 경우 화소 전극(PXL)은 제2 드레인 전극의 역할과 함께 화소 전극의 역할을 수행한다. 제2 소스 전극(S2)과 화소 전극(PXL) 위에는, 제2 게이트 전극(G2)과 중첩하는 제2 반도체 층(A2)이 형성된다.
제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2) 및 화소 전극(PXL)이 형성된 기판(SUB)의 전체 표면 위에는 보호막(PAS)이 증착되어 있다. 보호막(PAS) 위에는 화소 전극(PXL)과 마주보도록 공통 전극(VCOM)이 형성되고, 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)에 연결되는 메탈 배선(ML)이 형성된다.
전술한 평판 표시장치용 박막 트랜지스터 기판은, 화소 전극이 제2 박막 트랜지스터의 드레인 전극의 역할을 동시에 수행함으로써, 도 7에서 화소 전극과 공통 전극 사이에 존재하던 평탄화 막과 보호막을 생략할 수 있게 된다.
이와 같이, 본 발명의 제1 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판은, 다결정 반도체 물질을 포함하는 제1 박막 트랜지스터(T1)와 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터(T2)가 동일 기판(SUB) 위에 형성된 구조를 갖는다. 특히, 제1 박막 트랜지스터(T1)를 구성하는 제1 게이트 전극(G1)과 제2 박막 트랜지스터(T2)를 구성하는 제2 게이트 전극(G2)이 동일 물질로 동일 층에 형성된, 게이트 공통층(Gate on Shared Layer) 구조를 갖는다.
제1 박막 트랜지스터(T1)의 다결정 반도체 물질을 포함하는 제1 반도체 층(A1)은 제1 게이트 전극(G1) 아래에 배치되고, 제2 박막 트랜지스터(T2)의 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)은 제2 게이트 전극(G2) 상부에 배치된다. 따라서, 상대적으로 고온에서 형성되는 제1 반도체 층(A1)을 먼저 형성한 후에, 상대적으로 저온에서 형성되는 제2 반도체 층(A2)을 나중에 형성함으로써, 제조 공정 중에 산화물 반도체 물질이 고온 상태에 노출되는 상황을 회피할 수 있는 구조를 갖는다.
또한, 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)을 열처리하는 과정에서 다결정 반도체 물질을 포함하는 제1 반도체 층(A1)에 수소 처리 공정을 동시에 수행할 수 있다. 이를 위해, 중간 절연막(ILD)은 하부에 질화막(SIN)이 상부에 산화막(SIO)이 증착된 구조를 갖는다. 제조 공정상의 특징으로 질화막(SIN) 내부에 포함된 수소가, 후속 열처리 공정에 의해 제1 반도체 층(A1)으로 확산되어 수소 처리가 산화물 반도체 물질의 열처리 공정에서 동시에 수행되는 구조를 갖는다. 한편, 제2 반도체 층(A2) 아래에서 질화막(SIN) 위에 증착된 산화막(SIO)에 의해 질화막(SIN)에 내포된 수소가 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)으로 과도하게 확산되는 것을 방지할 수 있는 구조를 갖는다.
또한, 제2 박막 트랜지스터(T2)의 제2 소스 전극(S2)에 소스-드레인 패턴(SDP)을 구비한다. 이는 제2 소스 전극(S2)과 제2 드레인 전극(D2)이 투명금속산화물로 이루어져 배선 저항 등의 문제가 발생하는 것을 방지하기 위함이다.
또한, 제2 보호막(PAS2) 위에 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결되는 메탈 배선(ML)이 배치된다. 본 실시 예에서는 화소 전극(PXL)의 형성 시에 메탈 배선(ML)을 동시에 형성하여, 구동 회로부의 추가의 기능의 배선이 필요할 시 메탈 배선(ML)을 이용할 수 있다.
이하, 도 3을 참조하여 본 발명의 제1 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판의 제조 방법을 설명한다. 도 3은 본 발명의 제1 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 순서도이다.
기판(SUB) 위에 차광물질을 증착하고 제1 마스크 공정으로 패턴하여 차광층(LS)을 형성한다. 차광층(LS)은 필요한 부분에 선택적으로 형성할 수 있다. (S100)
차광층(LS)이 형성된 기판(SUB) 위에 버퍼 층(BUF)을 증착한다. (S110)
버퍼 층(BUF) 위에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소한 후 결정화를 수행하여 다결정 실리콘(poly-silicon)으로 만든다. 다결정 실리콘 물질에 불순물을 도핑한다. 다결정 실리콘 물질을 제2 마스크 공정으로 패턴하여 제1 반도체 층(A1)을 형성한다. (S200)
제1 반도체 층(A1)이 형성된 기판(SUB) 전체 표면 위에 산화 실리콘과 같은 절연 물질을 증착하여 게이트 절연막(GI)을 형성한다. 게이트 절연막(GI)은 증착 공정에서 수소를 포함하지 않는, 산화 실리콘으로 형성하는 것이 바람직하다. 게이트 절연막(GI)의 두께는 1,000Å~1,500Å의 두께로 증착하는 것이 바람직하다. (S210)
게이트 절연막(GI) 상부에 게이트 금속 물질을 증착하고, 제3 마스크 공정으로 패턴하여 게이트 전극을 형성한다. 특히, 제1 게이트 전극(G1)과 제2 게이트 전극(G2)을 동시에 형성한다. 제1 게이트 전극(G1)은 제1 반도체 층(A1)의 중심부와 중첩하도록 배치한다. 제2 게이트 전극(G2)은 제2 박막 트랜지스터(T2)가 형성될 위치에 배치한다. (S300)
제1 게이트 전극(G1)을 마스크로 하여, 하부에 배치된 제1 반도체 층(A1)에 불순물을 주입하여 소스 영역(SA) 및 드레인 영역(DA)을 포함하는 도핑 영역을 정의한다. 도핑 영역의 정의 과정은 P-MOS, N-MOS 또는 C-MOS에 따라 약간씩 상이할 수 있다. 예를 들어, N-MOS 형 박막 트랜지스터의 경우, 고 농도 도핑 영역(HDD)을 먼저 형성하고 난 후, 저 농도 도핑 영역(LDD)을 나중에 형성할 수 있다. 제1 게이트 전극(G1)보다 좀 더 큰 크기를 갖는 제1 게이트 전극(G1)의 포토레지스트 패턴을 이용하여 고동도 도핑 영역(HDD)을 정의할 수 있다. 포토레지스트를 제거하고 제1 게이트 전극(G1)을 마스크로 하여, 고농도 도핑 영역(HDD)과 제1 게이트 전극(G1) 사이에, 저농도 도핑 영역(LDD)을 정의할 수 있다. 불순물 도핑 영역에 대해서는 잘 알려져 있는 내용으로서, 편의상 도면으로 나타내지는 않았다. (S310)
제1 및 제2 게이트 전극들(G1, G2)이 형성된 기판(SUB) 전체 표면 위에 중간 절연막(ILD)을 증착한다. 특히, 질화막(SIN)을 먼저 증착한 후, 산화막(SIO)을 연속으로 증착하는 것이 바람직하다. 질화막(SIN)은 제조 공정상 내부에 수소를 다량 내포할 수 있다. 제조 공정을 고려했을 때, 중간 절연막(ILD)은 전체 두께가 2,000Å ~ 6,000Å으로 증착하는 것이 바람직하다. 따라서, 수소확산을 목적으로 하는 질화막(SIN)은, 수소 확산 정도를 고려하여 1,000 ~ 3,000Å 이하의 두께로 증착한다. 산화막(SIO)은 질화막(SIN)에서 방출되는 수소 입자들이 상부에 배치될 반도체 물질로 확산되는 것을 방지할 수 있도록 1,000Å ~ 3,000Å 이하의 두께로 증착하는 것이 바람직하다. 수소 확산 정도나 소자 특성을 고려하여, 산화막(SIO)과 질화막(SIN)의 두께를 적절히 선택할 수 있다. 예를 들어, 수소의 과도한 확산을 방지하기 위해서, 질화막(SIN)은 산화막(SIO)보다 얇은 것이 바람직하다. (S320)
중간 절연막(ILD) 위에 제2 반도체 층(A2)이 형성될 영역에 소스-드레인 물질을 증착한다. 여기서, 소스-드레인 물질은 ITO와 같은 투명금속산화물일 수 있다. 제4 마스크 공정으로 소스-드레인 물질을 패턴하여, 제2 소스 전극(S2) 및 제2 드레인 전극(D2)을 형성한다. (S400)
제2 소스 전극(S2) 및 제2 드레인 전극(D2)이 형성된 기판(SUB)을 열처리하여, 다결정 실리콘을 포함하는 제1 반도체 층(A1)의 수소화 처리를 수행한다. 열처리 공정은, 350℃ 내지 380℃의 온도 상태에서 수행한다. (S410)
제5 마스크 공정으로 중간 절연막(ILD)을 패턴하여, 제1 반도체 층(A1)의 일측부를 노출하는 소스 콘택홀(SH)과 타측부를 노출하는 드레인 콘택홀(DH)을 형성한다. 이는 이후에 형성될 소스-드레인 전극을 제1 반도체 층(A1)과 연결하기 위한 것이다. (S500)
중간 절연막(ILD) 위에 특히, 산화막(SIO) 위에 산화물 반도체 물질을 증착한다. 산화물 반도체 물질은 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide: IGZO), 인듐-갈륨 산화물(Indium Gallium Oxide: IGO) 및 인듐-아연 산화물(Indium Zinc Oxide: IZO) 중 적어도 어느 하나를 포함한다. 제6 마스크 공정으로 산화물 반도체 물질을 패턴하여 제2 반도체 층(A2)을 형성한다. 제2 반도체 층(A2)은 제2 게이트 전극(G2)과 중첩하도록 배치한다. (S600)
제2 반도체 층(A2)이 형성된 기판(SUB)을 열처리하여, 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)의 열처리를 수행한다. 열처리 공정은, 350℃ 내지 380℃의 온도 상태에서 수행한다. 이때, 질화막(SIN)에 포함된 수소는 제1 반도체 층(A1)으로 다량 확산되는 반면, 산화막(SIO)에 의해 제2 반도체 층(A2)으로 확산되는 양이 제한된다. (S610)
제1 반도체 층(A1)이 형성된 영역에는 소스 콘택홀(SH) 및 드레인 콘택홀(DH)이 형성되어 있고, 제2 게이트 전극(G2)이 형성되 영역에는 제2 반도체 층(A2)이 증착되어 있는 중간 절연막(ILD) 위에 소스-드레인 금속을 증착한다. 여기서, 소스-드레인 금속은 저저항의 금속으로 몰리브덴, 알루미늄, 티타늄, 은, 구리 등을 사용할 수 있다. 제7 마스크 공정으로 소스-드레인 금속을 패턴하여, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 형성한다. 제1 소스 전극(S1)은 소스 콘택홀(SH)을 통해 제1 반도체 층(A1)의 일측변과 접촉한다. 제1 드레인 전극(D1)은 드레인 콘택홀(DH)을 통해 제1 반도체 층(A1)의 타측변과 접촉한다. 또한, 소스-드레인 패턴(SDP)은 제2 박막 트랜지스터(T2)의 제2 소스 전극(S2)에 접촉한다. (S700)
제2 반도체 층(A2)이 형성된 기판(SUB)에 O2 플라즈마 처리를 수행한다. O2 플라즈마 처리는 소스-드레인 전극들의 패턴 공정 즉 에칭 공정으로 손상된 제2 반도체 층(A2)의 백 채널(back channel)에 O2를 공급하여 치유할 수 있다. (S710)
소스-드레인 전극들이 형성된 기판(SUB) 전체 표면 위에 제1 보호막(PAS1)을 증착한다. (S720)
제1 보호막(PAS1)이 형성된 기판(SUB)을 열처리하여, 제2 반도체 층(A2)의 산소를 활성화한다. 열처리 공정은, 350℃ 내지 380℃의 온도 상태에서 수행한다. (S730)
제1 보호막(PAS1)이 형성된 기판(SUB) 전체 표면 위에 평탄화 막(PAC)을 증착하고 제8 마스크 공정으로 비어홀(VIA)을 형성한다. (S800)
제1 보호막(PAS1)이 형성된 기판(SUB) 위에 공통 전극 물질을 증착하고 제9 마스크 공정으로 패턴하여 공통 전극(VCOM)을 형성한다. 공통 전극(VCOM)은 제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)가 형성된 이외의 영역에 형성한다. (S900)
공통 전극(VCOM)이 형성된 기판(SUB) 전체 표면 위에 제2 보호막(PAS2)을 증착한다. 그리고, 제10 마스크 공정으로 비어홀(VIA)을 형성한다. 제2 보호막(PAS2)의 비어홀(VIA)은 평탄화 막(PAC)에 형성된 비어홀(VIA)과 일치하도록 형성한다. (S1000)
제2 보호막(PAS2)이 형성된 기판(SUB) 위에 화소 전극 물질을 증착하고 제11 마스크 공정으로 패턴하여 화소 전극(PXL)을 형성한다. 화소 전극(PXL)은 공통 전극(VCOM)과 마주보도록 형성한다. 이와 동시에 메탈 배선(ML)을 형성한다. (S1100)
이상과 같이, 본 발명의 제1 실시 예에 따른 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조한다.
<제2 실시 예>
이하, 도 4 내지 도 8을 참조하여, 본 발명의 제2 실시 예에 대하여 설명한다. 도 4는 본 발명의 제2 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타낸 평면도이고, 도 5는 도 4에서 절취선 I-I'와 Ⅱ-Ⅱ'로 자른 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.
도 4를 참조하면, 액티브 매트릭스 유기발광 다이오드 표시장치는 제2 박막 트랜지스터(T2), 제2 박막 트랜지스터(T2)와 연결된 제1 박막 트랜지스터(T1), 제1 박막 트랜지스터(T1)에 접속된 화소 전극(PXL)를 포함한다.
제2 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터로서, 기판(SUB) 위에 게이트 배선(GL)과 데이터 배선(DL)이 교차하는 부위에 형성되어 있다. 제2 박막 트랜지스터(T2)는 화소를 선택하는 기능을 한다. 제2 박막 트랜지스터(T2)는 게이트 배선(GL)에서 분기하는 제2 게이트 전극(G2)과, 제2 반도체 층(A2)과, 제2 소스 전극(S2)과, 제2 드레인 전극(D2)을 포함한다. 그리고 제1 박막 트랜지스터(T1)는 구동 박막 트랜지스터로서, 제2 박막 트랜지스터(T2)에 의해 선택된 화소의 화소 전극(PXL)을 구동하는 역할을 한다.
제1 박막 트랜지스터(T1)는 제2 박막 트랜지스터(T2)의 제2 드레인 전극(D2)과 연결된 제1 게이트 전극(G1)과, 제1 반도체 층(A1), 구동 전류 배선(VDD)에 연결된 제1 소스 전극(S1)과, 제1 드레인 전극(D1)을 포함한다. 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)은 유기발광 다이오드의 화소 전극(PXL)과 연결되어 있다. 도시하지 않았지만, 화소 전극(PXL)과 캐소드 전극 사이에는 유기발광 층이 개재되어 있다. 캐소드 전극은 기저 배선에 연결된다.
좀 더 상세히 살펴보기 위해 도 5를 참조하면, 본 발명의 제2 실시 예는, 기본적인 구성은 제1 실시 예와 동일하다. 차이가 있다면, 박막 트랜지스터 기판이 액정 표시장치가 아닌 액티브 매트릭스 유기발광 다이오드 표시장치에 적용한 것이다. 하기에서는 전술한 제1 실시 예와 동일한 구성에 대해 그 설명을 간략히 한다.
기판(SUB)의 전체 표면 위에는 버퍼 층(BUF)이 증착되어 있고 버퍼 층(BUF)과 기판(SUB) 사이에서 필요한 부분에만 선택적으로 차광층(LS)을 더 구비한다. 버퍼 층(BUF) 위에는 제1 반도체 층(A1)이 형성된다. 제1 박막 트랜지스터(T1)는 화소의 구동 박막 트랜지스터로 작용하고 탑-게이트 (Top-Gate) 구조를 갖는 것이 바람직하다. 제1 반도체 층(A1)은 불순물을 주입하여 소스 영역(SA)과 드레인 영역(DA)을 포함하는 도핑 영역을 정의되고, 이들 외의 채널 영역(CH)을 포함한다. 소스 영역(SA)과 드레인 영역(DA)은 각각 고 농도 도핑 영역(HDD)과 저 농도 도핑 영역(LDD)을 포함한다.
제1 반도체 층(A1)이 형성된 기판(SUB)의 전체 표면 위에는 게이트 절연막(GI)이 증착된다. 게이트 절연막(GI)은 산화 실리콘(SiOx)으로 형성하는 것이 바람직하나, 질화막(SIN)을 더 포함하는 이중층으로 이루어질 수 있다. 게이트 절연막(GI) 위에는 제2 게이트 전극(G2)이 형성된다. 제2 게이트 전극(G2)은 제2 박막 트랜지스터(T2)를 형성할 부분에 배치한다.
제2 게이트 전극(G2)이 형성된 기판(SUB) 전체 표면 위에는 중간 절연막(ILD)이 증착되어 있다. 중간 절연막(ILD)은 질화막(SIN) 또는 산화막(SIO)의 단일층으로 이루어지거나, 질화 실리콘(SiNx)을 포함하는 질화막(SIN)과 산화 실리콘(SiOx)을 포함하는 산화막(SIO)이 순차적으로 증착된 이중층 이상의 구조를 갖는 것이 바람직하다. 질화막(SIN)은, 후속 열처리 공정을 통해 내부에 포함된 수소를 확산하여 다결정 실리콘을 포함하는 제1 반도체 층(A1)을 수소화 처리를 수행하기 위해 증착한다. 반면에 산화막(SIO)은, 후속 열처리 공정에 의해 질화막(SIN)에서 방출되는 수소가 제2 박막 트랜지스터(T2)의 반도체 물질로 확산되는 것을 방지하기 위해 증착한다.
중간 절연막(ILD) 상부 표면에는, 제2 소스 전극(S2)과 제2 드레인 전극(D2)이 제2 박막 트랜지스터(T2) 영역에 배치된다. 제2 소스 전극(S2)과 제2 드레인 전극(D2)은 추후 형성될 제2 반도체 층(A2) 영역을 기준으로 일정 거리 이격하여 배치된다. 또한, 중간 절연막(ILD) 상부 표면에는, 제1 게이트 전극(G1)이 제1 반도체 층(A1)의 중심부에 대응되도록 배치된다. 제2 소스 전극(S2), 제2 드레인 전극(D2) 및 제1 게이트 전극(G1)은 동일한 물질로 형성하여 공정을 단순화한다.
제2 소스 전극(S2)과 제2 드레인 전극(D2) 위에는, 제2 게이트 전극(G2)과 중첩하는 제2 반도체 층(A2)이 형성된다. 제2 반도체 층(A2)은 제2 박막 트랜지스터(T2)의 채널 영역을 포함한다. 제2 박막 트랜지스터(T2)가 표시 소자용 박막 트랜지스터인 경우, 표시 기능 처리를 수행하는 데 적합한 특성을 갖는 것이 바람직하다. 예를 들어, 산화물 반도체 물질을 포함하는 것이 바람직하다. 산화물 반도체 물질을 포함하는 경우, 소자의 안정성을 좀 더 효과적으로 확보할 수 있는 바텀-게이트 (Bottom-Gate) 구조를 갖는 것이 바람직하다.
제2 소스 전극(S2), 제2 드레인 전극(D2) 및 제1 게이트 전극(G1)이 형성된 기판(SUB) 위에는, 보호막(PAS)이 증착되어 있다. 보호막(PAS) 위에 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 게이트 전극(G1)을 중심으로 일정거리 이격하여 마주보도록 배치된다. 제1 소스 전극(S1)은, 소스 콘택홀(SH)을 통해 노출된 제1 반도체 층(A1)의 일측부인 소스 영역(SA)과 연결된다. 제1 드레인 전극(D1)은 드레인 콘택홀(DH)을 통해 노출된 제1 반도체 층(A1)의 타측부인 드레인 영역(DA)과 연결된다.
보호막(PAS)이 형성된 기판(SUB)의 전체 표면 위에는 평탄화 막(PAC)이 증착되어 있다. 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2)들이 형성된 기판의 표면은 평탄하지 못하고, 단차가 많이 형성되어 있다. 유기발광 다이오드 표시장치의 유기발광 층은 평탄한 표면에 형성되어야 발광이 일정하고 고르게 발산될 수 있다. 따라서, 기판의 표면을 평탄하게 할 목적으로 평탄화 막(PAC) 혹은 오버코트 층을 기판 전면에 증착한다.
평탄화 막(PAC)이 형성된 기판(SUB) 위에는, 화소 전극(PXL)이 배치된다. 화소 전극(PXL)은 평탄화 막(PAC)을 관통하는 비어홀(VIA)을 통해 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결된다.
도시하지 않았지만, 화소 전극(ANO)이 형성된 기판 위에, 화소 영역을 정의하기 위해 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2) 그리고 각종 배선들(DL, GL, VDD)이 형성된 영역 위에 뱅크(혹은, 뱅크 패턴)를 형성한다. 뱅크에 의해 노출된 화소 전극(PXL)이 발광 영역이 된다. 뱅크에 의해 노출된 화소 전극(PXL) 위에 유기발광 층이 증착된다. 그리고 유기발광 층 위에 캐소드 전극이 순차적으로 증착된다. 유기발광 층은 백색광을 발하는 유기물질로 이루어진 경우, 칼라 필터에 의해 각 화소에 배정된 색상을 나타낸다.
한편, 전술한 도 4와 5에 도시된 바와는 달리, 제2 박막 트랜지스터에 추가적인 차광층을 더 구비할 수 있다.
도 6은 본 발명의 제2 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타낸 평면도이고, 도 7은 도 6에서 절취선 Ⅲ-Ⅲ'로 자른 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.
도 6과 도 7을 참조하면, 스위칭 박막 트랜지스터인 제2 박막 트랜지스터(T2)의 제2 액티브 층(A2) 위에 추가로 상부 차광층(LS2)이 더 배치된다. 상부 차광층(LS2)은 보호막(PAS) 위에 배치되어 제2 액티브 층(A2)에 대응되도록 배치된다. 상부 차광층(LS2)은 전면 발광(Top emission) 또는 배면 발광(bottom emission) 시 유기발광 층에서 방출된 광이 제2 액티브 층(A2)에 입사되는 것을 방지하기 위함이다. 상부 차광층(LS2)은 제1 박막 트랜지스터(T1)의 제1 소스-드레인 전극(S1, D1)과 동일한 물질로 형성한다. 그 외의 다른 구성 요소들은 도 4 및 도 5에 도시된 것과 동일하므로, 상세한 설명은 생략한다.
이와 같이, 본 발명의 제2 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판은, 다결정 반도체 물질을 포함하는 제1 박막 트랜지스터(T1)와 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터(T2)가 동일 기판(SUB) 위에 형성된 구조를 갖는다.
제1 박막 트랜지스터(T1)의 다결정 반도체 물질을 포함하는 제1 반도체 층(A1)은 제1 게이트 전극(G1) 아래에 배치되고, 제2 박막 트랜지스터(T2)의 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)은 제2 게이트 전극(G2) 상부에 배치된다. 따라서, 상대적으로 고온에서 형성되는 제1 반도체 층(A1)을 먼저 형성한 후에, 상대적으로 저온에서 형성되는 제2 반도체 층(A2)을 나중에 형성함으로써, 제조 공정 중에 산화물 반도체 물질이 고온 상태에 노출되는 상황을 회피할 수 있는 구조를 갖는다.
또한, 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)을 열처리하는 과정에서 다결정 반도체 물질을 포함하는 제1 반도체 층(A1)에 수소 처리 공정을 동시에 수행할 수 있다. 이를 위해, 중간 절연막(ILD)은 하부에 질화막(SIN)이 상부에 산화막(SIO)이 증착된 구조를 갖는다. 제조 공정상의 특징으로 질화막(SIN) 내부에 포함된 수소가, 후속 열처리 공정에 의해 제1 반도체 층(A1)으로 확산되어 수소 처리가 산화물 반도체 물질의 열처리 공정에서 동시에 수행되는 구조를 갖는다. 한편, 제2 반도체 층(A2) 아래에서 질화막(SIN) 위에 증착된 산화막(SIO)에 의해 질화막(SIN)에 내포된 수소가 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)으로 과도하게 확산되는 것을 방지할 수 있는 구조를 갖는다.
또한, 제2 박막 트랜지스터(T2)의 제2 액티브 층(A2) 위에 상부 차광층(LS2)을 추가로 구비한다. 상부 차광층(LS2)은 보호막(PAS) 위에 배치되어 제2 액티브 층(A2)에 대응되도록 배치되어, 유기발광 층에서 방출된 광이 제2 액티브 층(A2)에 입사되는 것을 방지하기 위함이다.
이후, 제2 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 설명한다. 여기서도, 제1 실시 예의 것과 거의 동일하므로, 상세한 설명은 생략한다. 도 8은 본 발명의 제2 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 순서도이다.
기판(SUB) 위에 차광물질을 증착하고 제1 마스크 공정으로 패턴하여 차광층(LS)을 형성한다. 차광층(LS)은 필요한 부분에 선택적으로 형성할 수 있다. (S100)
차광층(LS)이 형성된 기판(SUB) 위에 버퍼 층(BUF)을 증착한다. (S110)
버퍼 층(BUF) 위에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소하고 결정화를 수행하여 다결정 실리콘(poly-silicon)으로 만든다. 다결정 실리콘 물질에 불순물을 도핑한다. 다결정 실리콘 물질을 제2 마스크 공정으로 패턴하여 제1 반도체 층(A1)을 형성한다. (S200)
제1 반도체 층(A1)이 형성된 기판(SUB) 전체 표면 위에 산화 실리콘과 같은 절연 물질을 증착하여 게이트 절연막(GI)을 형성한다. 게이트 절연막(GI)의 두께는 1,000Å~1,500Å의 두께로 증착하는 것이 바람직하다. (S210)
게이트 절연막(GI) 상부에 게이트 금속 물질을 증착하고, 제3 마스크 공정으로 패턴하여 제2 게이트 전극(G2)을 형성한다. 제2 게이트 전극(G2)은 제2 박막 트랜지스터(T2)가 형성될 위치에 배치한다. (S300)
제2 게이트 전극(G2)이 형성된 기판(SUB) 전체 표면 위에 중간 절연막(ILD)을 증착한다. 특히, 질화막(SIN)을 먼저 증착한 후, 산화막(SIO)을 연속으로 증착하는 것이 바람직하다. 질화막(SIN)은 제조 공정상 내부에 수소를 다량 내포할 수 있다. 여기서, 수소확산을 목적으로 하는 질화막(SIN)은, 수소 확산 정도를 고려하여 1,000Å ~ 3,000Å의 두께로 증착한다. 산화막(SIO)은 질화막(SIN)에서 방출되는 수소 입자들이 상부에 배치될 반도체 물질로 확산되는 것을 방지할 수 있도록 1,000Å ~ 3,000Å의 두께로 증착하는 것이 바람직하다. (S310)
중간 절연막(ILD)이 형성된 기판(SUB)을 열처리하여, 제1 반도체 층(A1)의 산소를 활성화한다. 열처리 공정은, 350℃ 내지 380℃의 온도 상태에서 수행한다. (S320)
중간 절연막(ILD)이 형성된 기판(SUB) 전체 표면 위에 소스-드레인 물질을 증착한다. 제4 마스크 공정으로 소스-드레인 물질을 패턴하여, 제1 게이트 전극(G1), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)을 형성한다. 제1 게이트 전극(G1)은 제1 반도체 층(A1)에 대응되도록 배치되고, 제2 소스 전극(S2)과 제2 드레인 전극(D2)은 제2 게이트 전극(G2)에 대응되도록 배치한다. (S400)
제1 게이트 전극(G1)을 마스크로 하여, 하부에 배치된 제1 반도체 층(A1)에 불순물을 주입하여 소스 영역(SA) 및 드레인 영역(DA)을 포함하는 도핑 영역을 정의한다. 도핑 영역의 정의 과정은 P-MOS, N-MOS 또는 C-MOS에 따라 약간씩 상이할 수 있다. 예를 들어, N-MOS 형 박막 트랜지스터의 경우, 고 농도 도핑 영역(HDD)을 먼저 형성하고 난 후, 저 농도 도핑 영역(LDD)을 나중에 형성할 수 있다. 제1 게이트 전극(G1)보다 좀 더 큰 크기를 갖는 제1 게이트 전극(G1)의 포토레지스트 패턴을 이용하여 고동도 도핑 영역(HDD)을 정의 할 수 있다. 포토레지스트를 제거하고 제1 게이트 전극(G1)을 마스크로 하여, 고농도 도핑 영역(HDD)과 제1 게이트 전극(G1) 사이에, 저농도 도핑 영역(LDD)을 정의할 수 있다. 불순물 도핑 영역에 대해서는 잘 알려져 있는 내용으로서, 편의상 도면으로 나타내지는 않았다. (S410)
중간 절연막(ILD) 위에 특히, 산화막(SIO) 위에 산화물 반도체 물질을 증착한다. 산화물 반도체 물질은 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide: IGZO), 인듐-갈륨 산화물(Indium Gallium Oxide: IGO) 및 인듐 -아연 산화물(Indium Zinc Oxide: IZO) 중 적어도 어느 하나를 포함한다. 제6 마스크 공정으로 산화물 반도체 물질을 패턴하여 제2 반도체 층(A2)을 형성한다. 제2 반도체 층(A2)은 제2 게이트 전극(G2)과 중첩하도록 배치한다. (S500)
제2 반도체 층(A2)이 형성된 기판(SUB)을 열처리하여, 다결정 실리콘을 포함하는 제1 반도체 층(A1)의 수소화 처리를 수행함과 동시에, 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)의 열처리를 수행한다. 열처리 공정은, 350℃ 내지 380℃의 온도 상태에서 수행한다. (S510)
제2 반도체 층(A2)이 형성된 기판(SUB) 전체 표면 위에 보호막(PAS)을 증착한다. (S520)
제6 마스크 공정으로 보호막(PAS), 중간 절연막(ILD) 및 게이트 절연막(GI)을 패턴하여, 제1 반도체 층(A1)의 일측부를 노출하는 소스 콘택홀(SH)과 타측부를 노출하는 드레인 콘택홀(DH)을 형성한다. (S600)
보호막(PAS) 위에 소스-드레인 금속을 증착한다. 제7 마스크 공정으로 소스-드레인 금속을 패턴하여, 제1 소스 전극(S1) 및 제1 드레인 전극(D1)을 형성한다. 제1 소스 전극(S1)은 소스 콘택홀(SH)을 통해 제1 반도체 층(A1)의 일측변과 접촉한다. 제1 드레인 전극(D1)은 드레인 콘택홀(DH)을 통해 제1 반도체 층(A1)의 타측변과 접촉한다. (S700)
제1 소스 전극(S1) 및 제1 드레인 전극(D1)이 형성된 기판(SUB) 전체 표면 위에 평탄화 막(PAC)을 증착하고 제8 마스크 공정으로 비어홀(VIA)을 형성한다. (S800)
보호막(PAS1)이 형성된 기판(SUB) 위에 화소 전극 물질을 증착하고 제9 마스크 공정으로 패턴하여 화소 전극(PXL)을 형성한다. 화소 전극(PXL)은 비어홀(VIA)을 통해 제1 드레인 전극(D1)에 연결된다. (S900)
이상과 같이, 본 발명의 제2 실시 예에 따른 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조한다.
<제3 실시 예>
이하, 도 9 내지 도 13을 참조하여, 본 발명의 제3 실시 예에 대하여 설명한다. 도 9는 본 발명의 제3 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타낸 평면도이고, 도 10은 도 9에서 절취선 Ⅳ-Ⅳ'와 Ⅴ-Ⅴ'로 자른 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.
도 9를 참조하면, 액티브 매트릭스 유기발광 다이오드 표시장치는 제2 박막 트랜지스터(T2), 제2 박막 트랜지스터(T2)와 연결된 제1 박막 트랜지스터(T1), 제1 박막 트랜지스터(T1)에 접속된 화소 전극(PXL)를 포함한다.
제2 박막 트랜지스터(T2)는 스위칭 박막 트랜지스터로서, 기판(SUB) 위에 게이트 배선(GL)과 데이터 배선(DL)이 교차하는 부위에 형성되어 있다. 제2 박막 트랜지스터(T2)는 게이트 배선(GL)에서 분기하는 제2 게이트 전극(G2)과, 제2 반도체 층(A2)과, 제2 소스 전극(S2)과, 제2 드레인 전극(D2)을 포함한다. 그리고 제1 박막 트랜지스터(T1)는 구동 박막 트랜지스터로서, 제2 박막 트랜지스터(T2)에 의해 선택된 화소의 화소 전극(PXL)을 구동하는 역할을 한다.
제1 박막 트랜지스터(T1)는 제2 박막 트랜지스터(T2)의 제2 드레인 전극(D2)과 연결된 제1 게이트 전극(G1)과, 제1 반도체 층(A1), 구동 전류 배선(VDD)에 연결된 제1 소스 전극(S1)과, 제1 드레인 전극(D1)을 포함한다. 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)은 유기발광 다이오드의 화소 전극(PXL)과 연결되어 있다. 도시하지 않았지만, 화소 전극(PXL)과 캐소드 전극 사이에는 유기발광 층이 개재되어 있다. 캐소드 전극은 기저 배선에 연결된다.
좀 더 상세히 살펴보기 위해 도 10을 참조하면, 본 발명의 제3 실시 예는, 기본적인 구성은 제2 실시 예와 동일하다. 차이가 있다면, 제2 박막 트랜지스터(T2)의 제2 소스 전극(S2)이 보호막(PAS) 위에 형성되되 제1 박막 트랜지스터(T1)의 제1 소스-드레인 전극(S1, D1)과 동일한 재료로 형성된다. 하기에서는 전술한 제1 실시 예와 동일한 구성에 대해 그 설명을 간략히 한다.
기판(SUB)의 전체 표면 위에는 버퍼 층(BUF)이 증착되어 있고 버퍼 층(BUF)과 기판(SUB) 사이에서 필요한 부분에만 선택적으로 차광층(LS)을 더 구비한다. 버퍼 층(BUF) 위에는 제1 반도체 층(A1)이 형성된다. 제1 반도체 층(A1)은 불순물을 주입하여 소스 영역(SA)과 드레인 영역(DA)을 포함하는 도핑 영역을 정의되고, 이들 외의 채널 영역(CH)을 포함한다. 소스 영역(SA)과 드레인 영역(DA)은 각각 고 농도 도핑 영역(HDD)과 저 농도 도핑 영역(LDD)을 포함한다.
제1 반도체 층(A1)이 형성된 기판(SUB)의 전체 표면 위에는 게이트 절연막(GI)이 증착된다. 게이트 절연막(GI)은 산화 실리콘(SiOx)으로 형성하는 것이 바람직하나, 질화막(SIN)을 더 포함하는 이중층으로 이루어질 수 있다. 게이트 절연막(GI) 위에는 제2 게이트 전극(G2)이 형성된다. 제2 게이트 전극(G2)은 제2 박막 트랜지스터(T2)를 형성할 부분에 배치한다.
제2 게이트 전극(G2)이 형성된 기판(SUB) 전체 표면 위에는 중간 절연막(ILD)이 증착되어 있다. 중간 절연막(ILD)은 질화막(SIN) 또는 산화막(SIO)의 단일층으로 이루어지거나, 질화 실리콘(SiNx)을 포함하는 질화막(SIN)과 산화 실리콘(SiOx)을 포함하는 산화막(SIO)이 순차적으로 증착된 이중층 이상의 구조를 갖는 것이 바람직하다. 질화막(SIN)은, 후속 열처리 공정을 통해 내부에 포함된 수소를 확산하여 다결정 실리콘을 포함하는 제1 반도체 층(A1)을 수소화 처리를 수행하기 위해 증착한다. 반면에 산화막(SIO)은, 후속 열처리 공정에 의해 질화막(SIN)에서 방출되는 수소가 제2 박막 트랜지스터(T2)의 반도체 물질로 확산되는 것을 방지하기 위해 증착한다.
중간 절연막(ILD) 상부 표면에는, 제2 드레인 전극(D2)이 제2 박막 트랜지스터(T2) 영역에 배치된다. 제2 드레인 전극(D2)은 추후 형성될 제2 반도체 층(A2) 영역을 기준으로 배치된다. 또한, 중간 절연막(ILD) 상부 표면에는, 제1 게이트 전극(G1)이 제1 반도체 층(A1)의 중심부에 대응되도록 배치된다. 제2 드레인 전극(D2) 및 제1 게이트 전극(G1)은 동일한 물질로 형성하여 공정을 단순화한다.
제2 드레인 전극(D2) 위에는, 제2 게이트 전극(G2)과 중첩하는 제2 반도체 층(A2)이 형성된다. 제2 반도체 층(A2)은 제2 박막 트랜지스터(T2)의 채널 영역을 포함한다. 제2 박막 트랜지스터(T2)가 표시 소자용 박막 트랜지스터인 경우, 표시 기능 처리를 수행하는 데 적합한 특성을 갖는 것이 바람직하다. 예를 들어, 산화물 반도체 물질을 포함하는 것이 바람직하다. 산화물 반도체 물질을 포함하는 경우, 소자의 안정성을 좀 더 효과적으로 확보할 수 있는 바텀-게이트 (Bottom-Gate) 구조를 갖는 것이 바람직하다.
제2 드레인 전극(D2) 및 제1 게이트 전극(G1)이 형성된 기판(SUB) 위에는, 보호막(PAS)이 증착되어 있다. 보호막(PAS1) 위에 제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 게이트 전극(G1)을 중심으로 일정거리 이격하여 마주보도록 배치된다. 제1 소스 전극(S1)은, 소스 콘택홀(SH)을 통해 노출된 제1 반도체 층(A1)의 일측부인 소스 영역(SA)과 연결된다. 제1 드레인 전극(D1)은 드레인 콘택홀(DH)을 통해 노출된 제1 반도체 층(A1)의 타측부인 드레인 영역(DA)과 연결된다.
또한, 보호막(PAS) 위에 제2 소스 전극(S2)이 배치된다. 제2 소스 전극(S2)은 제1 소스-드레인 전극(S1, D1)과 동일한 물질로 이루어지고, 드레인 콘택홀(DH)을 통해 노출된 제2 반도체 층(A2)의 일측에 연결된다.
보호막(PAS)이 형성된 기판(SUB)의 전체 표면 위에는 평탄화 막(PAC)이 증착되어 있다. 평탄화 막(PAC)이 형성된 기판(SUB) 위에는, 화소 전극(PXL)이 배치된다. 화소 전극(PXL)은 평탄화 막(PAC)을 관통하는 비어홀(VIA)을 통해 제1 박막 트랜지스터(T1)의 제1 드레인 전극(D1)과 연결된다.
도시하지 않았지만, 화소 전극(ANO)이 형성된 기판 위에, 화소 영역을 정의하기 위해 제1 박막 트랜지스터(T1), 제2 박막 트랜지스터(T2) 그리고 각종 배선들(DL, GL, VDD)이 형성된 영역 위에 뱅크(혹은, 뱅크 패턴)를 형성한다. 뱅크에 의해 노출된 화소 전극(PXL)이 발광 영역이 된다. 뱅크에 의해 노출된 화소 전극(PXL) 위에 유기발광 층이 증착된다. 그리고 유기발광 층 위에 캐소드 전극이 순차적으로 증착된다. 유기발광 층은 백색광을 발하는 유기물질로 이루어진 경우, 칼라 필터에 의해 각 화소에 배정된 색상을 나타낸다.
한편, 전술한 도 9와 도 10에 도시된 바와는 달리, 제2 박막 트랜지스터의 제2 소스 전극이 차광층의 역할을 할 수 있다.
도 11은 본 발명의 제3 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타낸 평면도이고, 도 12는 도 11에서 절취선 Ⅵ-Ⅵ'로 자른 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.
도 11과 도 12를 참조하면, 스위칭 박막 트랜지스터인 제2 박막 트랜지스터(T2)의 제2 액티브 층(A2) 위에 제2 소스 전극(S2)이 연장되어 배치된다. 제2 소스 전극(S2)은 제2 액티브 층(A2) 상부를 덮도록 연장되어 차광층의 역할을 한다. 제2 소스 전극(S2)은 전면 발광(Top emission) 또는 배면 발광(bottom emission) 시 유기발광 층에서 방출된 광이 제2 액티브 층(A2)에 입사되는 것을 방지하기 위함이다. 그 외의 다른 구성 요소들은 도 9 및 도 10에 도시된 것과 동일하므로, 상세한 설명은 생략한다.
이와 같이, 본 발명의 제3 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판은, 다결정 반도체 물질을 포함하는 제1 박막 트랜지스터(T1)와 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터(T2)가 동일 기판(SUB) 위에 형성된 구조를 갖는다.
제1 박막 트랜지스터(T1)의 다결정 반도체 물질을 포함하는 제1 반도체 층(A1)은 제1 게이트 전극(G1) 아래에 배치되고, 제2 박막 트랜지스터(T2)의 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)은 제2 게이트 전극(G2) 상부에 배치된다. 따라서, 상대적으로 고온에서 형성되는 제1 반도체 층(A1)을 먼저 형성한 후에, 상대적으로 저온에서 형성되는 제2 반도체 층(A2)을 나중에 형성함으로써, 제조 공정 중에 산화물 반도체 물질이 고온 상태에 노출되는 상황을 회피할 수 있는 구조를 갖는다.
또한, 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)을 열처리하는 과정에서 다결정 반도체 물질을 포함하는 제1 반도체 층(A1)에 수소 처리 공정을 동시에 수행할 수 있다. 이를 위해, 중간 절연막(ILD)은 하부에 질화막(SIN)이 상부에 산화막(SIO)이 증착된 구조를 갖는다. 제조 공정상의 특징으로 질화막(SIN) 내부에 포함된 수소가, 후속 열처리 공정에 의해 제1 반도체 층(A1)으로 확산되어 수소 처리가 산화물 반도체 물질의 열처리 공정에서 동시에 수행되는 구조를 갖는다. 한편, 제2 반도체 층(A2) 아래에서 질화막(SIN) 위에 증착된 산화막(SIO)에 의해 질화막(SIN)에 내포된 수소가 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)으로 과도하게 확산되는 것을 방지할 수 있는 구조를 갖는다.
또한, 제2 박막 트랜지스터(T2)의 제2 액티브 층(A2) 위에 제2 드레인 전극(D2)이 배치된다. 제2 드레인 전극(D2)은 보호막(PAS) 위에 배치되되 제2 액티브 층(A2)에 대응되도록 배치되어, 유기발광 층에서 방출된 광이 제2 액티브 층(A2)에 입사되는 것을 방지하는 차광층으로 작용할 수 있다.
이후, 제3 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 설명한다. 여기서도, 제2 실시 예의 것과 거의 동일하므로, 상세한 설명은 생략한다. 도 13은 본 발명의 제3 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 순서도이다.
기판(SUB) 위에 차광물질을 증착하고 제1 마스크 공정으로 패턴하여 차광층(LS)을 형성한다. 차광층(LS)은 필요한 부분에 선택적으로 형성할 수 있다. (S100)
차광층(LS)이 형성된 기판(SUB) 위에 버퍼 층(BUF)을 증착한다. (S110)
버퍼 층(BUF) 위에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소하고 결정화를 수행하여 다결정 실리콘(poly-silicon)으로 만든다. 다결정 실리콘 물질에 불순물을 도핑한다. 다결정 실리콘 물질을 제2 마스크 공정으로 패턴하여 제1 반도체 층(A1)을 형성한다. (S200)
제1 반도체 층(A1)이 형성된 기판(SUB) 전체 표면 위에 산화 실리콘과 같은 절연 물질을 증착하여 게이트 절연막(GI)을 형성한다. 게이트 절연막(GI)의 두께는 1,000Å ~ 1,500Å의 두께로 증착하는 것이 바람직하다. (S210)
게이트 절연막(GI) 상부에 게이트 금속 물질을 증착하고, 제3 마스크 공정으로 패턴하여 제2 게이트 전극(G2)을 형성한다. 제2 게이트 전극(G2)은 제2 박막 트랜지스터(T2)가 형성될 위치에 배치한다. (S300)
제2 게이트 전극(G2)이 형성된 기판(SUB) 전체 표면 위에 중간 절연막(ILD)을 증착한다. 특히, 질화막(SIN)을 먼저 증착한 후, 산화막(SIO)을 연속으로 증착하는 것이 바람직하다. 질화막(SIN)은 제조 공정상 내부에 수소를 다량 내포할 수 있다. 여기서, 수소확산을 목적으로 하는 질화막(SIN)은, 수소 확산 정도를 고려하여 1,000Å ~ 3,000Å의 두께로 증착한다. 산화막(SIO)은 질화막(SIN)에서 방출되는 수소 입자들이 상부에 배치될 반도체 물질로 확산되는 것을 방지할 수 있도록 1,000Å ~ 3,000Å의 두께로 증착하는 것이 바람직하다. (S310)
중간 절연막(ILD)이 형성된 기판(SUB)을 열처리하여, 제1 반도체 층(A1)의 산소를 활성화한다. 열처리 공정은, 350℃ 내지 380℃의 온도 상태에서 수행한다. (S320)
중간 절연막(ILD)이 형성된 기판(SUB) 전체 표면 위에 소스-드레인 물질을 증착한다. 제4 마스크 공정으로 소스-드레인 물질을 패턴하여, 제1 게이트 전극(G1) 및 제2 드레인 전극(D2)을 형성한다. 제1 게이트 전극(G1)은 제1 반도체 층(A1)에 대응되도록 배치되고, 제2 드레인 전극(D2)은 제2 게이트 전극(G2)에 대응되도록 배치한다. (S400)
제1 게이트 전극(G1)을 마스크로 하여, 하부에 배치된 제1 반도체 층(A1)에 불순물을 주입하여 소스 영역(SA) 및 드레인 영역(DA)을 포함하는 도핑 영역을 정의한다. 도핑 영역의 정의 과정은 P-MOS, N-MOS 또는 C-MOS에 따라 약간씩 상이할 수 있다. 예를 들어, N-MOS 형 박막 트랜지스터의 경우, 고 농도 도핑 영역(HDD)을 먼저 형성하고 난 후, 저 농도 도핑 영역(LDD)을 나중에 형성할 수 있다. 제1 게이트 전극(G1)보다 좀 더 큰 크기를 갖는 제1 게이트 전극(G1)의 포토레지스트 패턴을 이용하여 고동도 도핑 영역(HDD)을 정의 할 수 있다. 포토레지스트를 제거하고 제1 게이트 전극(G1)을 마스크로 하여, 고농도 도핑 영역(HDD)과 제1 게이트 전극(G1) 사이에, 저농도 도핑 영역(LDD)을 정의할 수 있다. 불순물 도핑 영역에 대해서는 잘 알려져 있는 내용으로서, 편의상 도면으로 나타내지는 않았다. (S410)
중간 절연막(ILD) 위에 특히, 산화막(SIO) 위에 산화물 반도체 물질을 증착한다. 산화물 반도체 물질은 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide: IGZO), 인듐-갈륨 산화물(Indium Gallium Oxide: IGO) 및 인듐 -아연 산화물(Indium Zinc Oxide: IZO) 중 적어도 어느 하나를 포함한다. 제6 마스크 공정으로 산화물 반도체 물질을 패턴하여 제2 반도체 층(A2)을 형성한다. 제2 반도체 층(A2)은 제2 게이트 전극(G2)과 중첩하도록 배치한다. (S500)
제2 반도체 층(A2)이 형성된 기판(SUB)을 열처리하여, 다결정 실리콘을 포함하는 제1 반도체 층(A1)의 수소화 처리를 수행함과 동시에, 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)의 열처리를 수행한다. 열처리 공정은, 350℃ 내지 380℃의 온도 상태에서 수행한다. (S510)
제2 반도체 층(A2)이 형성된 기판(SUB) 전체 표면 위에 보호막(PAS)을 증착한다. (S520)
제6 마스크 공정으로 보호막(PAS), 중간 절연막(ILD) 및 게이트 절연막(GI)을 패턴하여, 제1 반도체 층(A1)의 일측부를 노출하는 소스 콘택홀(SH)과 타측부를 노출하는 드레인 콘택홀(DH)을 형성한다. (S600)
보호막(PAS) 위에 소스-드레인 금속을 증착한다. 제7 마스크 공정으로 소스-드레인 금속을 패턴하여, 제1 소스 전극(S1), 제1 드레인 전극(D1) 및 제2 소스 전극(S2)을 형성한다. 제1 소스 전극(S1)은 소스 콘택홀(SH)을 통해 제1 반도체 층(A1)의 일측변과 접촉한다. 제1 드레인 전극(D1)은 드레인 콘택홀(DH)을 통해 제1 반도체 층(A1)의 타측변과 접촉한다. 제2 소스 전극(S2)은 드레인 콘택홀(DH)을 통해 제2 반도체 층(A2)에 접촉한다. (S700)
제1 소스 전극(S1), 제1 드레인 전극(D1) 및 제2 소스 전극(S2)이 형성된 기판(SUB) 전체 표면 위에 평탄화 막(PAC)을 증착하고 제8 마스크 공정으로 비어홀(VIA)을 형성한다. (S800)
보호막(PAS)이 형성된 기판(SUB) 위에 화소 전극 물질을 증착하고 제9 마스크 공정으로 패턴하여 화소 전극(PXL)을 형성한다. 화소 전극(PXL)은 비어홀(VIA)을 통해 제1 드레인 전극(D1)에 연결된다. (S900)
이상과 같이, 본 발명의 제3 실시 예에 따른 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조한다.
<제4 실시 예>
도 14 및 도 15를 참조하여 본 발명의 제4 실시 예에 대하여 설명한다. 도 14는 본 발명의 제4 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타낸 평면도이다. 본 발명의 제4 실시 예는 전술한 제1 실시 예의 박막 트랜지스터 기판을 액티브 매트릭스 유기발광 다이오드 표시장치에 적용하면서 유연한 폴리이미드 기판을 사용하였다. 하기에서는 전술한 제1 실시 예와 동일한 구성에 대해 간략히 설명하기로 한다.
도 14를 참조하면, 액티브 매트릭스 유기발광 다이오드 표시장치는 제2 박막 트랜지스터(T2), 제2 박막 트랜지스터(T2)와 연결된 제1 박막 트랜지스터(T1), 제1 박막 트랜지스터(T1)에 접속된 화소 전극(PXL)를 포함한다.
기판(SUB)은 폴리이미드(polyimide)으로 형성된다. 폴리이미드는 고분자 물질로 유연성을 가져 플렉서블(flexible) 표시장치의 기판으로 많이 사용된다. 폴리이미드 기판 상에 배리어(barrier)가 선택적으로 형성될 수도 있다. 배리어(barrier)는 질화막(SIN) 또는 산화막(SIO)으로 형성되며, 폴리이미드 기판에서 발생하는 수분 등을 차단하는 역할을 한다.
기판(SUB)의 전체 표면 위에는 버퍼 층(BUF)이 증착되어 있다. 경우에 따라서, 버퍼 층(BUF)은 생략될 수도 있다. 또는, 버퍼 층(BUF)은 복수 개의 박막이 증착된 구조를 가질 수도 있다. 또한, 버퍼 층(BUF)과 기판(SUB) 사이에서 필요한 부분에만 선택적으로 차광층(LS)을 더 구비한다.
버퍼 층(BUF) 위에는 제1 반도체 층(A1)이 형성된다. 제1 반도체 층(A1)은 제1 박막 트랜지스터(T1)의 채널 영역(CH)을 포함한다. 제1 박막 트랜지스터(T1)가 구동 소자용 박막 트랜지스터인 경우, 고속 구동 처리를 수행하는 데 적합한 특성을 갖는 것이 바람직하다. 예를 들어, P-MOS 혹은 N-MOS 형의 박막 트랜지스터를 이용하거나, 이 두 개를 모두 포함하는 C-MOS 형의 박막 트랜지스터를 구비할 수 있다. P-MOS, N-MOS 및/또는 C-MOS 형의 박막 트랜지스터들은 다결정 실리콘 (Poly-Silicon)과 같은 다결정 반도체 물질을 포함하는 것이 바람직하다. 또한, 제1 박막 트랜지스터(T1)의 경우 탑-게이트 (Top-Gate) 구조를 갖는 것이 바람직하다. 도시하지 않았지만, 제1 반도체 층(A1)은 불순물을 주입하여 소스 영역(SA)과 드레인 영역(DA)을 포함하는 도핑 영역을 정의되고, 이들 외의 채널 영역(CH)을 포함한다. 소스 영역(SA)과 드레인 영역(DA)은 각각 고 농도 도핑 영역(HDD)과 저 농도 도핑 영역(LDD)을 포함한다.
제1 반도체 층(A1)이 형성된 기판(SUB)의 전체 표면 위에는 게이트 절연막(GI)이 증착된다. 게이트 절연막(GI)은 산화 실리콘(SiOx)으로 형성하는 것이 바람직하다. 게이트 절연막(GI)의 경우, 소자의 안정성 및 특성을 고려하여 1,000Å ~ 4,000Å 정도의 두께를 갖는 것이 바람직하다.
게이트 절연막(GI) 위에는 제1 게이트 전극(G1)과 제2 게이트 전극(G2)이 형성된다. 제1 게이트 전극(G1)은 제1 반도체 층(A1)의 중앙부와 중첩하도록 배치한다. 제2 게이트 전극(G2)은 제2 박막 트랜지스터(T2)를 형성할 부분에 배치한다. 제1 게이트 전극(G1)과 제2 게이트 전극(G2)을 동일한 층 상에 동일한 물질로 동일한 마스크로 형성하므로, 제조 공정을 단순화할 수 있다.
제1 및 제2 게이트 전극들(G1, G2)이 형성된 기판(SUB) 전체 표면 위에는 중간 절연막(ILD)이 증착되어 있다. 특히, 중간 절연막(ILD)은, 질화 실리콘(SiNx)을 포함하는 질화막(SIN)과 산화 실리콘(SiOx)을 포함하는 산화막(SIO)이 순차적으로 증착된 이중층 이상의 구조를 갖는 것이 바람직하다. 여기서는, 편의상 최소한의 구성 요소로서, 질화막(SIN) 위에 산화막(SIO)이 증착된 이중층 구조로 설명한다.
질화막(SIN)은, 후속 열처리 공정을 통해 내부에 포함된 수소를 확산하여 다결정 실리콘을 포함하는 제1 반도체 층(A1)을 수소화 처리를 수행하기 위해 증착한다. 반면에 산화막(SIO)은, 후속 열처리 공정에 의해 질화막(SIN)에서 방출되는 수소가 제2 박막 트랜지스터(T2)의 반도체 물질로 너무 많이 확산되는 것을 방지하기 위해 증착한다.
기판(SUB) 위에, 소스-드레인 전극들이 형성되어 있다. 중간 절연막(ILD) 상부 표면에는, 제2 소스 전극(S2)과 제2 드레인 전극(D2)이 제2 박막 트랜지스터(T2) 영역에 배치된다. 제2 소스 전극(S2)과 제2 드레인 전극(D2)은 추후 형성될 제2 반도체 층(A2) 영역을 기준으로 일정 거리 이격하여 배치된다.
제1 소스 전극(S1)과 제1 드레인 전극(D1)은 제1 게이트 전극(G1)을 중심으로 일정거리 이격하여 마주보도록 배치된다. 제1 소스 전극(S1)은, 소스 콘택홀(SH)을 통해 노출된 제1 반도체 층(A1)의 일측부인 소스 영역(SA)과 연결된다. 소스 콘택홀(SH)은 중간 절연막(ILD) 및 게이트 절연막(GI)을 관통하여 제1 반도체 층(A1)의 일측부인 소스 영역(SA)을 노출한다. 제1 드레인 전극(D1)은 드레인 콘택홀(DH)을 통해 노출된 제1 반도체 층(A1)의 타측부인 드레인 영역(DA)과 연결된다. 드레인 콘택홀(DH)은 중간 절연막(ILD) 및 게이트 절연막(GI)을 관통하여 제1 반도체 층(A1)의 타측부인 드레인 영역(DA)을 노출한다.
제2 소스 전극(S2)과 제2 드레인 전극(D2) 위에는, 제2 게이트 전극(G2)과 중첩하는 제2 반도체 층(A2)이 형성된다. 제2 반도체 층(A2)은 제2 박막 트랜지스터(T2)의 채널 영역을 포함한다. 제2 박막 트랜지스터(T2)가 표시 소자용 박막 트랜지스터인 경우, 표시 기능 처리를 수행하는 데 적합한 특성을 갖는 것이 바람직하다. 예를 들어, 산화물 반도체 물질을 포함하는 것이 바람직하다. 산화물 반도체 물질을 포함하는 경우, 소자의 안정성을 좀 더 효과적으로 확보할 수 있는 바텀-게이트 (Bottom-Gate) 구조를 갖는 것이 바람직하다.
따라서, 제2 소스 전극(S2)과 제2 드레인 전극(D2)은 각각 제2 반도체 층(A2)의 일측부와 타측부의 상부 표면과 직접 접촉하며 일정 거리 이격하여 배치된다. 제2 소스 전극(S2)은 중간 절연막(ILD)의 상부 표면 및 제2 반도체 층(A2)의 일측부 하부 표면과 직접 접촉하도록 배치된다. 제2 드레인 전극(D2)은 중간 절연막(ILD)의 상부 표면 및 제2 반도체 층(A2)의 타측부 하부 표면과 직접 접촉하도록 배치된다.
제1 박막 트랜지스터(T1)와 제2 박막 트랜지스터(T2)가 형성된 기판(SUB)의 전체 표면 위에는 보호막(PAS)이 증착되어 있다. 보호막(PAS)이 형성된 기판(SUB) 위에 화소 전극(PXL)이 배치된다. 화소 전극(PXL)은 보호막(PAS)을 관통하는 비어홀(VIA)을 통해 제2 박막 트랜지스터(T2)의 제2 드레인 전극(D2)과 연결된다. 또한, 보호막(PAS) 위에 메탈 배선(ML)이 배치되어 제1 박막 트랜지스터(T1)의 드레인 전극(D1)과 연결된다.
이와 같이, 본 발명의 제4 실시 예에 의한 평판 표시장치용 박막 트랜지스터 기판은, 다결정 반도체 물질을 포함하는 제1 박막 트랜지스터(T1)와 산화물 반도체 물질을 포함하는 제2 박막 트랜지스터(T2)가 동일 기판(SUB) 위에 형성된 구조를 갖는다. 특히, 제1 박막 트랜지스터(T1)를 구성하는 제1 게이트 전극(G1)과 제2 박막 트랜지스터(T2)를 구성하는 제2 게이트 전극(G2)이 동일 물질로 동일 층에 형성된, 게이트 공통층(Gate on Shared Layer) 구조를 갖는다.
제1 박막 트랜지스터(T1)의 다결정 반도체 물질을 포함하는 제1 반도체 층(A1)은 제1 게이트 전극(G1) 아래에 배치되고, 제2 박막 트랜지스터(T2)의 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)은 제2 게이트 전극(G2) 상부에 배치된다. 따라서, 상대적으로 고온에서 형성되는 제1 반도체 층(A1)을 먼저 형성한 후에, 상대적으로 저온에서 형성되는 제2 반도체 층(A2)을 나중에 형성함으로써, 제조 공정 중에 산화물 반도체 물질이 고온 상태에 노출되는 상황을 회피할 수 있는 구조를 갖는다.
또한, 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)을 열처리하는 과정에서 다결정 반도체 물질을 포함하는 제1 반도체 층(A1)에 수소 처리 공정을 동시에 수행할 수 있다. 이를 위해, 중간 절연막(ILD)은 하부에 질화막(SIN)이 상부에 산화막(SIO)이 증착된 구조를 갖는다. 제조 공정상의 특징으로 질화막(SIN) 내부에 포함된 수소가, 후속 열처리 공정에 의해 제1 반도체 층(A1)으로 확산되어 수소 처리가 산화물 반도체 물질의 열처리 공정에서 동시에 수행되는 구조를 갖는다. 한편, 제2 반도체 층(A2) 아래에서 질화막(SIN) 위에 증착된 산화막(SIO)에 의해 질화막(SIN)에 내포된 수소가 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)으로 과도하게 확산되는 것을 방지할 수 있는 구조를 갖는다.
이하, 도 15를 참조하여 본 발명의 제4 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판의 제조 방법을 설명한다. 도 15는 본 발명의 제4 실시 예에 의한 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조하는 과정을 나타내는 순서도이다.
폴리이미드 기판(SUB) 위에 차광물질을 증착하고 제1 마스크 공정으로 패턴하여 차광층(LS)을 형성한다. 차광층(LS)은 필요한 부분에 선택적으로 형성할 수 있다. (S100)
차광층(LS)이 형성된 기판(SUB) 위에 버퍼 층(BUF)을 증착한다. (S110)
버퍼 층(BUF) 위에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소한 후 결정화를 수행하여 다결정 실리콘(poly-silicon)으로 만든다. 다결정 실리콘 물질에 불순물을 도핑한다. 다결정 실리콘 물질을 제2 마스크 공정으로 패턴하여 제1 반도체 층(A1)을 형성한다. (S200)
제1 반도체 층(A1)이 형성된 기판(SUB) 전체 표면 위에 산화 실리콘과 같은 절연 물질을 증착하여 게이트 절연막(GI)을 형성한다. 게이트 절연막(GI)은 증착 공정에서 수소를 포함하지 않는, 산화 실리콘으로 형성하는 것이 바람직하다. 게이트 절연막(GI)의 두께는 1,000Å ~ 1,500Å의 두께로 증착하는 것이 바람직하다. (S210)
게이트 절연막(GI) 상부에 게이트 금속 물질을 증착하고, 제3 마스크 공정으로 패턴하여 게이트 전극을 형성한다. 특히, 제1 게이트 전극(G1)과 제2 게이트 전극(G2)을 동시에 형성한다. 제1 게이트 전극(G1)은 제1 반도체 층(A1)의 중심부와 중첩하도록 배치한다. 제2 게이트 전극(G2)은 제2 박막 트랜지스터(T2)가 형성될 위치에 배치한다. (S300)
제1 게이트 전극(G1)을 마스크로 하여, 하부에 배치된 제1 반도체 층(A1)에 불순물을 주입하여 소스 영역(SA) 및 드레인 영역(DA)을 포함하는 도핑 영역을 정의한다. 도핑 영역의 정의 과정은 P-MOS, N-MOS 또는 C-MOS에 따라 약간씩 상이할 수 있다. 예를 들어, N-MOS 형 박막 트랜지스터의 경우, 고 농도 도핑 영역(HDD)을 먼저 형성하고 난 후, 저 농도 도핑 영역(LDD)을 나중에 형성할 수 있다. 제1 게이트 전극(G1)보다 좀 더 큰 크기를 갖는 제1 게이트 전극(G1)의 포토레지스트 패턴을 이용하여 고동도 도핑 영역(HDD)을 정의 할 수 있다. 포토레지스트를 제거하고 제1 게이트 전극(G1)을 마스크로 하여, 고농도 도핑 영역(HDD)과 제1 게이트 전극(G1) 사이에, 저농도 도핑 영역(LDD)을 정의할 수 있다. 불순물 도핑 영역에 대해서는 잘 알려져 있는 내용으로서, 편의상 도면으로 나타내지는 않았다. (S310)
제1 및 제2 게이트 전극들(G1, G2)이 형성된 기판(SUB) 전체 표면 위에 중간 절연막(ILD)을 증착한다. 특히, 질화막(SIN)을 먼저 증착한 후, 산화막(SIO)을 연속으로 증착하는 것이 바람직하다. 질화막(SIN)은 제조 공정상 내부에 수소를 다량 내포할 수 있다. 여기서, 수소확산을 목적으로 하는 질화막(SIN)은, 수소 확산 정도를 고려하여 1,000Å ~ 3,000Å의 두께로 증착한다. 산화막(SIO)은 질화막(SIN)에서 방출되는 수소 입자들이 상부에 배치될 반도체 물질로 확산되는 것을 방지할 수 있도록 1,000Å ~ 3,000Å의 두께로 증착하는 것이 바람직하다. 필요한 경우, 질화막(SIN)은 산화막(SIO)보다 얇은 것이 바람직하다. (S320)
제4 마스크 공정으로 중간 절연막(ILD)을 패턴하여, 제1 반도체 층(A1)의 일측부를 노출하는 소스 콘택홀(SH)과 타측부를 노출하는 드레인 콘택홀(DH)을 형성한다. 이는 이후에 형성될 소스-드레인 전극을 제1 반도체 층(A1)과 연결하기 위한 것이다. (S400)
중간 절연막(ILD) 위에 소스-드레인 물질을 증착한다. 여기서, 소스-드레인 물질은 ITO와 같은 투명금속산화물일 수 있다. 제5 마스크 공정으로 소스-드레인 물질을 패턴하여, 제1 소스 전극(S1), 제1 드레인 전극(D1), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)을 형성한다. 제1 소스 전극(S1)은 소스 콘택홀(SH)을 통해, 제1 드레인 전극(D1)은 드레인 콘택홀(DH)을 통해 제1 반도체 층(A1)에 접촉한다. (S500)
제1 소스 전극(S1), 제1 드레인 전극(D1), 제2 소스 전극(S2) 및 제2 드레인 전극(D2)이 형성된 기판(SUB)을 열처리하여, 다결정 실리콘을 포함하는 제1 반도체 층(A1)의 수소화 처리를 수행한다. 열처리 공정은, 350℃ 내지 380℃의 온도 상태에서 수행한다. (S510)
중간 절연막(ILD) 위에 특히, 산화막(SIO) 위에 산화물 반도체 물질을 증착한다. 산화물 반도체 물질은 인듐-갈륨-아연 산화물(Indium Gallium Zinc Oxide: IGZO), 인듐-갈륨 산화물(Indium Gallium Oxide: IGO) 및 인듐 -아연 산화물(Indium Zinc Oxide: IZO) 중 적어도 어느 하나를 포함한다. 제6 마스크 공정으로 산화물 반도체 물질을 패턴하여 제2 반도체 층(A2)을 형성한다. 제2 반도체 층(A2)은 제2 게이트 전극(G2)과 중첩하도록 배치한다. (S600)
제2 반도체 층(A2)이 형성된 기판(SUB)을 열처리하여, 산화물 반도체 물질을 포함하는 제2 반도체 층(A2)의 열처리를 수행한다. 열처리 공정은, 350℃ 내지 380℃의 온도 상태에서 수행한다. (S610)
제2 반도체 층(A2)이 형성된 기판(SUB) 전체 표면 위에 보호막(PAS)을 증착증착증착7 마스크 공정으로 비어홀(VIA)을 형성한다. (S700)
보호막(PAS)이 형성된 기판(SUB) 위에 화소 전극 물질을 증착하고 제8 마스크 공정으로 패턴하여 화소 전극(PXL)을 형성한다. 화소 전극(PXL)은 비어홀(VIA)을 통해 제2 박막 트랜지스터(T2)의 제2 드레인 전극(D2)에 접촉한다. (S800)
이상과 같이, 본 발명의 제4 실시 예에 따른 서로 다른 유형의 박막 트랜지스터들을 포함하는 평판 표시장치용 박막 트랜지스터 기판을 제조한다.
<제1 응용 예>
지금까지 설명한 서로 다른 박막 트랜지스터들을 구비한 박막 트랜지스터 기판은, 다양한 평판 표시장치에 응용될 수 있다. 본 발명에서 제시한 바와 같이, 서로 다른 특징을 갖는 박막 트랜지스터들을 하나의 기판에 형성한 경우에 얻을 수 있는 장점은 다양하다. 이하, 도 16을 참조하여, 본 발명에 의한 박막 트랜지스터 기판을 사용한 표시장치에서 어떠한 특징이 있으며, 어떠한 장점을 기대할 수 있는지 상세히 설명한다. 도 16은 본 발명의 응용예에 따른 표시장치의 구성을 개략적으로 보여 주는 블록도이다.
제1 및 제2 박막 트랜지스터들(T1, T2) 하나 이상은 표시패널(100)의 화소들 각각에 형성되어 화소들에 기입되는 데이터 전압을 스위칭하거나 픽셀들을 구동하는 박막 트랜지스터일 수 있다. 유기발광 다이오드 표시장치의 경우에, 제2 박막 트랜지스터(T2)는 화소의 스위치 소자로 적용되고, 제1 박막 트랜지스터(T1)는 구동 소자로 적용될 수 있으나 이에 한정되지 않는다. 제1 및 제2 박막 트랜지스터(T1, T2)는 조합되어 하나의 스위치 소자나 하나의 구동 소자로 적용될 수도 있다.
모바일 기기나 웨어러블 기기에서 소비 전력을 줄이기 위하여 프레임 레이트(Frame rate)를 낮추는 저속 구동 방법이 시도되고 있다. 이 경우에, 정지 영상이나 데이터의 업데이트 주기가 늦은 영상에서 프레임 주파수를 낮출 수 있다. 그런데 프레임 레이트를 낮추면, 데이터 전압이 바뀔 때마다 휘도가 번쩍이는 현상이 보이거나 픽셀의 전압 방전 시간이 길어져 휘도가 데이터 업데이트 주기로 휘도가 깜빡이는 플리커 현상이 보일 수 있다. 본 발명의 제1 및 제2 박막 트랜지스터(T1, T2)를 화소에 적용하면 저속 구동 시의 플리커 문제를 해결할 수 있다.
저속 구동시에 데이터 업데이트 주기가 길어지면 스위치 박막 트랜지스터의 누설 전류양이 커진다. 스위치 박막 트랜지스터의 누설 전류는 스토리지 커패시터(STG)의 전압과 구동 박막 트랜지스터의 게이트-소스 간 저압의 저하를 초래한다. 본 발명은 산화물 트랜지스터인 제2 박막 트랜지스터를 화소의 스위치 박막 트랜지스터로 적용할 수 있다. 산화물 트랜지스터는 오프 커런트가 낮기 때문에 스토리지 커패시터와 구동 박막 트랜지스터의 게이트 전극의 전압 강하를 방지할 수 있다. 따라서, 본 발명은 저속 구동시 플리커를 방지할 수 있다.
폴리 실리콘 트랜지스터인 제1 박막 트랜지스터를 화소의 구동 박막 트랜지스터로 적용하면 전자의 이동도가 높기 때문에 유기 발광 다이오드로 공급되는 전류양을 크게 할 수 있다. 따라서, 본 발명은 화소의 스위치 소자에 제2 박막 트랜지스터(T2)를 적용하고, 화소의 구동 소자에 제1 박막 트랜지스터(T1)를 적용하여 소비 전력을 대폭 낮추면서 화질 저하를 방지할 수 있다.
본 발명은 소비전력을 줄이기 위해서 저속 구동 방법을 적용할 때 화질 저하를 방지할 수 있기 때문에 모바일 기기나 웨어러블 기기에 적용하는데에 효과적이다. 일례로, 휴대용 전자시계는 소비전력을 낮추기 위하여 1초 단위로 표시화면의 데이터를 업데이트할 수 있다. 이 때의 프레임 주파수는 1Hz이다. 본 발명은 1Hz 또는 정지영상에 가까운 구동 주파수를 이용하여도 플리커 없는 우수한 화질을 구현할 수 있다. 본 발명은 모바일 기기나 웨어러블 기기의 대기 화면에서 정지 영상의 프레임 레이트를 크게 낮추어 화질 저하 없이 소비 전력을 대폭 감소시킬 수 있다. 그 결과, 본 발명은 모바일 기기나 웨어러블 기기의 화질을 개선하고 배터리 수명을 길게 하여 휴대성을 높일 수 있다. 본 발명은 데이터 업데이트 주기가 매우 긴 전자책(E-Book)에서도 화질 저하 없이 소비전력을 크게 줄일 수 있다.
제1 및 제2 박막 트랜지스터들(T1, T2) 중 하나 이상은 구동회로 예를 들면, 도 16에서 데이터 구동부(200), 멀티플렉서(MUX, 210), 게이트 구동부(300) 중 하나 이상에 내장되어 구동 회로를 구성할 수 있다. 이 구동 회로는 화소에 데이터를 기입한다. 또한, 제1 및 제2 박막 트랜지스터들(T1, T2) 중에서 어느 하나는 화소 내에 형성되고 다른 하나는 구동회로에 형성될 수 있다. 데이터 구동부(200)는 입력 영상의 데이터를 데이터 전압으로 변환하여 출력한다. 멀티플렉서(210)는 데이터 구동부(200)로부터의 데이터 전압을 다수의 데이터 배선들(DL)로 시분할 분배함으로써 데이터 구동부(200)의 출력 채널 수를 줄인다. 게이트 구동부(300)는 데이터 전압에 동기되는 스캔 신호(또는 게이트 신호)를 게이트 배선(GL)으로 출력하여 입력 영상의 데이터가 기입되는 화소를 라인 단위로 순차적으로 선택한다. 게이트 구동부(300)의 출력 채널 수를 줄이기 위하여, 게이트 구동부(300)와 게이트 배선들(GL) 사이에 도시하지 않은 멀티플렉서가 추가될 수 있다. 멀티플렉서(210)와 게이트 구동부(300)는 도 16과 같이 화소 어레이와 함께 박막 트랜지스터 기판 상에 직접 형성할 수 있다. 멀티플렉서(210)와 게이트 구동부(300)는 도 5와 같이 비 표시 영역(NA)에 배치되고, 화소 어레이는 표시 영역(AA)에 배치된다.
본 발명의 표시장치는 박막 트랜지스터를 이용한 능동형 표시장치 예를 들면, 액정 표시장치, 유기발광 다이오드 표시장치 및 전기영동 표시장치 등 박막 트랜지스터가 필요한 어떠한 표시장치에도 적용될 수 있다. 이하, 도면들을 더 참조하여, 본 발명에 의한 박막 트랜지스터 기판을 적용한 표시장치의 응용 예들에 대해서 설명한다.
<제2 응용 예>
도 17은 본 발명의 제2 응용 예에 의한 수평 전계형의 일종인 프린지 필드 방식의 액정 표시장치에 포함된 산화물 반도체 층을 갖는 박막 트랜지스터 기판을 나타내는 평면도이다. 도 18은 도 17에 도시한 박막 트랜지스터 기판을 절취선 Ⅶ-Ⅶ' 선을 따라 자른 단면도이다.
도 17 및 도 18에 도시된 금속 산화물 반도체 층을 갖는 박막 트랜지스터 기판은 하부 기판(SUB) 위에 게이트 절연막(GI)을 사이에 두고 교차하는 게이트 배선(GL) 및 데이터 배선(DL)과, 그 교차부마다 형성된 박막 트랜지스터(T)를 구비한다. 그리고 게이트 배선(GL)과 데이터 배선(DL)의 교차 구조에 의해 화소 영역이 정의된다.
박막 트랜지스터(T)는 게이트 배선(GL)에서 분기한 게이트 전극(G), 데이터 배선(DL)에서 분기 된 소스 전극(S), 소스 전극(S)과 대향하는 드레인 전극(D), 그리고 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하며, 소스 전극(S)과 드레인 전극(D) 사이에 채널 영역을 구비하는 반도체 층(A)을 포함한다.
게이트 배선(GL)의 일측 단부에는 외부로부터 게이트 신호를 인가받기 위한 게이트 패드(GP)가 배치되어 있다. 게이트 패드(GP)는 게이트 절연막(GI)을 관통하는 제1 게이트 패드 콘택홀(GH1)을 통해 게이트 패드 중간 단자(IGT)와 접촉한다. 게이트 패드 중간 단자(IGT)는 제1 보호막(PA1)과 제2 보호막(PA2)을 관통하는 제2 게이트 패드 콘택홀(GH2)을 통해 게이트 패드 단자(GPT)와 접촉한다. 한편, 데이터 배선(DL)의 일측 단부에는 외부로부터 화소 신호를 인가받기 위한 데이터 패드(DP)가 배치되어 있다. 데이터 패드(DP)는 제1 보호막(PA1) 및 제2 보호막(PA2)을 관통하는 데이터 패드 콘택홀(DPH)을 통해 데이터 패드 단자(DPT)와 접촉한다.
화소 영역에는 프린지 필드를 형성하도록 제2 보호막(PA2)을 사이에 두고 배치된 화소 전극(PXL)과 공통 전극(COM)을 구비한다. 공통 전극(COM)은 게이트 배선(GL)과 나란하게 배열된 공통 배선(CL)과 접속될 수 있다. 공통 전극(COM)은 공통 배선(CL)을 통해 액정 구동을 위한 기준 전압(혹은 공통 전압)을 공급받는다. 또 다른 방법으로, 공통 전극(COM)은, 드레인 콘택홀(DH)이 배치되는 부분을 제외한, 기판(SUB) 전체 표면에 배치된 모양을 가질 수 있다. 즉, 데이터 배선(DL)의 상층부를 덮는 형태를 가져, 공통 전극(COM)이 데이터 배선(DL)을 차폐하는 기능을 할 수도 있다.
공통 전극(COM)과 화소 전극(PXL)의 위치 및 모양은 설계 환경과 목적에 맞추어 다양한 형상을 가질 수 있다. 공통 전극(COM)은 일정한 기준 전압이 인가되는 반면, 화소 전극(PXL)은 구현하고자 하는 비디오 데이터에 따라 수시로 변화하는 전압 값이 인가된다. 따라서, 데이터 배선(DL)과 화소 전극(PXL) 사이에 기생 용량이 발생할 수 있다. 이러한 기생 용량으로 인해 화질에 문제를 야기할 수 있기 때문에, 공통 전극(COM)을 먼저 배치하고, 화소 전극(PXL)을 최상위층에 배치하는 것이 바람직하다.
즉, 데이터 배선(DL) 및 박막 트랜지스터(T)를 덮는 제1 보호막(PA1) 위에 유전율이 낮은 유기물질을 두껍게 적층하여 평탄화 막(PAC)을 형성한 후에, 공통 전극(COM) 형성한다. 그리고 공통 전극(COM)을 덮는 제2 보호막(PA2)을 형성 한 후, 공통 전극(COM)과 중첩하는 화소 전극(PXL)을 제2 보호막(PA2) 위에 형성한다. 이러한 구조에서는 화소 전극(PXL)이 데이터 배선(DL)과 제1 보호막(PA1), 평탄화막(PAC), 그리고 제2 보호막(PA2)에 의해 이격되므로 데이터 배선(DL)과 화소 전극(PXL) 사이에 기생 용량을 줄일 수 있다. 하지만 이에 국한하는 것은 아니며, 경우에 따라 화소 전극(PXL)을 먼저 배치하고, 공통 전극(COM)을 최 상위층에 배치할 수도 있다.
공통 전극(COM)은 화소 영역의 형태에 대응하는 장방형을 가지며, 화소 전극(PXL)은 다수 개의 선분 형상을 갖는다. 특히, 화소 전극(PXL)은 제2 보호막(PA2)을 사이에 두고 공통 전극(COM)과 수직 상으로 중첩하는 구조를 갖는다. 이로써, 화소 전극(PXL)과 공통 전극(COM) 사이에서 프린지 필드가 형성된다. 프린지 필드형 전계에 의해, 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정분자들이 유전 이방성에 의해 회전한다. 그리고 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라져 계조를 구현한다.
본 발명의 제2 응용 예를 설명하는 도 17 및 18에서는, 편의상, 액정 표시장치에서 박막 트랜지스터(T)의 구조를 개략적으로만 도시하였다. 본 발명의 제1 내지 제2 실시 예에서 설명한 제1 또는 제2 박막 트랜지스터들(T1, T2)의 구조를 적용할 수 있다. 예를 들어, 저속 구동이 필요한 경우, 산화물 반도체 층을 구비한 제2 박막 트랜지스터(T2)를 적용할 수 있다. 저 소비 전력이 필요한 경우, 다결정 반도체 층을 구비한 제1 박막 트랜지스터(T1)를 적용할 수 있다. 또는 제1 및 제2 박막 트랜지스터(T1, T2)들을 모두 구비하면서, 서로를 연결하도록 구성하여, 상호 보완할 수 있도록 구성할 수도 있다.
< 제3 응용 예 >
도 19는 액티브 본 발명의 제3 응용 예에 의한 매트릭스 유기발광 다이오드 표시장치에서 한 화소의 구조를 나타내는 평면도이다. 도 20은 도 19에서 절취선 Ⅷ-Ⅷ'로 자른 액티브 매트릭스 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다.
도 19 및 20을 참조하면, 액티브 매트릭스 유기발광 다이오드 표시장치는 스위칭 박막 트랜지스터(ST), 스위칭 박막 트랜지스터와 연결된 구동 박막 트랜지스터(DT), 구동 박막 트랜지스터(DT)에 접속된 유기발광 다이오드(OLE)를 포함한다.
스위칭 박막 트랜지스터(ST)는 기판(SUB) 위에서, 게이트 배선(GL)과 데이터 배선(DL)이 교차하는 부위에 배치되어 있다. 스위칭 박막 트랜지스터(ST)는, 스캔 신호에 응답하여 데이터 배선(DL)으로부터의 데이터 전압을 구동 박막 트랜지스터(DT)의 게이트 전극(DG)과 보조 용량(STG)에 공급함으로써, 화소를 선택하는 기능을 한다. 스위칭 박막 트랜지스터(ST)는 게이트 배선(GL)에서 분기하는 게이트 전극(SG)과, 반도체 층(SA)과, 소스 전극(SS)과, 드레인 전극(SD)을 포함한다. 그리고 구동 박막 트랜지스터(DT)는, 게이트 전압에 따라 화소의 유기발광 다이오드(OLE)에 흐르는 전류를 조절함으로써, 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 유기발광 다이오드(OLE)를 구동한다.
구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG)과, 반도체 층(DA), 구동 전류 배선(VDD)에 연결된 소스 전극(DS)과, 드레인 전극(DD)을 포함한다. 구동 박막 트랜지스터(DT)의 드레인 전극(DD)은 유기발광 다이오드(OLE)의 애노드 전극(ANO)과 연결되어 있다. 애노드 전극(ANO)과 캐소드 전극(CAT) 사이에는 유기발광 층(OL)이 개재되어 있다. 캐소드 전극(CAT)은 기저 배선(VSS)에 연결된다.
좀 더 상세히 살펴보기 위해 도 20을 참조하면, 액티브 매트릭스 유기발광 다이오드 표시장치의 기판(SUB) 상에 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)의 게이트 전극(SG, DG)이 배치되어 있다. 그리고 게이트 전극(SG, DG) 위에는 게이트 절연막(GI)이 덮고 있다. 게이트 전극(SG, DG)과 중첩되는 게이트 절연막(GI)의 일부에 반도체 층(SA, DA)이 배치되어 있다. 반도체 층(SA, DA) 위에는 일정 간격을 두고 소스 전극(SS, DS)과 드레인 전극(SD, DD)이 마주보도록 배치되어 있다. 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)은 게이트 절연막(GI)을 관통하는 드레인 콘택 홀(DH)을 통해 구동 박막 트랜지스터(DT)의 게이트 전극(DG)과 접촉한다. 이와 같은 구조를 갖는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)를 덮는 보호막(PAS)이 전체 표면에 적층되어 있다.
애노드 전극(ANO)의 영역에 해당하는 부분에 칼라 필터(CF)가 배치되어 있다. 칼라 필터(CF)는 가급적 넓은 면적을 갖는 것이 바람직하다. 예를 들어, 데이터 배선(DL), 구동 전류 배선(VDD) 및 전단의 게이트 배선(GL)의 많은 영역과 중첩하는 형상을 갖는 것이 바람직하다. 이와 같이 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 칼라 필터(CF)들이 배치된 기판의 표면은 평탄하지 못하고, 단차가 심하다. 유기발광 층(OL)은 평탄한 표면에 적층되어야 발광이 일정하고 고르게 발산될 수 있다. 따라서, 기판의 표면을 평탄하게 할 목적으로 평탄화 막(PAC) 혹은 오버코트 층(OC)을 기판 전면에 적층한다.
그리고 오버코트 층(OC) 위에 유기발광 다이오드(OLE)의 애노드 전극(ANO)이 배치되어 있다. 여기서, 애노드 전극(ANO)은 오버코트 층(OC) 및 보호막(PAS)에 형성된 화소 콘택 홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결된다.
애노드 전극(ANO)이 배치된 기판 위에서, 화소 영역을 정의하기 위해 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 그리고 각종 배선들(DL, GL, VDD)이 배치된 영역 위에 뱅크(BA)(혹은, 뱅크 패턴)가 배치되어 있다. 뱅크(BA)에 의해 노출된 애노드 전극(ANO)이 발광 영역이 된다. 뱅크(BA)에 의해 노출된 애노드 전극(ANO) 위에 유기발광 층(OL)이 적층되어 있다. 그리고 유기발광 층(OL) 위에 캐소드 전극(CAT)이 순차적으로 적층되어 있다. 유기발광 층(OL)이 백색광을 발하는 유기물질로 이루어진 경우, 아래에 위치한 칼라 필터(CF)에 의해 각 화소에 배정된 색상을 나타낸다. 도 20과 같은 구조를 갖는 유기발광 다이오드 표시장치는 아래 방향으로 발광하는 하부 발광(Bottom Emission) 표시 장치가 된다.
구동 박막 트랜지스터(DT)의 게이트 전극(DG)과 애노드 전극(ANO) 전극 사이에는 보조 용량(혹은, 'Storage Capacitance') (STG)이 배치되어 있다. 보조 용량(STG)은 구동 박막 트랜지스터(DT)에 연결되어 스위칭 박막 트랜지스터(ST)에 의해 구동 박막 트랜지스터(DT)의 게이트 전극(DG)에 인가되는 전압이 안정하게 유지되도록 한다.
상기와 같이 박막 트랜지스터 기판을 응용함으로써, 고품질의 능동형 표시장치를 구현할 수 있다. 특히, 더욱 우수한 구동 특성을 갖도록 하기 위해서, 박막 트랜지스터의 반도체 층을 금속 산화물 반도체 물질로 형성하는 것이 바람직하다.
금속 산화물 반도체 물질은 빛에 노출된 상태로 전압 구동될 경우 그 특성이 급격히 열화 되는 특성이 있다. 따라서, 반도체 층의 상부 및 하부에서 외부로부터 유입되는 빛을 차단할 수 있는 구조를 갖는 것이 바람직하다. 앞에서 설명한, 박막 트랜지스터 기판의 경우, 박막 트랜지스터는 바텀 게이트(Bottom Gate) 구조를 갖는 것이 바람직하다. 즉, 하부에서 유입되는 빛은 금속 물질인 게이트 전극(G)에 의해 어느 정도 차단할 수 있다.
이와 같이, 지금까지 평판 표시장치용 박막 트랜지스터 기판에는, 매트릭스 방식으로 배열된 다수 개의 화소 영역들이 배치된다. 또한, 각 단위 화소 영역들에는 적어도 하나 이상의 박막 트랜지스터가 배치된다. 즉, 기판 전체 영역에는 다수 개의 박막 트랜지스터들이 분포된 구조를 갖는다. 다수 개의 화소들 각각의 구조가 모두 동일한 목적으로 사용하고 동일한 품질과 성질을 가져야 하므로, 동일한 구조로 형성된다.
하지만, 경우에 따라서는 박막 트랜지스터들의 특성을 다르게 할 필요가 있을 수도 있다. 예를 들어, 유기발광 다이오드 표시장치의 경우, 하나의 화소 영역 내에 스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT)를 포함한다. 스위칭 박막 트랜지스터(ST)와 구동 박막 트랜지스터(DT)는 그 목적이 서로 다르므로, 요구하는 특성도 다르다. 이를 위해, 동일한 구조와 동일한 반도체 채널층을 갖되 크기를 달리하여 각각의 기능에 맞도록 설계할 수 있다. 또는 필요하다면, 보상 박막 트랜지스터를 더 구비하여, 기능이나 성능을 보완할 수 있다.
본 발명의 제3 응용 예를 설명하는 도 19 및 20에서는, 편의상, 유기발광 다이오드 표시장치의 박막 트랜지스터들(ST, DT)의 구조를 개략적으로만 도시하였다. 하지만, 본 발명의 제1 내지 제2 실시 예에서 설명한 제1 또는 제2 박막 트랜지스터들(T1, T2)의 구조를 적용할 수 있다. 예를 들어, 스위칭 박막 트랜지스터(ST)에는 산화물 반도체 층을 구비한 제2 박막 트랜지스터(T2)를 적용할 수 있다. 구동 박막 트랜지스터(DT)에는, 다결정 반도체 층을 구비한 제1 박막 트랜지스터(T1)를 적용할 수 있다. 이와 같이, 제1 및 제2 박막 트랜지스터(T1, T2)들을 모두 구비하면서, 서로의 장점으로 상대 박막 트랜지스터의 단점을 상호 보완할 수 있다.
< 제4 응용 예 >
또 다른 경우로, 표시장치의 비 표시 영역에 구동 소자를 내장한 박막 트랜지스터 기판을 사용하기도 한다. 이하, 도 21 및 22를 참조하여, 구동 소자를 표시 패널에 직접 형성한 경우에 대하여 상세히 설명한다.
도 21은 본 발명의 제4 응용 예에 의한 유기발광 다이오드 표시장치의 개략적인 구조를 나타내는 평면 확대도이다. 도 22는 도 21에서 절취선 Ⅸ-Ⅸ'으로 자른 도면으로 본 발명의 제4 응용 예에 의한 유기발광 다이오드 표시장치의 구조를 나타내는 단면도이다. 여기서는, 구동 소자를 내장한 평판 표시장치용 박막 트랜지스터 기판을 설명하는 것으로서, 표시 영역 내에 배치된 박막 트랜지스터 및 유기발광 다이오드에 대한 상세한 설명은 생략한다.
먼저, 도 21을 참조하여, 평면상에서의 구조에 대하여 설명한다. 본 발명의 제4 응용 예에 의한 게이트 구동부(GIP)를 내장한 유기발광 다이오드 표시장치는 영상 정보를 표시하는 표시 영역(AA)과, 표시 영역(AA)을 구동하기 위한 여러 소자들이 배치되는 비 표시 영역(NA)으로 구분된 기판(SUB)을 포함한다. 표시 영역(AA)에는 매트릭스 방식으로 배열된 복수 개의 화소 영역(PA)들이 정의된다. 도 10에서는 점선으로 화소 영역(PA)들을 표시하였다.
예를 들어, N×M 방식의 장방형으로 화소 영역(PA)들이 정의될 수 있다. 하지만, 반드시 이러한 방식에만 국한되는 것이 아니고, 다양한 방식으로 배열될 수도 있다. 각 화소 영역들이 동일한 크기를 가질 수도 있고, 서로 다른 크기를 가질 수도 있다. 또한, RGB(적녹청) 색상을 나타내는 세 개의 서브 화소를 하나의 단위로 하여, 규칙적으로 배열될 수도 있다. 가장 단순한 구조로 설명하면, 화소 영역(PA)들은 가로 방향으로 진행하는 복수 개의 게이트 배선(GL)들과 세로 방향으로 진행하는 복수 개의 데이터 배선(DL)들 및 구동 전류 배선(VDD)들의 교차 구조로 정의할 수 있다.
화소 영역(PA)의 외주부에 정의된, 비 표시 영역(NA)에는 데이터 배선(DL)들에 화상 정보에 해당하는 신호를 공급하기 위한 데이터 구동부(혹은, Data Driving Integrated Circuit)(DIC)과, 게이트 배선(GL)들에 스캔 신호를 공급하기 위한 게이트 구동부(혹은, Gate Driving Integrated Circuit)(GIP)가 배치될 수 있다. 데이터 배선(DL)들 및 구동 전류 배선(VDD)들의 개수가 많아지는, VGA급보다 더 높은 고 해상도의 경우에는, 데이터 구동부(DIC)는 기판(SUB)의 외부에 실장하고, 데이터 구동부(DIC) 대신에 데이터 접속 패드들이 배치될 수도 있다.
표시장치의 구조를 단순하게 하기 위해, 게이트 구동부(GIP)는, 기판(SUB)의 일측 부에 직접 형성하는 것이 바람직하다. 그리고, 기판(SUB)의 최 외곽부에는 기저 전압을 공급하는 기저 배선(Vss)이 배치된다. 기저 배선(Vss)은 기판(SUB)의 외부에서 공급되는 기저 전압(Ground Voltage)을 인가받아, 데이터 구동부(DIC) 및 게이트 구동부(GIP)에 모두 기저 전압을 공급하도록 배치하는 것이 바람직하다. 예를 들어, 기전 배선(Vss)은 기판(SUB)의 상부 측변에 별도로 실장하게 될 데이터 구동부(DIC)에 연결되고, 기판(SUB)의 좌측 및/또는 우측 변에 배치된 게이트 구동부(GIP)의 외측에서 기판을 감싸듯이 배치될 수 있다.
각 화소 영역(PA)에는 유기발광 다이오드 표시장치의 핵심 구성 요소들인 유기발광 다이오드와 유기발광 다이오드를 구동하기 위한 박막 트랜지스터들이 배치된다. 박막 트랜지스터들은 화소 영역(PA)의 일측 부에 정의된 박막 트랜지스터 영역(TA)에 배치될 수 있다. 유기발광 다이오드는 애노드 전극(ANO)과 캐소드 전극(CAT) 그리고, 두 전극들 사이에 개재된 유기발광 층(OL)을 포함한다. 실제로 발광하는 영역은 애노드 전극(ANO)과 중첩하는 유기발광 층의 면적에 의해 결정된다.
애노드 전극(ANO)은 화소 영역(PA) 중에서 일부 영역을 차지하는 형상을 가지며, 박막 트랜지스터 영역(TA)에 배치된 박막 트랜지스터와 연결되어 있다. 애노드 전극(ANO) 위에 유기발광 층(OL)을 적층하는데, 애노드 전극(ANO)과 유기발광 층(OL)이 중첩된 영역이 실제 발광 영역으로 결정된다. 캐소드 전극(CAT)은 유기발광 층(OL) 위에서 적어도 화소 영역(PA)들이 배치된 표시 영역(AA)의 면적을 모두 덮도록 하나의 몸체로 형성한다.
캐소드 전극(CAT)은 게이트 구동부(GIP)를 넘어 기판(SUB)의 외측부에 배치된 기저 배선(Vss)와 접촉한다. 즉, 기저 배선(Vss)을 통해 캐소드 전극(CAT)에 기저 전압을 인가한다. 캐소드 전극(CAT)은 기저 전압을 인가받고, 애노드 전극(ANO)은 화상 전압을 인가받아, 그 사이의 전압차이에 의해 유기발광 층(OL)에서 빛이 발광하여 화상 정보를 표시한다.
도 22를 더 참조하여, 본 발명의 제4 응용 예에 의한 유기발광 다이오드 표시장치의 단면 구조를 더 상세히 설명한다. 기판(SUB) 위에 게이트 구동부(GIP)와 기저 배선(Vss)이 배치되는 비 표시 영역(NA), 그리고 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 유기발광 다이오드(OLE)가 배치되는 표시 영역(AA)이 정의된다.
게이트 구동부(GIP)는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)를 형성하는 과정에서 함께 형성한 박막 트랜지스터를 구비할 수 있다. 화소 영역(PA)에 배치된 스위칭 박막 트랜지스터(ST)는 게이트 전극(SG), 게이트 절연막(GI), 채널층(SA), 소스 전극(SS) 및 드레인 전극(SD)을 포함한다. 또한, 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)과 연결된 게이트 전극(DG), 게이트 절연막(GI), 채널 층(DA), 소스 전극(DS) 및 드레인 전극(DD)을 포함한다.
박막 트랜지스터들(ST, DT) 위에는 보호막(PAS)과 평탄화 막(PL)이 연속으로 적층되어 있다. 평탄화 막(PL) 위에는 화소 영역(PA) 내의 일정 부분만을 차지하는 고립된 장방형의 애노드 전극(ANO)이 배치되어 있다. 애노드 전극(ANO)은 보호막(PAS) 및 평탄화막(PL)을 관통하는 콘택홀을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 접촉한다.
애노드 전극(ANO)이 형성된 기판 위에는 발광 영역을 정의하는 뱅크(BA)가 배치되어 있다. 뱅크(BA)는, 애노드 전극(ANO)의 대부분을 노출하는 형상을 갖는다. 뱅크(BA) 패턴에 의해 노출된 애노드 전극(ANO) 위에는 유기발광 층(OL)이 적층되어 있다. 뱅크(BA)와 유기발광 층(OL) 위에는 투명 도전 물질로 이루어진 캐소드 전극(CAT)이 적층되어 있다. 이로써, 애노드 전극(ANO), 유기발광 층(OL) 및 캐소드 전극(CAT)을 포함하는 유기발광 다이오드(OLE)가 배치된다.
유기발광 층(OL)이 백색광을 발현하고, 별도로 형성한 칼라 필터(CF)로 색상을 표현하도록 할 수 있다. 이 경우, 유기발광 층(OL)은 적어도 표시 영역(AA)을 모두 덮도록 적층하는 것이 바람직하다.
캐소드 전극(CAT)은 게이트 구동부(GIP)를 넘어 기판(SUB)의 외측부에 배치된 기저 배선(Vss)와 접촉하도록 표시 영역(AA) 및 비 표시 영역(NA)에 걸쳐 덮고 있는 것이 바람직하다. 이로써, 기저 배선(Vss)을 통해 캐소드 전극(CAT)에 기저 전압을 인가할 수 있다.
한편, 기저 배선(Vss)은 게이트 전극(G)과 동일한 물질로 동일한 층에 형성할 수 있다. 이 경우, 기저 배선(Vss)을 덮는 보호막(PAS) 및 게이트 절연막(GI)을 관통하는 콘택홀을 통해 캐소드 전극(CAT)과 접촉할 수 있다. 다른 방법으로, 기저 배선(Vss)은 소스-드레인(SS-SD, DS-DD) 전극과 동일한 물질로 동일한 층에 형성할 수도 있다. 이 경우, 기저 배선(Vss)은 보호막(PAS)을 관통하는 콘택홀을 통해 캐소드 전극(CAT)과 접촉할 수 있다.
본 발명의 제4 응용 예를 설명하는 도 21 및 22에서는, 편의상, 유기발광 다이오드 표시장치의 박막 트랜지스터들(ST, DT) 및 게이트 구동 소자(GIP)의 박막 트랜지스터 구조를 개략적으로만 도시하였다. 본 발명의 제1 내지 제2 실시 예에서 설명한 제1 또는 제2 박막 트랜지스터들(T1, T2)의 구조를 적용할 수 있다. 예를 들어, 스위칭 박막 트랜지스터(ST)에는 산화물 반도체 층을 구비한 제2 박막 트랜지스터(T2)를 적용할 수 있다. 구동 박막 트랜지스터(DT)에는, 다결정 반도체 층을 구비한 제1 박막 트랜지스터(T1)를 적용할 수 있다. 그리고 게이트 구동부(GIP)에는 다결정 반도체 층을 구비한 제1 박막 트랜지스터(T1)를 적용할 수 있다. 필요하다면, 게이트 구동부(GIP)에는 P-MOS 형과 N-MOS 형을 모두 구비한 C-MOS 형 박막 트랜지스터를 구비할 수도 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.
GL: 게이트 배선 DL: 데이터 배선
VDD: 구동 전류 배선 PA: 화소 영역
T: 박막 트랜지스터 AA: 표시 영역
NA: 비 표시 영역 G: 게이트 전극
A: 반도체 층 S: 소스 전극
D: 드레인 전극 GI: 게이트 절연막
ILD: 중간 절연막 SIN: 질화막
SIO: 산화막 PAS: 보호막
PXL : 화소 전극

Claims (12)

  1. 기판;
    상기 기판 위에 배치되는 차광층;
    상기 차광층 위에 배치되는 버퍼층;
    상기 버퍼층 위에서 상기 차광층에 중첩되도록 배치되며, 다결정 반도체 층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터; 및
    상기 기판 위에서 상기 제1 박막 트랜지스터와 이격되어 배치되며, 산화물 반도체 층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 포함하며,
    상기 제1 게이트 전극과 상기 제2 게이트 전극들은, 게이트 절연막 상부 표면 위의 동일한 층에서 서로 이격하여 배치되고,
    상기 제1 게이트 전극과 상기 제2 게이트 전극들의 상부 표면 위에는, 질화막과 산화막이 순차적으로 증착된 중간 절연막을 포함하며,
    상기 다결정 반도체층은 상기 제 1 게이트 전극 하부에 위치하고, 상기 산화물 반도체층은 상기 제 2 게이트 전극 상부에 위치하며, 상기 질화막은 상기 다결정 반도체층과 상기 산화막 사이에 위치하고 상기 산화막은 상기 질화막과 상기 산화물 반도체층 사이에 위치하는 박막 트랜지스터 기판.
  2. 제1 항에 있어서,
    상기 다결정 반도체 층은 상기 게이트 절연막과 상기 버퍼층 사이에 배치되며,
    상기 제1 소스 전극 및 상기 제1 드레인 전극은 상기 중간 절연막 위에 상기 다결정 반도체 층과 접촉하고,
    상기 산화물 반도체 층은 상기 중간 절연막 위에서 상기 제2 게이트 전극과 중첩되게 배치되며,
    상기 제2 소스 전극 및 상기 제2 드레인 전극은 상기 중간 절연막 위에서 상기 산화물 반도체 층에 접촉하는 박막 트랜지스터 기판.
  3. 제1 항에 있어서,
    상기 제2 소스 전극에 접촉하며 상기 제1 소스 전극과 동일한 재료로 이루어진 소스-드레인 패턴을 더 포함하는 박막 트랜지스터 기판.
  4. 제3 항에 있어서,
    상기 제2 박막 트랜지스터의 제2 드레인 전극은 화소 전극으로 작용하는 박막 트랜지스터 기판.
  5. 제1 항에 있어서,
    상기 제1 박막 트랜지스터에 연결된 메탈 배선을 더 포함하는 박막 트랜지스터 기판.
  6. 기판;
    상기 기판 위에 배치되는 차광층;
    상기 차광층 위에 배치되는 버퍼층;
    상기 버퍼층 위에서 상기 차광층에 중첩되도록 배치되며, 다결정 반도체 층, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 박막 트랜지스터; 및
    상기 기판 위에서 상기 제1 박막 트랜지스터와 이격되어 배치되며, 산화물 반도체 층, 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 박막 트랜지스터를 포함하며,
    상기 제1 게이트 전극과 상기 제2 게이트 전극들은 서로 다른 층 위에 배치되고,
    상기 다결정 반도체 층과 상기 산화물 반도체 층 사이에는, 질화막과 산화막이 순차적으로 증착되며,
    상기 제1 박막 트랜지스터에 연결된 화소 전극을 포함하는 박막 트랜지스터 기판.
  7. 제6 항에 있어서,
    상기 다결정 반도체 층 위에 게이트 절연막이 배치되고,
    상기 게이트 절연막 위에서 상기 산화물 반도체 층과 중첩되는 제2 게이트 전극이 배치되며,
    상기 제2 게이트 전극 위에 상기 질화막과 산화막이 배치되고,
    상기 질화막과 산화막 위에서, 상기 다결정 반도체 층과 중첩되는 제1 게이트 전극이 배치되고, 상기 제2 게이트 전극과 중첩되는 상기 산화물 반도체 층이 배치되며,
    상기 제1 게이트 전극 위에 보호막이 배치되고,
    상기 제1 소스 전극 및 상기 제1 드레인 전극은 상기 보호막 위에서 상기 다결정 반도체 층과 접촉하고,
    상기 제2 소스 전극 및 상기 제2 드레인 전극은 상기 질화막과 산화막 위에서 상기 산화물 반도체 층에 접촉하는 박막 트랜지스터 기판.
  8. 제6 항에 있어서,
    상기 산화물 반도체 층 상에 배치되는 상부 차광층을 더 포함하는 박막 트랜지스터 기판.
  9. 제6 항에 있어서,
    상기 산화물 반도체 층 상에 보호막이 배치되고, 상기 보호막 상에 상기 제2 소스 전극이 배치되어 상기 산화물 반도체 층에 접촉하는 박막 트랜지스터 기판.
  10. 제9 항에 있어서,
    상기 제2 소스 전극은 상기 산화물 반도체 층과 중첩되도록 연장된 박막 트랜지스터 기판.
  11. 제1 항에 있어서,
    상기 차광층은 상기 산화물 반도체층 하부에 존재하지 않고 상기 다결정 반도체층 하부에만 존재하는 박막 트랜지스터 기판.
  12. 제1 항 내지 제5항, 제11 항 중 하나의 박막 트랜지스터 기판과;
    상기 제 1 드레인 전극에 연결된 화소전극과;
    상기 화소전극 상의 유기 발광층과;
    상기 유기 발광층 상의 캐소드 전극을 더 포함하고,
    상기 제 1 게이트 전극은 상기 제 2 드레인 전극에 전기적으로 연결되는 유기발광 다이오드 표시장치.
KR1020150026005A 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치 KR102364636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220018967A KR102437650B1 (ko) 2014-02-24 2022-02-14 박막 트랜지스터 기판 및 이를 이용한 표시장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461943628P 2014-02-24 2014-02-24
US61/943,628 2014-02-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220018967A Division KR102437650B1 (ko) 2014-02-24 2022-02-14 박막 트랜지스터 기판 및 이를 이용한 표시장치

Publications (2)

Publication Number Publication Date
KR20150101411A KR20150101411A (ko) 2015-09-03
KR102364636B1 true KR102364636B1 (ko) 2022-02-18

Family

ID=54242208

Family Applications (18)

Application Number Title Priority Date Filing Date
KR1020150025993A KR102326408B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150026002A KR102326409B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판
KR1020150026005A KR102364636B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150025988A KR102302802B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판을 포함하는 표시장치
KR1020150026007A KR102251176B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150026006A KR102302362B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150025997A KR102251177B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020210056317A KR102318954B1 (ko) 2014-02-24 2021-04-30 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020210138537A KR102369370B1 (ko) 2014-02-24 2021-10-18 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020210150825A KR102461396B1 (ko) 2014-02-24 2021-11-04 박막 트랜지스터 기판
KR1020220018967A KR102437650B1 (ko) 2014-02-24 2022-02-14 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220019422A KR102445770B1 (ko) 2014-02-24 2022-02-15 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220116207A KR102505900B1 (ko) 2014-02-24 2022-09-15 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220137442A KR102584406B1 (ko) 2014-02-24 2022-10-24 박막 트랜지스터 기판
KR1020230010893A KR20240118436A (ko) 2014-02-24 2023-01-27 표시장치와 그의 구동전원 조정방법
KR1020230011189A KR102604314B1 (ko) 2014-02-24 2023-01-27 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020230127117A KR20230142411A (ko) 2014-02-24 2023-09-22 박막 트랜지스터 기판
KR1020230156573A KR20230159809A (ko) 2014-02-24 2023-11-13 박막 트랜지스터 기판 및 이를 이용한 표시장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020150025993A KR102326408B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150026002A KR102326409B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판

Family Applications After (15)

Application Number Title Priority Date Filing Date
KR1020150025988A KR102302802B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판을 포함하는 표시장치
KR1020150026007A KR102251176B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150026006A KR102302362B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020150025997A KR102251177B1 (ko) 2014-02-24 2015-02-24 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020210056317A KR102318954B1 (ko) 2014-02-24 2021-04-30 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020210138537A KR102369370B1 (ko) 2014-02-24 2021-10-18 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020210150825A KR102461396B1 (ko) 2014-02-24 2021-11-04 박막 트랜지스터 기판
KR1020220018967A KR102437650B1 (ko) 2014-02-24 2022-02-14 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220019422A KR102445770B1 (ko) 2014-02-24 2022-02-15 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220116207A KR102505900B1 (ko) 2014-02-24 2022-09-15 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020220137442A KR102584406B1 (ko) 2014-02-24 2022-10-24 박막 트랜지스터 기판
KR1020230010893A KR20240118436A (ko) 2014-02-24 2023-01-27 표시장치와 그의 구동전원 조정방법
KR1020230011189A KR102604314B1 (ko) 2014-02-24 2023-01-27 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR1020230127117A KR20230142411A (ko) 2014-02-24 2023-09-22 박막 트랜지스터 기판
KR1020230156573A KR20230159809A (ko) 2014-02-24 2023-11-13 박막 트랜지스터 기판 및 이를 이용한 표시장치

Country Status (4)

Country Link
US (1) US20240257686A1 (ko)
KR (18) KR102326408B1 (ko)
CN (1) CN118411914A (ko)
GB (1) GB2626630A (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454087B1 (ko) * 2015-10-27 2022-10-13 엘지디스플레이 주식회사 박막 트랜지스터 기판
KR102424108B1 (ko) * 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102465559B1 (ko) 2015-12-28 2022-11-11 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102468858B1 (ko) * 2015-12-28 2022-11-18 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
KR102449066B1 (ko) * 2015-12-29 2022-09-28 엘지디스플레이 주식회사 표시장치용 어레이기판 및 그 제조방법
KR102563778B1 (ko) * 2015-12-30 2023-08-04 엘지디스플레이 주식회사 박막트랜지스터 및 이를 구비한 표시장치
KR102450856B1 (ko) * 2015-12-30 2022-10-05 엘지디스플레이 주식회사 디스플레이 패널 및 이를 갖는 디스플레이 장치
KR102516656B1 (ko) * 2015-12-30 2023-03-31 엘지디스플레이 주식회사 박막 트랜지스터 기판
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102567713B1 (ko) * 2016-03-24 2023-08-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US9985082B2 (en) 2016-07-06 2018-05-29 Lg Display Co., Ltd. Organic light emitting display device comprising multi-type thin film transistor and method of manufacturing the same
KR102600693B1 (ko) * 2016-09-21 2023-11-09 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조방법
KR102684763B1 (ko) * 2016-09-28 2024-07-11 엘지디스플레이 주식회사 유기발광 표시장치
KR102702938B1 (ko) * 2016-11-30 2024-09-03 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기발광 표시장치
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
CN107123686B (zh) * 2017-04-27 2020-06-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示面板、显示装置
KR102480458B1 (ko) 2017-06-05 2022-12-22 삼성디스플레이 주식회사 표시 장치
KR102465376B1 (ko) 2017-06-16 2022-11-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102519087B1 (ko) * 2017-06-30 2023-04-05 엘지디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102569915B1 (ko) * 2017-10-11 2023-08-22 엘지디스플레이 주식회사 표시 장치
KR102690983B1 (ko) * 2018-02-13 2024-08-02 삼성디스플레이 주식회사 표시패널 및 그 제조방법
KR102450078B1 (ko) * 2017-11-10 2022-09-30 엘지디스플레이 주식회사 표시 장치
KR102487324B1 (ko) * 2017-11-24 2023-01-10 엘지디스플레이 주식회사 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102458848B1 (ko) * 2017-11-28 2022-10-24 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102126552B1 (ko) * 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102126553B1 (ko) 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102414597B1 (ko) * 2017-12-19 2022-06-30 엘지디스플레이 주식회사 표시 장치
KR102173434B1 (ko) 2017-12-19 2020-11-03 엘지디스플레이 주식회사 표시 장치
KR102185116B1 (ko) 2017-12-19 2020-12-01 엘지디스플레이 주식회사 표시 장치
KR102367823B1 (ko) * 2017-12-19 2022-02-28 엘지디스플레이 주식회사 표시 장치
KR102104981B1 (ko) 2017-12-19 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102484320B1 (ko) * 2017-12-28 2023-01-02 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법과 이를 포함하는 유기발광표시장치
US11476314B2 (en) 2018-03-29 2022-10-18 Sharp Kabushiki Kaisha Display device and production method for display device
KR102538000B1 (ko) 2018-03-29 2023-05-31 삼성디스플레이 주식회사 디스플레이 장치
KR102426708B1 (ko) 2018-09-07 2022-07-29 삼성디스플레이 주식회사 디스플레이 장치
KR102714367B1 (ko) 2018-10-31 2024-10-07 엘지디스플레이 주식회사 복수의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR102596361B1 (ko) * 2018-11-26 2023-10-30 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
KR102701984B1 (ko) 2018-12-26 2024-09-02 엘지디스플레이 주식회사 서로 다른 타입의 박막 트랜지스터들을 포함하는 표시장치 및 그 제조방법
KR20200097856A (ko) 2019-02-08 2020-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111613637B (zh) * 2019-02-26 2022-10-28 京东方科技集团股份有限公司 一种显示基板及其不良调整方法和显示装置
KR20200108146A (ko) 2019-03-06 2020-09-17 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함한 디스플레이 장치
KR102218375B1 (ko) * 2019-09-04 2021-02-19 연세대학교 산학협력단 Ltpo 기술을 이용한 3차원 인버터
KR20210030542A (ko) * 2019-09-09 2021-03-18 삼성디스플레이 주식회사 표시 장치
KR20200077477A (ko) * 2020-06-18 2020-06-30 엘지디스플레이 주식회사 표시 장치
KR20220034470A (ko) * 2020-09-11 2022-03-18 엘지디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 유기 발광 표시 장치
KR20220037541A (ko) 2020-09-17 2022-03-25 삼성디스플레이 주식회사 표시 장치
KR102501143B1 (ko) * 2020-10-27 2023-02-17 엘지디스플레이 주식회사 표시 장치의 제조방법
KR20220085933A (ko) * 2020-12-15 2022-06-23 삼성디스플레이 주식회사 표시 장치
KR20220088596A (ko) 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995048B2 (en) * 2001-05-18 2006-02-07 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor
JP2002351417A (ja) * 2001-05-24 2002-12-06 Internatl Business Mach Corp <Ibm> 表示装置に使用されるドライバ回路の駆動電源電圧とそのドライバ回路内で階調電圧生成のために用いられる基準電圧とを生成する駆動電源回路、それら駆動電源電圧と基準電圧を生成するドライバ回路用電圧生成方法およびその駆動電源回路を備えた表示装置
TWI421906B (zh) * 2003-05-23 2014-01-01 尼康股份有限公司 An exposure method, an exposure apparatus, and an element manufacturing method
KR100568500B1 (ko) * 2003-12-26 2006-04-07 한국전자통신연구원 폴리실리콘층 형성 방법 및 이를 이용한 박막 트랜지스터제조 방법
KR100796608B1 (ko) * 2006-08-11 2008-01-22 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판의 제조방법
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
WO2010125986A1 (en) * 2009-05-01 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102526493B1 (ko) 2009-07-31 2023-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI830077B (zh) * 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
EP2497115A4 (en) * 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR102682982B1 (ko) * 2009-11-20 2024-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8748224B2 (en) * 2010-08-16 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5797922B2 (ja) 2011-03-30 2015-10-21 株式会社東芝 薄膜トランジスタアレイ基板、その製造方法、および表示装置
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
TWI463663B (zh) * 2011-12-30 2014-12-01 Ind Tech Res Inst 半導體元件及其製造方法
KR101922937B1 (ko) * 2012-02-28 2018-11-28 엘지디스플레이 주식회사 박막트랜지스터 기판 및 이의 제조 방법
KR102050401B1 (ko) * 2012-11-20 2019-11-29 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN103000632B (zh) 2012-12-12 2015-08-05 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
KR20160008033A (ko) * 2014-07-11 2016-01-21 삼성디스플레이 주식회사 Ｄｃ-ｄｃ 컨버터 및 이를 포함하는 유기전계발광 표시장치
KR102383322B1 (ko) * 2017-10-27 2022-04-05 엘지디스플레이 주식회사 디스플레이 장치
KR20220095592A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 게이트 구동 회로 및 표시 장치
KR20230006690A (ko) * 2021-07-01 2023-01-11 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR102437650B1 (ko) 2022-08-26
KR102326409B1 (ko) 2021-11-16
KR102251176B1 (ko) 2021-05-11
GB202316628D0 (en) 2023-12-13
KR20230142411A (ko) 2023-10-11
GB2626630A (en) 2024-07-31
KR20210135202A (ko) 2021-11-12
KR20230159809A (ko) 2023-11-22
KR102505900B1 (ko) 2023-03-03
KR20150101411A (ko) 2015-09-03
KR102302802B1 (ko) 2021-09-16
KR20240118436A (ko) 2024-08-05
KR102445770B1 (ko) 2022-09-21
KR20230021052A (ko) 2023-02-13
KR20150101408A (ko) 2015-09-03
KR20150101409A (ko) 2015-09-03
KR20220024364A (ko) 2022-03-03
KR102302362B1 (ko) 2021-09-15
US20240257686A1 (en) 2024-08-01
KR102318954B1 (ko) 2021-10-29
KR102326408B1 (ko) 2021-11-16
KR20210128993A (ko) 2021-10-27
KR20150101410A (ko) 2015-09-03
KR102251177B1 (ko) 2021-05-12
KR20150101412A (ko) 2015-09-03
KR102461396B1 (ko) 2022-10-31
KR102604314B1 (ko) 2023-11-21
KR20150100566A (ko) 2015-09-02
KR102584406B1 (ko) 2023-10-04
KR20220131505A (ko) 2022-09-28
KR102369370B1 (ko) 2022-03-02
KR20150101407A (ko) 2015-09-03
KR20220148148A (ko) 2022-11-04
KR20220024375A (ko) 2022-03-03
KR20210053837A (ko) 2021-05-12
CN118411914A (zh) 2024-07-30

Similar Documents

Publication Publication Date Title
KR102437650B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102423800B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102640220B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102349595B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102326170B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR102186065B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101679956B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101705433B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9721973B2 (en) Thin film transistor substrate and display using the same
KR102181825B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101561804B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102346544B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101561801B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102370322B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102360788B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR101561803B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102179378B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102178473B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102179379B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102178472B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant