KR102569915B1

KR102569915B1 - 표시 장치

Info

Publication number: KR102569915B1
Application number: KR1020170131719A
Authority: KR
Inventors: 김주환
Original assignee: 엘지디스플레이 주식회사
Priority date: 2017-10-11
Filing date: 2017-10-11
Publication date: 2023-08-22
Also published as: KR20190040850A

Abstract

본 발명의 일 실시예에 따른 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 플렉서블 기판, 플렉서블 기판의 표시영역에 배치되고 산화물 반도체로 이루어진 액티브층을 포함하는 박막 트랜지스터, 플렉서블 기판의 비표시영역에 배치되고 산화물 반도체의 적어도 일부가 도체화된 배선 영역 및 산화물 반도체로 이루어진 비배선 영역을 포함하는 배선층을 포함한다. 벤딩 영역에 단일층 구조의 산화물 반도체층을 구성함으로써, 벤딩 영역에서의 배선이 받는 응력을 완화하고, 배선의 파손을 줄일 수 있다.

Description

표시 장치{DISPLAY DEVICE}

본 발명은 표시 장치에 관한 것으로서, 보다 상세하게는 기판의 벤딩(bending) 시 배선에 집중되는 응력(stress)을 완화하고, 배선의 단선 등의 파손(crack)을 최소화하여 신뢰성이 개선된 표시 장치에 관한 것이다.

최근에는 플라스틱 등과 같이 유연성 있는 기판에 표시부, 배선 등을 형성하여, 종이처럼 휘어져도 화상 표시가 가능할 뿐만 아니라, 휴대가 간편한 플렉서블 표시 장치가 차세대 디스플레이로서 연구되고 있다.

플렉서블 표시 장치에 대한 고해상도가 요구가 증대됨에 따라, 복수의 배선, 박막 트랜지스터, 커패시터 및 발광 소자 등을 조밀하게 배치하고자 하는 연구가 이루어지고 있다. 구체적으로, 플렉서블 표시 장치에 대한 고해상도가 요구됨에 따라정해진 공간 내에 보다 많은 수의 배선이 배치되어야 하므로, 크랙 방지 목적의 패턴들을 배치할 수 없는 문제가 발생하였다. 또한, 플렉서블 표시 장치를 벤딩시키는 경우, 배선에 가해지는 응력이 증가하여 배선에 파손이 발생하는 문제가 발생하였다.

[관련기술문헌]

1. 플렉서블 표시 장치 및 이의 제조 방법(특허출원번호 제 10-2015-0171680호).

본 발명의 발명자들은 상술한 요구를 인식하고, 벤딩 영역의 크랙을 최소화할 수 있도록 벤딩 패턴을 적용하는 기술에 대해 연구하였으며, 다이아몬드 구조 또는 지그재그 구조의 패턴이 벤딩 패턴이 적용된 벤딩 영역을 포함하는 표시 장치를 발명하였다. 그러나, 본 발명의 발명자들은 다이아몬드 구조 또는 지그재그 구조의 벤딩 패턴을 고해상도에 적용시키기 위해 다양한 문제점이 존재한다는 것을 인식하였다.

먼저, 고해상도로 갈수록 정해진 공간 내에 많은 수의 배선이 배치되어야 하므로, 벤딩 패턴의 설계에 대한 한계가 있으며, 소스 드레인층이 두꺼워 배선의 파손이 발생할 수 있는 문제점이 있다.

이에, 본 발명의 해결하고자 하는 과제는 상술한 바와 같은 문제점을 해결하기 위한 표시 장치의 새로운 구조를 제공하는 것이다.

구체적으로, 본 발명이 해결하고자 하는 과제는 벤딩 영역에 산화물 반도체의 일부를 도체화하여 복수의 배선을 형성하여 벤딩 영역에 크랙이 발생하는 것을 저감할 수 있는 표시장치를 제공하는 것이다.

또한, 본 발명이 해결하고자 하는 다른 과제는 벤딩 영역에서 높은 연성을 가지는 금속을 산화물 반도체의 배선 영역을 배선으로 사용할 수 있는 표시 장치를 제공하는 것이다.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 플렉서블 기판, 플렉서블 기판 상에 배치되고, 산화물 반도체로 이루어진 액티브층을 포함하는 박막 트랜지스터 및 플렉서블 기판 상에 배치되고, 산화물 반도체의 적어도 일부가 도체화된 배선 영역 및 산화물 반도체로 이루어진 비배선 영역을 포함하는 배선층을 포함한다.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 플렉서블 기판; 플렉서블 기판 상에 배치되고, 산화물 반도체로 이루어진 액티브층을 포함하는 박막 트랜지스터; 및 플렉서블 기판 상에 배치되고, 산화물 반도체의 적어도 일부가 도체화된 배선 영역 및 산화물 반도체로 이루어진 비배선 영역을 포함하는 배선층을 포함할 수 있다.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명은 벤딩 영역에 단일층 구조의 산화물 반도체층을 구성함으로써, 벤딩 영역에서의 배선이 받는 응력을 완화하고, 배선의 파손을 줄일 수 있다. .

또한, 본 발명은 단일층 구조의 산화물 반도체층을 사용하되 산화물 반도체의 일부를 도체화하여 배선 영역 및 비배선 영역으로 나누어, 복수의 배선을 포함하는 단일층 구조의 산화물 반도체층을 사용하여 배선의 파손을 줄일수 있도록 벤딩 영역의 체적을 감소시킬 수 있다.

또한, 본 발명은 산화물 반도체로 이루어진 층의 일부를 도체화하여 벤딩영역에 적용하는 금속을 표시 영역에 포함된 금속과 동일한 금속으로 사용함에 따라 높은 연성을 확보할 수 있고, 이에, 표시 장치의 신뢰성을 개선할 수 있다.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 II-II'에 대한 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 도 1의 II-II'에 대한 단면도이다.
도 4a는 도 1의 BA의 일부 영역에 대한 확대도이다.
도 4a 내지 도 5g는 본 발명의 다양한 실시예에 따른 표시 장치의 벤딩 영역에 위치한 배선 패턴에 대한 예시도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

소자 또는 층이 다른 소자 또는 층위(on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1은 본 발명의 일 실시예에 따른 전계 발광 표시 장치의 개략적인 평면도이다. 도 1을 참조하면, 표시 장치(100)는 플렉서블 기판(110), 게이트 구동부(GP) 및 데이터 구동부(DP) 및 배선을 포함할 수 있다.

플렉서블 기판(110)은 표시 장치(100)의 다양한 구성요소들을 지지한다. 플렉서블 기판(110)은 투명한 절연 물질, 예를 들어, 유리, 플라스틱 등과 같은 절연 물질로 형성될 수 있다.

플렉서블 기판(110)에는 표시 영역(AA) 및 비표시 영역(NA)이 정의될 수 있다. 표시 영역(AA)은 표시 장치(100)에서 실제로 영상이 표시되는 영역으로, 하나의 색을 구현하기 위한 단위인 복수의 서브 화소를 포함할 수 있다. 복수의 서브 화소는, 예를 들어, 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함할 수 있다. 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소가 하나의 그룹을 형성하여 원하는 컬러 구현이 가능하다. 복수의 서브 화소 각각은 애노드, 유기 발광층 및 캐소드로 이루어지는 유기 발광 소자를 구비한다.

비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)을 둘러싸는 영역으로 정의될 수 있다. 비표시 영역(NA)에는 표시 영역(AA)에 배치된 복수의 서브 화소를 구동하기 위한 다양한 구성요소들이 배치될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 게이트 구동부(GP), 데이터 구동부(DP), 배선 등이 플렉서블 기판(110)의 비표시 영역(NA)에 배치될 수 있다.

게이트 구동부(GP)는 타이밍 콘트롤러의 제어 하에 스캔 신호와 발광 제어 신호를 출력하여, 스캔 배선, 발광 제어 신호 배선 등과 같은 배선을 통해 데이터 전압이 충전되는 서브 화소를 선택하고 발광 타이밍을 조정할 수 있다. 게이트 구동부(GP)는 시프트 레지스터(shift register)를 이용하여 스캔 신호와 발광 제어 신호를 시프트시켜, 스캔 신호와 발광 제어 신호들을 배선에 순차적으로 공급할 수 있다. 게이트 구동부(GP)의 시프트 레지스터는 GIP(Gate-driver In Panel) 방식으로 도 1에 도시된 바와 같이 플렉서블 기판(110)상에 직접 형성될 수 있으나, 이에 제한되는 것은 아니다.

데이터 구동부(DP)는 표시 장치(100)에서 표시되는 영상의 프레임 마다 타이밍 콘트롤러로부터 수신되는 입력 영상의 디지털 데이터를 데이터 전압으로 변환한 후, 배선에 공급할 수 있다. 유기 발광 표시 장치의 제품 모델에 따라 타이밍 콘트롤러는 데이터 구동부(DP)와 일체형으로 구성될 수 있다. 데이터 구동부(DP)는 디지털 데이터를 감마 보상 전압으로 변환하는 디지털 아날로그 컨버터(Digital to Analog Converter, DAC) 등을 이용하여 데이터 전압을 출력할 수 있다. 이때, 데이터 구동부(DP)로부터 연장되어 표시 영역(AA)의 복수의 서브 화소로 신호를 전달하는 배선은 초기화 전압 배선, 발광 제어 신호 배선, 고전위 전원 배선, 저전위 전원 배선 등을 포함할 수 있다.

이하에는 본 발명의 일 실시예에 따른 표시 장치(100)의 구성요소들에 대한 보다 상세한 설명을 위해 도 2를 함께 참조한다.

도 2는 본 발명의 일 실시예에 따른 도 1의 II-II'에 대한 단면도이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 플렉서블 기판(110), 버퍼층(111), BSM(150), 액티브 버퍼(112), 게이트 절연층(113), 층간 절연층(114), 패시베이션층(115), 평탄화층(116), 뱅크(117), 유기 발광 소자(140) 및 플렉서블 기판(110) 상에 배치되는 박막 트랜지스터(120)를 포함한다.

박막 트랜지스터(120)는 산화물 반도체 물질을 액티브층으로 하는 산화물 반도체 박막 트랜지스터가 사용된다. 산화물 반도체 물질은 실리콘 물질과 비교하여 밴드갭이 더 큰 물질이므로 오프(Off) 상태에서 전자가 밴드갭을 넘어가지 못하며, 이에 따라 오프-전류(Off-Current)가 낮다. 따라서, 산화물 반도체 박막 트랜지스터는 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 박막 트랜지스터에 적합하다. 또한, 오프-전류가 작으므로 보조 용량의 크기가 감소될 수 있으므로, 산화물 반도체 박막 트랜지스터는 고해상도 표시 소자에 적합하다.

도 2를 참조하면, 플렉서블 기판(110) 상에 버퍼층(111)이 배치된다. 버퍼층(111) 상에는 플렉서블 기판(110) 상에서 표시 영역(AA)에 발광 소자(140)를 구동하기 위한 박막 트랜지스터(120)가 배치된다. 박막 트랜지스터(120)는 액티브층(121), 게이트 전극(122), 소스 전극(123), 및 드레인 전극(124)을 포함한다. 박막 트랜지스터(120)는 구동 박막 트랜지스터이고, 게이트 전극(122)이 액티브층(121) 상에 배치되는 탑 게이트 구조의 박막 트랜지스터이다.

플렉서블 기판(110)은 표시 장치(100)의 다양한 구성요소들을 지지하기 위한 베이스 부재로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리, 또는 폴리이미드(Polyimide) 등과 같은 플라스틱 물질로 이루어질 수 있다.

도 2를 참조하면, 플렉서블 기판(110) 상에 박막 트랜지스터(120)가 배치된다. 박막 트랜지스터(120)는 산화물 반도체로 이루어지는 액티브층(121), 게이트 전극(122), 소스 전극(123), 드레인 전극(124)을 포함한다. 박막 트랜지스터(120)는 화소(PX)의 구동 회로에서 구동 박막 트랜지스터이고, 게이트 전극(122)이 액티브층(121) 상에 배치되는 탑 게이트 구조의 박막 트랜지스터이다.

도 2를 참조하면, 플렉서블 기판(110)의 전면에 버퍼층(111)이 배치된다. 버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx)과 산화 실리콘(SiOx)의 다중층으로 이루어질 수 있다. 버퍼층(111)은 버퍼층(111) 상에 형성되는 층들과 플렉서블 기판(110) 간의 접착력을 향상시키고, 플렉서블 기판(110)으로부터 유출되는 알칼리성분 등을 차단하는 역할 등을 수행한다. 다만, 버퍼층(111)은 필수적인 구성요소는 아니며, 플렉서블 기판(110)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.

도 2를 참조하면, 버퍼층(111) 상에 BSM(150)이 배치된다. BSM(150)은 버퍼층(111) 상에서 박막 트랜지스터(120)의 액티브층(121)과 중첩하도록 배치될 수 있고, 단면 상에서 BSM(150)의 폭은 박막 트랜지스터(120)의 액티브층(121)의 폭 이상일 수 있다. BSM(150)은 다양한 금속 물질로 이루어 질 수 있고, 도 2에 도시된 표시 장치(100)의 경우 BSM(150)은 플로팅(floating)될 수 있다. 즉, BSM(150)에는 전압이 인가되지 않을 수 있다.

도 2를 참조하면, BSM(150)이 배치되고, BSM(150) 상에 액티브 버퍼(112)가 배치된다. 나아가 박막 트랜지스터(120)의 소스 전극(121)이 컨택홀을 통해 BSM(150)과 연결된다. 이에 따라, BSM(150)에는 박막 트랜지스터(120)의 소스 전극(123)과 동일한 전압이 인가된다. 도 2에서는 BSM(150)이 박막 트랜지스터(120)의 소스 전극(123)과 연결되는 것으로 도시되었으나, BSM(150)은 박막 트랜지스터(120)의 게이트 전극(122) 또는 박막 트랜지스터(120)의 드레인 전극(124)과 연결되어, BSM(150)에는 박막 트랜지스터(120)의 게이트 전극(122)과 동일한 전압이 인가되거나 박막 트랜지스터(120)의 드레인 전극(124)과 동일한 전압이 인가될 수 있다. 또는, 별도의 정전압을 인가할 수 있는 배선을 통해, BSM(150)에는 원하는 정전압이 인가될 수도 있다.

도 2를 참조하면, 표시 영역(AA)에서 액티브 버퍼(112) 상에 박막 트랜지스터(120)의 액티브층(121)이 배치된다. 액티브층(121)은 박막 트랜지스터(120) 구동 시 채널이 형성되는 영역이다. 액티브층(121)은 산화물(oxide)반도체로 형성된다. 또한, 표시 영역(AA)의 일부 영역에서 액티브 버퍼(112) 및 비표시 영역(NA)의 버퍼층(112) 상에 배선층(130)이 배치된다.

도 2를 참조하면, 게이트 절연층(113)이 액티브층(121) 상에 배치된다. 게이트 절연층(113)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있다. 게이트 절연층(113)에는 소스 전극(123) 및 드레인 전극(124) 각각이 액티브층(121)의 소스 영역 및 드레인 영역 각각에 컨택하기 위한 컨택홀이 형성된다. 게이트 절연층(113)은 도 2에 도시된 바와 같이 플렉서블 기판(110) 전면에 걸쳐 형성될 수도 있고, 게이트 전극(122)과 동일한 폭을 갖도록 패터닝될 수도 있으나, 이에 한정되는 것은 아니다.

도 2를 참조하면, 층간 절연층(114)이 게이트 전극(122) 상에 배치된다. 층간 절연층(114)은 무기물인 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 다중층으로 구성될 수 있다. 층간 절연층(114)에는 소스 전극(123) 및 드레인 전극(124) 각각이 액티브층(121)의 소스 영역 및 드레인 영역 각각에 컨택하기 위한 컨택홀이 형성된다. 층간 절연층(114)은 도 2에 도시된 바와 같이 플렉서블 기판(110) 전면에 형성될 수도 있고, 표시 영역(AA)에만 형성될 수도 있으나, 이에 한정되는 것은 아니다.

도 2를 참조하면, 소스 전극(123) 및 드레인 전극(124)이 층간 절연층(114) 상에 배치된다. 소스 전극(123) 및 드레인 전극(124)은 게이트 절연층(113) 및 층간 절연층(114)의 컨택홀을 통해 액티브 층(121)과 전기적으로 연결된다. 소스 전극(123) 및 드레인 전극(124)은 다양한 금속 물질, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나로 이루어지거나 둘 이상의 합금, 또는 이들의 다중층일 수 있다.

도 2에서는 설명의 편의를 위해, 표시 장치(100)에 포함될 수 있는 다양한 박막 트랜지스터 중 구동 박막 트랜지스터만을 도시하였으나, 구동 트랜지스터 및 스위칭 박막 트랜지스터 등과 같은 다른 박막 트랜지스터도 표시 장치(100)에 포함될 수 있다. 또한, 본 명세서에서는 박막 트랜지스터(120)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등과 같은 다른 구조로 박막 트랜지스터가 구현될 수도 있다.

도 2를 참조하면, 패시베이션층(115)이 표시 영역(AA) 및 비표시 영역(NA)에서 박막 트랜지스터(120) 상에 배치된다. 패시베이션층(115)은 박막 트랜지스터(120) 상부로부터 확산되는 수소를 억제시킬 수 있다. 패시베이션층(115)에는 박막 트랜지스터(120)의 소스 전극(123)을 노출시키기 위한 컨택홀이 형성된다. 패시베이션층(115)은 유기물질(organic material) 또는 무기물질(inorganic material)로 형성될 수 있다.

도 2를 참조하면, 평탄화층(116)이 표시 영역(AA) 및 비표시 영역(NA)의 일부에서 패시베이션층(115) 상에 배치된다. 표시 영역(AA)에서 박막 트랜지스터(120)와 발광 소자(140) 사이에 1개의 평탄화층(116)이 배치됨에 따라, 단일의 컨택홀 형성 공정을 통해 애노드(141)와 박막 트랜지스터를 전기적으로 연결시키는 것이 어려울 수 있다. 이에, 발명의 일 실시예에 따른 표시 장치(100)에서는 표시 영역(AA)에서 평탄화층(116)상에 배치된 애노드(141)가 평탄화층(116)의 컨택홀을 통해 연결된다.

도 2를 참조하면, 발광 소자(140)가 평탄화층(116) 상에는 배치된다. 발광 소자(140)는 평탄화층(116)에 형성되어 박막 트랜지스터(120)의 소스 전극(123)과 전기적으로 연결된 애노드(141), 애노드(141) 상에 배치된 발광층(142) 및 발광층(142) 상에 형성된 캐소드(143)를 포함한다.

애노드(141)는 발광층(142)에 정공을 공급하기 위하여 일함수가 높은 도전성 물질로 이루어질 수 있다. 애노드(141)는, 예를 들어, 인듐 주석 산화물(ITO; Indium Tin Oxide), 인듐 아연 산화물(IZO; Indium Zinc Oxide), 인듐 주석 아연 산화물(ITZO; Indium Tin Zinc Oxide) 등과 같은 투명 전도성 물질로 이루어질 수 있다.

상술한 바와 같이, 표시 장치(100)가 탑 에미션 방식의 전계 발광 표시 장치이므로, 애노드(141)는 발광층(142)에서 발광된 광을 캐소드(143)측으로 반사시키기 위한 반사층 및 발광층에 정공을 공급하기 위한 투명 도전층을 포함할 수 있다. 다만, 애노드(141)는 투명 도전층만을 포함하고 반사층은 애노드(141)와 별개의 구성요소인 것으로 정의될 수 있다.

도 2에서는 애노드(141)가 컨택홀을 통해 박막 트랜지스터(120)의 소스 전극(123)과 전기적으로 연결되는 것으로 도시되었으나, 박막 트랜지스터의 종류, 구동 회로의 설계 방식 등에 의해 애노드(141)가 컨택홀을 통해 박막 트랜지스터(120)의 드레인 전극(124)과 전기적으로 연결되도록 구성될 수도 있다.

발광층(142)은 특정 색의 광을 발광하기 위한 층으로서, 적색 발광층, 녹색 발광층, 청색 발광층 및 백색 발광층 중 하나를 포함할 수 있다. 또한, 발광층(142)은 전공 수송층, 정공 주입층, 전자 주입층, 전자 수송층 등과 같은 다양한 층을 더 포함할 수도 있다. 도 2에서는 발광층(142)이 화소(PX) 별로 패터닝된 것으로 도시하였으나, 이에 제한되지 않고, 발광층(142)은 복수의 화소(PX)에 공통으로 형성된 공통층일 수도 있다.

캐소드(143)는 발광층(142) 상에 배치된다. 캐소드(143)는 발광층(142)으로 전자를 공급한다. 캐소드(143)는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zin Oxide, IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO), 아연 산화물(Zinc Oxide, ZnO) 및 주석 산화물(Tin Oxide, TO)계열의 투명 도전성 산화물 또는 이테르븀(Yb) 합금으로 이루어질 수도 있다. 또는, 캐소드(143)는 금속 물질로 이루어질 수도 있다.

이어서, 도 2를 참조하면, 애노드(141) 및 평탄화층(116) 상에 뱅크(117)가 배치된다. 뱅크(117)는 발광 소자(140)의 애노드(141)의 일부를 커버하는 것으로 도시되었으나, 비표시 영역(NA)의 일부를 커버할 수 있다. 뱅크(117) 표시 영역(NA)에서 인접하는 화소(PX)를 구분하도록 배치된다. 뱅크(117)는 유기물로 이루어질 수도 있다. 예를 들어, 뱅크(117)는 폴리이미드(polyimide), 아크릴(acryl) 또는 벤조사이클로부텐(benzocyclobutene; BCB)계 수지로 이루어질 수 있으나, 이에 한정되는 것은 아니다.

도 2를 참조하면, 비표시 영역(NA)에서 플렉서블 기판(110) 상에 버퍼층(111)이 배치되고, 버퍼층(111) 상에는 배선층(130)이 배치된다.

배선층(130)은 도 2에 도시된 바와 같이, 비표시 영역(NA)에서 버퍼층(111) 또는 복수의 절연층(112, 113, 114)상에 단일층으로 형성된다. 배선층(130)의 적어도 일부는 표시 영역(AA) 상에 배치된 액티브층(271)의 물질과 동일한 물질로 형성될 수 있다. 배선층(130)과 관련하여 상세한 설명은 도 4a 내지 도 5g를 함께 참조하여 설명하도록 한다.

도 4a는 도 1의 BA의 일부 영역에 대한 확대도이다. 도 5a 내지 도 5g는 본 발명의 다양한 실시예에 따른 표시 장치의 벤딩 영역에 위치한 배선 패턴에 대한 예시도이다.

BA의 일부 영역인 배선층(130)은 도 4a를 참조하면, 배선 영역(LA) 및 비배선 영역(NLA)을 포함하는 구조로 구성된다. 구체적으로, 배선 영역(LA)은 산화물 반도체로 이루어진 배선층(130)의 적어도 일부를 플라즈마 처리하여 도체화시킨 영역이고, 배선으로 사용되는 영역이다. 비배선 영역(NLA)은 산화물 반도체로 이루어진 배선층(130)에서 도체화되지 않은 영역으로, 전도성을 지니지 않는 부도체 영역이다. 비배선 영역의 물질은 액티브층(121)의 물질과 동일한 물질, 즉, 산화물 반도체로 이루어져있다.

배선층(130)의 배선 영역(LA)은 배선으로 이용할 수 있고, 이러한 배선층(130)은 플렉서블 기판(110)의 비표시 영역(NA)에서 단일층으로 형성되어 벤딩 영역에 사용된다. 하나의 얇은 층으로 형성된 배선층(130)은 IGZO를 포함하는 금속 산화물로 이루어져 연성이 우수하여 Ti/Al/Ti을 사용하는 기존의 벤딩 영역보다 벤딩이 유리한 효과가 있다. 이에 따라, 배선으로 사용되는 배선 영역(LA)은 Ti/Al/Ti을 사용하는 벤딩 영역보다 크랙(crack)에 강인한 구조로 배선의 파손을 줄일 수 있다. 또한 도체화된 반도체 이루어진 배선층(130)은 크랙(Crack)에 강인하기에 지그-재그(jig-jag)형상 등으로 패터닝을 하지 않고서 직선 형상의 배선층(130)을 이용할 수 있다. 따라서, 직선 형상의 배선층(130)을 형성할 경우, 벤딩 영역을 최소화할 수 있기 때문에 고해상도에 적합한 구조이다.

또한, 배선으로 사용되는 배선층(130)의 배선 영역(LA)은 도 4a 및 도 5a 내지 도 5g에 도시된 바와 같이, 직선 형상, 지그-재그(jig-jag)형상, 사선(/) 형상, 오메가(Ω) 형상, 마름모 형상, 톱니파 형상, 구형파 형상, 사다리꼴파 형상 중 적어도 하나의 형상으로 도체화된 패턴을 포함할 수 있다.

또한, 도 4b 에 도시된 바와 같이, 배선층(130)의 비배선 영역(NLA)에 대응한 일부 영역이 제거될 수 있다. 예를 들면, 비 배선영역(NLA)의 패시베이션층(115)이 제거될 수 있다. 이에 한정되지 않으며, 비 배선영역(NLA)의 패시베이션층(115) 및 배선층(130)이 제거될 수 있으며, 비 배선영역(NLA)의 패시베이션층(115), 배선층(130) 및 버퍼층(111)이 제거될 수도 있다. 이와 같이, 배선층(130)의 비배선 영역(NLA)에 대응하는 일부 영역이 패터닝되어 제거되는 경우, 벤딩에 의한 응력에 의해 비 배선영역(NLA)에서 크랙(crack)이 발생하더라도 발생된 크랙(crack)이 배선 영역(LA)까지 전파되는 것을 방지할 수 있다. 도 5a 내지 도 5g에서는 설명의 편의를 위해 비배선 영역(NLA)에 패터닝되어 제거된 부분을 생략하였지만, 도 4b에 도시된 바와 같이, 배선 영역(LA)을 따라 사선(/) 형상, 지그-재그(jig-jag)형상, 오메가(Ω) 형상, 마름모 형상, 톱니파 형상, 구형파 형상, 사다리꼴파 형상 중 적어도 하나의 형상으로 패터닝(patterning)되어 비배선 영역(NLA)이 제거될 수도 있다.

도 2에서는 설명의 편의를 위해, 배선층(130)과 플렉서블 기판(110) 사이에 절연층으로서 버퍼층(111)이 형성되고, 배선층(130)의 상면에 패시베이션층(115)이 형성된 것을 도시하였으나, 이에 제한되지 않고 다양한 절연층이 형성될 수 있다.

종래의 플렉서블 표시 장치는 비표시 영역을 벤딩하는 경우, 금속으로 형성되는 배선 보다는 절연 물질로 형성되는 배선 상부 및 하부에 형성된 다른 엘리먼트에서 먼저 크랙이 발생하고, 그 영향으로 배선에 크랙이 발생하는 경우가 존재한다. 이에, 본 발명의 일 실시예에 따른 표시 장치(100)는 도 2에 도시된 바와 같이, 배선층(130)의 배선 영역(LA) 및 비배선 영역(NLA)는 하나의 층에 배치되어, 편평한 표면으로 복수의 배선들이 배치됨에 따라 벤딩시 각 배선들이 받는 응력은 균일할 수 있다. 이에 따라, 배선층(130)과 패시베이션층(115) 사이에서 크랙의 발생을 줄일 수 있다. 예를들면, 비표시 영역에 산화물 반도체층을 형성한 후, 플라즈마 처리를 통하여 도체화 된 영역은 복수의 배선으로 사용되는 배선 영역(LA)이 될 수 있으며, 플라즈마 처리가 되지 않은 영역은 부도체로서 전도성을 지니지 않거나 매우 낮은 비 배선 영역(NLA)이 될 수 있다. 따라서, 비배선 영역(NLA) 및 배선으로 사용되는 배선 영역(LA)이 하나의 층에 구성될 수 있다. 이와 같이, 배선층(130)의 배선 영역(LA) 및 비배선 영역(NLA)은 하나의 층에 배치되어, 동일한 평면을 가지게 되므로, 배선층의 상부 또는 하부의 절연막에 가해지는 응력은 균일할 수 있다. 이에 따라, 배선층(130)과 패시베이션층(115) 사이에서 크랙의 발생을 줄일 수 있다. 따라서, 배선 영역(LA)을 크랙(Crack)발생 가능성이 높은 직선 형상으로 배선 영역(LA)을 형성하더라도, 크랙(Crack)의 발생을 줄일 수 있게 된다. 또한, 배선 영역(LA)을 직선 형상으로 형성할 수 있게 되면서, 비 표시영역의 벤딩영역을 줄일 수 있기에 고 해상도에 적합한 구조일 수 있다.

본 발명의 실시예에 따르면, 배선 영역(LA)을 직선 형상으로 형성한 경우에는, 비배선 영역(NLA)의 일부 영역을 제거하지 않고서 하나의 층에 배선영역(LA) 및 비배선 영역(NLA)을 형성하는 것이 바람직할 수 있다.

배선 영역(LA)을 지그-재그(jig-jag)형상, 사선(/) 형상, 오메가(Ω) 형상, 마름모 형상, 톱니파 형상, 구형파 형상, 사다리꼴파 형상 중 적어도 하나의 형상으로 도체화된 패턴을 형성한 경우에는, 직선 형상에 비해 크랙(crack)발생에 강인한 구조이기에, 비배선 영역(NLA)의 일부 영역을 제거할 수 있다. 비배선 영역(NLA)의 일부 영역을 제거한 경우에는, 비 배선영역(NLA)에서 크랙(crack)이 발생하더라도 발생된 크랙(crack)이 배선 영역(LA)까지 전파되는 것을 방지할 수 있다.

도 3은 본 발명의 다른 실시예에 따른 도 1의 II-II'에 대한 단면도이다. 도 3에 도시된 표시 장치(200)는 도 1 내지 도 2에 도시된 표시 장치(100)와 비교하여 표시 영역(AA)에 박막 트랜지스터가 추가로 배치되었다는 것을 제외하면 실질적으로 동일하므로, 중복되는 구성에 대해서는 설명을 생략한다.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 표시장치(200)는 기판(110) 상에 제1 박막 트랜지스터(270) 및 제2 박막 트랜지스터(220)를 포함하는 멀티 타입의 박막 트랜지스터를 포함한다. 멀티 타입의 박막 트랜지스터는 하나의 기판에 형성된 서로 상이한 타입의 반도체를 가지는 박막 트랜지스터를 의미한다. 표시장치(200)에서는 서로 상이한 타입의 박막 트랜지스터로서 폴리 실리콘 물질을 제1 액티브층(271)으로 하는 제1 박막 트랜지스터(270) 및 산화물 반도체 물질을 제2 액티브층(222)으로 하는 제2 박막 트랜지스터(220)가 사용된다.

도 3을 참조하면, 제2 박막 트랜지스터(220)의 제2 게이트 전극(221)이 제1 박막 트랜지스터(270)의 게이트 절연층(113) 상에 배치된다. 제2 게이트 전극(221)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 또는 이에 대한 합금으로 구성될 수 있으나, 이에 한정되는 것은 아니다.

제1 박막 트랜지스터(270)의 제1 게이트 전극(272)과 제2 박막 트랜지스터(220)의 제2 게이트 전극(221)은 동시에 동일한 공정으로 형성될 수 있다. 즉, 제1 박막 트랜지스터(270)의 게이트 절연층(113) 상에 금속층을 형성하고 제1 박막 트랜지스터(270)의 제1 게이트 전극(272)과 제2 박막 트랜지스터(220)의 제2 게이트 전극(221)이 동시에 형성되도록 금속층이 패터닝될 수 있다. 이에, 제1 게이트 전극(272)과 제2 게이트 전극(221)은 동일 층 상에서 동일한 물질 및 동일한 두께로 이루어질 수 있다. 이와 같이, 제1 게이트 전극(272)과 제2 게이트 전극(221)을 동시에 동일한 공정으로 형성함에 의해, 공정 시간이 단축되고, 마스크 수가 감소하여 공정 비용 또한 감소될 수 있다.

도 3을 참조하면, 표시 영역(AA)에서 제1 박막 트랜지스터(210)의 게이트 절연층(113) 상에 제1 박막 트랜지스터(270)의 층간 절연층(114)이 배치된다. 제2 박막 트랜지스터(220)의 게이트 절연층(113)은 산화 실리콘(SiOx)으로 이루어질 수 있다. 구체적으로, 제2 박막 트랜지스터(220)의 층간 절연층(114)은 상대적으로 많은 수소를 포함하고 있는 질화 실리콘(SiNx)으로 이루어지는 제1 박막 트랜지스터(270)의 층간 절연층(114)으로부터 수소가 제2 박막 트랜지스터(220)의 제2 액티브층(222)으로 이동하는 경우, 제2 박막 트랜지스터(220)의 제2 액티브층(222)의 환원이 진행되고 제2 박막 트랜지스터(220)의 임계 전압(threshold voltage; Vth)에 변화가 생기게 된다.

따라서, 도 3에 도시하지는 않았지만, 질화 실리콘(SiNx)으로 이루어지는 제1 박막 트랜지스터(270)의 층간 절연층(114)과 제2 박막 트랜지스터(220)의 제2 액티브층(222) 사이에 산화 실리콘(SiOx)으로 이루어지는 제2 박막 트랜지스터(220)의 게이트 절연층(미도시)을 배치하여 제1 박막 트랜지스터(270)의 층간 절연층(114)으로부터 제2 박막 트랜지스터(220)의 제2 액티브층(222)으로 수소가 이동하는 것을 억제할 수 있다.

도 3을 참조하면, 층간 절연층(114) 상에 제2 박막 트랜지스터(220)의 제2 액티브층(222)이 배치된다. 제2 박막 트랜지스터(220)의 제2 액티브층(222)은 IGZO를 포함하는 금속 산화물로 이루어질 수 있으나, 이에 한정되지 않는다. 제2 박막 트랜지스터(220)의 제2 액티브층(222)은 금속 산화물을 층간 절연층(114) 상에 증착하고, 안정화를 위한 열처리 공정을 수행한 후, 금속 산화물을 패터닝함에 의해 형성될 수 있다.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(200)에서는 배선층(230)이 비표시 영역(NA)에서 버퍼층(111) 및 절연층의 일부 영역 상에 배선층(230)이 배치되고, 제2 드레인 전극(224)과 중첩하여 배치된다.

배선층(230)은 앞서 상술한 바와 같이, 본 발명의 일 실시예에 따른 배선층(130)과 실질적으로 동일하므로, 중복 설명을 생략한다.

본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.

본 발명의 일 실시예에 따른 표시 장치는 플렉서블 기판, 플렉서블 기판 상에 배치되고, 산화물 반도체로 이루어진 액티브층을 포함하는 박막 트랜지스터 및 플렉서블 기판 상에 배치되고, 산화물 반도체의 적어도 일부가 도체화된 배선 영역 및 산화물 반도체로 이루어진 비배선 영역을 포함하는 배선층을 포함할 수 있다.

본 발명의 다른 특징에 따르면, 박막 트랜지스터는 저온 폴리 실리콘으로 이루어진 엑티브층을 가지는 제1 박막 트랜지스터 및 산화물 반도체로 이루어진 액티브층을 포함하는 제2 박막 트랜지스터로 이루어질 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 박막 트랜지스터의 제1 게이트 전극과 제2 박막 트랜지스터의 제2 게이트 전극은 동일 평면 상에서 동일한 물질로 이루어질 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 박막 트랜지스터의 제1 액티브층과 제2 박막 트랜지스터의 제2 액티브층 상이에 절연층을 더 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 절연층은, 액티브 버퍼, 게이트 절연층 및 층간 절연층 중 적어도 하나를 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 서로 다른 평면 상에 배치되어 이층 구조를 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 배선층은 플렉서블 기판의 비표시 영역에서 단일층의 형상으로 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 비표시 영역의 일부분은 벤딩 영역을 더 포함하고, 배선층은 벤딩 영역에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 배선층은 비표시 영역에서 플렉서블 기판의 일부 상면 및 절연층의 일부 상면에 배치될 수 있다.

본 발명의 또 다른 특징에 따르면, 배선층의 배선 영역은 직선 형상, 사선 형상, 오메가(Ω) 형상, 마름모 형상, 톱니파 형상, 구형파 형상, 사다리꼴파 형상 중 적어도 하나의 형상으로 형성된 부분을 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 박막 트랜지스터 및 배선층 상에 배치된 패시베이션층을 더 포함할 수 있다.

본 발명의 다른 실시예에 따른 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 포함하는 플렉서블 기판, 플렉서블 기판 상에 배치되고, 산화물 반도체로 이루어진 비배선 영역을 포함하는 배선층을 포함할 수 있다.

본 발명의 다른 특징에 따르면, 박막 트랜지스터는, 제1 박막 트랜지스터 및 제2 박막 트랜지스터 중 적어도 하나를 포함하고, 제1 박막 트랜지스터 및 제2 박막 트랜지스터는 서로 다른 평면 상에 배치되는 이층 구조를 포함할 수 있다.

본 발명의 또 다른 특징에 따르면, 배선층은 플렉서블 기판의 비표시 영역에서 단일층의 형상으로 배치되고, 배선층의 배선 영역 및 비배선 영역 중 적어도 하나는 복수의 패턴을 포함할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

110: 플렉서블 기판
111: 버퍼층
112: 액티브 버퍼
113: 게이트 절연층
114: 층간 절연층
115: 패시베이션층
116: 평탄화층
117: 뱅크
120: 박막 트랜지스터
121: 액티브층
122: 게이트 전극
123: 소스 전극
124: 드레인 전극
130:, 230 배선층
140: 발광 소자
141: 애노드
142: 발광층
143: 캐소드
150: BSM
270: 제1 박막 트랜지스터
271: 제1 액티브 전극
272: 제1 게이트 전극
273: 제2 소스 전극
274: 제2 드레인 전극
220: 제2 박막 트랜지스터
221: 제2 게이트 전극
222: 제2 액티브 전극
223: 제2 소스 전극
224: 제2 드레인 전극
100, 200: 표시 장치
AA: 표시 영역
NA: 비표시 영역
LA: 배선 영역
NLA: 비배선 영역

Claims

표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 플렉서블 기판;
상기 플렉서블 기판의 상기 표시 영역에 배치되고, 산화물 반도체로 이루어진 액티브층을 포함하는 박막 트랜지스터; 및
상기 플렉서블 기판의 상기 비표시 영역에 배치되고, 상기 산화물 반도체의 적어도 일부가 도체화된 배선 영역 및 상기 산화물 반도체로 이루어진 비배선 영역을 포함하는 배선층을 포함하고,
상기 배선층은 상기 플렉서블 기판의 상기 비표시 영역에서 상기 배선 영역과 상기 비배선 영역이 교번하며 배치되고, 두께가 일정한 단일층의 형상으로 배치된, 표시 장치.
제1항에 있어서,
상기 박막 트랜지스터는, 저온 폴리 실리콘으로 이루어진 액티브층을 가지는 제1 박막 트랜지스터 및 상기 산화물 반도체로 이루어진 상기 액티브층을 포함하는 제2 박막 트랜지스터로 이루어지는, 표시 장치.
제2항에 있어서,
상기 제1 박막 트랜지스터의 제1 게이트 전극과 상기 제2 박막 트랜지스터의 제2 게이트 전극은 동일 평면 상에서 동일한 물질로 이루어지는, 표시 장치.
제2항에 있어서,
상기 제1 박막 트랜지스터의 액티브층과 상기 제2 박막 트랜지스터의 액티브층 사이에 절연층을 더 포함하는, 표시 장치.
제4항에 있어서,
상기 절연층은, 게이트 절연층 및 층간 절연층 중 적어도 하나를 포함하는, 표시 장치.
제2항에 있어서,
상기 제1 박막 트랜지스터의 액티브층 및 상기 제2 박막 트랜지스터의 액티브층은 서로 다른 평면 상에 배치되는, 표시 장치.
삭제
제1항에 있어서,
상기 비표시 영역의 일부분은 벤딩 영역을 더 포함하고 상기 배선층은 상기 벤딩 영역에 배치되는, 표시 장치.
제4항에 있어서,
상기 배선층은 상기 비표시 영역에서 상기 플렉서블 기판의 일부 상면 및 상기 절연층의 일부 상면에 배치되는, 표시 장치.
제1항에 있어서,
상기 배선층의 상기 배선 영역은 직선 형상으로 형성된, 표시 장치.
제1항에 있어서,
상기 배선층의 상기 배선 영역은 지그-재그(zig-zag) 형상, 사선 형상, 오메가(Ω) 형상, 마름모 형상, 톱니파 형상, 구형파 형상 및 사다리꼴파 형상 중 적어도 하나의 형상으로 형성된 부분을 포함하는, 표시 장치.
삭제
삭제