CN114628456A - 有机发光显示装置 - Google Patents

有机发光显示装置 Download PDF

Info

Publication number
CN114628456A
CN114628456A CN202111470489.5A CN202111470489A CN114628456A CN 114628456 A CN114628456 A CN 114628456A CN 202111470489 A CN202111470489 A CN 202111470489A CN 114628456 A CN114628456 A CN 114628456A
Authority
CN
China
Prior art keywords
layer
display device
active layer
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111470489.5A
Other languages
English (en)
Inventor
卢相淳
金银成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN114628456A publication Critical patent/CN114628456A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种有机发光显示装置，其可以包括第一薄膜晶体管，该第一薄膜晶体管包括由第一材料形成的第一有源层并且包括第一源区，第一沟道区和第一漏区，第一栅极以及第一源极和第一漏极；第二薄膜晶体管，其包括第二有源层，所述第二有源层由第二材料形成并且包括第二源区域，第二沟道区域和第二漏区域，第二栅极电极以及第二源极电极和第二漏极电极；光阻挡层，其与所述第二有源层的下部交叠并形成在与所述第二电容器电极相同的层上；以及第一突起图案和第二突起图案，设置在与所述第一栅极相同的层上并与所述光阻挡层交叠。

Description

有机发光显示装置
技术领域
本公开涉及包括多类型薄膜晶体管的有机发光显示装置，更具体地，涉及其中不同类型的薄膜晶体管设置在单个基板上的有机发光显示装置。
背景技术
近来，随着我们的社会向信息化社会发展，用于可视地表达电信息信号的显示装置的领域已经迅速地发展。相应地，正在开发在薄度、亮度和低功耗方面具有优异性能的各种显示装置。
这种显示装置的具体实例包括液晶显示器(LCD)和电致发光显示装置，例如有机发光显示器(OLED)和量子点发光显示器(QLED)。特别地，电致发光显示装置是具有自发光特性的下一代显示装置，并且与液晶显示器相比，在视角、对比度、响应速度、功耗等方面具有优异的特性。
电致发光显示装置包括用于显示图像的显示区域和邻近显示区域设置的非显示区域。此外，像素区域包括像素电路和发光元件。多个薄膜晶体管位于像素电路中以驱动设置在多个像素中的发光元件。
薄膜晶体管可以根据构成半导体层的材料进行分类。其中，低温多晶硅(LTPS)薄膜晶体管和氧化物半导体薄膜晶体管是最广泛使用的晶体管。同时，正在积极开发其中在同一基板上形成LTPS薄膜晶体管和氧化物半导体薄膜晶体管的电致发光显示装置的技术。
发明内容
本公开的发明人已经认识到，在制造显示装置的方法中，可以通过用不同的半导体形成多个薄膜晶体管来改善像素的工作特性。
因此，为了形成具有不同半导体的多个薄膜晶体管，本公开的发明人发明了一种显示装置，其能够在不同层上形成多个薄膜晶体管的各个半导体的同时减少对半导体元件的损坏。
同时，发现由氧化物半导体形成的薄膜晶体管在外部光的影响下在氧化物半导体元件中具有变化的缺陷。例如，在由氧化物半导体形成的薄膜晶体管中存在通过外部光电流上升的缺陷，从而增加亮度。因此，本公开的目的是提供一种能够减少对由氧化物半导体形成的薄膜晶体管的损坏的显示装置。
本公开的目的不限于上述目的，并且本领域技术人员从以下描述中可以清楚地理解上文未提及的其他目的。
为了实现如上所述的目的，根据本公开的示例性实施方式的有机发光显示装置可以包括基板，该基板包括第一基板、第二基板和设置在第一基板和第二基板之间的无机绝缘层。第一缓冲层可以位于基板上。该有机发光显示装置可以包括第一薄膜晶体管，该第一薄膜晶体管包括由第一材料形成的第一有源层并包括第一源区，第一沟道区和第一漏区，与第一有源层交叠的第一栅极以及电连接到第一有源层的第一源极和第一漏极，第一栅绝缘层插在第一源极和第一漏极之间。该有机发光显示装置可以包括第二薄膜晶体管，该第二薄膜晶体管包括由第二材料形成的第二有源层并且包括第二源区，第二沟道区和第二漏区，与第二有源层交叠的第二栅极电极以及电连接到第二有源层的第二源极电极和第二漏极电极，其中第二栅绝缘层插在第二栅极电极和第二栅极电极之间。有机发光显示装置可以包括存储电容器，该存储电容器包括设置在与第一栅极相同的层上的第一电容器电极，和与第一电容器电极交叠的第二电容器电极，其间插入第一层间绝缘层。有机发光显示装置可以包括与第二有源层的下部交叠并形成在与第二电容器电极相同的层上的光阻挡层。有机发光显示装置可以包括设置在与第一栅极相同的层上并与光阻挡层交叠的第一突起图案和第二突起图案，并且第一突起图案和第二突起图案之间的距离可以大于第二有源层的第二沟道区的宽度。
在另一实施方式中，一种有机发光显示装置可以包括：基板；所述基板上的第一薄膜晶体管，所述第一薄膜晶体管包括由第一材料形成的第一有源层；所述基板上的第二薄膜晶体管，所述第二薄膜晶体管包括：有源层，所述有源层由第二材料形成，并包括源区、沟道区和漏区，所述有源层上的栅绝缘层，以及栅极，所述栅极位于所述栅绝缘层上并与所述有源层交叠；光阻挡层，所述光阻挡层与所述有源层交叠，所述光阻挡层具有位于沟道区下方的第一部分和向上延伸以与所述有源层的至少一部分水平交叠的第二部分。
示例性实施方式的其它详细内容包括在详细描述和附图中。
在根据本公开的示例性实施方式的有机发光显示装置中，光阻挡层可以设置在氧化物半导体层下方以阻挡通过氧化物半导体层的下部引入的光。此外，通过在光阻挡层下形成突起图案，由于突起图案，在设置在突起图案上的光阻挡层上形成侧壁，从而也可以阻挡通过氧化物半导体层的下部入射的光和通过氧化物半导体层的侧表面入射的横向光。因此，通过防止由外部光引起的氧化物半导体元件的变化，可以提供高度可靠的显示装置。
根据本公开的效果不限于以上示例的内容，并且更多的各种效果包括在本说明书中。
附图说明
图1是示出根据本公开的示例性实施方式的包括多类型薄膜晶体管的有机发光显示装置的框图。
图2A和图2B是设置在根据本公开的实施方式的图1所示的有源区AA中的子像素的平面图。
图3是示出根据本公开的示例性实施方式的显示装置中的一个像素驱动电路的电路图。
图4是根据本公开的实施方式的图3的像素发射驱动元件T2的详细电路图。
图5是根据本公开的示例性实施方式的显示装置的截面图。
图6是根据本公开的另一示例性实施方式的显示装置的截面图。
具体实施方式
通过结合附图参考以下详细描述的示例性实施方式，本公开的优点和特征以及实现这些优点和特征的方法将变得清楚。然而，本公开不限于这里公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供示例性实施方式，使得本领域技术人员能够完全理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求的范围来限定。
在附图中示出的用于描述本公开的示例性实施方式的形状、尺寸、比率、角度、数量等仅是示例，并且本公开不限于此。在整个说明书中，相同的附图标记通常表示相同的元件。此外，在本公开的以下描述中，可以省略已知相关技术的详细说明，以避免不必要地模糊本公开的主题。本文使用的术语例如“包括”、“具有”和“由…组成”通常旨在允许添加其它组分，除非该术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何提及可包括复数。
组件被解释为包括普通误差范围，即使没有明确说明。
当使用诸如“上面”、“上方”、“下方”和“靠近”的术语来描述两个部件之间的位置关系时，一个或多个部件可以位于两个部件之间，除非该术语与术语“立即”或“直接”一起使用。
当元件或层设置在另一元件或层“上”时，另一层或另一元件可直接插在另一元件上或其间。
虽然术语“第一”、“第二”等用于描述各种部件，但是这些部件不受这些术语的限制。这些术语仅用于区分一个组件与其它组件。因此，以下将提及的第一部件可以是本公开的技术概念中的第二部件。
在整个说明书中，相同的附图标记通常表示相同的元件。
附图中所示的每个部件的尺寸和厚度是为了便于描述而示出的，并且本公开不限于所示部件的尺寸和厚度。
本公开的各种实施方式的特征可以部分地或全部地彼此粘附或结合，并且可以以技术上各种方式互锁和操作，并且实施方式可以彼此独立地或相关联地执行。
在下文中，将参照附图详细描述本公开的示例性实施方式。
在根据本公开的示例性实施方式的包括多类型薄膜晶体管的有机发光显示装置中，可以在同一基板上形成至少两种类型的薄膜晶体管。多类型薄膜晶体管是指在单个基板上形成的不同类型的薄膜晶体管。这里，作为至少两种类型的薄膜晶体管，可以使用使用多晶硅材料作为有源层的低温多晶硅(LTPS)薄膜晶体管和使用金属氧化物作为有源层的氧化物半导体薄膜晶体管。
在包括根据本公开的示例性实施方式的多类型薄膜晶体管的有机发光显示装置中，使用LTPS的LTPS薄膜晶体管被用作使用多晶硅材料作为有源层的薄膜晶体管。由于多晶硅材料由于其高迁移率(100cm2/Vs或更高)而具有低能耗和优异的可靠性，因此LTPS薄膜晶体管可应用于多路复用器MUX和/或用于驱动元件的选通驱动器，所述多路复用器MUX和/或选通驱动器驱动用于显示元件的薄膜晶体管。即，构成选通驱动器GD的晶体管可以是LTPS薄膜晶体管。优选用作有机发光显示装置中的像素中的驱动薄膜晶体管。
在根据本公开的示例性实施方式的包括多类型薄膜晶体管的有机发光显示装置中，可以使用使用氧化物半导体材料作为有源层的氧化物半导体薄膜晶体管。由于氧化物半导体材料的带隙大于硅材料的带隙，所以电子在截止状态下不通过带隙，因此截止电流低。因此，氧化物半导体薄膜晶体管适用于具有短导通时间和长截止时间的开关薄膜晶体管。此外，由于截止电流小，可以减小辅助电容器的尺寸，使得氧化物半导体薄膜晶体管适合于高分辨率显示装置。
根据本公开的示例性实施方式的包括多类型薄膜晶体管的有机发光显示装置可以通过在同一基板上设置具有不同性质的LPTS薄膜晶体管和氧化物半导体薄膜晶体管来提供改善功能。
图1是示出根据本公开的示例性实施方式的包括多类型薄膜晶体管的有机发光显示装置的框图。
参照图1，有机发光显示装置100包括有机发光显示面板10、选通驱动器11、数据驱动器12、多路复用器(MUX)14和定时控制器13。
定时控制器13控制包括选通驱动器11和数据驱动器12的显示面板驱动电路，用于将输入图像的数据写入有机发光显示面板10的像素P。当有机发光显示面板10进一步包括触摸感测单元时，显示面板驱动电路可以进一步包括触摸感测驱动单元。
在有机发光显示面板10中，多条数据线DL和多条扫描线SL彼此交叉，并且多个像素P以矩阵形式设置。此外，诸如初始化电压线、发光控制信号线、高电位电压线和低电位电压线的各种线可以进一步设置在有机发光显示面板10中。
多个像素P中的每一个是用于实现一种颜色的像素，并且多个像素P可以包括红色像素、绿色像素和蓝色像素。此外，为了提高有机发光显示面板10的亮度和寿命，多个像素P还可以包括白色像素。红色像素、绿色像素和蓝色像素(以及白色像素)形成一组，从而可以实现期望的颜色。
数据驱动器12将从定时控制器13接收的输入图像的数字视频数据DATA每帧转换成模拟数据电压，然后将该数据电压提供给数据线DL。数据驱动器12可使用将数字数据转换为伽马补偿电压的数模转换器(DAC)来输出数据电压。
多路复用器14可以设置在有机发光显示面板10的数据驱动器12和数据线DL之间。多路复用器14可通过将从数据驱动器12经由一个输出通道输出的数据电压进行划分来将数据驱动器12的输出通道的数目减少为N(N是大于或等于2的正整数)。根据有机发光显示装置100的分辨率和用途，可以省略多路复用器14。多路复用器14可以被配置为开关电路，并且该开关电路在定时控制器13的控制下被导通/截止。
选通驱动器11在定时控制器13的控制下输出扫描信号和发光控制信号，并选择通过扫描线SL用数据电压充电的像素P，并调整发光定时。选通驱动器11可以使用移位寄存器来对扫描信号和发光控制信号进行移位，并且顺序地将相应的信号提供给扫描线SL。选通驱动器11的移位寄存器可以使用选通驱动器输入面板(GIP)方法直接形成在有机发光显示面板10的基板上。
定时控制器13从主机系统接收输入图像的数字视频数据DATA和与数字视频数据DATA同步的定时信号。定时信号可以包括垂直同步信号Vsync、水平同步信号Hsync、时钟信号DCLK、数据使能信号DE等。主机系统可以是诸如电视系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机(PC)、家庭影院系统、电话系统等各种电子设备中的任何一种。
定时控制器13可产生用于控制数据驱动器12的操作定时的数据定时控制信号DDC、用于控制多路复用器14的操作定时的MUX选择信号MUX_R、MUX_G和MUX_B，以及用于基于从主机系统接收的定时信号Vsync、Hsync、DCLK和DE来控制选通驱动器11的操作定时的选通定时控制信号GDC。
数据定时控制信号DDC可以包括源起始脉冲SSP、源采样时钟SSC、极性控制信号POL和源输出使能信号SOE等。源起始脉冲SSP控制数据驱动器12的采样起始定时。源采样时钟SSC是用于移位数据采样定时的时钟。极性控制信号POL控制从数据驱动器12输出的数据信号的极性。如果定时控制器13和数据驱动器12之间的信号传输接口是mini-LVDS(低电压差分信令)接口，则可以省略源起始脉冲SSP和源采样时钟SSC。
选通定时控制信号GDC包括选通起始脉冲GSP、选通移位时钟CLK、选通输出使能信号GOE等。在GIP电路的情况下，可以省略选通输出使能信号GOE。在每个帧周期中，在帧周期的起始处产生一次选通起始脉冲GSP，并将其输入到移位寄存器。选通起始脉冲GSP控制在每个帧周期中输出第一块的选通脉冲的起始定时。时钟CLK被输入到移位寄存器以控制移位寄存器的移位定时。选通输出使能信号GOE限定选通脉冲的输出定时。
图2A和图2B是设置在根据本公开的实施方式的图1所示的有源区AA中的子像素的平面图。
有源区AA通过以矩阵形式布置的单位像素显示图像。单位像素由红色(R)、绿色(G)和蓝色(B)子像素组成，或者由红色(R)、绿色(G)、蓝色(B)和白色(W)子像素组成。例如，如图2A所示，红色(R)、绿色(G)和蓝色(B)子像素可以布置在同一假想水平线上的一行中，或者如图2B所示，红色(R)、绿色(G)和蓝色(B)子像素可以布置成彼此间隔开并布置成虚拟三角形结构。单位像素的形状不限于图2A和2B的形状，并且可以以各种方式实现。
图3是示出根据本公开的示例性实施方式的显示装置中的一个像素驱动电路的电路图。子像素SPX包括发光元件EL和像素驱动电路，像素驱动电路包括六个晶体管和一个电容器以向发光元件EL提供驱动电流。图3所示的子像素SPX的等效电路不限于此，并且可以以各种方式实现。
具体地，像素驱动电路包括驱动晶体管T2、第一开关晶体管T1和第三至第六开关晶体管T3至T6，以及一个存储电容器Cst。
驱动晶体管T2包括连接到第一节点N1的栅极节点、连接到第二节点N2的漏极节点以及连接到第三节点N3的源极节点。第一节点N1连接到存储电容器Cst的一个节点，第二节点N2连接到第三开关晶体管T3和第四开关晶体管T4，第三节点N3连接到第一开关晶体管T1和第五开关晶体管T5。驱动晶体管T2的源极节点电连接到有机发光元件。驱动晶体管T2可以被称为像素发光驱动元件。
具体地，驱动晶体管T2的源极节点连接到第五开关晶体管T5的漏极节点和第三节点N3。此外，驱动晶体管T2电连接到有机发光元件的阳极。
驱动晶体管T2的漏极节点连接到通过第四晶体管T4提供高电位电压VDDEL的高电位电压线。因此，在发光周期期间，驱动晶体管T2通过经由第四晶体管T4接收高电位电压VDDEL而导通，并向发光元件EL提供驱动电流。
第一开关晶体管T1包括连接到提供第二扫描信号Scan2的第二扫描信号线的栅极节点、连接到提供数据电压Data的数据线的漏极节点以及连接到第三节点N3的源极节点。第一开关晶体管T1由第二扫描信号Scan2导通或截止。第一开关晶体管T1导通并将数据电压Data提供给第三节点N3。
第三开关晶体管T3包括连接到提供第一扫描信号Scan1的第一扫描信号线的栅极节点、连接到第二节点N2的漏极节点，以及连接到第一节点的源极节点。第三开关晶体管T3可以导通，并且二极管连接驱动晶体管T2的栅极节点和漏极节点，从而感测驱动晶体管T2的阈值电压。
第四开关晶体管T4包括：栅极节点，其连接到提供第n发光控制信号EM[n]的第n发光控制信号线；漏极节点，其连接到高电位电压线；以及源极节点，其连接到第二节点N2。第四开关晶体管T4由第n发光控制信号EM[n]导通，并将高电位电压VDDEL提供给驱动晶体管T2的漏极节点。
因此，第四开关晶体管T4向驱动晶体管T2的漏极节点提供高电位电压VDDEL，使得驱动晶体管T2的漏源电流(在下文中，称为Ids)流向发光元件EL。因此，驱动晶体管T2可以通过根据数据电压Data调节提供给发光元件EL的电流量来呈现灰度。
第五开关晶体管T5包括：栅极节点，其连接到提供第n-1发光控制信号EM[n-1]的第n-1发光控制信号线；漏极节点，其连接到第三节点N3；以及源极节点，其连接到第四节点N4。为了通过存储电容器Cst的耦合效应对驱动晶体管T2的阈值电压进行采样，第五开关晶体管T5导通，并将第三节点N3的数据电压Data提供给第四节点N4。此外，当发光元件EL发光时，第五开关晶体管T5导通并向发光元件EL提供驱动电流。
第六开关晶体管T6包括：栅极节点，其连接到向其提供第一扫描信号Scan1的第二扫描信号线；源极节点，其连接到向其提供初始化电压Vini的初始化电压线；以及漏极节点，其连接到第四节点N4。
第六开关晶体管T6由第一扫描信号Scan1导通，并将初始化电压Vini提供给第四节点N4，从而使发光元件EL的阳极放电。
存储电容器Cst连接到第一节点N1和第四节点N4，并存储施加到驱动晶体管T2的栅极节点的电压。
存储电容器Cst电连接到第一节点N1和第四节点N4，并存储提供给驱动晶体管T2的栅极节点的电压和提供给发光元件EL的阳极的电压之间的差。
在下文中，将详细描述驱动晶体管T2的结构。
图4是根据本公开的实施方式的图3的像素发射驱动元件T2的详细电路图。
根据此处的示例性实施方式，因为需要允许驱动电流供应性能和低灰度呈现的S因子特性，所以驱动晶体管T2可以通过如图4所示并联连接两个晶体管来设计。因此，可以极大地提高子像素SPX的驱动性能。
在本公开中，如图3所示，描述了每个子像素SPX包括有机发光元件、第一至第六晶体管T1至T6和存储电容器Cst，但是本公开不限于此。例如，在根据本公开的示例性实施方式的显示装置中，每个子像素SPX可以包括发光元件、第一至第七晶体管T1至T7和存储电容器Cst。
图5是根据本公开的示例性实施方式的显示装置的截面图。
参考图5，根据本公开的示例性实施方式的显示装置100可以包括基板110、第一缓冲层111、第一薄膜晶体管120、第二薄膜晶体管130、存储电容器140、第一栅绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅绝缘层115、第二层间绝缘层116、第一平坦化层117、第二平坦化层118、第一电极170、连接电极150、堤状物180、辅助电极160、间隔物190、发光结构200、第二电极210以及封装单元220a、220b和220c。
基板110可支撑显示装置100的各种组件。基板110可以由具有柔性的玻璃或塑料材料形成。当基板110由塑料材料形成时，其可以由例如聚酰亚胺(PI)形成。当基板110由聚酰亚胺(PI)形成时，在由玻璃形成的支撑基板设置在基板110下方的情况下进行显示装置制造工艺，并且在显示装置制造工艺完成之后，可以释放支撑基板。而且，在释放支撑基板之后，用于支撑基板110的背板可以设置在基板110下方。
当基板110由聚酰亚胺(PI)形成时，湿气透过由聚酰亚胺(PI)形成的基板110到达第一薄膜晶体管120或发光结构200，使得显示装置100的性能可能降低。根据本公开的示例性实施方式的显示装置100可以由双聚酰亚胺(PI)形成，以防止显示装置100的性能由于湿气渗透而劣化。并且，通过在两个聚酰亚胺(PI)之间形成无机层，可以阻止水分组分穿过下层聚酰亚胺(PI)，从而可以提高产品性能可靠性。
此外，当在两个聚酰亚胺(PI)之间形成无机层时，在较低聚酰亚胺PI中充电的电荷形成反偏压，这可能影响第一薄膜晶体管120。因此，需要形成单独的金属层以阻挡聚酰亚胺(P1)中带电的电荷。然而，在根据本公开的示例性实施方式的显示装置100中，可通过在两个聚酰亚胺P1之间形成无机层来阻挡在下聚酰亚胺P1中充电的电荷，从而可提高产品可靠性。此外，由于可以省略形成金属层以阻挡聚酰亚胺(PI)中带电的电荷的工艺，因此可以允许工艺简化并且可以降低生产成本。
在使用聚酰亚胺(PI)作为基板110的柔性显示装置的产品中，确保环境可靠性性能和面板的性能可靠性是非常重要的。
根据本公开的示例性实施方式的显示装置100可以通过使用双聚酰亚胺(PI)作为基板来实现用于确保产品的环境可靠性性能的结构。例如，如图5所示，显示装置100的基板110可以包括第一聚酰亚胺层110a、第二聚酰亚胺层110c和形成在第一聚酰亚胺层110a和第二聚酰亚胺层110c之间的无机绝缘层110b。在电荷在第一聚酰亚胺层110a中带电的情况下，无机绝缘层110b可用于阻止电荷通过第二聚酰亚胺层110c影响第一薄膜晶体管120。此外，形成在第一聚酰亚胺层110a和第二聚酰亚胺层110c之间的无机绝缘层110b可用于阻挡水分组分穿过并渗透第一聚酰亚胺层110a。
无机绝缘层110b可以由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层形成。在根据本公开的示例性实施方式的显示装置100中，无机绝缘层110b可以由氧化硅(SiOx)材料形成。例如，无机绝缘层110b可以由二氧化硅材料(硅石或二氧化硅：SiO2)。然而，本公开不限于此，并且无机绝缘层110b可以由二氧化硅(SiO2)和氮化硅(SiNx)的双层形成。
第一缓冲层111可以形成在基板110的整个表面上。第一缓冲层111可以由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层形成。第一缓冲层111可以改善形成在第一缓冲层111上的层与基板110之间的粘附性，并且阻挡碱性组分等从基板110泄漏。此外，第一缓冲层111不是必要部件，并且可以基于基板110的类型和材料、薄膜晶体管的结构和类型等而被省略。
根据本公开的示例性实施方式，第一缓冲层111可以形成为其中交替形成二氧化硅(SiO2)和氮化硅(SiNx)的多层。具体地，第一缓冲层111可以由(n+1)层形成。这里，n表示包括0的偶数，例如0、2、4、6或8。因此，当n＝0时，第一缓冲层111形成为单层。此外，第一缓冲层111可以是氮化硅(SiNx)或氧化硅(SiOx)。当n＝2时，第一缓冲层111可以形成为三层。当第一缓冲层111形成为三层时，其上层和下层可以是氧化硅(SiOx)，并且其设置在上层和下层之间的中间层可以是氮化硅(SiNx)。并且，当n＝4时，第一缓冲层111可以由五组层形成。当第一缓冲层111由五层形成时，如图5所示，可以在基板110上形成1-a缓冲层111a。此外，缓冲层111a可以由二氧化硅(SiO2)材料形成。此外，1-b缓冲层111b可以由氮化硅(SiNx)材料形成，并且可以设置在1-a缓冲层111a上。此外，1-c缓冲层111c可以由二氧化硅(SiO2)材料形成，并且可以设置在1-b缓冲层111b上。此外，1-d缓冲层111d可以由氮化硅(SiNx)材料形成，并且可以设置在1-c缓冲层111c上。此外，1-e缓冲层111e可以由二氧化硅(SiO2)材料形成，并且可以设置在1-d缓冲层111d上。这样，当n是大于或等于2的偶数时，第一缓冲层111可以形成为多层，其中交替形成氧化硅(SiOx)和氮化硅(SiNx)。此外，由多层形成的第一缓冲层111的最上层和最下层可以由氧化硅(SiOx)材料形成。例如，由多个层形成的第一缓冲层111可以包括与第一薄膜晶体管120的第一有源层121接触的上层、与基板110接触的下层，以及位于上层和下层之间的中间层。此外，上层和下层可以由氧化硅(SiOx)材料形成。此外，由多层形成的第一缓冲层111的上层可以形成为比下层和中间层的厚度厚。在由多个层形成的第一缓冲层111中，与第一薄膜晶体管120的第一有源层121接触的上层的厚度可以大于第一缓冲层111的下层和中间层的厚度。例如，当第一缓冲层111是如图5所示的五层时，与第一有源层121接触的1-e缓冲层111e可以是上层。此外，与基板110接触的缓冲层111a可以是下层。此外，设置在1-a缓冲层111a和1-e缓冲层111e之间的1-b缓冲层111b，1-c缓冲层111c和1-d缓冲层111d可以是中间层。这里，作为上层的1-e缓冲层111e的厚度可以大于作为下层的1-a缓冲层111a的厚度和作为中间层的1-b缓冲层111b、1-c缓冲层111c和1-d缓冲层111d中的每一个的厚度。更具体地，1-e缓冲层111e可以具有
Figure BDA0003391791690000111
的厚度，并且1-a缓冲层111a可以具有
Figure BDA0003391791690000112
的厚度。此外，1-b缓冲层111b、1-c缓冲层111c和1-d缓冲层111d可以各自具有
Figure BDA0003391791690000113
的厚度。
此外，在由多个层形成的第一缓冲层111中，除了与第一薄膜晶体管120的第一有源层121接触的上层之外的多个其余层可以都具有相同的厚度。例如，除了与第一有源层121接触的1-e缓冲层111e之外，1-a缓冲层111a、1-b缓冲层111b、1-c缓冲层111c和1-d缓冲层111d可以具有相同的厚度。
第一薄膜晶体管120可以设置在第一缓冲层111上。第一薄膜晶体管120可以包括第一有源层121、第一栅极124、第一源极122和第一漏极123。这里，根据像素电路的设计，第一源极122可以是漏极、第一漏极123可以是源极。第一薄膜晶体管120的第一有源层121可以设置在第一缓冲层111上。
第一有源层121可以包括低温多晶硅(LTPS)。由于多晶硅材料具有高迁移率(100cm2/Vs或更高)，因此其具有低能耗和优异的可靠性，因此可应用于驱动显示装置的薄膜晶体管的驱动元件的多路复用器(MUX)和/或选通驱动器，并可用作根据本实施方式的显示装置中的驱动薄膜晶体管的有源层。然而，本公开不限于此。例如，根据显示装置的特性，它可以用作开关薄膜晶体管的有源层。通过在第一缓冲层111上沉积非晶硅(a-Si)材料并执行脱氢工艺和结晶工艺来形成多晶硅，并且可以通过图案化多晶硅来形成第一有源层121。第一有源层121可以包括当驱动第一薄膜晶体管120时在其中形成沟道的第一沟道区121a，以及在第一沟道区121a的两侧上的第一源区121b和第一漏区121c。第一源区121b表示第一有源层121的连接到第一源极122的部分，而第一漏区121c表示第一有源层121的连接到第一漏极123的部分。第一源区121b和第一漏区121c可以通过第一有源层121的离子掺杂(杂质掺杂)形成。第一源区121b和第一漏区121c可以通过在多晶硅材料上执行离子掺杂来形成，并且第一沟道区121a可以指未被离子掺杂并且被保留为多晶硅材料的部分。
第一栅绝缘层112可以设置在第一薄膜晶体管120的第一有源层121上。第一栅绝缘层112可由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层形成。可以在第一栅绝缘层112中形成用于将第一薄膜晶体管120的第一源极122和第一漏极123分别连接到第一薄膜晶体管120的第一有源层121的第一源区121b和第一漏区121c的接触孔。
第一薄膜晶体管120的第一栅极124和存储电容器140的第一电容器电极141可以设置在第一栅绝缘层112上。
第一栅极124和第一电容器电极141可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)中的任一种或它们的合金构成的单层或多层。第一栅极124可以形成在第一栅绝缘层112上以与第一薄膜晶体管120的第一有源层121的第一沟道区121a交叠。基于显示装置100的驱动特性以及薄膜晶体管的结构和类型，可以省略第一电容器电极141。第一栅极124和第一电容器电极141可以通过相同的工艺形成。此外，第一栅极124和第一电容器电极141可以由相同的材料形成，并且可以形成在同一层上。
第一层间绝缘层113可以设置在第一栅绝缘层112、第一栅极124和第一电容器电极141上。第一层间绝缘层113可以由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层形成。可以在第一层间绝缘层113中形成用于暴露第一薄膜晶体管120的第一有源层121的第一源区121b和第一漏区121c的接触孔。
存储电容器140的第二电容器电极142可以设置在第一层间绝缘层113上。第二电容器电极142可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)中的任一种或它们的合金构成的单层或多层。第二电容器电极142可以形成在第一层间绝缘层113上以与第一电容器电极141交叠。此外，第二电容器电极142可以由与第一电容器电极141相同的材料形成。基于显示装置100的驱动特性以及薄膜晶体管的结构和类型，可以省略第二电容器电极142。
第二缓冲层114可以设置在第一层间绝缘层113和第二电容器电极142上。第一缓冲层114可以由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层形成。在第二缓冲层114中，可以形成用于暴露第一薄膜晶体管120的第一有源层121的第一源区121b和第一漏区121c的接触孔。此外，可以形成用于暴露存储电容器140的第二电容器电极142的接触孔。
第二薄膜晶体管130的第二有源层131可以设置在第二缓冲层114上。第二薄膜晶体管130可以包括第二有源层131、第二栅绝缘层115、第二栅极134、第二源极132和第二漏极133。这里，根据像素电路的设计、第二源极132可以是漏极、第二漏极133可以是源极。
第二有源层131可以包括当驱动第二薄膜晶体管130时在其中形成沟道的第二沟道区131a，以及在第二沟道区131a的两侧上的第二源区131b和第二漏区131c。第二源区131b可以指第二有源层131的连接到第二源极132的部分，而第二漏区131c可以指第二有源层131的连接到第二漏极133的部分。
第二有源层131可以由氧化物半导体形成。由于与硅材料相比，氧化物半导体材料具有较大的带隙，所以电子在截止状态下不会穿过带隙，因此截止电流较低。因此，包括由氧化物半导体形成的有源层的薄膜晶体管可以适用于具有短导通时间和长截止时间的开关薄膜晶体管，但不限于此。根据显示装置的特性，其可以用作驱动薄膜晶体管。并且，由于截止电流小，所以可以减小辅助电容器的尺寸，这适合于高分辨率显示装置。例如，第二有源层131可以由金属氧化物形成，例如可以由诸如铟镓锌氧化物(IGZO)等的各种金属氧化物形成。假设第二薄膜晶体管130的第二有源层131由各种金属氧化物中的IGZO形成，则对基于IGZO层形成第二薄膜晶体管130的第二有源层131进行描述，但是本公开不限于此。第二薄膜晶体管130的第二有源层131可以由诸如IZO(铟锌氧化物)、IGTO(铟镓锡氧化物)或IGO(铟镓氧化物)的另一金属氧化物形成。
第二有源层131可以通过在第二缓冲层114上沉积金属氧化物，执行用于稳定的热处理工艺，然后对金属氧化物进行图案化。
绝缘材料层和金属材料层131可以顺序地形成在基板的整个表面上，并且可以在金属材料层上形成光致抗蚀剂图案。
可以使用PECVD方法形成绝缘材料层，并且可以使用溅射方法形成金属材料层。
可以通过使用光刻胶图案PR作为掩模湿法蚀刻金属材料层来形成第二栅极134。作为用于蚀刻金属材料层的湿蚀刻剂，可以使用选择性地蚀刻构成金属材料层的钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)或其合金并且不蚀刻绝缘材料层的材料。
第二栅绝缘层115可以通过使用光刻胶图案PR和第二栅极134作为掩模干法蚀刻绝缘材料层来形成。
通过干法蚀刻工艺，可以蚀刻绝缘材料层以在第二有源层131上形成第二栅绝缘层115的图案。此外，通过干法蚀刻工艺，由图案化的第二栅绝缘层115暴露的第二有源层131的一部分可以是导电的。
可以形成第二有源层131，其包括与其中形成第二栅极134的区域对应的不导电的第二沟道区131a，以及在第二有源层131的两端导电的第二源区131b和第二漏区131c。
由于导电的第二有源层131的第二源区131b和第二漏区131c的电阻降低时，可以改善第二薄膜晶体管130的元件性能，并且因此，可以获得可以改善根据本公开的示例性实施方式的显示装置100的可靠性的效果。
第二有源层131的第二沟道区131a可设置成与第二栅极134交叠。此外，第二有源层131的第二源区131b和第二漏区131c可以设置在第二沟道区131a的两侧。另外，第二栅绝缘层115可以设置在第二栅极134和第二有源层131之间。此外，第二栅绝缘层115可设置成与第二栅极134和第二有源层131的第二沟道区131a交叠。
当使用光刻胶图案PR作为掩模蚀刻绝缘材料层和金属材料层时，第二栅绝缘层115和第二栅极134可以以相同的图案形成。第二栅绝缘层115可以设置在第二有源层131上。第二栅绝缘层115可由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层组成。第二栅绝缘层115可经图案化以与第二有源层131的第二沟道区131a交叠。第二栅极134可以设置在第二栅绝缘层114上。第二栅极134可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)中的任一种或它们的合金构成的单层或多层。第二栅极电极134可经图案化以与第二有源层131及第二栅绝缘层115交叠。第二栅极电极134可经图案化以与第二有源层131的第二沟道区131a交叠。此外，第二栅绝缘层115可经图案化以与第二有源层131的第二沟道区131a交叠。因此，第二栅极134和第二栅绝缘层115可以与第二有源层131的第二沟道区131a交叠。第二层间绝缘层116可以设置在第二缓冲层114、第二有源层131和第二栅极134上。可以在第二层间绝缘层116中形成用于暴露第一薄膜晶体管120的第一有源层121和第二薄膜晶体管130的第二有源层131的接触孔。例如，可以在第二层间绝缘层116中形成用于暴露第一薄膜晶体管120中的第一有源层121的第一源区121b和第一漏区121c的接触孔。此外，可以在第二层间绝缘层116中形成用于暴露第二薄膜晶体管130中的第二有源层131的第二源区131b和第二漏区131c的接触孔。第二层间绝缘层116可以由氮化硅(SiNx)或氧化硅(SiOx)的单层或其多层组成。
在第二层间绝缘层116上，可以设置连接电极150、第一薄膜晶体管120的第一源极122和第二漏极123，以及第二薄膜晶体管130的第二源极132和第二漏极133。
第一薄膜晶体管120的第一源极122和第一漏极123可以通过形成在第一栅绝缘层112、第一层间绝缘层113、第二缓冲层114和第二层间绝缘层116中的接触孔连接到第一薄膜晶体管120的第一有源层121。因此，第一薄膜晶体管120的第一源极122可以通过在第一栅绝缘层112、第一层间绝缘层113、第二缓冲层114和第二层间绝缘层116中形成的接触孔连接到第一有源层121的第一源区121b。此外，第一薄膜晶体管120的第一漏极123可以通过形成在第一栅绝缘层112、第一层间绝缘层113、第二缓冲层114和第二层间绝缘层116中的接触孔连接到第一有源层121的第一漏区121c。
此外，连接电极150可以电连接到第二薄膜晶体管130的第二漏极133。此外，连接电极150可以通过在第二缓冲层114和第二层间绝缘层116中形成的接触孔电连接到存储电容器140的第二电容器电极142。因此，连接电极150可用于电连接存储电容器140的第二电容器电极142和第二薄膜晶体管130的第二漏极133。
此外，第二薄膜晶体管130的第二源极132和第二漏极133可以通过在第二层间绝缘层116中形成的接触孔连接到第二有源层131。因此，第二薄膜晶体管130的第二源极132可以通过在第二层间绝缘层116中形成的接触孔连接到第二有源层131的第二源区131b，并且第二薄膜晶体管130的第二漏极133可以通过在第二层间绝缘层116中形成的接触孔连接到第二有源层131的第二漏区131c。
连接电极150、第一薄膜晶体管120的第一源极122和第二漏极123，以及第二薄膜晶体管130的第二源极132和第二漏极133可以通过相同的工艺形成。此外，连接电极150、第一薄膜晶体管120的第一源极122和第二漏极123，以及第二薄膜晶体管130的第二源极132和第二漏极133可以由相同的材料形成。连接电极150、第一薄膜晶体管120的第一源极122和第二漏极123，以及第二薄膜晶体管130的第二源极132和第二漏极133可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)中的任一种或它们的合金构成的单层或多层。例如，连接电极150、第一薄膜晶体管120的第一源极122和第二漏极123，以及第二薄膜晶体管130的第二源极132和第二漏极133可以具有由导电金属材料形成的钛(Ti)/铝(Al)/钛(Ti)的三层结构，但是本公开不限于此。
连接电极150可以与第二薄膜晶体管130的第二漏极133整体形成并连接到其上。
第一平坦化层117可以设置在连接电极150、第一薄膜晶体管120的第一源极122和第二漏极123、第二薄膜晶体管130的第二源极132和第二漏极133以及第二层间绝缘层116上。如图5所示，可以在第一平坦化层117中形成用于暴露第二漏极133的接触孔，但不限于此。例如，可以在第一平坦化层117中形成用于暴露第二薄膜晶体管130的第二源极132的接触孔。或者，可以在第一平坦化层117中形成用于暴露电连接到第二薄膜晶体管130的第二漏极133的连接电极150的接触孔。第一平坦化层117可以是用于平坦化和保护第一薄膜晶体管120和第二薄膜晶体管130的上部的有机材料层。例如，平坦化层118可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂的有机材料形成。
辅助电极160可以设置在第一平坦化层117上。此外，辅助电极160可以通过第一平坦化层117的接触孔连接到第二薄膜晶体管130的第二漏极133。辅助电极160可用于电连接第二薄膜晶体管130和第一电极170。辅助电极160可以形成为由钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)和钕(Nd)中的任一种或它们的合金构成的单层或多层。辅助电极160可以由与第二薄膜晶体管130的第二源极132和第二漏极133相同的材料形成。
第二平坦化层118可以设置在辅助电极160和第一平坦化层117上。此外，如图5所示，可以在第二平坦化层118中形成用于暴露辅助电极160的接触孔。第二平坦化层118可以是用于平坦化第一薄膜晶体管120和第二薄膜晶体管130的上部的有机材料层。例如，第二平坦化层118可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂的有机材料形成。
第一电极170可以设置在第二平坦化层118上。第一电极170可以通过形成在第二平坦化层118中的接触孔电连接到辅助电极160。因此，第一电极170可以通过经由形成在第二平坦化层118中的接触孔连接到辅助电极160而电连接到第二薄膜晶体管130。
第一电极170可以形成为包括透明导电层和具有高反射效率的不透明导电层的多层结构。透明导电层可以由具有相对大的功函数值的材料形成，例如氧化铟锡(ITO)或氧化铟锌(IZO)。此外，不透明导电层可以具有包括Al、Ag、Cu、Pb、Mo和Ti或其合金的单层或多层结构。例如，第一电极170可以形成为透明导电层、不透明导电层和透明导电层顺序堆叠的结构。然而，本公开不限于此，并且还可以形成其中透明导电层和不透明导电层顺序堆叠的结构。
由于根据本公开的示例性实施方式的显示装置100是顶部发射显示装置，所以第一电极170可以是阳极。当显示装置100是底部发光显示装置时，设置在第二平坦化层118上的第一电极170可以是阴极。
堤部180可以设置在第一电极170和第二平坦化层118上。可以在堤部180中形成用于暴露第一电极170的开口。堤部180可以限定显示装置100的发光区域，因此可以被称为像素限定层。间隔部190可以进一步设置在堤部180上。此外，包括发光层的发光结构200可以进一步设置在第一电极170上。
发光结构200可以通过在第一电极170上按顺序或相反顺序堆叠空穴层、发光层和电子层来形成。此外，发光结构200可以包括彼此面对的第一发光结构和第二发光结构，其间插入有电荷产生层。在这种情况下，第一和第二发光结构中的任一个的发光层产生蓝光，而第一和第二发光结构中的另一个的发光层产生黄-绿光，从而可以通过第一和第二发光结构产生白光。由发光结构200产生的白光可以入射到位于发光结构200上的滤色器(未示出)上以实现彩色图像。此外，可以通过在没有单独的滤色器的情况下产生对应于每个发光结构200中的每个子像素的彩色光来实现彩色图像。即，红色(R)子像素的发光结构200可产生红光，绿色(G)子像素的发光结构200可产生绿光，蓝色(B)子像素的发光结构200可产生蓝光。
第二电极210可以进一步设置在发光结构200上。第二电极210可以设置在发光结构200上，以面对第一电极170，发光结构200插入其间。在根据本公开的示例性实施方式的显示装置100中，第二电极210可以是阴极。用于抑制湿气渗透的封装单元220a、220b和220c可以进一步设置在第二电极210上。
封装单元220a、220b和220c可以包括第一无机封装层220a、第二有机封装层220b和第三无机封装层220c。封装单元220a、220b和220c的第一无机封装层220a可以设置在第二电极210上。此外，第二有机密封层220b可以设置在第一无机密封层220a上。此外，第三无机封装层220c可以设置在第二有机封装层220b上。封装单元220a、220b和220c的第一无机封装层220a和第三无机封装层220c可以由诸如氮化硅(SiNx)或氧化硅(SiOx)的无机材料形成。封装单元220a、220b和220c的第二有机封装层220b可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂和聚酰亚胺树脂的有机材料形成。
图6是根据本公开的另一示例性实施方式的显示装置的截面图。
将结合图5对其进行描述，并且将省略或简要描述多余的描述。例如，基板110、第一缓冲层111、第一栅绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅绝缘层115、第二层间绝缘层116、第一平坦化层117、第二平坦化层118、连接电极150、辅助电极160、第一电极170、堤部180、间隔部190、发光结构200、第二电极210、封装单元220a、220b和220c，第一薄膜晶体管120和第二薄膜晶体管130基本上相同。因此，将省略或简要描述与图5基本相同的图6的组件的冗余描述。
参照图6，根据本公开的另一示例性实施方式的显示装置100可包括基板110、第一缓冲层111、第一薄膜晶体管120、第二薄膜晶体管130、第一栅绝缘层112、第一层间绝缘层113、第二缓冲层114、第二栅绝缘层115、第二层间绝缘层116、第一平坦化层117、第二平坦化层118、存储电容器140、光阻挡层310、突起图案320、连接电极150、堤部180、辅助电极160、第一电极170、间隔部190、发光结构200、第二电极210以及封装单元220a、220b和220c。此外，第一薄膜晶体管120的第一有源层121可以由LTPS形成，第二薄膜晶体管130的第二有源层131可以由氧化物半导体形成。
根据本公开的示例性实施方式的显示装置100还可以在与第二薄膜晶体管130的第二有源层131交叠的区域中包括光阻挡层310，以阻挡能够改变由氧化物半导体形成的第二薄膜晶体管130的第二有源层131的特性的外部光，和/或从发光结构200折射并入射的光。在形成存储电容器140的第二电容器电极142的工艺中，光阻挡层310可以与存储电容器140的第二电容器电极142一起形成。在一种实施方式中，光阻挡层310包括位于第二薄膜晶体管130的有源层131下方的第一部分和向上延伸以与有源层131的至少一部分水平交叠的第二部分，使得可以阻挡外部光。
突起图案320还可以包括在光阻挡层310下面与光阻挡层310交叠的区域中。突起图案320可以包括第一突起图案321和与第一突起图案321间隔开的第二突起图案322。第一突起图案321和第二突起图案322可以在形成第一薄膜晶体管120的第一栅极124的工艺中一起形成。也就是说，在形成存储电容器140的第一电容器电极141的工艺中，可以一起形成第一突起图案321和第二突起图案322。第一突起图案321与第二突起图案322之间的距离可形成为大于第二有源层131的第二沟道区131a的宽度。也就是说，第一突起图案321和第二突起图案322可以形成为不与第二有源层131的第二沟道区131a交叠。例如，第一突起图案321可以形成为与第二有源层131的第二源区131b或第二漏区131c交叠。此外，第二突起图案322可形成为与第二有源层131的第二漏区131c或第二源区131b交叠。
由于第一突起图案321和第二突起图案322、依次形成在第一突起图案321和第二突起图案322上的第一层间绝缘层113和/或对应于第一突起图案321和第二突起图案322的光阻挡层310的部分，可以在第二有源层131的方向上形成类似于第一突起图案321和第二突起图案322的形状的台阶。例如，第一层间绝缘层113的一部分可以设置在第一栅绝缘层112上，沿着第一突起图案321或第二突起图案322的侧表面延伸并且设置在第一突起图案321或第二突起图案322的顶表面上形成台阶状。光阻挡层310可以包括设置在第二有源层131下方的第一部分和向上延伸以与第二有源层131的沟道区131a水平交叠的第二部分。光阻挡层310的第一部分和第二部分可以以台阶状设置在第一层间绝缘层113的一部分上，在一个实施方式中，也可以沿着第一层间绝缘层113形成台阶状。参照图6，光阻挡层310还可以包括从第一部分的另一端向上延伸的第三部分，使得光阻挡层310的第一部分、第二部分和第三部分形成凹陷状或凹槽。由于在光阻挡层310中形成台阶，所以光阻挡层310可以阻挡通过第二有源层131的下部和侧表面入射到第二有源层131的第二沟道区131a上的外部光，和/或从发光结构200发射的光。
此外，如图6所示，第二下缓冲层114a可以形成在光阻挡层310上，并且可以形成有凹部或凹槽。第二有源层131的沟道区131a可以设置在凹部的底面上，使得光阻挡层310与第二有源层131的沟道区131a的侧面水平交叠。源区131b或漏区131c的至少一者或二者可以从沟道区131a(在凹部的底表面处)延伸到下缓冲层114a的顶表面。
光阻挡层310可以电连接到第二电容器电极142。可以在光阻挡层310中充入电荷。为了阻止在光阻挡层310中充电的电荷转移到第二薄膜晶体管130的第二有源层131，优选第二缓冲层114由多层形成。当第二缓冲层114由多层形成时，与第二有源层131接触的第二缓冲层114的最上层可以由具有低氢含量的氧化硅(SiOx)材料形成。例如，第二缓冲层114的最上层可以由二氧化硅(SiO2)材料形成。此外，具有高绝缘性能的至少一个氮化硅(SiNx)材料层可以设置在由氧化硅(SiOx)材料形成的最上层和光阻挡层310之间。例如，如图5所示，当第二缓冲层114形成为双层时，第二缓冲层114可以包括设置在光阻挡层310上的第二下缓冲层114a和设置在第二下缓冲层114b上的第二上缓冲层114b。与第二有源层131的下表面直接接触的第二上缓冲层114b可以具有比第二下缓冲层114a相对低的氢含量。此外，设置在光阻挡层310和第二上缓冲层114b之间的第二下缓冲层114a可以具有比第二上缓冲层114b更高的绝缘特性。与第二薄膜晶体管130的第二有源层131直接接触的第二缓冲层114的第二上缓冲层114b可以由氧化硅(SiOx)形成。例如，第二上缓冲层114b可以由二氧化硅(SiO2)形成。此外，设置在第二上缓冲层114b和光阻挡层310之间的第二下缓冲层114a可以由氮化硅(SiNx)形成。
如上所述，由于第一突起图案321和第二突起图案322形成在光阻挡层310之下，因此在光阻挡层中形成对应于第一突起图案321和第二突起图案322的台阶。并且，由于这些台阶，可以阻挡通过第二有源层131的下部和侧表面入射到第二有源层131的第二沟道区131a上的外部光和/或从发光结构200发射的光。因此，通过防止氧化物半导体元件由于光的变化，可以提供高度可靠的显示装置。
虽然已经参照附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式来实现。因此，提供本公开的示例性实施方式仅用于说明目的，而不旨在限制本公开的技术概念。本发明的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是说明性的，而不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且其等同范围内的所有技术概念应被解释为落入本公开的范围内。
相关申请的交叉引用
本申请要求于2020年12月11日在大韩民国提交的韩国专利申请No.10-2020-0173032的权益和优先权，其全部内容通过引用结合到本申请中。

Claims (26)

1.一种有机发光显示装置，所述有机发光显示装置包括：
基板，所述基板包括第一基板、第二基板和设置在所述第一基板和所述第二基板之间的无机绝缘层；
所述基板上的第一缓冲层；
第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层、第一栅极以及第一源极和第一漏极，所述第一有源层由第一材料形成并且包括第一源区、第一沟道区和第一漏区，所述第一栅极与所述第一有源层交叠，第一栅绝缘层插置在所述第一栅极与所述第一有源层之间，所述第一源极和所述第一漏极电连接到所述第一有源层；
第二薄膜晶体管，所述第二薄膜晶体管包括第二有源层、第二栅极以及第二源极和第二漏极，所述第二有源层由第二材料形成并且包括第二源区、第二沟道区和第二漏区，所述第二栅极与所述第二有源层交叠，第二栅绝缘层插置在所述第二栅极与所述第二有源层之间，所述第二源极和所述第二漏极电连接到所述第二有源层；
存储电容器，所述存储电容器包括设置在与所述第一栅极相同的层上的第一电容器电极，以及与所述第一电容器电极交叠的第二电容器电极，且在所述第一电容器电极和所述第二电容器电极之间插置有第一层间绝缘层；
光阻挡层，所述光阻挡层与所述第二有源层的下部交叠并形成在与所述第二电容器电极相同的层上；以及
第一突起图案和第二突起图案，所述第一突起图案和所述第二突起图案设置在与所述第一栅极相同的层上并与所述光阻挡层交叠，
其中，所述第一突起图案和所述第二突起图案之间的距离大于所述第二有源层的第二沟道区的宽度。
2.根据权利要求1所述的有机发光显示装置，所述有机发光显示装置还包括：第二缓冲层，所述第二缓冲层设置在所述光阻挡层和所述第二有源层之间，并且所述第二缓冲层由包括氧化硅(SiOx)层和氮化硅(SiNx)层的多个层形成。
3.根据权利要求2所述的有机发光显示装置，其中，与所述第二有源层接触的所述第二缓冲层的最上层是氧化硅(SiOx)层，并且至少一个氮化硅(SiNx)层设置在所述最上层和所述光阻挡层之间。
4.根据权利要求2所述的有机发光显示装置，其中，所述第二缓冲层包括第二上缓冲层和第二下缓冲层，
其中，所述第二上缓冲层是氧化硅(SiOx)层，并且所述第二下缓冲层是氮化硅(SiNx)层。
5.根据权利要求4所述的有机发光显示装置，其中，所述第二上缓冲层由二氧化硅(SiO2)形成。
6.根据权利要求2所述的有机发光显示装置，其中，所述第一薄膜晶体管的所述第一有源层位于所述第一缓冲层上，
所述第一栅绝缘层位于所述第一有源层和所述第一缓冲层上，
所述第一薄膜晶体管的第一栅极和所述存储电容器的第一电容器电极位于所述第一栅绝缘层上，
所述第一层间绝缘层在所述第一栅极和所述第一电容器电极上，
所述存储电容器的所述第二电容器电极与所述第一电容器电极交叠，并且与所述第二有源层交叠的所述光阻挡层位于所述第一层间绝缘层上，
所述第二缓冲层位于所述第二电容器电极、所述光阻挡层和所述第一层间绝缘层上，
所述第二薄膜晶体管的所述第二有源层位于所述第二缓冲层上，
所述第二栅绝缘层位于所述第二有源层上，
所述第二薄膜晶体管的所述第二栅极位于所述第二栅绝缘层上，
所述有机发光显示装置还包括第二层间绝缘层，所述第二层间绝缘层位于所述第二栅极、所述第二有源层和所述第二缓冲层上，以及
所述第一薄膜晶体管的所述第一源极和所述第一漏极以及所述第二薄膜晶体管的所述第二源极和所述第二漏极位于所述第二层间绝缘层上。
7.根据权利要求6所述的有机发光显示装置，其中，所述第二源极和所述第二漏极通过所述第二层间绝缘层的接触孔电连接到所述第二有源层。
8.根据权利要求6所述的有机发光显示装置，其中，所述第一源极和所述第一漏极通过所述第二层间绝缘层、所述第二缓冲层、所述第一层间绝缘层和所述第一栅绝缘层的接触孔电连接到所述第一有源层。
9.根据权利要求3所述的有机发光显示装置，其中，所述第一突起图案与所述第二源区交叠，并且所述第二突起图案与所述第二漏区交叠。
10.根据权利要求3所述的有机发光显示装置，其中，所述第一突起图案与所述第二漏区交叠，并且所述第二突起图案与所述第二源区交叠。
11.根据权利要求9所述的有机发光显示装置，其中，所述第二沟道区比所述第二源区和所述第二漏区更靠近所述基板。
12.根据权利要求3所述的有机发光显示装置，其中，所述光阻挡层的与所述第一突起图案和所述第二突起图案交叠的部分高于所述光阻挡层的不与所述第一突起图案和所述第二突起图案交叠的部分。
13.根据权利要求12所述的有机发光显示装置，其中，所述光阻挡层阻挡通过所述第二沟道区的下部和侧表面入射的光。
14.一种有机发光显示装置，所述有机发光显示装置包括：
基板，所述基板包括第一基板、第二基板和设置在所述第一基板和所述第二基板之间的无机绝缘层；
所述基板上的第一缓冲层；
第一薄膜晶体管，所述第一薄膜晶体管包括第一有源层、第一栅极以及第一源极和第一漏极，所述第一有源层由第一材料形成并且包括第一源区、第一沟道区和第一漏区，所述第一栅极与所述第一有源层交叠，第一栅绝缘层插置在所述第一栅极与所述第一有源层之间，所述第一源极和所述第一漏极电连接到所述第一有源层；
第二薄膜晶体管，所述第二薄膜晶体管包括第二有源层、第二栅极以及第二源极和第二漏极，所述第二有源层由第二材料形成并且包括第二源区、第二沟道区和第二漏区，所述第二栅极与所述第二有源层交叠，第二栅绝缘层插置在所述第二栅极与所述第二有源层之间，所述第二源极和所述第二漏极电连接到所述第二有源层；
存储电容器，所述存储电容器包括设置在与所述第一栅极相同的层上的第一电容器电极，以及与所述第一电容器电极交叠的第二电容器电极，且在所述第一电容器电极和所述第二电容器电极之间插置有第一层间绝缘层；
光阻挡层，所述光阻挡层与所述第二有源层的下部交叠并形成在与所述第二电容器电极相同的层上，
其中，在所述光阻挡层中形成有阻挡通过所述第二沟道区的下部和侧表面入射的光的台阶。
15.一种有机发光显示装置，所述有机发光显示装置包括：
基板；
所述基板上的第一薄膜晶体管，所述第一薄膜晶体管包括由第一材料形成的第一有源层；
所述基板上的第二薄膜晶体管，所述第二薄膜晶体管包括：
有源层，所述有源层由第二材料形成，并包括源区、沟道区和漏区，
所述有源层上的栅绝缘层，以及
栅极，所述栅极位于所述栅绝缘层上并与所述有源层交叠；
光阻挡层，所述光阻挡层与所述有源层交叠，所述光阻挡层具有位于沟道区下方的第一部分和向上延伸以与所述有源层的至少一部分水平交叠的第二部分。
16.根据权利要求15所述的有机发光显示装置，其中，所述第二材料是氧化物半导体。
17.根据权利要求15所述的有机发光显示装置，所述有机发光显示装置还包括在所述有源层上的下缓冲层，其中，所述下缓冲层形成有凹部，并且其中，所述有源层的所述沟道区设置在所述凹部的底表面上。
18.根据权利要求17所述的有机发光显示装置，其中，所述光阻挡层的所述第二部分与所述有源层的所述沟道区的侧面水平交叠。
19.根据权利要求17所述的有机发光显示装置，其中，所述源区或漏区中的至少一个从所述沟道区延伸到所述下缓冲层的顶表面。
20.根据权利要求15所述的有机发光显示装置，其中，所述光阻挡层的所述第二部分从所述第一部分的一端向上延伸，并且其中，所述光阻挡层还包括从所述第一部分的另一端向上延伸的第三部分，使得所述光阻挡层的第一部分、第二部分和第三部分形成凹陷状。
21.根据权利要求15所述的有机发光显示装置，所述有机发光显示装置还包括：
绝缘层的至少一部分上的一个或更多个突起图案；以及
层间绝缘层，所述层间绝缘层位于所述一个或更多个突起图案上，使得所述一个或更多个突起图案上的所述层间绝缘层的至少一部分形成台阶状。
22.根据权利要求21所述的有机发光显示装置，其中，所述一个或更多个突起图案包括第一突起图案和第二突起图案，并且所述第一突起图案和所述第二突起图案之间的宽度宽于所述沟道区的宽度。
23.根据权利要求21所述的有机发光显示装置，其中，所述光阻挡层的所述第一部分和所述第二部分以台阶状设置在所述层间绝缘层的所述一部分上。
24.根据权利要求21所述的有机发光显示装置，其中，所述第一薄膜晶体管包括另一栅极，并且所述一个或更多个突起图案形成在与所述另一栅极相同的层中。
25.根据权利要求15所述的有机发光显示装置，其中，所述第一材料是低温多晶硅。
26.根据权利要求15所述的有机发光显示装置，所述有机发光显示装置还包括存储电容器，所述存储电容器包括与所述光阻挡层处于同一层中的电容器电极。
CN202111470489.5A 2020-12-11 2021-12-03 有机发光显示装置 Pending CN114628456A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0173032 2020-12-11
KR1020200173032A KR20220083124A (ko) 2020-12-11 2020-12-11 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
CN114628456A true CN114628456A (zh) 2022-06-14

Family

ID=81750188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111470489.5A Pending CN114628456A (zh) 2020-12-11 2021-12-03 有机发光显示装置

Country Status (4)

Country Link
US (2) US11871616B2 (zh)
KR (1) KR20220083124A (zh)
CN (1) CN114628456A (zh)
DE (1) DE102021128989A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220131436A (ko) * 2021-03-18 2022-09-28 삼성디스플레이 주식회사 표시 장치
CN116544244B (zh) * 2023-06-21 2024-07-05 惠科股份有限公司 阵列基板以及显示面板
CN116741785A (zh) * 2023-06-29 2023-09-12 厦门天马显示科技有限公司 一种显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001081994A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique, affichage par projection et procede de fabrication dudit dispositif electro-optique
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN102473643B (zh) * 2009-10-02 2015-04-01 夏普株式会社 半导体装置及其制造方法
KR20160028587A (ko) 2014-09-03 2016-03-14 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판과 이의 제조 방법 및 이를 포함하는 액정 표시 장치
KR102652448B1 (ko) * 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US11871616B2 (en) 2024-01-09
DE102021128989A1 (de) 2022-06-15
KR20220083124A (ko) 2022-06-20
US20220190079A1 (en) 2022-06-16
US20240107809A1 (en) 2024-03-28

Similar Documents

Publication Publication Date Title
US10998348B2 (en) Display apparatus
US11437439B2 (en) Display device
US11871616B2 (en) Organic light emitting display device
KR102608669B1 (ko) 전계 발광 표시 장치
KR102659044B1 (ko) 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
KR102545527B1 (ko) 투명표시장치
KR102583621B1 (ko) 표시장치 및 그 제조방법
CN111326673B (zh) 显示装置
TW202203188A (zh) 顯示器裝置
US11973089B2 (en) Display apparatus
KR20180013369A (ko) 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치
CN113053961A (zh) 显示装置
KR20160053043A (ko) 유기전계발광표시장치와 이의 제조방법
US11177453B2 (en) Display device
KR20170080306A (ko) 유기전계발광 표시장치 및 그 제조방법
US11997880B2 (en) Organic light emitting display device
KR20230085519A (ko) 발광표시장치 및 이의 제조방법
US10971096B2 (en) Display device
KR20180074164A (ko) 유기 발광 표시 장치
KR102491261B1 (ko) 유기 발광 다이오드 디스플레이 장치
KR20210034335A (ko) 플렉서블 표시장치
KR20160056401A (ko) 유기전계발광표시장치와 이의 제조방법
KR102532970B1 (ko) 표시장치 및 그 제조방법
US20240224631A1 (en) Display Device
KR20240106221A (ko) 발광표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination