KR102491261B1 - 유기 발광 다이오드 디스플레이 장치 - Google Patents

유기 발광 다이오드 디스플레이 장치 Download PDF

Info

Publication number
KR102491261B1
KR102491261B1 KR1020170143622A KR20170143622A KR102491261B1 KR 102491261 B1 KR102491261 B1 KR 102491261B1 KR 1020170143622 A KR1020170143622 A KR 1020170143622A KR 20170143622 A KR20170143622 A KR 20170143622A KR 102491261 B1 KR102491261 B1 KR 102491261B1
Authority
KR
South Korea
Prior art keywords
subpixels
opening area
subpixel
opening
light emitting
Prior art date
Application number
KR1020170143622A
Other languages
English (en)
Other versions
KR20190048557A (ko
Inventor
민병삼
공민석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170143622A priority Critical patent/KR102491261B1/ko
Publication of KR20190048557A publication Critical patent/KR20190048557A/ko
Application granted granted Critical
Publication of KR102491261B1 publication Critical patent/KR102491261B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L27/3211—
    • H01L27/322—
    • H01L27/3246—
    • H01L27/3276—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Abstract

본 발명은 신호 배선에 의한 비개구 영역을 감소시킴으로써 서브픽셀의 개구율을 증가시킬 수 있는 OLED 디스플레이 장치에 관한 것으로, 일 실시예에 따른 복수의 서브픽셀 각각은 각 발광 소자의 발광 영역과 오버랩하는 개구 영역과, 그 개구 영역과 오버랩하지 않는 픽셀 회로 및 복수의 신호 배선이 위치하는 비개구 영역을 포함한다. 복수의 신호 배선 중 각 데이터 라인은 인접한 서브픽셀의 픽셀 회로들 사이에 위치하고 메인 부분과, 각 발광 소자의 개구 영역과 오버랩하는 복수의 미세 패턴들을 포함한다. 각 발광 소자의 개구 영역과 오버랩하는 복수의 미세 패턴들은 비개구 영역에서 병렬 구조로 접속되어 메인 부분과 연결된다. 데이터 라인의 복수의 미세 패턴 각각은 데이터 라인의 메인 부분보다 작고, 인지되지 않는 특정 범위내의 선폭을 갖는다.

Description

유기 발광 다이오드 디스플레이 장치{ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE}
본 발명은 신호 배선에 의한 비개구 영역을 감소시킴으로써 서브픽셀의 개구율을 증가시킬 수 있는 유기 발광 다이오드 디스플레이 장치에 관한 것이다.
디지털 영상 데이터를 이용하여 영상을 표시하는 디스플레이 장치로는 액정을 이용한 액정 디스플레이 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 OLED 디스플레이 장치, 전기영동 입자를 이용한 전기영동 디스플레이 장치(ElectroPhoretic Display; EPD) 등이 대표적이다.
이들 중 OLED 디스플레이 장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자를 이용하므로 휘도가 높고 구동 전압이 낮으며 초박막화가 가능할 뿐만 아니라 자유로운 형상으로 구현이 가능한 장점이 있다.
OLED 표시 장치의 각 서브픽셀은 OLED 소자와, OLED 소자를 구동하는 픽셀 회로를 구비한다. 픽셀 회로에서 구동 박막 트랜지스터(Thin Film Transistor; 이하 TFT)의 게이트 전극과 소스 전극 사이에 접속된 스토리지 커패시터는 제1 스위칭 TFT를 통해 데이터 라인으로부터 공급된 데이터 전압과, 제2 스위칭 TFT를 통해 레퍼런스 라인으로부터 공급된 레퍼런스 전압의 차를 구동 전압으로 충전한다. 구동 TFT는 커패시터에 충전된 구동 전압에 따라 전원 라인으로부터 OLED 소자로 흐르는 구동 전류를 제어하고 OLED 소자는 구동 전류값에 비례하는 광을 발생한다.
OLED 표시 장치는 OLED 소자로부터 발생된 광이 진행하는 방향에 따라 바텀(Bottom) 발광 구조와 탑(Top) 발광 구조로 구분될 수 있다. 바텀 발광 구조의 OLED 소자는 픽셀 회로 및 신호 배선들과 오버랩하지 않은 개구 영역을 통해 광을 방출하므로, 각 서브픽셀은 OLED 소자의 발광 영역에 대응하는 개구 영역과, 픽셀 회로 및 신호 배선 등이 차지하는 비개구 영역을 포함한다.
그런데, 바텀 발광 구조의 OLED 디스플레이 장치는 해상도 증가에 따라 각 서브픽셀의 크기는 감소하고 있으나, 동일층에서 인접한 신호 배선들 간에는 공정상 패턴 분리를 위한 최소 이격 거리가 존재해야 하므로 비개구 영역이 차지하는 비중이 커져서 각 서브픽셀에서 OLED 소자의 개구 영역이 감소하는 문제점이 있다.
각 서브픽셀에서 OLED 소자의 개구 영역(즉, 개구율)이 감소하면, 휘도가 감소할 뿐만 아니라 OLED 소자에 인가되는 전류 스트레스가 증가하여 OLED 소자의 수명이 단축되는 문제가 발생한다.
따라서, 바텀 발광 구조의 OLED 표시 장치의 디스플레이 성능과 수명을 향상시키기 위하여 비개구 영역의 면적을 감소시켜서 서브픽셀의 개구율을 증가시키는 방안이 필요하다.
본 발명은 신호 배선에 의한 비개구 영역을 감소시킴으로써 서브픽셀의 개구율을 증가시킬 수 있는 OLED 디스플레이 장치를 제공한다.
일 실시예에 따른 OLED 디스플레이 장치에서 복수의 서브픽셀 각각은 각 발광 소자의 발광 영역과 오버랩하는 개구 영역과, 그 개구 영역과 오버랩하지 않는 픽셀 회로 및 복수의 신호 배선이 위치하는 비개구 영역을 포함한다. 복수의 신호 배선 중 각 데이터 라인은 인접한 서브픽셀의 픽셀 회로들 사이에 위치하고 메인 부분과, 각 발광 소자의 개구 영역과 오버랩하는 복수의 미세 패턴들을 포함한다. 각 발광 소자의 개구 영역과 오버랩하는 복수의 미세 패턴들은 비개구 영역에서 병렬 구조로 접속되어 메인 부분과 연결된다. 데이터 라인의 복수의 미세 패턴 각각은 데이터 라인의 메인 부분보다 작고, 인지되지 않는 특정 범위내의 선폭을 갖는다.
복수의 서브픽셀은 제1 방향으로 나란하게 배치되고 서로 다른 색의 광을 방출하는 제1 내지 제4 서브픽셀을 포함한다. 비개구 영역에 위치하는 신호 배선들은 제1 방향으로 신장되어 제1 내지 제4 서브픽셀의 픽셀 회로들과 공통 접속된 복수의 게이트 라인과, 제2 및 제3 서브픽셀 사이에서 제1 방향과 직교하는 제2 방향으로 신장되고, 제1 내지 제4 서브픽셀의 픽셀 회로들과 공통 접속된 어느 하나의 레퍼런스 라인과, 제1 서브픽셀의 외측에서 제2 방향으로 신장되어 제1 및 제2 서브픽셀의 픽셀 회로들과 접속되고, 제4 서브픽셀의 외측에서 제2 방향으로 신장되어 제3 및 제4 서브픽셀과 접속된 복수의 전원 라인과, 제1 및 제2 서브픽셀의 픽셀 회로들 사이에서 제2 방향으로 신장되는 제1 및 제2 데이터 라인 각각의 메인 부분과, 제3 및 제4 서브픽셀의 픽셀 회로들 사이에서 제2 방향으로 신장되는 제3 및 제4 데이터 라인 각각의 메인 부분을 포함한다.
각 서브픽셀의 개구 영역은 비개구 영역에 위치하는 뱅크 절연막에 의해 정의된다. 제1 및 제2 서브픽셀의 개구 영역들 사이와, 제3 및 제4 서브픽셀의 개구 영역들 사이에는 데이터 라인의 존재없이 뱅크 절연막이 위치한다.
제1 내지 제4 서브픽셀 각각의 제1 내지 제4 개구 영역은 제2 방향의 길이는 서로 동일하되, 제2 방향의 폭이 서로 다를 수 있다.
제1 내지 제4 서브픽셀은 레드, 화이트, 블루, 그린 서브픽셀에 각각 대응할 수 있다. 화이트 서브픽셀의 제2 개구 영역 또는 블루 서브픽셀의 제3 개구 영역이 레드 서브픽셀의 제1 개구 영역 및 그린 서브픽셀의 제4 개구 영역보다 폭이 클 수 있다.
레드, 화이트, 블루, 그린 서브픽셀의 제1 내지 제4 개구 영역의 폭은 화이트 서브픽셀의 제2 개구 영역, 블루 서브픽셀의 제3 개구 영역, 레드 서브픽셀의 제1 개구 영역, 그린 서브픽셀의 제4 개구 영역 순으로 작아질 수 있다.
레드 서브픽셀의 제1 개구 영역은 레드 컬러 필터와 오버랩하고, 블루 서브픽셀의 제3 개구 영역은 블루 컬러 필터와 오버랩하고, 그린 서브픽셀의 제4 개구 영역은 그린 컬러 필터와 오버랩하며, 제1, 제3, 제4 개구 영역에 각각 위치하는 복수의 미세 패턴들은 상기 레드, 블루, 그린 컬러 필터 각각과 오버랩한다.
제1 내지 제4 서브픽셀의 각 개구 영역에 위치하는 복수의 미세 패턴들 사이의 간격은 서로 동일할 수 있다.
제1 내지 제4 서브픽셀의 각 개구 영역에 위치하는 복수의 미세 패턴들에는 투명 전극이 적용될 수 있다.
일 실시예에 따른 OLED 디스플레이 장치는 각 데이터 라인에서 각 서브픽셀의 개구 영역과 나란한 부분을 인지가 어려운 복수의 미세 패턴으로 나누어 병렬 접속 구조로 형성하고 복수의 미세 패턴을 OLED 소자의 발광 영역과 오버랩시킴으로써 데이터 라인의 전기적인 특성을 유지하면서 데이터 라인에 의한 비개구 영역을 감소시킬 수 있다.
이에 따라, 일 실시예에 따른 OLED 디스플레이 장치는 데이터 라인에 의한 비개구 영역을 감소시키고 그 비개구 영역이 감소된 만큼 각 서브픽셀의 개구 영역을 증가시킬 수 있으므로 각 서브픽셀의 개구율을 증가시킬 수 있다.
또한, 각 서브픽셀의 개구 영역과 오버랩하는 복수의 미세 패턴을 투명 전극으로 형성하는 경우 그 미세 패턴으로 인한 투과율 감소를 방지할 수 있다.
따라서, 일 실시예에 따른 OLED 디스플레이 장치는 신호 배선에 의한 비개구 영역이 감소하여 각 서브픽셀의 개구율이 증가함으로써, 휘도 증가에 의해 디스플레이 성능을 향상시킬 수 있을 뿐만 아니라 OLED 소자에 인가되는 전류 스트레스를 종래 대비 감소시킬 수 있으므로 OLED 소자의 수명을 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 OLED 디스플레이 장치의 구성을 개략적으로 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 4개 서브픽셀의 구성을 개략적으로 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 각 서브픽셀의 구성을 예시한 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 4개 서브픽셀의 평면 구성을 개략적으로 나타낸 도면이다.
도 5는 도 4에 도시된 R, W 서브픽셀을 I-I'선에 따라 절단하여 나타낸 단면도이다.
도 1은 본 발명의 일 실시예에 따른 OLED 디스플레이 장치의 구성을 개략적으로 나타낸 블록도이고, 도 2는 일 실시예에 따른 4개 서브픽셀의 구성을 개략적으로 나타낸 블록도이고, 도 3은 일 실시예에 따른 각 서브픽셀의 구성을 예시한 등가회로도이다.
도 1에 도시된 OLED 디스플레이 장치는 패널(1100), 게이트 드라이버(1200), 데이터 드라이버(1300), 타이밍 컨트롤러(1400), 메모리(1500), 감마 전압 생성부(1700), 전원 공급부(1600) 등을 포함한다.
전원 공급부(1600)는 외부로부터 공급받은 입력 전압을 이용하여 OLED 디스플레이 장치의 구동에 필요한 구동 전압들, 즉 패널(1100), 게이트 드라이버(1200), 데이터 드라이버(1300), 타이밍 컨트롤러(1400), 메모리(1500), 감마 전압 생성부(1700) 등의 구동에 필요한 각종 구동 전압들을 생성하여 공급한다. 예를 들면, 전원 공급부(1600)는 입력 전압을 이용하여 타이밍 컨트롤러(1400) 및 데이터 드라이버(1300) 등에 공급되는 디지털 회로 구동 전압과, 데이터 드라이버(1300)에 공급되는 아날로그 회로 구동 전압과, 게이트 드라이버(1200)에 공급되는 게이트 온 전압(VGH; 게이트 하이 전압) 및 게이트 오프 전압(VGL; 게이트 로우 전압) 등을 생성하여 출력하고, 패널(1100) 구동에 필요한 복수의 구동 전압(EVDD, EVSS)과, 레퍼런스 전압 등을 생성하여 데이터 드라이버(1300)를 통해 패널(1100)에 공급한다.
타이밍 컨트롤러(1400)는 호스트 시스템으로부터 영상 데이터 및 입력 타이밍 제어 신호들을 공급받는다. 호스트 시스템은 컴퓨터, TV 시스템, 셋탑 박스, 태블릿이나 휴대폰 등과 같은 휴대 단말기의 시스템 중 어느 하나일 수 있다. 입력 타이밍 제어 신호들은 도트 클럭, 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호 등을 포함할 수 있다.
타이밍 컨트롤러(1400)는 호스트 시스템으로부터 공급받은 입력 타이밍 제어 신호들과 내부 레지스터에 저장된 타이밍 설정 정보(스타트 타이밍, 펄스폭 등)를 이용하여 데이터 드라이버(1300)의 구동 타이밍을 제어하는 복수의 데이터 제어 신호들을 생성하여 데이터 드라이버(1300)로 공급하고, 게이트 드라이버(1200)의 구동 타이밍을 제어하는 복수의 게이트 제어 신호들을 생성하여 게이트 드라이버(1200)로 공급한다.
타이밍 컨트롤러(1400)는 호스트 시스템으로부터 공급받은 영상 데이터를 소비 전력 감소를 위한 휘도 보정이나, 화질 보정 등과 같은 다양한 영상 처리를 수행할 수 있다. 타이밍 컨트롤러(1400)는 메모리(1500)에 저장된 각 서브픽셀의 특성 편차에 대한 보상값을 적용하여 영상 데이터를 보상하고 데이터 드라이버(1300)로 공급한다.
한편, 타이밍 컨트롤러(1400)는 전원 온 시간, 수직 블랭크 기간, 전원 오프 시간 등의 적어도 어느 하나의 원하는 시간에서 센싱 모드일 때, 데이터 드라이버(1300)를 통해 패널(1100)의 각 서브픽셀의 전기적인 특성(구동 TFT의 임계 전압, 이동도, OLED 소자의 임계 전압 등)을 센싱하고 센싱 결과를 이용하여 메모리(1500)에 저장된 각 서브픽셀의 특성 편차에 대한 보상값을 업데이트할 수 있다.
감마 전압 생성부(1700)는 전압 레벨이 서로 다른 복수의 기준 감마 전압들을 포함하는 기준 감마 전압 세트를 생성하고 기준 감마 전압 세트를 데이터 드라이버(1300)로 공급한다.
데이터 드라이버(1300)는 타이밍 컨트롤러(1400)로부터 공급받은 데이터 제어 신호에 따라, 타이밍 컨트롤러(1400)로부터 공급받은 영상 데이터를 아날로그 데이터 신호로 변환하여 패널(1100)의 데이터 라인들로 공급한다. 데이터 드라이버(1300)는 감마 전압 생성부(1700)로부터 공급받은 기준 감마 전압 세트를 데이터의 계조값에 각각 대응하는 복수의 계조 전압들로 세분화한다. 데이터 드라이버(1300)는 세분화된 계조 전압들을 이용하여 디지털 데이터를 아날로그 데이터 전압으로 변환하고, 패널(1100)의 데이터 라인들 각각에 데이터 전압을 공급한다. 데이터 드라이버(1300)는 전압 공급부(1600)로부터 공급받은 레퍼런스 전압(Vref)을 타이밍 컨트롤러(1400)의 제어에 따라 패널(1100)의 레퍼런스 라인들에 공급한다.
데이터 드라이버(1300)는 타이밍 컨트롤러(1400)의 제어에 따라 센싱 모드일 때, 데이터 라인으로 센싱용 데이터 전압을 공급하여 각 서브픽셀이 구동되게 하고, 구동된 서브픽셀의 전기적인 특성을 나타내는 픽셀 전류를 레퍼런스 라인을 통해 전압으로 센싱하고 디지털 센싱 데이터로 변환하여 타이밍 컨트롤러(1400)에 제공할 수 있다.
데이터 드라이버(1300)는 복수의 데이터 IC로 구성되어, COF 등과 같이 회로 필름에 실장되어 패널(1100)에 TAB 방식으로 본딩되거나, COG 방식으로 패널(1100) 상에 실장될 수 있다.
게이트 드라이버(1200)는 타이밍 컨트롤러(1400)로부터 공급받은 복수의 게이트 제어 신호들을 이용하여 패널(1100)의 게이트 라인들을 개별적으로 구동한다. 게이트 드라이버(1200)는 해당 게이트 라인의 구동 기간 동안 게이트 온 전압(VGH)의 펄스를 해당 게이트 라인에 공급하고, 해당 게이트 라인의 비구동 기간에는 게이트 오프 전압(VGL)을 해당 게이트 라인에 공급한다. 게이트 드라이버(1200)는 스캔용 게이트 라인에는 스캔 펄스를 공급하고, 센스용 게이트 라인에는 센스 펄스를 공급할 수 있다.
게이트 드라이버(1200)는 복수의 게이트 IC로 구성되고, COF(Chip On Film) 등과 같이 회로 필름에 개별적으로 실장되어 패널(1100)에 TAB(Tape Automatic Bonding) 방식으로 본딩되거나, COG(Chip On Glass) 방식으로 패널(1100) 상에 실장될 수 있다. 한편, 게이트 드라이버(1200)는 패널(1100)의 픽셀 어레이를 구성하는 박막 트랜지스터 어레이와 함께 기판에 형성됨으로써 패널(1100)의 일측부 또는 양측부의 비표시 영역에 GIP(Gate In Panel) 타입으로 내장되어 구성될 수 있다.
패널(1100)은 서브픽셀들(SP)이 매트릭스 형태로 배열된 픽셀 어레이를 통해 영상을 표시한다. 기본 픽셀은 화이트(W), 레드(R), 그린(G), 블루(B) 서브픽셀들 중 컬러 혼합으로 화이트 표현이 가능한 적어도 3개 서브픽셀들로 구성될 수 있다. 예를 들면, 기본 픽셀은 R/G/B 조합의 서브픽셀들, W/R/G 조합의 서브픽셀들, B/W/R 조합의 서브픽셀들, G/B/W 조합의 서브픽셀들로 구성되거나, W/R/G/B 조합의 서브픽셀들로 구성될 수 있다.
각 서브픽셀(SP)은 바텀 발광 구조를 갖는 OLED 소자(발광 소자)의 발광 영역이 위치하는 개구 영역과, 그 개구 영역과 오버랩하지 않는 픽셀 회로 및 신호 배선 등이 차지하는 비개구 영역을 포함한다.
특히, 일 실시예는 게이트 라인의 제1 방향과 교차하는 제2 방향으로 신장되는 전원 라인, 데이터 라인, 레퍼런스 라인들 중 로드(커패시턴스)가 상대적으로 작은 데이터 라인에 의한 비개구 영역을 감소시킴으로써 서브픽셀의 개구율을 증가시킬 수 있다.
구체적으로, 데이터 라인 중 서브픽셀의 개구 영역과 나란한 일부분을 인지가 어려운 복수의 미세 패턴으로 나누어 병렬 접속 구조로 형성하고, 복수의 미세 패턴을 OLED 소자의 발광 영역에 대응하는 개구 영역과 오버랩시킴으로써, 데이터 라인의 전기적인 특성을 유지하면서 데이터 라인에 의한 비개구 영역을 감소시킬 수 있다. 또한, 복수의 미세 패턴을 투명 전극으로 형성하는 경우 미세 패턴으로 인한 투과율 감소를 방지할 수 있다.
이에 따라, 데이터 라인에 의한 비개구 영역이 감소하는 대신 서브픽셀의 개구 영역을 증가시킬 수 있으므로 서브픽셀의 개구율을 증가시킬 수 있다.
도 2를 참조하면, 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4) 각각은 OLED 소자의 발광 영역이 위치하는 개구 영역(10R, 10W, 10B, 10G)과, 개구 영역(10R, 10W, 10B, 10G)을 제외한 나머지의 비개구 영역(20)을 포함한다. 비개구 영역(20)에는 OLED 소자와 접속된 픽셀 회로(30) 및 개구 영역(10R, 10W, 10B, 10G)과 오버랩하지 않는 신호 배선들이 위치한다.
제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)은 서로 다른 컬러의 광을 방출하는 서브픽셀들일 수 있다. 예를 들면, 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)은 각각 R 서브픽셀, W 서브픽셀, B 서브픽셀, G 서브픽셀일 수 있다. 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)은 모두 화이트 광을 방출하는 화이트 OLED 소자를 포함하고 R 서브픽셀, G 서브픽셀, B 서브픽셀 각각의 개구 영역(10R, 10B, 10G)에 R, G, B 컬러 필터를 개별적으로 적용하여 R, G, B 광을 각각 방출할 수 있고, W 서브픽셀의 개구 영역(10W)은 컬러 필터없이 W 광을 방출할 수 있다.
n번째 수평 라인의 제1 및 제2 게이트 라인(GLn1, GLn2)은 제1 방향으로 신장되어 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)과 공통 접속된다. 제1 및 제2 게이트 라인(GLn1, GLn2)은 하나의 게이트 라인으로 통합될 수 있다.
2개의 전원 라인(PL) 사이에서 제1 방향으로 배열된 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)은 제1 내지 제4 데이터 라인(DL1, DL2, DL3, DL4)과 개별적으로 접속되고, 하나의 레퍼런스 라인(RL1)에 공통 접속되며, 2개의 전원 라인(PL)에 나누어 접속된다. 데이터 라인(DL1, DL2, DL3, DL4)은 전원 라인(PL) 및 레퍼런스 라인(RL1)과 대비하여 접속되는 서브픽셀 수가 작으므로 상대적으로 작은 로드(커패시턴스)를 갖는다.
전원 라인(PL), 레퍼런스 라인(RL1), 데이터 라인들(DL1, DL2, DL3, DL4)은 제1 방향과 직교하는 제2 방향으로 신장된다. 제1 및 제2 서브픽셀(SP1, SP2)은 좌측의 전원 라인(PL)과 공통 접속되고, 제3 및 제4 서브픽셀(SP3, SP4)는 우측의 전원 라인(PL)과 공통 접속될 수 있다. 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)과 공통 접속된 하나의 레퍼런스 라인(RL1)은 제2 및 제3 서브픽셀(SP2, SP4) 사이에 위치할 수 있다.
데이터 라인(DL1, DL2, DL3, DL4) 각각은 인접한 픽셀 회로들(30) 사이에 위치하며 메인 부분(40)과, 서브픽셀(SP1, SP2, SP3, SP4)의 개구 영역(10R, 10W, 10B, 10G) 각각과 오버랩하면서도 인지가 어려운 복수의 미세 패턴(50)을 포함하고, 복수의 미세 패턴(50)은 각 서브픽셀마다 병렬 구조로 접속된다. 각 데이터 라인(DL)의 메인 부분(40)의 제1 선폭은 복수의 미세 패턴(50) 각각의 제2 선폭보다 크다.
서브픽셀(SP1, SP2, SP3, SP4)의 개구 영역(10R, 10W, 10B, 10G)과 오버랩하는 복수의 미세 패턴(50) 각각은 인지가 어려운 범위, 예를 들면 패턴 형성이 가능하면서 3㎛ 이내의 선폭을 갖음으로써 개구 영역(10R, 10W, 10B, 10G)에서 복수의 미세 패턴(50)으로 인한 투과율 감소를 최소화할 수 있다. 한편, 복수의 미세 패턴(50)을 투명 전극으로 형성하는 경우 미세 패턴(50)으로 인한 개구 영역(10R, 10W, 10B, 10G)의 투과율 감소를 개선할 수 있다.
제1 및 제2 서브픽셀(SP1, SP2) 각각의 픽셀 회로(30)와 개별적으로 접속되는 제1 및 제2 데이터 라인(DL1, DL2) 각각은 제1 및 제2 서브픽셀(SP1, SP2)의 픽셀 회로(30) 사이에 위치하는 메인 부분(40)과, 제1 및 제2 서브픽셀(SP1, SP2)의 개구 영역(10R, 10W)과 각각 오버랩하는 복수의 미세 패턴(50)을 포함한다. 이에 따라, 제1 및 제2 서브픽셀(SP1, SP2)의 개구 영역(10R, 10W) 사이에는 데이터 라인이 존재하지 않아 비개구 영역(20)이 감소하고, 그 대신 제1 및 제2 서브픽셀(SP1, SP2)의 개구 영역(10R, 10W)의 폭(W1, W2)을 증가시켜서 개구율을 증가시킬 수 있다.
제3 및 제4 서브픽셀(SP3, SP4) 각각의 픽셀 회로(30)와 개별적으로 접속되는 제3 및 제4 데이터 라인(DL3, DL4) 각각은 제3 및 제4 서브픽셀(SP3, SP4)의 픽셀 회로(30) 사이에 위치하는 메인 부분(40)과, 제3 및 제4 서브픽셀(SP3, SP4)의 개구 영역(10B, 10G)과 각각 오버랩하는 복수의 미세 패턴(50)을 포함한다. 이에 따라, 제3 및 제4 서브픽셀(SP3, SP4)의 개구 영역(10B, 10G) 사이에는 데이터 라인이 존재하지 않아 비개구 영역(20)이 감소하고, 그 대신 제3 및 제4 서브픽셀(SP3, SP4)의 개구 영역(10B, 10G)의 폭(W3, W4)을 증가시켜서 개구율을 증가시킬 수 있다. 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4) 각각에서 복수의 미세 패턴들(50) 사이의 간격(D1)은 서로 동일할 수 있다.
제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)의 개구 영역(10R, 10W, 10B, 10G)은 제2 방향의 길이(L)은 동일하되, 제1 방향의 폭(W1, W2, W3, W4)이 서로 다르게 설정됨으로써 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)의 개구 영역(10R, 10W, 10B, 10G)의 면적이 서로 다를 수 있다.
예를 들면, OLED 디스플레이의 전체적인 휘도 향상을 위해 W 서브픽셀(SP1) 개구 영역(10W)의 폭(W1)을 상대적으로 크게 설정할 수 있다. 다른 서브픽셀 대비 수명이 짧은 것으로 알려진 B 서브픽셀(SP3)의 개구 영역(10B)의 폭(W2)을 상대적으로 크게 설정할 수 있다. W 서브픽셀(SP1)의 개구 영역(10W) 폭(W1)을 R 서브픽셀(SP2)의 개구 영역(10R) 쪽으로 더 확장시킬 수 있다. B 서브픽셀(SP3)의 개구 영역(10B) 폭(W3)을 G 서브픽셀(SP4)의 개구 영역(10G) 쪽으로 더 확장시킬 수 있다. 색온도를 맞추기 위해 G 서브픽셀(SP4)의 개구 영역(10G) 폭(W4)을 가장 작게 형성할 수 있다. 제1 내지 제4 서브픽셀(SP1, SP2, SP3, SP4)의 개구 영역(10R, 10W, 10B, 10G)의 폭(W1, W2, W3, W4)은 W2>W3>W4>W1 순서로 작아질 수 있다.
도 3을 참조하면, 각 서브픽셀(SP)은 고전위 전원(제1 구동 전압; EVDD) 라인(PL) 및 저전위 구동전압(제2 구동 전압; EVSS) 라인 사이에 접속된 OLED 소자(600)와, OLED 소자(300)를 독립적으로 구동하기 위하여 제1 및 제2 스위칭 TFT(ST1, ST2) 및 구동 TFT(DT)와 스토리지 커패시터(Cst)를 적어도 포함하는 픽셀 회로를 구비한다. 한편, 픽셀 회로는 도 3의 구성 이외에도 다양하므로 다양한 구성이 적용될 수 있다.
스위칭 TFT(ST1, ST2) 및 구동 TFT(DT)는 아몰퍼스 실리콘 (a-Si) TFT, 폴리-실리콘(poly-Si) TFT, 산화물(Oxide) TFT, 또는 유기(Organic) TFT 등이 이용될 수 있다.
OLED 소자(300)는 구동 TFT(DT)의 소스 노드(N2)와 접속된 애노드와, EVSS 라인(PW2)과 접속된 캐소드와, 애노드 및 캐소드 사이의 유기 발광층을 구비한다. 애노드는 서브픽셀별로 독립적이지만 캐소드는 전체 서브픽셀들이 공유하는 공통 전극일 수 있다. OLED 소자(300)는 구동 TFT(DT)로부터 구동 전류가 공급되면 캐소드로부터의 전자가 유기 발광층으로 주입되고, 애노드로부터의 정공이 유기 발광층으로 주입되어, 유기 발광층에서 전자 및 정공의 재결합으로 형광 또는 인광 물질을 발광시킴으로써, 구동 전류의 전류값에 비례하는 밝기의 광을 발생한다.
제1 스위칭 TFT(ST1)는 게이트 드라이버(200; 도 1)로부터 한 게이트 라인(GLn1)에 공급되는 스캔 펄스(SCAN)에 의해 구동되고, 데이터 드라이버(300; 도 1)로부터 데이터 라인(DL)에 공급되는 데이터 전압(Vdata)을 구동 TFT(DT)의 게이트 노드(N1)에 공급한다.
제2 스위칭 TFT(ST2)는 게이트 드라이버(200; 도 1)로부터 다른 게이트 라인(GLn2)에 공급되는 센스 펄스(SENSE)에 의해 구동되고, 데이터 드라이버(300; 도 1)로부터 레퍼런스 라인(RL)에 공급되는 레퍼런스 전압(Vref)을 구동 TFT(DT)의 소스 노드(N2)에 공급한다.
구동 TFT(DT)의 게이트 노드(N1) 및 소스 노드(N2) 사이에 접속된 스토리지 커패시터(Cst)는 제1 및 제2 스위칭 TFT(ST1, ST2)를 통해 게이트 노드(N1) 및 소스 노드(N2)에 각각 공급된 데이터 전압(Vdata)과 레퍼런스 전압(Vref)의 차전압을 구동 TFT(DT)의 구동 전압(Vgs)으로 충전하고, 제1 및 제2 스위칭 TFT(ST1, ST2)가 오프되는 발광 기간 동안 충전된 구동 전압(Vgs)을 홀딩한다.
구동 TFT(DT)는 EVDD 라인(PL)으로부터 공급되는 전류를 스토리지 커패시터(Cst)로부터 공급된 구동 전압(Vgs)에 따라 제어하여 구동 전압(Vgs)에 의해 정해진 구동 전류를 OLED 소자(300)로 공급함으로써 OLED 소자(300)를 발광시킨다.
한편, 서브픽셀(SP)의 센싱 모드일 때, 구동 TFT(DT)는 데이터 라인(DL) 및 제1 스위칭 TFT(ST1)를 통해 공급되는 센싱용 데이터 전압(Vdata)과, 레퍼런스 라인(RL) 및 제2 스위칭 TFT(ST2)를 통해 공급되는 레퍼런스 전압(Vref)를 공급받아 구동한다. 구동 TFT(DT)의 전기적인 특성(임계 전압, 이동도)이 반영된 픽셀 전류는 제2 스위칭 TFT(ST2)를 통해 플로팅 상태인 레퍼런스 라인(RL)의 라인 커패시터에 전압으로 충전된다. 데이터 드라이버(300; 도 1)는 레퍼런스 라인(RL)에 충전된 전압을 샘플링하고 각 서브픽셀(SP)의 센싱 데이터로 변환하여 타이밍 컨트롤러(400; 도 1)로 제공할 수 있다.
도 4는 본 발명의 일 실시예에 따른 4개 서브픽셀의 평면 구성을 개략적으로 나타낸 평면도이고, 도 5는 도 4에 도시된 R 서브픽셀의 구동 TFT(DT) 및 개구 영역(10R)과 W 서브픽셀의 개구 영역(10W)을 I-I'선에 따라 절단하여 나타낸 단면도이다.
도 4 및 도 5를 참조하면, 2개의 전원 라인(PL) 사이에 배치된 R, W, B, G 서브픽셀 각각은 OLED 소자(300)의 발광 영역과 오버랩하는 개구 영역(10R, 10W, 10B, 10G)과, OLED 소자(300)와 접속된 픽셀 회로(30) 및 개구 영역(10R, 10W, 10B, 10G)과 오버랩하지 않는 신호 배선들이 위치하는 비개구 영역(20)을 포함한다.
R, W, B, G 서브픽셀 각각의 픽셀 회로(30)는 전원 라인(PL)과 각 OLED 소자(300)의 제1 전극과 구동 TFT(DT)와, 데이터 라인(DL1, DL2, DL3, DL4) 각각과 구동 TFT(DT)의 게이트 전극 사이에 접속되고 제1 게이트 라인(GLn1)과 접속된 제1 스위칭 TFT(ST1)와, 레퍼런스 라인(RL1)과 구동 TFT(DT)의 소스 전극 사이에 접속되고 제2 게이트 라인(GLn2)과 접속된 제2 스위칭 TFT(ST2)와, 구동 DT(DT)의 게이트 전극과 접속된 제1 스토리지 전극 및 소스 전극과 접속된 제2 스토리지 전극이 오버랩하여 형성된 스토리지 커패시터(Cst)를 포함한다.
R, W 서브픽셀의 구동 TFT(DT)는 좌측 전원 라인(PL)과 공통 접속되고 R, W 서브픽셀 각각의 제1 스위칭 TFT(ST1)은 R, W 서브픽셀의 픽셀 회로(30) 사이에 배치된 제1 및 제2 데이터 라인(DL1, DL2)의 메인 부분(40)과 개별적으로 접속된다. B, G 서브픽셀의 구동 TFT(DT)는 우측 전원 라인(PL)과 공통 접속되고 B, G 서브픽셀 각각의 제1 스위칭 TFT(ST1)은 B, G 서브픽셀의 픽셀 회로(30) 사이에 배치된 제3 및 제4 데이터 라인(DL3, DL4)의 메인 부분(40)과 개별적으로 접속된다. R, W, R, G 서브픽셀의 제2 스위칭 TFT(ST2)는 W, B 서브픽셀 사이에 배치된 레퍼런스 라인(RL1)과 공통 접속된다.
데이터 라인(DL1, DL2, DL3, DL4) 각각에서 R, W, R, G 서브픽셀의 개구 영역(10R, 10W, 10B, 10G) 각각과 오버랩하고 인지가 어려운 복수의 미세 패턴(50)은 각 서브픽셀의 비개구 영역(20)에서 병렬 구조로 접속된다. 복수의 미세 패턴(50) 각각은 인지가 어려운 3㎛ 이내의 선폭을 갖음에 따라 복수의 미세 패턴(50)으로 인한 개구 영역(10R, 10W, 10B, 10G)에서 투과율 감소를 최소화할 수 있다. 복수의 미세 패턴(50)을 투명 전극으로 형성하는 경우 미세 패턴(50)에 의한 투과율 감소를 개선할 수 있다.
R, W 서브픽셀의 개구 영역(10R, 10W) 사이의 간격과, B, G 서브픽셀의 개구 영역(10B, 10G) 사이의 간격에는 데이터 라인이 존재하지 않아 비개구 영역의 폭이 감소하는 대신 개구 영역(10R, 10W, 10B, 10G)의 폭이 증가함으로써 각 서브픽셀의 개구율을 증가시킬 수 있다.
R, W, R, G 서브픽셀의 개구 영역(10R, 10W, 10B, 10G)은 제2 방향의 길이는 동일하되, 제1 방향의 폭이 서로 다르게 설정되어 개구 영역(10R, 10W, 10B, 10G)의 면적이 서로 다를 수 있다. R, W, R, G 서브픽셀의 개구 영역(10R, 10W, 10B, 10G)의 폭은 W>B>R>G 서브픽셀 순으로 작아질 수 있다.
도 4 및 도 5를 참조하면, 제1 기판(110) 상에 버퍼층(130)이 위치하고, 버퍼층(130) 상에 제1 및 제2 스위칭 TFT(ST1, ST2), 구동 TFT(DT), 스토리지 커패시터(Cst)를 포함하는 픽셀 회로(30)가 위치한다.
구동 TFT(DT)는 반도체 패턴(210), 게이트 절연막(220), 게이트 전극(230), 층간 절연막(240), 소스 전극(250) 및 드레인 전극(260)을 포함한다. 제1 및 제2 스위칭 TFT(ST1, ST2) 각각은 구동 TFT(DT)과 동일한 수직 단면 구조를 가질 수 있다.
제1 기판(100)과 버퍼층(130) 사이에는 외부로부터 유입될 외부 수분이나 가스 등을 차단하기 위하여 유기 절연층과 무기 절연층이 교번적으로 적층된 구조나, 산화 실리콘(SiOx), 질화 실리콘(SiNx), 산화 알루미늄(AlOx) 등과 같은 무기 절연 물질이 적층된 구조의 멀티 배리어층이 더 위치할 수 있다.
제1 기판(100)과 버퍼층(130) 사이에는 구동 TFT(DT)의 반도체 패턴(210)으로 광이 유입되는 것을 차단하기 위한 차광 금속층이 더 위치할 수 있다.
반도체 패턴(210)은 하부 기판(110)과 버퍼층(130)을 사이에 두고 위치한다. 반도체 패턴(210)은 비정질 실리콘 또는 다결정 실리콘과 같은 반도체 물질을 포함할 수 있다. 반도체 패턴(120)은 In, Ga, Zn, Al, Sn, Zr, Hf, Cd, Ni, Cu 중 적어도 하나의 금속을 포함하는 산화물 반도체를 포함할 수 있다. 반도체 패턴(210)의 소스 영역 및 드레인 영역은 플라즈마, 자외선(UV) 또는 에천트에 의해 노출되어 산소가 다소 제거되어 도체화될 수 있다.
반도체 패턴(210) 상에 게이트 절연막(220)이 형성되고, 게이트 절연막(220) 상에 게이트 전극(230) 및 게이트 라인(GL)이 형성된다. 게이트 절연막(220)은 실리콘 산화물 및/또는 실리콘 질화물을 포함할 수 있다.
게이트 전극(230)은 게이트 절연막(220)을 사이에 두고 반도체 패턴(210)의 채널 영역과 오버랩한다. 게이트 전극(230)은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 및 텅스텐(W) 등과 같은 적어도 하나의 금속 물질을 포함할 수 있다.
층간 절연막(240)은 반도체 패턴(210) 및 게이트 전극(230)을 덮는 구조로 형성되고, 반도체 패턴(210)의 소스 영역을 노출하는 컨택홀 및 드레인 영역을 노출하는 컨택홀을 포함한다. 층간 절연막(240)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
층간 절연막(240) 상에는 소스 전극(260) 및 드레인 전극(250), 데이터 라인(DL), 레퍼런스 라인(RL) 및 전원 라인(PL) 등을 포함하는 소스/드레인 금속 패턴이 형성된다. 소스 전극(260) 및 드레인 전극(250)은 층간 절연막(240)의 컨택홀을 통해 반도체 패턴(210)의 소스 영역 및 드레인 영역과 각각 접속된다. 데이터 라인(DL) 중 복수의 미세 패턴(50)은 개구 영역(10R, 10W, 10B, 10G)과 오버랩하도록 위치한다. 소스/드레인 금속 패턴은 알루미늄(Al), 크롬(Cr), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo) 및 텅스텐(W)등과 같은 적어도 하나의 금속을 포함할 수 있다. 또한, 소스/드레인 금속 패턴은 투명 도전층을 더 포함할 수 있고, 개구 영역(10R, 10W, 10B, 10G)과 오버랩하는 데이터 라인(DL) 중 복수의 미세 패턴(50)은 투명 도전층으로만 형성될 수 있다.
구동 TFT(DT)를 포함하는 픽셀 회로(30)를 덮는 하부 보호막(140)이 형성되고, 하부 보호막(140) 상에는 픽셀 회로(30)의 단차를 제거하고 평탄면을 제공하는 오버코트층(150)이 위치한다. 하부 보호막(140)은 실리콘 산화물 및/또는 실리콘 질화물을 포함하고, 다중층 구조일 수 있다. 오버코트층(150)은 유기 절연 물질을 포함할 수 있다.
하부 보호막(140)과 오버코트층(150) 사이에는 R, B, G 서브픽셀의 개구 영역(10R, 10B, 10G)과 각각 오버랩하는 R, B, G 컬러 필터(CF)가 위치하고, W 서브픽셀에는 컬러 필터가 위치하지 않는다. R, B, G 컬러 필터(CF)는 사이에는 R, B, G 서브픽셀의 개구 영역(10R, 10B, 10G)과 오버랩하는 데이터 라인(DL)의 복수의 미세 패턴들(50)과 오버랩한다.
오버코트층(150) 상에는 각 서브픽셀마다 독립적으로 위치하는 OLED 소자(300)의 제1 전극(310)이 형성된다. 제1 전극(62)은 오버코트층(150) 및 하부 보호막(140)을 관통하는 컨택홀(150h, 140h)을 경유하여 구동 TFT(DT)의 소스 전극(260)과 접속된 애노드 전극일 수 있다. 제1 전극(310)은 투명한 도전 물질로 형성될 수 있다. 제1 전극(62)은 ITO, IZO를 포함하는 투명 전극일 수 있다.
제1 전극(310)이 형성된 오버코트층(150) 상에는 각 서브픽셀의 개구 영역(10R, 10W, 10B, 10G)을 각각 정의하는 뱅크 절연막(160)이 형성된다. 뱅크 절연막(160)은 유기 절연 물질을 포함할 수 있다. 뱅크 절연막(160)은 오버 코트층(150)과 다른 물질을 포함할 수 있다.
뱅크 절연막(160) 및 제1 전극(310) 상에 발광 스택(320)과 제2 전극(330)이 적층되어 형성된다. R, W, B, G 서브픽셀의 발광 스택(320)은 서로 연결되어 형성되고, R, W, B, G 서브픽셀의 제2 전극(330)도 서로 연결되어 형성될 수 있다.
발광 스택(320)은 발광 물질을 포함하는 발광 물질층(Emitting Material Layer; EML)을 포함한다. 발광 스택(320)은 발광 효율을 높이기 위하여, 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transport Layer; HTL), 전자 수송층(Electron Transport Layer; ETL) 및 전자 주입층(Electron Injection Layer; EIL) 중 적어도 하나를 더 포함할 수 있다.
R, W, B, G 서브픽셀의 발광 스택(320)은 모두 화이트광을 발생하고 R, B, G 서브픽셀 각각은 개구 영역(10R, 10B, 10G)과 오버랩하는 R, B, G 컬러 필터(CF) 각각을 통해 R, B, G 광을 방출할 수 있다.
제2 전극(330)은 캐소드 전극으로 반사율이 높은 금속으로 형성된다. 이에 따라 OLED 소자(300)는 발광 스택(320)에 의해 생성된 광이 제1 전극(310), 컬러 필터(CF) 등을 경유하여 하부 기판(110)을 통해 방출되는 바텀 발광 구조를 갖는다.
OLED 소자(300) 상에는 상부 보호막(170)이 형성되어 외부 충격 및 수분으로부터 OLED 소자(300)의 손상을 방지할 수 있다. 상부 보호막(170)은 절연성 물질을 포함하는 다중층 구조일 수 있다. 예를 들어, 상부 보호막(170)은 무기 물질을 포함하는 무기막들 사이에 유기 물질을 포함하는 유기막이 위치하는 구조일 수 있다.
상부 보호막(170) 상에는 봉지층(180)이 위치할 수 있고, 봉지층(180) 상에는 제2 기판(120)이 더 위치할 수 있다. 제2 기판(120)은 접착 물질을 포함하는 봉지층(180)에 의해 OLED 소자(300)가 형성된 하부 기판(110)과 합착될 수 있다. 봉지층(180)은 다중층 구조일 수 있다. 예를 들어, 봉지층(180)은 제1 봉지층(181) 및 제2 봉지층(182)을 포함할 수 있다. 봉지층(180)은 수분의 침투를 방지할 수 있다. 예를 들어, 제2 봉지층(182)은 흡습 물질(182p)을 포함할 수 있다. 외부로부터 침투하는 수분은 흡습 물질(182p)에 의해 포집될 수 있다. 제 1 봉지층(181)은 흡습 물질(182p)의 팽창에 의한 응력(stress)을 완화할 수 있다. 제2 기판(120)은 알루미늄(Al), 철(Fe), 니켈(Ni)과 같은 금속을 포함할 수 있다.
이와 같이, 일 실시예에 따른 OLED 디스플레이 장치는 각 데이터 라인의 일부를 R, W, R, G 서브픽셀의 개구 영역(10R, 10W, 10B, 10G)과 오버랩하면서 인지가 어려운 복수의 미세 패턴(50)의 병렬 접속 구조로 형성함으로써 데이터 라인의 전기적인 특성을 동등 수준으로 유지할 수 있으면서도, R, W 서브픽셀의 개구 영역(10R, 10W) 사이와, B, G 서브픽셀의 개구 영역(10B, 10G) 사이에 데이터 라인이 존재하지 않아 개구 영역(10R, 10W, 10B, 10G)의 폭을 증가시킬 수 있으므로 서브픽셀의 개구율을 증가시킬 수 있다.
이에 따라, 일 실시예에 따른 OLED 디스플레이 장치는 데이터 라인에 의한 비개구 영역을 감소시키고 그 비개구 영역이 감소된 만큼 각 서브픽셀의 개구 영역(10R, 10W, 10B, 10G)을 증가시킬 수 있으므로 각 서브픽셀의 개구율을 증가시킬 수 있다.
또한, 각 서브픽셀의 개구 영역(10R, 10W, 10B, 10G)과 오버랩하는 복수의 미세 패턴(50)을 투명 전극으로 형성하는 경우 그 미세 패턴으로 인한 투과율 감소를 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정하여져야만 할 것이다.
10R, 10W, 10B, 10G : 개구 영역 20: 비개구 영역
30: 픽셀 회로 40: 데이터 라인 메인 부분
20: 데이터 라인 미세 패턴들 300: OLED 소자(발광 소자)

Claims (9)

  1. 패널상에 제1 방향으로 나란하게 배치되고 서로 다른 색의 광을 방출하는 제1 내지 제4 서브픽셀을 포함하는 복수의 서브픽셀을 포함하고,
    상기 복수의 서브픽셀 각각은 각 발광 소자의 발광 영역과 오버랩하는 개구 영역과, 픽셀 회로 및 복수의 신호 배선이 위치하는 비개구 영역을 포함하되, 상기 픽셀 회로는 상기 개구 영역과 오버랩하지 않고,
    상기 복수의 신호 배선 중 각 데이터 라인은 인접한 서브픽셀의 픽셀 회로들 사이에 위치하는 메인 부분과, 상기 각 발광 소자의 개구 영역과 오버랩하는 복수의 미세 패턴들을 포함하고,
    상기 복수의 미세 패턴들은 상기 비개구 영역에서 병렬 구조로 접속되어 상기 메인 부분과 연결되며,
    상기 복수의 미세 패턴 각각은 상기 메인 부분보다 작은 선폭을 가지되, 상기 제1 내지 제4 서브픽셀 각각의 제1 내지 제4 개구 영역은 상기 제1 방향과 직교하는 제2 방향의 길이는 서로 동일하되, 상기 제1 방향의 폭이 서로 다른 OLED 디스플레이 장치.
  2. 청구항 1에 있어서,
    상기 비개구 영역에 위치하는 상기 신호 배선들은
    상기 제1 방향으로 신장되어 상기 제1 내지 제4 서브픽셀의 픽셀 회로들과 공통 접속된 복수의 게이트 라인과,
    상기 제2 및 제3 서브픽셀 사이에서 상기 제1 방향과 직교하는 제2 방향으로 신장되고, 상기 제1 내지 제4 서브픽셀의 픽셀 회로들과 공통 접속된 어느 하나의 레퍼런스 라인과,
    상기 제1 서브픽셀의 외측에서 상기 제2 방향으로 신장되어 상기 제1 및 제2 서브픽셀의 픽셀 회로들과 접속되고, 상기 제4 서브픽셀의 외측에서 상기 제2 방향으로 신장되어 상기 제3 및 제4 서브픽셀과 접속된 복수의 전원 라인과,
    상기 제1 및 제2 서브픽셀의 픽셀 회로들 사이에서 상기 제2 방향으로 신장되는 제1 및 제2 데이터 라인 각각의 메인 부분과,
    상기 제3 및 제4 서브픽셀의 픽셀 회로들 사이에서 상기 제2 방향으로 신장되는 제3 및 제4 데이터 라인 각각의 메인 부분을 포함하는 OLED 디스플레이 장치.
  3. 패널상에 제1 방향으로 나란하게 배치되고 서로 다른 색의 광을 방출하는 제1 내지 제4 서브픽셀을 포함하는 복수의 서브픽셀을 포함하고,
    상기 복수의 서브픽셀 각각은 각 발광 소자의 발광 영역과 오버랩하는 개구 영역과, 픽셀 회로 및 복수의 신호 배선이 위치하는 비개구 영역을 포함하되, 상기 픽셀 회로는 상기 개구 영역과 오버랩하지 않고,
    상기 복수의 신호 배선 중 각 데이터 라인은 인접한 서브픽셀의 픽셀 회로들 사이에 위치하는 메인 부분과, 상기 각 발광 소자의 개구 영역과 오버랩하는 복수의 미세 패턴들을 포함하고,
    상기 복수의 미세 패턴들은 상기 비개구 영역에서 병렬 구조로 접속되어 상기 메인 부분과 연결되면서 상기 복수의 미세 패턴 각각은 상기 메인 부분보다 작은 선폭을 가지되,
    상기 각 서브픽셀의 개구 영역은 상기 비개구 영역에 위치하는 뱅크 절연막에 의해 정의되고,
    상기 제1 및 제2 서브픽셀의 개구 영역들 사이와, 상기 제3 및 제4 서브픽셀의 개구 영역들 사이에는 상기 데이터 라인의 존재없이 상기 뱅크 절연막이 위치하는 OLED 디스플레이 장치.
  4. 삭제
  5. 청구항 1에 있어서,
    상기 제1 내지 제4 서브픽셀은 레드, 화이트, 블루, 그린 서브픽셀에 각각 대응하고,
    상기 화이트 서브픽셀의 제2 개구 영역 또는 상기 블루 서브픽셀의 제3 개구 영역이 상기 레드 서브픽셀의 제1 개구 영역 및 상기 그린 서브픽셀의 제4 개구 영역보다 폭이 큰 OLED 디스플레이 장치.
  6. 청구항 5에 있어서,
    상기 레드, 화이트, 블루, 그린 서브픽셀의 제1 내지 제4 개구 영역의 폭은 상기 화이트 서브픽셀의 제2 개구 영역, 상기 블루 서브픽셀의 제3 개구 영역, 상기 레드 서브픽셀의 제1 개구 영역, 상기 그린 서브픽셀의 제4 개구 영역 순으로 작아지는 OLED 디스플레이 장치.
  7. 청구항 5에 있어서,
    상기 레드 서브픽셀의 제1 개구 영역은 레드 컬러 필터와 오버랩하고,
    상기 블루 서브픽셀의 제3 개구 영역은 블루 컬러 필터와 오버랩하고,
    상기 그린 서브픽셀의 제4 개구 영역은 그린 컬러 필터와 오버랩하며,
    상기 제1, 제3, 제4 개구 영역에 각각 위치하는 상기 복수의 미세 패턴들은 적어도 하나의 절연막을 사이에 두고 상기 레드, 블루, 그린 컬러 필터 각각과 오버랩하는 OLED 디스플레이 장치.
  8. 청구항 1에 있어서,
    상기 제1 내지 제4 서브픽셀의 각 개구 영역에 위치하는 상기 복수의 미세 패턴들 사이의 간격은 서로 동일한 OLED 디스플레이 장치.
  9. 청구항 1에 있어서,
    상기 제1 내지 제4 서브픽셀의 각 개구 영역에 위치하는 상기 복수의 미세 패턴들에는 투명 전극이 적용되는 OLED 디스플레이 장치.
KR1020170143622A 2017-10-31 2017-10-31 유기 발광 다이오드 디스플레이 장치 KR102491261B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170143622A KR102491261B1 (ko) 2017-10-31 2017-10-31 유기 발광 다이오드 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170143622A KR102491261B1 (ko) 2017-10-31 2017-10-31 유기 발광 다이오드 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20190048557A KR20190048557A (ko) 2019-05-09
KR102491261B1 true KR102491261B1 (ko) 2023-01-20

Family

ID=66546052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170143622A KR102491261B1 (ko) 2017-10-31 2017-10-31 유기 발광 다이오드 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR102491261B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210026931A (ko) * 2019-09-02 2021-03-10 엘지디스플레이 주식회사 투명 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014059531A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 表示装置
US20150279271A1 (en) 2014-03-31 2015-10-01 Au Optronics Corporation Pixel unit of organic electroluminescent display

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102195438B1 (ko) * 2014-05-08 2020-12-28 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102327085B1 (ko) * 2014-10-20 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014059531A (ja) * 2012-09-19 2014-04-03 Toshiba Corp 表示装置
US20150279271A1 (en) 2014-03-31 2015-10-01 Au Optronics Corporation Pixel unit of organic electroluminescent display

Also Published As

Publication number Publication date
KR20190048557A (ko) 2019-05-09

Similar Documents

Publication Publication Date Title
KR102423800B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US20200175915A1 (en) Display apparatus
KR102330860B1 (ko) 유기발광 표시장치와 그 구동방법
KR102367216B1 (ko) 표시장치와 그 구동 방법
KR102424108B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR20230110685A (ko) 표시 장치
CN107785392B (zh) 显示装置
KR20170038979A (ko) 표시장치와 그 구동 방법
KR102475504B1 (ko) 투명표시패널 및 이를 포함하는 투명표시장치
US9768242B2 (en) Organic light emitting diode display
KR102406992B1 (ko) 유기발광 표시장치
KR102473223B1 (ko) 유기전계발광표시장치
KR102494148B1 (ko) 유기전계발광표시장치 및 이의 제조방법
KR101258261B1 (ko) 유기전계발광표시장치
KR20190128801A (ko) 전계발광표시장치
KR102491261B1 (ko) 유기 발광 다이오드 디스플레이 장치
KR102423866B1 (ko) 표시장치
US20220148516A1 (en) Display panel and display device using the same
US20220148519A1 (en) Display panel and display device using the same
KR20190074863A (ko) Oled 표시 장치 및 그의 제조 방법
KR102370322B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102632118B1 (ko) 베젤이 감소된 표시장치
KR20180002436A (ko) 상부 발광형 유기발광 다이오드 표시장치
KR102560268B1 (ko) 유기발광 다이오드 표시장치
KR102584965B1 (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant