JP2014059531A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2014059531A
JP2014059531A JP2012206091A JP2012206091A JP2014059531A JP 2014059531 A JP2014059531 A JP 2014059531A JP 2012206091 A JP2012206091 A JP 2012206091A JP 2012206091 A JP2012206091 A JP 2012206091A JP 2014059531 A JP2014059531 A JP 2014059531A
Authority
JP
Japan
Prior art keywords
display device
conductive portion
insulating layer
wiring
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012206091A
Other languages
English (en)
Other versions
JP5695620B2 (ja
Inventor
Nobumi Saito
信美 斉藤
Tomomasa Ueda
知正 上田
Kenya Yonehara
健矢 米原
Hajime Yamaguchi
一 山口
Kentaro Miura
健太郎 三浦
Shintaro Nakano
慎太郎 中野
Tatsunori Sakano
竜則 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012206091A priority Critical patent/JP5695620B2/ja
Priority to US13/783,718 priority patent/US9029853B2/en
Priority to TW102108449A priority patent/TWI518894B/zh
Priority to KR1020130027279A priority patent/KR101424921B1/ko
Priority to CN201310082176.1A priority patent/CN103681689A/zh
Publication of JP2014059531A publication Critical patent/JP2014059531A/ja
Application granted granted Critical
Publication of JP5695620B2 publication Critical patent/JP5695620B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】光取りだし効率が向上した表示装置を提供する。
【解決手段】実施形態の表示装置は、本発明の実施形態によれば、表示装置は、第１絶縁層と、第２絶縁層と、画素電極と、発光層と、上部電極と、画素回路と、を含む。前記第２絶縁層は、前記第１絶縁層の上に設けられる。前記画素電極は、前記第２絶縁層の上に設けられ光透過性を有する。前記発光層は、前記画素電極の上に設けられる。前記上部電極は、前記発光層の上に設けられる。前記画素回路は、前記第１絶縁層と前記第２絶縁層との間に設けられ、駆動電流が供給される配線を含み、前記画素電極と接続されて前記画素電極に駆動電流を供給する。前記配線は、前記第１絶縁層に対して平行な面に投影したときに前記画素電極と重なる第１領域を含み、前記第１領域内には開口部が形成される。
【選択図】図１

Description

本発明の実施形態は、表示装置に関する。
表示装置の画素を駆動する方式として、薄膜トランジスタなどのスイッチング素子を用いたアクティブマトリクス方式がある。例えば、有機ＥＬ（Electro-Luminescence）素子を用いた表示装置では、有機ＥＬ素子に流れる電流を、スイッチング素子によって制御する。この表示装置において、光取り出し効率の向上が望まれる。
特開２０１０−１０８８５１号公報
本発明の実施形態は、光取り出し効率を向上させた表示装置を提供する。
本発明の実施形態によれば、表示装置は、第１絶縁層と、第２絶縁層と、画素電極と、発光層と、上部電極と、画素回路と、を含む。
前記第２絶縁層は、前記第１絶縁層の上に設けられる。
前記画素電極は、前記第２絶縁層の上に設けられ光透過性を有する。
前記発光層は、前記画素電極の上に設けられる。
前記上部電極は、前記発光層の上に設けられる。
前記画素回路は、前記第１絶縁層と前記第２絶縁層との間に設けられ、駆動電流が供給される配線を含み、前記画素電極と接続されて前記画素電極に駆動電流を供給する。
前記配線は、前記第１絶縁層に対して平行な面に投影したときに前記画素電極と重なる第１領域を含み、前記第１領域内には開口部が形成される。
第１の実施形態に係る表示装置の一部を示す模式的平面図である。 図２（ａ）及び図２（ｂ）は、第１の実施形態に係る表示装置の構成を例示する模式的断面図である。 第１の実施形態に係る表示装置を示す回路図である。 図４（ａ）〜図４（ｃ）は、第１の実施形態及び参考例の表示装置の断面図である。 第１の実施形態及び参考例の表示装置における特性を示す図である。 第２の実施形態に係る表示装置の一部を示す模式的平面図である。 第２の実施形態に係る表示装置を示す模式的断面図である。 第３の実施形態に係る表示装置を示す模式的断面図である。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと長さとの関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る表示装置の一部の構成を例示する模式的平面図である。
図２（ａ）及び（ｂ）は、第１の実施形態に係る表示装置の構成を例示する模式的断面図である。図２（ａ）は、図１におけるＡ−Ａ’線断面図であり、図２（ｂ）は、図１におけるＢ−Ｂ’線断面図である。
図３は、第１の実施形態に係る表示装置の構成を例示する回路図である。
図２（ａ）及び図２（ｂ）に表したように、本実施形態に係る表示装置１１０は、光透過性の基板１０（第１の絶縁層）と、基板１０の一主面１０ａ上に設けられた第１ゲート電極３３ａと、第１ゲート電極３３ａ上に設けられた第１ゲート絶縁膜３４ａと、第１ゲート絶縁膜３４ａ上に設けられた第１半導体膜３５ａと、第１半導体膜３５ａ上の一部に設けられた保護膜３６と、少なくとも保護膜３６から露出する第１半導体膜３５ａ上に設けられた第１導電部３１ａおよび第２導電部３２ａと、を有する。
第１半導体膜３５ａは、第１ゲート絶縁膜３４ａを介して第１ゲート電極３３ａと対向する。第１導電部３１ａおよび第２導電部３２ａは、保護膜３６を介して対向する。
この表示装置１１０は、さらに、第１導電部３１ａ、第２導電部３２ａおよび第１ゲート絶縁膜３４ａ上に設けられ、開口部４０ａを有する光透過性の絶縁膜４０（第２の絶縁層）と、絶縁膜４０上に設けられ絶縁膜４０に設けられた開口部４０aから露出する第１導電部３１aと接続された画素電極１６と、絶縁膜４０上に設けられた平坦化膜４２と、平坦化膜４２上に設けられた発光層１８と、発光層１８上に設けられた上部電極２０と、上部電極２０上に設けられた封止層５０と、を有する。
第１ゲート絶縁膜３４ａ上には配線６０も形成されている。配線６０は、絶縁膜４０に覆われている。また、第１ゲート電極３３ａと、第１ゲート絶縁膜３４ａと、第１半導体膜３５ａと、保護膜３６と、第１導電部３１ａおよび第２導電部３２ａは、薄膜トランジスタである第１トランジスタ１２ａを構成する。例えば、第１トランジスタ１２ａは、いわゆるボトムゲート型の薄膜トランジスタである。
第１半導体膜３５ａは、第１導電部３１ａと接続された第１部分３５１と、第２導電部３２ａと接続された第２部分３５２と、第１部分３５１と第２部分３５２との間に設けられた第３部分３５３とを有する。例えば、第１導電部３１ａはソース電極であり、第２導電部３２ａはドレイン電極である。例えば、第１部分３５１は第１半導体膜３５ａのソース領域であり、第２部分３５２は第１半導体膜３５ａのドレイン領域である。
第１ゲート電極３３ａは、第１ゲート絶縁膜２４ａを介して第３部分３５３と対向する。第１ゲート絶縁膜３４ａは、第１半導体膜３５ａと第１ゲート電極３３ａとの間に設けられている。表示装置１１０は、複数の発光素子１１を有する発光型表示装置である。
配線６０は、後に説明する制御線６４、信号線６６および給電線６２を含む。配線６０は、発光素子１１に駆動電流を供給する。
基板１０の第１面１０ａに対する法線方向を「Ｚ方向」とする。基板１０よりも上の方向は、「＋Ｚ方向」である。基板１０よりも下の方向は、「−Ｚ方向」である。基板１０に対して平行な第１方向を「Ｙ方向」とする。基板１０に対して平行で第１方向に対して垂直な第２方向を「Ｘ方向」とする。なお、図１においては、第１ゲート絶縁膜３４ａは全面に設けられている。
図３を参照し、本実施形態に係る表示装置１１０の回路の例について説明する。
図３は、表示装置１１０における１画素の等価回路の一例を示している。
図３においては、コントローラＣＴ１と、信号線駆動回路ＣＴ２と、制御線駆動回路ＣＴ３と、信号線駆動回路ＣＴ２および制御線駆動回路ＣＴ３に接続された１画素と、を有する表示装置１１０を表している。
図３では省略しているが、画素はマトリクス状に形成されている。給電線６２及び信号線６６は、Ｙ方向に延在している。制御線６４は、Ｘ方向に延在している。画素電極１６は、基板１０に対して平行な面に投影したときに、給電線６２、信号線６６及び複数の制御線６４に囲まれている。
図３に表したように、１画素は、例えば、発光素子１１と、スイッチング素子１２を含む画素回路Ｃｅｌｌ−ＣＴと、給電線６２と、を含む。画素回路Ｃｅｌｌ−ＣＴは、給電線６２と、制御線６４と、信号線６６と、発光素子１１の画素電極１６とを接続し、画素電極１６に供給される駆動電流を制御する。
発光素子１１は、例えば発光ダイオードである。発光素子１１は、例えば有機ＥＬ素子である。発光素子１１は、画素電極１６と、発光層１８と、上部電極２０と、を含む。本実施形態においては、画素電極１６を陽極とし、上部電極２０を陰極とする。発光素子１１の陰極（上部電極２０）は、接地されている（ＧＮＤに接続されている）。発光素子１１の陽極（画素電極１６）は、第１トランジスタ１２ａの第１部分３５１に接続されている。
給電線６２は、電源電圧（ＶＤＤ）に接続されている。
スイッチング素子１２は、画素電極１６と接続され、画素電極１６に供給される駆動電流を制御する。例えば、スイッチング素子１２は、複数設けられている。ここでは、スイッチング素子１２として、第１トランジスタ１２ａ及び第２トランジスタ１２ｂを用いる。第１トランジスタ１２ａは、画素電極１６と給電線６２との間における電気的な接続を開閉する。第２トランジスタ１２ｂは、第１トランジスタ１２ａを制御するための書き込み用トランジスタである。
第２トランジスタ１２ｂは、第１トランジスタ１２ａが設けられた層と同一の層に設けられる。第２トランジスタ１２ｂは、例えば、第１トランジスタ１２ａと同様の層構造を有している。
第２トランジスタ１２ｂについては、ゲート電極を第２ゲート電極３３ｂと、ゲート絶縁膜を第２ゲート絶縁膜３４ｂと、半導体膜を第２半導体膜３５ｂと、導電部を第３導電部３１ｂおよび第４導電部３２ｂと称する。
第２半導体膜３５ｂは、第２ゲート絶縁膜３４ｂを介して第２ゲート電極３３ｂの上に設けられる。第２半導体膜３５ｂは、第１導電部３１ｂと接続された第４部分３５４と、第２導電部３２ｂと接続された第５部分３５５と、第４部分３５４と第５部分３５５との間に設けられた第６部分３５６とを有する。
第２ゲート電極３３ｂは、第６部分に対向する位置に設けられている。第２ゲート電極３３ｂは、第２ゲート絶縁膜２４ｂを介して第６部分３５６と対向する。例えば、第１導電部３１ｂはソース電極であり、第２導電部３２ｂはドレイン電極である。例えば、第４部分３５４は第２半導体膜３５ｂのソース領域であり、第５部分３５５は第２半導体膜３５ｂのドレイン領域である。
第２ゲート絶縁膜３４ｂは、第２半導体膜３５ｂと第２ゲート電極３３ｂとの間に設けられている。第１トランジスタ１２ａの第１ゲート絶縁膜３４ａと第２トランジスタ１２ｂの第２ゲート絶縁膜３４ｂは、連続した１つの膜である。
第１トランジスタ１２ａの第１導電部３１ａは、発光素子１１に接続されている。第１トランジスタ１２ａの第２導電部３２ａは、給電線６２に接続されている。第１トランジスタ１２ａは、発光素子１１を駆動するためのトランジスタである。第１トランジスタ１２ａの第１ゲート電極３３ａの電圧が制御されることにより、発光素子１１に流れる電流が制御される。
第１トランジスタ１２ａの第１ゲート電極３３ａと、給電線６２との間に、または第１ゲート電極３３ａと画素電極１６との間に、キャパシタ（不図示）が設けられていてもよい。
第２トランジスタ１２ｂの第３導電部３１ｂは、第１トランジスタ１２ａの第１ゲート電極３３ａに接続されている。第２トランジスタ１２ｂの第４導電部３２ｂは、信号線６６に接続されている。第２トランジスタ１２ｂの第２ゲート電極３３ｂは、制御線６４に接続されている。
スイッチング素子１２は、第１トランジスタ１２ａ及び第２トランジスタ１２ｂ以外のトランジスタを含んでいてもよい。
制御線６４の一端は、制御線駆動回路に接続される。制御線６４の他端は、他の画素における第２トランジスタ１２ｂに接続されている。信号線６６の一端は、信号線駆動回路に接続される。信号線６６の他端は、他の画素における第２トランジスタ１２ｂに接続されている。
次に、基板１０及び発光素子１１の構成の例についてより詳しく説明する。
図１は、表示装置１１０のうちの一つの画素１３を例示している。
図１に表したように、表示装置１１０の画素１３ごとに、画素電極１６が設けられている。後述する上部電極２０は、基板１０の第１面１０ａに対して平行なＸＹ面（以下、単に「基板１０に対して平行な面」という。）に投影したときに、複数の画素電極１６と重なる。発光素子１１は、基板１０に対して平行な面に投影したときに、画素電極１６と上部電極２０とが重なる部分に設けられている。すなわち、平面視で、上部電極２０は、複数の画素電極１６と重なる。平面視で、画素電極１６と上部電極２０とが重なる部分に、発光素子１１が設けられている。
図２（ｂ）に表したように、絶縁膜４０は、基板１０の上に設けられている。基板１０は、光透過性を有する絶縁層である。基板１０は、絶縁膜４０と対向する側に絶縁層を備える構成であってもよい。本実施形態において、「光透過性を有する」とは、少なくとも後述する発光層１８から放出される光を透過することをいう。基板１０には、例えばガラス基板が用いられる。基板１０には、例えばポリイミド樹脂又はアラミド樹脂などの樹脂材料を用いても良い。この場合、基板１０は、これらのガラスまたは樹脂の基体と、基体の上に設けられたバリア層と、を含んでもよい。
絶縁膜４０は、スイッチング素子１２を保護する。絶縁膜４０は、配線６０等と画素電極１６とを絶縁する。絶縁膜４０は、絶縁性及び光透過性を有する。絶縁膜４０には、例えばシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜及び酸化アルミナ（Ａｌ２Ｏ３）膜の少なくともいずれかを含む。
絶縁膜４０の厚さｄは、例えば、０．５マイクロメートル（μｍ）以上１０μｍ以下である。絶縁膜４０の厚さｄが上記範囲内であるとき、配線６０と上部電極２０との間の多重反射によって、光が配線６０の導通部分６０２から逸れて開口部６０１から外部に取り出され易くなる。したがって、配線６０の第１領域６０ａにおける光取り出し効率が向上する。
図２（ｂ）に表したように、発光素子１１は、画素電極１６と、発光層１８と、上部電極２０と、を含む。画素電極１６は、絶縁膜４０の上に設けられている。画素電極１６は、発光層１８から放出される光を透過する。すなわち、画素電極６１は、光透過性を有する。画素電極１６は、上部電極２０よりも光透過性が高い。画素電極１６は、例えば透明電極である。画素電極１６には、Ｉｎ、Ｇａ、Ｓｎ、及びＺｎのいずれかを含む酸化物を含む。画素電極１６は、例えばインジウムスズ酸化物（ＩＴＯ）である。
絶縁膜４０の上、及び、画素電極１６の周辺の上には、平坦化膜４２が設けられている。平坦化膜４２には、開口部４２ａが設けられている。画素電極１６は、平坦化膜４２の開口部４２ａから露出している。平坦化膜４２は、例えば有機材料を含む。平坦化膜４２には、例えば、感光性アクリル樹脂や感光性ポリイミドなどが用いられる。
発光層１８は、画素電極１６および平坦化膜４２の上に設けられている。発光層１８は、例えば、有機発光層を有する。有機発光層は、例えば可視域の光を放出する。発光層１８は、例えば、画素電極１６の上に設けられた正孔輸送層と、正孔輸送層の上に設けられた有機発光層と、有機発光層の上に設けられた電子輸送層と、を有していてもよい。正孔輸送層の代わりに、正孔注入層や、正孔注入層と正孔輸送層を積層したものを用いてもよい。電子輸送層の代わりに、電子注入層や、電子注入層と電子輸送層を積層したものを用いてもよい。例えば、発光層１８は複数設けられ、複数の発光層１８は、赤色の光を放出する発光層と、緑色の光を放出する発光層と、青色の光を放出する発光層と、を有しても良い。
上部電極２０は、発光層１８の上に設けられている。上部電極２０には、例えば金属が用いられる。上部電極２０は、例えば、アルミニウム（Ａｌ）及び銀（Ａｇ）の少なくともいずれかを含む。上部電極２０は、上記した金属に加え、アルカリ金属及びアルカリ土類金属のいずれか、又はこれらの化合物を含んでもよい。上部電極２０の厚さは、例えば、５ナノメートル（ｎｍ）以上５００ｎｍ以下であり、５０ｎｍ以上２００ｎｍ以下がさらに好ましい。
発光層１８のうち、画素電極１６及び上部電極２０で挟まれた部分において、光が放出される。
例えば、基板１０から下方向に放出される光の輝度は、上部電極２０から上方向に放出される光の輝度よりも高い。発光素子１１は、いわゆるボトムエミッション型である。発光素子１１がボトムエミッション型である場合、後述するように画素電極１６と基板１０との間にスイッチング素子１２及び配線６０等が設けられる。スイッチング素子１２及び配線６０等によって、発光層１８から放出された光は遮られる。
封止層５０は、上部電極２０の上に設けられている。封止層５０は、発光素子１１への水分や酸素の浸入を抑制する。封止層５０には、例えばシリコン酸化膜、シリコン窒化膜及びシリコン酸化窒化膜のいずれかを含む。封止層５０は、さらに吸湿剤を含んでいてもよい。
次に、給電線６２の例について説明する。
図２（ｂ）に表したように、給電線６２は、絶縁膜４０と基板１０との間に設けられている。
給電線６２は、基板１０に対して平行な面に投影したときに、画素電極１６と重なる第１領域６０ａと画素電極１６と重ならない第２領域６０ｂとを含む。第１領域６０ａは、開口部６０１を有する。ＸＹ平面において、第１領域６０ａにおける給電線６２が設けられた部分（導通部分６０２）以外の部分が、開口部６０１である。
発光層１８から放出された光のうちＺ方向に進む光は、開口部６０１を介して、基板１０の下方向に放出される。発光層１８から放出された光のうちの他の光成分は、例えば第１領域６０ａの導通部分６０２で反射され、上部電極２０でさらに反射される。このように、この光成分は、導通部分６０２と上部電極２０との間で多重反射される。上部電極２０は少なからず光を吸収するため、反射を繰り返すほど発光の強度は減衰する。多重反射をする光がやがて開口部６０１に到達すると、その光は基板１０の下方向に放出される。第１領域６０ａが開口部６０１を有しているので、開口部６０１を有していない場合に比べて、多重反射の回数は少ない。すなわち、発光層１８から放出された光のうちの一部は、少ない回数の多重反射により、開口部６０１から基板１０から下方向に放出される。
なお、本実施形態においては、給電線６２が、基板１０に対して平行な面に投影したときに、画素電極１６と重なる第１領域６０ａを含むこととしたが、給電線６２の代わりに他の配線６０（制御線６４、信号線６６）をこのように形成してもよい。
給電線６２には発光素子１１を駆動するために大きな電流が流れる。給電線６２の抵抗は低いことが好ましいので、給電線６２面積を大きくすることが好ましい。本実施形態では、給電線６２の面積を大きくしても第１領域内６０ａにおいて開口部６０ｂを有することにより光取り出し効率を向上することができるとともに、配線６０の抵抗を小さくすることができる。
第１領域６０ａにおける給電線６２のＸ方向の長さｗ１は、第２領域６０ｂにおける給電線６２のＸ方向の長さｗ２よりも長い。例えば、第１領域６０ａにおける給電線６２のＸ方向の長さｗ１は、複数の開口部６０１のＸ方向の長さｓを合計した長さだけ、第２領域６０ｂにおけるＸ方向の長さｗ２よりも長い。これにより、第１領域６０ａの抵抗は、第２領域６０ｂの抵抗よりも高くならない。
開口部６０１のＹ方向の長さｌは、開口部６０１のＸ方向の長さｓよりも長い。これにより、配線６０の抵抗を増加させることなく、光の取り出し効率を向上させることができる。開口部６０１の形状は、例えば、基板１０に対して平行な面に投影したときに長方形である。配線部６０は、例えば、スリット状の開口部６０１を有している。なお、開口部６０１の形状は、正方形、多角形、円形、楕円形等であってもよい。
この例では、開口部６０１は、複数設けられている。上述のように、給電線６２は、複数の開口部６０１に挟まれた導通部分６０２を有している。例えば、給電線６２は、第１領域６０ａ内に設けられた２つ以上の導通部分６０２を有している。導通部分６０２のＸ方向の長さｃは、例えば５μｍ以下である。
例えば、発光層１８から放出される光のピーク波長において、給電線６２の光透過率は、画素電極１６の光透過率よりも低い。給電線６２によって、発光層１８から放出された光は反射される。給電線６２は、例えば金属を含む。
給電線６２は、例えばＺ方向に積層された複数の導電層を含むことができる。例えば、発光層１８から放出される光のピーク波長において、導通部分６０２の画素電極１６側の部分の反射率は、導通部分６０２の基板１０側の部分の反射率よりも高い。導通部分６０２の画素電極１６側の部分の反射率が高いことにより、導通部分６０２に入射する多重反射光の減衰が抑制される。すなわち、導通部分６０２の画素電極１６側で光を効率よく反射することにより光の損失を抑え、開口部６０１を通って基板１０の下方向に放出される光を増やすことができる。これにより、多重反射による光成分の取り出し効率が向上する。
給電線６２は、例えば、基板１０に対して平行なＹ方向に延在している。例えば、絶縁膜４０の厚さｄに対する、開口部６０１におけるＸ方向の長さｓの比率（ｓ／ｄ）は、０．００１以上１０以下である。この比率（ｓ／ｄ）は、０．０１以上５以下であることがさらに好ましい。この比率（ｓ／ｄ）が上記範囲内であることにより、多重反射によって光取り出し効率が向上する。
配線６０の材料の抵抗率は、画素電極１６の材料の抵抗率よりも低い。例えば、配線６０は、Ａｌ及びＡｇのいずれかを含む。配線６０がこれらの材料を含むことにより、配線６０が低抵抗化される。例えば、配線６０には、モリブデン（Ｍｏ）／Ａｌの積層膜を含む。このとき、Ａｌ膜は、モリブデン膜と基板１０との間に配置される。
例えば、信号線６６は、給電線６２と同じ材料を含み、給電線６２と同じ層に設けられている。信号線６６は、給電線６２と異なる材料を有していてもよい。例えば、信号線６６は、Ｍｏ／Ａｌ／Ｍｏの積層膜を含む。
例えば、走査線６４は、給電線６２と同じ材料を含み、基板１０と絶縁膜３４ａとの間に設けられている。走査線６４は、給電線６２と異なる材料を有していてもよい。例えば、走査線６４は、Ｍｏ／Ａｌ／Ｍｏの積層膜を含む。例えば、配線のＭｏ／Ａｌ／ＭｏまたはＴｉ／Ａｌ／Ｔｉは、画素電極１６の下部に配置される領域において、上部のＭｏあるいはＴｉをエッチング処理して剥ぐことで、より反射率の高いＡｌをむき出しにして、多重反射による光の損失を抑えることができる。
次に、スイッチング素子１２の例について説明する。
図２（ａ）に表したように、スイッチング素子１２は、絶縁膜４０と基板１０との間に設けられている。スイッチング素子１２は、画素電極１６と配線６０との間における電気的な接続を開閉する。
第１ゲート電極３３ａおよび第２ゲート電極３３ｂは、導電性の材料を含む。第１ゲート電極３３ａおよび第２ゲート電極３３ｂには、例えば、モリブデンタングステン（ＭｏＷ）、モリブデンタンタル（ＭｏＴａ）及びタングステン（Ｗ）などの高融点金属が用いられる。
第１ゲート絶縁膜３４ａおよび第２ゲート絶縁膜３４ｂには、絶縁性の材料が用いられる。第１ゲート絶縁膜３４ａおよび第２ゲート絶縁膜３４ｂは、例えばシリコン酸化膜、シリコン窒化膜及びシリコン酸化窒化膜のいずれかを含む。
第１導電部３１ａ、第２導電部３２ａ、第３導電部３１ｂおよび第４導電部３２ｂは、導電性材料を含み、例えば、Ｔｉ、Ｍｏ、Ａｌ及びＡｇのいずれかを含む。
第１半導体膜３５ａおよび第２半導体膜３５ｂは、例えば、Ｉｎ、Ｇａ及びＺｎのいずれかを少なくとも１つ含む酸化物半導体を含む。第１半導体膜３５ａおよび第２半導体膜３５ｂとしては、例えばインジウムガリウム亜鉛酸化物（ＩＧＺＯ）を用いる。第１半導体膜は、光透過性を有する。発光層１８から放出された光のうち第１半導体膜３５ａに入射した光成分は、第１半導体膜３５ａを透過して外部に取り出される。これにより、表示装置１１０の光取り出し効率が向上する。第１半導体膜３５ａおよび第２半導体膜３５ｂには、アモルファスシリコン、多結晶シリコン、及び、その他の化合物半導体のいずれかを用いてもよい。
この例では、保護膜３６が設けられている。第１トランジスタ１２ａにおいては、第１ゲート絶縁膜３４ａと保護膜３６との間に第１半導体膜３５ａが配置される。また、第２トランジスタ１２ｂにおいては、第２ゲート絶縁膜３４ｂと保護膜３６との間に第１半導体膜３５ｂが配置される。これにより、第３部分３５３が保護される。保護膜３６の材料としては、絶縁性の材料が用いられる。保護膜３６は、例えばシリコン酸化膜、シリコン窒化膜及びシリコン酸化窒化膜のいずれかを含む。
配線６０は、第１半導体膜３５ａが設けられた層と同一の層に設けられている。配線６０及び第１半導体層３５ａは、第１ゲート絶縁膜３４ａの上に設けられる。配線６０は、第１導電部３５１及び第２導電部３５２の材料と同じの材料を含んでいる。例えば、配線６０は、第１トランジスタ１２ａを形成する際に、一緒に形成される。
次に、本実施形態に係る表示装置の特性の例について説明する。
図４（ａ）〜図４（ｃ）は、第１の実施形態及び参考例の表示装置の断面図である。
これらの図は、後述するシミュレーションによる輝度評価に用いた各々の表示装置の構成を模式的に示している。有機層１８は、発光領域１１ａ、１１ｂ、１１ｃを有する。
第１の実施形態及び参考例において、第１ゲート絶縁膜３４ａの厚さは０．２μｍであり、絶縁膜４０の厚さｄは３μｍであり、画素電極１６の厚さは０．０５μｍであり、発光層１８の厚さは０．２μｍである。
図４（ａ）に表したように、第１参考例の表示装置１９１は、基板１０に対して平行な面に投影したときに画素電極１６と重なる位置に配線６０を有していない。第１参考例の表示装置１９１における発光領域１１ａの面積は、後述する第２参考例の表示装置１９２における発光領域１１ｂの面積の１／２倍である。
図４（ｂ）に表したように、第２参考例の表示装置１９２は、基板１０に対して平行な面に投影したときに画素電極１６と重なる第１領域６０ａに設けられた配線６０ｒを有している。しかし、表示装置１９２における配線６０ｒは、開口部を有していない。
図４（ｃ）に表したように、本実施形態の表示装置１１０においては、配線６０は、第１領域６０ａ内に設けられた開口部６０１を有する。表示装置１１０における発光領域１１ｃの面積は、第１参考例の表示装置１９１における発光領域１１ａの面積の２倍であり、第２参考例の表示装置１９２における発光領域１１ａの面積と等しい。
図５は、第１の実施形態及び参考例の表示装置の特性を例示する図である。
図５の縦軸は、所定の電流密度のときの各表示装置の輝度Ｌである。輝度Ｌは、第１参考例の表示装置１９１の輝度を１として規格化した値である。
図５の横軸における（ａ）は、基板１０の法線方向における光の輝度に対応し、（ｂ）は、全方向の光の輝度の和に対応している。
図５には、本実施形態に係る表示装置１１０として、３種類の表示装置１１０ａ、１１０ｂ及び１１０ｃの特性を示している。これらの３種の表示装置においては、開口部６０１の形状及び導通部６０２の形状が互いに異なる。第１具体例の表示装置１１０ａでは、導通部分６０２におけるＸ方向の長さｃは５μｍであり、開口部６０１におけるＸ方向の長さｓは５μｍであり、第１領域６０ａ内における開口部６０１の数Ｎは、１０である。第２具体例の表示装置１１０ｂでは、長さｃは１μｍであり、長さｓは１μｍであり、Ｎは５０である。第３具体例の表示装置１１０ｃでは、長さｃは０．５μｍであり、長さｓは０．５μｍであり、Ｎは１００である。これら具体例において、画素電極１６の面積に対する開口部６０１の合計の面積は、互いに等しい。
なお、第２参考例の表示装置１９２では、配線６０ｒのＸ方向の長さは５０μｍである。
第２参考例の表示装置１９２においては、基板１０の法線方向（（ａ））の輝度は、第１参考例の表示装置１９１のそれよりも低い。第２参考例の表示装置１９２では、発光層１８から放出された光は、配線６０ｒによって遮られる。このため、配線６０ｒによって、基板１０の法線方向に光は外部に取り出されにくい。
第２参考例の表示装置１９２においては、全方向（（ｂ））の輝度は、第１参考例の表示装置１９１のそれよりも高い。配線６０ｒと上部電極２０との間における多重反射によって、光が基板１０の法線方向以外の方向に放出されたためと考えられる。第２参考例の表示装置１９２において、基板１０の法線方向の光成分の輝度は減少するが、全方向の輝度は上昇する。なお、多重反射の回数が多いため、配線６０ｒ等における光の吸収により、第２参考例の表示装置１９２における輝度の上昇の量は小さい。
これに対して、本実施形態に係る表示装置１１０ａ〜１１０ｃにおける輝度は、法線方向についても全方向についても第２参考例の表示装置１９２の輝度だけでなく、第１参考例の表示装置１９１の輝度よりも高い。また、表示装置１１０ａ〜１１０ｃにおいて、全方向（（ｂ））の輝度は、基板１０の法線方向（（ａ））の輝度よりも高い。表示装置は広い視野角度が求められるため、表示装置としては全方向において輝度が高いことが好ましい。
本実施形態において、発光層１８から放出された光のうち基板１０の法線方向の光は、開口部６０１を介して、基板１０から下方向に放出される。さらに、発光層１８から放出された光のうちの他の光成分は、例えば第１領域６０ａの導通部分６０２で反射され、上部電極２０でさらに反射される。このように、この光成分は、配線６０と上部電極２０との間において多重反射される。
本実施形態では、配線６０は開口部６０１を有していることにより、多重反射の回数は少ない。この光成分は、少ない回数の多重反射により、開口部６０１から基板１０の下方向に放出される。これにより、本実施形態における輝度は、第１参考例の表示装置１９１の輝度よりも高い。
多重反射による光成分によって、基板１０の法線方向以外の方向にも、光は放出される。したがって、全方向における光（（ｂ））の輝度は、基板１０の法線方向（（ａ））の輝度よりも高い。
本実施形態において、開口部６０１におけるＸ方向の長さｓが短く、開口部６０１の数Ｎが大きいと、法線方向においても全方向においても輝度は上昇し、飽和する。また、絶縁膜４０の厚さｄに対する、開口部６０１におけるＸ方向の長さｓの比率（ｓ／ｄ）が低いと、輝度は上昇して、飽和する。表示装置１１０ｂの輝度は、表示装置１１０ａの輝度よりも高い。表示装置１１０ｃの輝度は、表示装置１１０ｂの輝度とほぼ等しい。
この傾向から、絶縁膜４０の厚さｄに対する、開口部６０１におけるＸ方向の長さｓの比率（ｓ／ｄ）は、例えば、０．００１以上１０以下とする。この比率（ｓ／ｄ）は、０．０１以上５以下であることがさらに好ましい。
比率（ｓ／ｄ）が０．００１未満であるとき、光取り出し効率は飽和する。比率（ｓ／ｄ）が１０よりも大きいとき、基板１０の法線方向に光は外部に取り出されにくい。比率（ｓ／ｄ）が、０．００１以上１０以下であるとき、開口部６０１のパターニング性を維持しつつ、多重反射によって光取り出し効率が向上する。
表示装置１９１のように、画素電極１６と重なるように配線６０ｒを形成すると、光が透過する領域が狭くなるため、一般的には配線６０は画素電極１６と重ならないように設ける。この場合には、配線６０を抵抗が低くなりすぎないような面積で形成するので、画素電極１６の面積が小さい。画素電極１６の面積が小さいと、画素電極１６と上部電極２０に挟まれる発光層１８の面積、すなわち発光素子１１の面積が小さくなるので、表示装置の輝度を高めることが困難になる。あるいは、画素電極１６の面積を広くすることにより発光素子１１の面積を広くし、表示装置の輝度を高めようとすると、配線６０の面積が狭くなるために配線抵抗が高くなってしまう。
これに対して、本実施形態では、配線６０は、基板１０に対して平行な面に投影したときに画素電極１６に重なる第１領域６０ａを含む。本実施形態では、表示装置１９１に比較して、画素電極１６の面積を広くすることができる。従って画素１３内における発光素子１１の面積が広がる。従って、発光素子１１の面積を広くすることができるとともに、発光素子１１の発光層１８から放出される光を効率よく取り出すことができる。これにより、本実施形態においては、表示装置の輝度が向上する。
以上のように、本実施形態によれば、配線の抵抗を低下させることなく、光取り出し効率が向上する。
（第２の実施形態）
図６は、第２の実施形態に係る表示装置の一部の構成を例示する模式的平面図である。
図７は、第２の実施形態に係る表示装置の構成を例示する模式的断面図である。図７は、図６におけるＣ−Ｃ’線断面図である。
第２の実施形態に係る表示装置１２０では、配線６０が制御線６４である点で、第１の実施形態に係る表示装置１１０とは異なる。以下、表示装置１２０について、表示装置１１０とは異なる点について説明する。
図６に表したように、スイッチング素子１２は、第１の実施形態と同様に、第１トランジスタ１２ａと、第１トランジスタに接続された第２トランジスタ１２ｂと、を含む。
本実施形態では、制御線６４は、基板１０に対して平行な面に投影したときに画素電極１６と重なる第１領域６０ａを含む。制御線６４は基板１０に対して平行な第１方向（Ｘ方向）に延在している。なお、本実施形態における「第１方向」は、第１の実施形態と異なる方向である。また、給電線６２及び信号線６６は基板１０に対して平行で第１方向（Ｘ方向）に対して垂直な第２方向（Ｙ方向）に延在している。
画素電極１６は複数設けられている。複数の画素電極１６は、配線６０がスイッチング素子１２を介して接続された第１の画素電極１６ａと、第１の画素電極１６ａと異なる位置に設けられ第１の画素電極１６ａに隣接する第２の画素電極１６ｂと、を有している。制御線６４は、基板１０に対して平行な面に投影したときに第２の画素電極１６ｂと重なる第１領域６０ａを含んでいる。第１領域６０ａは、開口部６０１を有する。ＸＹ平面において、第１領域６０ａにおける制御線６４が設けられた部分（導通部分６０２）以外の部分が、開口部６０１である。
開口部６０１におけるＸ方向の長さは、Ｙ方向の長さよりも長い。これにより、配線６０の抵抗を増加させることなく、光の取り出し効率が向上する。開口部６０１の形状は、例えば、基板１０に対して平行な面に投影したときに長方形である。配線部６０は、例えば、スリット状の開口部６０１を有している。なお、開口部６０１の形状は、正方形、多角形、円形、楕円形等であってもよい。
この例では、開口部６０１は、複数設けられている。上述のように、制御線６４は、複数の開口部６０１に挟まれた導通部分６０２を有している。例えば、制御線６４は、第１領域６０ａ内に設けられた２つ以上の導通部分６０２を有している。導通部分６０２のＸ方向の長さｃは、例えば５μｍ以下である。
図７に表したように、第２トランジスタ１２ｂは、絶縁膜４０と基板１０との間に設けられている。
制御線６４は、第２ゲート電極３３ｂが設けられた層と同一の層に設けられる。すなわち、制御線６４及び第２ゲート電極３３ｂは、それぞれ基板１０の上に設けられる。配線は、第２ゲート電極３３ｂと同一の材料を含んでいる。例えば、制御線６４は、第２ゲート電極３３ｂを形成する際に同時に形成される。
第２の実施形態では、配線６０として開口部６０１を有する制御線６４の例を説明したが、配線６０は、信号線６６であってもよい。配線６０は複数設けられ、複数の配線６０は、給電線６２、制御線６４及び信号線６６を含んでいてもよい。このように、表示装置１２０の配置に応じて、第１領域６０ａを有する配線６０を選択することができる。
（第３の実施形態）
図８は、第３の実施形態に係る表示装置の構成を例示する模式的断面図である。
第３の実施形態に係る表示装置１３０では、カラーフィルタ４４が設けられている点で、第１の実施形態に係る表示装置１１０とは異なる。以下、表示装置１３０について、表示装置１１０とは異なる点について説明する。
表示装置１３０において、発光層１８は、例えば白色の光を放出する。発光層１８は、例えば、４００ナノメートル以上８００ｎｍ以下の波長域を有する光を放出する。例えば、ＣＩＥのＸＹＺ表色系において、光の色座標は、Ｘは０．２０以上０．５０以下で、Ｙは、０．２０以上０．５０である。なお、発光層１８は、画素ごとに異なる色の光を放出する材料を含んでいてもよい。
この例では、カラーフィルタ４４は、絶縁膜４０と画素電極１６との間に設けられている。カラーフィルタ４４の厚さは、例えば０．５μｍ以上５μｍ以下である。発光層１８から放出される光のうちの第１波長帯におけるカラーフィルタ４４の透過率は、第１波長帯と異なる第２波長帯におけるカラーフィルタ４４の透過率よりも高い。例えば、画素電極１６は複数設けられ、カラーフィルタ４４は画素電極に対応して複数設けられている。例えば、画素電極１６として第１の画素電極と第２の画素電極と第３の画素電極とがある場合、複数のカラーフィルタ４４は、第１の画素電極と対応して設けられた赤色の光を透過する第１カラーフィルタと、第２の画素電極と対応して設けられた緑色の光を透過する第２カラーフィルタと、第３の画素電極と対応して設けられた緑色の光を透過する第３カラーフィルタと、を有している。第１カラーフィルタと第２カラーフィルタとの間、第２カラーフィルタと第３カラーフィルタとの間、及び、第１カラーフィルタと第３カラーフィルタとの間の少なくともいずれかに、ブラックマトリクスが設けられていてもよい。
配線６０と上部電極２０との間において多重反射する際に、発光した光の色が変換される。このように、絶縁膜４０と画素電極１６との間における多重反射に必要な領域に、カラーフィルタ４４を設けることができる。
なお、カラーフィルタは、絶縁膜４０と基板１０との間に設けられていてもよい。
以上の実施形態によれば、光取り出し効率が向上した表示装置が提供される。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。
しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、表示装置に含まれる各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…基板、１１…発光素子、１１ａ…発光領域、１２…スイッチング素子、１２ａ…第１トランジスタ、１２ｂ…第２トランジスタ、１６…画素電極、１８…発光層、２０…上部電極、３１ａ…第１導電部、３１ｂ…第３導電部、３２ａ…第２導電部、３２ｂ…第４導電部、３３ａ…第１ゲート電極、３３ｂ…第２ゲート電極、３４ａ…第１ゲート絶縁膜、３４ｂ…第２ゲート絶縁膜、３５ａ…第１半導体膜、３５ｂ…第２半導体膜、３５１…第１部分、３５２…第２部分、３５３…第３部分、３５４…第４部分、３５５…第５部分、３５６…第６部分、３６…保護膜、４０…絶縁膜、４２…平坦化膜、４２ａ…開口部、４４…カラーフィルタ、５０…封止膜１１０、１１０ａ、１１０ｂ、１１０ｃ、１９１、１９２…表示装置

Claims (22)

  1. 第１絶縁層と、
    前記第１絶縁層の上に設けられた第２絶縁層と、
    前記第２絶縁層の上に設けられた光透過性の画素電極と、
    前記画素電極の上に設けられた発光層と、
    前記発光層の上に設けられた上部電極と、
    前記第１絶縁層と前記第２絶縁層との間に設けられ、駆動電流が供給される配線を含み、前記画素電極と接続されて前記画素電極に駆動電流を供給する画素回路と、
    を備え、
    前記配線は、前記第１絶縁層に対して平行な面に投影したときに前記画素電極と重なる第１領域を含み、前記第１領域内には開口部が形成された表示装置。
  2. 前記画素回路は、前記画素電極と接続され前記画素電極に供給される駆動電流を制御するスイッチング素子を含む請求項１記載の表示装置。
  3. 前記スイッチング素子は、前記第１絶縁層と前記第２絶縁層との間に設けられた第１トランジスタを含み、
    前記第１トランジスタは、
    前記画素電極に接続された第１導電部と、
    前記配線に接続され前記第１部分から離間した第２導電部と、
    前記第１導電部と前記第２導電部とに接続された第１半導体膜と、
    前記第１半導体膜に対向する位置に設けられた第１ゲート電極と、
    前記第１半導体膜と前記第１ゲート電極との間に設けられた第１ゲート絶縁膜と、
    を有する請求項２記載の表示装置。
  4. 前記第１トランジスタは、ボトムゲート型であり、
    前記第１ゲート電極は、前記第２絶縁層の上に設けられ、
    前記第１ゲート絶縁膜は、前記第１ゲート電極の上に設けられ、
    前記第１半導体膜は、前記第１ゲート絶縁膜上に設けられ、
    前記第１導電部の少なくとも一部および前記第２導電部の少なくとも一部は、前記第１半導体膜上に設けられた請求項３記載の表示装置。
  5. 前記配線は、前記第１導電部と同一層に設けられた請求項３または４に記載の表示装置。
  6. 前記配線は電源電圧に接続された請求項１〜５のいずれか１つに記載の表示装置。
  7. 前記スイッチング素子は、さらに第２トランジスタを有し、
    前記第２トランジスタは、前記第１トランジスタに接続され、
    前記第２トランジスタは、
    前記第１ゲート電極に接続された第３導電部と、
    前記第３導電部から離間した第４導電部と、
    前記第３導電部と前記第４導電部とに接続された第２半導体膜と、
    前記第２半導体膜に対向する位置に設けられた第２ゲート電極と、
    前記第２半導体膜と前記第２ゲート電極との間に設けられた第２ゲート絶縁膜と、
    を有する請求項３または４に記載の表示装置。
  8. 前記第２ゲート電極に接続された制御線と、
    前記第４導電部に接続された信号線と、
    をさらに備え、
    前記配線及び前記信号線は前記第１絶縁層に対して平行な第１方向に延在し、
    前記制御線は前記第１絶縁層に対して平行で前記第１方向に対して垂直な第２方向に延在する請求項７記載の表示装置。
  9. 前記スイッチング素子は、
    前記第１絶縁層と前記第２絶縁層との間に設けられた第１トランジスタと、
    前記第１絶縁層と前記第２絶縁層との間に設けられ、前記第１トランジスタに接続された第２トランジスタと、を含み、
    前記第１トランジスタは、
    前記画素電極に接続された第１導電部と、
    前記第１導電部から離間した第２導電部と、
    前記第１導電部と前記第２導電部とに接続された第１半導体膜と、
    前記第１半導体膜に対向する位置に設けられた第１ゲート電極と、
    前記第１半導体膜と前記第１ゲート電極との間に設けられた第１ゲート絶縁膜と、
    を有し、
    前記第２トランジスタは、
    前記第１ゲート電極に接続された第３導電部と、
    前記第３導電部から離間した第４導電部と、
    前記第３導電部と前記第４導電部とに接続された第２半導体膜と、
    前記第２半導体膜に対向する位置に設けられ、前記配線に接続された第２ゲート電極と、
    前記第２半導体膜と前記第２ゲート電極との間に設けられた第２ゲート絶縁膜と、
    を有する請求項１記載の表示装置。
  10. 前記配線は、前記第２ゲート電極が設けられた層と同一の層に設けられた請求項９記載の表示装置。
  11. 前記配線は、前記第２ゲート電極の材料と同一の材料を含む請求項９または１０に記載の表示装置。
  12. 前記第２導電部に接続された給電線と、
    前記第４導電部に接続された信号線と、
    をさらに備え、
    前記配線は前記第１絶縁層に対して平行な第１方向に延在し、
    前記給電線及び前記信号線は前記基板に対して平行で前記第１方向に対して垂直な第２方向に延在する請求項９〜１１のいずれか１つに記載の表示装置。
  13. 前記配線は前記第１絶縁層に対して平行な第１方向に延在し、
    前記開口部における前記第１方向の長さは、前記第１絶縁層に対して平行で前記第１方向に対して垂直な第２方向の長さよりも長い請求項１〜１２のいずれか１つに記載の表示装置。
  14. 前記第２絶縁層の厚さに対する、前記開口部における前記第２方向の長さの比率は、０．０１以上５以下である請求項１３記載の表示装置。
  15. 前記開口部は複数設けられ、
    前記配線は前記複数の開口部に挟まれた導通部分を有し、
    前記導通部分における前記第２方向の長さは５マイクロメートル以下である請求項１３または１４に記載の表示装置。
  16. 前記配線は、前記第１絶縁層に対して平行な面に投影したときに前記画素電極と重ならない第２領域を有し、前記第１絶縁層に対して平行な第１方向に延在し、
    前記第１領域における前記第１絶縁層に対して平行で前記第１方向に対して垂直な第２方向の長さは、前記第２領域における前記第２方向の長さよりも長い請求項１〜１５のいずれか１つに記載の表示装置。
  17. 前記発光層から放出される光のピーク波長において、前記配線の透過率は、前記画素電極の透過率よりも低い請求項１〜１６のいずれか１つに記載の表示装置。
  18. 前記発光層から放出される光のピーク波長において、前記第１領域の前記画素電極側の反射率は、前記第１領域の前記基板側の反射率よりも高い請求項１〜１７のいずれか１つに記載の表示装置。
  19. 前記配線は、Ａｌ及びＡｇのいずれかを含む請求項１〜１８のいずれか１つに記載の表示装置。
  20. 前記画素電極は前記スイッチング素子と重ならない位置に設けられた請求項１〜１９のいずれか１つに記載の表示装置。
  21. 前記スイッチング素子は、Ｉｎ、Ｇａ及びＺｎのいずれかを含む酸化物半導体を含む半導体膜を有する請求項１〜２０のいずれか１つに記載の表示装置。
  22. 前記第１絶縁層から下方向に放出される光の輝度は、前記上部電極から上方向に放出される光の輝度よりも高い請求項１〜２１のいずれか１つに記載の表示装置。
JP2012206091A 2012-09-19 2012-09-19 表示装置 Expired - Fee Related JP5695620B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012206091A JP5695620B2 (ja) 2012-09-19 2012-09-19 表示装置
US13/783,718 US9029853B2 (en) 2012-09-19 2013-03-04 Display device
TW102108449A TWI518894B (zh) 2012-09-19 2013-03-11 顯示裝置
KR1020130027279A KR101424921B1 (ko) 2012-09-19 2013-03-14 표시 장치
CN201310082176.1A CN103681689A (zh) 2012-09-19 2013-03-14 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012206091A JP5695620B2 (ja) 2012-09-19 2012-09-19 表示装置

Publications (2)

Publication Number Publication Date
JP2014059531A true JP2014059531A (ja) 2014-04-03
JP5695620B2 JP5695620B2 (ja) 2015-04-08

Family

ID=50273548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012206091A Expired - Fee Related JP5695620B2 (ja) 2012-09-19 2012-09-19 表示装置

Country Status (5)

Country Link
US (1) US9029853B2 (ja)
JP (1) JP5695620B2 (ja)
KR (1) KR101424921B1 (ja)
CN (1) CN103681689A (ja)
TW (1) TWI518894B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425432B2 (en) 2012-09-25 2016-08-23 Kabushiki Kaisha Toshiba Organic electroluminescent element and light emitting device with optical path control layer
JP2017152245A (ja) * 2016-02-25 2017-08-31 株式会社ジャパンディスプレイ 表示装置
KR20190048557A (ko) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 유기 발광 다이오드 디스플레이 장치
JP6806956B1 (ja) * 2020-02-18 2021-01-06 三菱電機株式会社 薄膜トランジスタ基板および表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000661B (zh) * 2012-12-12 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
CN108389878B (zh) * 2017-09-30 2022-01-25 昆山国显光电有限公司 显示屏及显示装置
JP7257577B1 (ja) 2022-05-18 2023-04-13 三菱重工業株式会社 磁気ギア、および、磁気ギアード電気機械

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229482A (ja) * 2001-01-30 2002-08-14 Semiconductor Energy Lab Co Ltd 発光装置
JP2004191627A (ja) * 2002-12-11 2004-07-08 Hitachi Ltd 有機発光表示装置
JP2005038837A (ja) * 2003-06-30 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置
JP2005321815A (ja) * 2005-05-26 2005-11-17 Seiko Epson Corp 電気光学装置、及び電子機器
JP2007200908A (ja) * 2003-11-07 2007-08-09 Seiko Epson Corp 発光装置及び電子機器
JP2011171278A (ja) * 2010-02-19 2011-09-01 Samsung Mobile Display Co Ltd 有機発光表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4647843B2 (ja) * 2001-06-28 2011-03-09 株式会社日立製作所 液晶表示装置
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP4165478B2 (ja) * 2003-11-07 2008-10-15 セイコーエプソン株式会社 発光装置及び電子機器
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP2009271188A (ja) 2008-05-01 2009-11-19 Seiko Epson Corp 有機エレクトロルミネッセンス装置とその製造方法
JP4909323B2 (ja) 2008-07-25 2012-04-04 住友化学株式会社 アクティブマトリクス基板、ディスプレイパネル、表示装置およびアクティブマトリクス基板の製造方法
JP5314385B2 (ja) 2008-10-31 2013-10-16 住友化学株式会社 有機エレクトロルミネッセンス素子の製造方法
KR101094292B1 (ko) * 2010-05-28 2011-12-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101701978B1 (ko) * 2010-06-03 2017-02-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR101818451B1 (ko) * 2010-12-24 2018-01-16 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229482A (ja) * 2001-01-30 2002-08-14 Semiconductor Energy Lab Co Ltd 発光装置
JP2004191627A (ja) * 2002-12-11 2004-07-08 Hitachi Ltd 有機発光表示装置
JP2005038837A (ja) * 2003-06-30 2005-02-10 Semiconductor Energy Lab Co Ltd 発光装置
JP2007200908A (ja) * 2003-11-07 2007-08-09 Seiko Epson Corp 発光装置及び電子機器
JP2005321815A (ja) * 2005-05-26 2005-11-17 Seiko Epson Corp 電気光学装置、及び電子機器
JP2011171278A (ja) * 2010-02-19 2011-09-01 Samsung Mobile Display Co Ltd 有機発光表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425432B2 (en) 2012-09-25 2016-08-23 Kabushiki Kaisha Toshiba Organic electroluminescent element and light emitting device with optical path control layer
JP2017152245A (ja) * 2016-02-25 2017-08-31 株式会社ジャパンディスプレイ 表示装置
US10566408B2 (en) 2016-02-25 2020-02-18 Japan Display Inc. Display device
KR20190048557A (ko) * 2017-10-31 2019-05-09 엘지디스플레이 주식회사 유기 발광 다이오드 디스플레이 장치
KR102491261B1 (ko) * 2017-10-31 2023-01-20 엘지디스플레이 주식회사 유기 발광 다이오드 디스플레이 장치
JP6806956B1 (ja) * 2020-02-18 2021-01-06 三菱電機株式会社 薄膜トランジスタ基板および表示装置
WO2021166067A1 (ja) * 2020-02-18 2021-08-26 三菱電機株式会社 薄膜トランジスタ基板および表示装置

Also Published As

Publication number Publication date
KR20140037742A (ko) 2014-03-27
CN103681689A (zh) 2014-03-26
US20140077204A1 (en) 2014-03-20
KR101424921B1 (ko) 2014-08-01
TW201413931A (zh) 2014-04-01
US9029853B2 (en) 2015-05-12
JP5695620B2 (ja) 2015-04-08
TWI518894B (zh) 2016-01-21

Similar Documents

Publication Publication Date Title
JP5695620B2 (ja) 表示装置
US11818924B2 (en) Flexible organic electroluminescent device and method for fabricating the same
US8933443B2 (en) Organic light-emitting display apparatus providing mirror function
KR102146070B1 (ko) 유기 발광 표시 장치
CN106992201B (zh) 有机发光显示装置
KR102653000B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102491875B1 (ko) 디스플레이 장치
JP5685558B2 (ja) 表示装置
US9774001B2 (en) Display device and method for manufacturing display device
US9978813B2 (en) Organic light-emitting display apparatus
US9859351B2 (en) Organic light-emitting diode display
JPWO2017195560A1 (ja) 表示装置および電子機器
KR102411565B1 (ko) 투명 유기 발광 표시 장치 및 그 제조 방법
JP6204209B2 (ja) 有機ｅｌ表示装置
KR102181238B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20170060216A (ko) 유기발광 디스플레이 장치
EP3297028B1 (en) Light emitting diode display device
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR102265610B1 (ko) 유기전계 발광소자
KR20210012415A (ko) 발광 표시 장치
KR102309510B1 (ko) 유기전계 발광소자 및 이의 제조 방법
KR20120061105A (ko) 유기 발광 표시 장치
KR20160083641A (ko) 유기전계 발광소자
KR20230099140A (ko) 표시 장치
KR20220140073A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150206

LAPS Cancellation because of no payment of annual fees