KR20180002436A - 상부 발광형 유기발광 다이오드 표시장치 - Google Patents

상부 발광형 유기발광 다이오드 표시장치 Download PDF

Info

Publication number
KR20180002436A
KR20180002436A KR1020160081953A KR20160081953A KR20180002436A KR 20180002436 A KR20180002436 A KR 20180002436A KR 1020160081953 A KR1020160081953 A KR 1020160081953A KR 20160081953 A KR20160081953 A KR 20160081953A KR 20180002436 A KR20180002436 A KR 20180002436A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
organic light
bank
insulating film
Prior art date
Application number
KR1020160081953A
Other languages
English (en)
Inventor
김태용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160081953A priority Critical patent/KR20180002436A/ko
Publication of KR20180002436A publication Critical patent/KR20180002436A/ko

Links

Images

Classifications

    • H01L27/3248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3246—
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5218—
    • H01L51/5234—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치는, 박막 트랜지스터, 적어도 하나의 절연막, 제1 전극, 뱅크, 유기발광층, 및 제2 전극을 포함한다. 적어도 하나의 절연막은 박막 트랜지스터를 덮는다. 제1 전극은 절연막 위에 배치되며, 절연막의 일부를 노출하는 개구부를 갖는다. 뱅크는 제1 전극 위에 배치되며, 제1 전극의 일부를 노출시킨다. 유기발광층 뱅크와, 노출된 제1 전극 위에 배치된다. 제2 전극은 유기발광층 위에 배치되며, 개구부 내의 절연막과 뱅크를 관통하는 픽셀 콘택홀을 통해 박막 트랜지스터와 연결된다.

Description

상부 발광형 유기발광 다이오드 표시장치{Top Emission Type Organic Light Emitting Diode Display}
본 발명은 상부 발광형 유기발광 다이오드 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 시장이 커지고 있다. 이에 따라, 유기발광 다이오드 표시장치(Organic Light Emitting Display: OLED), 액정표시장치(Liquid Crystal Display: LCD) 및 플라즈마표시장치(Plasma Display Panel: PDP) 등과 같은 표시장치의 사용이 증가하고 있다.
그 중 유기발광 다이오드 표시장치는 자발광소자이기 때문에 백라이트가 필요한 액정표시장치에 비하여 소비전력이 낮고, 더 얇게 제작될 수 있다. 또한, 유기 발광 다이오드 표시장치는 시야각이 넓고 응답속도가 빠른 장점이 있다. 유기 발광 다이오드 표시장치는 대화면 양산 기술 수준까지 공정 기술이 발전하여 액정표시장치와 경쟁하면서 시장을 확대하고 있다.
유기발광 다이오드 표시장치의 픽셀들은 자발광 소자인 유기발광 다이오드를 포함한다. 유기발광 다이오드 표시장치는 발광재료의 종류, 발광방식, 발광구조, 구동방식 등에 따라 다양하게 나누어질 수 있다. 유기발광 다이오드 표시장치는 발광방식에 따라 형광발광, 인광발광으로 나뉠 수 있고, 발광구조에 따라 상부 발광형(Top Emission) 구조와 하부 발광형(Bottom Emission) 구조로 나누어질 수 있다.
이하, 도 1을 참조하여 종래 기술에 의한 상부 발광형 유기발광 다이오드 표시장치를 설명한다. 도 1은 종래 기술에 의한 상부 발광형 유기발광 다이오드 표시장치를 도시한 단면도이다.
도 1을 참조하면, 종래 기술에 의한 상부 발광형 유기발광 다이오드 표시장치는 입력 영상이 구현되는 표시 영역(AA), 및 표시 영역(AA) 외 측의 비 표시 영역(NA)이 정의된 기판(SUB)을 포함한다.
비 표시 영역(NA)에는, 전원 발생부로부터 저전위 전원 전압을 공급받는 저전위 전원 라인(Vss)이 배치된다. 표시 영역(AA)에는, 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT) 및 유기발광 다이오드(OLE)가 배치된다.
박막 트랜지스터(ST, DT)는 게이트 전극(SG, DG), 채널층(SA, DA), 소스 전극(SS, DS) 및 드레인 전극(SD, DD)을 포함한다. 서로 다른 신호가 인가되는 각 신호 라인들 혹은 전극들은 절연막들(GI, PAS, OC)을 통해 절연된 상태를 유지할 수 있다.
박막 트랜지스터(ST, DT)를 덮는 절연막 위에는 각 픽셀의 일정 부분을 차지하는 애노드 전극(ANO)이 형성된다. 애노드 전극(ANO)은 절연막을 관통하는 픽셀 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결된다. 애노드 전극(ANO)이 형성된 기판(SUB) 위에는 뱅크(BN)가 형성된다. 뱅크(BN)는 애노드 전극(ANO)의 대부분을 노출한다. 뱅크(BN) 패턴에 의해 노출된 애노드 전극(ANO) 위에는 유기발광 층(OL)이 형성된다. 뱅크(BN) 위에는 투명 도전 물질을 포함하는, 캐소드 전극(CAT)이 형성된다. 이로써, 애노드 전극(ANO), 유기발광층(OL) 및 캐소드 전극(CAT)을 포함하는 유기발광 다이오드(OLE)가 완성된다.
캐소드 전극(CAT)은 표시 패널의 기판(SUB) 전체 표면에 걸쳐 도포되는 구조를 갖는다. 캐소드 전극(CAT)을 비 저항이 낮은 도전 물질로 형성할 경우에는 큰 문제가 없지만, 투과도를 확보하기 위해 투명 도전물질로 형성하는 경우, 면 저항이 커져서 화질에 문제가 발생할 수 있다.
즉, 상부 발광형 유기발광 다이오드 표시장치에서, 캐소드 전극(CAT)은 유기발광층(OL) 상부에 배치되기 때문에, 유기발광층(OL)으로부터의 빛이 투과되기 위한 투과 특성을 가져야한다. 이를 위해, 캐소드 전극(CAT)을 투명한 도전물질이나 금속보다 비 저항이 큰 물질인 인듐-주석 산화물(Indium Tin Oxide) 및 인듐-아연 산화물(Indium Zinc Oxide)로 형성할 경우, 면 저항이 커진다. 그러면, 캐소드 전극(CAT)이 표시 패널 전체 면적에 걸쳐 일정한 전압 값을 갖지 못하는 문제가 발생한다. 이는, 전체 화면에 걸쳐서 표시장치의 휘도가 불균일 해지는 현상을 야기하여, 제품 신뢰성을 저하시킨다.
이러한 문제점을 개선하기 위한 일환으로, 비 저항이 낮은 물질을 포함하는 보조 캐소드 전극(AC)을 추가로 형성하고, 이를 캐소드 전극(CAT)과 접촉시키는 구조 및 방법이 개시되었다. 도시한 바와 같이, 보조 캐소드 전극(AC)는 보조 콘택홀(CHC)을 통해 캐소드 전극(CAT)와 접속될 수 있다.
보조 캐소드 전극(AC)을 형성하는 경우, 캐소드 전극(CAT)의 면 저항을 낮출 수는 있겠으나, 그 효과를 얻기 위해서는 다수의 보조 캐소드 전극(AC)이 형성될 필요가 있고, 다수의 보조 캐소드 전극(AC)과 캐소드 전극(CAT)의 접촉점(contact point)을 다수 확보할 필요가 있다. 이는, 보조 캐소드 전극(AC)을 형성하기 위한 상당한 공간을 할당할 필요가 있음을 의미한다.
높은 PPI(Pixel Per Inch)를 갖는 고 해상도 표시장치의 경우, 단일 픽셀의 크기가 현저히 줄어들기 때문에, 상대적으로 좁은 공간에 다수의 소자가 집적되어야 한다. 이를 고려할 때, 기판 내에, 픽셀들을 구동하기 위한 소자들을 배치하면서, 보조 캐소드 전극(AC) 까지 구비하기에는 상당한 어려움이 있다.
본 발명의 목적은 전체 화면에 걸쳐 균일한 휘도를 가지면서도, 충분한 개구율을 확보할 수 있는 상부 발광형 유기발광 다이오드 표시장치를 제공하는 데 있다.
본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치는, 박막 트랜지스터, 적어도 하나의 절연막, 제1 전극, 뱅크, 유기발광층, 및 제2 전극을 포함한다. 적어도 하나의 절연막은 박막 트랜지스터를 덮는다. 제1 전극은 절연막 위에 배치되며, 절연막의 일부를 노출하는 개구부를 갖는다. 뱅크는 제1 전극 위에 배치되며, 제1 전극의 일부를 노출시킨다. 유기발광층 뱅크와, 노출된 제1 전극 위에 배치된다. 제2 전극은 유기발광층 위에 배치되며, 개구부 내의 절연막과 뱅크를 관통하는 픽셀 콘택홀을 통해 박막 트랜지스터와 연결된다.
본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치는, 박막 트랜지스터에 의해 개별적으로 구동되고, 제2 전극이 독립적으로 분할 배치된 다수의 서브 픽셀들을 포함한다. 제1 전극은 서브 픽셀들에 하나의 공통 전극 형태로 배치될 수 있다.
제1 전극은 반사 전극이고, 제2 전극은 투과 또는 반투과 전극일 수 있다.
제1 전극은 캐소드 전극이고, 제2 전극은 애노드 전극일 수 있다.
픽셀 콘택홀은, 뱅크를 관통하는 뱅크 콘택홀 및 뱅크 콘택홀 내의 절연막을 관통하는 절연막 콘택홀을 포함할 수 있다. 절연막 콘택홀은 뱅크 콘택홀 보다 작은 홀 면적을 가질 수 있다.
본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치는, 박막 트랜지스터와 제2 전극을 연결시키는 웰딩(welding) 패턴을 더 포함할 수 있다.
본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치는, 제1 전극과 전기적으로 연결되어 저전위 전원 전압을 공급하는 전원 전압원을 더 포함할 수 있다.
본 발명은, 캐소드 전극을 비 저항이 낮은 도전 물질로 형성함으로써, 캐소드 전극의 면 저항을 상당 부분 낮출 수 있다. 이에 따라, 캐소드 전극이 표시 패널 전체 면적에 걸쳐 등전위를 형성하는데 유리하기 때문에, 전체 화면에 걸쳐 표시장치의 휘도가 불균일 해지는 불량을 최소화할 수 있다.
본 발명은, 캐소드 전극의 면 저항을 낮추기 위해 캐소드 전극과 연결되는 저 저항의 보조 캐소드 전극을 형성할 필요가 없다. 따라서, 보조 캐소드 전극을 더 구비하기 위한 추가 영역을 별도로 확보할 필요가 없기 때문에, 다른 소자를 구비할 수 있는 충분한 공간이 확보되어 설계 자유도가 향상될 수 있다. 또한, 보조 캐소드 전극을 형성하기 위한 추가 공정이 요구되지 않기 때문에, 제조 공정 추가에 따른 공정 수율 저하 및 제조 비용 상승 문제 등을 방지할 수 있는 이점이 있다.
본 발명에 의한 유기발광 다이오드 표시장치는 상부 발광형으로 구현되기 때문에 하부 발광형 대비 충분한 발광 영역을 확보할 수 있는 이점이 있다.
도 1은 종래 기술에 의한 상부 발광형 유기발광 다이오드 표시장치를 도시한 단면도이다.
도 2는 유기발광 다이오드 표시장치를 개략적으로 나타낸 도면이다.
도 3은 도 2에 도시된 픽셀을 개략적으로 나타낸 구성도이다.
도 4는 본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치의 구조를 나타내는 평면도이다.
도 5는 도 4에서 절취선 I-I'로 절취한 단면도이다.
도 6(a) 내지 도 6(c)는 본 발명에 의한 유기발광 다이오드의 바람직한 소자 배치 구조를 도시한 평면도들이다.
도 7a 내지 도 7f는 본 발명의 바람직한 실시예에 의한 상부 발광형 유기발광 다이오드 표시장치를 제조하는 방법을 나타낸 도면들이다.
도 8은 본 발명의 다른 실시예에 의한 유기발광 다이오드 표시장치를 설명하기 위한 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 여러 실시예들을 설명함에 있어서, 동일한 구성요소에 대하여는 서두에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
도 2는 유기발광 다이오드 표시장치를 개략적으로 나타낸 도면이다. 도 3은 도 2에 도시된 픽셀을 개략적으로 나타낸 구성도이다.
도 2를 참조하면, 본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치(10)는 디스플레이 구동 회로, 표시 패널(DIS)을 포함한다.
디스플레이 구동 회로는 데이터 구동회로(12), 게이트 구동회로(14) 및 타이밍 콘트롤러(16)를 포함하여 입력 영상의 비디오 데이터전압을 표시 패널(DIS)의 픽셀들에 기입한다. 데이터 구동회로(12)는 타이밍 콘트롤러(16)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 감마보상전압으로 변환하여 데이터전압을 발생한다. 데이터 구동회로(12)로부터 출력된 데이터전압은 데이터라인들(D1~Dm)에 공급된다. 게이트 구동회로(14)는 데이터전압에 동기되는 게이트펄스를 게이트라인들(G1~Gn)에 순차적으로 공급하여 데이터 전압이 기입되는 표시 패널(DIS)의 픽셀들을 선택한다.
타이밍 콘트롤러(16)는 호스트 시스템(19)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(MCLK) 등의 타이밍신호를 입력받아 데이터 구동회로(12)와 게이트 구동회로(14)의 동작 타이밍을 동기시킨다. 데이터 구동회로(12)를 제어하기 위한 데이터 타이밍 제어신호는 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 게이트 구동회로(14)를 제어하기 위한 게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다.
호스트 시스템(19)은 텔레비젼 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(19)은 스케일러(scaler)를 내장한 SoC(System on chip)을 포함하여 입력 영상의 디지털 비디오 데이터(RGB)를 표시 패널(DIS)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(19)은 디지털 비디오 데이터와 함께 타이밍 신호들(Vsync, Hsync, DE, MCLK)을 타이밍 콘트롤러(16)로 전송한다.
표시 패널(DIS)의 픽셀 어레이는 데이터라인들(D1~Dm, m은 양의 정수)과 게이트라인들(G1~Gn, n은 양의 정수)에 의해 정의된 픽셀들을 포함한다. 픽셀들 각각은 자발광 소자인 유기발광 다이오드를 포함한다.
도 3을 더 참조하면, 표시 패널(DIS)에는 다수의 데이터라인들(D)과, 다수의 게이트라인들(G)이 교차되고, 이 교차영역마다 픽셀들이 매트릭스 형태로 배치된다. 픽셀 각각은 OLED, OLED에 흐르는 전류량을 제어하는 구동 박막 트랜지스터(Thin Film Transistor, 이하 TFT라 함)(DT), 구동 TFT(DT)의 게이트-소스간 전압을 셋팅하기 위한 프로그래밍부(SC)를 포함한다.
프로그래밍부(SC)는 적어도 하나 이상의 스위치 TFT와, 적어도 하나 이상의 스토리지 커패시터를 포함할 수 있다. 스위치 TFT는 게이트 라인(G)으로부터의 스캔 신호에 응답하여 턴 온 됨으로써, 데이터라인(D)으로부터의 데이터전압을 스토리지 커패시터의 일측 전극에 인가한다. 구동 TFT(DT)는 스토리지 커패시터에 충전된 전압의 크기에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다. OLED의 발광량은 구동 TFT(DT)로부터 공급되는 전류량에 비례한다. 이러한 픽셀은 고전위 전원 전압원(EVDD)과 저전위 전원 전압원(EVSS)에 연결되어, 도시하지 않은 전원발생부로부터 각각 고전위 전원 전압과 저전위 전원 전압을 공급받는다. 픽셀을 구성하는 TFT들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 픽셀을 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다. OLED는 애노드 전극(ANO), 캐소드 전극(CAT), 및 애노드 전극(ANO)과 캐소드 전극(CAT) 사이에 개재된 유기발광층(OL)을 포함한다. 애노드 전극(ANO)은 구동 TFT(DT)와 접속된다. 유기발광층(OL)은 발광층(Emission layer, EML)을 포함하고, 정공주입층(Hole injection layer, HIL), 정공수송층(Hole transport layer, HTL), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron injection layer, EIL) 중 어느 하나 이상을 더 포함할 수 있다.
이하, 도 4 내지 도 6을 더 참조하여, 본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치의 구조를 구체적으로 설명한다. 도 4는 본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치의 구조를 나타내는 평면도이다. 도 5는 도 4에서 절취선 I-I'로 절취한 단면도이다. 도 6(a) 내지 도 6(c)는 본 발명에 의한 유기발광 다이오드의 바람직한 소자 배치 구조를 도시한 평면도들이다.
도 4 및 도 5를 참조하면, 상부 발광형 유기발광 다이오드 표시장치는 스위칭 TFT(ST), 스위칭 TFT와 연결된 구동 TFT(DT), 구동 TFT(DT)에 접속된 유기발광 다이오드(OLE)를 포함한다. 도면에는, TFT가 바텀 게이트(bottom gate) 방식으로 구현된 경우를 예로 들어 도시하고 있으나, 이에 한정되지 않고 탑 게이트(top gate) 방식 등 공지된 다양한 구조의 TFT가 적용될 수 있다.
스위칭 TFT(ST)는 게이트 배선(SL)과 데이터 배선(DL)이 교차하는 영역에 배치될 수 있다. 스위칭 TFT(ST)는 서브 픽셀을 선택하는 기능을 한다. 스위칭 TFT(ST)는 게이트 배선(SL)에서 분기된 스위칭 게이트 전극(SG), 스위칭 반도체층(SA), 스위칭 소스 전극(SS), 및 스위칭 드레인 전극(SD)을 포함한다.
구동 TFT(DT)는 스위칭 TFT(ST)에 의해 선택된 서브 픽셀의 유기발광 다이오드(OLE)를 구동하는 역할을 한다. 구동 TFT(DT)는 스위칭 TFT(ST)의 스위칭 드레인 전극(SD)과 연결된 구동 게이트 전극(DG), 구동 반도체층(DA), 고전위 전원 전압원(EVDD, 도 3)에 연결된 전원 전압 라인(VDL)에서 분기된 구동 소스 전극(DS), 및 구동 드레인 전극(DD)을 포함한다.
스위칭 TFT(ST) 및 구동 TFT(DT)의 게이트 전극(SG, DG)이 기판(SUB) 위에 배치된다. 게이트 전극(SG, DG) 위에는 게이트 전극(SG, DG)를 덮는 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI) 위에는 반도체층(SA, DA)이 배치된다. 반도체층(SA, DA) 중 게이트 전극(SG, DG)과 중첩된 일부 영역은 채널 영역으로 정의된다. 반도체층(SA, DA) 위에는 일정 간격을 두고 대향 하는 소스 전극(SS, DS)과 드레인 전극(SD, DD)이 배치된다. 스위칭 TFT(ST)의 드레인 전극(SD)은 게이트 절연막(GI)에 구비된 콘택홀을 통해 구동 TFT(DT)의 게이트 전극(DG)과 접촉된다. 스위칭 TFT(ST) 및 구동 TFT(DT)를 덮는 적어도 하나의 절연막(PAS, OC)은 기판(SUB) 전면에 배치된다.
유기발광 다이오드(OLE)는 캐소드 전극(CAT), 애노드 전극(ANO), 및 캐소드 전극(CAT)과 애노드 전극(ANO) 사이에 개재된 유기발광층(OL)을 포함한다. 캐소드 전극(CAT)은 저전위 전원 전압원(EVSS, 도 2)에 전기적으로 연결되어 저전위 전원 전압을 공급받는다. 캐소드 전극(CAT)은 복수의 픽셀들에 하나의 공통 전극 형태로 배치된다. 따라서, 캐소드 전극(CAT)은 복수의 픽셀들을 덮을 수 있는 넓은 면적을 갖는다.
캐소드 전극(CAT)은 개구부(SH)를 갖는다. 개구부(SH)는 스위칭 TFT(ST) 및 구동 TFT(DT)를 덮는 적어도 하나의 절연막(PAS, OC)의 일부를 노출시킨다. 개구부(SH)는 이후 형성될 픽셀 콘택홀(PH)을 수용하기 위한 충분한 홀 면적을 갖도록 구비된다.
애노드 전극(ANO)은 픽셀들 각각에 독립적으로 배치된다. 즉, 애노드 전극(ANO)은 분할되며, 각 픽셀에 대응되도록 구분되어 배치될 수 있다.
애노드 전극(ANO)은 픽셀 콘택홀(PH)을 통해 구동 TFT(DT)의 구동 드레인 전극(DD)과 접속된다. 픽셀 콘택홀(PH)는 개구부(SH) 내에 구비된다. 애노드 전극(ANO)과 캐소드 전극(CAT)의 쇼트(short) 불량을 방지하기 위해, 픽셀 콘택홀(PH) 면적을 고려하여 개구부(SH)의 면적을 충분히 확보하는 것이 바람직하다.
본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치는 상부 발광형(top emission type)으로 구현되므로, 유기발광 다이오드(OLE)로부터의 빛은 최종적으로 상부 방향을 향하여 방출된다. 따라서, 애노드 전극(ANO)과 캐소드 전극(CAT) 중 상부에 위치하는 애노드 전극(ANO)은 투과 또는 반투과 특성을 갖는다.
좀 더 구체적으로, 도 6의 (a)를 참조하면, 본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치는 제1 방향으로 나란하게 배치된 다수의 게이트 라인(SL)들과, 상기 제1 방향과 교차하는 제2 방향으로 나란하게 배치된 다수의 데이터 라인(DL)들을 포함한다. 게이트 라인(SL)들과 데이터 라인(DL)들이 교차하여, 제1 픽셀(10R), 제2 픽셀(20R), 및 제3 픽셀(30R)이 형성된다. 제1 픽셀(10R), 제2 픽셀(20R), 및 제3 픽셀(30R)은 매트릭스 형태로 교번하여 배열될 수 있다.
제1 픽셀(10R), 제2 픽셀(20R) 및 제3 픽셀(30R) 각각에는 TFT가 배치된다. TFT는 적어도 하나 이상의 스위칭 TFT(ST)와, 스위칭 TFT(ST)와 연결된 구동 TFT(DT)를 포함할 수 있다.
도 6의 (b)를 참조하면, 캐소드 전극(CAT)은 제1 픽셀(10R), 제2 픽셀(20R) 및 제3 픽셀(30R)을 덮는다. 캐소드 전극(CAT)은 각 픽셀(10R, 20R, 30R)에 대응되는 면적으로 분할되지 않고, 복수의 픽셀(10R, 20R, 30R)들을 아우를 수 있는 면적을 갖는 하나의 공통 전극 형태로 형성된다. 캐소드 전극(CAT)은 전원 전압원으로부터의 저전위 전원 전압을 공급받아 각 픽셀(10R, 20R, 30R)에 전달한다.
캐소드 전극(CAT)은 유기발광층(OL)의 하부에 구비되기 때문에, 빛을 투과시키기 위한 투과 특성을 가질 필요가 없다. 따라서, 캐소드 전극(CAT)은 비 저항이 낮은 불투명 도전 물질로 형성될 수 있다. 이는, 캐소드 전극(CAT)을 형성하는 물질을 선택함에 있어서 제약을 받지 않음을 의미한다.
본 발명에 의한 상부 발광형 유기발광 다이오드 표시장치는, 캐소드 전극(CAT)을 비 저항이 낮은 도전 물질로 형성함으로써, 캐소드 전극(CAT)의 면 저항을 상당 부분 낮출 수 있다. 이에 따라, 본 발명의 바람직한 실시예는, 캐소드 전극(CAT)이 표시 패널 전체 면적에 걸쳐 등전위를 형성하는데 유리하다. 따라서, 본 발명의 바람직한 실시예는, 전체 화면에 걸쳐 표시장치의 휘도가 불균일 해지는 불량을 최소화할 수 있어, 제품 신뢰성이 향상된 유기발광 다이오드 표시장치를 제공할 수 있다.
본 발명의 바람직한 실시예는, 종래와 같이 캐소드 전극(CAT)의 면 저항을 낮추기 위해 캐소드 전극(CAT)과 연결되는 저 저항의 보조 캐소드 전극(AC, 도 1)을 더 형성할 필요가 없다. 따라서, 보조 캐소드 전극(AC, 도 1)을 더 구비하기 위한 추가 영역을 별도로 확보할 필요가 없기 때문에, 다른 소자를 구비할 수 있는 충분한 공간이 확보되어 설계 자유도가 향상될 수 있다. 또한, 보조 캐소드 전극을 형성하기 위한 추가 공정이 요구되지 않기 때문에, 제조 공정 추가에 따른 공정 수율 저하 및 제조 비용 상승 문제 등을 방지할 수 있는 이점이 있다.
본 발명의 바람직한 실시예는, 상부 발광형으로 구현되기 때문에, 유기발광 다이오드 하부에 구비된 신호 라인들, TFT 등이 차지하는 면적과 관계없이 넓은 발광 영역을 확보할 수 있다.
캐소드 전극(CAT)은 개구부(SH)들을 포함한다. 개구부(SH)는 각 픽셀(10R, 20R, 30R)에 대응되는 영역마다 하나씩 형성될 수 있다. 개구부(SH)는 구동 드레인 전극(DD)의 적어도 일부와 중첩되는 위치에 형성될 수 있다. 도면에서는, 개구부(SH)가 대략 장방형 혹은 정방형인 경우를 예로 들어 도시하였으나, 이에 한정되는 것은 아니다.
도 6의 (c)를 참조하면, 캐소드 전극(CAT) 위에는 뱅크(BN)가 형성된다. 캐소드 전극(CAT)은 뱅크(BN)에 의해 구획된다. 즉, 뱅크(BN)는 캐소드 전극(CAT)의 일부를 덮도록 형성되어, 발광 영역과 비 발광 영역을 구획한다. 발광 영역은 뱅크(BN)에 덮히지 않고 노출된 캐소드 전극과 대응되는 영역으로 정의될 수 있다. 유기발광층(OL)은 뱅크(BN) 및 캐소드 전극(CAT) 위에 형성된다. 유기발광층(OL)은 적어도 발광 영역의 캐소드 전극(CAT)을 덮도록 형성된다.
유기발광층(OL) 위에는 애노드 전극(ANO)이 형성된다. 애노드 전극(ANO)은 제1 픽셀(10R), 제2 픽셀(20R) 및 제3 픽셀(30R)에 각각 대응되는 면적을 갖도록 분할된다. 즉, 애노드 전극(ANO)은 픽셀마다 구분되어 섬(island) 형태로 형성될 수 있다.
애노드 전극(ANO)은 유기발광층(OL)의 상부에 구비되기 때문에, 빛을 투과시키기 위한 투과 또는 반투과 특성을 가질 필요가 있다. 따라서, 애노드 전극(ANO)은 투명 도전 물질로 형성되거나, 도전 물질을 얇게 증착함으로써 형성될 수 있다. 애노드 전극(ANO)은 각 픽셀에 대응되도록 분할되어 상대적으로 좁은 면적을 갖기 때문에, 애노드 전극(ANO)을 형성함에 있어서 선택되는 물질의 특성이나 형성 두께 등에 의한 저항 문제는 고려 대상이 아닐 수 있다.
애노드 전극(ANO)은 구동 TFT(DT)의 구동 드레인 전극(DD)과 픽셀 콘택홀(PH)을 통해 연결된다. 픽셀 콘택홀(PH)은 개구부(SH) 내에서 구동 드레인 전극(DD)의 적어도 일부와 중첩되는 위치에 형성될 수 있다.
이하, 도 7a 내지 도 7f를 참조하여, 본 발명의 바람직한 실시예에 의한 상부 발광형 유기발광 다이오드 표시장치의 제조 방법을 설명한다. 도 7a 내지 도 7f는 본 발명의 바람직한 실시예에 의한 상부 발광형 유기발광 다이오드 표시장치를 제조하는 방법을 나타낸 도면들이다.
도 7a를 참조하면, 기판 위에는 픽셀을 선택하고, 선택된 픽셀의 유기발광 다이오드를 구동하기 위한 TFT(ST, DT)들이 형성된다. TFT(ST, DT)위에는 적어도 하나의 절연막이 형성될 수 있다. 절연막은 유기 절연 물질을 포함하는 유기 절연막 및/또는 무기 절연 물질을 포함하는 무기 절연막일 수 있다. 도면에는, TFT(ST, DT) 위에 무기 절연 물질을 포함하는 보호층(PAS)과, 유기 절연 물질을 포함하는 오버 코트 층(OC)이 차례로 형성된 경우를 예로 들어 도시하였다. 오버 코트 층(OC)는 유기 절연 물질을 포함하여 평탄화층으로써 기능할 수 있다.
오버 코트 층(OC) 위에는, 제1 도전 물질이 도포된다. 마스크 공정을 통해 제1 도전 물질을 패턴하여 캐소드 전극(CAT)을 형성한다. 캐소드 전극(CAT)은 비 저항이 상대적으로 낮은 불투명 도전 물질을 포함할 수 있다. 캐소드 전극(CAT)은 반사 특성을 갖는 도전 물질을 포함하여 반사 전극으로써 기능할 수 있다. 즉, 캐소드 전극(CAT)은 광효율 향상을 위해, 유기발광층(OL)으로부터 하부로 향하는 빛을 상부로 재반사시키는 역할을 할 수 있다.
캐소드 전극(CAT)은 하부에 위치하는 절연막의 일부를 노출하는 개구부(SH)를 포함한다. 개구부(SH)는 구동 박막 트랜지스터의 적어도 일부와 중첩될 수 있다.
도 7b, 7c, 7d를 참조하면, 캐소드 전극(CAT) 위에는 절연 물질이 도포된다. 마스크 공정을 통해 절연 물질을 패턴하여 뱅크(BN)를 형성한다. 뱅크(BN)는 캐소드 전극(CAT)의 일부를 노출시킨다. 노출된 캐소드 전극(CAT)의 일부는 발광 영역으로 정의된다(도 7b).
구동 TFT(DT)의 구동 드레인 전극(DD)의 적어도 일부를 노출하는 픽셀 콘택홀(PH)이 형성된다. 픽셀 콘택홀(PH)은 개구부(SH) 내의 뱅크(BN), 보호층(PAS), 및 오버 코트 층을 관통한다. 픽셀 콘택홀(PH)은 개구부(SH) 내에서 개구부(SH) 보다 작은 홀 면적을 갖도록 형성된다.
구체적으로, 픽셀 콘택홀(PH)의 형성 공정은 두번의 식각(etch) 공정을 통해 진행될 수 있다. 즉, 픽셀 콘택홀(PH) 형성을 위해, 뱅크 콘택홀(BH)을 형성하는 1차 식각 공정과 절연막 콘택홀(IH)을 형성하는 2차 식각 공정이 순차적으로 수행될 수 있다. 1차 식각 공정은 개구부(SH) 내의 뱅크(BN)를 관통하여 오버 코트 층의 일부를 노출하는 뱅크 콘택홀(BH)을 형성하는 공정이다(도 7c). 1차 식각 공정은, 발광 영역을 정의하기 위해 캐소드 전극(CAT)의 일부를 노출하는 공정과 함께 수행될 수 있다.
2차 식각 공정은 뱅크 콘택홀(BH) 내의 오버 코트 층(OC)과 보호층(PAS)을 관통하여 구동 드레인 전극을 노출하는 절연막 콘택홀(IH)을 형성하는 공정이다(도 7d). 절연막 콘택홀(IH)은 뱅크 콘택홀(BH) 내에서 뱅크 콘택홀(BH) 보다 작은 홀 면적을 갖도록 형성된다.
이와 달리, 픽셀 콘택홀(PH)은 한번의 식각 공정을 통해 형성될 수 있다. 다만, 이 경우 픽셀 콘택홀(PH)이 과도하게 넓은 홀 면적을 갖도록 형성될 수 있기 때문에, 픽셀 콘택홀(PH) 형성 공정은 두번의 식각 공정으로 나누어 진행됨이 바람직할 수 있다.
도 7e를 참조하면, 뱅크(BN) 및 노출된 캐소드 전극(CAT) 위에는 유기발광층(OL)이 형성된다. 유기발광층(OL)은 미세금속 마스크(Fine Metal Mask, FMM) 등을 이용한 마스크 공정을 통해 형성될 수 있고, 잉크젯 프린팅, 노즐 프린팅 등 솔러블(soluble) 공정을 통해 형성될 수도 있다. 다만, 이에 한정되는 것은 아니다.
솔러블 공정을 이용하는 경우에, 친수성 특성을 갖는 유기발광층(OL) 형성 물질이 캐소드 전극(CAT) 위에 잘 안착될 수 있도록, 뱅크(BN)는 소수성 특성을 갖는 물질로 형성되거나, 친수성 특성을 갖는 물질과 소수성 특성을 갖는 물질이 적층된 이중층 형태로 형성될 수 있다.
도 7f를 더 참조하면, 뱅크(BN) 및 유기발광층(OL) 위에는, 제2 도전 물질이 도포된다. 마스크 공정을 통해 제2 도전 물질을 패턴하여 애노드 전극(ANO)을 형성한다. 애노드 전극(ANO)은 투과 또는 반투과 특성을 갖는 도전 물질을 포함한다. 예를 들어, 애노드 전극(ANO)은 인듐-주석 산화물 및 인듐-아연 산화물과 같은 투명 도전 물질을 포함할 수 있다. 애노드 전극(ANO)은, 픽셀 콘택홀(PH)을 통해 구동 TFT(DT)의 구동 드레인 전극(DD)과 연결된다. 애노드 전극(ANO)은 개구부(SH) 내에 구비된 픽셀 콘택홀(PH)을 통해 구동 드레인 전극과 접속되므로, 캐소드 전극(CAT)과 직접 접촉되지 않는다. 이에 따라, 본 발명의 바람직한 실시예에 의한 상부 발광형 유기발광 다이오드 표시장치가 완성된다.
도 8은 본 발명의 다른 실시예에 의한 유기발광 다이오드 표시장치를 설명하기 위한 도면이다.
도 8을 더 참조하면, 애노드 전극(ANO)과 구동 TFT(DT)의 구동 드레인 전극(DD)은 웰딩(welding) 공정을 통해 서로 연결될 수 있다. 즉, 애노드 전극(ANO)과 구동 드레인 전극(DD) 사이의 도통 불량을 미연에 방지하기 위해, 웰딩 공정이 더 수행될 수 있다. 웰딩 공정이 수행되는 경우, 애노드 전극(ANO)과 구동 드레인 전극(DD)은, 잔류하는 웰딩 패턴(WD)에 의해 상호 전기적으로 연결된다. 웰딩 패턴(WD)은 레이저 등에 의해 애노드 전극(ANO)과 구동 드레인 전극(DD)이 서로 용융됨으로써 잔류하는 패턴을 의미한다.
웰딩 공정을 통해 애노드 전극(ANO)과 구동 드레인 전극(DD)을 연결하는 방법은, 유기발광층(OL)이 적어도 픽셀 콘택홀(PH)이 형성된 영역에까지 연장되어 구비된 경우 더 유용할 수 있다. 이 경우, 웰딩 공정을 수행하여, 애노드 전극(ANO)과 구동 드레인 전극(DD) 사이에 구비된 픽셀 콘택홀(PH) 내의 유기발광층(OL)을 녹이면서, 애노드 전극(ANO)과 구동 드레인 전극(DD)을 연결하는 웰딩 패턴(WD)을 형성할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양하게 변경 및 수정할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야만 할 것이다.
ST : 스위칭 박막 트랜지스터 DT : 구동 박막 트랜지스터
PAS : 보호층 OC : 오버 코트 층
CAT : 캐소드 전극 SH : 개구부
BN : 뱅크 PH : 픽셀 콘택홀
BH : 뱅크 콘택홀 IH : 절연막 콘택홀
OL : 유기발광층 ANO : 애노드 전극
OLE : 유기발광 다이오드 WD : 웰딩 패턴

Claims (7)

  1. 박막 트랜지스터;
    상기 박막 트랜지스터를 덮는 적어도 하나의 절연막;
    상기 절연막 위에 배치되며, 상기 절연막의 일부를 노출하는 개구부를 갖는 제1 전극;
    상기 제1 전극 위에 배치되며, 상기 제1 전극의 일부를 노출하는 뱅크;
    상기 뱅크와 상기 노출된 제1 전극 위에 배치되는 유기발광층; 및
    상기 유기발광층 위에 배치되며, 상기 개구부 내의 절연막과 상기 뱅크를 관통하는 픽셀 콘택홀을 통해 상기 박막 트랜지스터와 연결된 제2 전극을 포함하는 상부 발광형 유기발광 다이오드 표시장치.
  2. 제 1 항에 있어서,
    상기 박막 트랜지스터에 의해 개별적으로 구동되고, 상기 제2 전극이 독립적으로 분할 배치된 다수의 서브 픽셀들을 포함하고,
    상기 제1 전극은,
    상기 서브 픽셀들에 하나의 공통 전극 형태로 배치된 상부 발광형 유기발광 다이오드 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 전극은 반사 전극이고,
    상기 제2 전극은 투과 또는 반투과 전극인 상부 발광형 유기발광 다이오드 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 전극은 캐소드 전극이고,
    상기 제2 전극은 애노드 전극인 상부 발광형 유기발광 다이오드 표시장치.
  5. 제 1 항에 있어서,
    상기 픽셀 콘택홀은,
    상기 뱅크를 관통하는 뱅크 콘택홀; 및
    상기 뱅크 콘택홀 내의 상기 절연막을 관통하는 절연막 콘택홀을 포함하고,
    상기 절연막 콘택홀은,
    상기 뱅크 콘택홀 보다 작은 홀 면적을 갖는 상부 발광형 유기발광 다이오드 표시장치.
  6. 제 1 항에 있어서,
    상기 박막 트랜지스터와 상기 제2 전극을 연결하는 웰딩(welding) 패턴을 더 포함하는 상부 발광형 유기발광 다이오드 표시장치.
  7. 제 1 항에 있어서,
    상기 제1 전극과 전기적으로 연결되어 저전위 전원 전압을 공급하는 전원 전압원을 더 포함하는 상부 발광형 유기발광 다이오드 표시장치.
KR1020160081953A 2016-06-29 2016-06-29 상부 발광형 유기발광 다이오드 표시장치 KR20180002436A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160081953A KR20180002436A (ko) 2016-06-29 2016-06-29 상부 발광형 유기발광 다이오드 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160081953A KR20180002436A (ko) 2016-06-29 2016-06-29 상부 발광형 유기발광 다이오드 표시장치

Publications (1)

Publication Number Publication Date
KR20180002436A true KR20180002436A (ko) 2018-01-08

Family

ID=61003992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160081953A KR20180002436A (ko) 2016-06-29 2016-06-29 상부 발광형 유기발광 다이오드 표시장치

Country Status (1)

Country Link
KR (1) KR20180002436A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3525254A3 (en) * 2018-01-19 2019-11-27 Samsung Display Co., Ltd Display device
CN111009563A (zh) * 2018-10-08 2020-04-14 乐金显示有限公司 显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3525254A3 (en) * 2018-01-19 2019-11-27 Samsung Display Co., Ltd Display device
US11171195B2 (en) 2018-01-19 2021-11-09 Samsung Display Co., Ltd. Display device including a power supply line that overlaps a driving circuit
US11963415B2 (en) 2018-01-19 2024-04-16 Samsung Display Co., Ltd. Display device including a power supply line that overlaps a driving circuit
CN111009563A (zh) * 2018-10-08 2020-04-14 乐金显示有限公司 显示装置
CN111009563B (zh) * 2018-10-08 2023-05-30 乐金显示有限公司 显示装置

Similar Documents

Publication Publication Date Title
EP3331019B1 (en) Display device
US8890899B2 (en) Monochrome light emitting display device and method for fabricating the same
US11063096B2 (en) Organic light emitting diode display device
EP3496150B1 (en) Organic light-emitting display
US10686022B2 (en) Organic light emitting diode display
KR102449131B1 (ko) 유기발광 표시장치
CN109887954B (zh) 有机发光二极管显示器
KR102489043B1 (ko) 유기발광 표시장치
TWI683166B (zh) 顯示面板及有機發光顯示裝置
KR20180130024A (ko) 표시 장치
US10840308B2 (en) Organic light-emitting display
CN113053950B (zh) 显示装置及其像素阵列基板
KR20200014473A (ko) 표시 장치
KR20180002436A (ko) 상부 발광형 유기발광 다이오드 표시장치
KR20210033586A (ko) 표시 장치
KR102569692B1 (ko) 유기발광 표시장치
KR20210086441A (ko) 표시패널과 그 리페어 방법
KR102491261B1 (ko) 유기 발광 다이오드 디스플레이 장치
KR102560268B1 (ko) 유기발광 다이오드 표시장치
KR20180014324A (ko) 유기발광 표시장치
KR20170081073A (ko) 표시 장치 및 그 제조 방법
KR20240053914A (ko) 표시 장치 및 표시 패널
CN116801663A (zh) 发光显示装置
KR20220076173A (ko) 전계 발광 표시 장치 및 이의 제조 방법
KR20240092233A (ko) 표시 장치 및 표시 패널

Legal Events

Date Code Title Description
A201 Request for examination
E90F Notification of reason for final refusal