KR102458866B1 - 유기전계발광 표시장치 및 그 제조 방법 - Google Patents

유기전계발광 표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102458866B1
KR102458866B1 KR1020140188843A KR20140188843A KR102458866B1 KR 102458866 B1 KR102458866 B1 KR 102458866B1 KR 1020140188843 A KR1020140188843 A KR 1020140188843A KR 20140188843 A KR20140188843 A KR 20140188843A KR 102458866 B1 KR102458866 B1 KR 102458866B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
pad
auxiliary
auxiliary electrode
Prior art date
Application number
KR1020140188843A
Other languages
English (en)
Other versions
KR20160012876A (ko
Inventor
장진희
김세준
이준석
박상혁
김동영
이소정
임종혁
이재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20160012876A publication Critical patent/KR20160012876A/ko
Priority to KR1020220135833A priority Critical patent/KR102650509B1/ko
Application granted granted Critical
Publication of KR102458866B1 publication Critical patent/KR102458866B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 유기전계발광 표시장치 및 그 제조 방법을 개시한다. 개시된 본 발명의 유기전계발광 표시장치는, 표시 영역과 비표시 영역으로 구분되는 기판; 상기 표시 영역 상에 배치되고, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 박막 트랜지스터 상에 배치되고, 제 1 전극, 유기발광층 및 제 2 전극을 포함하는 유기발광소자; 상기 유기발광소자의 제 2 전극과 연결되는 보조 전극; 및 상기 비표시 영역 상에 배치되고, 패드 전극을 포함하는 패드부를 포함하고, 상기 보조 전극은 제 1 보조 전극 및 제 2 보조 전극을 포함하고, 상기 제 2 보조 전극은 상기 제 1 보조 전극의 상면 및 측면을 둘러싸고 형성되는 것을 특징으로 한다.

Description

유기전계발광 표시장치 및 그 제조 방법 {Organic light emitting diode display device and fabricating method of the same}
본 발명은 유기전계발광 표시장치 및 그 제조 방법에 관한 것으로, 보다 구체적으로는 신뢰성이 향상된 유기전계발광 표시장치 및 그 제조 방법에 관한 것이다.
최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display)분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이 같은 평판표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 유기전계발광 표시장치(Organic Light Emitting Display: OLED), 전기영동표시장치(Electrophoretic Display: EPD,Electric Paper Display), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device: ELD) 및 전기습윤표시장치(Electro-Wetting Display: EWD) 등을 들 수 있다. 이들은 공통적으로 영상을 구현하는 평판표시패널을 필수적인 구성요소로 하는데, 평판 표시패널은 고유의 발광물질 또는 편광물질층을 사이에 두고 대면 합착된 한 쌍의 기판을 포함하여 이루어진다.
이러한 평판표시장치 중 하나인 유기전계발광 표시장치(Organic light emitting diode display device)는 자발광소자인 유기발광소자를 포함하므로, 비발광소자인 액정표시장치에 사용되는 별도의 광원이 필요하지 않기 때문에 경량 박형이 가능하다. 또한, 액정표시장치에 비해 시야각 및 대비비가 우수하며, 소비전력 측면에서도 유리하며, 직류 저전압 구동이 가능하고, 응답속도가 빠르며, 내부 구성요소가 고체이기 때문에 외부충격에 강하고, 사용 온도범위도 넓은 장점을 가지고 있다.
이러한 유기전계발광 표시장치는 표시 영역 및 표시 영역 외곽의 비표시 영역으로 구분된다. 표시 영역에는 박막 트랜지스터 및 유기전계발광 소자가 형성된다. 또한, 비표시 영역에는 외부전원으로부터 박막 트랜지스터 및 유기전계발광 소자에 신호전압을 인가하기 위한 패드 전극을 포함하는 패드부가 구비된다. 여기서, 박막 트랜지스터 및 유기전계발광 소자는 패드부와 다수의 배선을 통해 서로 전기적으로 연결된다.
상기 비표시 영역에 형성되는 패드부의 패드 전극은 구동부와 연결되기 위해 외부로 노출될 수 있다. 이 때, 패드 전극이 외부 습기와 산소로 인해 패드 전극의 부식이 발생할 수 있다. 패드 전극이 부식되는 경우, 신호 전달이 원활하지 않으며, 신뢰성이 문제될 수 있다.
또한, 이러한 유기전계발광 표시장치는 소면적에서는 문제되지 않으나, 대면적으로 형성될 경우, 균일한 휘도를 유지하지 못하고, 외곽 영역과 중심 영역 간에 휘도차가 발생하는 문제점이 발생한다. 보다 자세하게는, 유기발광소자의 상부 전극으로부터 외곽 영역 및 중심 영역 간에 전류가 흐르는 경우, 전류가 유입되는 곳으로부터 거리가 먼 곳까지 도달한다. 이때, 상기 유기발광소자의 상부 전극의 저항에 의해 전압 강하가 일어나 외곽 부분과 중심 부분의 휘도차가 발생하게 된다.
즉, 대면적의 종래 유기전계발광 표시장치의 경우, 유기발광소자의 상부 전극의 저항에 의한 외곽부와 중심부의 휘도 차이로 인해 휘도 균일도가 급격히 저하되며, 휘도 차이를 보완하는 수단을 필요로 한다.
본 발명은 외부로 노출되는 패드 전극이 다수의 패드 전극층으로 형성되고, 최상측에 배치되고, 외부로 노출되는 패드 전극층을 산소 및 수분으로 인해 부식되지 않는 물질로 형섬함으로써, 패드 전극의 부식과 마이그레이션이 발생하는 것을 방지하고, 신호 전달 불량을 방지할 수 있는 유기전계발광 표시장치 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 다수의 패드 전극층을 형성하는데 필요한 공정을 단순화 하고, 제조 비용을 감소하는 유기전계발광 표시장치 및 그 제조 방법을 제공하는데 다른 목적이 있다.
또한, 본 발명은 유기발광소자의 제 2 전극과 연결되는 보조 전극을 포함하여 제 2 전극의 저항을 작게하고, 전압강하를 감소하여 전 영역에서 균일하게 전류가 전달될 수 있는 유기전계발광 표시장치 및 그 제조 방법을 제공하는데 또 다른 목적이 있다.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 유기전계발광 표시장치는, 표시 영역과 비표시 영역으로 구분되는 기판; 상기 표시 영역 상에 배치되고, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 상기 박막 트랜지스터 상에 배치되고, 제 1 전극, 유기발광층 및 제 2 전극을 포함하는 유기발광소자; 상기 유기발광소자의 제 2 전극과 연결되는 보조 전극; 및 상기 비표시 영역 상에 배치되고, 패드 전극을 포함하는 패드부를 포함하고, 상기 보조 전극은 제 1 보조 전극 및 제 2 보조 전극을 포함하고, 상기 제 2 보조 전극은 상기 제 1 보조 전극의 상면 및 측면을 둘러싸고 형성되는 것을 특징으로 한다.
또한, 본 발명의 유기전계발광 표시장치의 제조 방법은, 표시 영역과 비표시 영역으로 구분되는 기판 상에, 상기 표시 영역에는 박막 트랜지스터를 형성하고, 상기 비표시 영역에는 패드 전극을 형성하는 단계; 상기 박막 트랜지스터 및 패드 전극 상에 보호막을 형성하는 단계; 상기 표시 영역에서 상기 보호막 상에 평탄화막을 형성하는 단계; 상기 표시 영역에서 상기 평탄화막 상에 제 1 보조 전극 및 연결 전극을 형성하고, 상기 비표시 영역에서 상기 보호막 상에 보호 전극을 형성하는 단계; 및 상기 제 1 보조 전극 상에 제 2 보조 전극을 형성하고, 상기 연결 전극 상에 유기발광소자 제 1 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 유기전계발광 표시장치 및 그 제조 방법은 외부로 노출되는 패드 전극이 다수의 패드 전극층으로 형성되고, 최상측에 배치되고, 외부로 노출되는 패드 전극층을 산소 및 수분으로 인해 부식되지 않는 물질로 형섬함으로써, 패드 전극의 부식과 마이그레이션이 발생하는 것을 방지하고, 신호 전달 불량을 방지할 수 있는 제 1 효과가 있다.
또한, 본 발명에 따른 유기전계발광 표시장치 및 그 제조 방법은 다수의 패드 전극층을 형성하는데 필요한 공정을 단순화 하고, 제조 비용을 감소하는 제 2 효과가 있다.
또한, 본 발명에 따른 유기전계발광 표시장치 및 그 제조 방법은 유기발광소자의 제 2 전극과 연결되는 보조 전극을 포함하여 제 2 전극의 저항을 작게 하고, 전압강하를 감소하여 전 영역에서 균일하게 전류가 전달될 수 있는 제 3 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 단면도이다.
도 2는 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다.
도 3은 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다.
도 4는 본 발명의 제 4 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다.
도 5는 본 발명의 제 5 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다.
도 6은 본 발명의 제 6 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다.
도 7a 내지 도 7e는 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 제조 방법을 도시한 도면이다.
도 8a 내지 도 8e는 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 제조 방법을 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에' '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
먼저, 도 1을 참조하여, 제 1 실시예에 따른 유기전계발광 표시장치에 대해서 설명한다. 도 1은 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 단면도이다.
도 1을 참조하면, 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치는 표시 영역(Active Area; AA)과 비표시 영역(Inactive Area; IA)으로 구분되는 기판(100)을 포함한다. 상기 기판(100)은 절연 기판일 수 있다. 이때, 상기 기판(100)은 실리콘(Si), 유리(glass), 플라스틱 또는 폴리이미드(PI)를 포함할 수 있다. 다만, 이에 한정되지 않으며, 상기 기판(100) 상에 형성되는 다수의 층과 소자를 지지할 수 있는 재료면 충분하다.
상기 기판(100)의 표시 영역(AA)에는 박막 트랜지스터(Tr), 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL)가 배치될 수 있다. 또한, 상기 기판(100)의 비표시 영역(IA)에는 패드부가 배치될 수 있다. 상기 패드부는 하나의 패드부(640)를 포함할 수 있다. 다만, 상기 패드부는 도면에 한정되지 않으며, 다수개의 패드부를 더 포함할 수 있다.
자세하게는, 상기 기판(100) 상에 일방향으로 게이트 라인이 형성되고, 상기 일방향과 다른 방향으로 데이터 라인이 형성된다. 상기 게이트 라인 및 상기 데이터 라인은 서로 교차하여 상기 표시 영역(AA)에서 화소 영역을 정의할 수 있다. 상기 게이트 라인과 상기 데이터 라인의 교차 영역에는 박막 트랜지스터(Tr)가 형성된다. 또한, 상기 화소 영역에는 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL)가 형성된다.
상기 박막 트랜지스터(Tr)는 상기 기판(100) 상에 형성된 반도체층(111), 상기 게이트 라인에서 분기된 게이트 전극(313), 상기 데이터 라인에서 분기된 소스 전극(315) 및 상기 소스 전극(315)과 동일층에서 이격되어 형성된 드레인 전극(316)을 포함할 수 있다.
상기 유기발광소자(OL)는 제 1 전극(130), 상기 제 1 전극(130)과 대향하여 형성되는 제 2 전극(136) 및 상기 제 1 전극(130)과 상기 제 2 전극(136) 사이에 형성되는 유기발광층(135)을 포함할 수 있다.
상기 패드부(140)에서는 추후 구동부와 연결되기 위해 패드 전극(641)이 외부로 노출되어야 한다. 구리(Cu) 등으로 형성된 패드 전극은 저항이 작아 신호 전달에 유리하나, 구리(Cu) 등으로 형성된 패드 전극이 외부로 노출되는 경우, 산소 및 수분과 접촉하여 부식이 발생할 수 있다. 이러한 부식은 신호 전달의 불량을 야기하고, 유기전계발광 표시장치의 신뢰성이 감소되는 문제점이 있다. 또한, 구리(Cu) 등으로 형성된 패드 전극은 추후 유기발광소자(OL)를 형성하는 과정에서 제 1 전극(130) 형성시 함께 식각되는 문제점이 있다.
이를 해결하기 위해, 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 패드부(640)는 패드 전극(641)을 포함하고, 상기 패드 전극(641)이 외부로 노출된 영역과 중첩하여 배치되는 보호 전극(741)을 더 포함한다.
더 자세하게는, 상기 표시 영역(AA)에서 상기 기판(100) 상에 반도체층(111)이 형성된다. 상기 반도체층(111)은 소스 영역(111a), 채널 영역(111b) 및 드레인 영역(111c)을 포함할 수 있다. 상기 반도체층(111) 상에 게이트 절연막(120)이 형성된다. 상기 게이트 절연막(120)은 상기 반도체층(111)이 형성된 상기 기판(100) 전면에 형성될 수 있다.
상기 게이트 절연막(120) 상에 상기 게이트 라인, 게이트 전극(313), 패드 전극(641)이 배치될 수 있다. 상기 게이트 전극(313)은 상기 표시 영역(AA)에서 상기 반도체층(111)과 중첩되도록 형성될 수 있다. 또한, 상기 패드 전극(641)은 비표시 영역(IA)에 형성될 수 있다.
상기 게이트 라인, 게이트 전극(313), 패드 전극(641)은 동일 물질로 형성될 수 있다. 이때, 상기 게이트 라인과 상기 게이트 전극(313)은 일체로 형성될 수 있다.
상기 게이트 라인, 게이트 전극(313), 패드 전극(641)은 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 즉, 상기 게이트 전극(313)은 제 1 게이트 전극(313a) 및 상기 제 1 게이트 전극(313a) 상에 배치되는 제 2 게이트 전극(313b)으로 이루어질 수 있다. 또한, 상기 패드 전극(641)은 상기 제 1 패드 전극층(641a) 및 상기 제 1 패드 전극층(641a) 상에 배치되는 제 2 패드 전극층(641b)으로 이루어질 수 있다.
상기 게이트 라인, 게이트 전극(313), 패드 전극(641)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.
상기 게이트 라인, 게이트 전극(313), 패드 전극(641) 상에 층간 절연막(121)이 형성될 수 있다. 상기 층간 절연막(121)은 다수의 콘택홀을 포함할 수 있다.
상기 표시 영역(AA)에서 상기 층간 절연막(121) 및 상기 게이트 절연막(120)은 상기 반도체층(111)을 노출하는 콘택홀을 포함할 수 있다. 상기 콘택홀은 상기 반도체층(111)의 소스 영역(111a) 및 드레인 영역(111c)을 노출할 수 있다. 상기 비표시 영역(IA)에서 상기 층간 절연막(121)은 상기 패드 전극(641)을 노출하는 콘택홀을 포함할 수 있다.
상기 다수의 콘택홀을 포함하는 층간 절연막(121) 상에 상기 데이터 라인, 소스 전극(315), 드레인 전극(316), 보호 전극(741)이 배치될 수 있다. 그리고, 상기 데이터 라인은 상기 게이트 라인과 다른 방향으로 연장되도록 배치될 수 있다. 상기 소스 전극(315) 및 상기 드레인 전극(316)은 서로 이격되어 형성되며, 각각 상기 콘택홀을 통해 노출된 상기 반도체층(111)과 접하도록 형성될 수 있다. 상기 소스 전극(315)은 상기 반도체층(111)의 소스 영역(111a)과 접하고, 상기 드레인 전극(116)은 상기 반도체층(311)의 드레인 영역(111c)과 접하도록 형성될 수 있다.
상기 보호 전극(741)은 상기 콘택홀을 통해 노출된 상기 패드 전극(641) 상에 형성될 수 있다. 즉, 상기 보호 전극(741)은 상기 패드 전극(641)의 제 2 패드 전극층(641b)이 노출된 영역에 중첩하여 형성될 수 있다. 따라서, 상기 제 2 패드 전극층(641b)은 상기 패드 전극(641) 및 층간 절연막(121)으로 둘러싸이도록 형성될 수 있다.
상기 데이터 라인, 소스 전극(315), 드레인 전극(316)는 다중층으로 형성될 수 있다. 예를 들면, 상기 데이터 라인, 소스 전극(315), 드레인 전극(316)은 2중층으로 형성될 수 있다. 이때, 상기 데이터 라인, 소스 전극(315), 드레인 전극(316)은 각각 제 1 금속층(미도시,315a,316a) 및 상기 제 1 금속층(미도시,315a,316a) 상에 배치되는 제 2 금속층(미도시,315b,316b)으로 이루어질 수 있다.
상기 데이터 라인, 소스 전극(315), 드레인 전극(361)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 데이터 라인, 소스 전극(315), 드레인 전극(316)의 제 1 금속층(미도시,315a,316a)은 몰리티타늄(MoTi)으로 이루어지고, 제 2 금속층(미도시,315b,316b)은 구리(Cu)로 이루어질 수 있다.
그리고, 상기 보호 전극(741)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 보호 전극(741)은 몰리티타늄(MoTi)으로 이루어질 수 있다.
여기서, 상기 데이터 라인, 소스 전극(315), 드레인 전극(316)의 제 1 금속층(미도시,315a,316a)은 상기 보호 전극(741)과 동일층에서 동일물질로 이루어질 수 있다.
이로써, 상기 반도체층(111), 게이트 전극(313), 소스 전극(315) 및 드레인 전극(316)을 포함하는 박막 트랜지스터(Tr)와 패드전극(641) 및 상기 패드전극(641) 상에 배치되는 보호 전극(741)을 포함하는 패드부(640)를 형성할 수 있다.
상기 박막 트랜지스터(Tr) 상에 보호막(122)이 형성되고, 상기 보호막(122) 상에 평탄화막(123)이 형성될 수 있다. 상기 보호막(122) 및 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)의 드레인 전극(316)을 노출하는 콘택홀을 포함할 수 있다.
상기 보호막(122) 및 평탄화막(123)은 상기 층간 절연막(121)의 콘택홀을 통해 외부로 노출된 상기 패드전극(640) 상에 배치되지 않을 수 있다. 이때, 상기 보호막(122)은 상기 데이터 라인을 둘러싸고 형성될 수 있다. 또한, 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)가 형성된 표시 영역(AA)에만 형성될 수 있다.
상기 평탄화막(123) 상에 유기발광소자(OL)의 제 1 전극(130)이 형성된다. 상기 제 1 전극(130)은 상기 보호막(122) 및 상기 평탄화막(123)을 관통하는 콘택홀을 통해 상기 드레인 전극(316)과 전기적으로 연결될 수 있다. 또한, 상기 제 1 전극(130)은 애노드(anode) 전극 일 수 있다.
다만, 상기 제 1 전극(130)은 도면에 한정되지 않으며, 다중층으로 이루어질 수도 있다. 예를 들면, 상기 제 1 전극(130)은 제 1 전극층, 제 2 전극층, 및 제 3 전극층이 순차적으로 적층된 삼중층 구조로 형성될 수도 있다.
또한, 상기 평탄화막(123) 상에는 뱅크 패턴(139)이 형성된다. 상기 뱅크 패턴(139)은 상기 유기발광소자(OL)의 제 1 전극(130)의 상면의 일부를 노출하도록 배치된다. 즉, 상기 뱅크 패턴(139)은 상게 제 1 전극(130)의 측면을 둘러싸는 형태로 형성되어, 상기 제 1 전극(130)의 측면의 부식을 방지할 수 있다.
상기 뱅크 패턴(139)으로 둘러싸인 영역에는 상기 유기발광소자(OL)의 유기발광층(135)이 배치될 수 있다. 도면 상에는 상기 유기발광층(135)을 단층으로 도시하였으나, 이에 한정되지 않는다. 상기 유기발광층(135)은 발광물질로 이루어진 단층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성할 수도 있다.
상기 유기발광층(135) 상에는 제 2 전극(136)이 형성될 수 있다. 이 때, 상기 제 2 전극(136)은 캐소드(cathode) 전극 일 수 있다. 상기 제 2 전극(136)은 일함수가 낮은 금속 또는 금속 합금으로 형성될 수 있다. 다만, 이에 한정되지 않으며, 일반적으로 캐소드 전극으로 사용될 수 있는 물질을 포함할 수 있다. 상기 제 2 전극(136)은 상기 표시 영역(AA)에 형성될 수 있다. 이때, 상기 제 2 전극(136)은 상기 유기발광층(135)의 상면에 형성될 수 있다.
본 발명에 따른 유기전계발광 표시장치는 패드전극(641)과 중첩하여 배치되는 보호 전극(741)을 통해 패드전극(641)의 부식을 방지할 수 있는 효과가 있다.
이어서, 도 2를 참조하여, 제 2 실시예에 따른 유기전계발광 표시장치에 대해서 설명한다. 도 2는 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 단면도이다. 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치는 앞서 설명한 제 1 실시예에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략될 수 있다. 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.
도 2를 참조하면, 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치는 표시 영역(Active Area; AA)과 비표시 영역(Inactive Area; IA)으로 구분되는 기판(100)을 포함한다. 상기 기판(100)의 표시 영역(AA)에는 박막 트랜지스터(Tr), 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL) 및 상기 유기발광소자(OL)와 연결되는 보조 전극(160)이 배치될 수 있다.
또한, 상기 기판(100)의 비표시 영역(IA)에는 패드부가 배치될 수 있다. 상기 패드부는 제 1 패드부(140) 및 제 2 패드부(150)를 포함할 수 있다. 상기 박막 트랜지스터(Tr), 유기발광소자(OL), 보조 전극(160), 제 1 패드부(140) 및 제 2 패드부(150)에 대해 자세히 설명하면 다음과 같다.
상기 기판(100) 상에 일방향으로 게이트 라인이 형성되고, 상기 일방향과 다른 방향으로 데이터 라인이 형성된다. 상기 게이트 라인 및 상기 데이터 라인은 서로 교차하여 상기 표시 영역(AA)에서 화소 영역을 정의할 수 있다. 상기 게이트 라인과 상기 데이터 라인의 교차 영역에는 박막 트랜지스터(Tr)가 형성된다. 또한, 상기 화소 영역에는 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL)가 형성된다.
상기 박막 트랜지스터(Tr)는 상기 기판(100) 상에 형성된 반도체층(111), 상기 게이트 라인에서 분기된 게이트 전극(113), 상기 데이터 라인에서 분기된 소스 전극(115) 및 상기 소스 전극(115)과 동일층에서 이격되어 형성된 드레인 전극(116)을 포함할 수 있다. 상기 유기발광소자(OL)는 제 1 전극(130), 상기 제 1 전극(130)과 대향하여 형성되는 제 2 전극(136) 및 상기 제 1 전극(130)과 상기 제 2 전극(136) 사이에 형성되는 유기발광층(135)을 포함할 수 있다. 상기 보조 전극(160)은 제 1 보조 전극(161) 및 제 2 보조 전극(162)을 포함할 수 있다. 또한, 상기 제 1 패드부(140)는 제 1 하부 패드 전극(141) 및 제 1 상부 패드 전극(142)을 포함하고, 상기 제 2 패드부(150)는 제 2 하부 패드 전극(151) 및 제 2 상부 패드 전극(152)을 포함할 수 있다.
상기 표시 영역(AA)에서 상기 기판(100) 상에 반도체층(111)이 형성된다. 상기 반도체층(111) 상에 게이트 절연막(120)이 형성된다. 상기 게이트 절연막(120)은 상기 표시 영역(AA) 및 비표시 영역(IA)에 형성될 수 있다. 즉, 상기 게이트 절연막(120)은 상기 반도체층(111)이 형성된 상기 기판(100) 전면에 형성될 수 있다.
상기 게이트 절연막(120) 상에 상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(141) 및 제 2 하부 패드 전극(151)이 형성될 수 있다. 상기 게이트 전극(113)은 상기 표시 영역(AA)에서 상기 반도체층(111)과 중첩되도록 형성될 수 있다. 또한, 상기 제 1 하부 패드 전극(141) 및 제 2 하부 패드 전극(151)은 비표시 영역(IA)에 형성될 수 있다.
상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(141) 및 제 2 하부 패드 전극(151)은 동일 물질로 형성될 수 있다. 이때, 상기 게이트 라인과 상기 게이트 전극(113)은 일체로 형성될 수 있다. 또한, 상기 게이트 라인과 상기 제 1 하부 패드 전극(141)은 일체로 형성될 수 있다.
상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(141) 및 제 2 하부 패드 전극(151)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(141) 및 제 2 하부 패드 전극(151)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.
상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(141) 및 제 2 하부 패드 전극(151) 상에 층간 절연막(121)이 형성될 수 있다. 상기 층간 절연막(121)은 다수의 콘택홀을 포함할 수 있다.
상기 표시 영역(AA)에서 상기 층간 절연막(121) 및 상기 게이트 절연막(120)은 상기 반도체층(111)을 노출하는 콘택홀을 포함할 수 있다. 상기 콘택홀은 상기 반도체층(111)의 소스 영역(111a) 및 드레인 영역(111c)을 노출할 수 있다.
상기 비표시 영역(IA)에서 상기 층간 절연막(121)은 상기 제 1 하부 패드 전극(141)을 노출하는 콘택홀을 포함할 수 있다. 또한, 상기 비표시 영역(IA)에서 상기 층간 절연막(121)은 상기 제 2 하부 패드 전극(151)을 노출하는 콘택홀을 포함할 수 있다.
상기 다수의 콘택홀을 포함하는 층간 절연막(121) 상에 상기 데이터 라인, 소스 전극(115), 드레인 전극(116), 제 1 상부 패드 전극(142) 및 제 2 상부 패드 전극(152)이 형성될 수 있다. 상기 데이터 라인은 상기 게이트 라인과 다른 방향으로 연장되도록 배치될 수 있다. 상기 소스 전극(115) 및 상기 드레인 전극(116)은 서로 이격되어 형성되며, 각각 상기 콘택홀을 통해 노출된 상기 반도체층(111)과 접하도록 형성될 수 있다. 상기 소스 전극(115)은 상기 반도체층(111)의 소스 영역(111a)과 접하고, 상기 드레인 전극(116)은 상기 반도체층(111)의 드레인 영역(111c)과 접하도록 형성될 수 있다.
상기 제 1 상부 패드 전극(142)은 상기 콘택홀을 통해 노출된 상기 제 1 하부 패드 전극(141) 상에 형성될 수 있다. 또한, 상기 제 2 상부 패드 전극(152)은 상기 콘택홀을 통해 노출된 상기 제 2 하부 패드 전극(151) 상에 형성될 수 있다.
상기 데이터 라인, 소스 전극(115), 드레인 전극(116), 제 1 상부 패드 전극(142) 및 제 2 상부 패드 전극(152)은 동일 물질로 형성될 수 있다. 이때, 상기 데이터 라인과 상기 소스 전극(115)은 일체로 형성될 수 있다. 또한, 상기 데이터 라인과 상기 제 2 상부 패드 전극(152)은 일체로 형성될 수 있다.
상기 데이터 라인, 소스 전극(115), 드레인 전극(116), 제 1 상부 패드 전극(142) 및 제 2 상부 패드 전극(152)은 다중층으로 형성될 수 있다. 예를 들면, 상기 데이터 라인, 소스 전극(115), 드레인 전극(116), 제 1 상부 패드 전극(142) 및 제 2 상부 패드 전극(152)은 삼중층으로 형성될 수 있다.
즉, 상기 소스 전극(115)은 제 1 소스 전극층(115a), 제 2 소스 전극층(115b) 및 제 3 소스 전극층(115c)을 포함할 수 있다. 상기 드레인 전극(116)은 제 1 드레인 전극층(116a), 제 2 드레인 전극층(116b) 및 제 3 드레인 전극층(116c)을 포함할 수 있다. 상기 제 1 상부 패드 전극(142)은 제 1 패드 전극층(142a), 제 2 패드 전극층(142b) 및 제 3 패드 전극층(142c)을 포함할 수 있다. 또한, 상기 제 2 상부 패드 전극(152)은 제 1 패드 전극층(152a), 제 2 패드 전극층(152b) 및 제 3 패드 전극층(152c)을 포함할 수 있다.
상기 제 1 소스 전극층(115a), 제 1 드레인 전극층(116a), 제 1 상부 패드 전극(142)의 제 1 패드 전극층(142a) 및 상기 제 2 상부 패드 전극(152)의 제 1 패드 전극층(152a)은 동일 물질로 형성될 수 있다. 상기 제 1 소스 전극층(115a), 제 1 드레인 전극층(116a), 제 1 상부 패드 전극(142)의 제 1 패드 전극층(142a) 및 상기 제 2 상부 패드 전극(152)의 제 1 패드 전극층(152a)은 각각 상기 제 2 소스 전극층(115b), 제 2 드레인 전극층(116b), 제 1 상부 패드 전극(142)의 제 2 패드 전극층(142b) 및 상기 제 2 상부 패드 전극(152)의 제 2 패드 전극층(152b)의 접착력을 향상시킬 수 있다. 예를 들면, 상기 제 1 소스 전극층(115a), 제 1 드레인 전극층(116a), 제 1 상부 패드 전극(142)의 제 1 패드 전극층(142a) 및 상기 제 2 상부 패드 전극(152)의 제 1 패드 전극층(152a)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
상기 제 2 소스 전극층(115b), 제 2 드레인 전극층(116b), 제 1 상부 패드 전극(142)의 제 2 패드 전극층(142b) 및 상기 제 2 상부 패드 전극(152)의 제 2 패드 전극층(152b)은 동일 물질로 형성될 수 있다. 상기 제 2 소스 전극층(115b), 제 2 드레인 전극층(116b), 제 1 상부 패드 전극(142)의 제 2 패드 전극층(142b) 및 상기 제 2 상부 패드 전극(152)의 제 2 패드 전극층(152b)은 저항이 작은 물질로 형성될 수 있다. 예를 들면, 상기 제 2 소스 전극층(115b), 제 2 드레인 전극층(116b), 제 1 상부 패드 전극(142)의 제 2 패드 전극층(142b) 및 상기 제 2 상부 패드 전극(152)의 제 2 패드 전극층(152b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 제 2 소스 전극층(115b), 제 2 드레인 전극층(116b), 제 1 상부 패드 전극(142)의 제 2 패드 전극층(142b) 및 상기 제 2 상부 패드 전극(152)의 제 2 패드 전극층(152b)은 구리(Cu)를 포함할 수 있다.
상기 제 3 소스 전극층(115c), 제 3 드레인 전극층(116c), 제 1 상부 패드 전극(142)의 제 3 패드 전극층(142c) 및 상기 제 2 상부 패드 전극(152)의 제 3 패드 전극층(152c)은 동일 물질로 형성될 수 있다. 상기 제 3 소스 전극층(115c), 제 3 드레인 전극층(116c), 제 1 상부 패드 전극(142)의 제 3 패드 전극층(142c) 및 상기 제 2 상부 패드 전극(152)의 제 3 패드 전극층(152c)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 제 3 소스 전극층(115c), 제 3 드레인 전극층(116c), 제 1 상부 패드 전극(142)의 제 3 패드 전극층(142c) 및 상기 제 2 상부 패드 전극(152)의 제 3 패드 전극층(152c)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
상기 패드부(140,150)의 상부 패드 전극(142,152)은 다수의 패드 전극층을 포함하도록 형성된다. 이때, 최상측에 배치된 패드 전극층(142c,152c)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 특히, 상기 최상측에 배치된 패드 전극층(142c,152c)은 추후 유기발광소자(OL)의 제 1 전극(130) 식각액으로 식각되지 않는 물질로 형성될 수 있다. 즉, 최상측에 배치된 패드 전극층(142c,152c)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 이로 인해, 부식을 방지할 수 있으며, 신뢰성을 향상시키고, 신호 전달 불량을 개선할 수 있다.
이로써, 상기 반도체층(111), 게이트 전극(113), 소스 전극(115) 및 드레인 전극(116)을 포함하는 박막 트랜지스터(Tr)와, 상기 제 1 하부 패드 전극(141) 및 제 1 상부 패드 전극(142)을 포함하는 제 1 패드부(140)와, 상기 제 2 하부 패드 전극(151) 및 제 2 상부 패드 전극(152)을 포함하는 제 2 패드부(150)를 형성할 수 있다. 상기 제 1 및 제 2 패드부(140,150)의 하부 패드 전극(141,151)은 상기 게이트 라인 및 게이트 전극(113)과 동일 공정에서 형성될 수 있다. 또한, 상기 제 1 및 제 2 패드부(140,150)의 상부 패드 전극(142,152)은 상기 데이터 라인, 소스 전극(115) 및 드레인 전극(116)과 동일 공정에서 형성될 수 있다.
상기 박막 트랜지스터(Tr), 제 1 패드부(140) 및 제 2 패드부(150) 상에 보호막(122)이 형성될 수 있다. 즉, 상기 보호막(122)은 표시 영역(AA) 및 비표시 영역(IA)에 형성되며, 상기 기판(100) 전면에 형성될 수 있다.
또한, 상기 보호막(122) 상에 평탄화막(123)이 형성될 수 있다. 상기 평탄화막(123)은 상기 제 1 패드부(140) 및 제 2 패드부(150) 상에는 배치되지 않을 수 있다. 즉, 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)가 형성된 표시 영역(AA)에만 형성될 수 있다.
상기 보호막(122) 및 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)의 드레인 전극(116)을 노출하는 콘택홀을 포함할 수 있다. 또한, 상기 보호막(122)은 상기 패드부(140,150)의 상부 패드 전극(142,152)을 노출하는 콘택홀을 포함할 수 있다.
이때, 상기 보호막(122)은 상기 상부 패드 전극(142,152)의 제 3 패드 전극층(142c,152c)의 상면을 노출하도록 형성될 수 있다. 이때, 상기 보호막(122)은 상기 상부 패드 전극(142,152)의 측면을 둘러싸는 형태로 형성되어, 상기 상부 패드 전극(142,152) 측면의 부식을 방지할 수 있다.
이때, 상기 박막 트랜지스터(Tr)의 드레인 전극(116)을 노출하는 상기 보호막(122) 및 상기 평탄화막(123)의 콘택홀은 동일 공정으로 함께 형성될 수 있다. 다만, 콘택홀의 형성 방법은 이에 한정되지 않는다. 상기 기판(100) 전면에 보호막(122)을 형성하고, 상기 제 1 패드부(140) 및 제 2 패드부(150) 형성 영역과 상기 박막 트랜지스터(Tr)의 드레인 전극 형성 영역의 보호막(122)을 노출하도록 상기 평탄화막(123)을 형성할 수 있다. 이후, 별도의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 보호막(122)을 식각함으로써, 상기 제 1 패드부(140), 제 2 패드부(150) 및 드레인 전극(116)을 노출하는 콘택홀을 형성할 수 있다.
상기 평탄화막(123) 상에 보조 전극(160) 및 유기발광소자(OL)의 제 1 전극(130)이 형성된다. 상기 보조 전극(160) 및 상기 제 1 전극(130)은 서로 이격되어 형성된다.
상기 보조 전극(160)은 제 1 보조 전극(161) 및 제 2 보조 전극(162)을 포함할 수 있다. 상기 제 1 보조 전극(161)은 이중층으로 형성될 수 있다. 자세하게는, 상기 제 1 보조 전극(161)은 하부 보조 전극층(161a) 및 상부 보조 전극층(161b)이 적층되어 형성될 수 있다.
상기 하부 보조 전극층(161a)은 상기 상부 보조 전극층(161b)의 접착력을 향상시킬 수 있다. 예를 들면, 상기 하부 보조 전극층(161a)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
또한, 상기 상부 보조 전극층(161b)은 저항이 작은 금속으로 형성될 수 있다. 예를 들면, 상기 상부 보조 전극층(161b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 상부 보조 전극층(161b)은 구리(Cu)로 형성될 수 있다. 따라서, 상기 보조 전극(160)이 저항이 작은 물질을 포함함으로써, 휘도 균일도를 향상시킬 수 있다.
상기 제 2 보조 전극(162)은 상기 제 1 보조 전극(161) 상에 형성된다. 이때, 상기 제 2 보조 전극(162)은 상기 제 1 보조 전극(161)의 상면 및 측면을 둘러싸고 형성될 수 있다. 상기 제 2 보조 전극(162)은 다중층으로 형성될 수 있다. 예를 들면, 상기 제 2 보조 전극(162)은 제 1 보조 전극층(162a), 제 2 보조 전극층(162b) 및 제 3 보조 전극층(162c)이 순차적으로 적층된 삼중층 구조로 형성될 수 있다.
상기 제 1 전극(130)은 상기 보호막(122) 및 상기 평탄화막(123)을 관통하는 콘택홀을 통해 상기 드레인 전극(116)과 전기적으로 연결될 수 있다. 또한, 상기 제 1 전극(130)은 애노드(anode) 전극 일 수 있다. 상기 제 1 전극(130)은 다수의 전극층으로 형성될 수 있다. 예를 들면, 상기 제 1 전극(130)은 제 1 전극층(130a), 제 2 전극층(130b) 및 제 3 전극층(130c)이 순차적으로 적층된 삼중층 구조로 형성될 수 있다.
상기 제 2 보조 전극(162) 및 상기 유기발광소자(OL)의 제 1 전극(130)은 동일 물질로 형성될 수 있다. 상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 동일 물질로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 동일 물질로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 동일 물질로 형성될 수 있다.
상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 각각 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)의 접착력을 높일 수 있다. 상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극층(130a)은 ITO로 형성될 수 있다.
상기 제 2 전극층(130b)은 반사층일 수 있다. 이때, 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 은(Ag)-합금으로 형성될 수 있다. 이를 통해, 상기 유기발광소자(OL)는 상부로 빛을 발광시키는 상부 발광방식 유기전계발광 표시장치를 구현할 수 있다.
상기 제 3 전극층(130c)은 큰 일함수를 가짐으로써, 상기 제 1 전극(130)이 애노드 전극의 역할을 할 수 있도록 한다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 ITO로 형성될 수 있다.
상기 보조 전극(160)을 상기 제 1 전극(130)과 동일 물질로 형성되는 제 2 보조 전극(162)으로만 형성하는 경우, 휘도 균일도를 향상시키기 위해서는, 상기 제 1 보조 전극층(162a) 및 제 3 보조 전극층(162c)에 포함되는 ITO는 저항이 큰 물질이므로, 은(Ag)-합금으로 형성되는 제 2 보조 전극층(162b)이 8000Å 이상의 두께로 형성되어야 한다. 하지만, 8000Å 이상의 두께로 제 2 보조 전극층(162b) 및 제 2 전극층(130b) 형성시 유리 등으로 형성된 기판(100)이 깨지는 문제점이 발생할 수 있다.
또한, 구리와 같은 저항이 작은 물질을 포함하는 제 1 보조 전극(161)으로만 보조 전극(160)을 형성하는 경우, 보조 전극(160)이 부식이 발생하는 문제가 발생할 수 있다. 또한, 보조 전극(160)을 형성하고, 제 1 전극(130)을 형성하는 공정에서 식각될 수 있으므로 이를 방지하기 위한 공정이 추가되는 문제점이 있다.
따라서, 상기 보조 전극(160)이 저항이 작은 물질을 포함하는 제 1 보조 전극(161) 및 상기 제 1 보조 전극(161)을 보호하는 제 2 보조 전극(162)을 포함한다. 이로 인해, 대면적에서도 휘도의 균일도를 확보하고, 공정을 단순화할 수 있다.
또한, 상기 평탄화막(123) 상에는 뱅크 패턴(139)이 형성된다. 상기 뱅크 패턴(139)은 상기 유기발광소자(OL)의 제 1 전극(130) 및 상기 보조 전극(160)을 노출하도록 형성된다. 이때, 상기 제 1 전극(130) 및 상기 보조 전극(160)의 상면만 노출되도록 형성될 수 있다. 즉, 상기 뱅크 패턴(139)은 상기 제 1 전극(130) 및 상기 보조 전극(160)의 측면을 둘러싸는 형태로 형성되어, 상기 제 1 전극(130) 및 상기 보조 전극(160) 측면의 부식을 방지할 수 있다.
상기 노출된 보조 전극(160) 상에 격벽(131)이 형성된다. 상기 격벽(131)은 격벽층(132,133) 및 더미층(134,137)을 포함할 수 있다. 상기 격벽층(132,133)은 제 1 격벽층(132) 및 제 2 격벽층(133)을 포함할 수 있다. 상기 더미층(134,137)은 제 1 더미층(134) 및 제 2 더미층(137)을 포함할 수 있다.
상기 제 1 격벽층(132)은 상기 뱅크 패턴(139)과 동일 물질로 형성될 수 있다. 즉, 상기 제 1 격벽층(132)은 상기 뱅크 패턴(139)과 동일 공정으로 형성될 수 있다.
상기 제 2 격벽층(133)은 하단에서 상단으로 갈수로 면적이 점차 넓게 형성되며, 측면이 경사지도록 형성된다. 즉, 상기 제 2 격벽층(133)은 역테이펴 형상으로 형성된다. 다만, 상기 제 1 격벽층(132) 및 제 2 격벽층(133)은 이에 한정되지 않으며, 하나의 격벽층으로 형성될 수 있고, 상기 격벽층은 역테이퍼 형상으로 형성되면 충분하다.
상기 제 1 격벽층(132) 및 제 2 격벽층(133)이 형성된 기판(100)의 표시 영역(AA) 상에 유기발광층(135) 및 제 1 더미층(134)이 형성된다. 상기 유기발광층(135)은 상기 뱅크 패턴(139)으로 인해 노출된 제 1 전극(130) 및 상기 뱅크 패턴(139) 상에 형성될 수 있다. 또한, 상기 제 1 더미층(134)은 상기 제 2 격벽층(133) 상에 형성될 수 있다.
상기 유기발광층(135) 및 상기 제 1 더미층(134)은 직진성을 갖고 성막될 수 있다. 예를 들면, 증착(evaporation) 방법으로 형성될 수 있다. 이로 인해, 상기 제 2 격벽층(133)이 역테이퍼 형상으로 형성됨에 따라, 상기 유기발광층(135) 및 제 1 더미층(134)은 상기 뱅크 패턴(139) 및 제 2 격벽층(133)의 상면에만 형성될 수 있다. 즉, 상기 격벽층(132,133) 및 상기 뱅크 패턴(139)의 측면에는 상기 유기발광층(135) 또는 제 1 더미층(134)이 형성되지 않을 수 있다.
이로 인해, 상기 유기발광층(135)은 상기 보조 전극(160)과 이격되어 형성되고, 상기 보조 전극(160)과 접하지 않도록 형성될 수 있다. 또한, 상기 보조 전극(160)은 노출되도록 할 수 있다.
상기 유기발광층(135) 및 상기 제 1 더미층(134)은 동일 물질로 형성될 수 있다. 즉, 상기 유기발광층(135) 및 상기 제 1 더미층(134)은 유기발광물질로 동일 공정에서 형성될 수 있으며, 형성 위치 및 역할에 따라, 상기 유기발광층(135) 및 상기 제 1 더미층(134)으로 구분될 수 있다.
상기 유기발광층(135) 상에는 제 2 전극(136)이 형성될 수 있다. 이 때, 상기 제 2 전극(136)은 캐소드 전극 일 수 있다. 상기 제 2 전극(136)은 일함수가 낮은 금속 또는 금속 합금으로 형성될 수 있다. 다만, 이에 한정되지 않으며, 일반적으로 캐소드 전극으로 사용될 수 있는 물질을 포함할 수 있다.
상기 제 2 전극(136)은 상기 표시 영역(AA)에 형성될 수 있다. 이때, 상기 제 2 전극(136)은 상기 유기발광층(135)의 상면에 형성될 수 있다. 상기 제 2 전극(136)이 스퍼터링(sputtering)과 같은 방법으로 형성되는 경우, 상기 유기발광층(135)에 손상이 발생할 수 있다. 따라서, 상기 제 2 전극(136)은 상기 유기발광층(135)과 같이 직진성을 갖고 성막될 수 있다. 예를 들면, 증착(evaporation) 방법으로 형성될 수 있다.
상기 제 1 더미층(134) 상에는 제 2 더미층(137)이 형성될 수 있다. 상기 제 2 더미층(137)은 상기 제 2 전극(136)과 동일 물질로 형성될 수 있으며, 상기 제 2 더미층(137)도 직진성을 갖고 성막될 수 있다. 즉, 상기 제 2 전극(136) 및 상기 제 2 더미층(137)은 동일 물질로 동일 공정에서 형성될 수 있으며, 형성 위치 및 역할에 따라, 상기 제 2 전극(136) 및 상기 제 2 더미층(137)으로 구분될 수 있다.
상기 제 2 격벽층(133)이 역테이퍼 형상으로 형성됨에 따라, 상기 제 2 전극(136) 및 제 2 더미층(137)은 상기 유기발광층(135) 및 상기 제 1 더미층(134)의 상면에만 형성될 수 있다. 즉, 상기 격벽층(132,133), 상기 제 1 더미층(134) 및 상기 뱅크 패턴(139)의 측면에는 상기 제 2 전극(136) 및 제 2 더미층(137)이 형성되지 않을 수 있다.
이로 인해, 상기 제 2 전극(136)은 상기 보조 전극(160)과 이격되어 형성되고, 상기 보조 전극(160)과 접하지 않도록 형성될 수 있다. 또한, 상기 보조 전극(160)은 노출되도록 할 수 있다.
상기 제 2 전극(136)과 상기 보조 전극(160)을 연결하는 도전층(180)이 형성될 수 있다. 상기 도전층(180)은 투명도전물질로 형성될 수 있다. 예를 들면, 상기 도전층(180)은 IZO로 형성될 수 있다.
상기 도전층(180)은 상기 제 2 전극(136) 상에 형성된다. 또한, 상기 도전층(180)은 상기 격벽(131)의 측면 및 상기 보조 전극(160)의 상면에 접하도록 형성될 수 있다. 이때, 상기 도전층(180)은 단차 피복성(step coverage)이 우수한 스퍼터링(sputtering) 방법으로 형성될 수 있다. 상기 도전층(180)은 스퍼터링 방법으로 형성하더라도, 상기 도전층(180)과 상기 유기발광층(135) 사이에 상기 제 2 전극(136)이 배치되어 있어, 상기 유기발광층(135)의 손상을 방지할 수 있다.
따라서, 상기 제 2 전극(136)은 상기 도전층(180)을 통해 상기 보조 전극(160)과 전기적으로 연결될 수 있다. 상기 보조 전극(160)에 의해 제 2 전극(136)의 저항이 작아지고, 전압강하가 감소하므로 표시 영역(AA) 전체에 걸쳐 균일하게 전류가 전달할 수 있다. 이로 인해, 본 발명에 따른 유기전계발광 표시장치의 휘도 균일도를 향상시킬 수 있다.
다만, 도면에 한정되지 않으며, 상기 도전층(180)이 캐소드 전극의 역할을 하고, 상기 제 2 전극(136)이 생략될 수 있다. 즉, 캐소드 전극이 투명도전물질로 형성되며, 상기 보조 전극(160)과 직접 접하도록 형성될 수 있다. 이때, 상기 캐소드 전극은 IZO일 수 있다. 따라서, 일 실시예에서는 도면과 같이, 제 2 전극(136)과 보조 전극(160)이 이격하여 형성되어, 도전층(180)으로 연결될 수 있다. 또한, 다른 실시예에서는 제 2 전극(180)이 보조 전극(160)과 직접 접하도록 형성될 수 있다.
이어서, 도 3을 참조하여, 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치에 대해서 설명한다. 도 3은 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다. 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치는 앞서 설명한 실시예들에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략될 수 있다. 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.
도 3을 참조하면, 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치는 표시 영역(AA)과 비표시 영역(IA)으로 구분되는 기판(100)의 표시 영역(AA)에는 박막 트랜지스터(Tr), 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL) 및 상기 유기발광소자(OL)와 전기적으로 연결되는 보조 전극(160)이 배치될 수 있다. 또한, 상기 기판(100)의 비표시 영역(IA)에는 패드부가 배치될 수 있다.
상기 기판(100) 상에 일방향으로 게이트 라인이 형성되고, 상기 일방향과 다른 방향으로 데이터 라인이 형성된다. 상기 게이트 라인과 상기 데이터 라인의 교차 영역에는 박막 트랜지스터(Tr)가 형성된다.
상기 박막 트랜지스터(Tr)는 상기 기판(100) 상에 형성된 반도체층(111), 상기 게이트 라인에서 분기된 게이트 전극(213), 상기 데이터 라인에서 분기된 소스 전극(115) 및 상기 소스 전극(115)과 동일층에서 이격되어 형성된 드레인 전극(116)을 포함할 수 있다. 상기 유기발광소자(OL)는 제 1 전극(130), 상기 제 1 전극(130)과 대향하여 형성되는 제 2 전극(136) 및 상기 제 1 전극(130)과 상기 제 2 전극(136) 사이에 형성되는 유기발광층(135)을 포함할 수 있다. 상기 보조 전극(160)은 제 1 보조 전극(161) 및 제 2 보조 전극(162)을 포함할 수 있다.
상기 패드부는 제 1 패드부 및 제 2 패드부를 포함할 수 있다. 상기 제 1 패드부는 제 1 패드 전극(240)을 포함할 수 있다. 또한, 상기 제 2 패드부는 제 2 패드 전극(250)을 포함할 수 있다.
상기 표시 영역(AA)에서 상기 기판(100) 상에 반도체층(111)이 형성되고, 상기 반도체층(111) 상에 게이트 절연막(120)이 형성된다. 상기 게이트 절연막(120)은 상기 표시 영역(AA) 및 비표시 영역(IA)에 형성될 수 있다.
상기 게이트 절연막(120) 상에 게이트 라인, 게이트 전극(213) 및 제 1 패드 전극(240)이 형성될 수 있다. 상기 게이트 전극(213)은 상기 표시 영역(AA)에서 상기 반도체층(111)과 중첩되도록 형성될 수 있다. 또한, 상기 제 1 패드 전극(240)은 비표시 영역(IA)에 형성될 수 있다.
상기 게이트 라인, 게이트 전극(213) 및 제 1 패드 전극(240)은 동일 물질로 형성될 수 있다. 이때, 상기 게이트 라인과 상기 게이트 전극(213)은 일체로 형성될 수 있다. 또한, 상기 게이트 라인과 상기 제 1 패드 전극(240)은 일체로 형성될 수 있다.
상기 게이트 라인, 게이트 전극(213) 및 제 1 패드 전극(240)은 다중층으로 형성될 수 있다. 예를 들면, 상기 게이트 라인, 게이트 전극(213) 및 제 1 패드 전극(240)은 삼중층으로 형성될 수 있다.
즉, 상기 게이트 전극(213)은 제 1 게이트 전극층(213a), 제 2 게이트 전극층(213b) 및 제 3 게이트 전극층(213c)을 포함할 수 있다. 상기 제 1 패드 전극(240)은 제 1 패드 전극층(240a), 제 2 패드 전극층(240b) 및 제 3 패드 전극층(240c)을 포함할 수 있다.
상기 게이트 전극(213)의 제 1 게이트 전극층(213a) 및 상기 제 1 패드 전극(240)의 제 1 패드 전극층(240a)은 동일 물질로 형성될 수 있다. 상기 제 1 게이트 전극층(213a) 및 제 1 패드 전극(240)의 제 1 패드 전극층(240a)은 각각 상기 제 2 게이트 전극층(213b) 및 제 1 패드 전극(240)의 제 2 패드 전극층(240b)의 접착력을 향상시킬 수 있다. 예를 들면, 상기 제 1 게이트 전극층(123a) 및 제 1 패드 전극(240)의 제 1 패드 전극층(240a)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
상기 제 2 게이트 전극층(123b) 및 상기 제 1 패드 전극(240)의 제 2 패드 전극층(240b)은 동일 물질로 형성될 수 있다. 상기 제 1 게이트 전극층(123b) 및 제 1 패드 전극(240)의 제 2 패드 전극층(240b)은 저항이 작은 물질로 형성될 수 있다. 예를 들면, 상기 제 2 게이트 전극층(213b) 및 제 1 패드 전극(240)의 제 2 패드 전극층(240b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 제 2 게이트 전극층(213b) 및 상기 제 1 패드 전극(240)의 제 2 패드 전극층(240b)은 구리(Cu)를 포함할 수 있다.
상기 제 3 게이트 전극층(213c) 및 제 1 패드 전극(240)의 제 3 패드 전극층(240c)은 동일 물질로 형성될 수 있다. 상기 제 3 게이트 전극층(213c) 및 상기 제 1 패드 전극(240)의 제 3 패드 전극층(240c)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 제 3 게이트 전극층(213c) 및 제 1 패드 전극(240)의 제 3 패드 전극층(240c)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
상기 게이트 라인, 게이트 전극(213) 및 제 1 패드 전극(240) 상에 층간 절연막(121)이 형성될 수 있다. 상기 표시 영역(AA)에서 상기 층간 절연막(121) 및 상기 게이트 절연막(120)은 상기 반도체층(111)을 노출하는 콘택홀을 포함할 수 있다.
상기 층간 절연막(121) 상에 데이터 라인, 소스 전극(115), 드레인 전극(116) 및 제 2 패드 전극(250)이 형성될 수 있다. 상기 데이터 라인은 상기 게이트 라인과 다른 방향으로 연장되도록 배치될 수 있다. 상기 소스 전극(115) 및 상기 드레인 전극(116)은 서로 이격되어 형성되며, 각각 상기 콘택홀을 통해 노출된 상기 반도체층(111)과 접하도록 형성될 수 있다.
상기 데이터 라인, 소스 전극(115), 드레인 전극(116) 및 제 2 패드 전극(250)은 동일 물질로 형성될 수 있다. 이때, 상기 데이터 라인과 상기 소스 전극(115)은 일체로 형성될 수 있다. 또한, 상기 데이터 라인과 상기 제 2 패드 전극(250)은 일체로 형성될 수 있다.
상기 데이터 라인, 소스 전극(115), 드레인 전극(116) 및 제 2 패드 전극(250)은 다중층으로 형성될 수 있다. 예를 들면, 상기 데이터 라인, 소스 전극(115), 드레인 전극(116) 및 제 2 패드 전극(250)은 삼중층으로 형성될 수 있다.
즉, 상기 소스 전극(115)은 제 1 소스 전극층(115a), 제 2 소스 전극층(115b) 및 제 3 소스 전극층(115c)을 포함할 수 있다. 상기 드레인 전극(116)은 제 1 드레인 전극층(116a), 제 2 드레인 전극층(116b) 및 제 3 드레인 전극층(116c)을 포함할 수 있다. 상기 제 2 패드 전극(250)은 제 1 패드 전극층(250a), 제 2 패드 전극층(250b) 및 제 3 패드 전극층(250c)을 포함할 수 있다.
상기 제 1 소스 전극층(115a), 제 1 드레인 전극층(116a) 및 제 2 패드 전극(250)의 제 1 패드 전극층(250a)은 동일 물질로 형성될 수 있다. 상기 제 1 소스 전극층(115a), 제 1 드레인 전극층(116a) 및 제 2 패드 전극(250)의 제 1 패드 전극층(250a)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
상기 제 2 소스 전극층(115b), 제 2 드레인 전극층(116b) 및 제 2 상부 패드 전극(250)의 제 2 패드 전극층(250b)은 동일 물질로 형성될 수 있다. 상기 제 2 소스 전극층(115b), 제 2 드레인 전극층(116b) 및 제 2 패드 전극(250)의 제 2 패드 전극층(250b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있으며, 바람직하게는, 구리(Cu)를 포함할 수 있다.
상기 제 3 소스 전극층(115c), 제 3 드레인 전극층(116c) 및 제 2 패드 전극(250)의 제 3 패드 전극층(250c)은 동일 물질로 형성될 수 있다. 상기 제 3 소스 전극층(115c), 제 3 드레인 전극층(116c) 및 상기 제 2 패드 전극(250)의 제 3 패드 전극층(250c)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
이로써, 상기 반도체층(111), 게이트 전극(213), 소스 전극(115) 및 드레인 전극(116)을 포함하는 박막 트랜지스터(Tr)와, 제 1 패드 전극(240)을 포함하는 제 1 패드부와, 상기 제 2 패드 전극(250)을 포함하는 제 2 패드부를 형성할 수 있다.
상기 패드부의 제 1 패드 전극(240)은 상기 게이트 라인 및 게이트 전극(213)과 동일 공정에서 형성될 수 있다. 또한, 상기 패드부의 제 2 패드 전극(250)은 상기 데이터 라인, 소스 전극(115) 및 드레인 전극(116)과 동일 공정에서 형성될 수 있다.
상기 박막 트랜지스터(Tr), 제 1 패드부(240) 및 제 2 패드부(250) 상에 보호막(122)이 형성될 수 있다. 즉, 상기 보호막(122)은 표시 영역(AA) 및 비표시 영역(IA)에 형성되며, 상기 기판(100) 전면에 형성될 수 있다.
또한, 상기 보호막(122) 상에 평탄화막(123)이 형성될 수 있다. 상기 평탄화막(123)은 상기 제 1 패드 전극(240) 및 제 2 패드 전극(250) 상에는 배치되지 않을 수 있다. 즉, 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)가 형성된 표시 영역(AA)에만 형성될 수 있다.
상기 보호막(122) 및 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)의 드레인 전극(116)을 노출하는 콘택홀을 포함할 수 있다. 또한, 상기 보호막(122) 및 상기 층간 절연막(121)은 상기 제 1 패드 전극(240)을 노출하는 콘택홀을 포함할 수 있다. 또한, 상기 보호막(122)은 제 2 패드 전극(250)을 노출하는 콘택홀을 포함할 수 있다.
이때, 상기 제 1 패드 전극(240) 및 제 2 패드 전극(250)의 상면만 노출되도록 형성될 수 있다. 즉, 상기 제 1 패드 전극(240)의 제 3 패드 전극층(240c)과 상기 제 2 패드 전극(250)의 제 3 패드 전극층(250c)의 상면을 노출하도록 형성될 수 있다. 상기 보호막(122)은 상기 제 1 패드 전극(240) 및 제 2 패드 전극(250)의 측면을 둘러싸는 형태로 형성되어, 상기 제 1 패드 전극(240) 및 제 2 패드 전극(250)의 측면의 부식을 방지할 수 있다.
즉, 상기 제 1 패드부의 제 1 패드 전극(240) 및 상기 제 2 패드부의 제 2 패드 전극(250)은 추후 구동부와 연결되기 위해 외부로 노출되어야 한다. 저항이 작은 구리(Cu) 등으로 형성된 패드 전극을 사용할 경우, 신호 전달에는 유리하지만, 외부로 노출되는 경우 부식이 발생하는 문제점이 있었다. 또한, 구리(Cu) 등으로 형성된 패드 전극은 추후 유기발광소자(OL)를 형성하는 과정에서 제 1 전극(130) 형성시 함께 식각되는 문제점이 있었다.
따라서, 본 발명의 제 3 실시예에 따른 유기전계발광 표시장치는 다수의 패드 전극층으로 이루어지는 패드 전극(240,250)을 포함한다. 이때, 최상측에 배치된 패드 전극층(240c,250c)은 외부에 노출되더라도 부식되지 않고, 추후 유기발광소자(OL)의 제 1 전극(130) 식각액으로 식각되지 않는 물질로 형성될 수 있다. 즉, 최상측에 배치된 패드 전극층(240c,250c)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 이로 인해, 부식을 방지할 수 있으며, 신뢰성을 향상시키고, 신호 전달 불량을 개선할 수 있다.
상기 평탄화막(123) 상에 보조 전극(160) 및 유기발광소자(OL)의 제 1 전극(130)이 형성된다. 상기 보조 전극(160) 및 상기 제 1 전극(130)은 서로 이격되어 형성된다.
상기 보조 전극(160)은 제 1 보조 전극(161) 및 제 2 보조 전극(162)을 포함할 수 있다. 상기 제 1 보조 전극(161)은 이중층으로 형성될 수 있다. 자세하게는, 상기 제 1 보조 전극(161)은 하부 보조 전극층(161a) 및 상부 보조 전극층(161b)이 적층되어 형성될 수 있다.
상기 하부 보조 전극층(161a)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 또한, 상기 상부 보조 전극층(161b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 상부 보조 전극층(161b)은 구리(Cu)로 형성될 수 있다. 따라서, 상기 보조 전극(160)이 저항이 작은 물질을 포함함으로써, 휘도 균일도를 향상시킬 수 있다.
상기 제 2 보조 전극(162)은 상기 제 1 보조 전극(161) 상에 형성된다. 이때, 상기 제 2 보조 전극(162)은 상기 제 1 보조 전극(161)의 상면 및 측면을 둘러싸고 형성될 수 있다. 상기 제 2 보조 전극(162)은 다중층으로 형성될 수 있다. 예를 들면, 상기 제 2 보조 전극(162)은 제 1 보조 전극층(162a), 제 2 보조 전극층(162b) 및 제 3 보조 전극층(162c)이 순차적으로 적층된 삼중층 구조로 형성될 수 있다.
상기 제 1 전극(130)은 상기 보호막(122) 및 상기 평탄화막(123)을 관통하는 콘택홀을 통해 상기 드레인 전극(116)과 전기적으로 연결될 수 있다. 또한, 상기 제 1 전극(130)은 애노드 전극 일 수 있다. 상기 제 1 전극(130)은 다수의 전극층으로 형성될 수 있다. 예를 들면, 상기 제 1 전극(130)은 제 1 전극층(130a), 제 2 전극층(130b) 및 제 3 전극층(130c)이 순차적으로 적층된 삼중층 구조로 형성될 수 있다.
상기 제 2 보조 전극(162) 및 상기 유기발광소자(OL)의 제 1 전극(130)은 동일 물질로 형성될 수 있다. 상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 동일 물질로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 동일 물질로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 동일 물질로 형성될 수 있다.
상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극층(130a)은 ITO로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 은(Ag)-합금으로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 ITO로 형성될 수 있다.
상기 보조 전극(160)을 상기 제 1 전극(130)과 동일 물질로 형성되는 제 2 보조 전극(162)으로만 형성하는 경우, 두께를 8000Å이상으로 형성해야 하는 문제점이 있다. 또한, 제 1 보조 전극(161)으로만 보조 전극(160)을 형성하는 경우, 보조 전극(160)이 부식이 발생하거나 공정이 추가되는 문제점이 있다.
따라서, 상기 보조 전극(160)이 저항이 작은 물질을 포함하는 제 1 보조 전극(161) 및 상기 제 1 보조 전극(161)을 보호하는 제 2 보조 전극(162)을 포함한다. 이로 인해, 대면적에서도 휘도의 균일도를 확보하고, 공정을 단순화할 수 있다.
또한, 상기 평탄화막(123) 상에는 뱅크 패턴(139)이 형성된다. 상기 뱅크 패턴(139)은 상기 유기발광소자(OL)의 제 1 전극(130) 및 상기 보조 전극(160)을 노출하도록 형성된다. 이때, 상기 제 1 전극(130) 및 상기 보조 전극(160)의 상면만 노출되도록 형성될 수 있다. 즉, 상기 뱅크 패턴(139)은 상기 제 1 전극(130) 및 상기 보조 전극(160)의 측면을 둘러싸는 형태로 형성되어, 상기 제 1 전극(130) 및 상기 보조 전극(160) 측면의 부식을 방지할 수 있다.
상기 노출된 보조 전극(160) 상에 격벽(131)이 형성된다. 상기 격벽(131)은 격벽층(132,133) 및 더미층(134,137)을 포함할 수 있다. 상기 격벽층(132,133)은 제 1 격벽층(132) 및 제 2 격벽층(133)을 포함할 수 있다. 상기 더미층(134,137)은 제 1 더미층(134) 및 제 2 더미층(137)을 포함할 수 있다.
상기 제 2 격벽층(133)은 상기 제 1 격벽층(132) 상에 배치되며, 하단에서 상단으로 갈수로 면적이 점차 넓게 형성되며, 측면이 경사지도록 형성된다. 즉, 상기 제 2 격벽층(133)은 역테이펴 형상으로 형성된다. 다만, 상기 제 1 격벽층(132) 및 제 2 격벽층(133)은 이에 한정되지 않으며, 하나의 격벽층으로 형성될 수 있고, 상기 격벽층은 역테이퍼 형상으로 형성되면 충분하다.
상기 제 1 격벽층(132) 및 제 2 격벽층(133)이 형성된 기판(100)의 표시 영역(AA) 상에 유기발광층(135)이 형성된다. 상기 유기발광층(135)은 상기 제 1 전극(130) 및 상기 뱅크 패턴(139) 상면에 형성될 수 있다. 또한, 상기 제 2 격벽층(133) 상면에는 상기 유기발광층(135)과 동일 물질로 형성된 제 1 더미층(134)이 형성될 수 있다.
상기 유기발광층(135) 상에는 제 2 전극(136)이 형성될 수 있다. 이 때, 상기 제 2 전극(136)은 캐소드 전극 일 수 있다. 상기 제 2 전극(136)은 상기 표시 영역(AA)에 형성될 수 있다. 상기 제 2 전극(136)은 상기 유기발광층(135)의 상면에만 형성될 수 있다. 이때, 상기 제 1 더미층(134)의 상면에는 상기 제 2 전극(136)과 동일 물질로 형성된 제 2 더미층(137)이 형성될 수 있다.
상기 제 2 전극(136) 및 상기 보조 전극(160)은 도전층(180)을 통해 연결될 수 있다. 상기 도전층(180)은 상기 제 2 전극(136) 상에 형성된다. 또한, 상기 도전층(180)은 상기 격벽(131)의 측면 및 상기 보조 전극(160)의 상면에 접하도록 형성될 수 있다. 상기 도전층(180)은 투명도전물질로 형성될 수 있다.
따라서, 상기 제 2 전극(136)은 상기 보조 전극(160)과 전기적으로 연결될 수 있다. 상기 보조 전극(160)에 의해 제 2 전극(136)의 저항이 작아지고, 전압강하가 감소하므로 표시 영역(AA) 전체에 걸쳐 균일하게 전류가 전달할 수 있다. 이로 인해, 본 발명에 따른 유기전계발광 표시장치의 휘도 균일도를 향상시킬 수 있다.
다만, 도면에 한정되지 않으며, 상기 도전층(180)이 캐소드 전극의 역할을 하고, 상기 제 2 전극(136)이 생략될 수 있다. 즉, 캐소드 전극이 투명도전물질로 형성되며, 상기 보조 전극(160)과 직접 접하도록 형성될 수 있다. 이때, 상기 캐소드 전극은 IZO일 수 있다. 따라서, 일 실시예에서는 도면과 같이, 제 2 전극(136)과 보조 전극(160)이 이격하여 형성되어, 도전층(180)으로 연결될 수 있다. 또한, 다른 실시예에서는 제 2 전극(180)이 보조 전극(160)과 직접 접하도록 형성될 수 있다.
이어서, 도 4를 참조하여, 본 발명의 제 4 실시예에 따른 유기전계발광 표시장치에 대해서 설명한다. 도 4는 본 발명의 제 4 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다. 본 발명의 제 4 실시예에 따른 유기전계발광 표시장치는 앞서 설명한 실시예들에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략될 수 있다. 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.
도 4를 참조하면, 본 발명의 제 4 실시예에 따른 유기전계발광 표시장치는 표시 영역(AA)과 비표시 영역(IA)으로 구분되는 기판(100)을 포함한다. 상기 기판(100)의 표시 영역(AA)에는 박막 트랜지스터(Tr), 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL) 및 상기 유기발광소자(OL)와 전기적으로 연결되는 보조 전극(160)이 배치될 수 있다. 또한, 상기 기판(100)의 비표시 영역(IA)에는 패드부가 배치될 수 있다.
상기 기판(100) 상에 일방향으로 게이트 라인이 형성되고, 상기 일방향과 다른 방향으로 데이터 라인이 형성된다. 상기 게이트 라인과 상기 데이터 라인의 교차 영역에는 박막 트랜지스터(Tr)가 형성된다.
상기 박막 트랜지스터(Tr)는 상기 기판(100) 상에 형성된 반도체층(111), 상기 게이트 라인에서 분기된 게이트 전극(113), 상기 데이터 라인에서 분기된 소스 전극(215) 및 상기 소스 전극(215)과 동일층에서 이격되어 형성된 드레인 전극(216)을 포함할 수 있다. 상기 유기발광소자(OL)는 제 1 전극(130), 상기 제 1 전극(130)과 대향하여 형성되는 제 2 전극(136) 및 상기 제 1 전극(130)과 상기 제 2 전극(136) 사이에 형성되는 유기발광층(135)을 포함할 수 있다. 상기 보조 전극(160)은 제 1 보조 전극(161) 및 제 2 보조 전극(162)을 포함할 수 있다.
상기 패드부는 제 1 패드부 및 제 2 패드부를 포함할 수 있다. 상기 제 1 패드부는 제 1 패드 전극(340)을 포함할 수 있다. 또한, 상기 제 2 패드부는 제 2 패드 전극(350)을 포함할 수 있다.
상기 표시 영역(AA)에서 상기 기판(100) 상에 반도체층(111)이 형성되고, 상기 반도체층(111) 상에 게이트 절연막(120)이 형성된다. 상기 게이트 절연막(120)은 상기 표시 영역(AA) 및 비표시 영역(IA)에 형성될 수 있다.
상기 게이트 절연막(120) 상에 게이트 라인, 게이트 전극(213), 제 1 패드 전극(340) 및 제 2 패드 전극(350)이 형성될 수 있다. 상기 게이트 라인, 게이트 전극(213), 제 1 패드 전극(340) 및 제 2 패드 전극(350)은 동일 물질로 형성될 수 있다. 이때, 상기 게이트 라인과 상기 게이트 전극(213)은 일체로 형성될 수 있다. 또한, 상기 게이트 라인과 상기 제 1 패드 전극(340)은 일체로 형성될 수 있다.
상기 게이트 라인, 게이트 전극(213), 제 1 패드 전극(340) 및 제 2 패드 전극(350)은 다중층으로 형성될 수 있다. 예를 들면, 상기 게이트 라인, 게이트 전극(213), 제 1 패드 전극(340) 및 제 2 패드 전극(350)은 삼중층으로 형성될 수 있다.
즉, 상기 게이트 전극(213)은 제 1 게이트 전극층(213a), 제 2 게이트 전극층(213b) 및 제 3 게이트 전극층(213c)을 포함할 수 있다. 상기 제 1 패드 전극(340)은 제 1 패드 전극층(340a), 제 2 패드 전극층(340b) 및 제 3 패드 전극층(340c)을 포함할 수 있다. 상기 제 2 패드 전극(350)은 제 1 패드 전극층(350a), 제 2 패드 전극층(350b) 및 제 3 패드 전극층(350c)을 포함할 수 있다.
상기 제 1 게이트 전극층(213a), 제 1 패드 전극(340)의 제 1 패드 전극층(340a) 및 제 2 패드 전극(350)의 제 1 패드 전극층(350a)은 동일 물질로 형성될 수 있다. 또한, 상기 제 2 게이트 전극층(213b), 제 1 패드 전극(340)의 제 2 패드 전극층(340b) 및 제 2 패드 전극(350)의 제 2 패드 전극층(350b)은 동일 물질로 형성될 수 있다. 또한, 상기 제 3 게이트 전극층(213c), 제 1 패드 전극(340)의 제 3 패드 전극층(340c) 및 제 2 패드 전극(350)의 제 3 패드 전극층(350c)은 동일 물질로 형성될 수 있다.
상기 제 1 게이트 전극층(213a), 제 1 패드 전극(340)의 제 1 패드 전극층(340a) 및 제 2 패드 전극(350)의 제 1 패드 전극층(350a)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 또한, 상기 제 2 게이트 전극층(213b), 제 1 패드 전극(340)의 제 2 패드 전극층(340b) 및 제 2 패드 전극(350)의 제 2 패드 전극층(350b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있고, 바람직하게는 구리(Cu)를 포함할 수 있다. 상기 제 3 게이트 전극층(213c), 제 1 패드 전극(340)의 제 3 패드 전극층(340c) 및 제 2 패드 전극(350)의 제 3 패드 전극층(350c)은 상기 제 3 게이트 전극층(213c) 및 제 1 패드 전극(340)의 제 3 패드 전극층(340c)은 동일 물질로 형성될 수 있다. 상기 제 3 게이트 전극층(213c) 및 상기 제 1 패드 전극(340)의 제 3 패드 전극층(340c)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
상기 게이트 라인, 게이트 전극(213), 제 1 패드 전극(340) 및 제 2 패드 전극(350) 상에 층간 절연막(121)이 형성될 수 있다. 상기 표시 영역(AA)에서 상기 층간 절연막(121) 및 상기 게이트 절연막(120)은 상기 반도체층(111)을 노출하는 콘택홀을 포함할 수 있다. 또한, 상기 비표시 영역(IA)에서 상기 층간 절연막(121)은 상기 제 1 패드 전극(340) 및 상기 제 2 패드 전극(350)을 노출하는 콘택홀을 포함할 수 있다.
이때, 상기 제 2 패드 전극(350) 상에는 상기 층간 절연막(121)의 제 1 콘택홀 및 제 2 콘택홀이 배치될 수 있다. 상기 제 1 콘택홀을 통해 상기 제 2 패드 전극(350)은 외부로 노출될 수 있으며, 상기 제 2 콘택홀을 통해 상기 제 2 패드 전극(351)은 상기 데이터 라인과 연결될 수 있다.
상기 층간 절연막(121)은 상기 제 1 패드 전극(340) 및 제 2 패드 전극(350)의 상면만 노출되도록 형성될 수 있다. 즉, 상기 제 1 패드 전극(340)의 제 3 패드 전극층(340c)과 상기 제 2 패드 전극(350)의 제 3 패드 전극층(350c)의 상면을 노출하도록 형성될 수 있다. 상기 층간 절연막(121)은 상기 제 1 패드 전극(340) 및 제 2 패드 전극(350)의 측면을 둘러싸는 형태로 형성되어, 상기 제 1 패드 전극(340) 및 제 2 패드 전극(350)의 측면의 부식을 방지할 수 있다.
즉, 상기 제 1 패드부의 제 1 패드 전극(340) 및 상기 제 2 패드부의 제 2 패드 전극(350)은 추후 구동부와 연결되기 위해 외부로 노출되어야 한다. 상기 제 1 패드 전극(340) 및 제 2 패드 전극(350)은 다수의 패드 전극층으로 이루어지고, 최상측에 배치된 제 3 패드 전극층(240c,250c)이 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성된다. 이로 인해, 패드 전극(340,350)의 부식을 방지할 수 있으며, 신뢰성을 향상시키고, 신호 전달 불량을 개선할 수 있다.
상기 층간 절연막(121) 상에 데이터 라인, 소스 전극(215) 및 드레인 전극(216)이 형성될 수 있다. 상기 데이터 라인, 소스 전극(215) 및 드레인 전극(216)은 동일 물질로 형성될 수 있다.
이때, 상기 데이터 라인과 상기 소스 전극(215)은 일체로 형성될 수 있다. 상기 표시 영역(AA)에서 상기 소스 전극(215) 및 상기 드레인 전극(216)은 상기 층간 절연막(121)에 형성된 콘택홀을 통해 상기 반도체층(111)과 연결될 수 있다. 또한, 상기 비표시 영역(IA)에서 상기 데이터 라인은 상기 층간 절연막(121)에 형성된 콘택홀을 통해 상기 제 2 패드 전극(350)과 연결될 수 있다.
상기 데이터 라인, 소스 전극(215) 및 드레인 전극(216)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 또한, 상기 데이터 라인, 소스 전극(215) 및 드레인 전극(216)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.
이로써, 상기 반도체층(111), 게이트 전극(213), 소스 전극(215) 및 드레인 전극(216)을 포함하는 박막 트랜지스터(Tr)와, 제 1 패드 전극(340)을 포함하는 제 1 패드부와, 상기 제 2 패드 전극(350)을 포함하는 제 2 패드부를 형성할 수 있다.
상기 패드부의 제 1 패드 전극(340) 및 제 2 패드 전극(350)은 상기 게이트 라인 및 게이트 전극(213)과 동일 공정에서 형성될 수 있다. 이때, 상기 패드부의 제 2 패드 전극(250)은 상기 데이터 라인과 전기적으로 연결될 수 있다.
상기 박막 트랜지스터(Tr) 상에 보호막(122)이 형성되고, 상기 보호막(122) 상에 평탄화막(123)이 형성될 수 있다. 상기 보호막(122) 및 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)의 드레인 전극(216)을 노출하는 콘택홀을 포함할 수 있다.
상기 보호막(122) 및 평탄화막(123)은 상기 층간 절연막(121)의 콘택홀을 통해 외부로 노출된 상기 제 1 패드 전극(340) 및 제 2 패드 전극(350) 상에 배치되지 않을 수 있다. 이때, 상기 보호막(122)은 상기 데이터 라인을 둘러싸고 형성될 수 있다. 또한, 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)가 형성된 표시 영역(AA)에만 형성될 수 있다.
상기 평탄화막(123) 상에 보조 전극(160) 및 유기발광소자(OL)의 제 1 전극(130)이 형성된다. 상기 보조 전극(160) 및 상기 제 1 전극(130)은 서로 이격되어 형성된다.
상기 보조 전극(160)은 제 1 보조 전극(161) 및 제 2 보조 전극(162)을 포함할 수 있다. 상기 제 1 보조 전극(161)은 이중층으로 형성될 수 있다. 자세하게는, 상기 제 1 보조 전극(161)은 하부 보조 전극층(161a) 및 상부 보조 전극층(161b)이 적층되어 형성될 수 있다.
상기 하부 보조 전극층(161a)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 또한, 상기 상부 보조 전극층(161b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 상부 보조 전극층(161b)은 구리(Cu)로 형성될 수 있다. 따라서, 상기 보조 전극(160)이 저항이 작은 물질을 포함함으로써, 휘도 균일도를 향상시킬 수 있다.
상기 제 2 보조 전극(162)은 상기 제 1 보조 전극(161) 상에 형성된다. 이때, 상기 제 2 보조 전극(162)은 상기 제 1 보조 전극(161)의 상면 및 측면을 둘러싸고 형성될 수 있다. 상기 제 2 보조 전극(162)은 다중층으로 형성될 수 있다. 예를 들면, 상기 제 2 보조 전극(162)은 제 1 보조 전극층(162a), 제 2 보조 전극층(162b) 및 제 3 보조 전극층(162c)이 순차적으로 적층된 삼중층 구조로 형성될 수 있다.
상기 제 1 전극(130)은 상기 보호막(122) 및 상기 평탄화막(123)을 관통하는 콘택홀을 통해 상기 드레인 전극(116)과 전기적으로 연결될 수 있다. 또한, 상기 제 1 전극(130)은 애노드 전극 일 수 있다. 상기 제 1 전극(130)은 다수의 전극층으로 형성될 수 있다. 예를 들면, 상기 제 1 전극(130)은 제 1 전극층(130a), 제 2 전극층(130b) 및 제 3 전극층(130c)이 순차적으로 적층된 삼중층 구조로 형성될 수 있다.
상기 제 2 보조 전극(162) 및 상기 유기발광소자(OL)의 제 1 전극(130)은 동일 물질로 형성될 수 있다. 상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 동일 물질로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 동일 물질로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 동일 물질로 형성될 수 있다.
상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극층(130a)은 ITO로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 은(Ag)-합금으로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 ITO로 형성될 수 있다.
상기 보조 전극(160)을 상기 제 1 전극(130)과 동일 물질로 형성되는 제 2 보조 전극(162)으로만 형성하는 경우, 두께를 8000Å이상으로 형성해야 하는 문제점이 있다. 또한, 제 1 보조 전극(161)으로만 보조 전극(160)을 형성하는 경우, 보조 전극(160)이 부식이 발생하거나 공정이 추가되는 문제점이 있다.
따라서, 상기 보조 전극(160)이 저항이 작은 물질을 포함하는 제 1 보조 전극(161) 및 상기 제 1 보조 전극(161)을 보호하는 제 2 보조 전극(162)을 포함한다. 이로 인해, 대면적에서도 휘도의 균일도를 확보하고, 공정을 단순화할 수 있다.
또한, 상기 평탄화막(123) 상에는 뱅크 패턴(139)이 형성된다. 상기 뱅크 패턴(139)은 상기 유기발광소자(OL)의 제 1 전극(130) 및 상기 보조 전극(160)을 노출하도록 형성된다. 이때, 상기 제 1 전극(130) 및 상기 보조 전극(160)의 상면만 노출되도록 형성될 수 있다. 즉, 상기 뱅크 패턴(139)은 상기 제 1 전극(130) 및 상기 보조 전극(160)의 측면을 둘러싸는 형태로 형성되어, 상기 제 1 전극(130) 및 상기 보조 전극(160) 측면의 부식을 방지할 수 있다.
상기 노출된 보조 전극(160) 상에 격벽(131)이 형성된다. 상기 격벽(131)은 격벽층(132,133) 및 더미층(134,137)을 포함할 수 있다. 상기 격벽층(132,133)은 제 1 격벽층(132) 및 제 2 격벽층(133)을 포함할 수 있다. 상기 더미층(134,137)은 제 1 더미층(134) 및 제 2 더미층(137)을 포함할 수 있다.
상기 제 2 격벽층(133)은 상기 제 1 격벽층(132) 상에 배치되며, 하단에서 상단으로 갈수로 면적이 점차 넓게 형성되며, 측면이 경사지도록 형성된다. 즉, 상기 제 2 격벽층(133)은 역테이펴 형상으로 형성된다. 다만, 상기 제 1 격벽층(132) 및 제 2 격벽층(133)은 이에 한정되지 않으며, 하나의 격벽층으로 형성될 수 있고, 상기 격벽층은 역테이퍼 형상으로 형성되면 충분하다.
상기 제 1 격벽층(132) 및 제 2 격벽층(133)이 형성된 기판(100)의 표시 영역(AA) 상에 유기발광층(135)이 형성된다. 상기 유기발광층(135)은 상기 제 1 전극(130) 및 상기 뱅크 패턴(139) 상면에 형성될 수 있다. 또한, 상기 제 2 격벽층(133) 상면에는 상기 유기발광층(135)과 동일 물질로 형성된 제 1 더미층(134)이 형성될 수 있다.
상기 유기발광층(135) 상에는 제 2 전극(136)이 형성될 수 있다. 이 때, 상기 제 2 전극(136)은 캐소드 전극 일 수 있다. 상기 제 2 전극(136)은 상기 표시 영역(AA)에 형성될 수 있다. 상기 제 2 전극(136)은 상기 유기발광층(135)의 상면에 형성될 수 있다. 또한, 상기 제 1 더미층(134)의 상면에는 상기 제 2 전극(136)과 동일 물질로 형성된 제 2 더미층(137)이 형성될 수 있다.
이때, 상기 제 2 전극(136)은 도전층(180)을 통해 상기 보조 전극(160)과 연결될 수 있다. 상기 도전층(180)은 상기 제 2 전극(136) 상에 형성될 수 있다. 또한, 상기 도전층(180)은 상기 격벽(131)의 측면 및 상기 보조 전극(160)의 상면에 접하도록 형성될 수 있다.
따라서, 상기 제 2 전극(136)은 상기 보조 전극(160)과 전기적으로 연결될 수 있다. 상기 보조 전극(160)에 의해 제 2 전극(136)의 저항이 작아지고, 전압강하가 감소하므로 표시 영역(AA) 전체에 걸쳐 균일하게 전류가 전달할 수 있다. 이로 인해, 본 발명에 따른 유기전계발광 표시장치의 휘도 균일도를 향상시킬 수 있다.
다만, 도면에 한정되지 않으며, 상기 도전층(180)이 캐소드 전극의 역할을 하고, 상기 제 2 전극(136)이 생략될 수 있다. 즉, 캐소드 전극이 투명도전물질로 형성되며, 상기 보조 전극(160)과 직접 접하도록 형성될 수 있다. 이때, 상기 캐소드 전극은 IZO일 수 있다. 따라서, 일 실시예에서는 도면과 같이, 제 2 전극(136)과 보조 전극(160)이 이격하여 형성되어, 도전층(180)으로 연결될 수 있다. 또한, 다른 실시예에서는 제 2 전극(180)이 보조 전극(160)과 직접 접하도록 형성될 수 있다.
이어서, 도 5를 참조하여, 본 발명의 제 5 실시예에 따른 유기전계발광 표시장치에 대해서 설명한다. 도 5는 본 발명의 제 5 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다. 본 발명의 제 5 실시예에 따른 유기전계발광 표시장치는 앞서 설명한 실시예들에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략될 수 있다. 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.
도 5를 참조하면, 본 발명의 제 5 실시예에 따른 유기전계발광 표시장치는 표시 영역(AA)과 비표시 영역(IA)으로 구분되는 기판(100)을 포함한다 상기 기판(100)의 표시 영역(AA)에는 박막 트랜지스터(Tr), 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL) 및 상기 유기발광소자(OL)와 전기적으로 연결되는 보조 전극(160)이 배치될 수 있다. 또한, 상기 기판(100)의 비표시 영역(IA)에는 패드부가 배치될 수 있다.
상기 기판(100) 상에 일방향으로 게이트 라인이 형성되고, 상기 일방향과 다른 방향으로 데이터 라인이 형성된다. 상기 게이트 라인과 상기 데이터 라인의 교차 영역에는 박막 트랜지스터(Tr)가 형성된다.
상기 박막 트랜지스터(Tr)는 상기 기판(100) 상에 형성된 반도체층(111), 상기 게이트 라인에서 분기된 게이트 전극(113), 상기 데이터 라인에서 분기된 소스 전극(215) 및 상기 소스 전극(215)과 동일층에서 이격되어 형성된 드레인 전극(216)을 포함할 수 있다. 상기 유기발광소자(OL)는 제 1 전극(130), 상기 제 1 전극(130)과 대향하여 형성되는 제 2 전극(136) 및 상기 제 1 전극(130)과 상기 제 2 전극(136) 사이에 형성되는 유기발광층(135)을 포함할 수 있다. 상기 보조 전극(160)은 제 1 보조 전극(161) 및 제 2 보조 전극(162)을 포함할 수 있다.
상기 패드부는 제 1 패드부(440) 및 제 2 패드부(450)를 포함할 수 있다. 상기 제 1 패드부(440)는 제 1 패드 전극(441) 및 제 1 보호 전극(442)을 포함할 수 있다. 또한, 상기 제 2 패드부(450)는 제 2 패드 전극(451) 및 제 2 보호 전극(452)을 포함할 수 있다.
상기 표시 영역(AA)에서 상기 기판(100) 상에 반도체층(111)이 형성되고, 상기 반도체층(111) 상에 게이트 절연막(120)이 형성된다. 상기 게이트 절연막(120)은 상기 표시 영역(AA) 및 비표시 영역(IA)에 형성될 수 있다.
상기 게이트 절연막(120) 상에 게이트 라인, 게이트 전극(113) 및 제 1 패드 전극(441)이 형성될 수 있다. 상기 게이트 전극(113)은 상기 표시 영역(AA)에서 상기 반도체층(111)과 중첩되도록 형성될 수 있다. 또한, 상기 제 1 패드 전극(441)은 비표시 영역(IA)에 형성될 수 있다.
상기 게이트 라인, 게이트 전극(113) 및 제 1 패드 전극(441)은 동일 물질로 형성될 수 있다. 이때, 상기 게이트 라인과 상기 게이트 전극(113)은 일체로 형성될 수 있다. 또한, 상기 게이트 라인과 상기 제 1 패드 전극(441)은 일체로 형성될 수 있다.
상기 게이트 라인, 게이트 전극(113) 및 제 1 패드 전극(441)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 상기 게이트 라인, 게이트 전극(113) 및 제 1 패드 전극(441)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.
상기 게이트 라인, 게이트 전극(113) 및 제 1 패드 전극(441) 상에 층간 절연막(121)이 형성될 수 있다. 상기 표시 영역(AA)에서 상기 층간 절연막(121) 및 상기 게이트 절연막(120)은 상기 반도체층(111)을 노출하는 콘택홀을 포함할 수 있다.
상기 층간 절연막(121) 상에 데이터 라인, 소스 전극(215), 드레인 전극(216) 및 제 2 패드 전극(451)이 형성될 수 있다. 상기 데이터 라인은 상기 게이트 라인과 다른 방향으로 연장되도록 배치될 수 있다. 상기 소스 전극(215) 및 상기 드레인 전극(216)은 서로 이격되어 형성되며, 각각 상기 콘택홀을 통해 노출된 상기 반도체층(111)과 접하도록 형성될 수 있다.
상기 데이터 라인, 소스 전극(215), 드레인 전극(216) 및 제 2 패드 전극(451)은 동일 물질로 형성될 수 있다. 이때, 상기 데이터 라인과 상기 소스 전극(215)은 일체로 형성될 수 있다. 또한, 상기 데이터 라인과 상기 제 2 패드 전극(451)은 일체로 형성될 수 있다.
상기 데이터 라인, 소스 전극(215), 드레인 전극(216) 및 제 2 패드 전극(451)은 도면 상에는 단층으로 형성되었으나, 2이상의 층으로 형성된 다중층으로 형성될 수 있다. 또한, 상기 데이터 라인, 소스 전극(215) 및 드레인 전극(216)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 몰리티타늄(MoTi) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.
이로써, 상기 반도체층(111), 게이트 전극(113), 소스 전극(215) 및 드레인 전극(216)을 포함하는 박막 트랜지스터(Tr)와, 제 1 패드 전극(441)과, 상기 제 2 패드 전극(451)을 형성할 수 있다.
즉, 상기 제 1 패드부(440)의 제 1 패드 전극(441)은 상기 게이트 라인 및 게이트 전극(113)과 동일 공정에서 형성될 수 있다. 또한, 상기 제 2 패드부(450)의 제 2 패드 전극(451)은 상기 데이터 라인, 소스 전극(215) 및 드레인 전극(216)과 동일 공정에서 형성될 수 있다.
상기 박막 트랜지스터(Tr), 제 1 패드 전극(441) 및 제 2 패드 전극(451) 상에 보호막(122)이 형성될 수 있다. 즉, 상기 보호막(122)은 표시 영역(AA) 및 비표시 영역(IA)에 형성되며, 상기 기판(100) 전면에 형성될 수 있다.
또한, 상기 보호막(122) 상에 평탄화막(123)이 형성될 수 있다. 상기 평탄화막(123)은 상기 제 1 패드 전극(441) 및 제 2 패드 전극(451) 상에는 배치되지 않을 수 있다. 즉, 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)가 형성된 표시 영역(AA)에만 형성될 수 있다.
상기 보호막(122) 및 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)의 드레인 전극(216)을 노출하는 콘택홀을 포함할 수 있다. 또한, 상기 보호막(122) 및 상기 층간 절연막(121)은 상기 제 1 패드 전극(441)을 노출하는 콘택홀을 포함할 수 있다. 또한, 상기 보호막(122)은 제 2 패드 전극(451)을 노출하는 콘택홀을 포함할 수 있다.
이때, 상기 제 1 패드 전극(441) 및 제 2 패드 전극(451)의 상면만 노출되도록 형성될 수 있다. 즉, 상기 제 1 패드 전극(441) 및 제 2 패드 전극(451)의 측면은 상기 층간 절연막(121) 또는 보호막(122)과 접하도록 형성되어, 상기 제 1 패드 전극(441) 및 제 2 패드 전극(451)의 측면의 부식을 방지할 수 있다.
상기 보호막(122) 및 상기 평탄화막(123) 상에 보조 전극(160), 연결 전극(170), 제 1 전극(130), 제 1 보호 전극(442) 및 제 2 보호 전극(452)이 형성된다. 즉, 상기 표시 영역(AA)에서 상기 평탄화막(123) 상에 상기 보조 전극(160), 상기 연결 전극(170) 및 제 1 전극(130)이 형성된다. 또한, 상기 비표시 영역(IA)에서 상기 보호막(122) 상에 제 1 보호 전극(442) 및 제 2 보호 전극(452)이 형성된다.
상기 보조 전극(160)은 상기 연결 전극(170) 및 제 1 전극(130)과 이격하여 형성된다. 상기 연결 전극(170)은 상기 노출된 드레인 전극(216)과 연결될 수 있다. 또한, 상기 제 1 전극(130)은 상기 연결 전극(170) 상에 배치된다. 즉, 상기 제 1 전극(130) 및 상기 드레인 전극(216) 사이에 연결 전극(170)이 배치될 수 있다.
상기 보조 전극(160)은 제 1 보조 전극(161) 및 제 2 보조 전극(162)을 포함할 수 있다. 상기 제 2 보조 전극(162)은 상기 제 1 보조 전극(161) 상에 형성된다. 이때, 상기 제 2 보조 전극(162)은 상기 제 1 보조 전극(161)의 상면 및 측면을 둘러싸고 형성될 수 있다.
이때, 상기 제 1 보조 전극(161)은 상기 연결 전극(170)과 동일 물질로 형성될 수 있다. 또한, 상기 제 2 보조 전극(162)은 상기 제 1 전극(130)과 동일 물질로 형성될 수 있다.
상기 제 1 보조 전극(161)은 하부 보조 전극층(161a) 및 상부 보조 전극층(161b)을 포함할 수 있다. 또한, 상기 연결 전극(170)은 하부 연결 전극층(170a) 및 상부 연결 전극층(170b)을 포함할 수 있다.
상기 하부 보조 전극층(161a) 및 상기 하부 연결 전극층(170a)은 동일 물질로 형성될 수 있다. 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
또한, 상기 상부 보조 전극층(161b) 및 상기 상부 연결 전극층(170b)은 동일 물질로 형성될 수 있다. 상기 상부 보조 전극층(161b) 및 상기 상부 연결 전극층(170b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 상부 보조 전극층(161b) 및 상기 상부 연결 전극층(170b)은 구리(Cu)로 형성될 수 있다.
상기 제 2 보조 전극(162)은 제 1 보조 전극층(162a), 제 2 보조 전극층(162b) 및 제 3 보조 전극층(162c)을 포함할 수 있다. 또한, 상기 제 1 전극(130)은 제 1 전극층(130a), 제 2 전극층(130b) 및 제 3 전극층(130c)을 포함할 수 있다.
상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 동일 물질로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 동일 물질로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 동일 물질로 형성될 수 있다.
상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극층(130a)은 ITO로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 은(Ag)-합금으로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 ITO로 형성될 수 있다.
비표시 영역(IA)에서 상기 제 1 보호 전극(442)은 상기 노출된 제 1 패드 전극(441) 상에 형성될 수 있다. 또한, 상기 제 2 보호 전극(452)은 상기 노출된 제 2 패드 전극(451) 상에 형성될 수 있다. 상기 평탄화막(123)은 적어도 상기 제 1 패드부(440) 및 상기 제 2 패드부(450) 상에는 형성되지 않을 수 있다.
상기 제 1 보호 전극(442) 또는 상기 제 2 보호 전극(452)은 외부에 노출되더라도 부식되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 제 1 보호 전극(442) 또는 상기 제 2 보호 전극(452)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 이로 인해, 상기 제 1 패드 전극(441) 또는 상기 제 2 패드 전극(451)이 수분 및 산소로 인해 부식되는 문제점을 방지할 수 있다.
상기 제 1 보호 전극(442) 또는 상기 제 2 보호 전극(452)은 상기 제 1 보조 전극(161) 및 연결 전극(170)과 동일 물질로 형성될 수 있다. 자세하게는, 상기 제 1 보호 전극(442) 또는 상기 제 2 보호 전극(452)은 상기 제 1 보조 전극(161)의 하부 보조 전극층(161a) 및 상기 연결 전극(170)의 하부 연결 전극층(170a)과 동일 물질로 형성될 수 있다.
상기 제 1 보호 전극(442) 또는 상기 제 2 보호 전극(452)은 단층으로 형성될 수 있다. 즉, 상기 제 1 보호 전극(442) 또는 제 2 보호 전극(452)은 은(Ag)-합금 또는 ITO의 식각액으로 식각되지 않는 물질로 형성될 수 있다.
상기 패드부는 구동부와 연결되기 위해 외부로 노출될 수 있다. 즉, 상기 패드 전극 또는 보호 전극은 외부로 노출될 수 있다. 예를 들면, 패드 전극 또는 보호 전극이 구리(Cu) 또는 은(Ag)-합금 등 수분 및 산소로 인해 부식될 수 있는 물질로 형성되고, 외부로 노출되는 경우, 신호 전달에 불량이 발생할 수 있었다.
따라서, 본 발명에 따른 유기전계발광 표시장치는, 패드 전극 상에 부식되지 않는 물질로 보호 전극이 형성된다. 예를 들면, 상기 보호 전극은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 이로 인해, 패드 전극이 외부로 노출되지 않도록 형성되어, 패드 전극이 산소 및 수분과 접촉하는 것을 방지할 수 있다. 또한, 패드 전극의 부식을 방지하고, 신호 전달 불량을 방지하는 효과가 있다.
상기 제 1 전극(130) 및 상기 보조 전극(160) 상에 뱅크 패턴(139) 및 격벽층(132,133)이 형성될 수 있다. 상기 뱅크 패턴(139) 및 격벽층(132,133) 상에 유기발광층(135) 및 제 1 더미층(134)이 형성될 수 있다. 상기 유기발광층(135) 및 제 1 더미층(134) 상에 제 2 전극(136) 및 제 2 더미층(137)이 형성될 수 있다. 또한, 상기 제 2 전극(136) 및 제 2 더미층(137) 상에 도전층(180)이 형성될 수 있다.
상기 도전층(180)은 상기 제 2 전극(136) 및 상기 보조 전극(160)과 접하도록 형성된다. 상기 보조 전극(160)이 저항이 작은 물질을 포함하는 제 1 보조 전극(161) 및 상기 제 1 보조 전극(161)을 보호하는 제 2 보조 전극(162)을 포함하므로, 대면적에서도 휘도의 균일도를 확보할 수 있다.
다만, 도면에 한정되지 않으며, 상기 도전층(180)이 캐소드 전극의 역할을 하고, 상기 제 2 전극(136)이 생략될 수 있다. 즉, 캐소드 전극이 투명도전물질로 형성되며, 상기 보조 전극(160)과 직접 접하도록 형성될 수 있다. 이때, 상기 캐소드 전극은 IZO일 수 있다. 따라서, 일 실시예에서는 도면과 같이, 제 2 전극(136)과 보조 전극(160)이 이격하여 형성되어, 도전층(180)으로 연결될 수 있다. 또한, 다른 실시예에서는 제 2 전극(180)이 보조 전극(160)과 직접 접하도록 형성될 수 있다.
이어서, 도 6을 참조하여, 본 발명의 제 6 실시예에 따른 유기전계발광 표시장치에 대해서 설명한다. 도 6은 본 발명의 제 6 실시예에 따른 유기전계발광 표시장치의 단면도를 도시한 도면이다. 본 발명의 제 6 실시예에 따른 유기전계발광 표시장치는 앞서 설명한 실시예들에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략될 수 있다. 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.
도 6를 참조하면, 본 발명의 제 6 실시예에 따른 유기전계발광 표시장치는, 제 1 패드부(540) 및 제 2 패드부(550)를 제외하고 본 발명의 제 4 실시예에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다.
본 발명의 제 6 실시예에 따른 유기전계발광 표시장치는 표시 영역(AA)과 비표시 영역(IA)으로 구분되는 기판(100)을 포함한다 상기 기판(100)의 표시 영역(AA)에는 박막 트랜지스터(Tr), 상기 박막 트랜지스터(Tr)와 전기적으로 연결되는 유기발광소자(OL) 및 상기 유기발광소자(OL)와 전기적으로 연결되는 보조 전극(160)이 배치될 수 있다. 또한, 상기 기판(100)의 비표시 영역(IA)에는 패드부가 배치될 수 있다.
상기 기판(100) 상에 일방향으로 게이트 라인이 형성되고, 상기 일방향과 다른 방향으로 데이터 라인이 형성된다. 상기 게이트 라인과 상기 데이터 라인의 교차 영역에는 박막 트랜지스터(Tr)가 형성된다.
상기 박막 트랜지스터(Tr)는 상기 기판(100) 상에 형성된 반도체층(111), 상기 게이트 라인에서 분기된 게이트 전극(113), 상기 데이터 라인에서 분기된 소스 전극(215) 및 상기 소스 전극(215)과 동일층에서 이격되어 형성된 드레인 전극(216)을 포함할 수 있다. 상기 유기발광소자(OL)는 제 1 전극(130), 상기 제 1 전극(130)과 대향하여 형성되는 제 2 전극(136) 및 상기 제 1 전극(130)과 상기 제 2 전극(136) 사이에 형성되는 유기발광층(135)을 포함할 수 있다. 상기 보조 전극(160)은 제 1 보조 전극(161) 및 제 2 보조 전극(162)을 포함할 수 있다.
상기 패드부는 제 1 패드부(540) 및 제 2 패드부(550)를 포함할 수 있다. 상기 제 1 패드부(540)는 제 1 하부 패드 전극(541), 제 1 상부 패드 전극(542) 및 제 1 보호 전극(543)을 포함할 수 있다. 또한, 상기 제 2 패드부(550)는 제 2 하부 패드 전극(551), 제 2 상부 패드 전극(552) 및 제 2 보호 전극(553)을 포함할 수 있다.
상기 표시 영역(AA)에서 상기 기판(100) 상에 반도체층(111)이 형성되고, 상기 반도체층(111) 상에 게이트 절연막(120)이 형성된다. 상기 게이트 절연막(120)은 상기 표시 영역(AA) 및 비표시 영역(IA)에 형성될 수 있다.
상기 게이트 절연막(120) 상에 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(541) 및 제 2 하부 패드 전극(551)이 형성될 수 있다. 상기 게이트 전극(113)은 상기 표시 영역(AA)에서 상기 반도체층(111)과 중첩되도록 형성될 수 있다. 또한, 상기 제 1 하부 패드 전극(541) 및 제 2 하부 패드 전극(551)은 비표시 영역(IA)에 형성될 수 있다.
상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(541) 및 제 2 하부 패드 전극(551)은 동일 물질로 형성될 수 있다. 이때, 상기 게이트 라인과 상기 게이트 전극(113)은 일체로 형성될 수 있다. 또한, 상기 게이트 라인과 상기 제 1 하부 패드 전극(541)은 일체로 형성될 수 있다.
상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(541) 및 제 2 하부 패드 전극(551) 상에 층간 절연막(121)이 형성될 수 있다. 상기 표시 영역(AA)에서 상기 층간 절연막(121) 및 상기 게이트 절연막(120)은 상기 반도체층(111)을 노출하는 콘택홀을 포함할 수 있다.
상기 층간 절연막(121) 상에 데이터 라인, 소스 전극(215), 드레인 전극(216), 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552)이 형성될 수 있다. 상기 데이터 라인은 상기 게이트 라인과 다른 방향으로 연장되도록 배치될 수 있다. 상기 소스 전극(215) 및 상기 드레인 전극(216)은 서로 이격되어 형성되며, 각각 상기 콘택홀을 통해 노출된 상기 반도체층(111)과 접하도록 형성될 수 있다.
상기 데이터 라인, 소스 전극(215), 드레인 전극(216), 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552)은 동일 물질로 형성될 수 있다. 이때, 상기 데이터 라인과 상기 소스 전극(215)은 일체로 형성될 수 있다. 또한, 상기 데이터 라인과 상기 제 2 상부 패드 전극(552)은 일체로 형성될 수 있다.
즉, 상기 제 1 패드부(540)의 제 1 하부 패드 전극(541) 및 제 2 패드부(550)의 제 2 하부 패드 전극(551)은 상기 게이트 라인 및 게이트 전극(113)과 동일 공정에서 형성될 수 있다. 또한, 상기 제 1 패드부(540)의 제 1 상부 패드 전극(542) 및 제 2 패드부(550)의 제 2 상부 패드 전극(552)은 상기 데이터 라인, 소스 전극(215) 및 드레인 전극(216)과 동일 공정에서 형성될 수 있다.
상기 박막 트랜지스터(Tr), 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552) 상에 보호막(122)이 형성될 수 있다. 즉, 상기 보호막(122)은 표시 영역(AA) 및 비표시 영역(IA)에 형성되며, 상기 기판(100) 전면에 형성될 수 있다.
또한, 상기 보호막(122) 상에 평탄화막(123)이 형성될 수 있다. 상기 평탄화막(123)은 상기 제 1 패드 전극(541,542) 및 제 2 패드 전극(551,552) 상에는 배치되지 않을 수 있다. 즉, 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)가 형성된 표시 영역(AA)에만 형성될 수 있다.
상기 보호막(122) 및 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr)의 드레인 전극(216)을 노출하는 콘택홀을 포함할 수 있다. 또한, 상기 보호막(122)은 상기 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552)을 노출하는 콘택홀을 포함할 수 있다.
이때, 상기 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552)의 상면만 노출되도록 형성될 수 있다. 즉, 상기 제 1 상부 패드 전극(542) 및 상기 제 2 상부 패드 전극(552)의 측면은 상기 보호막(122)과 접하도록 형성되어, 상기 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552)의 측면의 부식을 방지할 수 있다.
상기 보호막(122) 및 상기 평탄화막(123) 상에 보조 전극(160), 연결 전극(170), 제 1 전극(130), 제 1 보호 전극(543) 및 제 2 보호 전극(553)이 형성된다. 즉, 상기 표시 영역(AA)에서 상기 평탄화막(123) 상에 상기 보조 전극(160), 상기 연결 전극(170) 및 제 1 전극(130)이 형성된다. 또한, 상기 비표시 영역(IA)에서 상기 보호막(122) 상에 제 1 보호 전극(543) 및 제 2 보호 전극(553)이 형성된다.
상기 보조 전극(160)은 상기 연결 전극(170) 및 제 1 전극(130)과 이격하여 형성된다. 상기 연결 전극(170)은 상기 노출된 드레인 전극(216)과 연결될 수 있다. 또한, 상기 제 1 전극(130)은 상기 연결 전극(170) 상에 배치된다. 즉, 상기 제 1 전극(130) 및 상기 드레인 전극(216) 사이에 연결 전극(170)이 배치될 수 있다.
상기 보조 전극(160)은 제 1 보조 전극(161) 및 제 2 보조 전극(162)을 포함할 수 있다. 상기 제 2 보조 전극(162)은 상기 제 1 보조 전극(161) 상에 형성된다. 이때, 상기 제 2 보조 전극(162)은 상기 제 1 보조 전극(161)의 상면 및 측면을 둘러싸고 형성될 수 있다.
이때, 상기 제 1 보조 전극(161)은 상기 연결 전극(170)과 동일 물질로 형성될 수 있다. 또한, 상기 제 2 보조 전극(162)은 상기 제 1 전극(130)과 동일 물질로 형성될 수 있다.
상기 제 1 보조 전극(161)은 하부 보조 전극층(161a) 및 상부 보조 전극층(161b)을 포함할 수 있다. 또한, 상기 연결 전극(170)은 하부 연결 전극층(170a) 및 상부 연결 전극층(170b)을 포함할 수 있다.
상기 하부 보조 전극층(161a) 및 상기 하부 연결 전극층(170a)은 동일 물질로 형성될 수 있다. 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
또한, 상기 상부 보조 전극층(161b) 및 상기 상부 연결 전극층(170b)은 동일 물질로 형성될 수 있다. 상기 상부 보조 전극층(161b) 및 상기 상부 연결 전극층(170b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 상부 보조 전극층(161b) 및 상기 상부 연결 전극층(170b)은 구리(Cu)로 형성될 수 있다.
상기 제 2 보조 전극(162)은 제 1 보조 전극층(162a), 제 2 보조 전극층(162b) 및 제 3 보조 전극층(162c)을 포함할 수 있다. 또한, 상기 제 1 전극(130)은 제 1 전극층(130a), 제 2 전극층(130b) 및 제 3 전극층(130c)을 포함할 수 있다.
상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 동일 물질로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 동일 물질로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 동일 물질로 형성될 수 있다.
상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극층(130a)은 ITO로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 은(Ag)-합금으로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 ITO로 형성될 수 있다.
비표시 영역(IA)에서 상기 제 1 보호 전극(543)은 상기 노출된 제 1 패드 전극(541) 상에 형성될 수 있다. 또한, 상기 제 2 보호 전극(553)은 상기 노출된 제 2 패드 전극(551) 상에 형성될 수 있다. 상기 평탄화막(123)은 적어도 상기 제 1 패드부(540) 및 상기 제 2 패드부(550) 상에는 형성되지 않을 수 있다.
상기 제 1 보호 전극(543) 또는 상기 제 2 보호 전극(553)은 외부에 노출되더라도 부식되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 제 1 보호 전극(543) 또는 상기 제 2 보호 전극(553)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 이로 인해, 상기 제 1 패드 전극(541) 또는 상기 제 2 패드 전극(551)이 수분 및 산소로 인해 부식되는 문제점을 방지할 수 있다.
상기 제 1 보호 전극(543) 또는 상기 제 2 보호 전극(553)은 상기 제 1 보조 전극(161) 및 연결 전극(170)과 동일 물질로 형성될 수 있다. 자세하게는, 상기 제 1 보호 전극(543) 또는 상기 제 2 보호 전극(553)은 상기 제 1 보조 전극(161)의 하부 보조 전극층(161a) 및 상기 연결 전극(170)의 하부 연결 전극층(170a)과 동일 물질로 형성될 수 있다.
상기 제 1 보호 전극(543) 또는 상기 제 2 보호 전극(553)은 단층으로 형성될 수 있다. 즉, 상기 제 1 보호 전극(543) 또는 제 2 보호 전극(553)은 은(Ag)-합금 또는 ITO의 식각액으로 식각되지 않는 물질로 형성될 수 있다.
상기 패드부는 구동부와 연결되기 위해 외부로 노출될 수 있다. 즉, 상기 패드 전극 또는 보호 전극은 외부로 노출될 수 있다. 예를 들면, 패드 전극 또는 보호 전극이 구리(Cu) 또는 은(Ag)-합금 등 수분 및 산소로 인해 부식될 수 있는 물질로 형성되고, 외부로 노출되는 경우, 신호 전달에 불량이 발생할 수 있었다.
따라서, 본 발명에 따른 유기전계발광 표시장치는, 패드 전극 상에 부식되지 않는 물질로 보호 전극이 형성된다. 예를 들면, 상기 보호 전극은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다. 이로 인해, 패드 전극이 외부로 노출되지 않도록 형성되어, 패드 전극이 산소 및 수분과 접촉하는 것을 방지할 수 있다. 또한, 패드 전극의 부식을 방지하고, 신호 전달 불량을 방지하는 효과가 있다.
상기 제 1 전극(130) 및 상기 보조 전극(160) 상에 뱅크 패턴(139) 및 격벽층(132,133)이 형성될 수 있다. 상기 뱅크 패턴(139) 및 격벽층(132,133) 상에 유기발광층(135) 및 제 1 더미층(134)이 형성될 수 있다. 상기 유기발광층(135) 및 제 1 더미층(134) 상에 제 2 전극(136) 및 제 2 더미층(137)이 형성될 수 있다. 또한, 상기 제 2 전극(136) 및 제 2 더미층(137) 상에 도전층(180)이 형성될 수 있다.
상기 도전층(180)은 상기 제 2 전극(136) 및 상기 보조 전극(160)과 접하도록 형성된다. 상기 보조 전극(160)이 저항이 작은 물질을 포함하는 제 1 보조 전극(161) 및 상기 제 1 보조 전극(161)을 보호하는 제 2 보조 전극(162)을 포함하므로, 대면적에서도 휘도의 균일도를 확보할 수 있다.
다만, 도면에 한정되지 않으며, 상기 도전층(180)이 캐소드 전극의 역할을 하고, 상기 제 2 전극(136)이 생략될 수 있다. 즉, 캐소드 전극이 투명도전물질로 형성되며, 상기 보조 전극(160)과 직접 접하도록 형성될 수 있다. 이때, 상기 캐소드 전극은 IZO일 수 있다. 따라서, 일 실시예에서는 도면과 같이, 제 2 전극(136)과 보조 전극(160)이 이격하여 형성되어, 도전층(180)으로 연결될 수 있다. 또한, 다른 실시예에서는 제 2 전극(180)이 보조 전극(160)과 직접 접하도록 형성될 수 있다.
이어서, 도 7a 내지 도 7e를 참조하여, 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 제조 방법에 대해서 설명한다. 도 7a 내지 도 7e는 본 발명의 제 1 실시예에 따른 유기전계발광 표시장치의 제조 방법을 도시한 도면이다.
도 7a 내지 7e를 참조하면, 표시 영역(AA)과 비표시 영역(IA)으로 구분되는 기판(100)의 표시 영역(AA) 상에 반도체층(111)을 형성한다. 상기 반도체층(111)은 반도체 물질층을 형성하고, 상기 반도체 물질층 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 반도체 물질층을 식각하고, 상기 포토레지스트 패턴을 제거(strip)하는 포토레지스트 공정으로 형성될 수 있다.
상기 반도체층(111)을 포함하는 기판(100) 전면에 게이트 절연막(120)을 형성한다. 상기 게이트 절연막(120) 상에 게이트 라인, 상기 게이트 라인으로부터 분기된 게이트 전극(313), 패드전극(641)을 형성한다.
상기 게이트 라인, 게이트 전극(313) 및 패드전극(641)은 상기 게이트 절연막(120) 상에 전극 물질층을 형성하고, 상기 전극 물질층 상에 포토 레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 전극 물질층을 식각하고, 상기 포토레지스트 패턴을 제거하는 포토레지스트 공정으로 형성될 수 있다. 즉, 상기 게이트 라인, 게이트 전극(313) 및 패드전극(641)은 동일 공정으로 형성될 수 있다. 이로 인해, 상기 게이트 라인, 게이트 전극(313) 및 패드전극(641)은 동일층에서 동일 물질로 형성될 수 있다.
또한, 상기 게이트 라인, 게이트 전극(313) 및 패드전극(641)은 2중층으로 형성될 수 있다. 즉, 상기 게이트 절연막(120) 상에 제 1 전극 물질이 형성되고, 상기 제 1 전극물질 상에 제 2 전극 물질이 형성될 수 있다. 그리고, 상기 제 1 전극 물질과 제 2 전극 물질은 포토리소그래피 공정을 통해 식각되어 상기 게이트 라인, 게이트 전극(313) 및 패드전극(641)이 될 수 있다.
이를 통해, 도 7a에 나타낸 바와 같이, 상기 게이트 전극(313)은 제 1 게이트 전극(313a) 및 상기 제 1 게이트 전극(313a) 상에 배치되는 제 2 게이트 전극(313b)으로 이루어질 수 있다. 그리고, 상기 패드전극(641)은 상기 제 1 패드전극(641a) 및 제 1 패드전극(641a) 상에 배치되는 제 2 패드전극(641b)으로 이루어질 수 있다.
상기 게이트 라인, 게이트 전극(313) 및 패드전극(641)이 배치된 기판(100) 전면에 층간 절연막(121)을 형성한다. 그리고, 상기 층간 절연막(121) 상에 다수의 콘택홀을 형성한다. 자세하게는, 상기 층간 절연막(121) 및 상기 게이트 절연막(120)을 관통하여 상기 반도체층(111)을 노출하는 콘택홀을 형성한다. 또한, 상기 층간 절연막(121)을 관통하여 패드전극(641)을 노출하는 다수의 콘택홀을 형성한다. 여기서, 상기 콘택홀을 통해 상기 제 2 패드전극(641)의 상면의 일부가 노출될 수 있다
상기 층간 절연막(121) 상에 제 1 금속층 물질(415a)을 형성한다. 예를 들면, 상기 상부 보조 전극층(161b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 제 1 금속층 물질(415a)은 몰리티타늄(MoTi)일 수 있다.
상기 제 1 금속층 물질(415a) 상에는 제 2 금속층 물질(415b)을 형성한다. 예를 들면, 상기 상부 보조 전극층(161b)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰디브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 상부 보조 전극층(161b)은 구리(Cu)로 형성될 수 있다.
이때, 상기 제 1 금속층 물질(415a) 및 제 2 금속층 물질(415b)은 기판(100) 전면에 형성된다. 상기 제 2 금속층 물질(415b) 상에는 포토레지스트(10)가 형성된다. 상기 포토레지스트(10)는 기판(100) 전면에 형성될 수 있다. 상기 포토레지스트(10)는 네거티브 포토레지스트일 수 있다.
그리고, 상기 기판(100)과 대향하여 마스크(300)를 배치한다. 이때, 상기 마스크(300)는 차단부(301), 반투과부(302) 및 투과부(303)로 이루어지는 하프톤 마스크일 수 있다,
상기 마스크(300)의 투과부(303)는 상기 기판(100)의 표시 영역(AA)에서 추후 소스 전극 및 드레인 전극이 형성되는 영역과 대응하여 배치될 수 있다. 상기 마스크(300)의 반투과부(302)는 상기 기판(100)의 비표시 영역(IA)에서 추후 보호 전극이 형성되는 영역과 대응하여 배치될 수 있다. 상기 마스크(300)의 차단부(301)는 상기 소스 전극, 드레인 전극 및 보호 전극의 미 형성 영역과 대응하여 배치될 수 있다.
상기 마스크(300)를 통해 상기 포토레지스트(100)로 광을 조사한다. 여기서, 상기 마스크(300)의 반투과부(302)와 대향하는 포토레지스트(200)는 조사되는 광에 의해 반경화된다. 또한, 상기 마스크(300)의 투과부(303)와 대향하는 포토레지스트(200)는 조사되는 광에 의해 경화된다.
이어서, 도 7b를 참조하면, 상기 마스크(300)의 차단부(301)에 대응하여 배치되는 포토레지스트는 제거된다. 이를 통해, 상기 마스크(300)의 투과부(303) 및 반투과부(302)에 대응하여 배치되는 포토레지스트는 각각 제 1 포토레지스트 패턴(10a) 및 제 2 포토레지스트 패턴(10b)으로 남게된다.
자세하게는, 추후 상기 기판(100) 상에 소스 전극 및 드레인 전극이 형성되는 영역에는 제 1 포토레지스트 패턴(10a)이 남게되고, 추후 상기 기판(100) 상에 보호 전극이 형성되는 영역에는 제 2 포토레지스트 패턴(10b)이 남게된다. 즉, 표시 영역(AA)에는 제 1 포토레지스트 패턴(10a)만 남게되고, 상기 비표시 영역(IA)에는 제 2 포토레지스트 패턴(10b)만 남게된다. 여기서, 상기 제 1 포토레지스트 패턴(10a)의 높이는 상기 제 2 포토레지스트 패턴(10b)의 높이보다 높게 형성된다.
상기 제 1 포토레지스트 패턴(10a) 및 제 2 포토레지스트 패턴(10b)을 마스크로 하여, 상기 제 1 금속층 물질(415a)과 제 2 금속층 물질(415b)을 식각한다. 이를 통해, 상기 제 1 금속층 물질(415a) 및 제 2 금속층 물질(415b)은 상기 제 1 포토레지스트 패턴(10a) 및 제 2 포토레지스트 패턴(10b) 하부에만 남게 된다.
이어서, 도 7c를 참조하면, 상기 비표시 영역(IA)에 배치된 제 2 포토레지스트 패턴(10b)을 식각한다. 이때, 상기 표시 영역(AA)에 배치된 제 1 포토레지스트 패턴(10a)의 일부도 식각된다. 따라서, 추후 소스 전극 및 드레인 전극이 형성되는 영역 상에는 상기 제 1 포토레지스트 패턴(10a)보다 높이가 낮은 제 3 포토레지스트 패턴(10c)이 남게된다.
상기 제 2 포토레지스트 패턴(10b)이 제거된 영역에서는 패터닝된 제 2 금속층 물질(841d)이 노출된다. 상기 제 2 금속층 물질(841d) 하부에는 패터닝된 제 1 금속층 물질(841c)이 배치된다. 또한, 추후 소스 전극이 형성되는 영역에 배치된 상기 제 3 포토레지스트 패턴(10c) 하부에 남아있는 제 1 금속층 물질(315c) 및 제 2 금속층 물질(315c)은 각각 소스 전극의 제 1 금속층 및 제 2 금속층과 동일할 수 있다. 추후 드레인 전극이 형성되는 영역에 배치된 상기 제 3 포토레지스트 패턴(10c) 하부에 남아있는 제 1 금속층 물질(316c) 및 제 2 금속층 물질(316d)은 각각 드레인 전극의 제 1 금속층 및 제 2 금속층과 동일할 수 있다.
이 후, 상기 비표시 영역(IA)에 배치된 제 2 금속층 물질(841d)을 식각한다. 상기 제 2 금속층 물질(841d)을 식각하는 공정에서 상기 제 2 금속층 물질(841d) 하부에 배치되는 제 1 금속층 물질(841c)은 식각되지 않고 남아있게 된다. 여기서, 상기 제 1 금속층 물질(841c)은 보호 전극과 동일할 수 있다. 이 후, 상기 표시 영역(AA) 상에 남아있는 제 3 포토레지스트 패턴(10c)을 제거한다.
이어서 도 7d를 참조하면, 상기 제 3 포토 레지스트 패턴(10c) 하부에 배치된 제 1 금속층 물질(315c,316c) 및 제 2 금속층 물질(315d,316d)은 각각 소스 전극(315)과 드레인 전극(315)의 제 1 금속층(315a,316a) 및 제 2 금속층(315b,316b)이 된다. 즉, 상기 소스 전극(315)은 제 1 금속층(315a) 및 상기 제 1 금속층(315a) 상에 배치된 제 2 금속층(315b)으로 이루어지고, 상기 드레인 전극(316)은 상기 제 1 금속층(316a) 및 상기 제 1 금속층(316a) 상에 배치되는 제 2 금속층(316b)으로 이루어진다.
또한, 상기 비표시 영역(IA)에 배치되는 제 1 금속층 물질은 보호 전극(741)이 된다. 즉, 상기 보호 전극(741)은 상기 패드전극(641)과 중첩도록 형성된다.
상기 소스 전극(315), 드레인 전극(316) 및 보호 전극(741)을 포함하는 기판(100) 상에 보호층 물질(122a)을 형성한다. 상기 보호층 물질(122a)은 상기 기판(100) 전면에 형성될 수 있다.
이 때, 상기 비표시 영역(IA) 전면에 형성된 보호층 물질(122a)은 제거될 수 있다. 상기 보호층 물질(122a)은 레이저(laser)를 통해 제거될 수 있다. 자세하게는, 상기 레이저는 240 nm 내지 250 nm의 파장을 가지는 레이저를 통해 제거될 수 있다. 상기 레이저의 파장이 240 nm 미만이거나 250 nm를 초과할 경우, 상기 보호층 물질(122a)이 제거되지 않을 수 있다.
이어서, 도 7e를 참조하면, 상기 비표시 영역(IA) 상에 형성된 보호층 물질이 제거됨으로써, 상기 비표시 영역(IA)에는 패드전극(641) 및 상기 패드전극(641)과 중첩하여 배치되는 보호 전극(741)이 형성될 수 있다. 본 발명의 유기전계발광 표시장치의 제조 방법을 통해, 간단한 공정으로 패드 전극(641)을 보호할 수 있는 보호 전극(741)을 형성할 수 있다.
이어서, 도 8a 내지 도 8e를 참조하여, 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 제조 방법에 대해서 설명한다. 도 8a 내지 도 8e는 본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 제조 방법을 도시한 도면이다.
본 발명의 제 2 실시예에 따른 유기전계발광 표시장치의 제조 방법은 앞서 설명한 실시예들에 따른 유기전계발광 표시장치와 동일 유사한 구성을 포함할 수 있다. 앞서 설명한 실시예와 중복되는 설명은 생략될 수 있다. 동일한 구성에 대해서는 동일한 도면 부호를 부여한다.
도 8a를 참조하면, 표시 영역(AA)과 비표시 영역(IA)으로 구분되는 기판(100) 상에 박막 트랜지스터(Tr), 제 1 패드 전극(541,542) 및 제 2 패드 전극(551,552)를 형성한다. 상기 제 1 패드 전극(541,542)은 제 1 하부 패드 전극(541) 및 제 1 상부 패드 전극(542)을 포함하고, 상기 제 2 패드 전극(551,552)는 제 2 하부 패드 전극(551) 및 제 2 상부 패드 전극(552)을 포함할 수 있다.
자세하게는, 상기 기판(100) 상에 반도체층(111)을 형성한다. 상기 반도체층(111)은 반도체 물질층을 형성하고, 상기 반도체 물질층 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 반도체 물질층을 식각하고, 상기 포토레지스트 패턴을 제거(strip)하는 포토레지스트 공정으로 형성될 수 있다. 상기 반도체층(111)은 상기 표시 영역(AA)에 형성될 수 있다. 상기 반도체층(111) 상에 게이트 절연막(120)을 형성한다. 상기 게이트 절연막(120)은 상기 반도체층(111)이 형성된 기판(100) 전면에 형성될 수 있다.
상기 게이트 절연막(120) 상에 게이트 라인, 상기 게이트 라인으로부터 분기된 게이트 전극(113), 제 1 하부 패드 전극(541) 및 제 2 하부 패드 전극(551)을 형성한다. 상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(541) 및 제 2 하부 패드 전극(551)은 상기 게이트 절연막(120) 상에 전극 물질층을 형성하고, 상기 전극 물질층 상에 포토 레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 전극 물질층을 식각하고, 상기 포토레지스트 패턴을 제거하는 포토레지스트 공정으로 형성될 수 있다. 즉, 상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(541) 및 제 2 하부 패드 전극(551)은 동일 공정으로 형성될 수 있다. 이로 인해, 상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(541) 및 제 2 하부 패드 전극(551)은 동일층에서 동일 물질로 형성될 수 있다.
상기 게이트 전극(113)은 상기 반도체층(111)과 중첩되는 영역에 형성될 수 있다. 또한, 상기 제 1 하부 패드 전극(541)은 상기 게이트 라인과 일체로 형성될 수 있다.
상기 게이트 라인, 게이트 전극(113), 제 1 하부 패드 전극(541) 및 제 2 하부 패드 전극(551) 상에 층간 절연막(121)을 형성한다. 상기 층간 절연막(121)은 상기 기판(100) 전면에 형성될 수 있다.
상기 층간 절연막(121) 상에 다수의 콘택홀을 형성한다. 자세하게는, 상기 층간 절연막(121) 및 상기 게이트 절연막(120)을 관통하여 상기 반도체층(111)을 노출하는 콘택홀을 형성한다. 또한, 상기 층간 절연막(121)을 관통하여 각각 상기 제 1 하부 패드 전극(541) 및 상기 제 2 하부 패드 전극(551)을 노출하는 다수의 콘택홀을 형성한다.
상기 층간 절연막(121) 상에 데이터 라인, 상기 데이터 라인으로부터 분기된 소스 전극(215), 드레인 전극(216), 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552)을 형성한다. 상기 데이터 라인, 상기 데이터 라인으로부터 분기된 소스 전극(215), 드레인 전극(216), 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552)은 상기 층간 절연막(121) 상에 전극 물질층을 형성하고, 상기 전극 물질층 상에 포토 레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 마스크로 하여 상기 전극 물질층을 식각하고, 상기 포토레지스트 패턴을 제거하는 포토레지스트 공정으로 형성될 수 있다. 즉, 상기 데이터 라인, 상기 데이터 라인으로부터 분기된 소스 전극(215), 드레인 전극(216), 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552)은 동일 공정으로 형성될 수 있다. 이로 인해, 상기 데이터 라인, 상기 데이터 라인으로부터 분기된 소스 전극(215), 드레인 전극(216), 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552)은 동일층에서 동일 물질로 형성될 수 있다.
상기 소스 전극(215) 및 상기 드레인 전극(216)은 서로 이격하여 형성된다. 또한, 상기 소스 전극(215) 및 상기 드레인 전극(216)은 각각 상기 노출된 반도체층(111) 상에 형성될 수 있다. 즉, 상기 소스 전극(215) 및 상기 드레인 전극(216)은 상기 층간 절연막(121)상에 형성되며, 상기 층간 절연막(121) 및 상기 게이트 절연막(120)에 형성된 콘택홀을 통해 각각 상기 반도체층(111)과 연결될 수 있다.
상기 제 1 상부 패드 전극(542)은 상기 노출된 제 1 하부 패드 전극(541) 상에 형성될 수 있다. 또한, 상기 제 2 상부 패드 전극(552)은 상기 노출된 제 2 하부 패드 전극(551) 상에 형성될 수 있다. 또한, 상기 제 2 상부 패드 전극(552)은 상기 데이터 라인과 일체로 형성될 수 있다.
이로 인해, 상기 반도체층(111), 게이트 전극(113), 소스 전극(215) 및 드레인 전극(216)을 포함하는 박막 트랜지스터(Tr), 제 1 패드 전극(241,242) 및 제 2 패드 전극(251,252)을 형성할 수 있다. 상기 박막 트랜지스터(Tr)는 표시 영역에 형성되고, 상기 제 1 패드 전극(241,242) 및 제 2 패드 전극(251,252)은 비표시 영역에 형성될 수 있다.
도면 상에는 패드 전극이 하부 패드 전극(241,251) 및 상부 패드 전극(242,252)을 포함하는 구성을 도시하였으나, 상기 박막 트랜지스터(Tr) 및 패드 전극을 형성하는 공정은 이에 한정되지 않는다.
예를 들면, 도 4와 같이, 제 1 패드 전극은 게이트 라인 및 게이트 전극과 함께 형성되고, 제 2 패드 전극은 데이터 라인, 소스 전극 및 드레인 전극과 함께 형성되는 구성으로 형성될 수 있다.
즉, 상기 기판 상에 반도체층을 형성하고, 상기 반도체층 상에 게이트 절연막을 형성한다. 또한, 상기 게이트 절연막 상에 게이트 라인, 게이트 전극 및 제 1 패드 전극을 형성할 수 있다. 이후, 상기 게이트 라인, 게이트 전극 및 제 1 패드 전극 상에 층간 절연막을 형성하고, 상기 반도체층을 노출하는 콘택홀을 형성할 수 있다. 또한, 상기 층간 절연막 상에 데이터 라인, 소스 전극, 드레인 전극 및 제 2 패드 전극을 형성할 수 있다.
이때, 상기 게이트 라인 및 상기 제 1 패드 전극은 일체로 형성될 수 있다. 상기 데이터 라인 및 상게 제 2 패드 전극은 일체로 형성될 수 있다. 또한, 상기 노출된 반도체층 상에 상기 소스 전극 및 드레인 전극이 형성될 수 있다.
상기 박막 트랜지스터(Tr), 제 1 패드 전극(241,242) 및 제 2 패드 전극(251,252) 상에 보호막(122)을 형성한다. 즉, 상기 데이터 라인, 소스 전극(215), 드레인 전극(216), 제 1 상부 패드 전극(542) 및 제 2 상부 패드 전극(552)은 상에 보호막(122)을 형성한다. 상기 보호막(122)은 상기 기판(100) 전면에 형성될 수 있다.
상기 보호막(122) 상에 평탄화막(123)을 형성한다. 상기 평탄화막(123)은 상기 박막 트랜지스터(Tr) 상에 배치될 수 있다. 또한, 상기 평탄화막(123)은 상기 제 1 상부 패드 전극(542) 및 상기 제 2 상부 패드 전극(552) 상에는 형성되지 않을 수 있다. 예를 들면, 상기 기판(100) 전면에 평탄화막(123)을 형성하고, 상기 제 1 패드 전극(241,242) 및 제 2 패드 전극(251,252) 상에 형성된 평탄화막(123)은 제거할 수 있다.
이후, 상기 평탄화막(123) 및 상기 보호막(122) 상에 콘택홀을 형성한다. 자세하게는, 상기 보호막(122) 및 상기 평탄화막(123)을 관통하여 상기 드레인 전극(116)을 노출하는 콘택홀을 형성한다. 또한, 상기 보호막(122)을 관통하여 각각 상기 제 1 상부 패드 전극(242) 및 상기 제 2 상부 패드 전극(252)을 노출하는 다수의 콘택홀을 형성한다.
도 8b를 참조하면, 상기 평탄화막(123) 및 상기 보호막(122) 상에 하부 전극 물질층(71) 및 상부 전극 물질층(72)을 순차적으로 적층하여 형성한다. 상기 하부 전극 물질층(71) 및 상기 상부 전극 물질층(72)은 상기 평탄화막(123) 및 상기 보호막(122)이 형성된 기판(100) 전면에 형성될 수 있다.
상기 하부 전극 물질층(71)은 외부에 노출되더라도 산소 및 수분에 의해 부식되지 않는 물질로 형성될 수 있다. 또한, 상기 하부 전극 물질층(71)은 상기 상부 전극 물질층(72)을 식각할 수 있는 식각액으로 식각되지 않는 물질로 형성될 수 있다. 예를 들면, 상기 하부 전극 물질층(71)은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성될 수 있다.
상기 상부 전극 물질층(72) 저항이 작은 금속으로 형성될 수 있다. 예를 들면, 상기 상부 전극 물질층(72)은 알루미늄(Al), 텅스텐(W), 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다. 바람직하게는, 상기 상부 전극 물질층은 구리(Cu)를 포함할 수 있다.
이후, 상기 상부 전극 물질층(72) 상에 포토레지스트 패턴을 형성한다. 상기 포토레지스트 패턴은 제 1 포토레지스트 패턴(61), 제 2 포토레지스트 패턴(62), 제 3 포토레지스트 패턴(63) 및 제 4 포토레지스트 패턴(64)을 포함할 수 있다.
상기 제 1 포토레지스트 패턴(61) 및 제 2 포토레지스트 패턴(62)은 표시 영역(AA)에 형성될 수 있다. 자세하게는, 상기 제 1 포토레지스트 패턴(61)은 추후 보조 전극이 형성되는 영역에 형성될 수 있다. 또한, 상기 제 2 포토레지스트 패턴(62)은 추후 연결 전극이 형성되는 영역에 형성될 수 있다. 상기 제 2 포토레지스트 패턴(62)은 상기 평탄화막(123) 상에서 상기 드레인 전극(216)을 노출하는 콘택홀 상에 배치될 수 있다.
상기 제 3 포토레지스트 패턴(63) 및 상기 제 4 포토레지스트 패턴(64)은 비표시 영역(IA)에 형성될 수 있다. 상기 제 3 포토레지스트 패턴(63) 및 상기 제 4 포토레지스트 패턴(64)은 추후 보호 전극이 형성되는 영역에 형성될 수 있다. 자세하게는, 상기 제 3 포토레지스트 패턴(63)은 상기 제 1 패드 전극(541,542) 상에 배치되고, 상기 제 4 포토레지스트 패턴(64)은 상기 제 2 패드 전극(551,552) 상에 배치될 수 있다.
도 8c를 참조하면, 상기 제 1 포토레지스트 패턴(61) 내지 제 4 포토레지스트 패턴(64)을 마스크로 하여 상기 하부 전극 물질층(71) 및 상부 전극 물질층(72)을 식각한다. 이로 인해, 상기 제 1 보조 전극(161), 연결 전극(170), 제 1 보호 전극(543), 상기 제 1 보호 전극(543) 상에 배치된 제 1 더미층(45), 제 2 보호 전극(553) 및 상기 제 2 보호 전극(553) 상에 배치된 제 2 더미층(55)을 형성할 수 있다.
상기 제 1 보조 전극(161)은 하부 보조 전극층(161a) 및 상부 보조 전극층(161b)을 포함할 수 있다. 또한, 상기 연결 전극(170)은 하부 연결 전극층(170a) 및 상부 연결 전극층(170b)을 포함할 수 있다.
상기 제 1 보호 전극(543) 및 상기 제 2 보호 전극(553)은 상기 하부 보조 전극층(161a) 및 상기 하부 연결 전극층(170a)과 동일 물질로 형성될 수 있다. 즉, 상기 제 1 보호 전극(543), 제 2 보호 전극(553), 하부 보조 전극층(161a) 및 하부 연결 전극층(170a)은 상기 하부 전극 물질층(71)으로 형성될 수 있다.
상기 제 1 더미층(45) 및 상기 제 2 더미층(55)은 상기 상부 보조 전극층(161b) 및 상기 상부 연결 전극층(170b)과 동일 물질로 형성될 수 있다. 즉, 상기 제 1 더미층(45), 제 2 더미층(55), 상부 보조 전극층(161b) 및 상기 상부 연결 전극층(170b)은 상기 상부 전극 물질층(72)으로 형성될 수 있다.
상기 제 1 보조 전극(161), 연결 전극(170), 제 1 보호 전극(543), 제 1 더미층(45), 제 2 보호 전극(553) 및 제 2 더미층(55) 상에 제 1 전극 물질층(73), 제 2 전극 물질층(74) 및 제 3 전극 물질층(75)을 순차적으로 적층하여 형성한다. 상기 제 1 전극 물질층(73) 내지 상기 제 3 전극 물질층(75)은 상기 기판(100) 전면에 형성될 수 있다.
상기 제 1 전극 물질층(73) 및 상기 제 3 전극 물질층(75)은 투명 전도물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극 물질층(73) 및 상기 제 3 전극 물질층(75)은 ITO로 형성될 수 있다.
상기 제 1 전극 물질층(73)은 상기 제 2 전극 물질층(74)의 접착력을 향상시킬 수 있다. 또한, 상기 제 3 전극 물질층(75)은 큰 일함수를 가짐으로써, 추후 유기발광소자의 제 1 전극이 애노드 전극의 역할을 할 수 있도록 한다.
상기 제 2 전극 물질층(74)은 반사 가능한 물질로 형성될 수 있다. 상기 제 2 전극 물질층(74)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 2 전극 물질층(74)은 은(Ag)-합금으로 형성될 수 있다. 이를 통해, 상기 유기발광소자는 상부로 빛을 발광시키는 상부 발광방식 유기전계발광 표시장치를 구현할 수 있다.
상기 제 3 전극 물질층(75) 상에 포토레지스트 패턴(65,66)을 형성한다. 상기 포토레지스트 패턴(65,66)은 표시 영역에 형성될 수 있다. 자세하게는, 상기 포토레지스트 패턴(65,66)은 제 5 포토레지스트 패턴(65) 및 제 6 포토레지스트 패턴(66)을 포함할 수 있다.
상기 제 5 포토레지스트 패턴(65)은 상기 제 1 보조 전극(161) 상에 배치될 수 있다. 즉, 상기 제 5 포토레지스트 패턴(65)은 추후 제 2 보조 전극이 형성되는 영역에 형성될 수 있다.
또한, 상기 제 6 포토레지스트 패턴(66)은 상기 연결 전극(170) 상에 배치될 수 있다. 즉, 상기 제 6 포토레지스트 패턴(66)은 추후 유기발광소자 제 1 전극이 형성되는 영역에 형성될 수 있다.
도 8d를 참조하면, 상기 제 5 포토레지스 패턴(65) 및 제 6 포토레지스트 패턴(66)을 마스크로 하여 상기 표시 영역(AA) 및 비표시 영역(IA)에 형성된 상기 제 1 전극 물질층(73), 제 2 전극 물질층(74) 및 제 3 전극 물질층(75)을 식각한다.
이때, 상기 제 1 전극 물질층(73), 제 2 전극 물질층(74), 제 3 전극 물질층(75), 제 1 더미층(45) 및 제 2 더미층(55)은 동일 식각액으로 동시에 식각될 수 있다. 또한, 상기 제 1 보호 전극(543) 및 제 2 보호 전극(553)은 상기 제 1 전극 물질층(73), 제 2 전극 물질층(74), 제 3 전극 물질층(75), 제 1 더미층(45) 및 제 2 더미층(55)의 식각액으로 식각되지 않는다.
이후, 상기 제 5 포토레지스트 패턴(65) 및 제 6 포토레지스트 패턴(66)을 제거하면, 상기 표시 영역(AA)에서 제 2 보조 전극(162) 및 유기발광소자의 제 1 전극(130)이 형성된다. 또한, 상기 비표시 영역(IA)에서 제 1 더미층(45) 및 제 2 더미층(55)이 제거될 수 있다. 즉, 상기 평탄화막(123) 및 보호막(122) 상에 보조 전극(160), 연결 전극(170), 제 1 전극(130), 제 1 패드부(540) 및 제 2 패드부(550)를 완성할 수 있다.
상기 제 2 보조 전극(162)은 제 1 보조 전극층(162a), 제 2 보조 전극층(162b) 및 제 3 보조 전극층(162c)을 포함할 수 있다. 또한, 상기 제 1 전극(130)은 제 1 전극층(130a), 제 2 전극층(130b) 및 제 3 전극층(130c)을 포함할 수 있다.
상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 동일 물질로 형성될 수 있다. 상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 상기 제 1 전극 물질층(73)으로 형성될 수 있다.
상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 동일 물질로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 상기 제 2 전극 물질층(74)으로 형성될 수 있다.
상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 동일 물질로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 상기 제 3 전극 물질층(75)으로 형성될 수 있다.
즉, 상기 제 1 보조 전극층(162a) 및 상기 제 1 전극층(130a)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 1 전극층(130a)은 ITO로 형성될 수 있다. 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 금속 또는 금속 합금으로 형성될 수 있다. 예를 들면, 상기 제 2 보조 전극층(162b) 및 상기 제 2 전극층(130b)은 은(Ag)-합금으로 형성될 수 있다. 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 투명 도전물질로 형성될 수 있다. 예를 들면, 상기 제 3 보조 전극층(162c) 및 상기 제 3 전극층(130c)은 ITO로 형성될 수 있다.
도 8e를 참조하면, 상기 표시 영역(AA)에서 상기 제 1 전극(130) 및 보조 전극(160)의 상면을 노출하는 뱅크 패턴(139)을 형성한다. 또한, 상기 보조 전극(160) 상에 격벽층(132,133)을 형성한다. 상기 격벽층(132,133)은 제 1 격벽층(132) 및 제 2 격벽층(133)을 포함하고, 상기 제 1 격벽층(132)은 상기 뱅크 패턴(139)과 함께 형성될 수 있다. 또한, 상기 제 1 격벽층(132) 상에 제 2 격벽층(133)을 형성한다. 상기 제 2 격벽층(133)은 역테이퍼 형상으로 형성될 수 있다. 상기 격벽층(132,133)과 상기 뱅크 패턴(139)은 서로 이격되어 형성된다.
상기 격벽층(132,133)은 도면과 달리 하나의 격벽층으로 형성될 수 있다. 이때, 상기 격벽층은 상기 뱅크 패턴(139)과 별도 공정으로 형성될 수 있다. 즉, 상기 격벽층을 먼저 형성한 후, 상기 뱅크 패턴(139)을 형성할 수 있다. 또한, 상기 뱅크 패턴(139) 형성 후 상기 격벽층을 형성할 수 있다. 상기 격벽층은 역테이퍼 형상으로 형성되면 충분하다. 또한, 상기 격벽층(132,133)의 상면의 높이는 상기 뱅크 패턴(139)의 상면의 높이보다 높게 형성될 수 있다.
상기 뱅크 패턴(139) 및 제 2 격벽층(133) 상에 유기발광물질을 형성한다. 상기 유기발광물질은 직진성을 가지고 성막될 수 있다. 예를 들면, 상기 유기발광물질은 증착(evaporation) 방법으로 형성될 수 있다.
이로 인해, 상기 유기발광물질은 상기 뱅크 패턴(139), 상기 뱅크 패턴(139)에 의해 노출된 제 1 전극(130) 및 제 2 격벽층(133)의 상면에만 형성된다. 즉, 상기 제 2 격벽층(133)이 역테이퍼 형상으로 형성되며, 직진성을 가지고 성막되는 유기발광물질은 제 2 격벽층(133)의 측면에 접하지 않도록 형성된다. 또한, 상기 제 2 보조 전극(162) 상면에도 형성되지 않을 수 있다.
상기 뱅크 패턴 및 제 1 전극(130) 상에는 유기발광층(135)이 형성되고, 상기 제 2 격벽층(133) 상에는 제 1 더미층(134)이 형성될 수 있다. 상기 유기발광층(135)과 상기 제 1 더미층(134)은 동일 물질로 형성된다.
도면 상에는 상기 유기발광층(135) 및 제 1 더미층(134)을 단층으로 도시하였으나, 이에 한정되지 않는다. 상기 유기발광층(135) 및 제 1 더미층(134)은 발광물질로 이루어진 단층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성할 수도 있다.
상기 유기발광층(135) 및 제 1 더미층(134) 상에 전극물질을 형성한다. 상기 전극물질은 직진성을 가지고 성막될 수 있다. 예를 들면, 상기 전극물질은 증착(evaporation) 방법으로 형성될 수 있다. 상기 전극물질은 일함수가 낮은 금속 또는 금속 합금으로 형성될 수 있다.
이로 인해, 상기 전극물질은 상기 유기발광층(135) 및 제 1 더미층(134)의 상면에만 형성된다. 즉, 상기 제 2 격벽층(133)이 역테이퍼 형상으로 형성되며, 직진성을 가지고 성막되는 전극물질은 제 2 격벽층(133)의 측면에 접하지 않도록 형성된다. 또한, 상기 제 2 보조 전극(162) 상면에도 형성되지 않을 수 있다.
상기 유기발광층(135) 상면에는 제 2 전극(136)이 형성되고, 상기 제 1 더미층(134) 상면에는 제 2 더미층(137)이 형성될 수 있다. 상기 제 2 전극(136)과 상기 제 2 더미층(137)은 동일 물질로 형성된다. 또한, 상기 보조 전극(160) 상에는 상기 제 1 격벽층(132), 제 2 격벽층(133), 제 1 더미층(134) 및 제 2 더미층(135)을 포함하는 격벽(131)이 형성된다.
상기 도전층(180)은 상기 제 2 전극(136)과 접하도록 형성될 수 있다. 또한, 상기 격벽(131)의 측면 및 상기 보조 전극(160)의 상면에 접하도록 형성될 수 있다. 예를 들면, 상기 도전층(180)은 단차 피복성(step coverage)이 우수한 스퍼터링(sputtering) 방법으로 형성될 수 있다.
상기 도전층(180)은 투명도전물질로 형성될 수 있다. 이로 인해, 제 2 전극(136) 상으로 방출되는 광이 손실되지 않도록 할 수 있다. 예를 들면, 상기 도전층(180)은 IZO로 형성될 수 있다.
따라서, 상기 제 2 전극(136)은 상기 도전층(180)을 통해 상기 보조 전극(160)과 전기적으로 연결될 수 있다. 상기 보조 전극(160)에 의해 제 2 전극(136)의 저항이 작아지고, 전압강하가 감소하므로 표시 영역(AA) 전체에 걸쳐 균일하게 전류가 전달할 수 있다. 이로 인해, 본 발명에 따른 유기전계발광 표시장치의 휘도 균일도를 향상시킬 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판
160: 보조 전극
Tr: 박막 트랜지스터
OL: 유기발광소자

Claims (29)

  1. 표시 영역과 비표시 영역으로 구분되는 기판;
    상기 표시 영역 상에 배치되고, 반도체층, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막 트랜지스터;
    상기 박막 트랜지스터 상에 배치되는 제 1 전극, 유기발광층 및 제 2 전극을 포함하는 유기발광소자;
    상기 표시 영역의 상기 제2 전극 아래에서 상기 제2 전극과 연결되는 보조 전극; 및
    상기 비표시 영역 상에 배치되는 패드전극 및 상기 패드전극 상에 배치되고 금속으로 이루어지는 보호 전극을 포함하는 패드부;를 포함하고,
    상기 보조 전극은 제 1 보조 전극 및 제2 보조 전극을 포함하고, 상기 제1 보조 전극은 하부 보조 전극층 및 상부 보조 전극층을 포함하며,
    상기 보호 전극은 상기 패드전극의 콘택홀에 중첩하여 배치되며, 상기 하부 보조 전극과 동일 물질로 형성되며,
    상기 제 2 보조 전극은 상기 제 1 보조 전극의 상면 및 측면을 둘러싸고 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
  2. 제 1 항에 있어서,
    상기 패드전극은 상기 박막 트랜지스터의 게이트 전극과 동일층에서 동일물질로 이루어지는 것을 특징으로 하는 유기전계발광 표시장치.
  3. 제 1 항에 있어서,
    상기 소스 전극 및 드레인 전극은 제 1 금속층 및 상기 제 1 금속층 상에 배치되는 제 2 금속층을 포함하고,
    상기 제 1 금속층은 MoTi 또는 Ti로 이루어지고, 상기 제 2 금속층은 Cu로 이루어지는 것을 특징으로 하는 유기전계발광 표시장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서,
    상기 하부 보조 전극층은 몰리티타늄(MoTi), 티타늄(Ti) 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나로 형성되는 것을 특징으로 하는 유기전계발광 표시장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 1 항에 있어서,
    상기 제 2 보조 전극은 제 1 보조 전극층, 제2 보조 전극층 및 제 3 보조 전극층을 포함하는 것을 특징으로 하는 유기전계발광 표시장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 표시 영역과 비표시 영역으로 구분되는 기판 상에, 상기 표시 영역에는 박막 트랜지스터를 형성하고, 상기 비표시 영역에는 패드 전극을 형성하는 단계;
    상기 박막 트랜지스터 및 패드 전극 상에 보호막을 형성하는 단계;
    상기 표시 영역에서 상기 보호막 상에 평탄화막을 형성하는 단계;
    상기 표시 영역에서 상기 평탄화막 상에 제 1 보조 전극을 형성하고, 상기 비표시 영역에서 상기 보호막 상에 보호 전극을 형성하는 단계;
    상기 제 1 보조 전극 상에 제 2 보조 전극을 형성하는 단계; 및
    상기 평탄화막 상에 제1 전극, 유기발광층 및 제 2 전극을 포함하는 유기발광소자를 형성하는 단계를 포함하며,
    상기 제2 보조 전극은 상기 표시 영역의 상기 제 2 전극의 아래에서 상기 제2 전극과 연결되고,
    상기 제1 보조 전극은 하부 보조 전극층 및 상부 보조 전극층을 포함하며,
    상기 보호 전극은 상기 하부 보조 전극층과 동일한 물질로 형성되는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
  26. 제 25 항에 있어서,
    상기 표시 영역에서 상기 평탄화막 상에 상기 제1 보조 전극을 형성하는 단계에서 연결 전극을 더 형성하고,
    상기 제 1 보조 전극, 연결 전극 및 보호 전극을 형성하는 단계에서 상기 보호 전극 상에 더미층이 형성되며,
    상기 제 1 보조 전극 상에 제2 보조 전극을 형성하는 단계에서 상기 연결 전극 상에 상기 유기발광소자의 제1 전극을 형성하고,
    상기 제 2 보조 전극 및 제 1 전극을 형성하는 단계에서 상기 더미층이 제거되는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
  27. 제 26 항에 있어서,
    상기 제 1 보조 전극, 연결 전극, 보호 전극 및 더미층을 형성하는 단계는,
    상기 평탄화막 및 보호막 상에 하부 전극 물질층을 형성하는 단계;
    상기 하부 전극 물질층 상에 상부 전극 물질층을 형성하는 단계;
    상기 상부 전극 물질층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 상기 상부 전극 물질층 및 하부 전극 물질층을 식각하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
  28. 제 27 항에 있어서,
    상기 더미층은 상기 상부 전극 물질층으로 형성되는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.
  29. 제 27 항에 있어서,
    상기 제 2 보조 전극 및 제 1 전극을 형성하는 단계는,
    상기 제 1 보조 전극, 연결 전극, 보호 전극 및 더미층 상에 제 1 전극 물질층, 제 2 전극 물질층 및 제 3 전극 물질층을 순차적으로 형성하는 단계;
    상기 제 3 전극 물질층 상에 상기 제 1 보조 전극 및 상기 연결 전극과 중첩되는 영역에 포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴을 마스크로 하여 상기 제 1 전극 물질층, 제 2 전극 물질층, 제 3 전극 물질층 및 더미층을 식각하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 제조 방법.

KR1020140188843A 2014-07-23 2014-12-24 유기전계발광 표시장치 및 그 제조 방법 KR102458866B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220135833A KR102650509B1 (ko) 2014-07-23 2022-10-20 유기전계발광 표시장치 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140093294 2014-07-23
KR20140093294 2014-07-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220135833A Division KR102650509B1 (ko) 2014-07-23 2022-10-20 유기전계발광 표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160012876A KR20160012876A (ko) 2016-02-03
KR102458866B1 true KR102458866B1 (ko) 2022-10-27

Family

ID=55355817

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140188843A KR102458866B1 (ko) 2014-07-23 2014-12-24 유기전계발광 표시장치 및 그 제조 방법
KR1020220135833A KR102650509B1 (ko) 2014-07-23 2022-10-20 유기전계발광 표시장치 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220135833A KR102650509B1 (ko) 2014-07-23 2022-10-20 유기전계발광 표시장치 및 그 제조 방법

Country Status (1)

Country Link
KR (2) KR102458866B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550322B1 (ko) * 2016-03-22 2023-07-03 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101859484B1 (ko) 2016-05-30 2018-05-21 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20180062293A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102297897B1 (ko) * 2017-04-25 2021-09-03 엘지디스플레이 주식회사 다중층의 패드부를 포함하는 기판, 기판을 포함하는 표시패널 및 이를 제조하는 방법
KR102092034B1 (ko) 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102662200B1 (ko) * 2019-07-15 2024-04-29 엘지디스플레이 주식회사 유기발광표시장치
KR20210054117A (ko) 2019-11-04 2021-05-13 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
KR20220060019A (ko) 2020-11-02 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
CN112670247B (zh) * 2020-12-23 2024-02-02 武汉天马微电子有限公司 一种显示面板的制备方法、显示面板及显示装置
KR20220096089A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 표시장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318436B1 (ko) * 2006-06-14 2013-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20080001763A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 유기 전계 발광 표시 장치 및 이의 제조 방법
KR20090001374A (ko) * 2007-06-29 2009-01-08 엘지디스플레이 주식회사 유기전계발광소자
KR101511548B1 (ko) * 2008-06-20 2015-04-13 엘지디스플레이 주식회사 발광표시장치 및 이의 제조방법
KR101499235B1 (ko) * 2008-06-23 2015-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101848496B1 (ko) * 2010-10-12 2018-04-12 엘지디스플레이 주식회사 고투과 수평 전계형 액정표시장치 및 그 제조 방법
KR101889918B1 (ko) * 2010-12-14 2018-09-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
KR101799034B1 (ko) * 2010-12-20 2017-11-20 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
US20130056784A1 (en) * 2011-09-02 2013-03-07 Lg Display Co., Ltd. Organic Light-Emitting Display Device and Method of Fabricating the Same
KR101444777B1 (ko) * 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20220150233A (ko) 2022-11-10
KR102650509B1 (ko) 2024-03-22
KR20160012876A (ko) 2016-02-03

Similar Documents

Publication Publication Date Title
KR102650509B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
US10777766B2 (en) Organic light-emitting diode display device and method of fabricating the same
EP2966689B1 (en) Organic light emitting display device and manufacturing method thereof
US10483331B2 (en) Color filter array substrate and fabricating method thereof and organic light emitting diode display device using the same
KR20170128683A (ko) 플렉서블 디스플레이 패널, 이의 제조방법 및 이를 포함하는 플렉서블 디스플레이 장치
KR102320186B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR102267602B1 (ko) 유기발광표시장치 및 그의 제조방법
KR102553212B1 (ko) 유기전계발광 표시장치 및 그 제조방법
US9899455B2 (en) Organic light emitting diode display
KR102251003B1 (ko) 유기발광표시장치 및 그 제조방법
WO2019150503A1 (ja) 表示装置
KR102311938B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
KR20160079978A (ko) 유기 발광 표시 장치 및 그의 제조방법
KR102097303B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
KR102609229B1 (ko) 유기발광 표시장치 및 그의 제조방법
JP7075039B2 (ja) Ｏｌｅｄ表示装置及びその製造方法
KR102115001B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102154489B1 (ko) 유기전계발광소자
KR102484892B1 (ko) 투명표시장치 및 이의 제조방법
KR102047746B1 (ko) 유기전계 발광소자 및 이의 제조 방법
US20240130167A1 (en) Display device and manufacturing method thereof
KR102204785B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
US20240206284A1 (en) Display device and manufacturing method thereof
JP2018156850A (ja) 表示装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right