KR20220096089A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20220096089A
KR20220096089A KR1020200188228A KR20200188228A KR20220096089A KR 20220096089 A KR20220096089 A KR 20220096089A KR 1020200188228 A KR1020200188228 A KR 1020200188228A KR 20200188228 A KR20200188228 A KR 20200188228A KR 20220096089 A KR20220096089 A KR 20220096089A
Authority
KR
South Korea
Prior art keywords
auxiliary electrode
bank
electrode
light emitting
hole
Prior art date
Application number
KR1020200188228A
Other languages
English (en)
Inventor
손훈석
김도중
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200188228A priority Critical patent/KR20220096089A/ko
Priority to US17/539,998 priority patent/US20220209209A1/en
Publication of KR20220096089A publication Critical patent/KR20220096089A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • H01L51/5228
    • H01L27/3246
    • H01L27/3262
    • H01L51/5072
    • H01L51/5225
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/824Cathodes combined with auxiliary electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • H10K59/80522Cathodes combined with auxiliary electrodes
    • H01L2251/308
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10Transparent electrodes, e.g. using graphene
    • H10K2102/101Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/16Electron transporting layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시는 유기 발광 표시장치 및 그 제조 방법에 관한 것으로, 실시예에 따른 유기 발광 표시장치는 유기 발광 소자의 캐소드 전극과 접속되는 보조 전극을 노출시키는 뱅크가 다층으로 이루어지며, 특히 보조 전극과 인접한 상기 뱅크의 최하부층은 언더컷을 포함하므로, 캐소드 전극 및 보조 전극이 직접 접속될 수 있어 보조 전극에 포함된 Ag 및 캐소드 전극의 쇼트로 인한 번트(Burnt)를 방지할 수 있다.

Description

표시장치{Display Device}
본 발명은 유기 발광 표시장치 및 그 제조 방법에 관한 것으로, 본 발명에 따른 유기 발광 표시장치는 유기 발광 소자의 캐소드 전극과 접속되는 보조 전극을 노출시키는 뱅크가 다층으로 이루어지며, 특히 보조 전극과 인접한 상기 뱅크의 최하부층은 언더컷을 포함하므로, 캐소드 전극 및 보조 전극이 직접 접속될 수 있어 보조 전극에 포함된 Ag 및 캐소드 전극의 쇼트로 인한 번트(Burnt)를 방지할 수 있다.
액티브 매트릭스 타입의 유기 발광 표시장치는 스스로 발광하는 유기 발광 소자(Organic Light Emitting Diode: OLED)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
최근에는 잉크젯 장비 등을 이용한 용액 공정을 통해 유기 발광 소자의 발광층을 형성하는 기술이 개발되고 있다. 용액 공정은 설정된 영역에 발광층 형성을 위한 용액을 도포한 후 건조하는 방식으로 이루어진다.
유기 발광 표시장치는 빛이 방출되는 방향에 따라 전면발광(Top emission) 방식, 후면발광(Bottom emission) 방식, 및 양면발광(Dual emission) 방식으로 구분될 수 있다. 전면발광형 유기 발광 표시장치는 화소가 배열된 기판과 반대방향으로 광이 방출되는 것으로서, 화소가 배열된 기판 방향으로 광이 방출되는 후면발광 방식에 비하여 개구율을 증가시킬 수 있다는 장점이 있다.
전면발광형 유기 발광 표시장치는 상기 유기막의 하부에 양극(anode)을 형성하고, 빛이 투과되는 유기막의 상부에 음극(cathode)을 형성한다. 이때, 음극은 일 함수가 낮은 반투과막으로 구현되기 위하여 얇게 형성되어야 한다. 이 경우 음극은 높은 저향을 갖게 된다.
전면발광형 유기 발광 표시장치는 음극의 높은 비저항에 의해 전압강하(IR drop)가 발생하고, 이에 따라 화소별로 서로 다른 레벨의 전압이 인가되어 휘도 또는 화질의 불균일을 초래하게 된다는 문제점이 있다. 특히, 표시 패널의 크기가 증가할수록 전압강하가 심화될 수 있다.
본 개시는 상술한 문제점을 해결하기 위한 것으로서, 음극의 전압 강하를 방지할 수 있는 유기 발광 표시장치 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.
본 개시는 전자 수송층(ETL)을 전면 증착하면서도, 보조 전극과 캐소드 전극을 연결시킬 수 있는 유기 발광 표시장치 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.
본 개시는 보조 전극과 캐소드 전극 간의 컨택을 용이하게 할 수 있는 유기 발광 표시장치 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.
본 개시는 캐소드 전극 및 보조 전극이 직접 접속될 수 있어 보조 전극에 포함된 Ag 및 캐소드 전극의 쇼트로 인한 번트(Burnt)를 방지할 수 있는 유기 발광 표시장치 및 그 제조 방법을 제공하는 것을 기술적 과제로 한다.
본 개시는 다음과 같은 실시예를 가진다.
실시예에 따른 표시장치는 제1 전극, 상기 제1 전극 상에 배치된 발광층, 상기 발광층 상에 배치된 전자 수송층, 상기 전자 수송층 상에 배치된 제2 전극을 포함하는 발광소자; 상기 제1 전극과 전기적으로 연결되어, 상기 발광소자에 구동 전류를 공급하는 구동 트랜지스터; 상기 구동 트랜지스터와 이격되어 배치되고, 상기 제2 전극과 전기적으로 연결되는 보조 전극; 및 상기 보조 전극 상에서 다층으로 이루어지며, 상기 다층 중 상기 보조 전극과 인접한 최하부층이 언더컷을 포함하는 뱅크; 를 포함하고, 상기 보조 전극은 제1 보조 전극, 상기 제1 보조 전극 상에 배치된 제2 보조 전극, 및 상기 제2 보조 전극 상에 배치된 제3 보조 전극을 포함하는 것을 특징으로 한다.
상기 제1 보조 전극 및 상기 제3 보조 전극은 ITO 또는 IZO로 구성되고, 상기 제2 보조 전극은 Ag 또는 Ag를 포함한 합금으로 구성된 것을 특징으로 한다.
상기 표시장치는 상기 제1 보조 전극의 상부면을 노출시키는 보조 전극홀; 을 포함하고, 상기 제2 전극은 상기 보조 전극홀에서 상기 제1 보조 전극의 상부면과 전기적으로 연결되는 것을 특징으로 한다.
상기 표시장치는 상기 뱅크의 적어도 일측면을 역테이퍼 형상으로 노출시키고 상기 제1 보조 전극의 상부면을 노출시키는 제2 뱅크홀; 을 포함하는 것을 특징으로 한다.
상기 뱅크는 언더컷을 포함하는 제1 뱅크; 및 상기 제1 뱅크 상에 적층되는 제2 뱅크를 구비하는 것을 특징으로 한다.
상기 제1 뱅크는 무기 절연 재질로 구성되고, 상기 제2 뱅크는 유기 절연 재질로 구성되는 것을 특징으로 한다.
상기 제2 뱅크홀에 의해 노출된 상기 제2 뱅크의 일측면은 상기 제2 뱅크홀에 의해 노출된 제1 뱅크의 일측면보다 돌출된 것을 특징으로 한다.
상기 표시장치는 상기 전자 수송층이 상기 제2 뱅크홀 내에서 상기 제1 보조 전극의 상부에 배치되되, 상기 제1 보조 전극의 상부면 일부를 노출하는 컨택홀; 을 포함하는 것을 특징으로 한다.
상기 제2 전극은 상기 컨택홀에서 상기 제1 보조 전극의 상부면과 전기적으로 연결되는 것을 특징으로 한다.
상기 전자 수송층은 상기 뱅크 상에 위치하며, 상기 언더컷 구조에 의해 분리된 것을 특징으로 한다.
상기 제2 전극은 상기 뱅크 상에 위치하며, 상기 언더컷 구조에 의해 분리된 것을 특징으로 한다.
상기 뱅크의 두께는 상기 발광층의 두께보다 두꺼운 것을 특징으로 한다.
상기 제1 전극과 상기 보조 전극은 동일한 물질 및 동일한 구조로 구성된 것을 특징으로 한다.
상기 제1 보조 전극의 두께는 상기 제3 보조 전극의 두께보다 두꺼운 것을 특징으로 한다.
실시예에 따른 표시장치 제조방법은 기판상에 제1 보조 전극, 상기 제1 보조 전극 상에 배치된 제2 보조 전극, 및 상기 제2 보조 전극 상에 배치된 제3 보조 전극으로 구성된 보조 전극을 형성하는 단계; 상기 제1 보조 전극을 노출시키는 보조 전극홀을 형성하는 단계; 상기 보조 전극 상에서 다층으로 이루어지며, 상기 다층 중 상기 보조 전극과 인접한 최하부층이 언더컷을 포함하는 뱅크를 형성하는 단계; 발광소자의 전자 수송층을 형성하는 단계; 및 발광소자의 제2 전극을 형성하는 단계; 를 포함하는 것을 특징으로 한다.
상기 뱅크를 형성하는 단계는 제1 및 제2 뱅크를 순차적으로 적층하는 단계; 상기 제1 및 제2 뱅크를 관통하여 상기 제1 보조 전극을 노출시키는 제2 뱅크홀을 형성하는 단계;를 포함한다.
상기 제2 뱅크홀을 형성하는 단계는 상기 제2 뱅크홀에 의해 노출된 제2 뱅크의 일 측면을 상기 제2 뱅크홀에 의해 노출된 제1 뱅크의 일측면보다 돌출시키는 것을 특징으로 한다.
실시예에 따른 유기 발광 표시장치는 보조 전극을 사용하여 음극의 전압 강하를 방지함으로써 화질을 향상시킬 수 있는 효과를 가진다.
실시예에 따른 유기 발광 표시장치는 보조 전극과 캐소드 전극 간의 컨택을 용이하게 할 수 있다
실시예에 따른 유기 발광 표시장치는 캐소드 전극 및 보조 전극이 직접 접속될 수 있어 보조 전극에 포함된 Ag 및 캐소드 전극의 쇼트로 인한 번트(Burnt)를 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 실시 예에 따른 표시패널의 단면도이다.
도 3은 실시예 1로서, 도 2의 AE 영역에 대응한 도면이다.
도 4는 비교예에 따른 보조 전극에 포함된 Ag 및 캐소드 전극의 쇼트로 인해 번트(Burnt)현상을 설명하는 도면이다.
도 5는 보조 전극에 포함된 Ag 및 캐소드 전극의 쇼트로 인해 번트(Burnt)가 발생한 예를 보여주는 SEM 이미지이다.
도 6은 실시예 2로서, 도 2의 AE 영역에 대응한 도면이다.
도 7 내지 도 13은 실시예에 따른 표시장치의 제2 뱅크홀에서 보조 전극 및 캐소드 전극의 형성 과정을 개략적으로 나타내는 공정 단면도들이다.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
본 발명의 구성요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치(1)를 개략적으로 도시하는 평면도이다.
도 1을 참조하면, 본 실시예에 따른 디스플레이 장치(1)는 표시패널(110) 및 드라이버(120)를 포함할 수 있다. 표시패널(110)는 기판 상에 매트릭스 형태로 배열된 복수의 서브 화소(SP)들을 포함할 수 있다. 드라이버(120)는 서브 화소(SP)에 연결된 스캔선으로 스캔 신호를 인가하는 스캔 드라이버 및 데이터선으로 데이터 신호를 인가하는 데이터 드라이버를 포함할 수 있다. 드라이버(120)는 서브 화소(SP)들이 배열된 표시패널(110) 주변인 기판의 비표시부에 배치될 수 있다. 드라이버(120)는 집적 회로 칩의 형태로 형성되어 표시패널(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.
도 2는 실시 예에 따른 표시패널의 단면도이다.
표시패널은 액티브 영역과 패드 영역을 구비한다.
패드 영역(PAD)에는 스캔선, 및 데이터선 각각에 구동 신호를 공급하는 다수의 패드(150)들이 형성된다.
다수의 패드(150)들 각각은 패드 하부 전극(152) 및 패드 상부 전극(154)을 구비한다.
패드 하부 전극(152)은 그 패드 하부 전극(152)과 동일 형상의 게이트 절연 패턴(112) 상에 게이트 전극(106)과 동일한 재질로 형성된다.
패드 상부 전극(154)은 소스 및 드레인 전극(108,110)과 동일층인 층간 절연막(116) 상에서 소스 및 드레인 전극(108,110)과 동일 재질로 형성된다.
이러한 패드 상부 전극(154)은 층간 절연막(116)을 관통하는 제1 패드 컨택홀(158)을 통해 노출된 패드 하부 전극(152)과 전기적으로 접속된다. 또한, 패드 상부 전극(154)은 외부로 노출되어 구동 회로와 접속된 회로 전송 필름과 접촉된다. 이 때, 외부로 노출되는 패드 상부 전극(154)이 외부의 수분 등에 의해 부식되는 것을 방지하기 위해, 패드 상부 전극(154)은 내식성 및 내산성이 강한 금속인 Mo, Ti 또는 Ti이 최상층에 위치하는 단층 또는 다층 구조로 형성된다. 예를 들어, 패드 상부 전극(154)은 MoTi/Cu/MoTi 순으로 적층된 다층 구조로 이루어질 수 있다.
액티브 영역은 다수의 서브 화소(SP)들이 매트릭스 형태로 배열되어 영상이 표시되는 영역이다. 이러한 액티브 영역에 배치된 각 서브 화소(SP)는 회로 영역(CA)에 배치되는 화소 구동 회로와, 화소 구동 회로와 접속되는 발광 소자(130)를 구비한다. 액티브 영역은 발광영역(EA)과 비발광영역(NA)을 포함한다.
화소 구동 회로는 스위칭 트랜지스터(도시하지 않음), 구동 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 구비한다.
스위칭 트랜지스터는 스캔선에 스캔 펄스가 공급되면 턴-온되어 데이터 선에 공급된 데이터 신호를 스토리지 캐패시터(Cst) 및 구동 트랜지스터(T2)의 게이트 전극으로 공급한다.
구동 트랜지스터(T2)는 구동 트랜지스터(T2)의 게이트 전극에 공급되는 데이터 신호에 응답하여 발광 소자(130)로 공급되는 구동 전류를 제어함으로써 발광 소자(130)의 발광량을 조절하게 된다. 그리고, 스위칭 트랜지스터가 턴-오프되더라도 스토리지 캐패시터(Cst)에 충전된 전압에 의해 구동 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 구동 전류를 공급하여 발광 소자(130)가 발광을 유지하게 한다.
이를 위해, 구동 트랜지스터(T2)는 게이트 전극(106), 소스 전극(108), 드레인 전극(110) 및 액티브층(114)을 구비한다.
게이트 전극(106)은 그 게이트 전극(106)과 동일 패턴의 게이트 절연 패턴(112) 상에 형성된다. 이 게이트 전극(106)은 게이트 절연 패턴(112)을 사이에 두고, 액티브층(114)의 채널 영역과 중첩된다. 이러한 게이트 전극(106)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다. 예를 들어, 게이트 전극(106)은 Cu/MoTi 순으로 적층된 다층 구조로 이루어질 수 있다.
소스 전극(108)은 층간 절연막(116)을 관통하는 소스 컨택홀(도시하지 않음)을 통해 액티브층의 소스 영역과 접속된다.
드레인 전극(110)은 층간 절연막(116)을 관통하는 드레인 컨택홀(도시하지 않음)을 통해 액티브층의 드레인 영역과 접속된다. 또한, 드레인 전극(110)은 보호막(118) 및 평탄화층(126)을 관통하도록 형성된 화소 컨택홀을 통해 노출되어 애노드 전극(132)과 접속된다.
이러한 소스 전극(108) 및 드레인 전극(110)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다.
액티브층(114)은 채널 영역(도시하지 않음)을 사이에 두고 마주보는 소스 영역 및 드레인 영역을 구비한다. 채널 영역은 게이트 절연 패턴(112)을 사이에 두고 게이트 전극(106)과 중첩된다. 소스 영역은 소스 컨택홀을 통해 소스 전극(108)과 접속되며, 드레인 영역(114D)은 드레인 컨택홀을 통해 드레인 전극(110)과 접속된다. 액티브층(114)과 기판(101) 사이에는 버퍼막(104)과 차광층(102)이 형성된다.
차광층(102)은 액티브층(114)의 채널 영역과 중첩되도록 기판(101) 상에 형성된다. 이 차광층(102)은 외부로부터 입사되는 광을 흡수하거나 반사하므로, 채널 영역으로 입사되는 광을 최소화할 수 있다. 여기서, 차광층(102)은 버퍼막(104) 및 층간 절연막(116)을 관통하는 버퍼 컨택홀(도시하지 않음)을 통해 노출되어 드레인 전극(110)과 전기적으로 접속될 수도 있다. 이러한 차광층(102)은 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로 형성된다.
버퍼막(104)은 유리 또는 폴리이미드(PI) 등과 같은 플라스틱 수지로 형성된 기판(101) 상에 산화 실리콘 또는 질화 실리콘으로 단층 또는 복층 구조로 형성된다. 이 버퍼막(104)은 기판(101)에서 발생하는 수분 또는 불순물의 확산을 방지하거나 결정화시 열의 전달 속도를 조절함으로써, 액티브층(114)의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.
스토리지 커패시터(Cst)는 층간 절연막(116)을 사이에 두고 스토리지 하부 전극(142) 및 스토리지 상부 전극(144)이 중첩됨으로써 형성된다. 이 때, 스토리지 하부 전극(142)은 액티브층(114)과 동일층에 동일 재질로 형성하되, 산소의 함유량을 조절하여 도체화 할 수 있다. 스토리지 상부 전극(144)은 소스 전극(108)과 동일층에 동일 재질로 형성된다.
액티브층(114)은 산화물 반도체 물질로서 산소의 함유량에 따라서 전도 특성이 달라지는 성질이 있다. 액티브층(114)에 사용하는 인듐-갈륨-아연 산화물과 같은 금속 산화 반도체 물질은 산소의 함량을 적절하게 조절함으로써 반도체의 특성을 갖는다. 여기서, 산소의 함량을 줄이면 금속 성질이 강화되어 도체의 성질을 갖는다. 액티브층(114)을 형성하는 과정에서 포함된 산소의 함량을 임의로 줄이는 방법으로는 여러 가지를 생각할 수 있지만, 선택적인 영역에서만 산소 함량을 줄이기 위해, 플라즈마 처리 공법을 사용한다. 즉, 액티브층(114)을 플라즈마 처리하여 그 내부에 포함된 산소를 제거하여 도체화 할 수 있다. 플라즈마 공정에서는 헬륨(He), 수소(H2) 혹은 아르곤(Ar) 가스를 이용할 수 있다
이러한 스토리지 캐패시터(Cst)에 충전된 전압에 의해 스위칭 트랜지스터(T1)가 턴-오프되더라도 구동 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류를 공급하여 발광 소자(130)의 발광을 유지하게 한다.
발광소자(130)는 제1 전극(132), 제1 전극 상에 배치된 발광층(134), 발광층(134) 상에 배치된 전자 수송층(135), 전자 수송층(135) 상에 배치된 제2 전극(134)을 포함한다. 제1 전극은 정공을 발광층(134)에 공급하는 애노드 전극으로 기능하고, 제2 전극은 전자를 발광층(1340에 공급하는 캐소드 전극으로 기능할 수 있다. 다만 이는 예시적인 것이며 본 개시의 기술사상이 제1 전극이 캐소드 전극으로 기능하고, 제2 전극이 애노드 전극으로 기능하는 것을 배제하는 것은 아니다. 이하에서는 발광소자가 제1 전극이 애노드 전극이고, 제2 전극이 캐소드 전극인 것으로 설명한다.
애노드 전극(132)은 보호막(118) 및 평탄화층(126)을 관통하는 화소 컨택홀(도시하지 않음)을 통해 구동 트랜지스터(T2)의 드레인 전극(110)과 접속된다.
애노드 전극(132)은 뱅크(140)를 관통하도록 형성된 제1 뱅크홀(138a)에 의해 노출되도록 평탄화층(126) 상에 배치된다. 애노드 전극(132)은 전면 발광형 유기 발광 표시장치에 적용되는 경우, 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 이루어진다. 투명 도전막으로는 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 일함수값이 비교적 큰 재질로 이루어진다. 불투명 도전막으로는 Al, Ag, Cu, Pb, Mo, Ti 또는 이들의 합금을 포함하는 단층 또는 다층 구조로 이루어진다. 예를 들어, 애노드 전극(132)은 투명 도전막, 불투명 도전막 및 투명 도전막이 순차적으로 적층된 구조로 형성된다. 이러한 불투명 도전막을 포함하는 애노드 전극(132)은 화소 구동 회로와 중첩됨으로써 회로 영역까지도 발광영역(EA)으로 이용할 수 있어 개구율을 향상시킬 수 있다. 또한 불투명 도전막을 포함하는 애노드 전극(132)은 전면 발광 방식에서 공진 구조 구현을 가능하게 하고, 이는 표시장치의 발광 효율을 높인다. 즉 발광층(134)에서 발생된 광은 불투명 도전막에서 빛의 반사가 되고, 반사된 빛은 투명 도전막에서 일부 반사된 빛과 빛의 보강간섭을 이뤄 빛의 세기가 증폭된다.
발광층(134)은 애노드 전극(132) 상에 정공 보조층, 발광층, 전자 보조층 순으로 또는 역순으로 적층되어 형성된다. 이러한 발광층(134)은 뱅크(140)을 관통하도록 형성된 제1 뱅크홀(138a)에 의해 마련된 발광 영역(EA)에 배치된다. 서로 다른 색을 구현하는 인접한 서브 화소(SP)들에 배치되는 발광층들(134)은 뱅크(140)를 통해 분리된다. 발광층(134)은 용액 공정으로 형성될 수 있다. 잉크젯 장비 등을 이용한 용액 공정은 복수의 노즐에 의해 기능 재료 잉크를 소정의 화소 영역에 적하시킨 후 건조하여 필요한 박막을 얻는 것이다. 용액 공정에 의해 발광층(134)이 형성될 때, 용액과 뱅크(140) 사이의 장력에 의해 발광층(134)의 중심 영역과 뱅크(140)에 인접한 가장자리 영역 사이에서 표면의 높이 차이가 발생할 수 있다(파일 업(pile-up)). 예를 들어, 발광층(134)은 중심부에서 두께가 가장 얇고, 뱅크(140)와 접하는 영역에서 두께가 가장 두꺼운, 오목한 형태로 형성될 수 있다.
캐소드 전극(136)은 제1 뱅크홀(138a) 내에서 발광층(134)을 사이에 두고 애노드 전극(132)과 대향하도록 발광층(134) 및 뱅크(140)의 상부면 및 측면 상에 형성된다. 이 캐소드 전극(136)은 전면 발광형 유기 발광 표시장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전막으로 이루어진다.
이러한 캐소드 전극(136)은 제2 뱅크홀(138b)을 통해 노출된 보조 전극(168)을 통해 저전위 전원 라인(160)과 접속된다. 이 보조 전극(168)은 보조 컨택홀(170)을 통해 저전위 전원 라인(160)과 전기적으로 접속된다.
저전위 전원 라인(160)은 전원 컨택홀(166)을 통해 서로 연결되는 제1 및 제2 저전위 전원 라인(162,164)을 구비한다.
제1 저전위 전원 라인(162)은 차광층(102)과 동일 평면인 기판(101) 상에 차광층(102)과 동일 재질로 형성된다. 제2 저전위 전원 라인(164)은 스토리지 상부 전극(144)과 동일 평면인 층간 절연막(116) 상에서 스토리지 상부 전극(144)과 동일 재질로 형성된다. 이러한 제2 저전위 전원라인(164)은 버퍼층(104) 및 층간 절연막(116)을 관통하는 전원 컨택홀(166)을 통해 노출된 제1 저전위 전원 라인(162)과 접속된다.
제2 저전위 전원 라인(164)은 보호막(118) 및 평탄화층(126)을 관통하도록 형성된 보조 컨택홀(170)을 통해 노출되어 보조 전극(168)과 접속된다. 한편, 본 개시에서는 저전위 전원 라인(160)이 다층 구조로 형성되는 구조를 예로 들어 설명하였지만, 이외에도 저전위 전원 라인(160)은 차광층(102), 게이트 전극(106) 및 소스 전극(108) 중 적어도 어느 하나와 동일 재질를 이용하여, 단층 구조로 형성될 수도 있다.
뱅크(140)는 평탄화층(126) 상에 다층 구조로 형성된다.
제1 뱅크(146)는 애노드 전극(132) 및 보조 전극(168)이 형성된 평탄화층(126) 상에 SiNx 또는 SiOx와 같은 무기 절연 재질로 형성된다. 이러한 제1 뱅크(146)는 발광영역(EA)을 마련할 뿐만 아니라, 외부의 수분이나 산소에 취약한 발광층(134)으로 외부의 수분이나 산소가 침투되는 것을 차단한다.
여기서, SiNx 재질의 제1 뱅크(146)를 형성하는 경우, 제1 뱅크(146)는 실란 가스(SiH4)와 수소를 포함하지 않는 가스를 반응가스로 하여 평탄화층(126) 상에 증착된다. 실란 가스를 제외한 반응 가스가 수소를 함유하는 경우, 증착과정에서 반응 가스에 함유된 수소와 실란(SiH4)의 결합으로, SiNx재질의 뱅크가 형성될 뿐만 아니라, 다량의 수소가 잔존하게 된다. 다량의 수소가 액티브층(114)으로 확산되면, 액티브층(114)과 반응하여 박막트랜지스터의 특성(예를 들어, 문턱 전압 등)이 변동된다. 이에 따라, 박막트랜지스터의 특성 변동을 방지하기 위해, 실란 가스(SiH4)와 질소 가스(N2)를 반응가스로 하여 SiNx 재질의 제1 뱅크(146)를 형성하는 것이 바람직하다.
제2 뱅크(148)는 제1 뱅크(146) 상에 감광성의 유기 절연 재질로 형성된다. 제2 뱅크(148)는 제1 뱅크(146)와 함께 발광영역(EA)을 마련한다. 제2 뱅크(148)는 유기 절연 재질로 형성되어 소수성 성질을 가지므로, 이후에 발광층(134)이 용액 공정을 통해 형성될 때, 발광 영역(EA)들 사이에서 잉크가 섞이지 않도록 하는 댐(dam) 역할을 수행할 수 있다.
이러한 제1 및 제2 뱅크(146,148) 각각은 애노드 전극(132)의 상부면을 노출시키는 제1 뱅크홀(138a) 및 보조 전극(168)의 상부면을 노출시키는 제2 뱅크홀(138b)에 의해 양측면이 노출된다.
도 3은 실시예 1로서, 도 2의 AE 영역에 대응한 도면이다. AE 영역은 제2 뱅크홀(138b)에서 캐소드 전극(136) 및 보조 전극(168)이 접속되는 영역이다.
제2 뱅크는 보조 전극(168) 상에서 다층으로 구성된다. 특히 실시예 1에서 다층으로 구성된 뱅크는 보조 전극(168)과 인접한 최하부층이 언더컷(UC)을 포함하는 것에 특징이 있다.
도 2 및 도 3을 참고하여 실시예 1을 설명하면, 보조 전극(168)은 제1 보조 전극(168a), 제1 보조 전극(168a) 상에 배치된 제2 보조 전극(168b), 및 제2 보조 전극(168b) 상에 배치된 제3 보조 전극(168c)을 포함한다.
애노드 전극(132)과 보조 전극(168)은 같은 레이어에서 형성되며, 동일한 물질 및 동일한 구조로 구성될 수 있다. 구체적으로 제1 보조 전극(168a) 및 상기 제3 보조 전극(168c)은 ITO 또는 IZO로 구성되고, 제2 보조 전극(168b)은 Ag 또는 Ag를 포함한 합금으로 구성될 수 있다.
보조 전극(168)은 제1 보조 전극(168a)의 상부면을 일부 노출시키는 보조 전극홀(도면 미도시)을 포함하고, 제2 전극인 캐소드 전극(136)은 보조 전극홀에서 제1 보조 전극(168a)의 상부면과 전기적으로 연결된다. 제1 보조 전극(168a)의 두께는 제3 보조 전극(168c)의 두께보다 두껍게 형성하는 것이 바람직하다. 왜냐하면 제1 보조 전극(168a)의 상부면을 노출시키는 보조 전극홀은 제2 보조 전극(168b)을 에칭하여 형성하는데, 제1 보조 전극(168a)의 상부면을 남기기 위해서는 제1 보조 전극(168a)의 두께가 제3 보조 전극(168c)의 두께보다 두껍게 형성하는 것이 도움되기 때문이다.
뱅크(140)는 언더컷(UC)을 포함하는 제1 뱅크(146), 제1 뱅크(146) 상에 적층되는 제2 뱅크(148)로 구성될 수 있다. 제2 뱅크(148)의 일측면은 상기 제2 뱅크홀(138b)에 의해 노출된 제1 뱅크(146)의 일측면보다 돌출된 것을 특징으로 한다. 제1 뱅크(146)는 무기 절연 재질로 구성되고, 제2 뱅크(148)는 유기 절연 재질로 구성될 수 있다. 뱅크(140)의 두께는 발광층(134)의 두께보다 두꺼운 것이 바람직하다. 왜냐하면 실시예에 따른 표시장치는 잉크젯 장비 등을 이용한 용액 공정을 통해 발광층(134)이 형성될 수 있기 때문이다.
제2 뱅크홀(138b)에 의해 노출된 상기 제2 뱅크(148)의 일측면은 상기 제2 뱅크홀(138b)에 의해 노출된 제1 뱅크(146)의 일측면보다 돌출되어 제2 뱅크홀(138b)과 대응되는 영역에서 제1 뱅크(146)는 언더컷(UC)을 포함하게 된다. 제2 뱅크홀(138b)에 의해 노출된 뱅크(140)의 측면은 역테이퍼 형상을 가진다. 이에 따라, 수직 방향의 직진성을 가지고 성막되는 전자 수송층(135)은 언더컷(UC) 영역에 형성되지 않는다. 따라서 제1 뱅크(146)의 언더컷(UC)에 의해 인접한 서브 화소(SP)의 전자 수송층(135)들은 제2 뱅크홀(138b) 내에서 분리된다. 결과적으로 전자 수송층(135)은 제2 뱅크홀(138b) 내에서 제1 보조 전극(168a)의 상부에 배치되되, 제1 보조 전극(168a)의 상부면 일부를 노출하게 된다. 반면에 수직, 수평 및 경사 방향으로의 회절성을 가지고 성막되는 캐소드 전극(136)은 유기 발광층(134)에 비해 스텝커버리지가 좋아 언더컷(UC) 영역에도 형성된다. 이에 따라, 캐소드 전극(136)은 제2 뱅크홀(138b)에 의해 노출된 보조 전극(168)과 언더컷(UC) 영역에서 접속된다. 구체적으로 캐소드 전극(136)은 제1 보조 전극(168a)과 직접 접속된다. 한편 제2 전극인 캐소드 전극(136)은 뱅크상에 위치하되, 뱅크의 언더컷(UC) 구조에 의해 분리될 수 있다.
이와 같이 실시예 1에 따른 표시장치는 전자 수송층(ETL)을 전면 증착하면서도, 제1 보조 전극(168a) 및 캐소드 전극(136)을 직접 접속될 수 있는 구조를 가진다. 그 결과 실시예 1에 따른 표시장치는 보조 전극(168)에 포함된 Ag 및 캐소드 전극(136)의 쇼트로 인한 번트(Burnt)를 방지할 수 있다.
도 4는 비교예에 따른 보조 전극에 포함된 Ag 및 캐소드 전극의 쇼트로 인해 번트(Burnt)현상을 설명하는 도면이다. 도 5는 보조 전극에 포함된 Ag 및 캐소드 전극의 쇼트로 인해 번트(Burnt)가 발생한 예를 보여주는 SEM 이미지이다. 도 5 (a)는 평면 이미지이고, 도 5 (b)는 V-V'절단선에 따른 단층 촬영 이미지이다.
보조 전극(468)은 제1 보조 전극(468a), 상기 제1 보조 전극(468a) 상에 배치된 제2 보조 전극(468b), 및 상기 제2 보조 전극(468b) 상에 배치된 제3 보조 전극(468c)으로 구성된다. 제1 보조 전극(468a) 및 상기 제3 보조 전극(468c)은 ITO 또는 IZO로 구성되고, 상기 제2 보조 전극(468b)은 Ag 또는 Ag를 포함한 합금으로 구성될 수 있다.
보조 전극(468)과 발광소자의 캐소드 전극(436)의 연결구성을 설명하면, 제2 저전위 라인(464)에 연결된 보조 전극(468)은 전자 수송층(435)을 사이에 두고 캐소드 전극(436)과 전기적으로 연결된다. 이 점은 도 3의 실시예 1에서 전자 수송층(135)이 보조 전극(168, 구체적으로 제1 보조 전극168a)의 상부면 일부를 노출하도록 형성되고, 제1 보조 전극(168a) 및 캐소드 전극(136)이 직접 접속되는 구조와 다르다.
비교예에서 전자 수송층(435)은 저항이 높아서 보조 전극(468) 및 캐소드 전극(136) 사이의 저항을 높일 수 있다. 따라서 보조 전극(468) 및 캐소드 전극(136) 사이에는 높은 전위가 형성될 수 있다. 이 경우 Ag 또는 Ag를 포함한 합금으로 구성된 제2 보조 전극(468b)에서 Ag의 용출(SH)이 나타날 수 있다. Ag의 용출현상으로 인하여 Ag와 캐소드 전극(436)의 단락(short)이 발생할 수 있다. Ag와 캐소드 전극(436)이 단락(short)된 지점은 주변 영역보다 저항이 낮기 때문에 전류의 쏠림 현상이 나타난다. 전류의 쏠림 현상은 번트(Burnt) 발생을 유발한다.
반면에 도3의 실시예 1의 경우 제1 보조 전극(168a) 및 캐소드 전극(136)이 직접 접속될 수 잇는 구조를 가지므로, 보조 전극(168)에 포함된 Ag 및 캐소드 전극(136)의 쇼트로 인한 번트(Burnt)를 방지할 수 있다
도 6은 실시예 2로서, 도 2의 AE 영역에 대응한 도면이다. AE 영역은 제2 뱅크홀(138b)에서 캐소드 전극(136) 및 보조 전극(168)이 접속되는 영역이다.
도 6의 실시예 2는 도 3의 실시예 1과 달리, 제2 전극인 캐소드 전극(137)은 뱅크의 언더컷(UC) 구조에 의해 분리되지 않고 수직 방향으로 성막 된 연결부(CON)에 의해 연결된 것을 특징으로 한다. 연결부(CON)는 캐소드 전극(136)의 두께를 두껍게 하거나, 제2 뱅크(148)의 높이를 낮게 조절해서 형성할 수 있다.
실시예 2는 실시예 1과 대비하여 캐소드 전극(136)의 두께가 더 두껍다. 그리고 캐소드 전극(136)이 연결부(CON)를 통하여 연결되어 있으므로 보조 전극(168)과 접속 영역에서 캐소드 전극(136)의 면적이 더 넓다. 따라서 실시예 2는 실시예 1보다 제2 뱅크홀(138b)의 접속 영역에서 캐소드 전극(136)의 저항을 추가로 더 낮출 수 있는 효과를 가진다.
도 7 내지 도 13은 실시예에 따른 표시장치의 제2 뱅크홀에서 보조 전극 및 캐소드 전극의 형성 과정을 개략적으로 나타내는 공정 단면도들이다.
도 7을 참조하면 평탄화층(126)이 형성된 기판 상에 보조 전극(168)이 형성된다. 구체적으로, 평탄화층(126)이 형성된 기판 상에 도전층이 전면 증착된다. 여기서, 도전층은 투명 도전막 및 반사효율이 높은 불투명 도전막을 포함하는 다층 구조로 이루어진다.
보조 전극은 제1 보조 전극(168a), 제1 보조 전극(168a) 상에 배치된 제2 보조 전극(168b), 및 제2 보조 전극(168b) 상에 배치된 제3 보조 전극(168c)을 포함한다. 제1 보조 전극(168a) 및 상기 제3 보조 전극(168c)은 ITO 또는 IZO로 구성되고, 제2 보조 전극(168b)은 Ag 또는 Ag를 포함한 합금으로 구성될 수 있다. 제1 보조 전극(168a)의 두께가 제3 보조 전극(168c)의 두께보다 두껍게 형성하는 것이 바람직하다.
도 8 내지 도 10은 보조 전극홀(AH)을 생성하는 단계로서, 도 8은 보조 전극(168)의 포토 공정 단계이고, 도 9는 보조 전극(168)의 에칭 단계이며, 도 10은 포토 레지스트를 스트립하는 단계이다.
도 8 단계는 제3 보조 전극(168c) 상에 포토레지스트(132p) 물질을 도포하고, 마스크를 통해 포토레지스트(132p) 패턴을 형성한다. 포토레지스트(132p) 패턴은 제1 보조 전극(168a)의 상부면을 일부 노출시키는 보조 전극홀(AH)을 생성하기 위한 것이다.
도 9 단계는 제2 보조 전극 및 제3 보조 전극을 패터닝하여 보조 전극홀(AH)을 형성하는 단계이다. 보조 전극홀(AH)을 패터닝 하는 단계는 포토레지스트 패턴을 통해서 제2 보조 전극(168b) 및 제3 보조 전극(168c)을 일괄 식각한다. 여기서 제1 보조 전극(168a)도 일부 식각될 수 있다. 그러나 도 7에서 설명한 바와 같이, 제1 보조 전극(168a)의 두께는 제3 보조 전극(168c)의 두께보다 두껍게 형성되어 있으므로, 제1 보조 전극(168a)이 전부 식각되어 평탄화층(126)이 노출되는 것은 아니다.
식각은 식각 속도가 빠르며 수평방향 및 수직방향으로 식각 속도가 같은 등방성 성질을 가지는 습식 식각이 바람직하다. 제2 보조 전극(168b) 및 제3 보조 전극(168c)을 습식식각 방식으로 패터닝하면 도 9와 같이 포토레지스트(132p)의 밑부분까지 식각할 수 있다.
도 10 단계는 스트립(strip)을 진행하여 포토레지스트(132p) 패턴을 제거하는 단계이다.
도 11 내지 도 12는 뱅크를 형성하는 단계로서, 도 11은 제1 뱅크(146) 및 제2 뱅크(148)를 증착하는 단계이고, 도 12는 제1 뱅크(146) 및 제2 뱅크(148)를 패터닝하는 단계이다.
도 11 단계에서, 제1 뱅크(146)는 SiNx 또는 SiOx와 같은 무기 절연 재질로 형성된다. 제1 뱅크(146)는 제1 보조 전극(168a)의 상부면을 일부 노출시키는 보조 전극홀, 제2 보조 전극(168b)의 측면 및 제3 보조 전극(168c)을 커버한다. 제1 뱅크(146)는 박막 트랜지스터의 특성 변동을 방지하기 위해, 실란 가스(SiH4)와 질소 가스(N2)를 반응가스로 하여 SiNx 재질의 제1 뱅크(146)를 형성하는 것이 바람직하다. 제2 뱅크(148)는 제1 뱅크(146) 상에 감광성의 유기 절연 재질로 형성된다.
도 12 단계에서, 제1 뱅크(146) 및 제2 뱅크(148)를 패터닝하여 보조 전극(168)의 상부면을 노출시키는 제2 뱅크홀(138b)을 형성한다. 또한, 제2 뱅크홀(138b)은 언더컷 공정을 통해서 일측에서 언더컷(UC) 구조를 이룰 수 있다. 달리 말하면 제2 뱅크홀(138b)에 의해 노출된 상기 제2 뱅크(148)의 일측면은 상기 제2 뱅크홀(138b)에 의해 노출된 제1 뱅크(146)의 일측면보다 돌출되어 제2 뱅크홀(138b)과 대응되는 영역에서 제1 뱅크(146)는 언더컷(UC)을 포함한다. 제2 뱅크홀(138b)에 형성된 언더컷(UC)의 구조는 캐소드 전극을 제1 보조 전극(168a)와 직접 컨택시키기 위함이다.
도 13은 뱅크 상에 전자 수송층(135)을 형성하는 단계이다.
증착 공정을 통해서 전자 수송층(135)이 성막된다. 이때 전자 수송층(135)은 수직 방향으로의 직진성을 가지고 성막된다. 따라서 전자 수송층(135)는 언더컷(UC) 영역에 형성되지 않는다. 달리 말하면 전자 수송층(135)은 언더컷(UC) 구조에서 끊겨서 증착 된다. 전자 수송층(135)이 언더컷(UC) 구조에서 끊겨서 성막 된 결과, 제1 보조 전극(168a)은 일부가 노출되어 캐소드 컨택홀(CH)을 구비하게 된다. 캐소드 컨택홀(CH)은 캐소드 전극을 제1 보조 전극(168a)과 직접 컨택시키기 위함이다.
이후 단계에서 전자 수송층(135) 상에 캐소드 전극(136)이 형성된다(도3, 도6 참고). 증착 공정을 통해서 캐소드 전극(136)이 성막되며, 캐소드 전극(136)은 수직, 수평 및 경사 방향으로의 회절성을 가지고 성막 된다. 수직, 수평 및 경사 방향으로의 회절성을 가지고 성막 되는 캐소드 전극(136)은 언더컷 영역(UC)에 형성된다. 그 결과 캐소드 전극(136) 및 제1 보조 전극(168a)은 적접 접속된다.
이상 살펴본 바와 같이, 실시예(예를 들면 도3, 도6)에 따른 표시장치는, 역테이퍼 형상을 이루는 제2 뱅크(148) 하부에 위치하는 제1 뱅크(146)는 언더컷(UC)을 포함하게 된다. 이러한 언더컷(UC)에 의해, 별도의 구조물 없이도 제1 보조 전극(168a)은 제2 뱅크홀(138b) 내에서 노출되고, 제1 보조 전극(168a)과 캐소드 전극(136)이 전기적으로 접속된다. 그 결과 실시예에 따른 표시장치는 보조 전극(168)에 포함된 Ag 및 캐소드 전극(136)의 쇼트로 인한 번트(Burnt)를 방지할 수 있다.
다양한 실시예에서 제2 전극인 캐소드 전극(136)은 뱅크의 언더컷(UC) 구조에 의해 분리되거나 분리되지 않을 수 있다. 도 6에서 설명한 바와 같이, 캐소드 전극(136)의 두께를 두껍게 하거나, 제2 뱅크(148)의 높이를 낮게 조절해서 캐소드 전극(136)이 뱅크의 언더컷(UC) 구조에 의해 분리되지 않고 수직 방향으로 성막 된 연결부(CON)에 의해 연결되도록 형성할 수 있다. 그 결과 제2 뱅크홀(138b)의 접속 영역에서 캐소드 전극(136)의 저항을 추가로 더 낮출 수 있는 효과를 가진다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (17)

  1. 제1 전극, 상기 제1 전극 상에 배치된 발광층, 상기 발광층 상에 배치된 전자 수송층, 상기 전자 수송층 상에 배치된 제2 전극을 포함하는 발광소자;
    상기 제1 전극과 전기적으로 연결되어, 상기 발광소자에 구동 전류를 공급하는 구동 트랜지스터;
    상기 구동 트랜지스터와 이격되어 배치되고, 상기 제2 전극과 전기적으로 연결되는 보조 전극; 및
    상기 보조 전극 상에서 다층으로 이루어지며, 상기 다층 중 상기 보조 전극과 인접한 최하부층이 언더컷을 포함하는 뱅크; 를 포함하고,
    상기 보조 전극은 제1 보조 전극, 상기 제1 보조 전극 상에 배치된 제2 보조 전극, 및 상기 제2 보조 전극 상에 배치된 제3 보조 전극을 포함하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서
    상기 제1 보조 전극 및 상기 제3 보조 전극은 ITO 또는 IZO로 구성되고,
    상기 제2 보조 전극은 Ag 또는 Ag를 포함한 합금으로 구성된 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서,
    상기 표시장치는
    상기 제1 보조 전극의 상부면을 노출시키는 보조 전극홀; 을 포함하고,
    상기 제2 전극은 상기 보조 전극홀에서 상기 제1 보조 전극의 상부면과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서,
    상기 표시장치는
    상기 뱅크의 적어도 일측면을 역테이퍼 형상으로 노출시키고 상기 제1 보조 전극의 상부면을 노출시키는 제2 뱅크홀; 을 포함하는 것을 특징으로 하는 표시장치.
  5. 제4항에 있어서,
    상기 뱅크는 언더컷을 포함하는 제1 뱅크; 및
    상기 제1 뱅크 상에 적층되는 제2 뱅크를 구비하는 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서,
    상기 제1 뱅크는 무기 절연 재질로 구성되고,
    상기 제2 뱅크는 유기 절연 재질로 구성되는 것을 특징으로 하는 표시장치.
  7. 제4항에 있어서,
    상기 제2 뱅크홀에 의해 노출된 상기 제2 뱅크의 일측면은 상기 제2 뱅크홀에 의해 노출된 제1 뱅크의 일측면보다 돌출된 것을 특징으로 하는 표시장치.
  8. 제4항에 있어서
    상기 표시장치는
    상기 전자 수송층이 상기 제2 뱅크홀 내에서 상기 제1 보조 전극의 상부에 배치되되, 상기 제1 보조 전극의 상부면 일부를 노출하는 컨택홀; 을 포함하는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서
    상기 제2 전극은 상기 컨택홀에서 상기 제1 보조 전극의 상부면과 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  10. 제3항에 있어서,
    상기 전자 수송층은 상기 뱅크 상에 위치하며, 상기 언더컷 구조에 의해 분리된 것을 특징으로 하는 표시장치.
  11. 제3항에 있어서,
    상기 제2 전극은 상기 뱅크 상에 위치하며, 상기 언더컷 구조에 의해 분리된 것을 특징으로 하는 표시장치.
  12. 제1항에 있어서,
    상기 뱅크의 두께는 상기 발광층의 두께보다 두꺼운 것을 특징으로 하는 표시장치.
  13. 제1항에 있어서,
    상기 제1 전극과 상기 보조 전극은 동일한 물질 및 동일한 구조로 구성된 것을 특징으로 하는 표시장치.
  14. 제1항에 있어서,
    상기 제1 보조 전극의 두께는 상기 제3 보조 전극의 두께보다 두꺼운 것을 특징으로 하는 표시장치.
  15. 기판상에 제1 보조 전극, 상기 제1 보조 전극 상에 배치된 제2 보조 전극, 및 상기 제2 보조 전극 상에 배치된 제3 보조 전극으로 구성된 보조 전극을 형성하는 단계;
    상기 제1 보조 전극을 노출시키는 보조 전극홀을 형성하는 단계;
    상기 보조 전극 상에서 다층으로 이루어지며, 상기 다층 중 상기 보조 전극과 인접한 최하부층이 언더컷을 포함하는 뱅크를 형성하는 단계;
    발광소자의 전자 수송층을 형성하는 단계; 및
    발광소자의 제2 전극을 형성하는 단계; 를 포함하는 것을 특징으로 하는 표시장치 제조방법.
  16. 제15항에 있어서
    상기 뱅크를 형성하는 단계는
    제1 및 제2 뱅크를 순차적으로 적층하는 단계;
    상기 제1 및 제2 뱅크를 관통하여 상기 제1 보조 전극을 노출시키는 제2 뱅크홀을 형성하는 단계;를 포함하는 표시장치 제조방법.
  17. 제16항에 있어서
    상기 제2 뱅크홀을 형성하는 단계는
    상기 제2 뱅크홀에 의해 노출된 제2 뱅크의 일 측면을 상기 제2 뱅크홀에 의해 노출된 제1 뱅크의 일측면보다 돌출시키는 것을 특징으로 하는 표시장치 제조방법.
KR1020200188228A 2020-12-30 2020-12-30 표시장치 KR20220096089A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200188228A KR20220096089A (ko) 2020-12-30 2020-12-30 표시장치
US17/539,998 US20220209209A1 (en) 2020-12-30 2021-12-01 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200188228A KR20220096089A (ko) 2020-12-30 2020-12-30 표시장치

Publications (1)

Publication Number Publication Date
KR20220096089A true KR20220096089A (ko) 2022-07-07

Family

ID=82117857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200188228A KR20220096089A (ko) 2020-12-30 2020-12-30 표시장치

Country Status (2)

Country Link
US (1) US20220209209A1 (ko)
KR (1) KR20220096089A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548304B1 (ko) * 2013-04-23 2015-08-28 엘지디스플레이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR102458866B1 (ko) * 2014-07-23 2022-10-27 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조 방법
US10056440B2 (en) * 2015-05-28 2018-08-21 Lg Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR101878186B1 (ko) * 2016-07-29 2018-08-17 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180062293A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102593461B1 (ko) * 2018-10-19 2023-10-24 엘지디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20220209209A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US7947519B2 (en) Top emission organic light emitting diode display using auxiliary electrode to prevent voltage drop of upper electrode and method of fabricating the same
US7187001B2 (en) Organic light emitting display with circuit measuring pad and method of fabricating the same
KR102448065B1 (ko) 유기 발광 표시 장치
US10763311B2 (en) Organic light emitting display device
WO2021093687A1 (zh) 显示基板及其制备方法、显示装置
KR20100076603A (ko) 유기전계 발광소자 및 이의 제조 방법
US11678528B2 (en) Display substrate, method of manufacturing display substrate, and display device including display substrate
JP7397900B2 (ja) 表示装置
US11930657B2 (en) Display apparatus having substrate hole
KR20200032594A (ko) 유기 발광 표시 장치
KR20150075017A (ko) 유기전계발광표시장치 및 그 리페어 방법
KR20180013225A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20220150866A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR100590259B1 (ko) 보조 전극을 사용하여 상부 전극 전압 강하를 방지하는전면 발광 유기 전계 발광 표시 장치 및 그의 제조 방법
US20230422561A1 (en) Flexible Display Device and Method of Manufacturing the Same
KR20110019964A (ko) 패드부, 이를 포함하는 유기전계발광표시장치 및 유기전계발광표시장치의 제조방법
KR20090127829A (ko) 표시 장치의 제조 방법 및 표시 장치
KR20220096089A (ko) 표시장치
US10770528B2 (en) Organic light emitting display device
KR20210086342A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
JP7308244B2 (ja) 電界発光表示装置
JP7451657B2 (ja) 電界発光表示装置およびその製造方法
US20240138181A1 (en) Display apparatus having substrate hole
US20240138193A1 (en) Oled display panel and manufacturing method thereof
US20240128423A1 (en) Display apparatus having a substrate hole

Legal Events

Date Code Title Description
E902 Notification of reason for refusal