KR102593461B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102593461B1
KR102593461B1 KR1020180125392A KR20180125392A KR102593461B1 KR 102593461 B1 KR102593461 B1 KR 102593461B1 KR 1020180125392 A KR1020180125392 A KR 1020180125392A KR 20180125392 A KR20180125392 A KR 20180125392A KR 102593461 B1 KR102593461 B1 KR 102593461B1
Authority
KR
South Korea
Prior art keywords
planarization layer
light emitting
bank
organic light
disposed
Prior art date
Application number
KR1020180125392A
Other languages
English (en)
Other versions
KR20200044520A (ko
Inventor
윤정기
박종한
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180125392A priority Critical patent/KR102593461B1/ko
Publication of KR20200044520A publication Critical patent/KR20200044520A/ko
Application granted granted Critical
Publication of KR102593461B1 publication Critical patent/KR102593461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 구조를 단순화할 수 있는 유기 발광 표시 장치에 관한 것으로, 본 발명에 따른 유기 발광 표시 장치는 애노드 전극과 상기 박막트랜지스터 사이에 배치되는 하부 및 상부 평탄화층을 구비하며, 상기 상부 평탄화층의 측면은 상기 하부 평탄화층의 측면보다 돌출된다. 이에 따라, 본 발명은 별도의 격벽 구조물없이도 유기 발광 스택이 하부 평탄화층의 측면에 배치되지 않으므로 구조 및 제조 공정을 단순화할 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것으로, 특히 구조를 단순화할 수 있는 유기 발광 표시 장치에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치가 각광받고 있다.
평판표시장치로는 액정 표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device:ED) 등이 있다. 이 중 유기 발광 표시 장치(OLED)는 자발광 소자로서, 소비전력이 낮고, 고속의 응답 속도, 높은 발광 효율, 높은 휘도 및 광시야각을 가진다.
이러한 유기 발광 표시 장치에서, 서로 다른 색을 구현하는 인접한 서브 화소들에 배치되는 발광 스택들은 역테이퍼 형상의 격벽에 의해 분리된다. 이 경우, 종래 유기 발광 표시 장치는 격벽을 형성하기 위한 마스크 공정이 추가적으로 필요하다. 이에 따라, 종래 유기 발광 표시 장치는 구조 및 제조 공정이 복잡한 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 구조를 단순화할 수 있는 유기 발광 표시 장치를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 유기 발광 표시 장치는 애노드 전극과 상기 박막트랜지스터 사이에 배치되는 하부 및 상부 평탄화층을 구비하며, 상기 상부 평탄화층의 측면은 상기 하부 평탄화층의 측면보다 돌출된다. 이에 따라, 본 발명은 별도의 격벽 구조물없이도 유기 발광 스택이 하부 평탄화층의 측면에 배치되지 않으므로 구조 및 제조 공정을 단순화할 수 있다.
본 발명에서는 상부 평탄화층과, 그 상부 평탄화층 하부에 위치하는 하부 평탄화층이 언더컷 구조를 형성한다. 이에 따라, 인접한 서브 화소의 유기 발광 스택들은 별도의 격벽 구조물 없이도 하부 평탄화층보다 돌출된 상부 평탄화층의 돌출부에 의해 형성된 분리되므로 구조 및 제조 공정을 단순화할 수 있다.
또한, 본 발명에서는 제2 뱅크홀에 의해 노출된 하부 평탄화층의 측면 및 상부 평탄화층의 배면에 유기 발광 스택이 배치되지 않는다. 이에 따라, 상호 결합력이 좋지 않은 캐소드 전극과 유기 발광 스택 간의 미접촉 영역이 증가되어 발광 스택이 박리되는 현상을 줄일 수 있다.
뿐만 아니라, 본 발명에서는 하부 평탄화층과 역테이퍼 형상을 이루는 상부 평탄화층이 무기 절연 재질로 이루어지므로 상부 평탄화층의 산화 및 부식을 방지할 수 있다.
도 1은 본 발명에 따른 유기 발광 표시 장치를 나타내는 도면이다.
도 2는 본 발명에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 3은 보조 전극을 구비하는 본 발명에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 4a 및 도 4b는 도 2에 도시된 뱅크 및 상부 평탄화층의 다른 실시 예들을 나타내는 단면도들이다.
도 5a 내지 도 5e는 도 2에 도시된 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다.
도 1은 본 발명에 따른 유기 발광 표시 장치를 나타내는 도면이다.
도 1에 도시된 유기 발광 표시 장치는 액티브 영역(AA)과 패드 영역(PA)을 구비한다.
패드 영역(PA)에는 액티브 영역(AA)에 배치되는 스캔 라인(SL), 데이터 라인(DL), 고전위 전압(VDD) 공급 라인 및 저전위 전압(VSS) 공급 라인 각각에 구동 신호를 공급하는 다수의 패드들이 형성된다.
액티브 영역(AA)은 발광 소자(130)를 포함하는 단위 화소를 통해 영상을 표시한다. 단위 화소는 적색(R), 녹색(G) 및 청색(B) 서브 화소로 구성되거나, 적색(R), 녹색(G), 청색(B) 및 백색(W) 서브 화소로 구성된다. 각 서브 화소는 발광 소자(130)와, 발광 소자(130)를 독립적으로 구동하는 화소 구동 회로를 구비한다.
화소 구동 회로는 스위칭 트랜지스터(TS), 구동 트랜지스터(TD) 및 스토리지 커패시터(Cst)를 구비한다.
스위칭 트랜지스터(TS)는 스캔 라인(SL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(Cst) 및 구동 트랜지스터(TD)의 게이트 전극으로 공급한다.
구동 트랜지스터(TD)는 그 구동 트랜지스터(TD)의 게이트 전극에 공급되는 데이터 신호에 응답하여 고전위 전압(VDD) 공급 라인으로부터 발광 소자(130)로 공급되는 전류(I)을 제어함으로써 발광 소자(130)의 발광량을 조절하게 된다. 그리고, 스위칭 트랜지스터(TS)가 턴-오프되더라도 스토리지 캐패시터(Cst)에 충전된 전압에 의해 구동 트랜지스터(TD)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 발광 소자(130)가 발광을 유지하게 한다.
이를 위해, 구동 트랜지스터(TD)는 도 2에 도시된 바와 같이 게이트 전극(152), 소스 전극(158), 드레인 전극(156) 및 액티브층(154)을 구비한다.
게이트 전극(152)은 게이트 절연막(112) 상에 형성된다. 이 게이트 전극(152)은 게이트 절연막(112)을 사이에 두고, 액티브층(154)의 채널 영역과 중첩된다. 이러한 게이트 전극(152)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다. 예를 들어, 게이트 전극(152)은 Cu/MoTi 순으로 적층된 다층 구조로 이루어진다.
소스 전극(158)은 적어도 하나의 층간 절연막(예를 들어, 제1 및 제2 층간 절연막(114,116))을 관통하는 소스 컨택홀(150S)을 통해 노출된 액티브층(154)과 접속된다. 드레인 전극(156)은 적어도 하나의 층간 절연막(예를 들어, 제1 및 제2 층간 절연막(114,116))을 관통하는 드레인 컨택홀(150D)을 통해 노출된 액티브층(154)과 접속된다. 또한, 드레인 전극(156)은 하부 평탄화층(118) 및 상부 평탄화층(128)을 관통하도록 형성된 화소 컨택홀(120)을 통해 노출되어 애노드 전극(132)과 접속된다.
이러한 소스 전극(158) 및 드레인 전극(156)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있지만, 이에 한정되지 않는다.
액티브층(154)은 게이트 절연막(112)을 사이에 두고 게이트 전극(152)과 중첩되어 소스 및 드레인 전극(158,156) 사이에 채널을 형성한다. 이러한 액티브층(154)은 비정질 반도체 물질, 다결정 반도체 물질 및 산화물 반도체 물질 중 적어도 어느 하나로 형성된다.
이러한 액티브층(154)과 기판(101) 사이에는 멀티 버퍼층(102), 차광층(106) 및 액티브 버퍼층(104)이 순차적으로 적층된다.
멀티 버퍼층(102)은 기판(101)에 침투한 수분 및/또는 산소가 확산되는 것을 지연시키도록 다수의 무기 절연막이 적층된 구조로 형성된다. 액티브 버퍼층(104)은 액티브층(154)을 보호하며, 기판(101)으로부터 유입되는 다양한 종류의 결함을 차단하는 기능을 수행하도록 적어도 하나의 무기 절연막을 포함하도록 형성된다. 차광층(106)은 액티브층(154)과 중첩되도록 멀티 버퍼층(102) 상에 형성된다. 이 차광층(106)은 외부로부터 입사되는 광을 흡수하거나 반사하므로, 액티브층(154)의 채널 영역으로 입사되는 광을 최소화할 수 있다. 이러한 차광층(106)은 Mo, Ti, Al, Cu, Cr, Co, W, Ta, Ni과 같은 불투명 금속으로 형성된다.
발광 소자(130)는 구동 트랜지스터(TD)의 드레인 전극(156)과 접속된 애노드 전극(132)과, 애노드 전극(132) 상에 형성되는 적어도 하나의 유기 발광 스택(134)과, 저전압(VSS) 공급 라인에 접속되도록 유기 발광 스택(134) 위에 형성된 캐소드 전극(136)을 구비한다. 여기서, 저전압(VSS) 공급 라인은 고전압(VDD)보다 낮은 저전압(VSS)을 공급한다.
애노드 전극(132)은 전면 발광형 유기 발광 표시 장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전층으로 이루어진다. 이러한 애노드 전극(132)의 상부면은 뱅크(138)에 의해 노출되어 발광 영역을 마련한다. 즉, 뱅크(138)는 발광 영역을 제외한 애노드 전극(132)의 테두리를 따라 애노드 전극(132)의 측면을 덮도록 형성된다.
유기 발광 스택(134)은 애노드 전극(132) 상에 정공 수송층, 발광층, 전자 수송층 순으로 또는 역순으로 적층되어 형성된다.
캐소드 전극(136)은 유기 발광 스택(134)을 사이에 두고 애노드 전극(132)과 대향하도록 유기 발광 스택(134) 및 뱅크(138)의 상부면 및 측면 상에 형성된다. 이러한 캐소드 전극(136)은 배면 발광형 유기 발광 표시 장치에 적용되는 경우, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)과 같은 투명 도전막으로 이루어진다.
캐소드 전극(136)은 별도의 보조 전극 및 별도의 저전위 전압 라인 없이 패드 영역(PA)에 배치되는 저전위 전압 공급 패드(도시하지 않음)와 직접 접속된다. 이 때, 액티브 영역(AA)에 배치되는 다수의 캐소드 전극들(136)은 서로 직접 연결된 일체화된 구조로 이루어진다.
이외에도 캐소드 전극(136)은 도 3에 도시된 바와 같이 별도의 보조 전극(164)을 통해 액티브 영역에 배치되는 저전위 전압 라인(162)과 접속될 수도 있다.
보조 전극(164)은 제2 뱅크홀(124)에 의해 노출되어 캐소드 전극(136)과 전기적으로 접속된다. 이 때, 보조 전극(164)은 구동 트랜지스터(TD)의 소스 및 드레인 전극(158,156)과 동일 재질로, 동일 평면인 제2 층간 절연막(116) 상에 배치된다.
저전위 공급 라인(162)은 제1 및 제2 층간 절연막(114,116)을 관통하는 전원 컨택홀(166)에 의해 노출되어 보조 전극(164)과 접속된다. 이 때, 저전위 공급 라인(162)은 구동 트랜지스터(TD)의 게이트 전극(152)과 동일 재질로, 동일 평면인 게이트 절연막(112) 상에 배치된다.
한편, 본 발명에서는 인접한 서브 화소들에 배치되는 유기 발광층들(134), 특히 서로 다른 색을 구현하는 인접한 서브 화소들에 배치되는 유기 발광층들(134)이 별도의 격벽 구조물없이 하부 평탄화층(118) 및 상부 평탄화층(128)을 통해 분리된다. 하부 평탄화층(118) 및 상부 평탄화층(128)은 구동 트랜지스터(TD) 및 애노드 전극(132) 사이에 배치된다.
하부 평탄화층(118)은 구동 트랜지스터(TD)에 의해 발생된 단차를 제거하고 평탄한 상부면을 가지도록 형성된다. 이를 위해, 하부 평탄화층(118)은 구동 트랜지스터(TD)가 형성된 기판(101) 상에 포토아크릴 등과 같은 유기 절연 물질로 형성된다.
상부 평탄화층(128)은 하부 평탄화층(118) 상에 배치되므로 하부 평탄화층(118)의 상부면을 따라 평탄한 상부면을 가지도록 형성된다. 이러한 상부 평탄화층(128)은 SiOx 또는 SiNx와 같은 무기 절연 물질로 형성된다.
이러한 상부 평탄화층(128)은 화소 컨택홀(120)에 의해 노출된 하부 평탄화층(118)의 측면과 정테이퍼 형태로 형성되는 측면을 가진다. 즉, 화소 컨택홀(120)에 의해 노출된 하부 평탄화층(118)의 측면은 상부 평탄화층(128)의 측면보다 돌출되게 형성된다.
또한, 상부 평탄화층(128)은 제2 뱅크홀(124)에 의해 노출된 하부 평탄화층(118)의 측면과 역테이퍼 형태로 형성되는 측면을 가진다. 즉, 제2 뱅크홀(124)에 의해 노출된 상부 평탄화층(128)의 측면은 하부 평탄화층(118)의 측면보다 돌출되게 형성되므로, 상부 평탄화층(128)과 그 상부 평탄화층(128) 하부에 위치하는 하부 평탄화층(118)은 언더컷(UDC)을 포함한다. 이 때, 스텝 커버리지가 좋은 캐소드 전극(136)은 상부 평탄화층(128)의 배면 및 하부 평탄화층(118)의 측면에 형성된다. 이에 따라, 인접한 서브 화소의 캐소드 전극들(136)은 단선(disconnect)없이 서로 연결된다. 반면에 스텝 커버리지가 좋지 않은 유기 발광층(134)은 상부 평탄화층(128)의 돌출부에 막혀 언더컷(UDC) 구조에 의해 노출된 상부 평탄화층(128)의 배면 및 하부 평탄화층(118)의 측면에 형성되지 못한다. 이에 따라, 인접한 서브 화소의 유기 발광 스택들(134)은 별도의 격벽 구조물 없이도 하부 평탄화층(118)보다 돌출된 상부 평탄화층(128)의 돌출부에 의해 형성된 분리된다.
또한, 본 발명에서는 제2 뱅크홀(124)에 의해 노출된 하부 평탄화층(118)의 측면 및 상부 평탄화층(128)의 배면에 유기 발광 스택(134)이 배치되지 않는다. 이에 따라, 상호 결합력이 좋지 않은 캐소드 전극(136)과 유기 발광 스택(134) 간의 미접촉 영역이 증가되어 유기 발광 스택(134)이 박리되는 현상을 줄일 수 있다.
한편, 도 2에서는 상부 평탄화층(128)이 뱅크(138)와 동일 선폭을 가지는 구조를 예로 들어 설명하였지만, 이외에도 도 4a 및 도 4b에 도시된 바와 같이 상부 평탄화층(128)과 뱅크(138)의 선폭이 서로 다를 수도 있다.
즉, 도 4a에 도시된 뱅크(138)는 상부 평탄화층(128)보다 선폭이 작아 제2 뱅크홀(124)에 의해 노출된 상부 평탄화층(128)의 측면은 뱅크(138) 의 측면 및 하부 평탄화층(118) 의 측면보다 돌출되게 형성된다. 이에 따라, 상부 평탄화층(128)과 그 상부 평탄화층(128) 하부에 위치하는 하부 평탄화층(118)은 언더컷(UDC)구조를 형성된다. 이러한 언더컷 구조(UDC)를 구조에 의해 스텝 커버리지가 좋지 않은 유기 발광 스택(134)은 상부 평탄화층(128)의 돌출부에 막혀 상부 평탄화층(128)의 배면 및 하부 평탄화층(118)의 측면에 형성되지 못한다. 이에 따라, 인접한 서브 화소의 유기 발광 스택들(134)은 별도의 격벽 구조물 없이도 하부 평탄화층(118)보다 돌출된 상부 평탄화층(128)의 돌출부에 의해 형성된 분리된다.
도 4b에 도시된 뱅크(138)는 상부 평탄화층(128) 및 하부 평탄화층(118)보다 선폭이 크다. 이에 따라, 제2 뱅크홀(124)에 의해 노출된 뱅크(138)의 측면은 상부 평탄화층(128)의 측면보다 돌출되게 형성되므로 뱅크(138)와, 그 뱅크(138) 하부에 위치하는 상부 평탄화층(128)은 제1 언더컷 구조(UDC1)를 형성한다. 또한, 제2 뱅크홀(124)에 의해 노출된 상부 평탄화층(128)의 측면은 하부 평탄화층(118)의 측면보다 돌출되게 형성되므로, 상부 평탄화층(128)과 그 상부 평탄화층(128) 하부에 위치하는 하부 평탄화층(118)은 제2 언더컷(UDC2)구조를 형성한다. 이러한 제1 및 제2 언더컷(UDC1,UDC2) 구조에 의해 스텝 커버리지가 좋지 않은 유기 발광 스택(134)은 뱅크(138) 및 상부 평탄화층(128)의 돌출부에 막혀 뱅크(138)의 배면과, 상부 평탄화층(128)의 측면 및 배면과, 하부 평탄화층(118)의 측면에 형성되지 못한다. 이에 따라, 인접한 서브 화소의 유기 발광 스택들(134)은 별도의 격벽 구조물 없이도 하부 평탄화층(118)보다 돌출된 상부 평탄화층(128)의 돌출부에 의해 형성된 분리된다.
도 5a 내지 도 5e는 도 2에 도시된 본 발명에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5a를 참조하면, 기판 상에 차광층(106) 및 박막트랜지스터(TD)가 형성된다.
구체적으로, 기판(101) 상에 SiOx 및 SiNx이 적어도 1회 교번적으로 적층됨으로써 멀티 버퍼층(102)이 형성된다. 그런 다음, 멀티 버퍼층(102) 상에 불투명 금속층이 증착된 후 그 불투명 금속층이 포토리소그래피 공정과 식각 공정을 포함하는 마스크 공정에 의해 패터닝됨으로써 차광층(106)이 형성된다. 그런 다음, 차광층(106)이 형성된 기판(101) 상에 SiOx 또는 SiNx이 전면 증착됨으로써 액티브 버퍼층(104)이 형성된다. 그런 다음, 액티브 버퍼층(104) 상에 다수의 마스크 공정을 통해 액티브층(154), 게이트 전극(152), 소스 및 드레인 전극(158,156)을 포함하는 구동 트랜지스터(TD)가 형성된다.
도 5b를 참조하면, 구동트랜지스터(TD)가 형성된 기판(101) 상에 화소 컨택홀(120)을 가지는 하부 평탄화층(118) 및 상부 평탄화층(128)이 형성된다.
구체적으로, 구동트랜지스터(TD)가 형성된 기판(101) 상에 하부 평탄화층(118) 및 상부 평탄화층(128)이 순차적으로 형성된다. 하부 평탄화층(118)은 포토아크릴 등과 같은 유기 절연 물질이 이용되며, 상부 평탄화층(128)은 SiOx, SiNx 등과 같은 무기 절연 물질이 이용된다. 그런 다음, 하부 평탄화층(118) 및 상부 평탄화층(128)은 포토리소그래피 공정과 이방성 건식 식각 공정을 통해 패터닝됨으로써 드레인 전극(156)을 노출시키는 화소 컨택홀(120)이 형성된다. 이 때, 화소 컨택홀(120)에 의해 노출된 상부 평탄화층(128)의 측면은 하부 평탄화층(128)의 측면과 정테이퍼 형태를 이룬다.
도 5c를 참조하면, 하부 평탄화층(118) 및 상부 평탄화층(128)이 형성된 기판(101) 상에 애노드 전극(132)이 형성된다.
구체적으로, 상부 평탄화층(128) 상에 애노드용 도전층이 전면 증착된 다음, 포토리소그래피 공정과 식각 공정을 통해 애노드용 도전층이 패터닝됨으로써 애노드 전극(132)이 형성된다.
도 5d를 참조하면, 애노드 전극(132)이 형성된 기판(101) 상에 제1 뱅크홀(122) 및 제2 뱅크홀(124)을 가지는 뱅크(138)가 형성된다.
구체적으로, 애노드 전극(132)이 형성된 기판(101) 상에 뱅크용 감광막이 전면 도포된 다음, 그 뱅크용 감광막이 패터닝됨으로써 제1 및 제2 뱅크홀(122,124)을 가지는 뱅크(138)가 형성된다. 그런 다음, 뱅크(138)를 마스크로 이용한 이방성 식각 공정을 통해 상부 평탄화층(128)이 건식 식각된다.
그런 다음, 등방성 식각 공정을 통해 하부 평탄화층(118)이 건식 식각된다. 하부 평탄화층(118)의 등방성 식각 공정시, 상부 평탄화층(128)의 이방성 식각 공정에 비해 O2의 식각 가스의 함유량 및 압력 중 적어도 어느 하나를 증가시킨다. 이에 따라, 상부 평탄화층(128)의 측면이 하부 평탄화층(118)의 측면보다 돌출되는 언더컷 구조가 형성된다.
한편, 하부 평탄화층(118) 및 뱅크(138)의 식각 특성이 다른 경우(예를 들어, 하부 평탄화층(118) 및 뱅크(138)가 서로 다른 재질로 형성되는 경우), 하부 평탄화층(118)의 등방성 식각 공정시, 뱅크(138)는 식각되지 않는다. 이에 따라, 도 2에 도시된 바와 같이 상부 평탄화층(128)은 뱅크(138)와 유사한 선폭으로 형성되며, 하부 평탄화층(118)보다 돌출된다.
반면에, 하부 평탄화층(118) 및 뱅크(138)의 식각 특성이 동일한 경우(예를 들어, 하부 평탄화층(118) 및 뱅크(138)가 서로 동일 재질로 형성되는 경우), 하부 평탄화층(118)의 등방성 식각 공정시, 뱅크(138)도 건식 식각된다. 이에 따라, 도 4a에 도시된 바와 같이 상부 평탄화층(128)은 뱅크(138) 및 하부 평탄화층(118)보다 돌출된다.
한편, 상부 평탄화층(128)을 무기 절연 물질이 아닌 애노드 전극(132)과 동일한 도전층으로 하부 평탄화층과 언더컷을 이루도록 형성하는 비교예의 경우, 노출된 상부 평탄화층(128)의 측면은 식각 공정 이용되는 식각 가스 또는 식각액에 의해 산화된다. 이에 따라, 비교예에서는 상부 평탄화층(128) 뿐만 아니라 하부 평탄화층(118)도 부식되므로, 상부 평탄화층(128)의 측면이 노출되는 것을 방지하기 위해 클래드(clad) 형성 공정이 추가로 필요하다.
반면에, 상부 평탄화층(128)을 본원과 같이 무기 절연 물질로 형성하는 경우, 상부 평탄화층(128)의 측면이 노출되더라도 상부 평탄화층(128)이 부식되지 않으므로, 본 발명에서는 별도의 클래드가 불필요하므로 비교예에 비해 구조를 단순화할 수 있다.
도 5e를 참조하면, 뱅크(138)가 형성된 기판(101) 상에 유기 발광 스택(134) 및 캐소드 전극(136)이 순차적으로 형성된다.
구체적으로, 뱅크(138)가 형성된 기판(101) 상에 새도우 마스크를 이용한 증착 공정을 통해 유기 발광층(134) 및 캐소드 전극(136)이 순차적으로 형성된다. 이 때, 수직 방향으로의 직진성을 가지고 성막되는 유기 발광층(134)은 상부 평탄화층(128)의 돌출부에 의해 언더컷(UDC) 영역을 제외한 액티브 영역에 형성된다. 이에 따라, 별도의 격벽 구조물 없이도 인접한 서브 화소의 유기 발광 스택(134)은 서로 분리된다. 그리고, 수직, 수평 및 경사 방향으로의 회절성을 가지고 성막되는 캐소드 전극(136)은 상부 평탄화층(128)의 돌출부에 의해 마련된 언더컷 영역(UDC)을 포함하는 액티브 영역에 형성된다.
이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
118, 128 : 평탄화층 120 : 화소 컨택홀
122,124 : 뱅크홀 130 : 발광 소자
132 : 애노드 전극 134 : 유기 발광 스택
136 : 캐소드 전극 138: 뱅크
154 : 액태브층 152 : 게이트 전극
156: 드레인 전극 158 : 소스 전극
162 : 저전위 전압 라인 164: 보조 전극
166 : 전원 컨택홀

Claims (8)

  1. 기판 상에 배치되는 박막트랜지스터와;
    상기 박막트랜지스터와 접속되는 애노드 전극과;
    상기 애노드 전극과 상기 박막트랜지스터 사이에 배치되는 하부 평탄화층과;
    상기 하부 평탄화층과 상기 애노드 전극 사이에 배치되는 상부 평탄화층과;
    상기 하부 평탄화층의 측면을 노출시키는 뱅크홀을 가지는 뱅크와;
    상기 애노드 전극 상에 배치되는 발광 스택과;
    상기 발광 스택 상에 배치되는 캐소드 전극을 구비하며,
    상기 뱅크홀과 대응되는 영역에서 상기 뱅크의 측면이 상기 상부 평탄화층의 측면보다 돌출되어 제 1 언더컷 구조가 형성되고,
    상기 뱅크홀과 대응되는 영역에서 상기 상부 평탄화층의 측면이 상기 하부 평탄화층의 측면보다 돌출되어 제 2 언더컷 구조가 형성되는 유기 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 발광 스택은 상기 뱅크홀에 의해 노출된 상기 하부 평탄화층의 측면에 배치되지 않으며,
    상기 캐소드 전극은 상기 뱅크홀에 의해 노출된 상기 하부 평탄화층의 측면 상에 배치되는 유기 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 발광 스택은 상기 뱅크 상에 위치하고,
    상기 캐소드 전극은 상기 뱅크홀에 의해 노출된 상기 상부 평탄화층의 측면 상에 배치되는 유기 발광 표시 장치.
  4. 제 3 항에 있어서,
    상기 뱅크홀에 의해 노출된 상기 상부 평탄화층의 측면 및 상기 하부 평탄화층의 측면은 상기 캐소드 전극과 접촉하는 유기 발광 표시 장치.
  5. 제 1 항에 있어서,
    상기 뱅크는 상기 하부 평탄화층과 다른 식각 특성을 갖는 유기 발광 표시 장치.
  6. 제 1 항에 있어서,
    상기 하부 평탄화층은 유기 절연 재질로 이루어지며,
    상기 상부 평탄화층은 무기 절연 재질로 이루어지는 유기 발광 표시 장치.
  7. 제 1 항에 있어서,
    상기 뱅크홀에 의해 노출되어 상기 캐소드 전극과 접속되는 보조 전극과;
    상기 보조 전극과 접속되는 전원 라인을 추가로 구비하는 유기 발광 표시 장치.
  8. 제 1 항에 있어서
    상기 박막트랜지스터의 드레인 전극을 노출시키는 화소 컨택홀을 추가로 구비하며,
    상기 화소 컨택홀에 의해 노출되는 상기 상부 평탄화층은 상기 하부 평탄화층과 정테이퍼 형상을 이루며,
    상기 뱅크홀에 의해 노출되는 상기 상부 평탄화층은 상기 하부 평탄화층과 역테이퍼 형상을 이루는 유기 발광 표시 장치.
KR1020180125392A 2018-10-19 2018-10-19 유기 발광 표시 장치 KR102593461B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180125392A KR102593461B1 (ko) 2018-10-19 2018-10-19 유기 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180125392A KR102593461B1 (ko) 2018-10-19 2018-10-19 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20200044520A KR20200044520A (ko) 2020-04-29
KR102593461B1 true KR102593461B1 (ko) 2023-10-24

Family

ID=70466659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180125392A KR102593461B1 (ko) 2018-10-19 2018-10-19 유기 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR102593461B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220096089A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805154B1 (ko) 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2017174811A (ja) 2016-03-18 2017-09-28 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102191581B1 (ko) * 2014-08-31 2020-12-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102471668B1 (ko) * 2014-11-10 2022-11-29 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 제조방법
KR102545553B1 (ko) * 2016-05-13 2023-06-20 엘지디스플레이 주식회사 플렉서블 유기전계발광표시 장치
KR102624878B1 (ko) * 2016-06-30 2024-01-16 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR101878187B1 (ko) * 2016-07-29 2018-07-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102611500B1 (ko) * 2016-08-31 2023-12-06 엘지디스플레이 주식회사 유기발광표시장치와 그의 제조방법
KR101980781B1 (ko) * 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20180068549A (ko) * 2016-12-14 2018-06-22 엘지디스플레이 주식회사 유기발광 표시장치와 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805154B1 (ko) 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2017174811A (ja) 2016-03-18 2017-09-28 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
KR20200044520A (ko) 2020-04-29

Similar Documents

Publication Publication Date Title
US11322564B2 (en) Display device
KR102611500B1 (ko) 유기발광표시장치와 그의 제조방법
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US9236419B2 (en) Organic light emitting display device having electrodes of subpixels with different thicknesses and method of manufacturing the same
KR101920769B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US11075253B2 (en) Organic light-emitting display device
KR20180068634A (ko) 유기 발광 표시 장치
KR101992917B1 (ko) 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20180075056A (ko) 표시 장치
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
US11227903B2 (en) Organic light emitting display device having a reflective barrier and method of manufacturing the same
KR20160072010A (ko) 유기 발광 표시 장치 및 이의 제조 방법
US10504935B2 (en) Organic light emitting display device
KR101820166B1 (ko) 화이트 유기발광다이오드 표시소자 및 그 제조방법
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
JP4639588B2 (ja) 電気光学装置、電気光学装置の製造方法
KR20150067974A (ko) 유기전계 발광소자 및 이의 제조 방법
KR101622563B1 (ko) 상부발광 방식 유기전계 발광소자
KR102593461B1 (ko) 유기 발광 표시 장치
KR100899428B1 (ko) 유기전계발광표시장치 및 그의 제조 방법
KR20200076278A (ko) 유기 발광 표시 장치
US11296153B2 (en) OLED pixel structure and OLED display panel
KR102612736B1 (ko) 표시 장치용 기판과, 그를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR102666873B1 (ko) 유기 발광 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant