CN108987414A - 用于显示装置的图案结构 - Google Patents

用于显示装置的图案结构 Download PDF

Info

Publication number
CN108987414A
CN108987414A CN201810562171.1A CN201810562171A CN108987414A CN 108987414 A CN108987414 A CN 108987414A CN 201810562171 A CN201810562171 A CN 201810562171A CN 108987414 A CN108987414 A CN 108987414A
Authority
CN
China
Prior art keywords
projection pattern
transistor
pattern
contact hole
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810562171.1A
Other languages
English (en)
Other versions
CN108987414B (zh
Inventor
孙世完
金贞和
安珍星
李旺宇
李知嬗
高武恂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180012947A external-priority patent/KR102548296B1/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108987414A publication Critical patent/CN108987414A/zh
Application granted granted Critical
Publication of CN108987414B publication Critical patent/CN108987414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/0213—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0224—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种用于显示装置的图案结构，所述图案结构包括：基底；突起图案，位于基底上；第一导电图案，覆盖突起图案的上表面；层间绝缘层，位于第一导电图案上，并包括接触孔；以及第二导电图案，位于层间绝缘层上，并连接到第一导电图案。接触孔与突起图案和第一导电图案叠置。

Description

用于显示装置的图案结构
本申请要求于2017年6月5日在韩国知识产权局提交的第10-2017-0069759号韩国专利申请和于2018年2月1日在韩国知识产权局提交的第10-2018-0012947号韩国专利申请的优先权，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及用于显示装置的图案结构及其制造方法。
背景技术
近来，液晶显示器(LCD)或有机发光二极管(OLED)显示器作为显示装置被用于诸如移动电话、导航装置、数字照相机、电子书、便携式游戏机或各种其它装置的各种移动电子装置中。
显示装置包括多个像素，并且每个像素包括用于驱动每个像素的多个晶体管。显示装置通过堆叠多个导电层和绝缘层并使所述多个导电层和绝缘层图案化来包括多层结构。在曝光工艺期间光掩模相对于设计的未对准会导致在随后的蚀刻工艺中对层的不期望的蚀刻，并且会成为短路或者湿气或氧的渗透的来源。
发明内容
根据本发明构思的示例性实施例，一种用于显示装置的图案结构包括：基底；以及突起图案，设置在基底上。所述图案结构还包括：第一导电图案，覆盖突起图案的上表面；以及层间绝缘层，设置在第一导电图案上并包括接触孔。所述图案结构还包括：第二导电图案，设置在层间绝缘层上并通过接触孔连接到第一导电图案。接触孔与突起图案和第一导电图案叠置。
根据本发明构思的示例性实施例，一种用于制造显示装置的方法包括：在基底上形成突起图案；以及形成覆盖突起图案的上表面的第一导电图案。所述方法还包括：在第一导电图案上形成层间绝缘层；以及使层间绝缘层图案化以形成接触孔以暴露第一导电图案的上表面的一部分。所述方法还包括：在层间绝缘层上形成通过接触孔连接到第一导电图案的第二导电图案。接触孔与突起图案和第一导电图案叠置。
附图说明
图1是根据本发明构思的示例性实施例的用于显示装置的图案结构的剖视图；
图2至图8是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法的剖视图；
图9至图12是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法的剖视图；
图13是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的剖视图；
图14至图17是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法的剖视图；
图18至图20是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法的剖视图；
图21是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的剖视图；
图22至图25是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法的剖视图；
图26是示出根据本发明构思的示例性实施例的包括用于显示装置的图案结构的显示装置的剖视图；
图27是根据示例性实施例的有机发光二极管显示器的一个像素的等效电路图；
图28是根据示例性实施例的施加到有机发光二极管显示器的一个像素的信号的时序图；
图29是根据示例性实施例的有机发光二极管显示器的一个像素区域的布局图；以及
图30至图32是根据示例性实施例的沿图29中的线A-A'截取的剖视图。
具体实施方式
在下文中将参照附图更充分地描述本发明构思的示例性实施例。然而，本公开可以以许多不同的形式来实施，并且不应该被解释为局限于这里阐述的实施例。
将理解的是，当诸如层、膜、区域或基底的元件被称为“在”另一元件“上”或“连接到”另一元件时，该元件可以直接在所述另一元件上或直接连接到所述另一元件，或者也可以存在中间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在中间元件。此外，在说明书中，词语“在……上”表示设置在对象部分上或之下，而不必表示基于重力方向设置在对象部分的上侧上。
图1是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的剖视图。
如图1所示，根据示例性实施例的用于显示装置的图案结构可以包括基底110、设置在基底110上的第一导电图案610以及设置在基底110与第一导电图案610之间的突起图案500。
基底110可以由例如玻璃的固体绝缘材料制成。在基底110与突起图案500之间还可以设置有第一有机绝缘层122、第一阻挡层124、第二有机绝缘层126和第二阻挡层128。第一有机绝缘层122和第二有机绝缘层126可以由有机绝缘材料形成，并且可以形成为膜型。例如，第一有机绝缘层122和第二有机绝缘层126可以由聚酰亚胺形成。第一阻挡层124和第二阻挡层128可以由无机绝缘材料形成。例如，第一阻挡层124和第二阻挡层128可以由氧化硅(SiOx)或氮化硅(SiNx)制成。在一个实施例中，由有机绝缘材料制成的层和由无机绝缘材料制成的层可以交替地堆叠在基底110与突起图案500之间。
在一个实施例中，可以省略第一有机绝缘层122、第一阻挡层124、第二有机绝缘层126和第二阻挡层128。例如，突起图案500可以直接形成在基底110上。在另一实施例中，第一有机绝缘层122和第一阻挡层124可以形成在基底110上，突起图案500可以直接形成在第一阻挡层124上。在又一个实施例中，第一阻挡层124可以形成在基底110上，突起图案500可以直接形成在第一阻挡层124上。
在制造工艺中，基底110可以用作载体基底并且稍后可以被去除。例如，在基底110上形成第一有机绝缘层122、第一阻挡层124、第二有机绝缘层126和第二阻挡层128之后在第二阻挡层128上形成若干构成元件，在这之后，可以从第一有机绝缘层122分离并去除基底110。在这种情况下，根据示例性实施例的显示装置可以是柔性显示装置，第一有机绝缘层122可以用作柔性基底。
突起图案500可以具有从第二阻挡层128的上表面延伸的突起和凹陷形状。突起图案500的中心部分的高度可以是最大的，突起图案500的高度可以从中心部分向边缘部分逐渐减小。突起图案500的剖面形状可以基本是半圆形。然而，实施例不限于此，在另一实施例中突起图案500的形状可以不同。
突起图案500可以由有机绝缘材料制成。例如，突起图案500可以由聚酰亚胺制成。然而，实施例不限于此，突起图案500可以由无机绝缘材料、金属、金属氧化物等制成。
在突起图案500与第一导电图案610之间还可以设置有缓冲层510。缓冲层510可以由例如氧化硅(SiOx)、氮化硅(SiNx)等的无机绝缘材料制成。当突起图案500由诸如聚酰亚胺的有机材料制成时，缓冲层510可以防止突起图案500接触第一导电图案610，使得在第一导电图案610的制造工艺中可以防止突起图案500影响第一导电图案610。
第一导电图案610可以设置在突起图案500上并且与突起图案500叠置。第一导电图案610可以覆盖突起图案500的整个上表面。第一导电图案610也可以根据突起图案500的形状而具有突起形状的轮廓。因此，当在与基底110的上表面垂直的方向上测量时，从基底110的上表面到第一导电图案610的上表面的中心部分的距离可以大于从基底110的上表面到第一导电图案610的上表面的边缘部分的距离。例如，从基底110的上表面到第一导电图案610的上表面的距离可以从中心部分向边缘部分逐渐减小。
第一导电图案610可以由导电材料制成。例如，第一导电图案610可以由例如非晶半导体、结晶半导体、氧化物半导体等的半导体材料制成。此外，第一导电图案610可以由金属、金属氧化物等形成。
层间绝缘层520可以设置在第一导电图案610和缓冲层510上。层间绝缘层520可以直接设置在第一导电图案610上。层间绝缘层520可以包括接触孔521。接触孔521可以设置在第一导电图案610上，并且可以暴露第一导电图案610的上表面的至少一部分。例如，接触孔521可以设置在第一导电图案610的中心部分(例如，第一导电图案610的突起部分)上。层间绝缘层520可以覆盖第一导电图案610的边缘。
在这种情况下，从基底110的上表面到第一导电图案610的上表面的中心部分的距离可以大于从基底110的上表面到层间绝缘层520的上表面的覆盖第一导电图案610的边缘的部分的距离。例如，从基底110的上表面到第一导电图案610的上表面的最大距离可以大于从基底110的上表面到层间绝缘层520的上表面的最大距离。
在一个实施例中，接触孔521的宽度W2可以与突起图案500的宽度W1近似。在一个实施例中，宽度W2可以是接触孔521的中间部分的宽度。然而，其不限于此。在其它实施例中，宽度W2可以是接触孔521的下部的宽度或接触孔521的上部的宽度。例如，W1与W2之间的宽度差可以在误差范围内，并且接触孔521的宽度W2可以与突起图案500的宽度W1基本相同。在一个实施例中，接触孔521的上部的宽度大于接触孔521的下部的宽度。例如，如图1所示，接触孔521的剖面可以是倾斜的，并且接触孔521的上部的宽度大于接触孔521的下部的宽度。
虽然未示出，但是接触孔521和突起图案500的来自平面图的形状(平面形状)在不同的实施例中可以不同。例如，接触孔521的平面形状和突起图案500的平面形状可以是圆形、四边形等。接触孔521的平面形状可以与突起图案500的平面形状相似。尽管它们可能不具有完全相同的形状，但是接触孔521的平面形状可以与突起图案500的平面形状基本相同。
当接触孔521的平面形状和突起图案500的平面形状形成为圆形时，接触孔521的直径可以与突起图案500的直径近似。在一个实施例中，尽管会存在直径的在误差范围内的差异，但是接触孔521的直径可以与突起图案500的直径基本相同。
第二导电图案630可以设置在层间绝缘层520上。第二导电图案630与接触孔521叠置，并且可以形成为填充在接触孔521中。因此，第二导电图案630可以通过接触孔521连接到第一导电图案610。第二导电图案630可以与第一导电图案610的中心部分(例如，第一导电图案610的突起部分)接触。
在第一导电图案610形成为平坦形状的情况下，第一导电图案610与第二导电图案630之间的接触面积可以与接触孔521的面积近似。在本示例性实施例中，第一导电图案610由突起形状形成，第一导电图案610与第二导电图案630之间的接触面积可以大于接触孔521的面积。例如，在本示例性实施例中，由于第一导电图案610设置在突起图案500上并且接触孔521与突起图案500和第一导电图案610叠置，所以可以相对地增加第一导电图案610与第二导电图案630之间的接触面积。因此，可以减小第一导电图案610与第二导电图案630之间的接触电阻。
第二导电图案630可以由导电材料制成。例如，第二导电图案630可以由例如非晶半导体、结晶半导体、氧化物半导体等的半导体材料制成。另外，第二导电图案630可以由金属、金属氧化物等制成。
接下来，将参照图2至图8描述根据示例性实施例的用于显示装置的图案结构的制造方法。
图2至图8是示出根据示例性实施例的用于显示装置的图案结构的制造方法的剖视图。
如图2所示，可以通过使用例如聚酰亚胺的有机绝缘材料在基底110上形成第一有机绝缘层122。可以通过使用例如氧化硅(SiOx)、氮化硅(SiNx)等的无机绝缘材料在第一有机绝缘层122上形成第一阻挡层124。可以通过使用例如聚酰亚胺等的有机绝缘材料在第一阻挡层124上形成第二有机绝缘层126。可以通过使用例如氧化硅(SiOx)、氮化硅(SiNx)等的无机绝缘材料在第二有机绝缘层126上形成第二阻挡层128。例如，可以交替地沉积有机绝缘材料和无机绝缘材料以形成第一有机绝缘层122、第一阻挡层124、第二有机绝缘层126和第二阻挡层128。然而，实施例不限于此，并且可以省略形成第一有机绝缘层122、第一阻挡层124、第二有机绝缘层126和第二阻挡层128的步骤中的至少一个。
可以在第二阻挡层128上涂覆有机绝缘材料，并且使所述有机绝缘材料图案化以形成突起图案500。例如，有机绝缘材料可以包括聚酰亚胺。然而，实施例不限于此，可以通过使用无机绝缘材料、金属、金属氧化物等形成突起图案500。
突起图案500可以包括突起和凹陷，并且可以从第二阻挡层128的上表面延伸。突起图案500的中心部分的高度最大，突起图案500的高度可以从中心部分向边缘部分逐渐减小。突起图案500的剖面形状可以基本是半圆形。然而，实施例不限于此，在另一实施例中突起图案500的形状可以不同。
如图3所示，可以在突起图案500和第二阻挡层128上形成缓冲层510。在一个实施例中，可以省略缓冲层510的形成工艺。在另一实施例中，突起图案500可以包括有机材料，并且可以形成缓冲层510以防止突起图案500影响一个或更多个其它层。
可以在缓冲层510上形成导电材料，并且使所述导电材料图案化以形成第一导电图案610。导电材料可以由例如非晶半导体、结晶半导体、氧化物半导体等的半导体材料或者金属、金属氧化物等制成。
可以使第一导电图案610图案化以与突起图案500叠置。在一个实施例中，第一导电图案610可以具有突起形状的轮廓以覆盖突起图案500的整个表面。例如，设置在突起图案500上的第一导电图案610可以根据突起图案500的形状而具有突起形状。因此，当在与基底110的上表面垂直的方向上测量时，从基底110的上表面到第一导电图案610的上表面的中心部分的距离可以大于从基底110的上表面到第一导电图案610的上表面的边缘部分的距离。例如，从基底110的上表面到第一导电图案610的上表面的距离可以从中心部分向边缘部分逐渐减小。
如图4所示，可以在第一导电图案610和缓冲层510上形成层间绝缘层520。层间绝缘层520可以直接设置在第一导电图案610上。可以在层间绝缘层520上涂覆光致抗蚀剂550。可以使光致抗蚀剂550的上表面形成为平坦的。因此，光致抗蚀剂550的与突起图案500叠置的部分可以比光致抗蚀剂550的不与突起图案500叠置的部分薄。
如图5所示，可以在光致抗蚀剂550上布置光掩模700，并且可以执行曝光工艺。光掩模700可以包括阻挡光的非透射部NR和通过光的透射部TR。光致抗蚀剂550的与光掩模700的非透射部NR对应的部分可以几乎基本不暴露于光，光致抗蚀剂550的与光掩模700的透射部TR对应的部分可以主要暴露于光。光掩模700的透射部TR对应于形成有突起图案500的部分，非透射部NR对应于不形成突起图案500的部分。
如图6所示，如果使经历曝光工艺的光致抗蚀剂550显影以使其图案化，则可以去除光致抗蚀剂550的暴露于光的部分，并且可以保留光致抗蚀剂550的未暴露于光的部分。可以根据光致抗蚀剂550的特性而改变光掩模(图5的700)的设计，在这种情况下，可以保留光致抗蚀剂550的暴露于光的部分。
在一个实施例中，可以基于光致抗蚀剂550的与突起图案500叠置的部分来设定曝光工艺条件和显影工艺条件，所述部分可以比光致抗蚀剂550的不与突起图案500叠置的部分薄。例如，曝光条件和显影条件可以使得光致抗蚀剂550的与突起图案500叠置的部分被去除，而例如由于光不会到达较厚的光致抗蚀剂550的底部处，所以光致抗蚀剂550的位于突起图案500外侧的部分可以不在与基底110的表面垂直的方向上被去除。因此，在一个示例中，如图6所示，可以在倾斜的方向上使光致抗蚀剂550图案化。
如图7所示，如果通过使用图案化的光致抗蚀剂550作为掩模来蚀刻层间绝缘层520，则可以在层间绝缘层520中形成接触孔521。接触孔521可以暴露第一导电图案610的表面的至少一部分。接触孔521可以设置在第一导电图案610的中心部分上。例如，接触孔521可以设置在第一导电图案610的突起部分上。可以保留层间绝缘层520的覆盖第一导电图案610的边缘的部分。在一个示例中，如图7所示，可以在倾斜方向上使接触孔521图案化。然而，发明不限于此。例如，可以在垂直于基底110的表面的方向上使接触孔521图案化。
在这种情况下，当在与基底110的上表面垂直的方向上测量时，从基底110的上表面到第一导电图案610的上表面的最大距离可以大于从基底110的上表面到层间绝缘层520的上表面的最大距离。在一个实施例中，接触孔521的直径或宽度可以与突起图案500的直径或宽度基本相同。当在与基底110的上表面垂直的方向上观看时，接触孔521的平面形状可以与突起图案500的平面形状基本相同。
如图8所示，可以在层间绝缘层520上形成导电材料，并且可以使所述导电材料图案化以形成第二导电图案630。导电材料可以由例如非晶半导体、结晶半导体、氧化物半导体等的半导体材料或者金属、金属氧化物等制成。
第二导电图案630可以与接触孔521叠置，并且可以填充接触孔521。因此，第二导电图案630可以通过接触孔521连接到第一导电图案610。第二导电图案630可以与第一导电图案610的中心部分接触。例如，第二导电图案630可以与第一导电图案610的突起部分接触。
在本示例性实施例中，如上所述，光致抗蚀剂550的与突起图案500叠置的部分可以形成为比不与突起图案500叠置的部分薄。在一个实施例中，可以基于光致抗蚀剂550的比其它部分薄的部分来执行曝光工艺和显影工艺。因此，与没有形成突起图案500的示例相比，对于形成有突起图案500的示例，光致抗蚀剂550被去除的部分的面积较小。例如，与没有形成突起图案500的示例相比，当从与基底110的表面垂直的方向观看时，对于形成有突起图案500的示例，接触孔521的面积可以形成为较小。因此，即使相对于突起图案500发生光掩模(图5的700)的未对准，也可以防止接触孔521的位置从其设计位置明显改变。例如，接触孔521的位置基本不会从突起图案500的位置明显偏移。在另一示例中，接触孔521的位置基本不会从第一导电图案610的位置明显偏移。
因此，在光掩模(图5的700)相对于接触孔521未对准的情况下，可以防止均设置在层间绝缘层520之下的第一有机绝缘层122、第一阻挡层124、第二有机绝缘层126、第二阻挡层128、缓冲层510等被后续加工损坏。
例如，第一有机绝缘层122、第一阻挡层124、第二有机绝缘层126、第二阻挡层128、缓冲层510等可以形成在第一导电图案610之下，使得它们不暴露于例如蚀刻工艺。因此，第一有机绝缘层122、第一阻挡层124、第二有机绝缘层126、第二阻挡层128、缓冲层510等都不会被随后的蚀刻工艺损坏。
即使接触孔521的面积对于形成有突起图案500的示例来说较小，但是由于第一导电图案610的突起形状，第一导电图案610与第二导电图案630之间的接触面积也基本不会减小。因此，可以减小第一导电图案610与第二导电图案630之间的接触电阻，同时使接触孔521的面积形成为小的。
接下来，可以将基底110从第一有机绝缘层122分离以去除基底110。可以根据基底110的去除来实现柔性显示装置。在一个实施例中，第一有机绝缘层122可以具有柔性基底的功能。由固体材料(例如玻璃)制成的基底不会包括在柔性显示装置中。因此，柔性显示装置会容易受到来自外部的湿气和氧的渗透。在本示例性实施例中，如上所述，即使发生光掩模(图5的700)的未对准，也可以防止第一有机绝缘层122在随后的工艺中被损坏。因此，可以防止湿气或氧穿过第一有机绝缘层122的渗透。
接下来，将参照图9至图12描述根据示例性实施例的在用于显示装置的图案结构的图案沉积工艺期间发生光掩模的未对准的示例。
图9至图12是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法的剖视图。图9至图12示出了在使光致抗蚀剂图案化以形成接触孔的工艺中发生光掩模的未对准的示例。
如图9所示，可以在基底110上形成突起图案500、第一导电图案610、层间绝缘层520、光致抗蚀剂550等。可以在光致抗蚀剂550上对准光掩模700并且执行曝光工艺。
在图9中，光掩模700可以是未对准的，并且光掩模700的透射部TR和非透射部NR的位置可以从图5中的光掩模700的透射部TR和非透射部NR的位置偏移。在一个示例中，光掩模700的透射部TR的位置可以不与突起图案500完全对准。例如，当从与基底110的表面垂直的方向上观看时，光掩模700的透射部TR的大约一半的宽度可以与突起图案500叠置，透射部TR的另一半可以设置在突起图案500外侧。
如图10所示，在曝光工艺之后，可以使光致抗蚀剂550显影以使其图案化。如示出的，可以去除光致抗蚀剂550的暴露于光的部分，并且可以保留光致抗蚀剂550的未暴露于光的部分。在这种情况下，光致抗蚀剂550的不与突起图案500叠置的部分可以比光致抗蚀剂550的与突起图案500叠置的部分厚，例如，可以不向光致抗蚀剂550的不与突起图案500叠置的部分提供用于曝光工艺的光。因此，光致抗蚀剂550的暴露于光的部分中的一部分不会被去除，而是会保留。
如图11所示，如果通过使用图案化的光致抗蚀剂550作为掩模来蚀刻层间绝缘层520，则可以在层间绝缘层520中形成接触孔521。即使发生光掩模(图9的700)的未对准，接触孔521的位置也不会从其设计位置明显改变。可以在接触孔521之下形成第一导电图案610，使得在下面的缓冲层510可以不被暴露。因此，可以防止缓冲层510或其它在下面的层在随后的工艺中被损坏。
如图12所示，可以在层间绝缘层520上形成第二导电图案630。第二导电图案630可以通过接触孔521连接到第一导电图案610。
接下来，将参照图13描述根据示例性实施例的用于显示装置的图案结构。
由于根据图13中示出的示例性实施例的用于显示装置的图案结构与根据图1中示出的示例性实施例的用于显示装置的图案结构基本相同，所以可以省略对根据图13中示出的示例性实施例的用于显示装置的图案结构的重复描述。在本示例性实施例中，例如，第一有机绝缘层和突起图案一体地制成，其可以与前面的示例性实施例不同，并且将对其进行进一步描述。
图13是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的剖视图。
根据示例性实施例的用于显示装置的图案结构可以包括基底110、设置在基底110上的第一导电图案610以及设置在基底110与第一导电图案610之间的突起图案500。包括接触孔521的层间绝缘层520可以形成在第一导电图案610上，并且第二导电图案630可以通过接触孔521连接到第一导电图案610。
在基底110与突起图案500之间还可以设置有第一有机绝缘层122。在一个示例中，第一有机绝缘层122和突起图案500可以一体地形成。第一有机绝缘层122和突起图案500可以由相同的材料制成并且可以以同一工艺形成。例如，第一有机绝缘层122和突起图案500可以由例如聚酰亚胺的有机绝缘材料制成。由于第一有机绝缘层122和突起图案500以同一工艺形成，所以可以减少工艺时间并且也可以降低加工成本。
接下来，将参照图14至图17描述根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法。
由于根据图14至图17中示出的示例性实施例的用于显示装置的图案结构与根据图2至图8中示出的示例性实施例的用于显示装置的图案结构基本相同，所以可以省略对根据图14至图17中示出的示例性实施例的用于显示装置的图案结构的重复描述。在本示例性实施例中，例如，可以在没有光掩模的情况下形成接触孔，其可以与前面的示例性实施例不同，并且将对其进行进一步描述。
图14至图17是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法的剖视图。
如图14所示，可以在基底110上形成突起图案500、第一导电图案610、层间绝缘层520、光致抗蚀剂550等。光致抗蚀剂550的上表面可以是平坦的，使得光致抗蚀剂550的与突起图案500叠置的部分可以比光致抗蚀剂550的不与突起图案500叠置的部分薄。
在前面的示例性实施例中，可以在光致抗蚀剂550上对准光掩模并且执行曝光工艺。另一方面，在本示例性实施例中，不使用光掩模并且不执行曝光工艺。
如图15所示，如果在没有曝光工艺的情况下使光致抗蚀剂550图案化，则可以减小整个光致抗蚀剂550的厚度。在这种情况下，可以在图案化工艺期间去除光致抗蚀剂550的具有相对薄的厚度的部分。例如，可以去除光致抗蚀剂550的与突起图案500叠置的部分，并且可以保留光致抗蚀剂550的不与突起图案500叠置的部分。通过去除光致抗蚀剂550的一部分，可以暴露层间绝缘层520的一部分。例如，如图15所示，可以暴露层间绝缘层520的与突起图案500叠置的部分。
如图16所示，如果通过使用图案化的光致抗蚀剂550作为掩模来蚀刻层间绝缘层520，则可以在层间绝缘层520中形成接触孔521。例如，可以蚀刻层间绝缘层520的由于去除光致抗蚀剂550而暴露的部分。接触孔521可以设置在第一导电图案610的中心部分(例如，第一导电图案610的突起部分)上。
如上所述，在本示例性实施例中，可以在不使用光掩模的情况下在层间绝缘层520中形成接触孔521，可以防止由于光掩模的未对准而导致的问题。
在一个示例中，当在与基底110的上表面垂直的方向上测量时，从基底110的上表面到第一导电图案610的上表面的最大距离可以大于从基底110的上表面到层间绝缘层520的上表面的最大距离。接触孔521的直径或宽度可以与突起图案500的直径或宽度基本相同。接触孔521的平面形状可以与突起图案500的平面形状基本相同。
如图17所示，可以在层间绝缘层520上形成第二导电图案630。第二导电图案630可以通过接触孔521连接到第一导电图案610。
接下来，将参照图18至图20描述根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法。
由于根据图18至图20中示出的示例性实施例的用于显示装置的图案结构与根据图14至图17中示出的示例性实施例的用于显示装置的图案结构基本相同，所以可以省略图18至图20中示出的根据示例性实施例的用于显示装置的图案结构的重复描述。在本示例性实施例中，可以在没有光掩模的情况下形成接触孔，其可以与前面的示例性实施例不同，并且将对其进行进一步描述。
图18至图20是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法的剖视图。
如图18所示，可以在基底110上形成突起图案500、第一导电图案610、层间绝缘层520等。可以通过使用有机绝缘材料形成层间绝缘层520。层间绝缘层520的上表面可以是平坦的，使得层间绝缘层520的与突起图案500叠置的部分可以比层间绝缘层520的不与突起图案500叠置的部分薄。
在前面的示例性实施例中，可以在层间绝缘层520上形成光致抗蚀剂，并且在使光致抗蚀剂图案化之后，可以通过使用图案化的光致抗蚀剂作为掩模来蚀刻层间绝缘层520，然而在本示例性实施例中不使用光致抗蚀剂。
如图19所示，如果使层间绝缘层520显影或蚀刻层间绝缘层520，则可以减小整个层间绝缘层520的厚度。在这种情况下，可以去除层间绝缘层520的相对薄的部分。例如，可以去除层间绝缘层520的与突起图案500叠置的部分，并且可以保留层间绝缘层520的不与突起图案500叠置的部分。层间绝缘层520的被去除的部分可以变成接触孔521。接触孔521可以设置在第一导电图案610的中心部分上。例如，接触孔521可以设置在第一导电图案610的突起部分上。
如上所述，在本示例性实施例中，可以在不使用光掩模的情况下在层间绝缘层520中形成接触孔521，并且可以解决由于光掩模的未对准而导致的问题。另外，在本示例性实施例中，可以不形成光致抗蚀剂，因此可以减少工艺时间并且可以降低加工成本。
当在与基底110的表面垂直的方向上测量时，从基底110的上表面到第一导电图案610的上表面的最大距离可以大于从基底110的上表面到层间绝缘层520的上表面的最大距离。在一个实施例中，接触孔521的直径或宽度可以与突起图案500的直径或宽度基本相同。接触孔521的平面形状可以与突起图案500的平面形状基本相同。
如图20所示，可以在层间绝缘层520上形成第二导电图案630。第二导电图案630可以通过接触孔521连接到第一导电图案610。
接下来，将参照图21描述根据示例性实施例的用于显示装置的图案结构。
根据图21中示出的示例性实施例的用于显示装置的图案结构可以与根据图1中示出的示例性实施例的用于显示装置的图案结构基本相似。因此，可以省略其重复描述。在本示例性实施例中，第一导电图案可以直接设置在突起图案上，其可以与前面的示例性实施例不同，并且将对其进行进一步描述。
图21是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的剖视图。
与前面的示例性实施例相似，根据示例性实施例的用于显示装置的图案结构可以包括基底110、设置在基底110上的第一导电图案610以及设置在基底110与第一导电图案610之间的突起图案500。包括接触孔521的层间绝缘层520可以形成在第一导电图案610上，第二导电图案630可以通过接触孔521连接到第一导电图案610。
在前面的示例性实施例中，缓冲层设置在突起图案500与第一导电图案610之间。另一方面，根据本示例性实施例，在突起图案500与第一导电图案610之间可以不设置缓冲层。第一导电图案610可以直接设置在突起图案500上以与突起图案500接触。
突起图案500可以由无机绝缘材料、金属、金属氧化物等制成。突起图案500的剖面形状可以包括梯形形状。然而，实施例不限于此，突起图案500的形状可以改变。
接触孔521的直径或宽度可以与突起图案500的直径或宽度基本相同。接触孔521的平面形状可以与突起图案500的平面形状基本相同。
在突起图案500与第二阻挡层128之间还可以设置有缓冲层129。缓冲层129可以由例如氧化硅(SiOx)、氮化硅(SiNx)等的无机绝缘材料制成。
接下来，将参照图22至图25描述根据示例性实施例的用于显示装置的图案结构的制造方法。
图22至图25是示出根据本发明构思的示例性实施例的用于显示装置的图案结构的制造方法的剖视图。
如图22所示，可以在基底110上顺序地堆叠第一有机绝缘层122、第一阻挡层124、第二有机绝缘层126、第二阻挡层128和缓冲层129。在一个实施例中，可以省略第一有机绝缘层122、第一阻挡层124、第二有机绝缘层126、第二阻挡层128和缓冲层129中的至少一个。
可以在缓冲层129上形成无机绝缘材料、金属、金属氧化物等并使其图案化以形成突起图案500。突起图案500可以具有从缓冲层129的上表面延伸的突起和凹陷形状。突起图案500的剖面形状可以包括梯形形状。然而，实施例不限于此，在另一实施例中突起图案500的形状可以不同。
在一个实施例中，可以在突起图案500上形成导电材料，并且可以使所述导电材料图案化以形成第一导电图案610。导电材料可以由例如非晶半导体、结晶半导体、氧化物半导体等的半导体材料或金属、金属氧化物等制成。
可以使第一导电图案610图案化以与突起图案500叠置。在一个示例中，如图22所示，可以形成第一导电图案610以覆盖突起图案500的整个上表面。设置在突起图案500上的第一导电图案610可以根据突起图案500的形状而具有突起形状的轮廓。因此，当在与基底110的上表面垂直的方向上测量时，从基底110的上表面到第一导电图案610的上表面的中心部分的距离可以大于从基底110的上表面到第一导电图案610的上表面的边缘部分的距离。
可以在第一导电图案610和缓冲层129上形成层间绝缘层520。层间绝缘层520可以直接设置在第一导电图案610上。可以在层间绝缘层520上涂覆光致抗蚀剂550。可以使光致抗蚀剂550的上表面形成为平坦的。因此，光致抗蚀剂550的与突起图案500叠置的部分可以比不与突起图案500叠置的部分薄。
可以在光致抗蚀剂550上对准光掩模700，并且可以执行曝光工艺。光掩模700可以包括非透射部NR和透射部TR，并且光致抗蚀剂550的与光掩模700的透射部TR对应的部分可以暴露于光。
如图23所示，如果使经历曝光工艺的光致抗蚀剂550显影以使其图案化，则可以去除光致抗蚀剂550的暴露于光的部分，并且可以保留光致抗蚀剂550的未暴露于光的部分。
如图24所示，如果通过使用图案化的光致抗蚀剂550作为掩模来蚀刻层间绝缘层520，则可以在层间绝缘层520中形成接触孔521。接触孔521可以暴露第一导电图案610的表面的至少一部分。接触孔521可以设置在第一导电图案610的中心部分(例如，第一导电图案610的突起部分)上。可以保留层间绝缘层520的覆盖第一导电图案610的边缘的部分。
如图25所示，可以在层间绝缘层520上形成第二导电图案630。第二导电图案630可以通过接触孔521连接到第一导电图案610。
在本发明构思的示例性实施例中，可以形成光致抗蚀剂，通过使用光掩模使光致抗蚀剂图案化，并且通过使用图案化的光致抗蚀剂来形成接触孔。然而，实施例不限于此。在另一示例性实施例中，可以不使用光掩模，并且可以在没有用于使光致抗蚀剂图案化的曝光工艺的情况下使光致抗蚀剂显影。此外，可以通过使用图案化的光致抗蚀剂来形成接触孔。另外，可以不形成光致抗蚀剂，并且可以使由有机绝缘材料制成的层间绝缘层图案化以形成接触孔。
接下来，将参照图26描述根据示例性实施例的包括用于显示装置的图案结构的显示装置。
图26是示出根据本发明构思的示例性实施例的包括用于显示装置的图案结构的显示装置的剖视图。
如图26所示，显示装置可以包括设置在基底110上的突起图案500、设置在突起图案500上的半导体135、连接到半导体135的源电极173和漏电极175、连接到漏电极175的第一电极191、设置在第一电极191上的第二电极270以及设置在第一电极191与第二电极270之间的有机发射层370。
基底110可以是由玻璃、石英、陶瓷、塑料等制成的绝缘基底，或者是由不锈钢等制成的金属基底。基底110可以是柔性的、可拉伸的、可折叠的、可弯曲的或可卷曲的。由于基底110可以是柔性的、可拉伸的、可折叠的、可弯曲的或可卷曲的，所以显示装置也可以是柔性的、可拉伸的、可折叠的、可弯曲的或可卷曲的。
在基底110与突起图案500之间以及突起图案500与半导体135之间还可以分别设置有缓冲层120和121。缓冲层120和121可以形成为氮化硅(SiNx)的单层或者形成为其中堆叠有氮化硅(SiNx)和氧化硅(SiOx)的多层。在一个实施例中，可以省略缓冲层120。
两个突起图案500可以设置在缓冲层120上。突起图案500可以包括从缓冲层120的上表面延伸的突起和凹陷形状。突起图案500的剖面可以被制成半圆形。然而，实施例不限于此，在另一实施例中突起图案500的形状可以不同。例如，突起图案500可以被制成梯形。
突起图案500可以由例如聚酰亚胺等的有机绝缘材料制成。然而，实施例不限于此，并且突起图案500可以由无机绝缘材料、金属、金属氧化物等制成。
半导体135可以设置在缓冲层121上。半导体135可以由多晶半导体材料或氧化物半导体材料制成。半导体135可以包括其中未掺杂杂质的沟道区131以及设置在沟道区131的相对侧处并且其中掺杂有杂质的接触掺杂区132和133。接触掺杂区132和133可以包括源区132和漏区133。这里，可以根据薄膜晶体管的类型改变杂质的类型。
半导体135的源区132和漏区133可以设置在突起图案500上并且与突起图案500叠置。半导体135可以覆盖突起图案500的整个上表面。半导体135的源区132和漏区133也可以根据突起图案500的形状而具有突起形状的轮廓。因此，当在与基底110的上表面垂直的方向上测量时，从基底110的上表面到半导体135的源区132的上表面的中心部分的距离可以大于从基底110的上表面到半导体135的源区132的上表面的边缘部分的距离。另外，从基底110的上表面到半导体135的漏区133的上表面的中心部分的距离可以大于从基底110的上表面到半导体135的漏区133的上表面的边缘部分的距离。
栅极绝缘层140可以设置在半导体135和缓冲层121上。栅极绝缘层140可以由例如氮化硅(SiNx)或氧化硅(SiOx)等的无机绝缘材料制成。
栅电极154可以设置在栅极绝缘层140上。在这种情况下，栅电极154可以与半导体135的至少一部分叠置。例如，栅电极154可以与沟道区131叠置。在一个示例中，栅电极154可以不与突起图案500叠置。栅电极154可以与两个突起图案500之间的区域叠置。
层间绝缘层160可以设置在栅电极154和栅极绝缘层140上。层间绝缘层160可以由无机绝缘材料或有机绝缘材料制成。
栅极绝缘层140和层间绝缘层160可以包括与半导体135的至少一部分叠置的接触孔162和164。在一个示例中，接触孔162和164可以设置在半导体135的源区132和漏区133上以暴露源区132和漏区133的上表面的至少一部分。接触孔162可以设置在半导体135的源区132的中心部分(例如，源区132的突起部分)上。接触孔164可以设置在半导体135的漏区133的中心部分(例如，漏区133的突起部分)上。层间绝缘层160可以覆盖源区132的边缘和漏区133的边缘。
接触孔162和164的直径或宽度可以与突起图案500的直径或宽度基本相同。接触孔162和164的平面形状可以与突起图案500的平面形状基本相同。
源电极173和漏电极175可以设置在层间绝缘层160上。此外，源电极173和漏电极175可以分别通过接触孔162和164连接到半导体135的源区132和漏区133。源电极173可以与半导体135的源区132的中心部分(例如，源区132的突起部分)接触。漏电极175可以与半导体135的漏区133的中心部分(例如，漏区133的突起部分)接触。
如上所述，薄膜晶体管可以包括半导体135、栅电极154、源电极173和漏电极175。薄膜晶体管的构造不限于上述示例，并且在另一实施例中可以是不同的，其是已知的构造，并且其可以由本领域技术人员容易地实现。有机发光二极管显示器可以包括开关晶体管和驱动晶体管，并且上述薄膜晶体管可以是驱动晶体管。然而，尽管未示出，但是还可以包括开关薄膜晶体管(即，开关晶体管)。
钝化层180可以设置在薄膜晶体管和层间绝缘层160上。钝化层180可以用于去除台阶和使台阶平坦化，从而提高待形成在其上的有机发光二极管OLED的发光效率。此外，钝化层180可以包括与漏电极175的至少一部分叠置的接触孔182。
钝化层180可以由聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂或苯并环丁烯(BCB)制成。
第一电极191可以设置在钝化层180上。第一电极191可以由诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)等的透明导电材料制成，或者由诸如锂(Li)、钙(Ca)、氟化锂/钙(LiF/Ca)、氟化锂/铝(LiF/Al)、铝(Al)、银(Ag)、镁(Mg)、金(Au)等反射金属制成。第一电极191可以通过设置在钝化层180中的接触孔182电连接到薄膜晶体管的漏电极175，以作为有机发光二极管OLED的阳极。
虽然未示出，但是第一电极191可以包括包含透明导电材料的第一透明电极和第二透明电极以及设置在第一透明电极与第二透明电极之间的半透射层，以与第二电极270一起形成微腔。例如，第一电极191可以形成为包括由透明导电材料制成的层和由反射金属制成的层的多层。
像素限定层350可以设置在钝化层180上并且设置在第一电极191的边缘部分上。像素限定层350可以包括不覆盖第一电极191的像素开口351。像素限定层350可以包括诸如聚丙烯酸酯树脂和聚酰亚胺树脂的树脂或二氧化硅基无机材料。
有机发射层370可以设置在第一电极191上。有机发射层370可以包括发射层、空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的至少一个。
有机发射层370可以包括用于发射红色光的红色有机发射层、用于发射绿色光的绿色有机发射层以及用于发射蓝色光的蓝色有机发射层中的一个。红色有机发射层、绿色有机发射层和蓝色有机发射层可以分别设置在不同像素处以通过其组合实现彩色图像。
可选择地，有机发射层370可以具有其中红色有机发射层、绿色有机发射层和蓝色有机发射层分别堆叠在对应像素上的结构。在这种情况下，可以通过针对每个像素形成红色滤光器、绿色滤光器或蓝色滤光器来实现彩色图像。在另一示例中，通过在每个像素处形成用于发射白色光的白色有机发射层，并且通过针对每个像素形成红色滤光器、绿色滤光器和蓝色滤光器，可以实现彩色图像。当通过使用白色有机发射层和彩色滤光器实现彩色图像时，可以不需要用于分别在每个对应的像素上(例如，在红色像素上、在绿色像素上以及在蓝色像素上)沉积红色有机发射层、绿色有机发射层和蓝色有机发射层的沉积掩模。
在另一示例中描述的白色有机发射层可以形成为单个有机发射层，或者可以形成为堆叠为使得可以发射白色光的多个有机发射层。例如，可以包括通过将至少一个黄色有机发射层和至少一个蓝色有机发射层组合来发射白色光的结构、通过将至少一个青色有机发射层和至少一个红色有机发射层组合来发射白色光的结构以及通过将至少一个品红色有机发射层和至少一个绿色有机发射层组合来发射白色光的结构。
第二电极270可以设置在有机发射层370和像素限定层350上。第二电极270可以由诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)等的透明导电材料制成，或者由诸如锂(Li)、钙(Ca)、氟化锂/钙(LiF/Ca)、氟化锂/铝(LiF/Al)、铝(Al)、银(Ag)、镁(Mg)、金(Au)等的反射金属制成。第二电极270可以用作有机发光二极管OLED的阴极。第一电极191、有机发射层370和第二电极270可以形成有机发光二极管OLED。
在第二电极270上还可以设置有保护有机发光二极管OLED的封装层(未示出)。封装层可以包括交替堆叠的无机层和有机层。
在下文中，将描述如何将上述突起图案具体应用于有机发光显示装置的像素。为此，将详细描述根据示例性实施例的有机发光二极管显示器的像素电路、其操作以及像素结构。
图27是根据示例性实施例的有机发光二极管显示器的一个像素的等效电路图，图28是施加到根据示例性实施例的有机发光二极管显示器的一个像素的信号的时序图。
参照图27，根据有机发光二极管显示器的像素PX包括连接到各条信号线127、151、152、153、158、171和172的晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst和有机发光二极管OLED。虽然未示出，但是有机发光二极管显示器包括其上显示图像的显示区域(对应于屏幕)，像素PX例如以矩阵的形式布置在显示区域上。
晶体管T1-T7包括驱动晶体管T1和开关晶体管T2，并且还可以包括补偿晶体管T3、初始化晶体管T4、操作控制晶体管T5、发光控制晶体管T6和旁路晶体管T7。
信号线127、151、152、153、158、171和172可以包括扫描线151、前一扫描线152、发光控制线153、旁路控制线158、数据线171、驱动电压线172和初始化电压线127。旁路控制线158可以是前一扫描线152的一部分。
扫描线151连接到栅极驱动器(未示出)以将扫描信号Sn传输到开关晶体管T2和补偿晶体管T3。前一扫描线152连接到栅极驱动器以将前一扫描信号Sn-1传输到初始化晶体管T4。发光控制线153连接到发光控制器(未示出)以将发光控制信号EM传输到操作控制晶体管T5和发光控制晶体管T6。旁路控制线158将旁路信号BP传输到旁路晶体管T7。
数据线171传输在数据驱动器(未示出)中生成的数据信号Dm，驱动电压线172传输驱动电压ELVDD。初始化电压线127传输使驱动晶体管T1初始化的初始化电压Vint。
驱动晶体管T1连接到存储电容器Cst的第一存储电极E1。驱动晶体管T1的源电极S1经由操作控制晶体管T5连接到驱动电压线172。驱动晶体管T1的漏电极D1经由发光控制晶体管T6连接到有机发光二极管OLED的阳极。驱动晶体管T1根据开关晶体管T2的开关操作接收数据信号Dm，以向有机发光二极管OLED供应驱动电流Id。
开关晶体管T2包括连接到扫描线151的栅电极G2和连接到数据线171的源电极S2。开关晶体管T2的漏电极D2连接到驱动晶体管T1的源电极S1，并经由操作控制晶体管T5连接到驱动电压线172。如果开关晶体管T2根据通过扫描线151传输的扫描信号Sn导通，则通过数据线171传输的数据信号Dm被传输到驱动晶体管T1的源电极S1。
补偿晶体管T3包括连接到扫描线151的栅电极G3以及连接到驱动晶体管T1的漏电极D1和发光控制晶体管T6的源电极S6的源电极S3。补偿晶体管T3的漏电极D3连接到初始化晶体管T4的漏电极D4、存储电容器Cst的第一存储电极E1和驱动晶体管T1的栅电极G1。如果补偿晶体管T3根据通过扫描线151传输的扫描信号Sn而导通，则驱动晶体管T1的栅电极G1和漏电极D1连接，即，驱动晶体管T1被二极管连接。
初始化晶体管T4包括连接到前一扫描线152的栅电极G4和连接到初始化电压线127的源电极S4。初始化晶体管T4的漏电极D4经由补偿晶体管T3的漏电极D3连接到存储电容器Cst的第一存储电极E1以及驱动晶体管T1的栅电极G1。初始化晶体管T4根据通过前一扫描线152传输的前一扫描信号Sn-1而导通，使得初始化电压Vint被传输到驱动晶体管T1的栅电极G1。因此，驱动晶体管T1的栅电极G1的栅极电压被初始化。
操作控制晶体管T5包括连接到发光控制线153的栅电极G5和连接到驱动电压线172的源电极S5。操作控制晶体管T5的漏电极D5连接到驱动晶体管T1的源电极S1和开关晶体管T2的漏电极D2。发光控制晶体管T6包括连接到发光控制线153的栅电极G6和连接到有机发光二极管OLED的阳极的漏电极D6。发光控制晶体管T6的源电极S6连接到驱动晶体管T1的漏电电极D1和补偿晶体管T3的源电极S3。根据通过发光控制线153传输的发光控制信号EM，操作控制晶体管T5和发光控制晶体管T6同时导通，因此，驱动电压ELVDD通过二极管连接的驱动晶体管T1被补偿，以传输到有机发光二极管OLED。
旁路晶体管T7包括连接到旁路控制线158的栅电极G7、连接到发光控制晶体管T6的漏电极D6和有机发光二极管OLED的阳极的源电极S7以及连接到初始化电压线127和初始化晶体管T4的源电极S4的漏电极D7。由于旁路控制线158连接到前一扫描线152，所以旁路信号BP与前一扫描信号Sn-1相同。旁路控制线158可以不连接到前一扫描线152，以传输与前一扫描信号Sn-1不同的信号。
存储电容器Cst的第二存储电极E2连接到驱动电压线172。有机发光二极管OLED的阴极连接到传输共电压ELVSS的共电压线741。
在图27的示例性实施例中，像素电路包括七个晶体管T1至T7以及一个电容器Cst，然而其不限于此，可以各种改变晶体管的数量、电容器的数量及其连接。
现在将参照图27和图28描述根据示例性实施例的有机发光二极管显示器的一个像素的操作。
在初始化时段期间，通过前一扫描线152将低电平的前一扫描信号Sn-1供应到像素PX。因此，初始化晶体管T4根据低电平的前一扫描信号Sn-1而导通，初始化电压Vint通过初始化晶体管T4从初始化电压线127施加到驱动晶体管T1的栅电极G1，因此，驱动晶体管T1被初始化电压Vint初始化。
接下来，在数据编程时段期间，通过扫描线151将低电平的扫描信号Sn供应到像素PX。因此，开关晶体管T2和补偿晶体管T3根据低电平的扫描信号Sn而导通，驱动晶体管T1被导通的补偿晶体管T3二极管连接并且在正向方向上偏置。因此，从通过数据线171传输的数据信号Dm降低第一晶体管(即，驱动晶体管)T1的阈值电压Vth的补偿电压(Dm+Vth，其中，Vth是负值)被施加到第一晶体管T1的栅电极G1。驱动电压ELVDD和补偿电压(Dm+Vth)被分别施加到存储电容器Cst的第二存储电极E2和第一存储电极E1，存储电容器Cst可以充有与第一存储电极E1和第二存储电极E2之间的电压差对应的电荷。
接下来，在发光时段期间，将从发光控制线153供应的发光控制信号EM从高电平改变为低电平，操作控制晶体管T5和发光控制晶体管T6被低电平的发光控制信号EM导通。因此，根据驱动晶体管T1的栅电极G1的栅极电压与驱动电压ELVDD之间的电压差产生驱动电流Id，并且驱动电流Id通过发光控制晶体管T6供应到有机发光二极管OLED，以产生使有机发光二极管OLED发光的电流Ioled。对于发光时段，驱动薄膜晶体管(即，驱动晶体管)T1的栅极-源极电压Vgs由存储电容器Cst保持为“(Dm+Vth)-ELVDD”，并且根据驱动薄膜晶体管T1的电流-电压关系，驱动电流Id与通过从栅极-源极电压减去阈值电压而获得的值的平方“(Dm-ELVDD)2”成比例。因此，与驱动薄膜晶体管T1的阈值电压Vth无关地确定驱动电流Id，例如，可以改善由于工艺分布导致的驱动晶体管T1的特性的不均匀性。
旁路晶体管T7将驱动晶体管T1的最小电流(即，因为驱动晶体管T1的栅极-源极电压Vgs小于阈值电压Vth，所以在驱动晶体管T1截止的条件下存在电流)的一部分作为旁路电流Ibp分散到不同于有机发光二极管OLED侧上的电流路径的电流路径。因此，可以进一步正确地显示黑色灰度，并且可以改善对比度。在图27中，旁路信号BP与前一扫描信号Sn-1相同，然而它们可以彼此不同。
图29是根据示例性实施例的有机发光二极管显示器的一个像素区域的布局图，图30至图32是根据示例性实施例的沿着图29中的线A-A'截取的剖视图。
参照图29和图30，根据示例性实施例的有机发光二极管显示器包括主要沿着第一方向x延伸并分别传输扫描信号Sn、前一扫描信号Sn-1、发光控制信号EM和初始化电压Vint的扫描线151、前一扫描线152、发光控制线153和初始化电压线127。旁路信号BP通过前一扫描线152传输。有机发光二极管显示器包括主要沿着与第一方向x交叉的第二方向y延伸并分别传输数据信号Dm和驱动电压ELVDD的数据线171和驱动电压线172。
有机发光二极管显示器包括驱动晶体管T1、开关晶体管T2、补偿晶体管T3、初始化晶体管T4、操作控制晶体管T5、发光控制晶体管T6、旁路晶体管T7、存储电容器Cst和有机发光二极管OLED。有机发光二极管OLED由第一电极191、有机发射层370和第二电极270形成。补偿晶体管T3和初始化晶体管T4可以具有双栅极结构(即，其中第一补偿晶体管T3-1和第二补偿晶体管T3-2连接并且第一初始化晶体管T4-1和第二初始化晶体管T4-2连接的结构)以防止漏电流。
驱动晶体管T1、开关晶体管T2、补偿晶体管T3、初始化晶体管T4、操作控制晶体管T5、发光控制晶体管T6和旁路晶体管T7的沟道、源电极和漏电极中的每者设置在延伸成伸长的一个半导体层130内。半导体层130可以形成为以各种形状弯曲。半导体层130可以包括诸如多晶硅的多晶半导体或氧化物半导体。
半导体层130包括掺杂有N型杂质或P型杂质的沟道区以及设置在沟道区的相应侧处且具有比沟道区高的掺杂浓度的源极掺杂区和漏极掺杂区。源极掺杂区和漏极掺杂区对应于晶体管T1至T7中的每个的源电极和漏电极。另外，在半导体层130中，不同晶体管的源电极与漏电极之间的区域可以被掺杂，使得一个晶体管的源电极和另一晶体管的漏电极可以彼此电连接。
晶体管T1至T7的每个沟道与晶体管T1至T7中的每个的栅电极叠置，并且设置在晶体管T1至T7的源电极与漏电极之间。晶体管T1至T7可以具有基本相同的堆叠结构。因此，主要详细描述驱动晶体管T1，并且示意性地描述其余的晶体管T2至T7。
驱动晶体管T1包括沟道130a、栅电极155、源电极136和漏电极137。沟道130a在源电极136和漏电极137之间与栅电极155叠置。沟道130a可以是弯曲的，从而在受限的有限区域内将沟道130a形成为伸长的。由于沟道130a的长度被伸长，所以施加到驱动晶体管T1的栅电极155的栅极电压Vg的驱动范围增大。由于栅极电压Vg的驱动范围增大，所以可以通过改变栅极电压Vg的大小来精细地控制从有机发光二极管OLED发射的光的灰度，因此，可以提高有机发光二极管显示装置的分辨率并且可以改善显示质量。另外，由于沟道130a不在一个方向上延伸，而是在各个方向上延伸，所以抵消了方向性在制造工艺中的影响，并且可以减小工艺分散的影响。因此，可以防止由于根据显示装置的区域由工艺分散引起的驱动晶体管T1的特性改变导致的诸如污点缺陷(例如，对于不同像素，即使施加相同的数据信号Dm也产生亮度差)的显示质量劣化。沟道130a的形状不限于示出的“Ω”形状，因此，可以是诸如“反向S”、“S”、“M”和“W”等的各种形状。
栅电极155与沟道130a叠置。源电极136和漏电极137与沟道130a的相应侧相邻。第一数据连接构件71通过接触孔61连接到栅电极155。为了此连接，在存储电容器Cst的第二存储电极E2中形成第一数据连接构件71可穿过的开口56。
开关晶体管T2的栅电极可以是扫描线151的一部分。数据线171通过接触孔62连接到开关晶体管T2的源电极。
补偿晶体管T3包括彼此相邻的第一补偿晶体管T3-1和第二补偿晶体管T3-2。第一补偿晶体管T3-1的栅电极可以是扫描线151的一部分。第一补偿晶体管T3-1的源电极连接到发光控制晶体管T6的源电极和驱动晶体管T1的漏电极137。
第二补偿晶体管T3-2的源电极连接到第一补偿晶体管T3-1的漏电极。第二补偿晶体管T3-2的栅电极可以是扫描线151的突起。第一数据连接构件71通过接触孔63连接到第二补偿晶体管T3-2的漏电极。
初始化晶体管T4包括第一初始化晶体管T4-1和第二初始化晶体管T4-2。第一初始化晶体管T4-1的栅电极和第二初始化晶体管T4-2的栅电极可以是前一扫描线152的一部分。第二数据连接构件72通过接触孔65连接到第一初始化晶体管T4-1的源电极。第一数据连接构件71通过接触孔63连接到第二初始化晶体管T4-2的漏电极。第一初始化晶体管T4-1的漏电极连接到第二初始化晶体管T4-2的源电极。
如上所述，由于第一补偿晶体管T3-1和第二补偿晶体管T3-2形成为补偿晶体管T3，第一初始化晶体管T4-1和第二初始化晶体管T4-2形成为初始化晶体管T4，所以沟道的电子移动路径在截止状态下被阻断，从而有效防止漏电流的产生。
操作控制晶体管T5的栅电极可以是发光控制线153的一部分。驱动电压线172通过接触孔67连接到操作控制晶体管T5的源电极。
发光控制晶体管T6的栅电极可以是发光控制线153的一部分。第三数据连接构件73通过接触孔69连接到发光控制晶体管T6的漏电极。
旁路晶体管T7的栅电极可以是前一扫描线152的一部分。第三数据连接构件73通过接触孔81连接到旁路晶体管T7的源电极。旁路晶体管T7的漏电极连接到第一初始化晶体管T4-1的源电极。
存储电容器Cst包括经由第二栅极绝缘层142叠置的第一存储电极E1和第二存储电极E2。第一存储电极E1对应于驱动晶体管T1的栅电极155，第二存储电极E2可以是存储线123的扩展部分。这里，第二栅极绝缘层142成为介电材料，并且电容由存储电容器Cst中充入的电荷以及第一存储电极E1与第二存储电极E2之间的电压确定。如上所述，通过使用栅电极155作为第一存储电极E1，可以在由于驱动晶体管T1的沟道130a在像素中占据大面积而减小的空间中获得用于形成存储电容器Cst的空间。
第一数据连接构件71的一端通过接触孔61和开口56连接到作为第一存储电极E1的栅电极155。开口56形成在第二存储电极E2中。第一数据连接构件71的另一端通过接触孔63连接到第二补偿晶体管T3-2的漏电极和第二初始化晶体管T4-2的漏电极。因此，第一数据连接构件71将驱动晶体管T1的栅电极155连接到第二补偿晶体管T3-2的漏电极和第二初始化晶体管T4-2的漏电极。
驱动电压线172通过接触孔68连接到第二存储电极E2。因此，存储电容器Cst存储与通过驱动电压线172传输到第二存储电极E2的驱动电压ELVDD和栅电极155的栅极电压Vg对应的电荷。
第二数据连接构件72通过接触孔64连接到初始化电压线127。被称为像素电极的第一电极191通过接触孔81连接到第三数据连接构件73。
寄生电容器控制图案125可以位于第二补偿晶体管T3-2的栅电极的两侧处。当像素中存在寄生电容器时，如果施加到寄生电容器的电压改变，则显示质量特性会改变。驱动电压线172通过接触孔66连接到寄生电容器控制图案125。因此，当向寄生电容器施加恒定DC电压的驱动电压ELVDD时，可以防止显示质量特性改变。寄生电容器控制图案125可以位于与图29中示出的区域不同的区域中，并且可以施加不同于驱动电压ELVDD的电压。
现在将参照图30根据堆叠顺序来描述根据示例性实施例的有机发光二极管显示器的剖面结构。尽管没有特别提及，但是也参照了图29。
突起图案500在基底110上设置在分别与接触孔61至69对应的位置处。接触孔61至69中的每个与对应的突起图案500叠置。突起图案500可以仅设置为与接触孔61至69之中的部分对应。突起图案500具有在第三方向z上从基底110的上表面突起的形状。突起图案500的剖面可以是近似半圆形或半椭圆形。突起图案500可以由诸如聚酰亚胺的有机绝缘材料形成。突起图案500可以由无机绝缘材料、金属材料、金属氧化物等制成。基底110是由塑料制成的柔性基底，或者可以是由玻璃、石英、陶瓷等制成的刚性基底。
覆盖突起图案500的阻挡层111设置在基底110上，并且缓冲层120设置在阻挡层111上。阻挡层111起到防止会使半导体的特性劣化的杂质扩散、湿气渗透等的功能。缓冲层120起到防止在形成半导体层130的工艺中会从基底110扩散到半导体层130的杂质以及减小施加到基底110的应力的功能。阻挡层111和缓冲层120可以包括诸如氧化硅、氮化硅等的无机绝缘材料。当基底110是柔性基底时，基底110具有包括塑料层、阻挡层和塑料层的多层结构。当基底110是诸如玻璃基底的刚性基底时，有机发光二极管显示器可以不包括阻挡层111。
与示出的示例性实施例不同，突起图案500可以设置在阻挡层111与缓冲层120之间，或者可以设置在缓冲层120与半导体层130之间。
包括晶体管T1至T7的沟道、源电极和漏电极的半导体层130设置在缓冲层120上。
覆盖半导体层130的第一栅极绝缘层141设置在半导体层130上。包括晶体管T1至T7的栅电极、扫描线151、前一扫描线152、发光控制线153和第一存储电极E1的第一栅极导体设置在第一栅极绝缘层141上。
覆盖第一栅极导体的第二栅极绝缘层142设置在第一栅极导体上。第一栅极绝缘层141和第二栅极绝缘层142可以由氮化硅、氧化硅等形成。
包括存储线123、第二存储电极E2和初始化电压线127的第二栅极导体设置在第二栅极绝缘层142上。
覆盖第二栅极导体的层间绝缘层160设置在第二栅极导体上。层间绝缘层160可以由氮化硅、氧化硅等或有机绝缘材料形成。接触孔61至69形成在层间绝缘层160中。
包括数据线171、驱动电压线172、第一数据连接构件71、第二数据连接构件72和第三数据连接构件73的数据导体设置在层间绝缘层160上。
数据线171通过形成在第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔62连接到开关晶体管T2的源电极。驱动电压线172通过形成在第一栅绝缘层141、第二栅绝缘层142和层间绝缘层160中的接触孔67连接到操作控制晶体管T5的源电极，通过形成在层间绝缘层160中的接触孔68连接到第二存储电极E2，并且通过形成在层间绝缘层160中的接触孔66连接到寄生电容器控制图案125。
第一数据连接构件71的一端通过形成在第二栅极绝缘层142和层间绝缘层160中的接触孔61连接到第一存储电极E1，第一数据连接构件71的另一端通过形成在第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔63连接到第二补偿晶体管T3-2的漏电极和第二初始化晶体管T4-2的漏电极。
第二数据连接构件72的一端通过形成在第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔65连接到第一初始化晶体管T4-1的源电极，第二数据连接构件72的另一端通过形成在层间绝缘层160中的接触孔64连接到初始化电压线127。
第三数据连接构件73通过形成在第一栅极绝缘层141、第二栅极绝缘层142和层间绝缘层160中的接触孔69连接到发光控制晶体管T6的漏电极。
如上所述，包括数据线171、驱动电压线172、第一数据连接构件71、第二数据连接构件72和第三数据连接构件73的数据导体通过接触孔61至69连接到在下面的连接导体(即，若干个晶体管T2、T3-2、T4-1、T4-2、T5和T6的源电极或漏电极、第一存储电极E1和第二存储电极E2、寄生电容器控制图案125和初始化电压线127)。由于突起图案500设置在接触孔61至69之下，所以连接导体由突起形状形成，并且数据导体和连接导体的接触面积可以比接触孔61至69的面积宽。另外，即使接触孔61至69的面积减小，数据导体和接触导体的接触面积也不会减小。因此，可以在减小接触孔61至69的面积的同时减小数据导体与接触导体之间的接触电阻，并且可以提高集成度。另外，即使在形成接触孔61至69的工艺中发生光掩模的未对准，但是由于接触孔61至69的位置不会从突起图案500的位置偏离，所以可以防止设置在层间绝缘层160之下的层由于接触孔61至69的位置改变而被损坏。
覆盖数据导体的钝化层180设置在数据导体上。钝化层180被称为平坦化层并且可以包括有机绝缘材料。
像素电极的第一电极191设置在钝化层180上。第一电极191通过形成在钝化层180中的接触孔81连接到第三数据连接构件73。
像素限定层350设置在钝化层180上。像素限定层350具有与第一电极191叠置的开口351。像素限定层350可以包括有机绝缘材料，或者可以包括无机绝缘材料。可以与像素限定层350由相同材料且以同一工艺形成的间隔件355设置在像素限定层350上。间隔件355具有支撑诸如在形成有机发射层370时使用的精细金属掩模(FMM)的掩模的功能。
有机发射层370设置在第一电极191上。第二电极270被称为共电极并且设置在有机发射层370上。第二电极270可以形成为遍及多个像素。
第一电极191、有机发射层370和第二电极270形成有机发光二极管OLED。第一电极191可以是作为空穴注入电极的阳极，第二电极270可以是作为电子注入电极的阴极。相反，第一电极191可以是阴极，第二电极270可以是阳极。空穴和电子分别从第一电极191和第二电极270注入到有机发射层370中，并且通过结合注入的空穴和电子而产生的激子从激发态降到基态以发射光。
保护有机发光二极管OLED的封装层(未示出)设置在第二电极270上。封装层可以与第二电极270接触或者可以与第二电极270分离。封装层可以是其中堆叠有机层和无机层的薄膜封装层。覆盖层和功能层可以设置在第二电极270与封装层之间。
图31至图32是沿着图29中的线A-A'截取的剖视图。这些示例性实施例在突起图案500的位置和形状上与图30的上述示例性实施例具有差异。
首先，参照图31，突起图案500设置在阻挡层111与缓冲层120之间。即，突起图案500具有在第三方向z上从阻挡层111的上表面突起的形状。突起图案500的剖面可以是近似半圆形或半椭圆形，或者其可以具有其它形状。突起图案500可以由诸如聚酰亚胺的有机绝缘材料制成，然而其可以由无机绝缘材料或诸如金属的导体制成。
参照图32，突起图案500设置在缓冲层120与半导体层130之间。即，突起图案500具有在第三方向z上从缓冲层120的上表面突起的形状。突起图案500的剖面可以为近似梯形，或者其可以具有其它形状。突起图案500由诸如钼或钛的金属或金属氧化物制成，然而其可以由诸如氧化硅、氮化硅等的无机绝缘材料制成。突起图案500可以由有机绝缘材料制成。
尽管已经结合目前被认为是实际的示例性实施例描述了本发明，但是将理解的是，发明不限于所公开的实施例，而是相反，意图覆盖包括在权利要求的精神和范围内的各种修改以及等同布置。
<符号的描述>
110：基底
135：半导体
173：源电极
175：漏电极
500：突起图案
520：层间绝缘层
521：接触孔
550：光致抗蚀剂
610：第一导电图案
630：第二导电图案
700：光掩模

Claims (9)

1.一种用于显示装置的图案结构，所述图案结构包括：
基底；
突起图案，设置在所述基底上；
第一导电图案，覆盖所述突起图案的上表面；
层间绝缘层，设置在所述第一导电图案上，并包括接触孔；以及
第二导电图案，设置在所述层间绝缘层上，并通过所述接触孔连接到所述第一导电图案，
其中，所述接触孔与所述突起图案和所述第一导电图案叠置。
2.根据权利要求1所述的图案结构，其中，
所述层间绝缘层直接设置在所述第一导电图案上。
3.根据权利要求1所述的图案结构，所述图案结构还包括：
第一有机绝缘层和第一阻挡层，设置在所述基底与所述突起图案之间。
4.根据权利要求3所述的图案结构，所述图案结构还包括：
第二有机绝缘层和第二阻挡层，设置在所述基底与所述突起图案之间。
5.根据权利要求1所述的图案结构，所述图案结构还包括：
第一有机绝缘层，设置在所述基底与所述突起图案之间，并且
所述突起图案与所述第一有机绝缘层一体地制成。
6.根据权利要求1所述的图案结构，所述图案结构还包括：
缓冲层，设置在所述突起图案与所述第一导电图案之间，并且
所述突起图案由有机绝缘材料制成。
7.根据权利要求1所述的图案结构，其中，
从所述基底的上表面到所述第一导电图案的上表面的最大距离大于从所述基底的所述上表面到所述层间绝缘层的上表面的最大距离。
8.根据权利要求1所述的图案结构，其中，
所述突起图案由无机绝缘材料制成，并且所述突起图案与所述第一导电图案接触。
9.根据权利要求1所述的图案结构，其中，
所述突起图案由金属制成。
CN201810562171.1A 2017-06-05 2018-06-04 用于显示装置的图案结构 Active CN108987414B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0069759 2017-06-05
KR20170069759 2017-06-05
KR1020180012947A KR102548296B1 (ko) 2017-06-05 2018-02-01 표시 장치용 패턴 적층 구조 및 적층 방법
KR10-2018-0012947 2018-02-01

Publications (2)

Publication Number Publication Date
CN108987414A true CN108987414A (zh) 2018-12-11
CN108987414B CN108987414B (zh) 2023-08-29

Family

ID=64458384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810562171.1A Active CN108987414B (zh) 2017-06-05 2018-06-04 用于显示装置的图案结构

Country Status (2)

Country Link
US (1) US10529788B2 (zh)
CN (1) CN108987414B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676289A (zh) * 2018-07-02 2020-01-10 三星显示有限公司 显示装置
CN111370426A (zh) * 2020-03-16 2020-07-03 合肥鑫晟光电科技有限公司 显示背板及其制作方法和显示装置
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
CN110610972B (zh) * 2019-09-19 2022-06-03 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
TWI818248B (zh) * 2021-04-07 2023-10-11 元太科技工業股份有限公司 顯示裝置及其製造方法
CN113517325B (zh) * 2021-05-25 2024-09-03 京东方科技集团股份有限公司 显示面板及显示装置
CN113990899A (zh) * 2021-09-28 2022-01-28 北海惠科光电技术有限公司 显示面板制备方法及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046912A1 (en) * 2002-08-09 2004-03-11 Nec Lcd Technologies, Ltd. Substrate for liquid-crystal display device and fabrication method thereof
CN1614776A (zh) * 2003-11-04 2005-05-11 株式会社半导体能源研究所 半导体器件及其制造方法
CN101964330A (zh) * 2009-07-24 2011-02-02 乐金显示有限公司 阵列基板及其制造方法
US20120138935A1 (en) * 2010-12-07 2012-06-07 Sun Park Organic light-emitting display device and method of manufacturing the same
US20160351645A1 (en) * 2015-05-26 2016-12-01 Samsung Display Co., Ltd. Organic light-emitting diode display

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
KR100485232B1 (ko) * 1998-02-09 2005-04-25 세이코 엡슨 가부시키가이샤 액정 패널, 이를 구비한 전자 기기 및 박막 트랜지스터 어레이 기판
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
TW517360B (en) * 2001-12-19 2003-01-11 Ind Tech Res Inst Enhanced type wafer level package structure and its manufacture method
US7329563B2 (en) * 2002-09-03 2008-02-12 Industrial Technology Research Institute Method for fabrication of wafer level package incorporating dual compliant layers
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US7541734B2 (en) * 2003-10-03 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having a layer with a metal oxide and a benzoxazole derivative
KR101050284B1 (ko) 2004-08-31 2011-07-19 엘지디스플레이 주식회사 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US7534652B2 (en) * 2005-12-27 2009-05-19 Tessera, Inc. Microelectronic elements with compliant terminal mountings and methods for making the same
CN1992246A (zh) * 2005-12-29 2007-07-04 财团法人工业技术研究院 复合凸块
TWI317164B (en) * 2006-07-28 2009-11-11 Taiwan Tft Lcd Ass Contact structure having a compliant bump and a testing area and manufacturing method for the same
TWI356481B (en) * 2007-05-18 2012-01-11 Taiwan Tft Lcd Ass Bump structure
WO2013080261A1 (ja) * 2011-11-30 2013-06-06 パナソニック株式会社 表示パネル及び表示パネルの製造方法
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
KR20140043526A (ko) 2012-09-21 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102307788B1 (ko) 2013-11-11 2021-10-05 쓰리엠 이노베이티브 프로퍼티즈 컴파니 Oled 디바이스용 나노구조체
JP6332301B2 (ja) * 2016-02-25 2018-05-30 日亜化学工業株式会社 発光素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046912A1 (en) * 2002-08-09 2004-03-11 Nec Lcd Technologies, Ltd. Substrate for liquid-crystal display device and fabrication method thereof
CN1614776A (zh) * 2003-11-04 2005-05-11 株式会社半导体能源研究所 半导体器件及其制造方法
CN101964330A (zh) * 2009-07-24 2011-02-02 乐金显示有限公司 阵列基板及其制造方法
US20120138935A1 (en) * 2010-12-07 2012-06-07 Sun Park Organic light-emitting display device and method of manufacturing the same
US20160351645A1 (en) * 2015-05-26 2016-12-01 Samsung Display Co., Ltd. Organic light-emitting diode display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676289A (zh) * 2018-07-02 2020-01-10 三星显示有限公司 显示装置
CN111370426A (zh) * 2020-03-16 2020-07-03 合肥鑫晟光电科技有限公司 显示背板及其制作方法和显示装置
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Also Published As

Publication number Publication date
US10529788B2 (en) 2020-01-07
US20180350889A1 (en) 2018-12-06
CN108987414B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN108987414A (zh) 用于显示装置的图案结构
US11600234B2 (en) Display substrate and driving method thereof
US10644052B2 (en) Display device with separation member including steps
TWI791055B (zh) 顯示面板
CN105989804B (zh) 有机发光二极管显示器及其制造方法
CN104952903B (zh) 显示装置、制造显示装置的方法以及修复显示装置的方法
TWI712168B (zh) 有機發光二極體顯示器
CN105895655B (zh) 具有高孔径比的有机发光二极管显示器及其制造方法
CN109887952A (zh) 显示装置
EP2278622A2 (en) Organic light emitting diode display
CN109860227A (zh) 有机发光显示装置
CN106469745A (zh) 有机发光二极管显示器及其制造方法
CN107527935A (zh) 显示设备
KR20150059478A (ko) 유기전계 발광소자
CN103456763A (zh) 有机发光二极管显示器
KR20160090456A (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN104241325A (zh) 显示装置
CN115188792A (zh) 显示基板及显示装置
KR102605250B1 (ko) 반도체 장치 및 그 제조 방법
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
CN107845660A (zh) 发光二极管显示器件
US11398508B2 (en) Thin-film device
CN114864647A (zh) 显示装置及其制备方法
CN115497998A (zh) 显示基板及其制备方法、显示装置
CN110476255A (zh) 半导体装置以及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant