KR102548296B1 - 표시 장치용 패턴 적층 구조 및 적층 방법 - Google Patents

표시 장치용 패턴 적층 구조 및 적층 방법 Download PDF

Info

Publication number
KR102548296B1
KR102548296B1 KR1020180012947A KR20180012947A KR102548296B1 KR 102548296 B1 KR102548296 B1 KR 102548296B1 KR 1020180012947 A KR1020180012947 A KR 1020180012947A KR 20180012947 A KR20180012947 A KR 20180012947A KR 102548296 B1 KR102548296 B1 KR 102548296B1
Authority
KR
South Korea
Prior art keywords
pattern
conductive pattern
protruding
interlayer insulating
contact hole
Prior art date
Application number
KR1020180012947A
Other languages
English (en)
Other versions
KR20180133308A (ko
Inventor
손세완
김정화
안진성
이왕우
이지선
고무순
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US15/944,832 priority Critical patent/US10529788B2/en
Priority to CN201810562171.1A priority patent/CN108987414B/zh
Publication of KR20180133308A publication Critical patent/KR20180133308A/ko
Application granted granted Critical
Publication of KR102548296B1 publication Critical patent/KR102548296B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Abstract

본 개시는 표시 장치용 패턴 적층 구조 및 적층 방법에 관한 것으로, 일 실시예에 의한 표시 장치용 패턴 적층 구조는 기판, 상기 기판 위에 위치하는 돌출 패턴, 상기 돌출 패턴 상부면의 전체를 덮고 있는 제1 도전성 패턴, 상기 제1 도전성 패턴 위에 위치하고, 접촉 구멍을 포함하는 층간 절연막, 및 상기 층간 절연막 위에 위치하고, 상기 접촉 구멍을 통해 상기 제1 도전성 패턴과 연결되어 있는 제2 도전성 패턴을 포함하고, 상기 접촉 구멍은 상기 돌출 패턴 및 상기 제1 도전성 패턴과 중첩한다.

Description

표시 장치용 패턴 적층 구조 및 적층 방법{PATTERN STRUCTURE FOR DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 표시 장치용 패턴 적층 구조 및 적층 방법에 관한 것이다.
휴대 전화, 내비게이션, 디지털 사진기, 전자 북, 휴대용 게임기, 또는 각종 단말기 등과 같이, 액정 표시 장치(Liquid Crystal Display, LCD)나 유기 발광 표시 장치(Organic Light Emitting Diode, OLED)가 표시 장치로서 적용된 다양한 전자 기기들이 사용되고 있다.
이러한 표시 장치는 복수의 화소를 포함하며, 각 화소에는 복수의 트랜지스터가 포함되어 있다. 트랜지스터는 복수의 도전층과 절연층이 적층된 구조를 가지며, 절연층의 아래에 위치하는 하부 도전층과 절연층의 위에 위치하는 상부 도전층은 절연층에 형성되어 있는 접촉 구멍을 통해 서로 연결될 수 있다. 이때, 절연층에 접촉 구멍을 형성하는 과정에서 마스크의 오정렬에 의해 접촉 구멍의 위치가 시프트될 수 있다. 따라서, 접촉 구멍이 도전층뿐만 아니라 다른 절연층까지 노출시킬 수 있으며, 노출된 절연층이 식각되는 문제점이 발생할 수 있다. 절연층이 식각된 부분을 통해 다른 도전층이 노출되어 배선 간 단락이 발생할 우려가 있다. 또한, 플렉서블 표시 장치의 경우 외부로부터 수분이나 산소가 침투할 우려가 있다.
실시예들은 마스크의 오정렬에 의한 배선들 간의 단락의 문제점, 수분이나 산소의 침투의 문제점을 해소할 수 있는 표시 장치용 패턴 적층 구조 및 적층 방법을 제공하기 위한 것이다.
일 실시예에 의한 표시 장치용 패턴 적층 구조는 기판, 상기 기판 위에 위치하는 돌출 패턴, 상기 돌출 패턴 상부면의 전체를 덮고 있는 제1 도전성 패턴, 상기 제1 도전성 패턴 위에 위치하고, 접촉 구멍을 포함하는 층간 절연막, 그리고 상기 층간 절연막 위에 위치하고, 상기 접촉 구멍을 통해 상기 제1 도전성 패턴과 연결되어 있는 제2 도전성 패턴을 포함하고, 상기 접촉 구멍은 상기 돌출 패턴 및 상기 제1 도전성 패턴과 중첩한다.
상기 층간 절연막은 상기 제1 도전성 패턴 바로 위에 위치할 수 있다.
상기 기판과 상기 돌출 패턴 사이에 위치하는 제1 유기 절연층 및 제1 배리어층을 더 포함할 수 있다.
상기 기판과 상기 돌출 패턴 사이에 위치하는 제2 유기 절연층 및 제2 배리어층을 더 포함할 수 있다.
상기 기판과 상기 돌출 패턴 사이에 위치하는 제1 유기 절연층을 더 포함하고, 상기 돌출 패턴과 상기 제1 유기 절연층은 일체형으로 이루어질 수 있다.
상기 돌출 패턴과 상기 제1 도전성 패턴 사이에 위치하는 버퍼층을 더 포함하고, 상기 돌출 패턴은 유기 절연 물질로 이루어질 수 있다.
상기 기판의 상부면으로부터 상기 제1 도전성 패턴의 상부면까지의 최대 거리는 상기 기판의 상부면으로부터 상기 층간 절연막의 상부면까지의 최대 거리보다 멀 수 있다.
상기 돌출 패턴은 무기 절연 물질 또는 금속 물질로 이루어지고, 상기 돌출 패턴은 상기 제1 도전성 패턴과 접할 수 있다.
일 실시예에 의한 표시 장치용 패턴 적층 방법은 기판 위에 돌출 패턴을 형성하는 단계, 상기 돌출 패턴 상부면의 전체를 덮는 제1 도전성 패턴을 형성하는 단계, 상기 제1 도전성 패턴 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막을 패터닝하여 상기 제1 도전성 패턴의 상부면을 노출시키는 접촉 구멍을 형성하는 단계, 그리고 상기 층간 절연막 위에 상기 접촉 구멍을 통해 상기 제1 도전성 패턴과 연결되는 제2 도전성 패턴을 형성하는 단계를 포함하고, 상기 접촉 구멍은 상기 돌출 패턴 및 상기 제1 도전성 패턴과 중첩한다.
상기 층간 절연막을 패터닝하여 상기 제1 도전성 패턴의 상부면을 노출시키는 접촉 구멍을 형성하는 단계에서, 상기 층간 절연막 위에 포토레지스트를 도포하고, 포토 마스크를 이용하여 노광 및 현상을 진행하여 상기 포토레지스트를 패터닝하고, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 층간 절연막을 식각하여 상기 접촉 구멍을 형성할 수 있다.
상기 층간 절연막을 패터닝하여 상기 제1 도전성 패턴의 상부면을 노출시키는 접촉 구멍을 형성하는 단계에서, 상기 층간 절연막 위에 포토레지스트를 도포하고, 상기 포토레지스트를 현상하여 상기 포토레지스트의 두께를 전체적으로 감소시킴으로써, 상기 돌출 패턴과 중첩하는 상기 층간 절연막의 부분을 노출시키고, 상기 노출된 층간 절연막의 부분을 식각하여 상기 접촉 구멍을 형성할 수 있다.
상기 층간 절연막은 유기 절연 물질로 이루어지고, 상기 층간 절연막을 패터닝하여 상기 제1 도전성 패턴의 상부면을 노출시키는 접촉 구멍을 형성하는 단계에서, 상기 층간 절연막을 현상하거나 식각하여 상기 층간 절연막의 두께를 전체적으로 감소시킴으로써, 상기 접촉 구멍을 형성할 수 있다.
상기 층간 절연막은 상기 제1 도전성 패턴 바로 위에 위치할 수 있다.
일 실시예에 의한 표시 장치용 패턴 적층 방법은 상기 기판과 상기 돌출 패턴 사이에 위치하는 제1 유기 절연층, 제1 배리어층, 제2 유기 절연층 및 제2 배리어층을 적층하는 단계를 더 포함할 수 있다.
상기 기판 위에 상기 돌출 패턴과 일체형으로 이루어지는 제1 유기 절연층을 더 형성할 수 있다.
일 실시예에 의한 표시 장치용 패턴 적층 방법은 상기 돌출 패턴과 상기 제1 도전성 패턴 사이에 위치하는 버퍼층을 형성하는 단계를 더 포함하고, 상기 돌출 패턴은 유기 절연 물질로 이루어질 수 있다.
상기 기판의 상부면으로부터 상기 돌출 패턴의 상부면까지의 최대 거리는 상기 기판의 상부면으로부터 상기 층간 절연막의 상부면까지의 최대 거리보다 멀 수 있다.
상기 돌출 패턴은 무기 절연 물질 또는 금속 물질로 이루어지고, 상기 돌출 패턴은 상기 제1 도전성 패턴과 접할 수 있다.
실시예에 의한 표시 장치용 패턴 적층 구조 및 적층 방법에 의하면 마스크의 오정렬에 의한 배선들 간의 단락, 수분이나 산소의 침투를 방지할 수 있다.
도 1은 일 실시예에 의한 표시 장치용 패턴 적층 구조를 나타낸 단면도이다.
도 2 내지 도 8은 일 실시예에 의한 표시 장치용 패턴 적층 방법을 나타낸 공정 단면도이다.
도 9 내지 도 12는 일 실시예에 의한 표시 장치용 패턴 적층 방법을 나타낸 공정 단면도이다.
도 13은 일 실시예에 의한 표시 장치용 패턴 적층 구조를 나타낸 단면도이다.
도 14 내지 도 17은 일 실시예에 의한 표시 장치용 패턴 적층 방법을 나타낸 공정 단면도이다.
도 18 내지 도 20은 일 실시예에 의한 표시 장치용 패턴 적층 방법을 나타낸 공정 단면도이다.
도 21은 일 실시예에 의한 표시 장치용 패턴 적층 구조를 나타낸 단면도이다.
도 22 내지 도 25는 일 실시예에 의한 표시 장치용 패턴 적층 방법을 나타낸 공정 단면도이다.
도 26은 일 실시예에 의한 표시 장치용 패턴 적층 구조가 적용된 표시 장치를 나타낸 단면도이다.
도 27은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이다.
도 28은 일 실시예에 따른 유기 발광 표시 장치의 한 화소에 인가되는 신호들의 타이밍도이다.
도 29는 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 배치도이다.
도 30 내지 도 32는 각각 도 29에서 A-A'선을 따라 자른 일 실시예의 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1을 참조하여 일 실시예에 의한 표시 장치용 패턴 적층 구조에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치용 패턴 적층 구조를 나타낸 단면도이다.
도 1에 도시된 바와 같이, 일 실시예에 의한 표시 장치용 패턴 적층 구조는 기판(110), 기판(110) 위에 위치하는 제1 도전성 패턴(610), 기판(110)과 제1 도전성 패턴(610) 사이에 위치하는 돌출 패턴(500)을 포함한다.
기판(110)은 유리 등과 같은 단단한 재질의 절연성 물질로 이루어질 수 있다. 기판(110)과 돌출 패턴(500) 사이에는 제1 유기 절연층(122), 제1 배리어층(124), 제2 유기 절연층(126) 및 제2 배리어층(128)이 더 위치할 수 있다. 제1 유기 절연층(122) 및 제2 유기 절연층(126)은 유기 절연 물질로 이루어질 수 있으며, 필름 형태로 이루어질 수 있다. 예를 들면, 제1 유기 절연층(122) 및 제2 유기 절연층(126)은 폴리이미드로 이루어질 수 있다. 제1 배리어층(124) 및 제2 배리어층(128)은 무기 절연 물질로 이루어질 수 있다. 예를 들면, 제1 배리어층(124) 및 제2 배리어층(128)은 산화 규소(SiOx) 또는 질화 규소(SiNx)로 이루어질 수 있다. 즉, 기판(110)과 돌출 패턴(500) 사이에는 유기 절연 물질로 이루어진 층과 무기 절연 물질로 이루어진 층이 교대로 적층되어 있을 수 있다.
제1 유기 절연층(122), 제1 배리어층(124), 제2 유기 절연층(126) 및 제2 배리어층(128)은 생략될 수 있다. 예를 들면, 기판(110) 바로 위에 돌출 패턴(500)이 형성될 수 있다. 또한, 기판(110) 위에 제1 유기 절연층(122) 및 제1 배리어층(124)이 형성되고, 제1 배리어층(124) 바로 위에 돌출 패턴(500)이 형성될 수 있다. 또한, 기판(110) 위에 제1 배리어층(124)이 형성되고, 제1 배리어층(124) 바로 위에 돌출 패턴(500)이 형성될 수 있다.
또한, 제조 공정에서 기판(110)은 캐리어 기판으로 이용되고, 추후에 제거될 수 있다. 즉, 기판(110) 위에 제1 유기 절연층(122), 제1 배리어층(124), 제2 유기 절연층(126) 및 제2 배리어층(128)을 형성한 후 제2 배리어층(128) 위에 여러 구성 요소들을 형성한 후 기판(110)을 제1 유기 절연층(122)으로부터 분리시켜 제거할 수 있다. 이때, 일 실시예에 의한 표시 장치는 플렉서블 표시 장치일 수 있고, 제1 유기 절연층(122)이 플렉서블 기판의 역할을 할 수 있다.
돌출 패턴(500)은 제2 배리어층(128)의 상부면으로부터 돌출된 요철 형상을 가진다. 돌출 패턴(500)의 중심부의 높이가 가장 높고, 중심부로부터 가장자리부로 갈수록 돌출 패턴(500)의 높이는 점차적으로 낮아진다. 돌출 패턴(500)의 단면 형상은 대략 반원형으로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 돌출 패턴(500)의 형상은 다양하게 변경될 수 있다.
돌출 패턴(500)은 유기 절연 물질로 이루어질 수 있다. 예를 들면, 돌출 패턴(500)은 폴리이미드로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 돌출 패턴(500)은 무기 절연 물질, 금속 물질, 금속 산화물 등으로 이루어질 수 있다.
돌출 패턴(500)과 제1 도전성 패턴(610) 사이에는 버퍼층(510)이 더 위치할 수 있다. 버퍼층(510)은 산화규소(SiOx), 질화규소(SiNx) 등과 같은 무기 절연 물질로 이루어질 수 있다. 돌출 패턴(500)이 폴리이미드 등과 같은 유기 물질로 이루어진 경우, 버퍼층(510)은 돌출 패턴(500)과 제1 도전성 패턴(610)의 접촉을 막아 제1 도전성 패턴(610)의 형성 과정에서 돌출 패턴(500)이 제1 도전성 패턴(610)에 영향을 미치는 것을 방지할 수 있다.
제1 도전성 패턴(610)은 돌출 패턴(500) 위에 위치하고, 돌출 패턴(500)과 중첩한다. 제1 도전성 패턴(610)은 돌출 패턴(500) 상부면의 전체를 덮고 있다. 돌출 패턴(500)의 형상에 따라 제1 도전성 패턴(610)도 돌출된 형상을 가진다. 따라서, 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면의 중심부까지의 거리는 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면의 가장자리부까지의 거리보다 멀다. 즉, 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면까지의 거리는 중심부에서 가장자리부로 갈수록 점차적으로 줄어든다.
제1 도전성 패턴(610)은 도전성 물질로 이루어질 수 있다. 예를 들면, 제1 도전성 패턴(610)은 비정질 반도체, 결정질 반도체, 산화물 반도체 등과 같은 반도체 물질로 이루어질 수 있다. 또한, 제1 도전성 패턴(610)은 금속 물질, 금속 산화물 등으로 이루어질 수도 있다.
제1 도전성 패턴(610) 및 버퍼층(510) 위에는 층간 절연막(520)이 위치한다. 층간 절연막(520)은 제1 도전성 패턴(610) 바로 위에 위치한다. 층간 절연막(520)은 접촉 구멍(521)을 포함한다. 접촉 구멍(521)은 제1 도전성 패턴(610) 위에 위치하여, 제1 도전성 패턴(610)의 상부면의 적어도 일부를 노출시킨다. 접촉 구멍(521)은 제1 도전성 패턴(610)의 중심부 즉, 제1 도전성 패턴(610)의 돌출된 부분 위에 위치할 수 있다. 층간 절연막(520)은 제1 도전성 패턴(610)의 가장자리를 덮을 수 있다.
이때, 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 중심부까지의 거리는 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 가장자리를 덮고 있는 층간 절연막(520)의 부분까지의 거리보다 멀 수 있다. 즉, 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면까지의 최대 거리는 기판(110)의 상부면으로부터 층간 절연막(520)의 상부면까지의 최대 거리보다 멀 수 있다.
접촉 구멍(521)의 폭(W2)은 돌출 패턴(500)의 폭(W1)과 유사할 수 있다. 오차 범위 내에서 차이는 있을 수 있으며, 접촉 구멍(521)의 폭(W2)은 돌출 패턴(500)의 폭(W1)과 실질적으로 동일할 수 있다.
도시는 생략하였으나, 접촉 구멍(521)의 평면 형상, 돌출 패턴(500)의 평면 형상은 다양하게 이루어질 수 있다. 예를 들면, 접촉 구멍(521)의 평면 형상 및 돌출 패턴(500)의 평면 형상은 원, 사각형 등으로 이루어질 수 있다. 접촉 구멍(521)의 평면 형상은 돌출 패턴(500)의 평면 형상과 유사할 수 있다. 오차 범위 내에서 차이는 있을 수 있으며, 접촉 구멍(521)의 평면 형상은 돌출 패턴(500)의 평면 형상과 실질적으로 동일할 수 있다.
접촉 구멍(521)의 평면 형상과 돌출 패턴(500)의 평면 형상이 원으로 이루어지는 경우, 접촉 구멍(521)의 지름은 돌출 패턴(500)의 지름과 유사할 수 있다. 오차 범위 내에서 차이는 있을 수 있으며, 접촉 구멍(521)의 지름은 돌출 패턴(500)의 지름과 실질적으로 동일할 수 있다.
층간 절연막(520) 위에는 제2 도전성 패턴(630)이 위치한다. 제2 도전성 패턴(630)은 접촉 구멍(521)과 중첩하며, 접촉 구멍(521) 내를 채우도록 형성된다. 따라서, 제2 도전성 패턴(630)은 접촉 구멍(521)을 통해 제1 도전성 패턴(610)과 연결되어 있다. 제2 도전성 패턴(630)은 제1 도전성 패턴(610)의 중심부 즉, 제1 도전성 패턴(610)의 돌출된 부분과 접촉할 수 있다.
제1 도전성 패턴(610)이 평평한 형상으로 이루어지는 경우를 가정하면, 제1 도전성 패턴(610)과 제2 도전성 패턴(630)의 접촉 면적은 접촉 구멍(521)의 면적과 유사하다. 본 실시예에서는 제1 도전성 패턴(630)이 돌출된 형상으로 이루어지므로, 제1 도전성 패턴(610)과 제2 도전성 패턴(630)의 접촉 면적은 접촉 구멍(521)의 면적보다 넓어진다. 즉, 본 실시예에서는 제1 도전성 패턴(630)이 돌출 패턴(500) 위에 위치하고, 접촉 구멍(521)이 돌출 패턴(500) 및 제1 도전성 패턴(630)과 중첩함으로써, 제1 도전성 패턴(610)과 제2 도전성 패턴(630)의 접촉 면적이 상대적으로 넓어진다. 따라서, 제1 도전성 패턴(610)과 제2 도전성 패턴(630) 사이의 접촉 저항을 낮출 수 있다.
제2 도전성 패턴(630)은 도전성 물질로 이루어질 수 있다. 예를 들면, 제2 도전성 패턴(630)은 비정질 반도체, 결정질 반도체, 산화물 반도체 등과 같은 반도체 물질로 이루어질 수 있다. 또한, 제2 도전성 패턴(630)은 금속 물질, 금속 산화물 등으로 이루어질 수도 있다.
다음으로, 도 2 내지 도 8을 참조하여 일 실시예에 의한 표시 장치용 패턴 적층 방법에 대해 설명하면 다음과 같다.
도 2 내지 도 8은 일 실시예에 의한 표시 장치용 패턴 적층 방법을 나타낸 공정 단면도이다.
도 2에 도시된 바와 같이, 기판(110) 위에 폴리이미드 등과 같은 유기 절연 물질을 이용하여 제1 유기 절연층(122)을 형성한다. 제1 유기 절연층(122) 위에 산화규소(SiOx), 질화규소(SiNx) 등과 같은 무기 절연 물질을 이용하여 제1 배리어층(124)을 형성한다. 제1 배리어층(124) 위에 폴리이미드 등과 같은 유기 절연 물질을 이용하여 제2 유기 절연층(126)을 형성한다. 제2 유기 절연층(126) 위에 산화규소(SiOx), 질화규소(SiNx) 등과 같은 무기 절연 물질을 이용하여 제2 배리어층(128)을 형성한다. 즉, 유기 절연 물질과 무기 절연 물질을 교대로 적층하여 제1 유기 절연층(122), 제1 배리어층(124), 제2 유기 절연층(126) 및 제2 배리어층(128)을 형성한다. 다만, 본 발명은 이에 한정되지 않으며, 제1 유기 절연층(122), 제1 배리어층(124), 제2 유기 절연층(126) 및 제2 배리어층(128)을 형성하는 단계 중 적어도 하나를 생략할 수 있다.
제2 배리어층(128) 위에 폴리이미드 등과 같은 유기 절연 물질을 도포하고, 이를 패터닝하여 돌출 패턴(500)을 형성할 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 무기 절연 물질, 금속 물질, 금속 산화물 등을 이용하여 돌출 패턴(500)을 형성할 수도 있다.
돌출 패턴(500)은 제2 배리어층(128)의 상부면으로부터 돌출된 요철 형상을 가진다. 돌출 패턴(500)의 중심부의 높이가 가장 높고, 중심부로부터 가장자리부로 갈수록 돌출 패턴(500)의 높이는 점차적으로 낮아진다. 돌출 패턴(500)의 단면 형상은 대략 반원형으로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 돌출 패턴(500)의 형상은 다양하게 변경될 수 있다.
도 3에 도시된 바와 같이, 돌출 패턴(500) 및 제2 배리어층(128) 위에 버퍼층(510)을 형성할 수 있다. 경우에 따라 버퍼층(510) 형성 공정을 생략할 수 있다. 다만, 돌출 패턴(500)이 유기 물질로 이루어진 경우에는 이후 공정에서 돌출 패턴(500)이 다른 층에 영향을 주는 것을 방지하기 위해 버퍼층(510)을 형성하는 것이 바람직하다.
버퍼층(510) 위에 도전성 물질을 형성하고, 이를 패터닝하여 제1 도전성 패턴(610)을 형성한다. 도전성 물질은 비정질 반도체, 결정질 반도체, 산화물 반도체 등과 같은 반도체 물질, 금속 물질, 금속 산화물 등으로 이루어질 수 있다.
제1 도전성 패턴(610)은 돌출 패턴(500)과 중첩하도록 패터닝하며, 특히 제1 도전성 패턴(610)은 돌출 패턴(500)의 표면 전체를 덮도록 형성할 수 있다. 돌출 패턴(500)의 형상에 따라 돌출 패턴(500) 위에 위치하는 제1 도전성 패턴(610)은 돌출된 형상을 가질 수 있다. 따라서, 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면의 중심부까지의 거리는 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면의 가장자리부까지의 거리보다 멀다. 즉, 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면까지의 거리는 중심부에서 가장자리부로 갈수록 점차적으로 줄어들 수 있다.
도 4에 도시된 바와 같이, 제1 도전성 패턴(610) 및 버퍼층(510) 위에 층간 절연막(520)을 형성한다. 층간 절연막(520)은 제1 도전성 패턴(610) 바로 위에 위치한다. 층간 절연막(520) 위에 포토레지스트(550)를 도포한다. 포토레지스트(550)의 상부면은 평탄하게 형성된다. 따라서, 돌출 패턴(500)과 중첩하는 포토레지스트(550)의 부분은 돌출 패턴(500)과 중첩하지 않는 부분에 비해 상대적으로 얇게 형성된다.
도 5에 도시된 바와 같이, 포토레지스트(550) 위에 포토 마스크(700)를 대응시키고, 노광 공정을 진행한다. 포토 마스크(700)는 광을 차단시키는 불투과부(NR) 및 광을 통과시키는 투과부(TR)를 포함한다. 포토 마스크(700)의 불투과부(NR)에 대응하는 포토레지스트(550)의 부분은 광에 거의 노출되지 않고, 포토 마스크(700)의 투과부(TR)에 대응하는 포토레지스트(550)의 부분은 광에 대부분 노출된다. 포토 마스크(700)의 투과부(TR)는 돌출 패턴(500)이 형성되어 있는 부분에 대응하고, 불투과부(NR)는 돌출 패턴(500)이 형성되지 않은 부분에 대응한다.
노광 공정이 진행된 포토레지스트(550)를 현상하여 패터닝하면 도 6에 도시된 바와 같이, 광에 노출된 포토레지스트(550)의 부분은 제거되고, 광에 노출되지 않은 포토레지스트(550)의 부분은 남게 된다. 포토레지스트(550)의 특성에 따라 포토 마스크(도 5의 700)의 설계는 변경될 수 있고, 이때 광에 노출된 포토레지스트의 부분이 남을 수도 있다.
패터닝된 포토레지스트(550)를 마스크로 이용하여 층간 절연막(520)을 식각하면 도 7에 도시된 바와 같이, 층간 절연막(520)에 접촉 구멍(521)이 형성된다. 접촉 구멍(521)은 제1 도전성 패턴(610) 표면의 적어도 일부를 노출시킨다. 접촉 구멍(521)은 제1 도전성 패턴(610)의 중심부 즉, 제1 도전성 패턴(610)의 돌출된 부분 위에 위치하게 된다. 제1 도전성 패턴(610)의 가장자리를 덮고 있는 층간 절연막(520)의 부분은 남게 된다.
이때, 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면까지의 최대 거리는 기판(110)의 상부면으로부터 층간 절연막(520)의 상부면까지의 최대 거리보다 멀 수 있다. 접촉 구멍(521)의 지름 또는 폭은 돌출 패턴(500)의 지름 또는 폭과 실질적으로 동일할 수 있다. 접촉 구멍(521)의 평면 형상은 돌출 패턴(500)의 평면 형상과 실질적으로 동일할 수 있다.
도 8에 도시된 바와 같이, 층간 절연막(520) 위에 도전성 물질을 형성하고, 이를 패터닝하여 제2 도전성 패턴(630)을 형성한다. 도전성 물질은 비정질 반도체, 결정질 반도체, 산화물 반도체 등과 같은 반도체 물질, 금속 물질, 금속 산화물 등으로 이루어질 수 있다.
제2 도전성 패턴(630)은 접촉 구멍(521)과 중첩하며, 접촉 구멍(521) 내를 채우도록 형성된다. 따라서, 제2 도전성 패턴(630)은 접촉 구멍(521)을 통해 제1 도전성 패턴(610)과 연결된다. 제2 도전성 패턴(630)은 제1 도전성 패턴(610)의 중심부 즉, 제1 도전성 패턴(610)의 돌출된 부분과 접촉할 수 있다.
본 실시예에서는 앞서 설명한 바와 같이, 돌출 패턴(500)과 중첩하는 포토레지스트(550)의 부분은 돌출 패턴(500)과 중첩하지 않는 부분에 비해 상대적으로 얇게 형성된다. 상대적으로 두께가 얇은 포토레지스트(550)의 부분을 기준으로 노광 및 현상 공정이 진행될 수 있다. 따라서, 돌출 패턴(550)이 형성되지 않은 경우에 비해 포토레지스트(550)가 제거되는 부분의 면적이 작다. 또한, 돌출 패턴(500)이 형성되지 않은 경우에 비해 접촉 구멍(521)의 면적도 작게 형성할 수 있다. 따라서, 포토 마스크(도 5의 700)의 오정렬이 발생하더라도 접촉 구멍(521)의 위치가 크게 변경되는 것을 방지할 수 있다. 접촉 구멍(521)의 위치는 돌출 패턴(500)의 위치로부터 크게 벗어나지 않는다. 따라서, 포토 마스크(도 5의 700)의 오정렬에 따른 접촉 구멍(521)의 위치 변경에 의해 층간 절연막(520)의 하부에 위치하는 제1 유기 절연층(122), 제1 배리어층(124), 제2 유기 절연층(126), 제2 배리어층(128), 버퍼층(510) 등이 손상되는 것을 방지할 수 있다.
접촉 구멍(521)의 면적이 줄어들더라도, 제1 도전성 패턴(610)의 돌출된 형상에 의해 제1 도전성 패턴(610)과 제2 도전성 패턴(630)의 접촉 면적은 줄어들지 않을 수 있다. 따라서, 접촉 구멍(521)의 면적을 작게 형성하면서도 제1 도전성 패턴(610)과 제2 도전성 패턴(620) 사이의 접촉 저항을 낮출 수 있다.
이후 기판(110)을 제1 유기 절연층(122)으로부터 분리하여 기판(110)을 제거할 수 있다. 기판(110)을 제거함에 따라 플렉서블 표시 장치를 구현할 수 있다. 이때, 제1 유기 절연층(122)이 플렉서블 기판의 역할을 할 수 있다. 플렉서블 표시 장치의 경우 하부에 유리 등 단단한 재질로 이루어진 기판이 위치하고 있지 않으므로, 외부로부터 수분이나 산소의 침투에 취약할 수 있다. 본 실시예에서는 앞서 살펴본 바와 같이 포토 마스크(도 5의 700)의 오정렬에 따라 제1 유기 절연층(122) 등이 손상되는 것을 방지함으로써, 수분이나 산소의 침투를 방지할 수 있다.
다음으로, 도 9 내지 도 12를 참조하여 일 실시예에 의한 표시 장치용 패턴 적층 과정에서 포토 마스크의 오정렬이 발생한 경우에 대해 설명하면 다음과 같다.
도 9 내지 도 12는 일 실시예에 의한 표시 장치용 패턴 적층 방법을 나타낸 공정 단면도이다. 도 9 내지 도 12는 접촉 구멍을 형성하기 위해 포토레지스트를 패터닝하는 과정에서 포토 마스크의 오정렬이 발생한 경우를 나타내고 있다.
도 9에 도시된 바와 같이, 기판(110) 위에 돌출 패턴(500), 제1 도전성 패턴(610), 층간 절연막(520), 포토레지스트(550) 등을 형성한다. 포토레지스트(550) 위에 포토 마스크(700)를 대응시키고, 노광 공정을 진행한다.
도 9에서는 포토 마스크(700)가 오정렬되어 포토 마스크(700)의 투과부(TR) 및 불투과부(NR)의 위치가 도 5에서 포토 마스크(700)의 투과부(TR) 및 불투과부(NR)의 위치와 상이하다. 포토 마스크(700)의 투과부(TR)의 위치가 돌출 패턴(500)에 완전히 대응하지 않는다. 포토 마스크(700)의 투과부(TR)의 약 절반은 돌출 패턴(500)에 대응하고, 투과부(TR)의 나머지 절반은 돌출 패턴(500)을 벗어나 있다.
노광 공정이 진행된 포토레지스트(550)를 현상하여 패터닝하면 도 10에 도시된 바와 같이, 광에 노출된 포토레지스트(550)의 부분은 제거될 수 있고, 광에 노출되지 않은 포토레지스트(550)의 부분은 남을 수 있다. 이때, 돌출 패턴(500)과 중첩하지 않는 포토레지스트(550)의 부분은 돌출 패턴(500)과 중첩하는 포토레지스트(550)의 부분보다 두꺼운 두께를 가지므로, 광에 노출된 포토레지스트(550)의 부분 중 일부는 제거되지 않고 남을 수 있다.
패터닝된 포토레지스트(550)를 마스크로 이용하여 층간 절연막(520)을 식각하면 도 11에 도시된 바와 같이, 층간 절연막(520)에 접촉 구멍(521)이 형성된다. 포토 마스크(도 9의 700)의 오정렬이 발생했음에도 불구하고, 접촉 구멍(521)의 위치가 크게 변경되지 않는 것을 확인할 수 있다. 접촉 구멍(521) 아래에는 제1 도전성 패턴(610)이 형성되어 있으므로, 그 아래에 위치하는 버퍼층(510)이 노출되지 않는다. 따라서, 버퍼층(510)이나 그 하부에 위치하는 다른 층이 손상되는 것을 방지할 수 있다.
도 12에 도시된 바와 같이, 층간 절연막(520) 위에 제2 도전성 패턴(630)을 형성한다. 제2 도전성 패턴(630)은 접촉 구멍(521)을 통해 제1 도전성 패턴(610)과 연결될 수 있다.
다음으로, 도 13을 참조하여 일 실시예에 의한 표시 장치용 패턴 적층 구조에 대해 설명하면 다음과 같다.
도 13에 도시된 일 실시예에 의한 표시 장치는 도 1에 도시된 일 실시예에 의한 표시 장치용 패턴 적층 구조와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 제1 유기 절연층과 돌출 패턴이 일체형으로 이루어진다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 13은 일 실시예에 의한 표시 장치용 패턴 적층 구조를 나타낸 단면도이다.
앞선 실시예와 마찬가지로, 일 실시예에 의한 표시 장치용 패턴 적층 구조는 기판(110), 기판(110) 위에 위치하는 제1 도전성 패턴(610), 기판(110)과 제1 도전성 패턴(610) 사이에 위치하는 돌출 패턴(500)을 포함한다. 제1 도전성 패턴(610) 위에는 접촉 구멍(521)을 포함하는 층간 절연막(520)이 형성되어 있고, 제2 도전성 패턴(630)은 접촉 구멍(521)을 통해 제1 도전성 패턴(610)과 연결된다.
기판(110)과 돌출 패턴(500) 사이에는 제1 유기 절연층(122)이 더 위치할 수 있다. 제1 유기 절연층(122) 및 돌출 패턴(500)은 일체형으로 이루어질 수 있다. 제1 유기 절연층(122) 및 돌출 패턴(500)은 동일한 물질로 이루어질 수 있으며, 동일한 공정에서 형성될 수 있다. 예를 들면, 제1 유기 절연층(122) 및 돌출 패턴(500)은 폴리이미드 등과 같은 유기 절연 물질로 이루어질 수 있다. 제1 유기 절연층(122)과 돌출 패턴(500)을 동일한 공정에서 형성함으로써, 공정 시간을 줄이고, 비용을 절감할 수 있다.
다음으로, 도 14 내지 도 17을 참조하여 일 실시예에 의한 표시 장치용 패턴 적층 방법에 대해 설명하면 다음과 같다.
도 14 내지 도 17에 도시된 일 실시예에 의한 표시 장치용 패턴 적층 방법은 도 2 내지 도 8에 도시된 일 실시예에 의한 표시 장치용 패턴 적층 방법과 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 포토 마스크를 사용하지 않고 접촉 구멍을 형성한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 14 내지 도 17은 일 실시예에 의한 표시 장치용 패턴 적층 방법을 나타낸 공정 단면도이다.
도 14에 도시된 바와 같이, 기판(110) 위에 돌출 패턴(500), 제1 도전성 패턴(610), 층간 절연막(520), 포토레지스트(550) 등을 형성한다. 포토레지스트(550)의 상부면은 평탄하므로, 돌출 패턴(500)과 중첩하는 포토레지스트(550)의 부분이 돌출 패턴(500)과 중첩하지 않는 포토레지스트(550)의 부분보다 얇다.
앞선 실시예에서는 포토레지스트(550) 위에 포토 마스크를 대응시키고, 노광 공정을 진행하였으며, 본 실시예에서는 포토 마스크를 사용하지 않고, 노광 공정을 진행하지 않는다.
노광 공정을 진행하지 않고 포토레지스트(550)를 현상하여 패터닝하면 도 15에 도시된 바와 같이, 포토레지스트(550)의 두께가 전체적으로 감소한다. 이때, 상대적으로 얇은 두께를 가지는 포토레지스트(550)의 부분은 제거된다. 즉, 돌출 패턴(500)과 중첩하는 포토레지스트(550)의 부분은 제거되고, 돌출 패턴(500)과 중첩하지 않는 포토레지스트(550)의 부분은 남는다. 포토레지스트(550)의 일부를 제거함으로써, 층간 절연막(520)의 일부를 노출시킬 수 있다. 즉, 돌출 패턴(500)과 중첩하는 층간 절연막(520)의 부분이 노출된다.
패터닝된 포토레지스트(550)를 마스크로 이용하여 층간 절연막(520)을 식각하면 도 16에 도시된 바와 같이, 층간 절연막(520)에 접촉 구멍(521)이 형성된다. 즉, 포토레지스트(550)가 제거되어 노출된 층간 절연막(520)의 부분이 식각된다. 접촉 구멍(521)은 제1 도전성 패턴(610)의 중심부 즉, 제1 도전성 패턴(610)의 돌출된 부분 위에 위치한다.
이처럼 본 실시예에서는 포토 마스크를 사용하지 않고 층간 절연막(520)에 접촉 구멍(521)을 형성함으로써, 포토 마스크의 오정렬에 의한 문제점이 발생하는 것을 방지할 수 있다.
기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면까지의 최대 거리는 기판(110)의 상부면으로부터 층간 절연막(520)의 상부면까지의 최대 거리보다 멀 수 있다. 접촉 구멍(521)의 지름 또는 폭은 돌출 패턴(500)의 지름 또는 폭과 실질적으로 동일할 수 있다. 접촉 구멍(521)의 평면 형상은 돌출 패턴(500)의 평면 형상과 실질적으로 동일할 수 있다.
도 17에 도시된 바와 같이, 층간 절연막(520) 위에 제2 도전성 패턴(630)을 형성한다. 제2 도전성 패턴(630)은 접촉 구멍(521)을 통해 제1 도전성 패턴(610)과 연결될 수 있다.
다음으로, 도 18 내지 도 20을 참조하여 일 실시예에 의한 표시 장치용 패턴 적층 방법에 대해 설명하면 다음과 같다.
도 18 내지 도 20에 도시된 일 실시예에 의한 표시 장치용 패턴 적층 방법은 도 14 내지 도 17에 도시된 일 실시예에 의한 표시 장치용 패턴 적층 방법과 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 포토레지스트를 사용하지 않고 접촉 구멍을 형성한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 18 내지 도 20은 일 실시예에 의한 표시 장치용 패턴 적층 방법을 나타낸 공정 단면도이다.
도 18에 도시된 바와 같이, 기판(110) 위에 돌출 패턴(500), 제1 도전성 패턴(610), 층간 절연막(520) 등을 형성한다. 층간 절연막(520)은 유기 절연 물질을 이용하여 형성한다. 층간 절연막(520)의 상부면은 평탄하므로, 돌출 패턴(500)과 중첩하는 층간 절연막(520)의 부분이 돌출 패턴(500)과 중첩하지 않는 층간 절연막(520)의 부분보다 얇다.
앞선 실시예에서는 층간 절연막(520) 위에 포토레지스트를 형성하고, 포토레지스트를 패터닝한 후, 패터닝된 포토레지스트를 마스크로 하여 층간 절연막(520)을 식각하며, 본 실시예에서는 포토레지스트를 사용하지 않는다.
층간 절연막(520)을 현상하거나 식각하면 도 19에 도시된 바와 같이, 층간 절연막(520)의 두께가 전체적으로 감소한다. 이때, 상대적으로 얇은 두께를 가지는 층간 절연막(520)의 부분은 제거된다. 즉, 돌출 패턴(500)과 중첩하는 층간 절연막(520)의 부분은 제거되고, 돌출 패턴(500)과 중첩하지 않는 층간 절연막(520)의 부분은 남는다. 층간 절연막(520)이 제거된 부분이 접촉 구멍(521)이 된다. 접촉 구멍(521)은 제1 도전성 패턴(610)의 중심부 즉, 제1 도전성 패턴(610)의 돌출된 부분 위에 위치한다.
이처럼 본 실시예에서는 포토 마스크를 사용하지 않고 층간 절연막(520)에 접촉 구멍(521)을 형성함으로써, 포토 마스크의 오정렬에 의한 문제점을 해소할 수 있다. 또한, 본 실시예에서는 포토레지스트를 형성하지 않음으로써, 공정 시간을 단축하고, 비용을 절감할 수 있다.
기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면까지의 최대 거리는 기판(110)의 상부면으로부터 층간 절연막(520)의 상부면까지의 최대 거리보다 멀 수 있다. 접촉 구멍(521)의 지름 또는 폭은 돌출 패턴(500)의 지름 또는 폭과 실질적으로 동일할 수 있다. 접촉 구멍(521)의 평면 형상은 돌출 패턴(500)의 평면 형상과 실질적으로 동일할 수 있다.
도 20에 도시된 바와 같이, 층간 절연막(520) 위에 제2 도전성 패턴(630)을 형성한다. 제2 도전성 패턴(630)은 접촉 구멍(521)을 통해 제1 도전성 패턴(610)과 연결될 수 있다.
다음으로, 도 21을 참조하여 일 실시예에 의한 표시 장치용 패턴 적층 구조에 대해 설명하면 다음과 같다.
도 21에 도시된 일 실시예에 의한 표시 장치용 패턴 적층 구조는 도 1에 도시된 일 실시예에 의한 표시 장치용 패턴 적층 구조와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 돌출 패턴의 바로 위에 제1 도전성 패턴이 위치한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 설명한다.
도 21은 일 실시예에 의한 표시 장치용 패턴 적층 구조를 나타낸 단면도이다.
앞선 실시예와 마찬가지로, 일 실시예에 의한 표시 장치용 패턴 적층 구조는 기판(110), 기판(110) 위에 위치하는 제1 도전성 패턴(610), 기판(110)과 제1 도전성 패턴(610) 사이에 위치하는 돌출 패턴(500)을 포함한다. 제1 도전성 패턴(610) 위에는 접촉 구멍(521)을 포함하는 층간 절연막(520)이 형성되어 있고, 제2 도전성 패턴(630)은 접촉 구멍(521)을 통해 제1 도전성 패턴(610)과 연결된다.
앞선 실시예에서는 돌출 패턴(500)과 제1 도전성 패턴(610) 사이에 버퍼층이 위치하고, 본 실시예에서는 돌출 패턴(500)과 제1 도전성 패턴(610) 사이에 버퍼층이 위치하지 않는다. 제1 도전성 패턴(610)은 돌출 패턴(500) 바로 위에 위치하여, 돌출 패턴(500)과 접하고 있다.
돌출 패턴(500)은 무기 절연 물질, 금속 물질, 금속 산화물 등으로 이루어질 수 있다. 돌출 패턴(500)의 단면 형상은 대략 사다리꼴 형상으로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 돌출 패턴(500)의 형상은 다양하게 변경될 수 있다.
접촉 구멍(521)의 지름 또는 폭은 돌출 패턴(500)의 지름 또는 폭과 실질적으로 동일할 수 있다. 접촉 구멍(521)의 평면 형상은 돌출 패턴(500)의 평면 형상과 실질적으로 동일할 수 있다.
돌출 패턴(500)과 제2 배리어층(128) 사이에는 버퍼층(129)이 더 위치할 수 있다. 버퍼층(129)은 산화규소(SiOx), 질화규소(SiNx) 등과 같은 무기 절연 물질로 이루어질 수 있다.
다음으로, 도 22 내지 도 25를 참조하여 일 실시예에 의한 표시 장치용 패턴 적층 방법에 대해 설명하면 다음과 같다.
도 22 내지 도 25는 일 실시예에 의한 표시 장치용 패턴 적층 방법을 나타낸 공정 단면도이다.
도 22에 도시된 바와 같이, 기판(110) 위에 제1 유기 절연층(122), 제1 배리어층(124), 제2 유기 절연층(126), 제2 배리어층(128), 버퍼층(129)을 순차적으로 적층한다. 제1 유기 절연층(122), 제1 배리어층(124), 제2 유기 절연층(126), 제2 배리어층(128), 버퍼층(129) 중 적어도 하나의 층은 생략될 수 있다.
버퍼층(129) 위에 무기 절연 물질, 금속 물질, 금속 산화물 등을 형성하고, 이를 패터닝하여 돌출 패턴(500)을 형성할 수 있다. 돌출 패턴(500)은 제2 배리어층(128)의 상부면으로부터 돌출된 요철 형상을 가진다. 돌출 패턴(500)의 단면 형상은 대략 사다리꼴로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 돌출 패턴(500)의 형상은 다양하게 변경될 수 있다.
돌출 패턴(500) 위에 도전성 물질을 형성하고, 이를 패터닝하여 제1 도전성 패턴(610)을 형성한다. 도전성 물질은 비정질 반도체, 결정질 반도체, 산화물 반도체 등과 같은 반도체 물질, 금속 물질, 금속 산화물 등으로 이루어질 수 있다.
제1 도전성 패턴(610)은 돌출 패턴(500)과 중첩하도록 패터닝하며, 특히 제1 도전성 패턴(610)은 돌출 패턴(500) 상부면의 전체를 덮도록 형성할 수 있다. 돌출 패턴(500)의 형상에 따라 돌출 패턴(500) 위에 위치하는 제1 도전성 패턴(610)은 돌출된 형상을 가질 수 있다. 따라서, 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면의 중심부까지의 거리는 기판(110)의 상부면으로부터 제1 도전성 패턴(610)의 상부면의 가장자리부까지의 거리보다 멀다.
제1 도전성 패턴(610) 및 버퍼층(129) 위에 층간 절연막(520)을 형성한다. 층간 절연막(520)은 제1 도전성 패턴(610) 바로 위에 위치한다. 층간 절연막(520) 위에 포토레지스트(550)를 도포한다. 포토레지스트의 상부면은 평탄하게 형성된다. 따라서, 돌출 패턴(500)과 중첩하는 포토레지스트(550)의 부분은 돌출 패턴(500)과 중첩하지 않는 부분에 비해 상대적으로 얇게 형성된다.
포토레지스트(550) 위에 포토 마스크(700)를 대응시키고, 노광 공정을 진행한다. 포토 마스크(700)는 불투과부(NR) 및 투과부(TR)를 포함하고, 포토 마스크(700)의 투과부(TR)에 대응하는 포토레지스트(550)의 부분이 광에 노출된다.
노광 공정이 진행된 포토레지스트(550)를 현상하여 패터닝하면 도 23에 도시된 바와 같이, 광에 노출된 포토레지스트(550)의 부분은 제거되고, 광에 노출되지 않은 포토레지스트(550)의 부분은 남게 된다.
패터닝된 포토레지스트(550)를 마스크로 이용하여 층간 절연막(520)을 식각하면 도 24에 도시된 바와 같이, 층간 절연막(520)에 접촉 구멍(521)이 형성된다. 접촉 구멍(521)은 제1 도전성 패턴(610)의 상부면의 적어도 일부를 노출시킨다. 접촉 구멍(521)은 제1 도전성 패턴(610)의 중심부 즉, 제1 도전성 패턴(610)의 돌출된 부분 위에 위치하게 된다. 제1 도전성 패턴(610)의 가장자리를 덮고 있는 층간 절연막(520)의 부분은 남게 된다.
도 25에 도시된 바와 같이, 층간 절연막(520) 위에 제2 도전성 패턴(630)을 형성한다. 제2 도전성 패턴(630)은 접촉 구멍(521)을 통해 제1 도전성 패턴(610)과 연결될 수 있다.
본 실시예에서 포토레지스트를 형성하고, 포토 마스크를 이용하여 포토레지스트를 패터닝하며, 패터닝된 포토레지스트를 이용하여 접촉 구멍을 형성하는 공정에 대해 설명하였다. 다만, 본 발명은 이에 한정되지 않으며, 포토 마스크를 사용하지 않고, 노광 공정 없이 포토레지스트를 현상하여 포토레지스트를 패터닝하며, 패터닝된 포토레지스트를 이용하여 접촉 구멍을 형성할 수도 있다. 또한, 포토레지스트를 형성하지 않고, 유기 절연 물질로 이루어진 층간 절연막을 패터닝하여 접촉 구멍을 형성할 수도 있다.
다음으로, 도 26을 참조하여 일 실시예에 의한 표시 장치용 패턴 적층 구조가 적용된 표시 장치에 대해 설명하면 다음과 같다.
도 26은 일 실시예에 의한 표시 장치용 패턴 적층 구조가 적용된 표시 장치를 나타낸 단면도이다.
도 26에 도시된 바와 같이, 표시 장치는 기판(110) 위에 위치하는 돌출 패턴(500), 돌출 패턴(500) 위에 위치하는 반도체(135), 반도체(135)와 연결되어 있는 소스 전극(173) 및 드레인 전극(175), 드레인 전극(175)에 연결되어 있는 제1 전극(191), 제1 전극(191) 위에 위치하는 제2 전극(270), 제1 전극(191)과 제2 전극(270) 사이에 위치하는 유기 발광층(370)을 포함한다.
기판(110)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판이나, 스테인리스 강 등으로 이루어진 금속성 기판일 수 있다. 기판(110)은 플렉서블(flexible)하거나, 스트레처블(stretchable)하거나, 폴더블(foldable)하거나, 벤더블(bendable)하거나, 롤러블(rollable)할 수 있다. 기판(110)이 플렉서블하거나, 스트레처블하거나, 폴더블하거나, 벤더블하거나, 롤러블함으로써, 표시 장치가 플렉서블하거나, 스트레처블하거나, 폴더블하거나, 벤더블하거나, 롤러블할 수 있다.
기판(110)과 돌출 패턴(500) 사이, 돌출 패턴(500)과 반도체(135) 사이에는 각각 버퍼층(120, 121)이 더 위치할 수 있다. 버퍼층(120, 121)은 질화 규소(SiNx)의 단일막 또는 질화 규소(SiNx)와 산화 규소(SiOx)가 적층된 다중막 구조로 이루어질 수 있다. 버퍼층(120)은 경우에 따라 생략될 수 있다.
버퍼층(120) 위에 두 개의 돌출 패턴(500)이 위치할 수 있다. 돌출 패턴(500)은 버퍼층(120)의 상부면으로부터 돌출된 요철 형상을 가진다. 돌출 패턴(500)의 단면 형상은 반원형으로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며, 돌출 패턴(500)의 형상은 다양하게 변경될 수 있다. 예를 들면, 돌출 패턴(500)은 사다리꼴 형상으로 이루어질 수 있다.
돌출 패턴(500)은 폴리이미드 등과 같은 유기 절연 물질로 이루어질 수 있다. 다만, 본 발명은 이에 한정되지 않으며 돌출 패턴(500)은 무기 절연 물질, 금속 물질, 금속 산화물 등으로 이루어질 수 있다.
버퍼층(121) 위에 반도체(135)가 위치한다. 반도체(135)는 다결정 반도체 물질 또는 산화물 반도체 물질로 이루어질 수 있다. 또한, 반도체(135)는 불순물이 도핑되지 않은 채널 영역(131), 채널 영역(131)의 양 옆에 위치하고 불순물이 도핑되어 있는 접촉 도핑 영역(132, 133)을 포함한다. 접촉 도핑 영역(132, 133)은 소스 영역(132)과 드레인 영역(133)을 포함한다. 여기서, 불순물의 종류는 박막 트랜지스터의 종류에 따라 달라진다.
반도체(135)의 소스 영역(132) 및 드레인 영역(133)은 각각 돌출 패턴(500) 위에 위치하고, 돌출 패턴(500)과 중첩한다. 반도체(135)는 돌출 패턴(500) 상부면의 전체를 덮고 있다. 돌출 패턴(500)의 형상에 따라 반도체(135)의 소스 영역(132) 및 드레인 영역(133)도 돌출된 형상을 가진다. 따라서, 기판(110)의 상부면으로부터 반도체(135)의 소스 영역(132)의 상부면의 중심부까지의 거리는 기판(110)의 상부면으로부터 반도체(135)의 소스 영역(132)의 상부면의 가장자리부까지의 거리보다 멀다. 또한, 기판(110)의 상부면으로부터 반도체(135)의 드레인 영역(133)의 상부면의 중심부까지의 거리는 기판(110)의 상부면으로부터 반도체(135)의 드레인 영역(133)의 상부면의 가장자리부까지의 거리보다 멀다.
반도체(135) 및 버퍼층(121) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화 규소(SiNx) 또는 산화 규소(SiOx) 등을 포함하는 무기 절연 물질로 이루어질 수 있다.
게이트 절연막(140) 위에는 게이트 전극(154)이 위치한다. 이때, 게이트 전극(154)은 반도체(135)의 적어도 일부, 특히 채널 영역(131)과 중첩한다. 게이트 전극(154)은 돌출 패턴(500)과 거의 중첩하지 않을 수 있다. 게이트 전극(154)은 두 개의 돌출 패턴(500) 사이의 영역과 중첩할 수 있다.
게이트 전극(154) 및 게이트 절연막(140) 위에는 층간 절연막(160)이 위치한다. 층간 절연막(160)은 무기 절연 물질 또는 유기 절연 물질로 이루어질 수 있다.
게이트 절연막(140) 및 층간 절연막(160)에는 반도체(135)의 적어도 일부와 중첩하는 접촉 구멍(162, 164)이 형성되어 있다. 접촉 구멍(162, 164)은 특히 반도체(135)의 소스 영역(132) 및 드레인 영역(133) 위에 위치하여, 소스 영역(132) 및 드레인 영역(133)의 상부면의 적어도 일부를 노출시킨다. 접촉 구멍(162)은 반도체(135)의 소스 영역(132)의 중심부 즉, 소스 영역(132)의 돌출된 부분 위에 위치할 수 있다. 접촉 구멍(164)은 반도체(135)의 드레인 영역(133)의 중심부 즉, 드레인 영역(133)의 돌출된 부분 위에 위치할 수 있다. 층간 절연막(160)은 소스 영역(132)의 가장자리, 드레인 영역(133)의 가장자리를 덮을 수 있다.
접촉 구멍(162, 164)의 지름 또는 폭은 돌출 패턴(500)의 지름 또는 폭과 실질적으로 동일할 수 있다. 접촉 구멍(162, 164)의 평면 형상은 돌출 패턴(500)의 평면 형상과 실질적으로 동일할 수 있다.
층간 절연막(160) 위에는 소스 전극(173) 및 드레인 전극(175)이 위치한다. 또한, 소스 전극(173) 및 드레인 전극(175)은 각각 접촉 구멍(162, 164)을 통해 반도체(135)의 소스 영역(132) 및 드레인 영역(133)과 연결되어 있다. 소스 전극(173)은 반도체(135)의 소스 영역(132)의 중심부 즉, 소스 영역(132)의 돌출된 부분과 접촉할 수 있다. 드레인 전극(175)은 반도체(135)의 드레인 영역(133)의 중심부 즉, 드레인 영역(133)의 돌출된 부분과 접촉할 수 있다.
이와 같이, 반도체(135), 게이트 전극(154), 소스 전극(173) 및 드레인 전극(175)이 하나의 박막 트랜지스터를 구성한다. 박막 트랜지스터의 구성은 전술한 예에 한정되지 않고, 당해 기술 분야의 전문가가 용이하게 실시할 수 있는 공지된 구성으로 다양하게 변경 가능하다. 유기 발광 표시 장치는 스위칭 트랜지스터 및 구동 트랜지스터를 포함할 수 있으며, 앞서 설명한 박막 트랜지스터는 구동 트랜지스터일 수 있다. 도시는 생략하였으나, 스위칭 박막 트랜지스터가 더 형성될 수 있다.
박막 트랜지스터 및 층간 절연막(160) 위에는 보호막(180)이 위치한다. 보호막(180)은 그 위에 형성될 유기 발광 다이오드(OLED)의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 한다. 또한, 보호막(180)에는 드레인 전극(175)의 적어도 일부와 중첩하는 접촉 구멍(182)이 형성되어 있다.
보호막(180)은 아크릴계 수지(acrylic resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly phenylenes resin), 폴리페닐렌설파이드계 수지(poly phenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene, BCB) 등으로 이루어질 수 있다.
보호막(180) 위에는 제1 전극(191)이 위치한다. 제1 전극(191)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 산화 아연(ZnO), 인듐 산화물(In2O3, Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 제1 전극(191)은 보호막(180)에 형성되어 있는 접촉 구멍(182)을 통해서 박막 트랜지스터의 드레인 전극(175)과 전기적으로 연결되어 유기 발광 다이오드(OLED)의 애노드 전극이 된다.
도시는 생략하였으나, 제1 전극(191)은 투명한 도전 물질을 포함하는 제1 투명 전극과 제2 투명 전극, 제1 투명 전극과 제2 투명 전극 사이에 위치하며 제2 전극(270)과 함께 미세 공진 구조(microcavity)를 형성하기 위한 반투과층을 포함할 수 있다. 즉, 제1 전극(191)은 투명한 도전 물질로 이루어진 층과 반사성 금속으로 이루어진 층을 포함하는 다중층으로 이루어질 수 있다.
보호막(180) 위와 제1 전극(191)의 가장자리부 위에는 화소 정의막(350)이 위치한다. 화소 정의막(350)은 제1 전극(191)을 덮지 않는 화소 개구(351)를 포함한다. 화소 정의막(350)은 폴리아크릴계(polyacrylics) 또는 폴리이미드계(polyimides) 등의 수지 또는 실리카 계열의 무기물 등을 포함할 수 있다.
제1 전극(191) 위에는 유기 발광층(370)이 위치한다. 유기 발광층(370)은 발광층, 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 적어도 하나를 포함할 수 있다.
유기 발광층(370)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층 중 어느 하나로 이루어질 수 있다. 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 서로 다른 화소에 위치하여, 이들의 조합에 의해 컬러 화상이 구현될 수 있다.
또한, 유기 발광층(370)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층이 모두 각각의 화소에 적층된 형태로 이루어질 수도 있다. 이때, 각 화소 별로 적색 필터, 녹색 필터 및 청색 필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 각각의 화소에 형성하고, 각 화소 별로 각각 적색 필터, 녹색 필터 및 청색 필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예를 들면, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
유기 발광층(370) 및 화소 정의막(350) 위에는 제2 전극(270)이 위치한다. 제2 전극(270)은 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 산화 아연(ZnO), 인듐 산화물(In2O3, Indium Oxide) 등의 투명한 도전 물질이나 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미늄(Al), 은(Ag), 마그네슘(Mg), 또는 금(Au) 등의 반사성 금속으로 만들어질 수 있다. 제2 전극(270)은 유기 발광 다이오드(OLED)의 캐소드 전극이 된다. 제1 전극(191), 유기 발광층(370) 및 제2 전극(270)은 유기 발광 다이오드(OLED)를 이룬다.
제2 전극(270) 위에는 유기 발광 다이오드(OLED)를 보호하는 밀봉층(도시하지 않음)이 더 위치할 수 있다. 밀봉층은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
이하에서는, 전술한 돌출 패턴(500)이 유기 발광 표시 장치의 화소에서 구체적으로 어느 부분에 적용되는지를 설명한다. 이를 위해, 일 실시예에 따른 유기 발광 표시 장치의 화소 회로, 동작, 화소 구조와 관련하여 상세하게 설명한다.
도 27은 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 등가 회로도이고, 도 28은 일 실시예에 따른 유기 발광 표시 장치의 한 화소에 인가되는 신호들의 타이밍도이다.
도 27을 참고하면, 유기 발광 표시 장치의 화소(PX)는 여러 신호선들(127, 151, 152, 153, 158, 171, 172)에 연결되어 있는 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 유지 축전기(Cst), 그리고 유기 발광 다이오드(OLED)를 포함한다. 도시되지 않았지만, 유기 발광 표시 장치는 영상이 표시되는 표시 영역(화면에 해당함)을 포함하고, 표시 영역에는 이러한 화소(PX)가 예컨대 행렬로 배열되어 있다.
트랜지스터들(T1-T7)은 구동 트랜지스터(T1) 및 스위칭 트랜지스터(T2)를 포함하고, 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)를 더 포함할 수 있다.
신호선들(127, 151, 152, 153, 158, 171, 172)은 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스 제어선(158), 데이터선(171), 구동 전압선(172) 및 초기화 전압선(127)을 포함할 수 있다. 바이패스 제어선(158)은 전단 스캔선(152)의 일부일 수 있다.
스캔선(151)은 게이트 구동부(도시되지 않음)에 연결되어 스캔 신호(Sn)를 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)에 전달한다. 전단 스캔선(152)은 게이트 구동부에 연결되어 전단 스캔 신호(Sn-1)를 초기화 트랜지스터(T4)에 전달한다. 발광 제어선(153)은 발광 제어부(도시되지 않음)에 연결되어 발광 제어 신호(EM)를 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 전달한다. 바이패스 제어선(158)은 바이패스 신호(BP)를 바이패스 트랜지스터(T7)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 신호(Dm)를 전달하고, 구동 전압선(172)은 구동 전압(ELVDD)을 전달한다. 초기화 전압선(127)은 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달한다.
구동 트랜지스터(T1)는 유지 축전기(Cst)의 제1 유지 전극(E1)과 연결되어 있다. 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLED)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)는 게이트 전극(G2)이 스캔선(151)과 연결되어 있고 소스 전극(S2)이 데이터선(171)과 연결되어 있다. 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있고, 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 스캔선(151)을 통해 전달되는 스캔 신호(Sn)에 따라 스위칭 트랜지스터(T2)가 켜지면, 데이터선(171)을 통해 전달되는 데이터 신호(Dm)가 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달된다.
보상 트랜지스터(T3)는 게이트 전극(G3)이 스캔선(151)과 연결되어 있고, 소스 전극(S3)이 구동 트랜지스터(T1)의 드레인 전극(D1) 및 발광 제어 트랜지스터(T6)의 소스 전극(S6)과 연결되어 있다. 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 유지 축전기(Cst)의 제1 유지 전극(E1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다. 보상 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 켜져서 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 연결, 즉 구동 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 트랜지스터(T4)는 게이트 전극(G4)이 전단 스캔선(152)과 연결되어 있고, 소스 전극(S4)이 초기화 전압선(127)과 연결되어 있다. 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 경유하여 유지 축전기(Cst)의 제1 유지 전극(E1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되어 있다. 초기화 트랜지스터(T4)는 전단 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 켜져서 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달한다. 이에 따라 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압이 초기화된다.
동작 제어 트랜지스터(T5)는 게이트 전극(G5)이 발광 제어선(153)과 연결되어 있고, 소스 전극(S5)이 구동 전압선(172)과 연결되어 있다. 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있다. 발광 제어 트랜지스터(T6)는 게이트 전극(G6)이 발광 제어선(153)과 연결되어 있고, 드레인 전극(D6)이 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다. 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있다. 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 켜지고, 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(OLED)로 전달된다.
바이패스 트랜지스터(T7)는 게이트 전극(G7)이 바이패스 제어선(158)과 연결되어 있고, 소스 전극(S7)이 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드와 연결되어 있고, 드레인 전극(D7)이 초기화 전압선(127) 및 초기화 트랜지스터(T4)의 소스 전극(S4)과 연결되어 있다. 바이패스 제어선(158)이 전단 스캔선(152)에 연결되어 있으므로, 바이패스 신호(BP)는 전단 스캔 신호(Sn-1)와 동일하다. 바이패스 제어선(158)은 전단 스캔선(152)에 연결되지 않고 전단 스캔 신호(Sn-1)와 별개의 신호를 전달할 수도 있다.
유지 축전기(Cst)의 제2 유지 전극(E2)은 구동 전압선(172)과 연결되어 있다. 유기 발광 다이오드(OLED)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
도 27의 실시예에서 화소 회로는 7개의 트랜지스터(T1-T7)와 1개의 축전기(Cst)를 포함하지만 이에 제한되지 않으며, 트랜지스터의 수와 축전기의 수, 그리고 이들의 연결은 다양하게 변경 가능하다.
일 실시예에 따른 유기 발광 표시 장치의 한 화소의 동작에 대해 도 27 및 도 28을 참고하여 설명한다.
초기화 기간 동안 로우 레벨의 전단 스캔 신호(Sn-1)가 전단 스캔선(152)을 통해 화소(PX)로 공급된다.　 그러면, 로우 레벨의 전단 스캔 신호(Sn-1)에 따라서 초기화 트랜지스터(T4)가 켜지고, 초기화 전압선(127)으로부터 초기화 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가되어, 초기화 전압(Vint)에 의해 구동 트랜지스터(T1)가 초기화된다.
이후, 데이터 프로그래밍 기간 동안 스캔선(151)을 통해 로우 레벨의 스캔 신호(Sn)가 화소(PX)로 공급된다.　 그러면, 로우 레벨의 스캔 신호(Sn)에 따라서 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 켜지고, 구동 트랜지스터(T1)는 켜진 보상 트랜지스터(T3)에 의해 다이오드 연결되고 순방향으로 바이어스된다. 그러면, 데이터선(171)을 통해 전달된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Vth)만큼 감소한 보상 전압(Dm+Vth, 여기서 Vth는 음(-)의 값)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 유지 축전기(Cst)의 제1 및 제2 유지 전극들(E1, E2)에는 각각 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 유지 축전기(Cst)에는 제1 및 제2 유지 전극들(E1, E2)의 전압 차에 대응하는 전하가 저장된다.
이후, 발광 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경되어, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 켜진다. 그러면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압과 구동 전압(ELVDD) 간의 전압 차에 따르는 구동 전류(Id)가 발생하고, 구동 전류(Id)는 발광 제어 트랜지스터(T6)를 통해 유기 발광 다이오드(OLED)로 공급된다. 발광 기간 동안 유지 축전기(Cst)에 의해 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)은 "(Dm+Vth)-ELVDD"으로 유지되고, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 소스-게이트 전압(Vgs)에서 문턱 전압(Vth)을 차감한 값의 제곱인 "(Dm-ELVDD)2"에 비례한다. 따라서 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 관계없이 결정되므로, 예컨대 공정 산포로 인해 발생할 수 있는 구동 트랜지스터(T1) 특성의 불균일성을 개선할 수 있다.
바이패스 트랜지스터(T7)는 구동 트랜지스터(T1)의 최소 전류(즉, 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 구동 트랜지스터(T1)가 오프되는 조건에서의 전류)의 일부를 바이패스 전류(Ibp)로서 유기 발광 다이오드 쪽의 전류 경로 외의 다른 전류 경로로 분산시킨다. 이에 따라 블랙 계조를 더욱 정확하게 표시할 수 있고 대비비(contrast ratio)를 향상시킬 수 있다. 도 27에서 바이패스 신호(BP)는 전단 스캔 신호(Sn-1)와 동일하지만, 다를 수도 있다.
도 29는 일 실시예에 따른 유기 발광 표시 장치의 한 화소 영역의 배치도이고, 도 30은 도 29에서 A-A'선을 따라 자른 일 실시예의 단면도이다.
도 29 및 도 30을 참고하면, 일 실시예에 따른 유기 발광 표시 장치는 주로 제1 방향(x)을 따라 연장하며 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM) 및 초기화 전압(Vint)을 각각 전달하는 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 초기화 신호선(127)을 포함한다. 바이패스 신호(BP)는 전단 스캔선(152)을 통해 전달된다. 유기 발광 표시 장치는 주로 제1 방향(x)과 교차하는 제2 방향(y)을 따라 연장하며 데이터 신호(Dm) 및 구동 전압(ELVDD)을 각각 전달하는 데이터선(171) 및 구동 전압선(172)을 포함한다.
유기 발광 표시 장치는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 유지 축전기(Cst) 및 유기 발광 다이오드(OLED)를 포함한다. 유기 발광 다이오드(OLED)는 제1 전극(191), 유기 발광층(370) 및 제2 전극(270)으로 이루어진다. 보상 트랜지스터(T3)와 초기화 트랜지스터(T4)는 누설 전류를 차단하기 위해 듀얼 게이트(dual gate) 구조, 즉 제1 보상 트랜지스터(T3-1)와 제2 보상 트랜지스터(T3-2)가 연결된 구조 및 제1 초기화 트랜지스터(T4-1)와 제2 초기화 트랜지스터(T4-2)가 연결된 구조를 가질 수 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 각각의 채널(channel), 소스 전극 및 드레인 전극은 길게 연장되어 있는 하나의 반도체층(130) 내에 위치한다. 반도체층(130)은 다양한 형상으로 굴곡되어 형성될 수 있다. 반도체층(130)은 폴리실리콘 같은 다결정 반도체 또는 산화물 반도체를 포함할 수 있다.
반도체층(130)은 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널과, 채널의 양측에 위치하며 채널에 도핑된 불순물보다 도핑 농도가 높은 소스 도핑 영역 및 드레인 도핑 영역을 포함한다. 소스 도핑 영역 및 드레인 도핑 영역은 각각 트랜지스터(T1-T7)의 소스 전극 및 드레인 전극에 해당한다. 또한, 반도체층(130)에서 서로 다른 트랜지스터의 소스 전극과 드레인 전극의 사이 영역도 도핑되어 한 트랜지스터의 소스 전극과 다른 트랜지스터의 드레인 전극이 전기적으로 연결될 수 있다.
각각의 트랜지스터(T1-T7)의 채널은 각각의 트랜지스터(T1-T7)의 게이트 전극과 중첩하고, 각각의 트랜지스터(T1-T7)의 소스 전극과 드레인 전극 사이에 위치한다. 각각의 트랜지스터(T1-T7)는 실질적으로 동일한 적층 구조를 가질 수 있다. 따라서 구동 트랜지스터(T1)를 위주로 상세하게 설명하고, 나머지 트랜지스터들(T2-T7)은 간략하게 설명한다.
구동 트랜지스터(T1)는 채널(130a), 게이트 전극(155), 소스 전극(136) 및 드레인 전극(137)을 포함한다. 채널(130a)은 소스 전극(136)과 드레인 전극(137) 사이에서 게이트 전극(155)과 중첩한다. 채널(130a)은 굴곡되어 있고, 이에 따라 제한된 영역에 채널(130a)을 길게 형성할 수 있다. 채널(130a)의 길이가 길어짐에 따라 구동 트랜지스터(T1)의 게이트 전극(155)에 인가되는 게이트 전압(Vg)의 구동 범위(driving range)가 넓어진다. 게이트 전압(Vg)의 구동 범위가 넓으므로 게이트 전압(Vg)의 크기를 변화시켜 유기 발광 다이오드(OLED)에서 방출되는 광의 계조를 보다 세밀하게 제어할 수 있으며, 따라서 유기 발광 표시 장치의 표시 품질을 향상시킬 수 있다. 또한, 채널(130a)이 한 방향으로 연장되지 않고 여러 방향으로 연장되므로, 제조 공정에서 방향성에 따른 영향이 상쇄되어 공정 산포 영향이 줄어들 수 있다. 따라서 공정 산포로 인해 구동 트랜지스터(T1)의 특성이 표시 장치의 영역에 따라 달라짐으로 인해 발생할 수 있는 얼룩 불량(예컨대, 동일한 데이터 신호(Dm)가 인가되더라도 화소에 따라 휘도 차가 발생) 같은 화질 저하를 방지할 수 있다. 이러한 채널(130a)의 형상은 도시된 Ω형에 제한되지 않고, S형, 역S형, M형, W형 등의 형상으로 다양하게 변형될 수 있다.
게이트 전극(155)은 채널(130a)과 중첩한다. 소스 전극(136) 및 드레인 전극(137)은 채널(130a)의 양측에 각각 인접한다. 게이트 전극(155)에는 제1 데이터 연결 부재(71)가 접촉 구멍(61)을 통해 연결되어 있다. 이와 같은 연결을 위해 유지 축전기(Cst)의 제2 유지 전극(E2)에는 제1 데이터 연결 부재(71)가 관통할 수 있는 개구(56)가 형성되어 있다.
스위칭 트랜지스터(T2)의 게이트 전극은 스캔선(151)의 일부일 수 있다. 스위칭 트랜지스터(T2)의 소스 전극에는 데이터선(171)이 접촉 구멍(62)을 통해 연결되어 있다.
보상 트랜지스터(T3)는 서로 인접하는 제1 보상 트랜지스터(T3-1) 및 제2 보상 트랜지스터(T3-2)를 포함한다. 제1 보상 트랜지스터(T3-1)의 게이트 전극은 스캔선(151)의 일부일 수 있다. 제1 보상 트랜지스터(T3-1)의 소스 전극은 발광 제어 트랜지스터(T6)의 소스 전극 및 구동 트랜지스터(T1)의 드레인 전극과 연결되어 있다.
제2 보상 트랜지스터(T3-2)의 소스 전극은 제1 보상 트랜스터(T3-1)의 드레인 전극과 연결되어 있다. 제2 보상 트랜지스터(T3-2)의 게이트 전극은 스캔선(151)의 돌출부일 수 있다. 제2 보상 트랜지스터(T3-2)의 드레인 전극에는 제1 데이터 연결 부재(71)가 접촉 구멍(63)을 통해 연결되어 있다.
초기화 트랜지스터(T4)는 제1 초기화 트랜지스터(T4-1) 및 제2 초기화 트랜지스터(T4-2)를 포함한다. 제1 초기화 트랜지스터(T4-1)의 게이트 전극 및 제2 초기화 트랜지스터(T4-2)의 게이트 전극은 전단 스캔선(152)의 일부일 수 있다. 제1 초기화 트랜지스터(T4-1)의 소스 전극에는 제2 데이터 연결 부재(72)가 접촉 구멍(65)을 통해 연결되어 있다. 제2 초기화 트랜지스터(T4-2)의 드레인 전극에는 제1 데이터 연결 부재(71)가 접촉 구멍(63)을 통해 연결되어 있다. 제1 초기화 트랜지스터(T4-1)의 드레인 전극은 제2 초기화 트랜지스터(T4-2)의 소스 전극과 연결되어 있다. 제2 초기화 트랜지스터(T4-2)의 드레인 전극에는 제1 데이터 연결 부재(71)가 접촉 구멍(63)을 통해 연결되어 있다.
이와 같이, 보상 트랜지스터(T3)로서 제1 및 제2 보상 트랜지스터들(T3-1, T3-2)을 형성하고, 초기화 트랜지스터(T4)로서 제1 및 제2 초기화 트랜지스터들(T4-1, T4-2)을 형성하면, 오프 상태에서 채널의 전자 이동 경로를 차단하여 누설 전류가 발생하는 것을 효과적으로 방지할 수 있다.
동작 제어 트랜지스터(T5)의 게이트 전극은 발광 제어선(153)의 일부일 수 있다. 동작 제어 트랜지스터(T5)의 소스 전극에는 구동 전압선(172)이 접촉 구멍(67)을 통해 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극은 발광 제어선(153)의 일부일 수 있다. 발광 제어 트랜지스터(T6)의 드레인 전극에는 제3 데이터 연결 부재(73)가 접촉 구멍(69)을 통해 연결되어 있다.
바이패스 트랜지스터(T7)의 게이트 전극은 전단 스캔선(152)의 일부일 수 있다. 바이패스 트랜지스터(T7)의 소스 전극에는 제3 데이터 연결 부재(73)가 접촉 구멍(81)을 통해 연결되어 있다. 바이패스 트랜지스터(T7)의 드레인 전극은 제1 초기화 트랜지스터(T4-1)의 소스 전극과 연결되어 있다.
유지 축전기(Cst)는 제2 게이트 절연막(142)을 사이에 두고 중첩하는 제1 유지 전극(E1)과 제2 유지 전극(E2)을 포함한다. 제1 유지 전극(E1)은 구동 트랜지스터(T1)의 게이트 전극(155)에 해당하고, 제2 유지 전극(E2)은 유지선(126)의 확장된 부분일 수 있다. 여기서, 제2 게이트 절연막(142)은 유전체가 되며, 유지 축전기(Cst)에서 축전된 전하와 제1 및 제2 유지 전극들(E1, E2) 사이의 전압에 의해 정전 용량(capacitance)이 결정된다. 게이트 전극(155)을 제1 유지 전극(E1)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 트랜지스터(T1)의 채널(130a)에 의해 좁아진 공간에서 유지 축전기(Cst)를 형성할 수 있는 공간을 확보할 수 있다.
게이트 전극(155)인 제1 유지 전극(E1)에는 제1 데이터 연결 부재(71)의 일단이 접촉 구멍(61) 및 개구(56)를 통해 연결되어 있다. 개구(56)는 제2 유지 전극(E2)에 형성되어 있다. 제1 데이터 연결 부재(71)의 타단은 접촉 구멍(63)을 통해 제2 보상 트랜지스터(T3-2)의 드레인 전극 및 제2 초기화 트랜지스터(T4-2)의 드레인 전극과 연결되어 있다. 따라서 제1 데이터 연결 부재(71)는 구동 트랜지스터(T1)의 게이트 전극(155)을 제2 보상 트랜지스터(T3-2)의 드레인 전극 및 제2 초기화 트랜지스터(T4-2)의 드레인 전극과 연결한다.
제2 유지 전극(E2)에는 구동 전압선(172)이 접촉 구멍(68)을 통해 연결되어 있다. 따라서 유지 축전기(Cst)는 구동 전압선(172)을 통해 제2 유지 전극(E2)에 전달된 구동 전압(ELVDD)과 게이트 전극(155)의 게이트 전압(Vg) 간의 차에 대응하는 전하를 저장한다.
제2 데이터 연결 부재(72)는 접촉 구멍(64)을 통해 초기화 전압선(127)과 연결되어 있다. 제3 데이터 연결 부재(73)에는 화소 전극으로 불리는 제1 전극(191)이 접촉 구멍(81)을 통해 연결되어 있다.
제2 보상 트랜지스터(T3-2)의 게이트 전극 양쪽으로 기생 축전기 제어 패턴(125)이 위치할 수 있다. 화소 내에는 기생 축전기가 존재하는데, 기생 축전기에 인가되는 전압이 변하면 화질 특성이 바뀔 수 있다. 기생 축전기 제어 패턴(125)에는 구동 전압선(172)이 접촉 구멍(66)을 통해 연결되어 있다. 이로 인해, 기생 축전기에 일정한 직류 전압인 구동 전압(ELVDD)을 인가됨으로써 화질 특성이 바뀌는 것을 방지할 수 있다. 기생 축전기 제어 패턴(125)은 도시된 것과 다른 영역에 위치할 수도 있고, 구동 전압(ELVDD) 외의 전압이 인가될 수도 있다.
도 30을 참고하여 일 실시예에 따른 유기 발광 표시 장치의 단면상 구조에 대해 적층 순서에 따라 설명한다. 특별한 언급이 없더라도 도 29를 또한 참고한다.
기판(110) 위에는 접촉 구멍들(61-69)에 각각 대응하는 위치에 돌출 패턴들(500)이 위치한다. 각각의 접촉 구멍(61-69)은 대응하는 돌출 패턴(500)과 중첩한다. 돌출 패턴들(500)은 접촉 구멍들(61-69) 중 일부에 대응하는 위치에만 위치할 수도 있다. 돌출 패턴들(500)은 기판(110)의 상면으로부터 제3 방향(z)으로 돌출된 형상을 갖는다. 돌출 패턴들(500)의 단면은 대략 반원형 또는 대략 반타원형일 수 있다. 돌출 패턴들(500)은 폴리이미드 같은 유기 절연 물질로 이루어질 수 있다. 돌출 패턴들(500)은 무기 절연 물질, 금속 물질, 금속 산화물 등으로 이루어질 수도 있다. 기판(110)은 플라스틱으로 이루어진 플렉서블 기판이거나, 유리, 석영, 세라믹 등으로 이루어진 경성(rigid) 기판일 수 있다.
기판(110) 위에는 돌출 패턴들(500)을 덮는 배리어층(111)이 위치하고, 배리어층(111) 위에는 버퍼층(120)이 위치한다. 배리어층(111)은 반도체의 특성을 열화시키는 불순물이 확산되는 것을 방지하고 수분 등의 침투를 방지하는 역할을 한다. 버퍼층(120)은 반도체층(130)을 형성하는 과정에서 기판(110)으로부터 반도체층(130)으로 확산될 수 있는 불순물을 차단하고 기판(110)이 받는 스트레스를 줄이는 역할을 할 수 있다. 배리어층(111) 및 버퍼층(120)은 산화 규소, 질화 규소 등의 무기 절연 물질을 포함할 수 있다. 기판(110)이 플렉서블 기판인 경우, 기판(110)은 플라스틱층, 배리어층 및 플라스틱층을 포함하는 다층 구조일 수 있다. 기판(110)이 유리 기판 같은 경성 기판인 경우 유기 발광 표시 장치는 배리어층(111)을 포함하지 않을 수 있다.
도시된 실시예와 달리, 돌출 패턴들(500)은 배리어층(111)과 버퍼층(120) 사이에 위치하거나, 버퍼층(120)과 반도체층(130) 사이에 위치할 수 있다.
버퍼층(120) 위에는 트랜지스터들(T1-T7)의 채널, 소스 전극 및 드레인 전극을 포함하는 반도체층(130)이 위치한다.
반도체층(130) 위에는 이를 덮는 제1 게이트 절연막(141)이 위치한다. 제1 게이트 절연막(141) 위에는 트랜지스터들(T1-T7)의 게이트 전극, 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 제1 유지 전극(E1)을 포함하는 제1 게이트 도전체가 위치한다.
제1 게이트 도전체 위에는 이를 덮는 제2 게이트 절연막(142)이 위치한다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)은 질화 규소, 산화 규소 따위로 형성될 수 있다.
제2 게이트 절연막(142) 위에는 유지선(126), 제2 유지 전극(E2) 및 초기화 전압선(127)을 포함하는 제2 게이트 도전체가 위치한다.
제2 게이트 도전체 위에는 이를 덮는 층간 절연막(160)이 위치한다. 층간 절연막(160)은 질화 규소, 산화 규소 따위로 형성될 수 있고, 유기 절연 물질로 형성될 수도 있다. 층간 절연막(160)에는 접촉 구멍들(61-69)이 형성되어 있다.
층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 제1 데이터 연결 부재(71), 제2 데이터 연결 부재(72) 및 제3 데이터 연결 부재(73)를 포함하는 데이터 도전체가 위치한다.
데이터선(171)은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(62)을 통해 스위칭 트랜지스터(T2)의 소스 전극과 연결되어 있다. 구동 전압선(172)은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(67)을 통해 동작 제어 트랜지스터(T5)의 소스 전극에 연결되어 있고, 층간 절연막(160)에 형성된 접촉 구멍(68)을 통해 제2 유지 전극(E2)에 연결되어 있고, 층간 절연막(160)에 형성된 접촉 구멍(66)을 통해 기생 축전기 제어 패턴(125)에 연결되어 있다.
제1 데이터 연결 부재(71)의 일단은 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(61)을 통하여 제1 유지 전극(E1)과 연결되어 있고, 제1 데이터 연결 부재(71)의 타단은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(63)을 통해 제2 보상 트랜지스터(T3-2)의 드레인 전극 및 제2 초기화 트랜지스터(T4-2)의 드레인 전극과 연결되어 있다.
제2 데이터 연결 부재(72)의 일단은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(65)을 통해 제1 초기화 트랜지스터(T4-1)의 소스 전극과 연결되어 있고, 제2 데이터 연결 부재(72)의 타단은 층간 절연막(160)에 형성된 접촉 구멍(64)을 통해 초기화 전압선(127)에 연결되어 있다.
제3 데이터 연결 부재(73)는 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 형성된 접촉 구멍(69)을 통해 발광 제어 트랜지스터(T6)의 드레인 전극과 연결되어 있다.
위와 같이, 데이터선(171), 구동 전압선(172), 제1 데이터 연결 부재(71), 제2 데이터 연결 부재(72) 및 제3 데이터 연결 부재(73)를 포함하는 데이터 도전체는 데이터 도전체는 접촉 구멍들(61-69)을 통해 그 아래에 위치하는 접속 도전체들(즉, 몇몇 트랜지스터(T2, T3-2, T4-1, T4-2, T5, T6)의 소스 전극 또는 드레인 전극, 제1 및 제2 유지 전극(E1, D2), 기생 축전기 제어 패턴(125) 및 초기화 전압선(127))과 연결된다. 접촉 구멍들(61-69) 아래에는 돌출 패턴들(500)이 위치하여 접속 도전체들이 돌출된 형상으로 형성되고, 데이터 도전체와 접속 도전체들의 접촉 면적은 접촉 구멍들(61-69)의 면적보다 넓어질 수 있다. 또한, 접촉 구멍들(61-69)의 면적이 줄어들더라도, 데이터 도전체와 접촉 도전체들의 접촉 면적은 줄어들지 않을 수 있다. 따라서 접촉 구멍들(61-69)의 면적을 줄이면서도 데이터 도전체와 접촉 도전체들 간의 접촉 저항을 낮출 수 있고, 집적도를 향상시킬 수 있다. 또한, 접촉 구멍들(61-69)을 형성하는 공정에서 포토 마스크의 오정렬이 발생하더라도 접촉 구멍들(61-69)의 위치가 돌출 패턴들(500)의 위치에서 벗어나지 않을 수 있어, 접촉 구멍들(61-69)의 위치 변경에 의해 층간 절연막(160) 하부에 위치하는 층들이 손상되는 것을 방지할 수 있다.
데이터 도전체 위에는 이를 덮는 보호막(180)이 위치한다. 평탄화막으로도 불리는 보호막(180)은 유기 절연 물질을 포함할 수 있다.
보호막(180) 위에는 화소 전극인 제1 전극(191)이 위치한다. 제1 전극(191)은 보호막(180)에 형성된 접촉 구멍(81)을 제3 데이터 연결 부재(73)와 연결되어 있다.
보호막(180) 위에는 화소 정의막(350)이 위치한다. 화소 정의막(350)은 제1 전극(191)과 중첩하는 개구(351)를 가진다. 화소 정의막(350)은 유기 절연 물질을 포함할 수 있고, 무기 절연 물질을 포함할 수도 있다. 화소 정의막(350) 위에는 화소 정의막(350)과 동일 재료로 동일 공정에서 형성될 수 있는 스페이서(355)가 위치한다. 스페이서(355)는 유기 발광층(370)의 형성 시 사용하는 미세 금속 마스크(FMM) 같은 마스크를 지지하는 역할을 한다.
제1 전극(191) 위에는 유기 발광층(370)이 위치한다. 유기 발광층(370) 위에는 공통 전극으로 불리는 제2 전극(270)이 위치한다. 제2 전극(270)은 복수의 화소에 걸쳐 위치할 수 있다.
제1 전극(191), 유기 발광층(370) 및 제2 전극(270)은 유기 발광 다이오드(OLED)를 이룬다. 제1 전극(191)은 정공 주입 전극인 애노드일 수 있고, 제2 전극(270)은 전자 주입 전극인 캐소드일 수 있다. 이와 반대로, 제1 전극(191)이 캐소드일 수 있고, 제2 전극(270)이 애노드일 수도 있다. 제1 전극(191) 및 제2 전극(270)으로부터 각각 정공과 전자가 유기 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤이 여기 상태로부터 기저 상태로 떨어질 때 발광하게 된다.
제2 전극(270) 위에는 유기 발광 다이오드(OLED)를 보호하는 봉지층(도시되지 않음)이 위치한다. 봉지층은 제2 전극(270)과 접할 수 있고, 제2 전극(270)과 이격되어 있을 수도 있다. 봉지층은 무기막과 유기막이 적층된 박막 봉지층일 수 있다. 제2 전극(270)과 봉지층 사이에는 캐핑층 및 기능층이 위치할 수 있다.
도 31 내지 도 32는 각각 도 29에서 A-A'선을 따라 자른 단면도이다. 이들 실시예는 전술한 도 30의 실시예와 돌출 패턴들(500)의 위치 및 형상에 있어 차이가 있다.
먼저 도 31을 참고하면, 돌출 패턴들(500)은 배리어층(111)과 버퍼층(120) 사이에 위치한다. 즉, 돌출 패턴들(500)은 배리어층(111)의 상면으로부터 제3 방향(x)으로 돌출된 형상을 갖는다. 돌출 패턴들(500)의 단면은 대략 반원형 또는 대략 반타원형일 수 있지만, 다른 형상일 수도 있다. 돌출 패턴들(500)은 폴리이미드 같은 유기 절연 물질로 이루어질 수 있지만, 무기 절연 물질이나 금속 같은 도전체로 이루어질 수도 있다.
도 32를 참고하면, 돌출 패턴들(500)은 버퍼층(120)과 반도체층(130) 사이에 위치한다. 즉, 돌출 패턴들(500)은 버퍼층(120)의 상면으로부터 제3 방향(x)으로 돌출된 형상을 갖는다. 돌출 패턴들(500)의 단면은 대략 사다리꼴일 수 있지만, 다른 형상일 수도 있다. 돌출 패턴들(500)은 몰리브덴, 티타늄 같은 금속 또는 금속 산화물로 이루어지거나, 산화 규소, 질화 규소 같은 무기 절연 물질로 이루어질 수 있다. 돌출 패턴들(500)은 유기 절연 물질로 이루어질 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판
135: 반도체
173: 소스 전극
175: 드레인 전극
500: 돌출 패턴
520: 층간 절연막
521: 접촉 구멍
550: 포토레지스트
610: 제1 도전성 패턴
630: 제2 도전성 패턴
700: 포토 마스크

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 돌출 패턴,
    상기 돌출 패턴 상부면을 덮고 있는 제1 도전성 패턴,
    상기 제1 도전성 패턴 위에 위치하고, 접촉 구멍을 포함하는 층간 절연막, 그리고
    상기 층간 절연막 위에 위치하고, 상기 접촉 구멍을 통해 상기 제1 도전성 패턴과 연결되어 있는 제2 도전성 패턴을 포함하고,
    상기 접촉 구멍은 상기 돌출 패턴 및 상기 제1 도전성 패턴과 중첩하고,
    상기 제1 도전성 패턴의 상부면의 중앙으로부터 상기 기판의 상부면까지의 거리가 상기 제1 도전성 패턴의 상부면의 측면 가장자리로부터 상기 기판의 상부면까지의 거리보다 큰 표시 장치용 패턴 적층 구조.
  2. 제1항에 있어서,
    상기 층간 절연막은 상기 제1 도전성 패턴 바로 위에 위치하는 표시 장치용 패턴 적층 구조.
  3. 제1항에 있어서,
    상기 기판과 상기 돌출 패턴 사이에 위치하는 제1 유기 절연층 및 제1 배리어층을 더 포함하는 표시 장치용 패턴 적층 구조.
  4. 제3항에 있어서,
    상기 기판과 상기 돌출 패턴 사이에 위치하는 제2 유기 절연층 및 제2 배리어층을 더 포함하는 표시 장치용 패턴 적층 구조.
  5. 제1항에 있어서,
    상기 기판과 상기 돌출 패턴 사이에 위치하는 제1 유기 절연층을 더 포함하고,
    상기 돌출 패턴과 상기 제1 유기 절연층은 일체형으로 이루어지는 표시 장치용 패턴 적층 구조.
  6. 제1항에 있어서,
    상기 돌출 패턴과 상기 제1 도전성 패턴 사이에 위치하는 버퍼층을 더 포함하고,
    상기 돌출 패턴은 유기 절연 물질로 이루어지는 표시 장치용 패턴 적층 구조.
  7. 삭제
  8. 제1항에 있어서,
    상기 돌출 패턴은 무기 절연 물질로 이루어지고, 상기 돌출 패턴은 상기 제1 도전성 패턴과 접하는 표시 장치용 패턴 적층 구조.
  9. 제1항에 있어서,
    상기 돌출 패턴은 금속 물질로 이루어진 표시 장치용 패턴 적층 구조.
  10. 기판 위에 돌출 패턴을 형성하는 단계,
    상기 돌출 패턴 상부면을 덮는 제1 도전성 패턴을 형성하는 단계,
    상기 제1 도전성 패턴 위에 층간 절연막을 형성하는 단계,
    상기 층간 절연막을 패터닝하여 상기 제1 도전성 패턴의 상부면을 노출시키는 접촉 구멍을 형성하는 단계, 그리고
    상기 층간 절연막 위에 상기 접촉 구멍을 통해 상기 제1 도전성 패턴과 연결되는 제2 도전성 패턴을 형성하는 단계를 포함하고,
    상기 접촉 구멍은 상기 돌출 패턴 및 상기 제1 도전성 패턴과 중첩하고,
    상기 제1 도전성 패턴의 상부면의 중앙으로부터 상기 기판의 상부면까지의 거리가 상기 제1 도전성 패턴의 상부면의 측면 가장자리로부터 상기 기판의 상부면까지의 거리보다 큰 표시 장치용 패턴 적층 방법.
  11. 제10항에 있어서,
    상기 층간 절연막을 패터닝하여 상기 제1 도전성 패턴의 상부면을 노출시키는 접촉 구멍을 형성하는 단계에서,
    상기 층간 절연막 위에 포토레지스트를 도포하고, 포토 마스크를 이용하여 노광 및 현상을 진행하여 상기 포토레지스트를 패터닝하고,
    상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 층간 절연막을 식각하여 상기 접촉 구멍을 형성하는 표시 장치용 패턴 적층 방법.
  12. 제10항에 있어서,
    상기 층간 절연막을 패터닝하여 상기 제1 도전성 패턴의 상부면을 노출시키는 접촉 구멍을 형성하는 단계에서,
    상기 층간 절연막 위에 포토레지스트를 도포하고, 상기 포토레지스트를 현상하여 상기 포토레지스트의 두께를 전체적으로 감소시킴으로써, 상기 돌출 패턴과 중첩하는 상기 층간 절연막의 부분을 노출시키고,
    상기 노출된 층간 절연막의 부분을 식각하여 상기 접촉 구멍을 형성하는 표시 장치용 패턴 적층 방법.
  13. 제10항에 있어서,
    상기 층간 절연막은 유기 절연 물질로 이루어지고,
    상기 층간 절연막을 패터닝하여 상기 제1 도전성 패턴의 상부면을 노출시키는 접촉 구멍을 형성하는 단계에서,
    상기 층간 절연막을 현상하거나 식각하여 상기 층간 절연막의 두께를 전체적으로 감소시킴으로써, 상기 접촉 구멍을 형성하는 표시 장치용 패턴 적층 방법.
  14. 제10항에 있어서,
    상기 층간 절연막은 상기 제1 도전성 패턴 바로 위에 위치하는 표시 장치용 패턴 적층 방법.
  15. 제10항에 있어서,
    상기 기판과 상기 돌출 패턴 사이에 위치하는 제1 유기 절연층, 제1 배리어층, 제2 유기 절연층 및 제2 배리어층을 적층하는 단계를 더 포함하는 표시 장치용 패턴 적층 방법.
  16. 제10항에 있어서,
    상기 돌출 패턴과 일체로 이루어진 제1 유기 절연층이 상기 기판 위에 더 형성되어 있는 표시 장치용 패턴 적층 방법.
  17. 제10항에 있어서,
    상기 돌출 패턴과 상기 제1 도전성 패턴 사이에 위치하는 버퍼층을 형성하는 단계를 더 포함하고,
    상기 돌출 패턴은 유기 절연 물질로 이루어지는 표시 장치용 패턴 적층 방법.
  18. 삭제
  19. 제10항에 있어서,
    상기 돌출 패턴은 무기 절연 물질로 이루어지고, 상기 돌출 패턴은 상기 제1 도전성 패턴과 접하는 표시 장치용 패턴 적층 방법.
  20. 제10항에 있어서,
    상기 돌출 패턴은 금속 물질로 이루어진 표시 장치용 패턴 적층 방법.
KR1020180012947A 2017-06-05 2018-02-01 표시 장치용 패턴 적층 구조 및 적층 방법 KR102548296B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/944,832 US10529788B2 (en) 2017-06-05 2018-04-04 Pattern structure for display device and manufacturing method thereof
CN201810562171.1A CN108987414B (zh) 2017-06-05 2018-06-04 用于显示装置的图案结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20170069759 2017-06-05
KR1020170069759 2017-06-05

Publications (2)

Publication Number Publication Date
KR20180133308A KR20180133308A (ko) 2018-12-14
KR102548296B1 true KR102548296B1 (ko) 2023-06-28

Family

ID=64743483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180012947A KR102548296B1 (ko) 2017-06-05 2018-02-01 표시 장치용 패턴 적층 구조 및 적층 방법

Country Status (1)

Country Link
KR (1) KR102548296B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235148A (ja) 2012-05-09 2013-11-21 Japan Display Inc 表示装置
US20140306229A1 (en) * 2011-11-30 2014-10-16 Panasonic Corporation Display panel and method for producing display panel
JP2015041636A (ja) 2013-08-20 2015-03-02 大日本印刷株式会社 有機半導体素子およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI250337B (en) * 1998-02-09 2006-03-01 Seiko Epson Corp An electro-optical apparatus and electronic appliances
JP2004070196A (ja) * 2002-08-09 2004-03-04 Nec Kagoshima Ltd 液晶表示装置用基板及びその製造方法並びに液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140306229A1 (en) * 2011-11-30 2014-10-16 Panasonic Corporation Display panel and method for producing display panel
JP2013235148A (ja) 2012-05-09 2013-11-21 Japan Display Inc 表示装置
JP2015041636A (ja) 2013-08-20 2015-03-02 大日本印刷株式会社 有機半導体素子およびその製造方法

Also Published As

Publication number Publication date
KR20180133308A (ko) 2018-12-14

Similar Documents

Publication Publication Date Title
US10446613B2 (en) Method of manufacturing an organic light emitting diode display having an auxiliary member in contact with an upper surface of an auxiliary electrode
US20230189593A1 (en) Display apparatus
US10529788B2 (en) Pattern structure for display device and manufacturing method thereof
US10418433B2 (en) Display device and method for manufacturing display device
KR102456061B1 (ko) 유기 발광 표시 장치
KR102119159B1 (ko) 유기 발광 표시 장치
US10672844B2 (en) Organic light emitting diode display
KR102614532B1 (ko) 표시 장치 및 그 제조 방법
US9299759B2 (en) Organic light-emitting display device and method of manufacturing the same
US20160211309A1 (en) Organic light-emitting diode display and method of manufacturing the same
KR20180098447A (ko) 유기 발광 표시 장치
US9911802B2 (en) Display device and method for manufacturing the same
KR102268493B1 (ko) 유기발광다이오드 표시장치 및 이의 제조방법
US11081538B2 (en) Organic light emitting diode display device having a circuit structure buried in a substrate thereof
KR20180121757A (ko) 유기발광 표시장치 및 그 제조방법
US10868093B2 (en) Light emitting diode display
KR102548296B1 (ko) 표시 장치용 패턴 적층 구조 및 적층 방법
KR102598743B1 (ko) 유기발광 표시장치 및 그 제조방법
KR100625996B1 (ko) 전계 발광 디스플레이 장치
CN115988916A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right