CN115763566A - 薄膜晶体管和包括该薄膜晶体管的显示设备 - Google Patents

薄膜晶体管和包括该薄膜晶体管的显示设备 Download PDF

Info

Publication number
CN115763566A
CN115763566A CN202211071760.2A CN202211071760A CN115763566A CN 115763566 A CN115763566 A CN 115763566A CN 202211071760 A CN202211071760 A CN 202211071760A CN 115763566 A CN115763566 A CN 115763566A
Authority
CN
China
Prior art keywords
thin film
film transistor
gate
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211071760.2A
Other languages
English (en)
Inventor
金省求
金大焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020220000011A external-priority patent/KR20230034850A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115763566A publication Critical patent/CN115763566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种薄膜晶体管及包括该薄膜晶体管的显示设备，其中薄膜晶体管包括基板、在基板上的遮光层、在遮光层上的缓冲层、在缓冲层上的有源层、在有源层上的栅极绝缘层以及在栅极绝缘层上的栅极，其中在栅极中设置有栅极开口并且通过去除栅极一部分而形成栅极开口。

Description

薄膜晶体管和包括该薄膜晶体管的显示设备
相关申请的交叉引用
本申请要求于2021年9月3日提交的第10-2021-0117834号韩国专利申请和2022年1月1日提交的第10-2022-0000011号韩国专利申请的权益，通过引用将其并入本文，如同在本文中完整阐述。
技术领域
本公开涉及一种薄膜晶体管和包括该薄膜晶体管的显示设备。
背景技术
由于可以在玻璃基板或塑料基板上制造薄膜晶体管，因此薄膜晶体管被广泛用作显示设备(例如液晶显示设备或有机发光显示设备)的开关装置或驱动装置。
根据构成有源材料的材料，薄膜晶体管可以分为使用非晶硅的有源层的非晶硅薄膜晶体管、使用多晶硅作为有源层的多晶硅薄膜晶体管和使用氧化物半导体作为有源层的氧化物半导体薄膜晶体管。
在这种情况下，由于氧化物半导体薄膜晶体管TFT具有高迁移率并且可以根据氧的含量具有大的电阻变化，因此氧化物半导体薄膜晶体管TFT有利于获得所需的物理特性。此外，由于构成有源层的氧化物在氧化物半导体薄膜晶体管的制造过程中在较低温度下变成薄膜，因此制造成本低。由于氧化物的特性，氧化物半导体是透明的，从而有利于透明显示设备的实现。
当外部光可能被引入薄膜晶体管的下侧方向的后表面，然后在栅极或金属线上反射时，氧化物半导体可能劣化，从而可能导致与薄膜晶体管的光学可靠性相关的问题。
因此，由于外部光可能导致薄膜晶体管的可靠性劣化，因此在装置可靠性方面需要能够最大限度地阻挡外部光的方法。
发明内容
本公开的发明人认识到上述问题并且进行了各种实验以保护薄膜晶体管免受外部光源影响。基于各种实验的结果，提出了一种能够提高光学可靠性的新型薄膜晶体管及包括该薄膜晶体管的显示设备。
鉴于上述问题做出了本公开，本公开的目的是提供一种具有对外部光的提高的光学可靠性的薄膜晶体管及包括该薄膜晶体管的显示设备。
根据本公开的一个方面，可以通过提供一种薄膜晶体管来实现上述目的和其他目的，该薄膜晶体管包括基板、基板上的遮光层、遮光层上的缓冲层、缓冲层上的有源层、有源层上的栅极绝缘层以及栅极绝缘层上的栅极，其中，栅极包括设置在栅极内的第一栅极开口。
附图说明
通过以下结合附图的详细描述将更清楚地理解本公开的上述目的和其他目的、特征以及其他优点，在附图中：
图1是示出根据本公开的实施例的薄膜晶体管的平面图；
图2A是沿图1的线I-I’的剖视图，图2B是沿图1的线II-II’的剖视图；
图3A是根据本公开的实施例的薄膜晶体管的外部光流入测试的模拟结构，图3B是根据本公开的实施例的薄膜晶体管的外部光流入模拟结果，图3C是根据比较例的薄膜晶体管的外部光流入模拟结果；
图4A是本公开的另一实施例的薄膜晶体管的外部光流入测试的模拟结构，图4B是根据本公开的另一实施例的薄膜晶体管的外部光流入模拟结果；
图5示出根据遮光层的厚度和阈值电压的NBTIS(Negative Bias TemperatureIllumination Stress：负偏压温度光照应力)和NBTS(Negative Bias TemperatureStress：负偏压温度应力)结果；
图6示出在根据本公开的遮光层厚度改变时NBTIS随时间的变化的示意图；
图7是根据本公开的另一实施例的显示设备的示意图；
图8示出根据本公开的一个实施例的有机发光显示设备中的子像素和透射区域的布置结构；
图9是示出根据本公开的一个实施例的子像素和透射区域的布置结构的示例图；
图10是一个像素P的电路图；
图11是图10的像素P的平面图；
图12是沿图11的线III-III’的剖视图；
图13是沿图12的线IV-IV’的剖视图；
图14是根据本公开的另一实施例的显示设备的任一像素的电路图；
图15是根据本公开的另一实施例的显示设备的任一像素的电路图。
具体实施方式
本公开的优点和特征及其实现方法将通过以下结合附图描述的实施例阐明。然而，本公开可以以不同的形式实施并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并将本公开的范围充分传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
在用于描述本公开的实施例的附图中公开的形状、尺寸、比率、角度和数量仅是示例，因此，本公开不限于所示出的细节。相同的附图标记始终指代相同的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊本公开的要点时，将省略该详细描述。
当使用本说明书中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅”，否则也可以添加另一部件。除非有相反说明，否则单数形式的术语可以包括复数形式。
在解释元件时，尽管没有对误差区域的明确描述，元件也被解释为包括该误差区域。
在描述位置关系时，例如，当位置顺序被描述为“在～上”、“在～上方”、“在～下”、“在～下方”和“靠近”时，除非使用了“刚好”或“直接”，否则可以包括它们之间没有接触的情况。
如果提及第一元件位于第二元件“上”，这并不意味着在图中第一元件实质上位于第二元件之上。根据对象的朝向，可以改变有关对象的上部和下部。因此，在附图中或实际配置中，第一元件位于第二元件“上”的情况包括第一元件位于第二元件“下”的情况以及第一元件位于第二元件“上方”的情况。
在描述时间关系时，例如，当时间顺序被描述为例如“在～之后”、“随后”、“接下来”和“在～之前”时，除非使用了“刚好”、或“直接”，否则可以包括不连续的情况。
应理解，尽管术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不偏离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
应理解，术语“至少一个”包括与任何一项相关的所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”可以包括选自第一元件、第二元件和第三元件中的两个或更多个元件的所有组合以及第一元件、第二元件和第三元件中的每个元件。
如本领域技术人员能够充分理解的，本公开的各个实施例的特征可以部分地或整体地彼此耦合或组合，并且可以以各种方式彼此互操作并且在技术上驱动。本公开的实施例可以彼此独立地实施，或者可以以相互依赖关系一起实施。
在附图中，相同或相似的元件由相同的附图标记指代，即使它们被描绘在不同的附图中。
在本公开的实施例中，为了便于说明，源极和漏极被相互区分。然而，源极和漏极可以互换使用。因此，源极可以是漏极，漏极可以是源极。此外，本公开的任一实施例中的源极可以是本公开的另一实施例中的漏极，而本公开的任一实施例中的漏极也可以是本公开的另一实施例中的源极。
在本公开的一个或多个实施例中，为了便于说明，将源极区域与源极进行区分，将漏极区域与漏极进行区分。然而，本公开的实施例不限于这种结构。例如，源极区域可以是源极，漏极区域可以是漏极。此外，源极区域可以是漏极，而漏极区域可以是源极。
图1是根据本公开的实施例的薄膜晶体管的平面图，图2A是沿图1的线I-I’的剖视图，图2B是沿图1的线II-II’的剖视图。
参照图1、图2A和图2B，根据本公开的实施例的薄膜晶体管100设置在基底基板110上，并且根据本公开的实施例的薄膜晶体管100可以包括基底基板110上的遮光层111、遮光层111上的缓冲层120、缓冲层120上的有源层130、有源层130上的栅极绝缘膜140、栅极绝缘膜140上的栅极150以及栅极150上的层间绝缘膜160。
基底基板110可以由玻璃或塑料形成。如果对于基底基板110使用塑料，则可以使用具有柔性的透明塑料，例如聚酰亚胺。如果基底基板110由聚酰亚胺形成，考虑到基底基板110上的高温沉积工艺，可以使用能够耐受高温的耐热聚酰亚胺。
可以在基底基板110上设置遮光层111。遮光层111可以由具有光阻挡特性或光反射特性的材料形成。遮光层111阻挡从外部入射的外部光，从而保护有源层130。遮光层111不设置在基底基板110的整个表面上，而仅设置在与薄膜晶体管100重叠的至少一部分上。例如，在图1的示例中，遮光层111沿着与栅极150的延伸方向垂直的方向延伸。遮光层111设置在有源层130和缓冲层120下方，并且仅与栅极150的一部分重叠，这将在下面更详细地阐述。
缓冲层120可以设置在基底基板110和遮光层111上。缓冲层120可以包括硅氧化物、硅氮化物和金属类氧化物中的至少一种。缓冲层120保护有源层130。此外，由于缓冲层120，基底基板110的设置有遮光层111的上表面可以是均匀的。可以在缓冲层120上设置包括稍后将描述的有源层130的薄膜晶体管100的其他部件。
有源层130设置在缓冲层120上。
根据本公开的一个实施例，有源层130可以包括镓类氧化物半导体材料。有源层130可以包括IGZO(InGaZnO)类氧化物半导体、GZO(GaZnO)类氧化物半导体、IGO(InGaO)类氧化物半导体、IGZTO(InGaZnSnO)类氧化物半导体、GZTO(GaZnSnO)类氧化物半导体、IZO(InZnO)类氧化物半导体、ITZO(InSnZnO)类氧化物半导体、FIZO(FeInZnO)类氧化物半导体、ZnO类氧化物半导体和SIZO(SiInZnO)类氧化物半导体中的至少一种。
根据本公开的实施例，有源层130包括沟道部130n、第一连接部130a以及第二连接部130b。第一连接部130a与沟道部130n的一侧接触，第二连接部130b与沟道部130n的另一侧接触。
第一连接部130a和第二连接部130b可以通过有源层130的选择性导体化(selective conduction)而形成。第一连接部130a和第二连接部130b也被称为导体部。根据本公开的实施例，有源层130的第一连接部130a成为源极区域，第二连接部130b成为漏极区域。然而，本公开的实施例不限于此，第一连接部130a可以是漏极区域，第二连接部130b可以是源极区域。
栅极绝缘膜140设置在有源层130上。栅极绝缘膜140可以设置为覆盖有源层130和缓冲层120。栅极绝缘膜140可以包括硅氧化物、硅氮化物和金属类氧化物中的至少一种。栅极绝缘膜140可以具有单层结构或多层结构。
栅极150设置在栅极绝缘膜140上。栅极150与有源层130的沟道部130n重叠。
栅极150可以包括铝类金属材料(例如铝Al或铝合金)、银类金属材料(例如银Ag或银合金)、铜类金属材料(例如铜Cu或铜合金)、钼类金属材料(例如钼Mo或钼合金)、铬Cr、钽Ta、钕Nd和钛Ti中的至少一种。栅极150可以具有包括物理特性不同的至少两个导电层的多层结构。
层间绝缘膜160可以设置在栅极150上，并且可以覆盖栅极绝缘膜140。第一接触孔CH1可以形成为穿过栅极绝缘膜140和栅极绝缘膜140上的层间绝缘膜160的一部分。类似地，如图2A所示，第二接触孔CH2可以形成为穿过栅极绝缘膜140和层间绝缘膜160的其他部分，而第三接触孔CH3可以形成为穿过栅极绝缘膜140、层间绝缘膜160和缓冲层120。
层间绝缘膜160可以包括硅氧化物膜SiOx或硅氮化物膜SiNx，并且层间绝缘膜160可以保护薄膜晶体管。为了使有源层130与第一电极171/第二电极172之间进行接触，可以去除与接触孔CH1和CH2对应的层间绝缘膜160的一部分。
根据本公开的实施例的薄膜晶体管100可以包括设置在层间绝缘膜160上的第一电极171和第二电极172。例如，第一电极171可以通过第一接触孔CH1与第一连接部103a接触，第二电极172可以通过第二接触孔CH2与第二连接部130b接触。第一电极171可以用作源极，第二电极172可以用作漏极。然而，本公开的实施例不限于此。例如，第一电极171可以用作漏极，第二电极172可以用作源极。另外，第一连接部130a和第二连接部130b分别用作源极和漏极，并且第一电极171和第二电极172可以用作装置之间的连接电极。
第一电极171和第二电极172可以分别通过接触孔CH1和CH2连接到有源层130。具体地，第一电极171可以通过第一接触孔CH1与第一连接部130a接触。第二电极172可以与第一电极171间隔开并且可以通过第二接触孔CH2与第二连接部130b接触。此外，第二电极172可以通过第三接触孔CH3与遮光层111接触。
参照图2B，根据本公开的实施例的薄膜晶体管100的栅极150可以包括栅极开口150a。栅极开口150a可以在第一方向(X方向)上与遮光层111的至少一部分重叠，并且可以以去除栅极150的倾斜部或台阶部的形式设置栅极开口150a。当栅极150的倾斜部或台阶部未被去除时，倾斜部或台阶部可以用作外部光源的主反射路径，使得外部光源被引入薄膜晶体管100中，从而降低薄膜晶体管100的电特性。
因此，栅极开口150a设置在栅极150的倾斜部或台阶部处，并且被层间绝缘膜160填充。
参照图1和图2B，栅极开口150a的一部分与遮光层111的端部重叠，并且栅极开口150a的另一部分可以不与遮光层111重叠。此外，栅极开口150a可以不与有源层130重叠。
栅极150在第一方向(例如水平方向)上延伸，有源层130和遮光层111在第二方向(例如与第一方向垂直的垂直方向)上延伸。在这种情况下，栅极开口150a可以在第二方向上延伸。栅极150的靠近形成有栅极开口150a的区域的部分的宽度可以大于栅极150的其它部分的宽度。例如，栅极150的设置有栅极开口150a处的宽度大于栅极150的远离栅极开口150a的另一部分。
栅极开口150a可以分别设置在遮光层111的一侧和另一侧，例如，遮光层111的左侧和右侧。此外，栅极开口150a可以分别设置在有源层130的一侧和另一侧，例如有源层130的左侧和右侧。这样，在每个薄膜晶体管的栅极150中，可以在有源层130和/或遮光层111的相对的两侧上设置两个栅极开口150a。
栅极开口150a可以不与用于对有源层130与第一电极171和第二电极172之间进行连接的接触孔CH1和CH2重叠。此外，栅极开口150a可以不与第一电极171和第二电极172重叠。此外，栅极开口150a可以不与用于将遮光层111与第二电极172彼此连接的接触孔CH3重叠。
当在图2B的截面结构中未形成栅极开口150a时，可以提供对于从外部(例如，薄膜晶体管100的下侧或侧面)引入到薄膜晶体管100的光源的反射路径。
相反，栅极开口150a可以引导外部光源的路径，使得从薄膜晶体管100的外部引入的光源不在有源层130上反射或在薄膜反射晶体管100内部反射，而是透射通过有源层130或薄膜反射晶体管100。当根据本公开的一个实施例的薄膜晶体管被配置为包括栅极开口150a时，可以最小化对于外部光源的内部反射路径。因此，可以防止薄膜晶体管的电特性因向引入薄膜晶体管内部的外部光源的暴露时间而劣化。例如，当薄膜晶体管的有源层连续地暴露于外部光源时，阈值电压可能会偏移，而使薄膜晶体管的电特性劣化。
图3A是根据本公开的实施例的薄膜晶体管的外部光流入测试的模拟结构，图3B是根据本公开的实施例的薄膜晶体管的外部光流入模拟结果，图3C是根据比较例的薄膜晶体管的外部光流入模拟结果。
参照图3A，根据本公开的实施例的薄膜晶体管的外部光流入测试的模拟结构是基底基板110、遮光层111、缓冲层120、有源层130、栅极绝缘膜140、栅极150以及层间绝缘膜160依次被堆叠的结构。
在图3A中，“区域A”表示与有源层130重叠的区域，由“B”表示的部分表示与上述的栅极开口150a对应的部分。另外，图3A的模拟结构仅示出了与图2B的截面结构中基于X轴方向的左侧一半对应的结构。
图3B和图3C示出了在图3A的模拟结构中从薄膜晶体管的下部朝向薄膜晶体管设置多个光源时的光源的路径。图3B是根据本公开的实施例的结构，该结构包括在由“B”表示的与栅极开口150a对应的部分中的栅极开口150a，图3C是根据比较例的结构，其中在由“B”表示的部分中未形成栅极开口150a。
参照图3B，从下部入射的外部光源经由栅极开口150a大量出射到外部，并且外部光源几乎不流入设置有有源层130的区域A中。有可能被引入设置有源层130的区域A的光的大部分通过栅极开口150a出射到外部。
参照图3C，当未形成栅极开口150a时，对于从下部入射的外部光源，在栅极150倾斜的部分B处设置反射路径，由此外部光源可以被反射并被引入薄膜晶体管100的内部。栅极150和遮光层111分别设置在部分B和区域A的上侧和下侧，使得内部反射的外部光源可以到达有源层130。
图4A是根据本公开的另一实施例的薄膜晶体管的外部光流入测试的模拟结构，图4B是根据本公开的另一实施例的薄膜晶体管的外部光流入模拟结果。
如图4A所示的根据本公开的另一实施例的薄膜晶体管的外部光流入测试的模拟结构仅示出了与图2A的截面结构中的基于X轴方向的左侧一半对应的结构。在图4A中，“区域B”表示有源层130与栅极150重叠的区域。
参照图4B，当在外部光源被引入的路径中未形成栅极150时，从下部入射的外部光源对有源层130没有任何影响。
参照图1、图2A、图2B、图3B和图4B，沿平行于栅极150的方向流入的外部光源可能是从外部入射的外部光源影响薄膜晶体管100的电特性的主要因素。如果栅极150与遮光层111的至少一部分重叠，并且在栅极150中形成倾斜的表面，则外部光源在栅极的倾斜表面B上被反射，从而外部光源可能被引入有源层的内部。
图5示出了根据遮光层的厚度和阈值电压而变化的NBTIS和NBTS的结果。在图5中，实线示出NBTS的结果，虚线示出NBTIS的结果。在本公开中，当栅极150设置在遮光层111上方并且栅极150被配置为与遮光层111重叠时，栅极150的倾斜的部分可以随着遮光层111的厚度的增加而增加。
参照图5，如果没有光源照射，则阈值电压基本上没有变化。相反，如果光源被照射，则基于栅极150的外部光源反射路径和外部光源流入随着遮光层的厚度的增加而增加，因此薄膜晶体管的电特性可能劣化。
图6示出在根据本公开的遮光层的厚度改变时NBTIS随时间的变化。在图6中，由矩形表示的数据制备与‘MoTi 30nm’和‘Cu 50nm’对应的遮光层的厚度，由三角形表示的数据制备与‘MoTi 30nm’和‘Cu 200nm’对应的遮光层的厚度，由圆形表示的数据制备与‘MoTi30nm’和‘Cu 600nm’对应的遮光层的厚度。
参照图6，无论遮光层的厚度如何，在进行NBTIS后，阈值电压随着时间的流逝直至4000秒而线性降低。特别地，随着遮光层的厚度增加得越多，阈值电压降低得更多。
图7是根据本公开的另一实施例的显示设备的示意图。
如图7所示，根据本公开的另一实施例的显示设备500包括显示面板310、栅极驱动器320、数据驱动器330和控制器340。
栅极线GL和数据线DL设置在显示面板310上，像素P设置在栅极线GL与数据线DL的各个交叉区域中。通过驱动像素P来显示图像。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部系统(未示出)供应的信号来输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。此外，控制器340对从外部系统输入的输入视频数据进行采样并将采样的输入视频数据重新排列，并且将重新排列的数字视频数据RGB供应到数据驱动器330。
栅极控制信号GCS包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、起始信号Vst和栅极时钟GCLK。此外，用于控制移位寄存器的控制信号可以被包括在栅极控制信号GCS中。
数据控制信号DCS包括源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE和极性控制信号POL。
数据驱动器330向显示面板310的数据线DL供应数据电压。具体地，数据驱动器330将从控制器340输入的视频数据RGB转换为模拟数据电压并向数据线DL供应数据电压。
栅极驱动器320可以包括移位寄存器350。
移位寄存器350在一帧期间通过使用从控制器340发送的起始信号和栅极时钟依次向栅极线GL供应栅极脉冲。这里，一帧是指通过显示面板310输出一个图像的时段。栅极脉冲具有能够导通设置在像素P中的开关装置(薄膜晶体管)的导通电压。
此外，在一帧中不供应栅极脉冲的剩余时段，移位寄存器350将能够关断开关装置的栅极截止信号供应到栅极线GL。以下，将栅极脉冲和栅极截止信号统称为扫描信号SS或Scan。
根据本公开的实施例，栅极驱动器320可以安装在基底基板110上。如上所述，栅极驱动器320直接安装在基底基板110上的结构被称为面板内栅极GIP结构。
图8示出了根据本公开的一个实施例的有机发光显示设备中的子像素和透射区域的布置结构，图9是示出了根据本公开的一个实施例的子像素和透射区域的布置结构的示例图。
参照图8，一个像素P包括在其中形成“k”个子像素SP(SP：子像素，SP_1、SP_2、...、SP_k)以表现不同颜色的子像素区域SPA以及透射区域(透明区域)TA。在此，表示一个像素P中包含的子像素的数量的“k”可以是“3”或“4”，或者可以是“2”，或者是5以上的整数。
此外，在图8和图9中，一个像素P包括透射区域TA，然而不限于此。例如，根据本公开的有机发光显示设备可以不包括透射区域TA。
参照图8，在一个像素P中，子像素SP_1、...、SP_k可以沿第一方向彼此相邻设置。参照图8，透射区域TA可以设置为沿第二方向与子像素区域SPA相邻。即，透射区域TA可以设置为沿第二方向与子像素SP_1、...、SP_k相邻。
如上所述，由于每个单位像素P包括透射区域TA，所以它可以具有透明结构。由于包括透射区域TA的像素P的结构，因此根据本公开的有机发光显示设备100可以透射外部光。因此，根据本公开的有机发光显示设备100可以是透明有机发光显示设备。
图9是示出根据本公开的一个实施例的子像素和透射区域的结构的图。参照图9，在基于4个子像素的像素布置结构的情况下，多个像素P1、P2、P3和P4中的每一个可以包括与红色R、绿色G、蓝色B和白色W对应的所有子像素。而且，每个像素的子像素可以具有以预定顺序布置红色R、绿色G、蓝色B和白色W的颜色布置。另外，由多个子像素限定的区域可以被定义为发光区域，并且每个像素可以包括与子像素的布置结构对应的透射区域。
此外，第一像素Pl的子像素可以沿着第一方向按照红色R、绿色G、蓝色B和白色W的顺序依次布置，并且第二像素P2、第三像素P3和第四像素P4中的每一个中的子像素可以按照与上述相同的方式布置。第一像素P1、第二像素P2、第三像素P3和第四像素P4中的每一个可以包括与各个子像素对应的透射区域TA_1、TA_2、TA_3和TA_4。
图10是一个像素P的电路图，图11是图10的像素P的平面图，图12是沿图11的线III-III’的剖视图，图13是沿图11的线IV-IV’的剖视图。
图10的电路图是包括有机发光二极管OLED的显示设备的像素P的等效电路图。像素P包括显示装置710以及用于驱动显示装置710的像素驱动器PDC。
根据本公开的另一实施例，显示设备包括像素驱动器PDC和显示装置710。像素驱动器PDC包括第一薄膜晶体管TR1和第二薄膜晶体管TR2。第一薄膜晶体管TR1可以包括上述的薄膜晶体管100。
根据本公开的另一实施例，第一薄膜晶体管TR1是驱动晶体管，第二薄膜晶体管TR2是开关晶体管。
第二薄膜晶体管TR2连接到栅极线GL和数据线DL，并且通过经由栅极线GL供应的扫描信号SS导通或截止。
数据线DL向像素驱动器PDC提供数据电压Vdata，并且第二薄膜晶体管TR2控制数据电压Vdata的施加。
驱动电源线PL向显示装置710提供驱动电压Vdd，并且第一薄膜晶体管TR1控制驱动电压Vdd。驱动电压Vdd是用于驱动与显示装置710对应的有机发光二极管OLED的像素驱动电压。
当第二薄膜晶体管TR2通过从栅极驱动器经由栅极线GL施加的扫描信号SS导通时，通过数据线DL供应的数据电压Vdata被供应到与显示装置710连接的第一薄膜晶体管TR1的栅极。数据电压Vdata被充电到形成在第一薄膜晶体管TR1的栅极与第一薄膜晶体管TR1的源极之间的存储电容器C1。
通过数据电压Vdata来控制通过第一薄膜晶体管TR1供应到与显示装置710对应的有机发光二极管OLED的电流量，从而可以控制从显示装置710发射的光的灰度。
参照图11和图12，第一薄膜晶体管TR1和第二薄膜晶体管TR2设置在基底基板110上。参照图11，根据本公开的一个实施例的显示设备是包括透射区域TA和发光区域EA的透明显示设备。因此，透明显示设备可以增加将透射区域TA中的外部光源引入发光区域EA中的路径。
然而，根据本公开的实施例的薄膜晶体管包括图1至图6所示的栅极开口150a，从而减少了由外部光源的反射所引起的问题。基底基板110可以由玻璃或塑料制成。例如，基底基板110可以由具有柔性的塑料(例如聚酰亚胺PI)形成。
然后，遮光层111和211设置在基底基板110上。遮光层111和211阻挡从外部入射的外部光，从而保护有源层130。
缓冲层120设置在遮光层111和211上。缓冲层120由绝缘材料制成并且被配置为保护有源层130免受从外部引入的湿气或氧气的影响。
第一薄膜晶体管TR1的有源层A1和第二薄膜晶体管TR2的有源层A2设置在缓冲层120上。例如，有源层A1和A2可以包括氧化物半导体材料。有源层A1和A2可以由氧化物半导体材料的氧化物半导体层形成。
栅极绝缘膜140设置在有源层A1和A2上。
第一薄膜晶体管TR1的第一栅极G1和第二薄膜晶体管TR2的第二栅极G2设置在栅极绝缘膜140上。第二栅极G2设置在与第一栅极G1相同的层上。这里，第一栅极G1和第二栅极G2可以在结构上与上述的栅极150相同。
此外，栅极线GL可以设置在栅极绝缘膜140上。第二薄膜晶体管TR2的栅极G2可以从栅极线GL延伸。然而，本公开的实施例不限于此，栅极线GL的一部分可以是第二薄膜晶体管TR2的栅极G2。
存储电容器C1的第一电容器电极C11设置在栅极绝缘膜140上。第一电容器电极C11可以连接到第一薄膜晶体管TR1的第一栅极G1。第一电容器电极C11可以集成到第一薄膜晶体管TR1的第一栅极G1中成为一体。
层间绝缘膜160设置在第一薄膜晶体管TR1的第一栅极G1、第二薄膜晶体管TR2的第二栅极G2、栅极线GL和第一电容器电极C11上。层间绝缘膜160可以由有机或无机绝缘材料制成。
第一薄膜晶体管TR1的源极S1和漏极D1设置在层间绝缘膜160上。第一薄膜晶体管TR1的源极S1可以被称为第一电极171，并且第一薄膜晶体管TR1的漏极D1可以被称为第二电极172。
此外，第二薄膜晶体管TR2的源极S2和漏极D2设置在层间绝缘膜160上。数据线DL、驱动电源线PL和存储电容器C1的第二电容器电极C12可以设置在层间绝缘膜160上。
驱动电源线PL的一部分可以延伸并且可以是第一薄膜晶体管TR1的漏极D1。第一薄膜晶体管TR1的漏极D1通过第一接触孔H1连接到有源层A1。
第一薄膜晶体管TR1的源极S1可以通过第二接触孔H2连接到有源层A1并且可以通过第三接触孔H3连接到遮光层111。
第一薄膜晶体管TR1的源极S1和第二电容器电极C12彼此连接。第一薄膜晶体管TR1的源极S1和第二电容器电极C12可以一体地形成为一个整体。
数据线DL的一部分可以延伸并且可以是第二薄膜晶体管TR2的源极S2。第二薄膜晶体管TR2的源极S2可以通过第五接触孔H5连接到有源层A2。
第二薄膜晶体管TR2的漏极D2通过第六接触孔H6连接到有源层A2，通过第四接触孔H4连接到第一电容器电极C11，并且可以通过第七接触孔H7连接到遮光层211。
平坦化层180设置在第一薄膜晶体管TR1的源极S1和第一漏极D1、第二薄膜晶体管TR2的源极S2和第二漏极D2、数据线DL、驱动电源线PL和第二电容器电极C12上。
平坦化层180由绝缘层形成，并且被配置为使第一薄膜晶体管TR1的上部和第二薄膜晶体管TR2的上部平坦化，并且保护第一薄膜晶体管TR1和第二薄膜晶体管TR2。
显示装置710的第一像素电极711设置在平坦化层180上。第一像素电极711通过形成在平坦化层180中的第八接触孔H8接触第二电容器电极C12。因此，第一像素电极711可以连接到第一薄膜晶体管TR1的源极S1。形成在平坦化层180中的第八接触孔H8可以在与堤层750重叠的同时形成在显示装置710的非开口部中。
堤层750设置在第一像素电极711的边缘。堤层750限定显示装置710的发光区域EA。
有机发光层712设置在第一像素电极711上，第二像素电极713设置在有机发光层712上，从而形成显示装置710。图11和图12所示的显示装置710是有机发光二极管OLED。因此，根据本公开的另一实施例的显示设备500是有机发光显示设备。
由于图13的结构与图2B的结构非常相似，因此将省略其详细描述。例如，如图13所示，栅极开口150a设置在栅极G1、G2的与有源层A1、A2和遮光层111、211重叠的区域中。
图14是根据本公开的另一实施例的显示设备的一个像素的电路图。
图14是有机发光显示设备的像素P的等效电路图。
图14所示的显示设备600的像素P包括与显示装置710对应的有机发光二极管OLED和用于驱动显示装置710的像素驱动器PDC。显示装置710连接到像素驱动器PDC。
在像素P中具有用于向像素驱动器PDC供应信号的信号线DL、GL、PL、RL和SCL。
数据电压Vdata被供应到数据线DL，扫描信号SS被供应到栅极线GL，用于驱动像素的驱动电压Vdd被供应到驱动电源线PL，基准电压Vref被供应到基准线RL，并且感测控制信号SCS被供应到感测控制线SCL。
例如，像素驱动器PDC包括与栅极线GL和数据线DL连接的第二薄膜晶体管TR2(开关晶体管)、用于根据通过第二薄膜晶体管TR2传输的数据电压Vdata来控制输出到显示装置710的电流大小的第一薄膜晶体管TR1(驱动晶体管)以及用于感测第一薄膜晶体管TR1的特性的第三薄膜晶体管TR3(基准晶体管)。在实施例中，第一晶体管TR1至第三晶体管TR3中的一个或多个可以具有图1至图6的TFT 100的配置，例如，具有一个或多个栅电极开口150a。
存储电容器C1设置在第一薄膜晶体管TR1的栅极与显示装置710之间。
第二薄膜晶体管TR2通过供应到栅极线GL的扫描信号SS被导通，并且导通的第二薄膜晶体管TR2将供应到数据线DL的数据电压Vdata传输到第一薄膜晶体管TR1的栅极。
第三薄膜晶体管TR3连接到基准线RL和第一薄膜晶体管TR1与显示装置710之间的第一节点n1，并通过感测控制信号SCS导通或截止，并且在感测时段感测与驱动晶体管对应的第一薄膜晶体管TR1的特性。
与第一薄膜晶体管TR1的栅极连接的第二节点n2连接到第二薄膜晶体管TR2。存储电容器C1形成在第二节点n2与第一节点n1之间。
当第二薄膜晶体管TR2导通时，通过数据线DL供应的数据电压Vdata被供应到第一薄膜晶体管TR1的栅极。数据电压Vdata被充电到形成在第一薄膜晶体管TR1的栅极与源极之间的第一电容器C1。
当第一薄膜晶体管TR1导通时，由于用于驱动像素的驱动电压Vdd，电流通过第一薄膜晶体管TR1被供应到显示装置710，从而从显示装置710发光。
图15是根据本公开的另一实施例的显示设备的任一像素的电路图。特别地，图15可以是根据本公开的实施例的有机发光显示设备700中的多个像素中的每一个像素P的等效电路图。
图15所示的显示设备700的像素P包括与显示装置710对应的有机发光二极管OLED和用于驱动显示装置710的像素驱动器PDC。显示装置710连接到像素驱动器PDC。
像素驱动器PDC包括薄膜晶体管TR1、TR2、TR3和TR4。在实施例中，第一晶体管TR1至第四晶体管TR4中的一个或多个可以具有图1至图6的TFT 100的配置，例如，具有一个或多个栅极开口150a。
在像素P中具有用于向像素驱动器PDC供应驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图14的像素P相比，图15的像素P还包括发光控制线EL。发光控制信号EM被供应到发光控制线EL。
此外，与图14的像素驱动器PDC相比，图15的像素驱动器PDC还包括第四薄膜晶体管TR4，所述第四薄膜晶体管TR4是用于控制第一薄膜晶体管TR1的发光时间点的发光控制晶体管。
存储电容器C1设置在第一薄膜晶体管TR1的栅极与显示装置710之间。
第二薄膜晶体管TR2通过供应到栅极线GL的扫描信号SS导通，并且将供应到数据线DL的数据电压Vdata传输到第一薄膜晶体管TR1的栅极。
第三薄膜晶体管TR3连接到基准线RL并通过感测控制信号SCS导通或截止，并且在感测时段感测与驱动晶体管对应的第一薄膜晶体管TR1的特性。
第四薄膜晶体管TR4根据发光控制信号EM将驱动电压Vdd传输到第一薄膜晶体管TR1或阻断驱动电压Vdd。当第四薄膜晶体管TR4导通时，电流被供应到第一薄膜晶体管TR1，由此从显示装置710发光。
根据本公开的另一实施例的像素驱动器PDC可以形成为除了上述结构之外的各种结构。例如，像素驱动器PDC可以包括五个以上的薄膜晶体管。
根据本公开的实施例，薄膜晶体管包括栅极开口。因此，外部光源未被引入到有源层或薄膜晶体管的内部，而是透射到薄膜晶体管的外部，从而防止薄膜晶体管中的电特性随时间流逝而劣化。
对于本领域技术人员而言显而易见的是，在不偏离本公开的精神和范围的情况下，可以在本公开的范围内进行各种替换、修改和变形。因此，本公开的范围由所附权利要求来表示，由权利要求的含义、范围和等同概念而导出的所有变化或修改均应理解为包括在本公开的范围内。

Claims (17)

1.一种薄膜晶体管，包括：
基板；
遮光层，所述遮光层在所述基板上；
缓冲层，所述缓冲层在所述遮光层上；
有源层，所述有源层在所述缓冲层上；
栅极绝缘层，所述栅极绝缘层在所述有源层上；以及
栅极，所述栅极在所述栅极绝缘层上，
其中，所述栅极包括设置在所述栅极内的第一栅极开口。
2.根据权利要求1所述的薄膜晶体管，其中，所述第一栅极开口的一部分与所述遮光层的边缘部重叠。
3.根据权利要求2所述的薄膜晶体管，其中，所述第一栅极开口的另一部分不与所述遮光层重叠。
4.根据权利要求1所述的薄膜晶体管，其中，在所述栅极的倾斜部中制备有所述第一栅极开口。
5.根据权利要求1所述的薄膜晶体管，还包括在所述栅极上的层间绝缘膜，
其中，所述第一栅极开口被所述层间绝缘膜填充。
6.根据权利要求1所述的薄膜晶体管，其中，所述第一栅极开口不与所述有源层重叠。
7.根据权利要求1所述的薄膜晶体管，其中，所述栅极沿第一方向延伸，所述有源层和所述遮光层沿垂直于所述第一方向的第二方向延伸，并且
所述第一栅极开口沿所述第二方向延伸。
8.根据权利要求7所述的薄膜晶体管，其中，所述栅极还包括设置在所述栅极内的第二栅极开口，其中，所述第一栅极开口和所述第二栅极开口分别设置在所述遮光层的一侧和另一侧。
9.根据权利要求8所述的薄膜晶体管，其中，所述第一栅极开口和所述第二栅极开口中的至少一者不与所述有源层重叠地分别设置在所述有源层的一侧和另一侧。
10.根据权利要求1所述的薄膜晶体管，还包括第一电极和第二电极，所述第一电极设置在所述栅极上并且通过第一接触孔与所述有源层连接，所述第二电极设置在所述栅极上并且通过第二接触孔与所述有源层连接，
其中，所述第二电极通过第三接触孔与所述遮光层连接。
11.根据权利要求10所述的薄膜晶体管，其中，所述第一栅极开口不与所述第一接触孔、所述第二接触孔以及所述第三接触孔重叠。
12.根据权利要求10所述的薄膜晶体管，其中，所述第一栅极开口不与所述第一电极和所述第二电极重叠。
13.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括镓类氧化物半导体材料。
14.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括IGZO类氧化物半导体、GZO类氧化物半导体、IGO类氧化物半导体、IGZTO类氧化物半导体、GZTO类氧化物半导体、IZO类氧化物半导体、ITZO类氧化物半导体、FIZO类氧化物半导体、ZnO类氧化物半导体和SIZO类氧化物半导体中的至少一种。
15.一种显示设备，包括：
像素驱动器；以及
显示装置，与所述像素驱动器连接，
其中，所述像素驱动器包括第一薄膜晶体管和第二薄膜晶体管，
其中，所述第一薄膜晶体管和所述第二薄膜晶体管中的至少一个包括：
基板；
遮光层，所述遮光层在所述基板上；
缓冲层，所述缓冲层在所述遮光层上；
有源层，所述有源层在所述缓冲层上；
栅极绝缘层，所述栅极绝缘层在所述有源层上；以及
栅极，所述栅极在所述栅极绝缘层上，
其中，所述栅极包括设置在所述栅极内的第一栅极开口。
16.根据权利要求15所述的显示设备，
其中，所述第一薄膜晶体管是驱动晶体管，并且
所述第二薄膜晶体管是开关晶体管。
17.根据权利要求15所述的显示设备，
其中，所述显示装置包括发光区域和透射区域，并且所述像素驱动器与所述发光区域重叠。
CN202211071760.2A 2021-09-03 2022-09-02 薄膜晶体管和包括该薄膜晶体管的显示设备 Pending CN115763566A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20210117834 2021-09-03
KR10-2021-0117834 2021-09-03
KR1020220000011A KR20230034850A (ko) 2021-09-03 2022-01-01 박막 트랜지스터 및 이를 포함하는 표시장치
KR10-2022-0000011 2022-01-01

Publications (1)

Publication Number Publication Date
CN115763566A true CN115763566A (zh) 2023-03-07

Family

ID=85349516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211071760.2A Pending CN115763566A (zh) 2021-09-03 2022-09-02 薄膜晶体管和包括该薄膜晶体管的显示设备

Country Status (2)

Country Link
US (1) US20230076003A1 (zh)
CN (1) CN115763566A (zh)

Also Published As

Publication number Publication date
US20230076003A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
CN111403419B (zh) 包括不同类型的薄膜晶体管的显示装置及其制造方法
US10579174B2 (en) Touch sensor including touch sensing electrodes and display device having the same
KR102585516B1 (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN115810670A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
CN113130659B (zh) 薄膜晶体管、其制造方法以及包括其的显示设备
CN115763566A (zh) 薄膜晶体管和包括该薄膜晶体管的显示设备
KR20230067042A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
JP7465922B2 (ja) 薄膜トランジスタ、その製造方法およびそれを含む表示装置
TWI817796B (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
KR20230034850A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
CN115966613A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示装置
CN115763568A (zh) 薄膜晶体管、其制造方法以及包括其的显示装置
KR20230034846A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN112992920A (zh) 包括薄膜晶体管的显示设备及制造该显示设备的方法
TW202332020A (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
CN112992926A (zh) 包括薄膜晶体管的显示设备及其制造方法
CN116072734A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN114695453A (zh) 包括交叠的像素驱动电路的显示设备
CN116153937A (zh) 薄膜晶体管、薄膜晶体管基板和显示装置
CN115768195A (zh) 薄膜晶体管基板以及包括薄膜晶体管基板的显示装置
CN115763492A (zh) 薄膜晶体管及其制造方法和包括薄膜晶体管的显示装置
CN115763490A (zh) 薄膜晶体管、其制造方法以及包括该薄膜晶体管的显示设备
CN115763567A (zh) 薄膜晶体管阵列、其制造方法以及包括其的显示装置
KR20230034837A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination