CN115763492A - 薄膜晶体管及其制造方法和包括薄膜晶体管的显示装置 - Google Patents

薄膜晶体管及其制造方法和包括薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN115763492A
CN115763492A CN202211074145.7A CN202211074145A CN115763492A CN 115763492 A CN115763492 A CN 115763492A CN 202211074145 A CN202211074145 A CN 202211074145A CN 115763492 A CN115763492 A CN 115763492A
Authority
CN
China
Prior art keywords
active layer
thin film
film transistor
layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211074145.7A
Other languages
English (en)
Inventor
金昇镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210189918A external-priority patent/KR20230034834A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN115763492A publication Critical patent/CN115763492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Control Of El Displays (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了一种薄膜晶体管、薄膜晶体管的制造方法和包括该薄膜晶体管的显示装置。薄膜晶体管包括有源层和与有源层间隔开且与有源层至少部分交叠的栅极电极，其中，有源层包括彼此交叠的第一有源层和第二有源层，第一有源层包括铜(Cu)，第二有源层的迁移率高于第一有源层的迁移率。

Description

薄膜晶体管及其制造方法和包括薄膜晶体管的显示装置
相关申请的交叉引用
本申请要求于2021年9月3日提交的韩国专利申请第10-2021-0117928号以及于2021年12月28日提交的韩国专利申请第10-2021-0189918号的优先权的权益，通过引用将上述专利申请并入本文，如同在此完全阐述一样。
技术领域
本公开涉及一种具有含铜有源层的薄膜晶体管、薄膜晶体管的制造方法和包括该薄膜晶体管的显示装置。
背景技术
由于可以在玻璃基板或塑料基板上制造薄膜晶体管，因此薄膜晶体管已被广泛用作诸如液晶显示装置或有机发光显示装置这样的显示装置的开关元件或驱动元件。
基于构成有源层的材料，薄膜晶体管可以分为以非晶硅用作有源层的非晶硅薄膜晶体管、以多晶硅用作有源层的多晶硅薄膜晶体管、以及氧化物半导体用作有源层的氧化物半导体薄膜晶体管。
一种氧化物半导体薄膜晶体管(TFT)，其随氧含量有大的电阻变化，具有可易于获得所需特性的优点。此外，由于在氧化物半导体薄膜晶体管的制造过程中，构成有源层的氧化物可以在较低的温度下生长，因此降低了氧化物半导体薄膜晶体管的制造成本。鉴于氧化物的特性，由于氧化物半导体是透明的，因此有利于实现透明显示装置。
用作显示装置的驱动元件的薄膜晶体管有利于具有大的s因子来表示灰度。因此，需要研究用作显示装置的驱动元件的薄膜晶体管以具有大的s因子。
发明内容
本公开是鉴于上述问题而完成的，本公开的目的在于提供一种具有大的s因子的薄膜晶体管。
本公开的另一个目的是提供一种通过在有源层中形成缺陷态来提高薄膜晶体管的s因子的方法。
本公开的又一个目的是通过包括具有缺陷态的有源层来提供具有大的s因子的薄膜晶体管。
本公开的又一目的是提供一种薄膜晶体管，所述薄膜晶体管包括具有含铜(Cu)层的有源层。
本公开的又一目的是提供一种薄膜晶体管的制造方法，该薄膜晶体管包括具有含铜(Cu)层的有源层。
本公开的又一目的是提供一种显示装置，包括具有大的s因子的薄膜晶体管以实现优异的灰度显示能力。
除了上述本公开的目的之外，本领域技术人员将从本公开的以下描述中清楚地理解本公开的其他目的和特征。
根据本公开的一个方面，上述和其他目的可以通过提供一种薄膜晶体管来实现，该薄膜晶体管包括：有源层；以及栅极电极，与有源层间隔开并与有源层至少部分地交叠，其中，有源层包括彼此交叠的第一有源层和第二有源层，第一有源层包括铜(Cu)，并且第二有源层的迁移率高于第一有源层的迁移率。
第一有源层中铜的浓度可以是均匀的。
铜(Cu)可以包括Cu+或Cu2+中的至少一种。
Cu2+的浓度可以高于Cu+的浓度。
基于第一有源层中的全部金属元素的铜的比率可以为5at％或更小。
第一有源层和第二有源层各自均可以包括氧化物半导体材料。
第一有源层和第二有源层各自均可以包括铟(In)，并且基于原子数，第二有源层中的铟(In)的浓度可以高于或等于第一有源层中的铟(In)的浓度。
第一有源层可以包括铟(In)和镓(Ga)，并且基于原子数，第一有源层中镓(Ga)的浓度可以高于或等于铟(In)的浓度。
第一有源层可以包括锌(Zn)和镓(Ga)，并且当基于原子数将包含在第一有源层中的锌(Zn)的浓度称为“[Zn]1”并且将镓(Ga)的浓度称为“[Ga]1”时，可以满足0.8≤[Zn]1/[Ga]1≤2。
铜(Cu)可以与氧(O)结合以形成CuO或Cu2O中的至少一种。
有源层还可以包括与第二有源层接触的第三有源层，并且第二有源层可以设置在第一有源层和第三有源层之间。
第三有源层可以包括铜(Cu)。
第三有源层可以不包括铜(Cu)。
第三有源层可以具有与第一有源层相同的金属成分。
根据本公开的另一方面，上述和其他目的可以通过提供一种包括上述薄膜晶体管的显示装置来实现。
根据本公开的其他方面，上述和其他目的可以通过提供一种薄膜晶体管的制造方法来实现，包括：在基板上形成有源材料层；以及通过将有源材料层图案化来形成有源层，其中，形成有源材料层包括形成第一有源材料层和形成第二有源材料层，形成第一有源材料层包括溅射步骤，并且第一有源材料层包括铜(Cu)。
溅射步骤可以包括沉积原材料，用于形成第一有源材料层的原材料可以包括金属氧化物，并且金属氧化物可以包括铜氧化物。
铜氧化物可以包括氧化铜(CuO)和氧化亚铜(Cu2O)。
CuO的含量可以大于Cu2O的含量。
附图说明
本公开的上述和其他目的、特征和其他优点将从以下结合附图的详细描述中得到更清楚的理解，其中：
图1是根据本公开的一个实施方式的薄膜晶体管的截面图；
图2是例示第一有源层的构成的示意性截面图；
图3是例示根据本公开另一实施方式的薄膜晶体管的截面图；
图4是例示根据本公开又一实施方式的薄膜晶体管的截面图；
图5是例示根据本公开又一实施方式的薄膜晶体管的截面图；
图6是例示根据本公开又一实施方式的薄膜晶体管的截面图；
图7是例示根据本公开又一实施方式的薄膜晶体管的截面图；
图8是例示薄膜晶体管的阈值电压的图；
图9是例示根据包含在第一有源层中的铜的组成的薄膜晶体管的s因子和PBTS的图；
图10A至图10F是根据本公开一个实施方式的薄膜晶体管的制造工艺图；
图11是例示根据本公开另一实施方式的显示装置的示意图；
图12是例示图11的任何一个像素的电路图；
图13是例示图12的像素的平面图；
图14是沿图13的线I-I'截取的截面图；
图15是例示根据本公开又一实施方式的显示装置的像素的电路图；
图16是例示根据本公开又一实施方式的显示装置的像素的电路图；并且
图17是例示根据本公开又一实施方式的显示装置的像素的电路图。
具体实施方式
本公开的优点和特征及其实施方法将通过参照附图描述的以下实施方式来阐明。然而，本公开可以以不同的形式实施并且不应被解释为限于在此阐述的实施方式。相反，提供这些实施方式是为了使本公开彻底和完整，并将本公开的范围充分传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
在用于描述本公开的实施方式的附图中公开的形状、尺寸、比率、角度和数量仅是示例，因此，本公开不限于所示出的细节。在整个说明书中，相同的附图标记指代相同的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地模糊本公开的重点时，将省略详细描述。
在使用本说明书中描述的“包含”、“具有”和“包括”的情况下，可以添加其他部分，除非使用“仅～”。除非另有说明，否则单数形式的术语可以包括复数形式。
在解释一个元素时，该元素被解释为包括一个误差范围，尽管没有明确的描述。
在描述位置关系时，例如，当位置关系被描述为“上～”、“之上～”、“下～”和“临近～”时，一个或多个部分可以布置在两个其它部分之间，除非使用“仅”或“直接”。
诸如“下”、“下方”、“下部”、“上”和“上方”之类的空间相关术语可用于轻松描述一个或多个元素与另一个或多个元素的关系，如数字所示。应当理解，这些术语旨在涵盖除了图中描绘的方向之外的设备的不同方向。例如，如果将图中所示的装置颠倒过来，则描述为布置在另一装置“下”或“下方”的装置可以布置在另一装置“上方”。因此，示例性术语“下或下方”可包括“下或下方”和“上方”取向。同样，示例性术语“上方”或“上”可以包括“上方”和“下或下方”取向。
在描述时间关系时，例如，当时间顺序被描述为“之后”、“随后”、“下一个”和“之前”时，可以包括不连续的情况，除非使用了“正好”或“直接”。
应当理解，尽管此处可以使用术语“第一”、“第二”等来描述各种元素，但这些元素不应受这些术语的限制。这些术语仅用于将一个元素与另一个元素分开。例如，在不脱离本公开的范围的情况下，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件。
术语“至少一个”应理解为包括一个或多个相关所列项目的任何和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义表示从第一项、第二项和第三项以及第一项、第二项或第三项中的两个或多个提出的所有项的组合。
本公开的各种实施方式的特征可以部分地或整体地彼此联接或组合，并且可以以各种方式彼此互操作并且如本领域技术人员能够充分理解的被技术驱动。本公开实施方式可以相互独立实施，也可以相互依存的关系共同实施。
在附图中，即使它们在不同的附图中被描绘，相同或相似的元件由相同的附图标记表示。
在本公开的实施方式中，为了描述方便，源极电极和漏极电极彼此区分开来。然而，源极电极和漏极电极可以互换使用。源极电极可以是漏极电极，漏极电极可以是源极电极。另外，本公开任一实施方式中的源极电极可以为本公开另一实施方式中的漏极电极，本公开任一实施方式中的漏极电极也可以为本公开另一实施方式中的源极电极。
在本公开的某些实施方式中，为了描述方便，将源极区与源极区分开来，将漏极区与漏极电极区分开来。然而，本公开的实施方式不限于这种结构。例如，源极区可以是源极电极，漏极区可以是漏极电极。此外，源极区可以是漏极电极，漏极区可以是源极电极。
图1是例示根据本公开一个实施方式的薄膜晶体管100的截面图。
参照图1，根据本公开一个实施方式的薄膜晶体管100包括有源层130和与有源层130间隔开以至少部分地与有源层130交叠的栅极电极160。此外，薄膜晶体管100可以包括源极电极151和漏极电极152。有源层130和栅极电极160设置在基板110上。
基板110可以包括玻璃或聚合物树脂中的至少一种。例如，玻璃基板或聚合物树脂基板可以用作基板110。有塑料基板作为聚合物树脂基板。塑料基板可以包括聚酰亚胺(PI)、聚碳酸酯(PC)、聚乙烯(PE)、聚酯、聚对苯二甲酸乙二醇酯(PET)或聚苯乙烯(PS)中的至少一种，其是具有柔性的透明聚合物树脂。
参照图1，可以在基板110上设置遮光层120。遮光层120具有遮光特性。遮光层120可以遮蔽从基板110入射的光以保护有源层130。
遮光层120可以包括金属。遮光层可以由单层制成，或者可以具有多层结构。
缓冲层125可以设置在遮光层120上。缓冲层125覆盖遮光层120的上表面。缓冲层125具有绝缘特性并保护有源层130。缓冲层125可以称为保护层或绝缘层。
缓冲层125可以包括具有绝缘性能的氧化硅(SiOx)、氮化硅(SiNx)、氧化铪(HfOx)、氧化铝(AlOx)、氧化锆(ZrOx)、硅酸铪(Hf-SiOx)或硅酸锆(Zr-SiOx)中的至少一种。
参照图1，有源层130可以设置在缓冲层125上。有源层130与遮光层120交叠。
根据本公开的一个实施方式，有源层130包括氧化物半导体材料。根据本公开的一个实施方式，有源层130例如可以是由氧化物半导体材料制成的氧化物半导体层。
根据本公开的一个实施方式，有源层130可以包括彼此交叠的第一有源层131和第二有源层132。第一有源层131和第二有源层132可以堆叠以形成堆叠结构。第一有源层131和第二有源层132可以彼此接触。
更具体地，如图1所示，第一有源层131的上表面和第二有源层132的下表面可以彼此接触。根据本公开的一个实施方式，第一有源层131的上表面是指第一有源层131的表面中与基板110相对的表面。第二有源层132的下表面是指第二有源层132的指向基板110的表面。
根据本公开的一个实施方式，第一有源层131和第二有源层132中的每一个可以包括氧化物半导体材料。
第二有源层132的迁移率可以比第一有源层131的迁移率高。例如，第二有源层132的迁移率可以比第一有源层131的迁移率高1.5倍。在此使用的术语迁移率指对于特定层的主要电荷载流子的迁移率，不管是空穴还是电子。在一些层中，主要电荷载流子会是空穴，而在其他层中，它会是电子，取决于掺杂的类型和其他有源层特性。更具体地，第二有源层132的迁移率可以比第一有源层131的迁移率高1.5至5倍。第二有源层132的迁移率可以比第一有源层131的迁移率高两倍或更多。
根据本公开的一个实施方式，第一有源层131可以包括具有相对低迁移率特性的氧化物半导体材料。例如，第一有源层131可以包括IGZO(InGaZnO)基氧化物半导体材料[Ga浓度≥In浓度]、GZO(GaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料和GZTO(GaZnSnO)基氧化物半导体材料中的至少一种。
铟(In)会增加氧化物半导体的迁移率，而镓(Ga)会降低迁移率。因此，当第一有源层131包括铟(In)和镓(Ga)时，镓(Ga)的浓度at％基于原子数[Ga浓度≥In浓度]，可以被设置为高于或等于铟(In)的值。在此使用的术语at％具有特定元素的原子％(或原子％)的含义。它指与构成特定层或物质的所有原子的100％相比，特定元素的原子的％考虑作为在所述层或物质内的元素的浓度。
根据本公开的一个实施方式，第一有源层131可以包括锌(Zn)和镓(Ga)。已知锌(Zn)提高氧化物半导体层的蚀刻率。另一方面，已知镓(Ga)提高氧化物半导体层的结构稳定性。
为了提高第一有源层131的蚀刻效率，可以调整锌(Zn)的含量。当第一有源层131包括锌(Zn)和镓(Ga)时，锌(Zn)的浓度(at％)可以是镓(Ga)浓度(at％)的0.8至2倍。例如，当包含在第一有源层131中的锌(Zn)的浓度为“[Zn]1”并且镓(Ga)的浓度为“[Ga]1”时，可以满足“0.8≤[Zn]1/[Ga]1≤2”。
当锌(Zn)的浓度小于镓(Ga)浓度的0.8倍([Zn]1/[Ga]1＜0.8)时，第一有源层131的蚀刻效率会劣化。另一方面，当锌(Zn)的浓度超过镓(Ga)浓度的两倍([Zn]1/[Ga]1>2)时，由于化学计量的不平衡，可能会产生相位分割。
根据本公开的一个实施方式，第二有源层132可以包括具有相对高迁移率特性的氧化物半导体材料。在本公开的一个实施方式中，高迁移率和低迁移率可以是用于比较第一有源层131和第二有源层132的相对概念。
具有高迁移率特性的第二有源层132可以用作薄膜晶体管100的主沟道。
根据本公开的一个实施方式，第二有源层132可以包括IGZO(InGaZnO)基氧化物半导体材料、IZO(InZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、ITZO(InSnZnO)基氧化物半导体材料、ZnO基氧化物半导体材料、SIZO(SiInZnO)基氧化物半导体材料或ZnON(Zn-氧氮化物)基氧化物半导体材料中的至少一种。
镓(Ga)可能会降低氧化物半导体的迁移率。因此，当构成第二有源层132的铟基氧化物半导体包括镓(Ga)时，基于原子数，可以将铟(In)的浓度设置为高于镓(Ga)的浓度[In浓度>Ga浓度]。
根据本公开的一个实施方式，第一有源层131和第二有源层132中的每一个可以包括铟。在这种情况下，基于原子数，第二有源层132中的铟(In)的浓度(at％)可以高于或等于第一有源层131中的铟的浓度(at％)。更具体地，基于原子的数量，第二有源层132中的铟(In)的浓度(at％)可以高于第一有源层131中的铟(In)的浓度(at％)。
根据本公开的一个实施方式，第一有源层131包括铜(Cu)。
根据本公开的一个实施方式，可以存在相对少量的铜(Cu)以均匀地分散在第一有源层131中。更具体地，第一有源层131可以具有如下结构：其中，铜(Cu)均匀地分散在低迁移率氧化物半导体材料层中。
在第一有源层131中，铜(Cu)可以以离子状态存在。根据本公开的一个实施方式，“铜(Cu)”是指包括铜原子和铜离子(Cu+和Cu2+)两者。
根据本公开的一个实施方式，铜(Cu)可以包括Cu+或Cu2+中的至少一种。作为离子状态的Cu+或Cu2+对应于根据本公开的一个实施方式的铜(Cu)。根据本公开的一个实施方式，铜(Cu)可以包括Cu+和Cu2+。
在第一有源层131中，铜(Cu)可以与氧(O)或其他元素结合，或者可以与其他金属以合金形式。在第一有源层131中，铜(Cu)可以与氧(O)结合以形成CuO或Cu2O中的至少一个。
例如，当铜(Cu)与氧(O)结合时，铜(Cu)可能以Cu2O或CuO状态存在。当铜(Cu)以Cu2O状态存在时，铜(Cu)可以被称为一价离子(Cu+)状态。当铜(Cu)以CuO状态存在时，铜(Cu)可以被称为二价离子(Cu2+)状态。
在第一有源层131中，Cu2+的浓度可以高于Cu+的浓度。在第一有源层131中，铜(Cu)可以以二价离子(Cu2+)状态存在。
根据本公开一个实施方式，第一有源层131中铜(Cu)的浓度可以是均匀的。更具体地，在第一有源层131的整个区域中铜(Cu)的浓度可以基本相同。在这种情况下，“基本相同”是指考虑到测量误差的发生而测量的值没有差异的状态。
根据本公开的一个实施方式，在形成第一有源层131的步骤中，铜(Cu)可以与其他材料混合，使得第一有源层131中铜(Cu)的浓度可以均匀。例如，当使用金属或金属氧化物作为原材料通过溅射形成第一有源层131时，可以通过将铜(Cu)与用于溅射的原材料均匀混合来进行溅射，由此可以形成其中铜(Cu)以均匀浓度分散的第一有源层131。
图2是示出第一有源层131的构造的示意性截面图。
根据本公开的一个实施方式，第一有源层131的每个部分的深度可以定义为从第一有源层131的上表面到基板110的距离。
在图2中，第一有源层131的上表面的深度为0，记为“dep0”。根据本公开的一个实施方式，铜(Cu)的浓度在第一有源层131的上表面的不同点处可以是均匀的。
在图2中，L1、L2、L3的深度为dep1。根据本公开的一个实施方式，L1、L2和L3点处的铜(Cu)浓度是均匀的，并且可以与表面上的铜(Cu)浓度相等。在图2中，L4、L5和L6的深度为dep2。根据本公开的一个实施方式，L4、L5和L6中铜(Cu)的浓度是均匀的，可以与表面上的铜(Cu)浓度相等。
例如，基于有源层130的深度的离子浓度可以通过使用飞行时间二次离子质谱(ToF-SIMS)的深度分布(ToF-SIMS)来进行测量。
根据本公开的一个实施方式，由于铜(Cu)的浓度在第一有源层131的整个区域上是均匀的，因此不会产生针对每个位置的铜(Cu)浓度偏差，从而可以避免由于铜(Cu)的浓度偏差导致的薄膜晶体管100的性能偏差。例如，由于铜(Cu)离子，在第一有源层131和第二有源层132之间的边界部分产生的人工缺陷可以在沟道部130n的整个区域上是均匀的。结果，可以防止在沟道部130n中出现每个位置的电流偏差，并且可以提高薄膜晶体管100的驱动稳定性。
此外，即使在大尺寸基板110上设置多个薄膜晶体管100的情况下，也可以避免薄膜晶体管100的每个位置的性能偏差，以确保薄膜晶体管100性能的均匀性。
根据本公开的一个实施方式，铜(Cu)离子可以引起缺陷状态以增大薄膜晶体管100的s因子。
例如，至少一部分铜(Cu)可以与第一有源层131中的氧结合。与氧结合的铜(Cu)可以发挥诸如在第一有源层131中形成人工缺陷的效果，并且人工缺陷也可以形成在与第一有源层131接触的第二有源层132中。
可能导致人工缺陷的铜(Cu)可能形成受体类陷阱，从而增加薄膜晶体管100的s因子。
更具体地说，由于第一有源层131中包含的铜离子Cu2+，可以在与第一有源层131接触的第二有源层132的表面上形成受体类陷阱。结果，在阈值电压Vth的时段，作为主沟道的第二有源层132的载流子(电子)的迁移率会劣化，由此薄膜晶体管100的s因子会增大。
根据本公开的一个实施方式，由于第一有源层131中所包含的铜量相对较少，因此由铜(Cu)引起的电流特性的劣化可能不会很大。结果，可以增加薄膜晶体管100的s因子而不降低薄膜晶体管100的电特性。
此外，由于铜(Cu)可以与氧结合以形成稳定的键，例如CuO，因此可以提高有源层130的稳定性。根据本公开的一个实施方式，铜(Cu)可以以其中一价离子Cu+态(例如Cu2O)和二价离子Cu2+态(例如组合)混合的状态存在。结果，与铜(Cu)仅以二价离子Cu2+状态存在的情况相比，相移的概率可降低，由此可提高热力学稳定性。结果，可以减少薄膜晶体管100的PBTS特性的变化。
因此，根据本公开的一个实施方式的薄膜晶体管100可以具有优异的稳定性以及大的s因子。
考虑到改善了s因子并且防止了电流特性由于缺陷态的形成而劣化，可以调整包括在第一有源层131中的铜(Cu)的含量。
根据本公开的一个实施方式，基于第一有源层131中的全部金属元素的铜的比率可以调整为5原子％(at％)或更小。
根据本公开的一个实施方式，原子％(at％)可以通过铜(Cu)原子的数量与构成第一有源层131的金属原子总数的比率来计算。构成第一有源层131的金属原子的总数量不包括氧(O)原子的数量。构成第一有源层131的每种金属的原子％(at％)可以通过飞行时间二次离子质谱(ToF-SIMS)来计算。
当基于第一有源层131中的全部金属元素的铜的比率超过5原子％(at％)时，有缺陷的薄膜晶体管100的电流特性和电特性可能由于过度的缺陷形成和过多的载流子陷阱而劣化。
同时，当第一有源层131中的铜(Cu)的浓度小于0.1at％时，可能很少表现出由铜(Cu)引起的缺陷形成和s因子增加效果，并且可以稍微提高薄膜晶体管100的稳定性。
因此，根据本公开的一个实施方式，基于第一有源层131中的全部金属元素的铜的比率可以调整到0.1at％至5.0at％的范围。
根据本公开的一个实施方式，为了显著增加薄膜晶体管100的s因子，基于第一有源层131中的全部金属元素的铜的比率可以至少为1.0at％或者更多。此外，为了通过减少载流子陷阱来改善薄膜晶体管100的电流特性，可以将基于第一有源层131中的全部金属元素的铜的比率调整为4.0at％或更小，或者可调整为3.0at％或更低。
例如，基于第一有源层131中的全部金属元素的铜的比率可以是1.0at％到4.0at％，可以是1.0at％到3.0at％，或者可以是1.5at％到2.5at％在％。
根据本公开的一个实施方式，有源层130可以包括沟道部130n、第一连接部130a和第二连接部130b。第一连接部130a和第二连接部130b可以通过有源层130的选择性导电化而形成。第一连接部130a和第二连接部130b通常设置在沟道部130n的两侧。选择性导电化是给选择部分提供导电率，或者增加选择部分的导电率。根据本发明的一个实施方式，有源层130的导电率可以通过例如，等离子体处理或干法蚀刻来设置(即，它可以选择性地导电化)。另外，有源层130可以通过使用掺杂剂进行掺杂来选择性导电化，或者可以通过光照来选择性导电化。
沟道部130n具有半导体特性。沟道部130n与遮光层120交叠。遮光层120可以防止从基板110入射的光到达有源层130的沟道部130n，从而保护沟道部130n。此外，沟道部130n与栅极电极160交叠。
栅绝缘层140设置在有源层130上。栅绝缘层140可以包括氧化硅(SiOx)、氮化硅(SiNx)、氧化铪(HfOx)、氧化铝(AlOx)、氧化锆(ZrOx)、硅酸铪(Hf-SiOx)或硅酸锆(Zr-SiOx)中的至少一种。栅绝缘层140可以具有单层结构，或者可以具有多层结构。
栅极电极160设置在栅绝缘层140上。栅极电极160与有源层130间隔开，并且至少部分地与有源层130交叠。栅极电极160与有源层130的沟道部131交叠。
栅极电极160可以包括例如铝(Al)或铝合金的铝基金属、例如银(Ag)或银合金的银基金属、例如铜(Cu)或铜合金的铜基金属、例如钼(Mo)或钼合金的钼基金属、铬(Cr)、钽(Ta)、钕(Nd)或钛(Ti)中的至少一种。栅极电极160可以具有包括各自具有彼此不同的物理特性的至少两个导电层的多层结构。
根据本公开的一个实施方式，有源层130的一个或多个部分的导电率可以通过掺杂设置为选择水平。即，有源层的不同部分可以通过使用栅极电极160作为掩模的选择性导电化来选择性地导电。
有源层130的与栅极电极160交叠的区域没有被导电化，因此变成沟道部分130n。有源层130的不与栅极电极160交叠的区域被导电化，从而成为第一连接部130a和第二连接部130b。
根据本公开的一个实施方式，有源层130可以通过例如等离子体处理或干法蚀刻来选择性地导电化。此外，有源层130可以通过使用掺杂剂掺杂来选择性地导电化，或者可以通过光照射来选择性地导电化。
层间绝缘层170可以设置在栅极电极160上。层间绝缘层170是由绝缘材料制成的绝缘层。具体地，层间绝缘层170可以由有机材料制成，可以由无机材料制成，或者可以由有机层和无机层的层叠体制成。
源极电极151和漏极电极152可以设置在层间绝缘层170上。源极电极151和漏极电极152彼此间隔开并且分别连接到有源层130。源极电极151和漏极电极152可以通过形成在层间绝缘层170中的接触孔分别连接到有源层130的第一连接部130a和第二连接部130b。
源极电极151和漏极电极152中的每一个可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或它们的合金。源极电极151和漏极电极152中的每一个可以由金属或金属合金制成的单层制成，或者可以由两层或更多层制成。
根据本公开的一个实施方式，第一连接部130a和第二连接部130b中的任何一个可以是源极区，并且其中另一个可以是漏极区。源极区可以用作与源极电极151连接的源极连接部。漏极区可以用作与漏极电极152连接的漏极连接部。
为了便于描述，附图中所示的第一连接部130a和第二连接部130b彼此区分开来，并且第一连接部130a和第二连接部130b可以互换使用。第一连接部130a可以是源极区，第二连接部130b可以是漏极区。此外，第一连接部130a可以是漏极区，而第二连接部130b可以是源极区。
根据本公开的一个实施方式，第一连接部130a可以用作源极电极，或者可以用作漏极电极。此外，第二连接部130b可以用作漏极电极，或者可以用作源极电极。
薄膜晶体管TFT可由有源层130、栅极电极160、源极电极151和漏极电极152形成。
图3是示出根据本公开另一实施方式的薄膜晶体管200的截面图。在下文中，为了避免冗余，将省略已经描述的元件的描述。
参照图3，栅绝缘层140没有被图案化，并且可以完全覆盖有源层130的上表面。此外，栅绝缘层140可以完全覆盖除了接触孔区域之外的基板110的上部。
当栅绝缘层140没有被图案化并且完全覆盖有源层130的上表面时，有源层130可以通过使用掺杂剂进行掺杂来选择性地导电化。结果，即使栅绝缘层140未被图案化，也可以形成有源层130的第一连接部130a和第二连接部130b。
图4是示出根据本公开的又一实施方式的薄膜晶体管300的截面图。
图4的薄膜晶体管300与图1的薄膜晶体管100的不同之处在于，第一有源层131与第二有源层132的布置位置彼此不同。在图4的薄膜晶体管300中，类似于图1的薄膜晶体管100，第一有源层131包括铜(Cu)，并且第二有源层132用作主沟道层。
在图1的薄膜晶体管100中，第一有源层131设置于第二有源层132下方，并且第一有源层131的上表面与第二有源层132的下表面接触。另一方面，在图4的薄膜晶体管300中，第一有源层131设置在第二有源层132上，第一有源层131的下表面与第二有源层132的上表面接触。
图5是示出根据本公开又一实施方式的薄膜晶体管400的截面图。
图5的薄膜晶体管400包括第三有源层1331。
参照图5，第三有源层1331与第二有源层132接触。第二有源层132作为主沟道层，并且设置在第一有源层131和第三有源层1331之间。
根据本公开的又一实施方式，第三有源层1331可以包括铜(Cu)。
第三有源层1331可以具有与第一有源层131相同的金属成分，但是本公开的又一实施方式不限于此，第三有源层1331可以具有与第一有源层131不同的金属成分。
根据本公开的一个实施方式，基于第三有源层1331中的全部金属元素的铜的比率可以调整到0.1at％至5.0at％的范围。更具体地，基于第三有源层1331中的全部金属元素的铜的比率可以是1.0at％到4.0at％，可以是1.0at％到3.0at％，或者可以是1.5at％到2.5at％.
图6是示出根据本公开又一实施方式的薄膜晶体管500的截面图。
图6的薄膜晶体管500包括第三有源层1332。如图6所示，第三有源层1332与第二有源层132接触。第二有源层132设置在第一有源层131和第三有源层1332之间。
根据本公开的又一实施方式，第三有源层1332可以不包括铜(Cu)。基于第二有源层132，包括铜(Cu)的第一有源层131可以设置在第二有源层132的一侧上，并且不包括铜(Cu)的第三有源层1332可以设置在第二有源层132的另一侧上。
根据本公开的又一实施方式，第三有源层1332的迁移率可以低于第二有源层132的迁移率。因此，第二有源层132可以用作主沟道层。
由于用作主沟道层的第二有源层132与包括铜(Cu)的第一有源层131相接触，所以可以在与第一有源层131接触的第二有源层132的表面上形成受体类陷阱，因此可以增大薄膜晶体管500的s因子。
参照图6，第一有源层131、第二有源层132和第三有源层1332可以以靠近基板110的层的顺序依次设置在基板110上。
图7是示出根据本公开又一实施方式的薄膜晶体管600的截面图。
图7的薄膜晶体管600包括第三有源层1332。
与图6的薄膜晶体管500相比，在图7的薄膜晶体管600中，第一有源层131和第三有源层1332的位置彼此不同。
参照图7，第三有源层1332、第二有源层132和第一有源层131可以以靠近基板110的层的顺序依次设置在基板110上。
参照图7，第三有源层1332与第二有源层132接触。第二有源层132设置在第一有源层131和第三有源层1332之间。
在图7所示的薄膜晶体管600中，由于用作主沟道层的第二有源层132与包括铜(Cu)的第一有源层131接触，所以可以在与第一有源层131接触的第二有源层132的表面上形成受体类陷阱，因此，可以增加薄膜晶体管500的s因子。
参照图8，将参照图8说明薄膜晶体管的阈值电压Vth和s因子。
图8是例示薄膜晶体管的阈值电压的曲线图。
在图8中，“实施方式1”是指图1的薄膜晶体管的阈值电压曲线图，薄膜晶体管具有包含铜(Cu)的第一有源层131。在图8中，“比较例1”是指具有由单层形成的有源层130而不包括含铜(Cu)的第一有源层131的薄膜晶体管的阈值电压图。
图8的阈值电压图由针对薄膜晶体管的栅极电压VGS的漏-源电流IDS的值表示。
在薄膜晶体管的栅极电压VGS的漏-源电流IDS曲线图中，通过在阈值电压Vth的时段的曲线斜率的倒数获得s因子(亚阈值摆动)。例如，在薄膜晶体管的阈值电压Vth的时段，s因子可以用作指示漏-源电流对于栅极电压的变化水平的指标。
当s因子变大时，在阈值电压Vth的时段漏-源电流IDS对栅极电压的变化率变慢。
图8示出了针对栅极电压VGS的漏-源电流IDS。当s因子变大时，由于在阈值电压Vth的时段漏-源电流IDS对栅极电压的变化率变慢，因此很容易通过调整栅极电压VGS来调整漏-源电流IDS的大小。
在由电流驱动的显示装置中，例如，在有机发光显示装置中，可以通过调节作为驱动元件的驱动薄膜晶体管的漏-源电流IDS的大小来控制像素的灰度。驱动薄膜晶体管的漏-源电流IDS的大小由栅极电压确定。因此，在由电流驱动的有机发光显示装置中，随着驱动TFT的s因子变大，通过调节栅极电压来调节像素的灰度是很容易的。
参照图8，可以注意到，在阈值电压0V附近，根据比较例1的薄膜晶体管的阈值电压曲线的斜率大于根据实施方式1的薄膜晶体管的阈值电压曲线的斜率。
在阈值电压0V附近，根据实施方式1的薄膜晶体管的漏-源电流IDS的变化率小于根据比较例1的薄膜晶体管的漏-源电流IDS的变化率。因此，当根据实施方式1的薄膜晶体管应用于显示装置时，可以通过控制栅极电压容易地调整漏-源电流IDS的大小，从而可以容易地调整像素的灰度。
图9是例示根据第一有源层131中所包含的铜的组成的薄膜晶体管100的s因子和正偏压温度应力(PBTS)的图。
在图9中，s因子由“S.S”表示，并且PBTS由薄膜晶体管100的阈值电压变化ΔVth的值V表示。
PBTS是指在施加正(+)偏压和恒定温度的条件下的应力。当PBTS增加时，氧化物半导体层130或薄膜晶体管100的应力增加，并且阈值电压变化ΔVth会增加。
在图9中，x轴表示铜的氧化水平。在图9中，氧化水平从左到右增加。
图9的“Cu”表示在铜未被氧化的状态下铜存在于第一有源层131中的状态。“Cu2O(1)”表示仅一部分铜被氧化而以Cu+离子存在的状态，并且“Cu2O(2)”表示大部分铜被氧化而以Cu+离子存在的状态。“Cu2O+CuO”表示铜被额外氧化而以一价离子态Cu+和二价离子态Cu2+一起存在。
参照图9，注意到随着铜的氧化水平增加，s因子S增加。此外，与铜以一价离子Cu+状态存在的情况相比，注意到当铜被额外氧化时，当一价离子Cu+和二价离子Cu2+一起存在时，PBTS被还原。
在下文中，将参照图10A至图10F描述根据本公开的一个实施方式的薄膜晶体管100的制造方法。
图10A至图10F是根据本公开的一个实施方式的薄膜晶体管的制造工艺视图。
参照图10A，可以在基板110上形成遮光层120，并且可以在遮光层120上形成缓冲层125。
参照图10B和10C，有源材料层130m形成在缓冲层125上。
具体地，参照图10B，第一有源材料层131m可以在缓冲层125上形成。第一有源材料层131m包括铜(Cu)。
形成第一有源材料层131m的步骤可以包括溅射步骤。根据本公开的一个实施方式，溅射步骤可以包括沉积原材料。
用于形成第一有源材料层131m的原材料可以包括金属氧化物。用于通过溅射形成第一有源材料层131m的金属氧化物可以包括铜氧化物。可以通过使用包括铜氧化物的原材料通过溅射形成包括铜(Cu)的第一有源材料层131m。
根据本公开的一个实施方式，用于形成第一有源材料层131m的铜氧化物可以包括氧化铜(CuO)和氧化亚铜(Cu2O)。根据本公开的一个实施方式，基于Cu原子的数量，CuO的含量可以大于Cu2O的含量。结果，第一有源材料层131m可以主要包括铜离子中的二价铜离子Cu2+。
根据本公开的一个实施方式，在用于形成第一有源层131的第一有源材料层131m的形成步骤中，将其他原材料和铜(Cu)混合在一起，使得第一有源层131中的铜(Cu)的浓度可以是完全均匀的。
如上所述，在使用金属氧化物作为原材料通过溅射形成第一有源材料层131m的步骤中，铜(Cu)可以与其他原材料均匀混合，由此可以形成其中铜(Cu)以均匀浓度分散的第一有源材料层131m和第一有源层131。
参照图10C，在第一有源材料层131m上形成第二有源材料层132m。第二有源材料层132m可以由比用于形成第一有源材料层131m的材料的迁移率高的材料制成。
参照图10C，当在第一有源材料层131m上形成第二有源材料层132m时，可以形成有源材料层130m。
在图10C中，第一有源材料层131m被示出为设置在第二有源材料层132m下方，但本公开的一个实施方式不限于此，第一有源材料层131m可以设置在第二有源材料层132m上方。
此外，根据本公开的一个实施方式，有源材料层130m还可以包括第三有源材料层。
参照图10D，将有源材料层130m图案化以形成有源层130。
参照图10E，栅绝缘层140可以形成在有源层130上，并且栅极电极160可以形成在栅绝缘层140上。栅绝缘层140可以被图案化。
此外，有源层130可以通过使用栅极电极160作为掩模的选择性导电化来选择性地导电化。结果，有源层130的与栅极电极160交叠的区域没有被导电化，因此可以变成沟道部130n，并且有源层130的没有与栅极电极160交叠的区域被导电化，因此可以成为第一连接部130a和第二连接部130b，但本公开的一个实施方式不限于此。如图3所示，栅绝缘层140未被图案化，并且可以覆盖有源层130的整个上表面。此外，栅绝缘层140可以覆盖除了接触孔区域之外的基板110的整个上部。
当栅绝缘层140未被图案化并覆盖有源层130的整个上表面时，有源层130可以通过使用掺杂剂掺杂来选择性地导电化。结果，即使栅绝缘层140未被图案化，也可以形成有源层130的第一连接部130a和第二连接部130b。
参照图10F，可以在栅极电极160上形成层间绝缘层170，并且可以在层间绝缘层170上形成源极电极151和漏极电极152。结果，可以制造根据本公开一个实施方式的薄膜晶体管100。
图11是例示根据本公开另一实施方式的显示装置700的示意图。
如图11所示，根据本公开又一实施方式的显示装置700包括显示面板310、栅极驱动器320、数据驱动器330和控制器340。
栅极线GL和数据线DL设置在显示面板310中，并且像素P设置在栅极线GL和数据线DL的交叉区域中。通过驱动像素P来显示图像。
控制器340控制栅极驱动器320和数据驱动器330。
控制器340通过使用从外部系统(未示出)提供的信号来输出用于控制栅极驱动器320的栅极控制信号GCS和用于控制数据驱动器330的数据控制信号DCS。此外，控制器340对从外部系统输入的输入图像数据进行采样，重新对齐采样的数据，并将重新对齐的数字图像数据RGB提供给数据驱动器330。
栅极控制信号GCS包括栅极起始脉冲GSP、栅极移位时钟GSC、栅极输出使能信号GOE、起始信号Vst和栅极时钟GCLK。此外，用于控制移位寄存器的控制信号可以包括在栅极控制信号GCS中。
数据控制信号DCS包括源极起始脉冲SSP、源极移位时钟信号SSC、源极输出使能信号SOE和极性控制信号POL。
数据驱动器330向显示面板310的数据线DL提供数据电压。具体地，数据驱动器330将从控制器340输入的图像数据RGB转换为模拟数据电压，并将数据电压提供到数据线DL。
栅极驱动器320可以包括移位寄存器350。
移位寄存器350通过使用从控制器340发送的起始信号和栅极时钟，在一帧内将栅极脉冲顺序地提供给栅极线GL。在这种情况下，一帧表示通过显示面板310输出一个图像的时间段。栅极脉冲具有可以开启设置在像素P中的开关元件(薄膜晶体管)的导通电压。
此外，针对一帧的另一时段，移位寄存器350将能够关断开关元件的栅极截止信号提供给栅极线GL，在该时段不提供栅极脉冲。以下，将栅极脉冲和栅极截止信号统称为扫描信号SS或Scan。
根据本公开的一个实施方式，栅极驱动器320可以封装在基板110上。这样，栅极驱动器320直接封装在基板110上的结构将被称为面板中栅极(GIP)结构。
图12是例示图11的任一像素P的电路图，图13是例示图12的像素P的平面图，并且图14是沿图13的线I-I'截取的截面图。
图12的电路图是包括有机发光二极管(OLED)作为显示元件710的显示装置700的像素P的等效电路图。
像素P包括显示元件710和用于驱动显示元件710的像素驱动电路PDC。
图12的像素驱动电路PDC包括作为开关晶体管的第一薄膜晶体管TR1和作为驱动晶体管的第二薄膜晶体管TR2。
根据本公开的又一实施方式的显示装置700可以包括图1和图4至图8所示的薄膜晶体管100、200、300、400、500和600中的至少一个。图1和图3至图7所示的薄膜晶体管100、200、300、400、500和600中的至少一个可以用作作为驱动晶体管的第二薄膜晶体管TR2。
第一薄膜晶体管TR1连接到栅极线GL和数据线DL，并由通过栅极线GL提供的扫描信号SS导通或截止。
数据线DL向像素驱动电路PDC提供数据电压Vdata，并且第一薄膜晶体管TR1控制数据电压Vdata的施加。
驱动电源线PL向显示元件710提供驱动电压Vdd，并且第二薄膜晶体管TR2控制驱动电压Vdd。驱动电压Vdd是用于驱动作为显示元件710的有机发光二极管(OLED)的像素驱动电压。
当第一薄膜晶体管TR1由从栅极驱动器320通过栅极线GL施加的扫描信号SS导通时，通过数据线DL提供的数据电压Vdata被提供给与显示元件710连接的第二薄膜晶体管TR2的栅极电极G2。数据电压Vdata被充入形成在第二薄膜晶体管TR2的栅极电极G2和源极电极S2之间的第一电容器C1中。第一电容器C1是存储电容器Cst。
根据数据电压Vdata控制通过第二薄膜晶体管TR2提供给作为显示元件710的有机发光二极管(OLED)的电流量，由此可以控制从显示元件710发射的光的灰度。
参照图13和图14，第一薄膜晶体管TR1和第二薄膜晶体管TR2设置在基板110上。
基板110可以由玻璃或塑料制成。例如聚酰亚胺(PI)这样的具有柔性特性的塑料可以用作基板110。
遮光层120设置在基板110上。遮光层120可以遮蔽从外部入射的光以保护有源层A1和A2。
缓冲层125设置在遮光层120上。缓冲层125由绝缘材料制成，并保护有源层A1和A2免受外部水或氧气的影响。
第一薄膜晶体管TR1的有源层A1和第二薄膜晶体管TR2的有源层A2设置在缓冲层125上。
有源层A1和A2中的每一个可以包括氧化物半导体材料。根据本公开的又一实施方式，有源层A1和A2是由氧化物半导体材料制成的氧化物半导体层。第二薄膜晶体管TR2的有源层A2可以具有堆叠结构，其中第一有源层131和第二有源层132被堆叠。第二有源层132可以具有比第一有源层131高的迁移率。此外，第一有源层131可以包括铜(Cu)。
栅绝缘层140设置在有源层A1和A2上。栅绝缘层140具有绝缘特性，并将有源层A1和A2与栅极电极G1和G2分隔开。未图案化的栅绝缘层140如图14所示，但本公开的又一实施方式不限于此。栅绝缘层140可以被如图1所示的方式图案化。
第一薄膜晶体管TR1的栅极电极G1和第二薄膜晶体管TR2的栅极电极G2设置在栅绝缘层140上。
第一薄膜晶体管TR1的栅极电极G1与第一薄膜晶体管TR1的有源层A1的至少一部分交叠。
第二薄膜晶体管TR2的栅极电极G2与第二薄膜晶体管TR2的有源层A2的至少一部分交叠。
参照图13和图14，第一电容器C1的第一电容器电极C11设置在与栅极电极G1和G2相同的层中。栅极电极G1和G2以及第一电容器电极C11可以使用相同材料通过相同工艺一起制成。
层间绝缘层170设置在栅极电极G1和G2以及第一电容器电极C11上。
源极电极S1和S2以及漏极电极D1和D2设置在层间绝缘层170上。根据本公开的一个实施方式，区分源极电极S1和S2以及漏极电极D1和D2仅为了描述方便，源极电极S1和S2与漏极电极D1和D2可以互换使用。因此，源极电极S1和S2可以是漏极电极D1和D2，漏极电极D1和D2可以是源极电极S1和S2。
数据线DL和驱动电源线PL设置在层间绝缘层170上。第一薄膜晶体管TR1的源极电极S1可以与数据线DL一体形成。第二薄膜晶体管TR2的漏极电极D2可以与驱动电源线PL一体形成。
根据本公开的一个实施方式，第一薄膜晶体管TR1的源极电极S1和漏极电极D1彼此间隔开并且与第一薄膜晶体管TR1的有源层A1连接。第二薄膜晶体管TR2的源极电极S2和漏极电极D2彼此间隔开并与第二薄膜晶体管TR2的有源层A2连接。
具体地，第一薄膜晶体管TR1的源极电极S1通过第一接触孔H1与有源层A1的源极区接触。
第一薄膜晶体管TR1的漏极电极D1通过第二接触孔H2与有源层A1的漏极区接触，并通过第三接触孔H3与第一电容器C1的第一电容器电极C11连接。此外，第一薄膜晶体管TR1的漏极电极D1可以通过第八接触孔H8与遮光层120连接，遮光层120与第一薄膜晶体管TR1交叠。
第二薄膜晶体管TR2的源极电极S2在层间绝缘层170上延伸，因此其一部分用作第一电容器C1的第二电容器电极C12。第一电容器电极C11和第二电容器电极C12彼此交叠以形成第一电容器C1。
第二薄膜晶体管TR2的源极电极S2通过第四接触孔H4与有源层A2的源极区接触。此外，第二薄膜晶体管TR2的源极电极S2可以通过第七接触孔H7与遮光层120连接，遮光层120与第二薄膜晶体管TR2交叠。
第二薄膜晶体管TR2的漏极电极D2通过第五接触孔H5与有源层A2的漏极区接触。
第一薄膜晶体管TR1包括有源层A1、栅极电极G1、源极电极S1和漏极电极D1，并充当用于控制施加到像素驱动电路PDC的数据电压Vdata的开关晶体管。
第二薄膜晶体管TR2包括有源层A2、栅极电极G2、源极电极S2和漏极电极D2，并充当用于控制施加到显示元件710的驱动电压Vdd的驱动晶体管。
钝化层175设置在源极电极S1和S2、漏极电极D1和D2、数据线DL和驱动电源线PL上。钝化层175将第一薄膜晶体管TR1和第二薄膜晶体管TR2的上部平坦化，并保护第一薄膜晶体管TR1和第二薄膜晶体管TR2。
显示元件710的第一电极711设置在钝化层175上。显示元件710的第一电极711通过形成在钝化层175中的第六接触孔H6与第二薄膜晶体管TR2的源极电极S2连接。
堤层750设置在第一电极711的边缘。堤层750限定显示元件710的发光区域。
有机发光层712设置在第一电极711上，并且第二电极713设置在有机发光层712上。因此，完成了显示元件710。图14中所示的显示元件710是有机发光二极管(OLED)。因此，根据本公开的又一实施方式的显示装置700是有机发光显示装置。
图15是示出根据本公开的又一实施方式的显示装置800的像素P的电路图。
图15是示出有机发光显示装置的像素P的等效电路图。
图15中所示的显示装置800的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
在像素P中，设置有用于向像素驱动电路PDC提供信号的信号线DL、GL、PL、RL和SCL。
数据电压Vdata被提供给数据线DL，扫描信号SS被提供给栅极线GL，用于驱动像素的驱动电压Vdd被提供给驱动电源线PL，参考电压Vref被提供给参考线RL，并且感测控制信号SCS被提供给感测控制线SCL。
像素驱动电路PDC包括，例如，与栅极线GL和数据线DL连接的第一薄膜晶体管TR1(开关晶体管)、用于根据通过第一薄膜晶体管TR1传输的数据电压Vdata来控制输出到显示元件710的电流的大小的第二薄膜晶体管TR2(驱动晶体管)，以及用于感测第二薄膜晶体管TR2的特性的第三薄膜晶体管TR3(感测晶体管)。
第一电容器C1设置在第二薄膜晶体管TR2的栅极电极G2和显示元件710之间。第一电容器C1被称为存储电容器Cst。
第一薄膜晶体管TR1通过提供给栅极线GL的扫描信号SS而导通，以将提供给数据线DL的数据电压Vdata传输到第二薄膜晶体管TR2的栅极电极G2。
第三薄膜晶体管TR3连接到第二薄膜晶体管TR2和显示元件710之间的第一节点n1以及参考线RL，因此第三薄膜晶体管TR3通过感测控制信号SCS导通或截止并针对感测时段感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
与第二薄膜晶体管TR2的栅极电极G2连接的第二节点n2与第一薄膜晶体管TR1连接。第一电容器C1形成在第二节点n2和第一节点n1之间。
当第一薄膜晶体管TR1导通时，通过数据线DL提供的数据电压Vdata被提供给第二薄膜晶体管TR2的栅极电极G2。数据电压Vdata被充入形成在第二薄膜晶体管TR2的栅极电极G2和源极电极S2之间的第一电容器C1中。
当第二薄膜晶体管TR2导通时，根据用于驱动像素的驱动电压Vdd，电流通过第二薄膜晶体管TR2被提供给显示元件710，从而从显示元件710输出光。
根据本公开的又一实施方式的显示装置800可以包括图1和图3至图7中所示的薄膜晶体管100、200、300、400、500和600中的任何一个。图1和图3至图7中所示的薄膜晶体管100、200、300、400、500和600中的任何一个都可以用作第二薄膜晶体管TR2。
图16是示出根据本公开又一实施方式的显示装置900的像素的电路图。
图16中所示的显示装置900的像素P包括作为显示元件710的有机发光二极管(OLED)和用于驱动显示元件710的像素驱动电路PDC。显示元件710与像素驱动电路PDC连接。
像素驱动电路PDC包括薄膜晶体管TR1、TR2、TR3和TR4。
在像素P中，设置有用于向像素驱动电路PDC提供驱动信号的信号线DL、EL、GL、PL、SCL和RL。
与图15的像素P相比，图16的像素P还包括发光控制线EL。发光控制信号EM被提供给发光控制线EL。
此外，与图15的像素驱动电路PDC相比，图16的像素驱动电路PDC还包括第四薄膜晶体管TR4，第四薄膜晶体管TR4是用于控制第二薄膜晶体管TR2的发光定时的发光控制晶体管。
第一电容器C1位于第二薄膜晶体管TR2的栅极电极G2和显示元件710之间。
第一薄膜晶体管TR1通过提供给栅极线GL的扫描信号SS而导通，以将提供给数据线DL的数据电压Vdata传输到第二薄膜晶体管TR2的栅极电极G2。
第三薄膜晶体管TR3连接到参考线RL，因此通过感测控制信号SCS被导通或截止，并在感测时段感测作为驱动晶体管的第二薄膜晶体管TR2的特性。
第四薄膜晶体管TR4根据发光控制信号EM将驱动电压Vdd传输到第二薄膜晶体管TR2或屏蔽驱动电压Vdd。当第四薄膜晶体管TR4导通时，电流被提供给第二薄膜晶体管TR2，由此从显示元件710输出光。
根据本公开的又一实施方式的显示装置900可以包括图1和图3至图7所示的薄膜晶体管100、200、300、400、500和600中的至少一个。
除了上述结构之外，根据本公开的又一实施方式的像素驱动电路PDC可以形成为各种结构。像素驱动电路PDC可以包括例如五个或更多个薄膜晶体管。
图17是示出根据本公开的又一实施方式的显示装置1000的像素P的电路图。
图17的显示装置1000是液晶显示装置。
图17中所示的显示装置1000的像素P包括像素驱动电路PDC和与像素驱动电路PDC连接的液晶电容器Clc。液晶电容器Clc对应于显示元件。
像素驱动电路PDC包括与栅极线GL和数据线DL连接的薄膜晶体管TR以及连接在薄膜晶体管TR和公共电极372之间的存储电容器Cst。液晶电容器Clc与在薄膜晶体管TR的像素电极371和公共电极372之间的存储电容Cst并联连接。
液晶电容器Clc充入通过薄膜晶体管TR提供给像素电极的数据信号与提供至公共电极372的公共电压Vcom之间的差分电压，并根据充电电压通过驱动液晶来控制透光量。存储电容器Cst稳定地维持充入液晶电容器Clc中的电压。
根据本公开的又一实施方式的显示装置1000可以包括在图1和图3至图7中所示的薄膜晶体管100、200、300、400、500和600中的至少一个。
根据本公开，可以获得以下有利效果。
根据本公开的一个实施方式的薄膜晶体管包括具有缺陷态的有源层。包括具有缺陷态的有源层的薄膜晶体管可以具有大的s因子。
根据本公开的一个实施方式的薄膜晶体管可以具有大的s因子。
根据本公开的一个实施方式，可以制造包括由于铜Cu能够引起缺陷态的有源层的薄膜晶体管。
根据本公开的一个实施方式的薄膜晶体管可以用作显示装置的驱动元件，包括这种薄膜晶体管的显示装置可以表现出优异的灰度，并且可以具有优异的显示质量。
对于本领域的技术人员显而易见的是，上述本公开不受上述实施方式和附图的限制，并且可以在不背离本公开的精神或范围的情况下对本公开进行各种替换、修改和变化。因此，本公开的范围由所附权利要求限定，并且所有源自权利要求的含义、范围和等同概念的变化或修改都旨在落入本公开的范围内。

Claims (18)

1.一种薄膜晶体管，包括：
有源层；以及
栅极电极，与所述有源层间隔开并与所述有源层至少部分地交叠，
其中，所述有源层包括彼此交叠的第一有源层和第二有源层，
所述第一有源层包括铜(Cu)，并且
所述第二有源层的迁移率高于所述第一有源层的迁移率。
2.根据权利要求1所述的薄膜晶体管，其中，所述第一有源层中的铜的浓度是均匀的。
3.根据权利要求1所述的薄膜晶体管，其中，所述铜(Cu)包括Cu+或Cu2+中的至少一种。
4.根据权利要求3所述的薄膜晶体管，其中，Cu2+的浓度高于Cu+的浓度。
5.根据权利要求1所述的薄膜晶体管，其中，基于所述第一有源层中的全部金属元素的铜的比率为0.1at％至5at％。
6.根据权利要求1所述的薄膜晶体管，其中，所述第一有源层和所述第二有源层每一个包括氧化物半导体材料。
7.根据权利要求1所述的薄膜晶体管，其中，所述第一有源层和所述第二有源层每一个包括铟(In)，并且
基于原子数，所述第二有源层中的铟(In)的浓度高于或等于所述第一有源层中的铟(In)的浓度。
8.根据权利要求1所述的薄膜晶体管，其中，所述第一有源层包括铟(In)和镓(Ga)，并且
基于原子数，所述第一有源层中镓(Ga)的浓度高于或等于铟(In)的浓度。
9.根据权利要求1所述的薄膜晶体管，其中，所述第一有源层包括锌(Zn)和镓(Ga)，并且
当基于原子数将包含在所述第一有源层中的锌(Zn)的浓度称为“[Zn]1”并且将镓(Ga)的浓度称为“[Ga]1”时，满足0.8≤[Zn]1/[Ga]1≤2。
10.根据权利要求1所述的薄膜晶体管，其中，所述铜(Cu)与氧(O)结合以形成CuO或Cu2O中的至少一种。
11.根据权利要求1所述的薄膜晶体管，其中，所述有源层还包括与所述第二有源层接触的第三有源层，并且
所述第二有源层设置于所述第一有源层与所述第三有源层之间。
12.根据权利要求11所述的薄膜晶体管，其中，所述第三有源层包括铜(Cu)。
13.根据权利要求11所述的薄膜晶体管，其中，所述第三有源层不包括铜(Cu)。
14.一种显示装置，包括根据权利要求1至13中任一项所述的薄膜晶体管。
15.一种薄膜晶体管的制造方法，所述制造方法包括：
在基板上形成有源材料层；以及
通过将所述有源材料层图案化来形成有源层，
其中，形成所述有源材料层包括形成第一有源材料层和形成第二有源材料层，
形成所述第一有源材料层包括溅射步骤，并且
所述第一有源材料层包括铜(Cu)。
16.根据权利要求15所述的制造方法，其中，所述溅射步骤包括沉积原材料，
用于形成所述第一有源材料层的所述原材料包括金属氧化物，并且
所述金属氧化物包括铜氧化物。
17.根据权利要求16所述的制造方法，其中，所述铜氧化物包括氧化铜(CuO)和氧化亚铜(Cu2O)。
18.根据权利要求17所述的制造方法，其中，基于Cu原子的数量，所述CuO的含量大于所述Cu2O的含量。
CN202211074145.7A 2021-09-03 2022-09-02 薄膜晶体管及其制造方法和包括薄膜晶体管的显示装置 Pending CN115763492A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0117928 2021-09-03
KR20210117928 2021-09-03
KR1020210189918A KR20230034834A (ko) 2021-09-03 2021-12-28 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR10-2021-0189918 2021-12-28

Publications (1)

Publication Number Publication Date
CN115763492A true CN115763492A (zh) 2023-03-07

Family

ID=85349539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211074145.7A Pending CN115763492A (zh) 2021-09-03 2022-09-02 薄膜晶体管及其制造方法和包括薄膜晶体管的显示装置

Country Status (3)

Country Link
US (1) US20230077265A1 (zh)
CN (1) CN115763492A (zh)
TW (1) TWI820891B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102573690B1 (ko) * 2016-09-30 2023-09-04 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
US11177449B2 (en) * 2018-12-12 2021-11-16 Industry-University Cooperation Foundation Hanyang University P-type semiconductor layer, P-type multilevel element, and manufacturing method for the element
TW202119380A (zh) * 2019-11-08 2021-05-16 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子裝置

Also Published As

Publication number Publication date
TWI820891B (zh) 2023-11-01
US20230077265A1 (en) 2023-03-09
TW202312504A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
KR102546780B1 (ko) 두께 차를 갖는 액티브층을 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN111312825B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示装置
US20230146562A1 (en) Thin Film Transistor and Display Device Comprising the Same
US20230079262A1 (en) Thin film transistor, fabricating method thereof and display device comprising the same
TWI791182B (zh) 薄膜電晶體、其製造方法以及包含其之顯示設備
CN113054034B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示设备
CN115763492A (zh) 薄膜晶体管及其制造方法和包括薄膜晶体管的显示装置
CN114628528A (zh) 薄膜晶体管及包括薄膜晶体管的显示装置
US20220199829A1 (en) Thin Film Transistor and Display Apparatus Comprising the Same
KR20230034834A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN115692509A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示设备
US20230070485A1 (en) Thin film transistor array, fabrication method thereof, and display apparatus comprising the thin film transistor
US20220209019A1 (en) Thin film transistor, method for manufacturing the thin film transistor and display device comprising the thin film transistor
US20230076003A1 (en) Thin film transistor and display apparatus comprising the same
TWI817796B (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
US20230071089A1 (en) Thin film transistor, fabrication method thereof, and display apparatus comprising the same
US20230073848A1 (en) Thin Film Transistor Array, Fabrication Method Thereof, and Display Apparatus Comprising the Thin Film Transistor Array
US20230071215A1 (en) Thin Film Transistor, Fabrication Method Thereof, and Display Apparatus Comprising the Same
CN115763570A (zh) 薄膜晶体管、其制造方法以及包含其的显示装置
CN115966613A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示装置
CN116072734A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置
CN115763486A (zh) 薄膜晶体管基板和包括该薄膜晶体管基板的显示装置
CN115763569A (zh) 薄膜晶体管及包括其的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination