KR20140061123A

KR20140061123A - 유기발광 표시장치 및 그것의 제조 방법

Info

Publication number: KR20140061123A
Application number: KR1020120128332A
Authority: KR
Inventors: 윤주선
Original assignee: 삼성디스플레이 주식회사
Priority date: 2012-11-13
Filing date: 2012-11-13
Publication date: 2014-05-21
Also published as: US20140131672A1; US8933459B2; KR102002765B1

Abstract

유기발광 표시장치의 화소는, 제1 높이를 갖는 돌출 패턴 및 상기 돌출 패턴을 제외한 영역에 형성되며 상기 제1 높이보다 낮은 제2 높이를 갖는 트랜치 영역을 포함하는 기판, 상기 기판상에 형성된 유기발광 소자, 제1 커패시터 전극 및 제2 커패시터 전극을 포함하는 커패시터, 행 방향으로 연장된 게이트 라인, 상기 행 방향과 교차하는 열 방향으로 연장된 데이터 라인, 및 상기 제1 커패시터 전극에 연결되는 제1 트랜지스터, 및 상기 제1 커패시터 전극, 상기 열 방향으로 연장된 전원 라인, 및 상기 유기 발광 소자에 연결되는 제2 트랜지스터를 포함하고, 상기 제2 커패시터 전극은 상기 전원 라인으로부터 분기되며, 상기 게이트 라인 및 상기 제1 커패시터 전극은 상기 돌출 패턴 상에 형성되고 상기 돌출 패턴과 오버랩된다.

Description

유기발광 표시장치 및 그것의 제조 방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD MANUFACTURING THE SAME }

본 발명은 유기발광 표시장치 및 그것의 제조 방법에 관한 것이다.

최근 액정 표시 장치(Liquid Crystal Display), 유기 발광 표시장치(Organic Light Emitting Display), 전기 습윤 표시 장치(Electro Wetting Display Device), 플라즈마 표시 장치(Plasma Display Panel: PDP) 및 전기 영동 표시장치(Electrophoretic Display Device) 등 다양한 표시장치가 개발되고 있다.

표시장치 중 유기발광 표시장치는 전자와 정공의 재결합에 의해 광을 발생하는 유기 발광 소자를 이용하여 영상을 표시한다. 이러한 유기발광 표시장치는 빠른 응답속도를 갖고 소비 전력이 낮은 장점이 있다.

유기 발광 표시 장치의 유기 발광 소자는 애노드, 유기 발광층 및 캐소드를 포함한다. 애노드와 캐소드로부터 각각 정공 및 전자가 유기 발광층으로 주입되어 여기자(exciton)를 형성하고, 여기자가 바닥 상태로 전이하면서 유기 발광 소자가 발광 된다.

본 발명의 목적은 유기 발광층의 단차를 줄일 수 있는 유기발광 표시장치 및 그것의 제조 방법을 제공하는데 있다.

본 발명의 실시 예에 따른 유기발광 표시장치는 복수의 화소를 포함하고, 상기 각각의 화소는, 제1 높이를 갖는 돌출 패턴 및 상기 돌출 패턴을 제외한 영역에 형성되며 상기 제1 높이보다 낮은 제2 높이를 갖는 트랜치 영역을 포함하는 기판, 상기 기판상에 형성된 유기발광 소자, 제1 커패시터 전극 및 제2 커패시터 전극을 포함하는 커패시터, 행 방향으로 연장된 게이트 라인, 상기 행 방향과 교차하는 열 방향으로 연장된 데이터 라인, 및 상기 제1 커패시터 전극에 연결되는 제1 트랜지스터, 및 상기 제1 커패시터 전극, 상기 열 방향으로 연장된 전원 라인, 및 상기 유기 발광 소자에 연결되는 제2 트랜지스터를 포함하고, 상기 제2 커패시터 전극은 상기 전원 라인으로부터 분기되어 형성되며, 상기 게이트 라인 및 상기 제1 커패시터 전극은 상기 돌출 패턴 상에 형성되고 상기 돌출 패턴과 오버랩된다.

서로 오버랩되는 상기 돌출 패턴의 폭과 상기 게이트 라인의 폭은 동일하고, 서로 오버랩되는 상기 돌출 패턴의 평면상의 면적과 상기 제1 커패시터 전극의 평면상의 면적은 동일하다.

상기 제1 트랜지스터는, 상기 게이트 라인으로부터 분기된 제1 게이트 전극, 상기 데이터 라인으로부터 분기된 제1 소스 전극, 및 상기 제1 커패시터 전극에 연결되는 제1 드레인 전극을 포함한다.

상기 제2 트랜지스터는, 상기 제1 커패시터 전극으로부터 분기된 제2 게이트 전극, 상기 전원 라인으로부터 분기된 제2 소스 전극, 및 상기 유기 발광 소자에 연결되는 제2 드레인 전극을 포함한다.

상기 제1 및 제2 게이트 전극들은 상기 돌출 패턴 상에 형성되며, 상기 돌출 패턴과 오버랩되고, 상기 제1 및 제2 게이트 전극들의 폭은 상기 돌출 패턴의 폭과 동일하다.

상기 게이트 라인, 상기 제1 게이트 전극, 및 상기 제2 게이트 전극을 덮도록 상기 기판상에 형성되는 절연막을 더 포함한다.

상기 게이트 라인과 상기 데이터 라인이 교차하는 부분을 제외한 상기 데이터 라인의 부분과 상기 게이트 라인과 상기 전원 라인이 교차하는 부분을 제외한 상기 전원 라인의 부분은 상기 트랜치 영역의 상기 절연막 상에 형성된다.

상기 제1 및 제2 트랜지스터들을 덮도록 상기 기판상에 형성된 보호막, 상기 보호막을 관통하여 상기 제2 트랜지스터의 상기 드레인 전극의 소정의 영역을 노출시키는 컨택홀, 및 상기 보호막 상에 형성되며, 상기 각 화소에 대응되는 개구부를 갖는 화소 정의막을 더 포함한다.

상기 유기 발광 소자는, 상기 컨택홀을 통해 상기 제2 트랜지스터의 상기 드레인 전극에 연결된 제1 전극, 상기 제1 전극 상에 형성된 유기 발광층, 및 상기 유기 발광층 상에 형성된 제2 전극을 포함하고, 상기 제1 전극은 상기 개구부에 의해 소정의 영역이 노출되고, 상기 개구부 내에서 상기 제1 전극 상에 상기 유기 발광층이 형성된다.

상기 유기 발광층의 경계면에서 소정의 영역은 상기 게이트 라인, 상기 데이터 라인 및 상기 전원 라인과 오버랩된다.

본 발명의 실시 예에 따른 유기발광 표시장치의 제조 방법은 기판을 준비하는 단계, 상기 기판상에 행 방향으로 연장된 게이트 라인 및 구동 트랜지스터의 게이트 전극을 형성하는 단계, 상기 기판의 소정의 영역을 소정의 깊이로 식각하는 단계, 상기 게이트 라인 및 상기 게이트 전극을 덮도록 상기 기판상에 절연막을 형성하는 단계, 상기 게이트 전극을 덮는 상기 절연막 상에 반도체 층을 형성하는 단계, 상기 절연막 및 상기 반도체 층 상에 서로 이격되도록 상기 구동 트랜지스터의 소스 전극 및 드레인 전극과, 상기 절연막 상에 상기 행 방향과 교차하는 열 방향으로 연장된 데이터 라인을 형성하는 단계, 및 상기 구동 트랜지스터의 상기 드레인 전극에 연결되는 유기발광소자를 형성하는 단계를 포함하고, 상기 소정의 깊이로 식각되지 않은 상기 기판의 영역은 제1 높이를 갖는 돌출 패턴으로 정의되고, 상기 소정의 깊이로 식각된 기판의 영역은 상기 제1 높이보다 낮은 제2 높이를 갖는 트랜치 영역으로 정의되며, 상기 게이트 라인 및 상기 게이트 전극은 상기 돌출 패턴 상에 상기 돌출 패턴과 오버랩되도록 형성된다.

상기 절연막을 사이에 두고 서로 소정의 영역이 오버랩되는 제1 커패시터 전극 및 제2 커패시터 전극을 형성하는 단계, 상기 게이트 라인, 상기 데이터 라인, 및 상기 제1 커패시터 전극에 연결되는 스위칭 트랜지스터를 형성하는 단계, 및 상기 절연막 상에 상기 열 방향으로 연장된 전원 라인을 형성하는 단계를 더 포함하고, 상기 제1 커패시터 전극은 상기 돌출 패턴 상에 상기 돌출 패턴과 오버랩되도록 형성되고, 상기 제1 커패시터 전극은 상기 게이트 전극과 연결되고, 상기 전원 라인은 상기 제2 커패시터 전극 및 상기 소스 전극에 연결된다.

서로 오버랩되는 상기 돌출 패턴의 폭과 상기 게이트 라인의 폭은 동일하고, 서로 오버랩되는 상기 돌출 패턴의 폭과 상기 게이트 전극의 폭은 동일하며, 서로 오버랩되는 상기 돌출 패턴의 평면상의 면적과 상기 제1 커패시터 전극의 평면상의 면적은 동일하다.

상기 구동 및 스위칭 트랜지스터들을 덮도록 상기 기판상에 보호막을 형성하는 단계, 상기 보호막을 관통하여 상기 드레인 전극의 소정의 영역을 노출시키는 컨택홀을 형성하는 단계, 및 상기 보호막 상에 개구부를 갖는 화소 정의막을 형성하는 단계를 더 포함한다.

상기 유기 발광 소자를 형성하는 단계는, 상기 보호막 상에 상기 컨택홀을 통해 상기 드레인 전극에 연결되는 제1 전극을 형성하는 단계, 상기 제1 전극 상에 유기 발광층을 형성하는 단계,및 상기 화소 정의막 및 상기 유기 발광층 상에 제2 전극을 형성하는 단계를 포함하고, 상기 제1 전극은 상기 개구부에 의해 소정의 영역이 노출되고, 상기 개구부 내에서 상기 제1 전극 상에 상기 유기 발광층이 형성된다.

상기 식각 단계는 인산, 질산, 및 불산을 이용한 습식 식각 방법을 이용한다.

본 발명의 유기발광 표시장치는 유기 발광층의 단차를 줄일 수 있어, 유기발광층의 수명을 향상시킬 수 있다.

도 1은 본 발명의 실시 예에 따른 유기발광 표시장치의 임의의 한 화소의 레이 아웃이다.
도 2는 도 1에 도시된 I-I'선의 단면도이다.
도 3은 도 1에 도시된 화소의 등가 회로도이다.
도 4a 내지 도 4g는 본 발명의 실시 예에 따른 유기 발광 표시 장치의 제조 방법이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작 시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.

본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 보다 상세하게 설명한다.

도 1은 본 발명의 실시 예에 따른 유기발광 표시장치의 임의의 한 화소의 레이 아웃이다. 유기발광 표시장치는 실질적으로 복수의 화소들을 포함하고, 각각의 화소는 도 1에 도시된 화소(PX)와 동일한 구성을 갖는다. 따라서, 이하, 도 1에 도시된 임의의 한 화소(PX)의 구성에 대하여 설명한다.

도 1을 참조하면, 본 발명의 실시 예에 따른 유기발광 표시장치의 화소(PX)는 커패시터(C), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 유기발광소자(OLED)를 포함한다. 제1 트랜지스터(T1)는 스위칭 트랜지스터로 정의될 수 있고, 제2 트랜지스터(T2)는 구동 트랜지스터로 정의될 수 있다.

커패시터(C)는 제1 커패시터 전극(CE1) 및 제1 커패시터 전극(CE1)과 소정의 영역이 오버랩되는 제2 커패시터 전극(CE2)을 포함한다. 제2 커패시터 전극(CE2)은 발광 전압을 수신하는 전압 라인(VL)으로부터 분기되어 형성된다. 제1 커패시터 전극(CE1) 및 제2 커패시터 전극(CE2)은 절연막(이하, 도 2에 도시됨)을 사이에 두고 배치될 수 있다. 제1 커패시터 전극(CE1)이 절연막 하부에 배치되고, 제2 커패시터 전극(CE2)이 절연막 상부에 배치될 수 있다.

제1 트랜지스터(T1)는 제1 게이트 라인(GL1), 데이터 라인(DL), 및 커패시터(C)의 제1 커패시터 전극(CE1)에 연결된다. 제2 트랜지스터(T2)는 커패시터(C)의 제1 커패시터 전극(CE1), 전원 라인(VL), 및 유기 발광 소자(OLED)에 연결된다.

제1 게이트 라인(GL1)은 행 방향으로 연장되고, 게이트 신호를 수신한다. 데이터 라인(DL) 및 전원 라인(VL)은 행 방향과 교차하는 열 방향으로 연장된다. 데이터 라인(DL)은 데이터 신호를 수신하고 전원 라인(VL)은 발광 전압을 수신한다. 도 1에 도시된 제2 게이트 라인(GL2)은 도 1에 도시된 화소(PX)의 아래에 배치된 다음 화소(미 도시됨)에 연결된다.

유기 발광 소자(OLED)는 화소 정의막(미 도시됨)에 의해 형성된 오픈 영역(OP)에 형성된다. 오픈 영역(OP)의 경계면에서 소정의 영역은 제2 게이트 라인(GL2), 데이터 라인(DL) 및 전원 라인(VL)과 오버랩될 수 있다. 유기 발광 소자(OLED)는 제2 트랜지스터(T2)를 통해 제공되는 발광 전압에 대응하는 광을 생성한다. 유기 발광 소자(OLED)의 구체적인 구성은 이하, 도 2를 참조하여 상세히 설명될 것이다.

제1 트랜지스터(T1)는 제1 게이트 라인(GL1)으로부터 분기된 제1 게이트 전극(GE1), 데이터 라인(DL)으로부터 분기된 제1 소스 전극(SE1), 제1 커패시터 전극(CE1)에 연결되는 제1 드레인 전극(DE1), 및 제1 소스 전극(SE1)과 제1 드레인 전극(DE1) 사이에서 전도 채널(conductive channel)을 형성하는 제1 반도체층(SM1)을 포함한다. 제1 드레인 전극(DE1)은 제1 컨택홀(H1)을 통해 제1 커패시터 전극(CE1)에 연결될 수 있다. 도시하지 않았으나, 제1 컨택홀(H1)은 제1 커패시터 전극(CE1) 상에 형성된 절연막을 관통하여 제1 커패시터 전극(CE1)의 소정의 영역을 노출시키도록 형성될 수 있다.

제2 트랜지스터(T2)는 제1 커패시터 전극(CE1)으로부터 분기된 제2 게이트 전극(GE2), 전원 라인(VL)으로부터 분기된 제2 소스 전극(SE2), 유기 발광 소자(OLED)에 연결되는 제2 드레인 전극(DE2), 및 제2 소스 전극(SE2)과 제2 드레인 전극(DE2) 사이에서 전도 채널(conductive channel)을 형성하는 제2 반도체층(SM2)을 포함한다. 실질적으로 제2 드레인 전극(DE2)은 제1 전극(E1)을 통해 유기발광소자(OLED)에 연결된다. 제2 드래인 전극(DE)은 제2 컨택홀(H2)을 통해 제1 전극(E1)에 연결된다. 이러한 구성은 이하, 도 2를 참조하여 상세히 설명될 것이다.

도 2는 도 1에 도시된 I-I'선의 단면도이다.

도 2를 참조하면, 제1 기판(111)상에 제2 트랜지스터(T2)의 제2 게이트 전극(GE2) 및 제2 게이트 라인(GL2)이 형성된다. 제1 기판(111)은 돌출 패턴(PTN) 및 돌출 패턴(PTN)을 제외한 영역에 형성된 트랜치 영역(TCH)을 포함한다. 기판(111)의 저면부터 돌출 패턴(PTN)의 상면까지의 높이로 정의되는 제1 높이(H1)는 기판(111)의 저면부터 트랜치 영역(TCH)의 상면까지의 높이로 정의되는 제2 높이(H2)보다 높다.

제2 게이트 라인(GL2) 및 제2 게이트 전극(GE2)은 돌출 패턴(PTN) 상에 형성되어 돌출 패턴(PTN)과 오버랩될 수 있다. 제2 게이트 라인(GL2) 및 제2 게이트 전극(GE2)의 폭은 돌출 패턴(PTN)의 폭과 동일하게 설정될 수 있다.

제2 게이트 전극(GE2)은 제1 커패시터 전극(CE1)으로부터 분기되어 형성되므로, 도시하지 않았으나, 제1 커패시터 전극(CE1)은 돌출 패턴(PTN) 상에 형성되어 돌출 패턴(PTN)과 오버랩될 수 있다. 제1 커패시터 전극(CE1)의 폭은 돌출 패턴(PTN)의 폭과 동일하게 설정된다. 즉, 제1 커패시터 전극(CE1)의 평면상의 면적은 제1 커패시터 전극(CE1)과 오버랩되는 돌출 패턴(PTN)의 평면상의 면적과 동일할 수 있다.

제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)은 연결되는 화소만 다를 뿐 동일한 구성을 갖는다. 따라서 도시하지 않았으나, 제2 게이트 라인(GL2)과 동일하게 제1 게이트 라인(GL1)도 돌출 패턴(PTN) 상에 형성되어 돌출 패턴(PTN)과 오버랩될 수 있다. 또한, 제1 게이트 라인(GL1)으로부터 분기된 제1 게이트 전극(GE1)도 돌출 패턴(PTN) 상에 형성되어 돌출 패턴(PTN)과 오버랩될 수 있다. 제1 게이트 라인(GL1) 및 제1 게이트 전극(GE1)의 폭은 돌출 패턴(PTN)의 폭과 동일하게 설정될 수 있다.

기판(111) 상에 제2 게이트 전극(GE2) 및 제2 게이트 라인(GL2)을 덮도록 절연막(112)이 형성된다. 데이터 라인(DL)은 절연막(112) 상에 형성된다. 제2 게이트 라인(GL2)과 데이터 라인(DL)이 교차하는 부분을 제외한 데이터 라인(DL)의 부분은 트랜치 영역(TCH)의 절연막(112) 상에 형성된다.

도시하지 않았으나, 절연막(112)은 제1 게이트 전극(GE1), 제1 게이트 라인(GL1) 및 제1 커패시터 전극(CE1)을 덮도록 기판(111) 상에 형성된다. 절연막(112) 상에 제2 커패시터 전극(CE2)이 형성된다. 전원 라인(VL)은 절연막(112) 상에 형성된다. 제2 게이트 라인(GL2)과 전원 라인(VL)이 교차하는 부분을 제외한 전원 라인(VL)의 부분은 트랜치 영역(TCH)의 절연막(112) 상에 형성된다.

제2 게이트 전극(GE2)을 덮고 있는 절연막(112) 상에 제2 트랜지스터(T2)의 제2 반도체 층(SM2)이 형성된다. 도시하지 않았으나, 제2 반도체 층(SM2)은 액티브 층 및 오믹 콘택층을 포함할 수 있다. 제2 반도체 층(SM2)은 아모포스 실리콘 또는 폴리 실리콘과 같은 무기 재료의 반도체나 유기 반도체로 형성될 수 있다. 또한, 제2 반도체 층(SM2)은 산화물 반도체(oxide semiconductor)로 형성될 수 있다.

제2 트랜지스터(T2)의 제2 반도체 층(SM2) 및 절연막(112) 상에는 제2 트랜지스터(T2)의 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 서로 이격되어 형성된다. 제2 반도체층(SM2)은 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2) 사이에서 전도 채널을 형성한다.

제1 트랜지스터(T1)의 제1 게이트 전극(GE1), 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 및 제1 반도체 층(SM1)의 적층 구성은 실질적으로 제2 트랜지스터(T2)와 동일하다. 따라서, 제1 트랜지스터(T2)의 구성은 설명을 생략한다.

제2 트랜지스터(T2)를 덮도록 기판(111) 상에 보호막(113)이 형성된다. 도시하지 않았으나, 보호막(113)은 제1 트랜지스터(T1), 데이터 라인(DL), 및 전원 라인(VL)을 덮도록 기판(111) 상에 형성된다.

보호막(113)을 관통하여 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)의 소정의 영역을 노출시는 제2 컨택홀(H2)이 형성된다. 보호막(113) 상에는 화소(PX)에 대응되는 제1 전극(E1)이 형성된다. 제1 전극(E1)은 보호막(113)을 관통하여 형성된 제2 컨택홀(H2)을 통해 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)에 연결될 수 있다. 제1 전극(E1)은 화소 전극 또는 애노드 전극으로 정의될 수 있다.

보호막(113) 상에는 화소 정의막(PDL)이 형성된다. 화소 정의막(PDL)은 화소(PX)에 대응되는 개구부(OP)를 포함한다. 화소 정의막(PDL)은 제1 전극(E1)의 경계면을 덮도록 형성될 수 있다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(E1)의 소정의 영역을 노출시킬 수 있다. 화소 정의막(PDL)은 유기 절연막으로 형성될 수 있다. 그러나 이에 한정되지 않고, 화소 정의막(PDL)은 무기 절연막 및 유기 절연막이 차례로 적층되어 형성될 수 있다.

화소 정의막(PDL)의 개구부(OP) 내에서 제1 전극(E1) 상에 유기 발광층(10)이 형성된다. 화소 정의막(PDL)과 유기 발광층(10) 상에 제2 전극(E2)이 형성된다. 제2 전극(E2)은 공통 전극 또는 케소드 전극으로 정의될 수 있다.

본 발명의 실시 예에 따른 유기발광 표시장치는 전면 발광형이다. 즉, 유기발광층(10)의 상부 방향으로 광이 방출된다. 전면 발광형 유기발광 표시장치에서 제1 전극(E1)은 반사형 전극으로 형성되고, 제2 전극(E2)은 투명 전극으로 형성될 수 있다. 제1 전극(E1)은 정공 주입 전극인 양극이며, 제2 전극(E2)은 전자 주입 전극인 음극일 수 있다. 그러나 이에 한정되지 않고, 유기발광 표시장치의 구동 방법에 따라 제1 전극(E1)이 음극이 되고, 제2 전극(E2)이 양극이 될 수도 있다.

유기 발광층(10)은 저분자 유기물 또는 고분자 유기물로 형성될 수 있다. 도시하지 않았으나, 유기 발광층(10)은 정공 주입층(Hole Injection Layer, HIL), 정공 수송층(Hole Transpoting Layer, HTL), 발광층(Emission Layer:EML), 전자 수송층(Electron Transporting Layer, ETL) 및 전자 주입층(Electron Injection Layer, EIL)을 포함하는 다중막으로 형성될 수 있다. 예시적인 실시 예로서 정공 주입층이 양극인 제1 전극(E1) 상에 배치되고, 정공 주입층 상에 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.

오픈 영역(OP)의 경계면에서 소정의 영역은 제2 게이트 라인(GL2), 데이터 라인(DL) 및 전원 라인(VL)과 오버랩될 수 있다. 따라서, 오픈 영역(OP)에 형성되는 유기 발광층(10)의 경계면에서 소정의 영역은 제2 게이트 라인(GL2), 데이터 라인(DL) 및 전원 라인(VL)과 오버랩될 수 있다.

도 2에는 유기 발광층(10)이 화소 정의막(PDL)의 개구부(OP) 내에만 형성되었으나, 이에 한정되지 않는다. 예를 들어, 유기 발광층(10)의 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등이 개구부(OP) 이외의 영역에도 형성될 수 있고, 유기 발광층(10)의 발광층은 개구부(OP)에 형성될 수 있다. 유기 발광층(10)은 적새, 녹색, 및 청색 등의 광을 생성할 수 있는 유기물질을 포함할 수 있다. 유기발광 표시장치는 이들의 색을 조합하여 백색을 표시할 수도 있다.

유기발광소자(OLED)는 제1 전극(E1), 유기 발광층(10), 및 제2 전극(E2)을 포함한다. 유기발광소자(OLED)는 전류의 흐름에 따라 적, 녹, 청, 및 백색의 빛을 발광하여 소정의 화상 정보를 표시한다.

제2 트랜지스터(T2)를 통해 유기발광소자(OLED)의 유기 발광층(1O)을 발광시키기 위한 발광 전압이 제1 전극(E1)에 인가된다. 발광 전압과 반대 극성의 전압이 제2 전극(E2)에 인가된다. 이러한 경우 유기 발광층(10)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서 유기발광소자(10)가 발광 된다.

유기 발광층(10)으로부터 발광되는 광 중 일부는 투명 전극으로 형성된 제2 전극(E2)을 투과하여 상부 방향으로 방출된다. 나머지 광은 반사 전극으로 형성된 제1 전극(E1)에 의해 반사되어 유기 발광층(10) 상부에 형성된 제2 전극(E2)을 투과하여 상부 방향으로 방출된다.

전면 발광형 유기발광 표시장치에서, 유기 발광층(10)의 하부에 형성되는 라인들은 개구율에 영향을 미치지 않는다. 예를 들어, 게이트 라인들(GL1,GL2), 데이터 라인(DL), 및 전원 라인(VL)은 광을 차단할 수 있는 메탈 물질로 형성될 수 있다. 전면 발광형의 유기발광 표시장치는 유기 발광층(10)의 상부로 광을 방출한다. 유기 발광층(10)이 형성되는 오픈 영역(OP)이 확장되어 오픈 영역(OP)의 소정의 영역이 게이트 라인들(GL1,GL2), 데이터 라인(DL), 및 전원 라인(VL)과 오버랩될 수 있다. 유기 발광층(10)의 상부 방향으로 광이 방출되므로, 유기 발광층(10) 하부에 형성되는 게이트 라인들(GL1,GL2), 데이터 라인(DL), 및 전원 라인(VL)에 의해 광이 차단되지 않는다.

개구율은 화소(PX)의 전체 영역에서 광이 차단되지 않고 발광되어 관찰자에게 제공되는 영역으로 정의될 수 있다. 따라서, 유기 발광층(10)의 하부에 형성되는 게이트 라인들(GL1,GL2), 데이터 라인(DL), 및 전원 라인(VL)은 개구율에 영향을 미치지 않는다.

제2 게이트 라인(GL2) 및 데이터 라인(DL)을 덮는 보호막(113)의 상면에는 제2 게이트 라인(GL2) 및 데이터 라인(DL)의 두께만큼 굴곡이 형성될 수 있다. 데이터 라인(DL)은 제2 게이트 라인(GL2)보다 큰 두께를 갖는다.

보호막(113)의 상면에 형성된 굴곡에 의해 제1 전극(E1)은 보호막(113)과 동일한 형상의 굴곡을 가질 수 있다. 이러한 경우, 개구부(OP) 내에서 제1 전극(E1) 상에 형성되는 유기 발광층(10)의 저면은 보호막(113)의 상면에 형성된 굴곡 및 제1 전극(E1)에 형성된 굴곡에 의해 도 2에 도시된 바와 같은 단차를 가질 수 있다. 유기 발광층(10)의 상면은 평평하게 형성될 수 있다.

제2 게이트 라인(GL2)과 오버랩되는 유기 발광층(10)의 저면과 상면의 높이차는 제1 단차(D1)로 정의될 수 있다. 데이터 라인(DL)과 오버랩되는 유기 발광층(10)의 저면과 상면의 높이차는 제2 단차(D2)로 정의될 수 있다. 제1 단차(D1)는 제2 단차(D2)보다 클 수 있다. 그러나, 이에 한정되지 않고, 데이터 라인(DL)의 두께에 따라서 제1 단차(D1)는 제2 단차(D2)와 동일할 수 있다.

기판(111)에 트랜치 영역(TCH)이 형성되지 않을 경우, 기판(111)의 전체 영역은 제1 높이(H1)을 가질 수 있다. 이러한 경우 데이터 라인(DL)의 위치는 도 2에 도시된 위치에서 제1 높이(H1)와 제2 높이(H2)의 차이만큼 높아질 수 있다. 따라서, 데이터 라인(DL)과 오버랩되는 유기 발광층(10)의 단차는 도 2에 도시된 제2 단차(D2)보다 작아진다. 즉, 트랜치 영역(TCH)이 영역 없을 경우, 제1 단차(D1) 및 데이터 라인(DL)과 오버랩되는 유기 발광층(10)의 단차의 차이는 도 2에 도시된 제1 단차(D1) 및 제2 단차(D2)의 차이보다 커질 수 있다.

전원 라인(VL)은 데이터 라인(DL)과 동일한 두께로 형성될 수 있다. 따라서, 도시하지 않았으나, 트랜치 영역(TCH)이 영역 없을 경우, 제1 단차(D1) 및 전원 라인(VL)과 오버랩되는 유기 발광층(10)의 단차의 차이는 도 2에 도시된 제1 단차(D1) 및 제2 단차(D2)의 차이보다 커질 수 있다. 전원 라인(VL)과 데이터 라인(DL)은 동일한 두께를 가지므로, 이하, 데이터 라인(DL)에 의해 형성되는 제2 단차(D2)의 구성이 설명된다.

유기 발광층(10)에서 상대적으로 낮은 단차를 가진 유기 발광층(10)의 영역에 전류 집중 현상이 발생될 수 있다. 이러한 경우, 전류 집중 현상에 의한 발열 문제가 발생하여 유기 발광 소자(OLED)의 수명이 저하될 수 있다. 따라서, 유기 발광층(10)의 단차를 줄이는 것이 중요하다.

본 발명의 실시 예에 따른 유기발광 표시장치의 기판(111)은 제1 높이(H1)를 갖는 돌출 패턴(PTN) 및 제1 높이(H1)보다 낮은 제2 높이(H2)를 갖는 트랜치 영역(TCH)을 포함한다. 트랜치 영역(TCH)의 절연막(112)에 형성된 데이터 라인(DL)의 위치는 트랜치 영역(TCH)이 없을 경우보다 낮아질 수 있다. 따라서, 제1 단차(D1) 및 제2 단차(D2)의 차이는 트랜치 영역(TCH)이 없을 경우, 제1 단차(D1) 및 데이터 라인(DL)과 오버랩되는 유기 발광층(10)의 단차의 차이보다 작아질 수 있다. 즉, 유기 발광층(10)의 단차가 줄어들 수 있다. 유기 발광층(10)의 단차가 줄어들 경우, 전류 집중 현상을 완화할 수 있어, 유기발광소자(OLED)의 수명을 향상시킬 수 있다.

결과적으로, 본 발명의 실시 예에 따른 유기발광 표시장치는 유기발광층(10)의 단차를 줄일 수 있어, 유기발광소자(OLED)의 수명을 향상시킬 수 있다.

도 3은 도 1에 도시된 화소의 등가 회로도이다.

도 3을 참조하면, 유기발광 표시장치의 화소(PX)는 커패시터(C), 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 유기발광소자(OLED)를 포함한다.

제1 트랜지스터(T1)는 제1 게이트 라인(GL1), 데이터 라인(DL), 및 커패시터(C)에 연결된다. 제2 트랜지스터(T2)는 커패시터(C), 전원 라인(VL), 및 유기 발광 소자(OLED)에 연결된다.

제1 게이트 라인(GL1)은 게이트 신호를 수신한다. 제1 트랜지스터(T1)는 게이트 신호에 응답하여 턴온 된다. 턴온된 제1 트랜지스터(T1)는 데이터 라인(DL)을 통해 제공받은 데이터 전압을 제1 노드(N1)에 제공한다. 커패시터(C)는 제1 노드(N1)에 제공된 데이터 전압을 충전하고, 제1 트랜지스터(T1)가 턴 오프된 뒤에도 이를 유지한다. 제2 트랜지스터(T2)는 커패시터(C)에 충전된 데이터 전압을 제공받고 턴 온된다. 제2 트랜지스터(T2)는 커패시터(C)에 충전된 데이터 전압이 모두 방전될 때까지 턴 온되어 전원 라인(VL)으로부터 제공된 발광 전압을 유기 발광 소자(OLED)에 제공한다.

유기 발광 소자(OLED)의 제1 전극(E1)은 제2 트랜지스터(T2)의 출력단에 연결되고, 제2 전극(E2)은 접지 단자에 연결된다. 제1 전극(E1)에서 홀주입층과 홀수송층을 통해 발광층으로 정공이 공급되고, 제2 전극(E2)에서 전자 주입층과 전자 수송층을 통해 발광층으로 전자가 공급된다. 따라서 발광층에서 전자와 정공의 재결합으로 인해 광이 생성될 수 있다.

도 4a 내지 도 4g는 본 발명의 실시 예에 따른 유기 발광 표시 장치의 제조 방법이다. 도 4a 내지 도 4g에는 도 2에 도시된 I-I' 절단선을 기준으로 유기 발광 표시 장치의 제조 방법이 도시되었다.

제1 게이트 라인(GL1)은 제2 게이트 라인(GL2)과 동일한 구성을 갖고, 제1 트랜지스터(T1)의 적층 구성은 제2 트랜지스터(T2)의 적층 구성과 실질적으로 동일하다. 제1 커패시터 전극(CE1)으로부터 분기되어 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)이 형성된다. 전압 라인(VL)은 데이터 라인(DL)과 동일층에 형성되며, 제2 커패시터 전극(CE2) 및 제2 트랜지스터(T2)의 제2 소스 전극(SE2)은 전압 라인으로부터 분기되어 형성된다. 따라서, 이하, 도 4a 내지 도 4g를 참조하여, 제2 게이트 라인(GL2), 제2 트랜지스터(T2), 및 데이터 라인(DL)의 구성이 설명되고, 제1 게이트 라인(GL1), 제1 트랜지스터(T1), 커패시터(C), 및 전압 라인(VL)은 도면 없이 설명될 것이다.

도 4a 및 도 4b를 참조하면, 기판(111)이 제공되고, 기판(111) 상에 게이트 메탈층(GM)이 형성된다. 게이트 메탈층(GM) 상에 제2 게이트 라인(GL2) 및 제2 트랜지스터(T2)의 제2 게이트 전극(GE2)이 형성될 영역에 포토 레지스터 패턴(PR)이 형성된다. 도시하지 않았으나, 커패시터(C)의 제1 커패시터 전극(CE1) 및 제1 게이트 라인(GL1)이 형성될 영역에도 포토 레지스터 패턴(PR)이 형성될 수 있다.

도 4c를 참조하면, 포토 레지스트 패턴(PR)을 마스크로 이용하여 게이트 메탈층(GM)이 식각된다. 또한, 포토 레지스트 패턴(PR)을 마스크로 이용하여 기판(111)이 소정의 깊이로 식각된다. 식각 방법으로 인산, 질산, 및 불산을 이용한 습식 식각 방법이 이용될 수 있다. 식각 공정시 게이트 메탈층(GM)이 식각되는 시간보다 더 긴 시간 동안 식각 공정이 진행될 수 있다. 즉, 게이트 메탈층(GM)이 식각되고, 기판(111)이 소정의 깊이로 식각되도록 습식 식각 공정 시간이 설정될 수 있다.

이러한 식각 공정에 의해 기판(111) 상에 제2 게이트 라인(GL2) 및 제2 게이트 전극(GE2)이 형성될 수 있다. 또한, 제2 게이트 라인(GL2) 및 제2 게이트 전극(GE2)과 오버랩되는 기판(111)의 돌출 패턴(PTN)이 형성될 수 있다. 제2 게이트 라인(GL2) 및 제2 게이트 전극(GE2)과 오버랩되는 기판(111)의 돌출 패턴(PTN)을 제외한 영역에서 기판(111)의 트랜치 영역(TCH)이 형성될 수 있다. 돌출 패턴(PTN)은 제1 높이(H1)를 갖고, 트랜치 영역(TCH)은 제1 높이(H1)보다 낮은 제2 높이(H2)를 갖는다.

도시하지 않았으나, 식각 공정에 의해 기판(111) 상에 제1 커패시터 전극(CE1) 및 제1 게이트 라인(GL1)이 형성될 수 있다. 또한, 제1 커패시터 전극(CE1) 및 제1 게이트 라인(GL1)과 오버랩되는 기판(111)의 돌출 패턴(PTN)이 형성될 수 있다. 제1 커패시터 전극(CE1) 및 제1 게이트 라인(GL1)과 오버랩되는 기판(111)의 돌출 패턴(PTN)을 제외한 영역에서 기판(111)의 트랜치 영역(TCH)이 형성될 수 있다.

도 4d를 참조하면, 기판(111)상에 제2 게이트 라인(GL2) 및 제2 게이트 전극(GE2)을 덮도록 절연막(112)이 형성된다. 도시하지 않았으나, 절연막(112)은 제1 커패시터 전극(CE1) 및 제1 게이트 라인(GL1)을 덮도록 형성될 수 있다.

도 4e를 참조하면, 제2 게이트 전극(GE2)을 덮도록 절연막(112) 상에 제2 반도체 층(SM2)이 형성된다. 절연막(112) 및 제2 반도체 층(SM2) 상에 제2 트랜지스터(T2)의 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 서로 이격되어 형성된다.

제2 게이트 라인(GL2)과 데이터 라인(DL)이 교차하는 부분을 제외한 데이터 라인(DL)의 부분은 트랜치 영역(TCH)의 절연막(112) 상에 형성된다. 제2 트랜지스터(T2) 및 데이터 라인(DL)을 덮도록 기판(111) 상에 보호막(113)이 형성된다.

도시하지 않았으나, 기판(111) 상에 제1 트랜지스터(T1)가 형성될 수 있다. 제1 트랜지스터(T1)의 형성 방법은 제2 트랜지스터(T2)의 형성 방법과 실질적으로 동일하므로 설명을 생략한다.

도시하지 않았으나, 제2 게이트 라인(GL2)과 전원 라인(VL)이 교차하는 부분을 제외한 전원 라인(VL)의 부분은 트랜치 영역(TCH)의 절연막(112) 상에 형성된다. 절연막(112) 상에 전원 라인(VL)으로부터 분기된 제2 커패시터 전극(CE2)이 형성될 수 있다. 제1 커패시터 전극(CE1) 및 제2 커패시터 전극(CE2)은 절연막(112)을 사이에 두고 서로 소정의 영역이 오버랩되도록 형성된다. 제2 소스 전극(SE2)은 전원 라인(VL)으로부터 분기되어 형성된다. 보호막(113)은 제1 트랜지스터(T1) 및 전원 라인(VL)을 덮도록 형성될 수 있다.

도 4f를 참조하면, 보호막(113)을 관통하여 제2 트랜지스터의 제2 드레인 전극의 소정의 영역을 노출시키는 제2 컨택홀(H2)이 형성된다. 보호막(113) 상에 제2 컨택홀(H2)을 통해 제2 트랜지스터(T2)의 제2 드레인 전극(DE2)에 연결되는 제1 전극(E1)이 형성된다.

도 4g를 참조하면, 보호막(113) 상에 화소(PX)에 대응되는 개구부(OP)를 갖는 화소 정의막(PDL)이 형성된다. 화소 정의막(PDL)의 개구부(OP) 내에서 제1 전극(E1) 상에 유기 발광층(10)이 형성된다. 화소 정의막(PDL)과 유기 발광층(10) 상에 제2 전극(E2)이 형성된다.

이러한 제조 방법에 의해 본 발명의 실시 예에 따른 유기발광 표시장치의 기판(111)은 제1 높이(H1)를 갖는 돌출 패턴(PTN) 및 제1 높이(H1)보다 낮은 제2 높이(H2)를 갖는 트랜치 영역(TCH)을 포함한다. 트랜치 영역(TCH)의 절연막(112)에 형성된 데이터 라인(DL)의 위치는 트랜치 영역(TCH)이 없을 경우보다 낮아질 수 있다. 따라서, 제1 단차(D1) 및 제2 단차(D2)의 차이는 트랜치 영역(TCH)이 없을 경우, 제1 단차(D1) 및 데이터 라인(DL)과 오버랩되는 유기 발광층(10)의 단차의 차이보다 작아질 수 있다. 즉, 유기 발광층(10)의 단차가 줄어들 수 있다. 유기 발광층(10)의 단차가 줄어들 경우, 전류 집중 현상을 완화할 수 있어, 유기발광소자(OLED)의 수명을 향상시킬 수 있다.

이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

10: 유기 발광층 111: 기판
112: 절연막 113: 보호막
T1,T2: 제1 및 제2 트랜지스터 PTN: 돌출 패턴
TCH: 트랜치 영역 E1: 제1 전극
E2: 제2 전극 CE1: 제1 커패시터 전극
CE2: 제2 커패시터 전극 PDL: 화소 정의막
OLED: 유기 발광 소자 C: 커패시터
DL: 데이터 라인 GL1, GL2: 제1 및 제2 게이트 라인
VL: 전원 라인

Claims

복수의 화소를 포함하고,
상기 각각의 화소는,
제1 높이를 갖는 돌출 패턴 및 상기 돌출 패턴을 제외한 영역에 형성되며 상기 제1 높이보다 낮은 제2 높이를 갖는 트랜치 영역을 포함하는 기판;
상기 기판상에 형성된 유기발광 소자;
제1 커패시터 전극 및 제2 커패시터 전극을 포함하는 커패시터;
행 방향으로 연장된 게이트 라인, 상기 행 방향과 교차하는 열 방향으로 연장된 데이터 라인, 및 상기 제1 커패시터 전극에 연결되는 제1 트랜지스터; 및
상기 제1 커패시터 전극, 상기 열 방향으로 연장된 전원 라인, 및 상기 유기 발광 소자에 연결되는 제2 트랜지스터를 포함하고,
상기 제2 커패시터 전극은 상기 전원 라인으로부터 분기되어 형성되며, 상기 게이트 라인 및 상기 제1 커패시터 전극은 상기 돌출 패턴 상에 형성되고 상기 돌출 패턴과 오버랩되는 유기발광 표시장치.
제 1 항에 있어서,
서로 오버랩되는 상기 돌출 패턴의 폭과 상기 게이트 라인의 폭은 동일하고, 서로 오버랩되는 상기 돌출 패턴의 평면상의 면적과 상기 제1 커패시터 전극의 평면상의 면적은 동일한 유기발광 표시장치.
제 1 항에 있어서,
상기 제1 트랜지스터는,
상기 게이트 라인으로부터 분기된 제1 게이트 전극;
상기 데이터 라인으로부터 분기된 제1 소스 전극; 및
상기 제1 커패시터 전극에 연결되는 제1 드레인 전극을 포함하는 유기발광 표시장치.
제 3 항에 있어서,
상기 제2 트랜지스터는,
상기 제1 커패시터 전극으로부터 분기된 제2 게이트 전극;
상기 전원 라인으로부터 분기된 제2 소스 전극; 및
상기 유기 발광 소자에 연결되는 제2 드레인 전극을 포함하는 유기발광 표시장치.
제 4 항에 있어서,
상기 제1 및 제2 게이트 전극들은 상기 돌출 패턴 상에 형성되며, 상기 돌출 패턴과 오버랩되고, 상기 제1 및 제2 게이트 전극들의 폭은 상기 돌출 패턴의 폭과 동일한 유기발광 표시장치.
제 4 항에 있어서,
상기 게이트 라인, 상기 제1 게이트 전극, 및 상기 제2 게이트 전극을 덮도록 상기 기판상에 형성되는 절연막을 더 포함하는 유기발광 표시장치.
제 6 항에 있어서,
상기 게이트 라인과 상기 데이터 라인이 교차하는 부분을 제외한 상기 데이터 라인의 부분과 상기 게이트 라인과 상기 전원 라인이 교차하는 부분을 제외한 상기 전원 라인의 부분은 상기 트랜치 영역의 상기 절연막 상에 형성되는 유기발광 표시장치.
제 4 항에 있어서,
상기 제1 및 제2 트랜지스터들을 덮도록 상기 기판상에 형성된 보호막;
상기 보호막을 관통하여 상기 제2 트랜지스터의 상기 드레인 전극의 소정의 영역을 노출시키는 컨택홀; 및
상기 보호막 상에 형성되며, 상기 각 화소에 대응되는 개구부를 갖는 화소 정의막을 더 포함하는 유기발광 표시장치.
제 8 항에 있어서,
상기 유기 발광 소자는,
상기 컨택홀을 통해 상기 제2 트랜지스터의 상기 드레인 전극에 연결된 제1 전극;
상기 제1 전극 상에 형성된 유기 발광층; 및
상기 유기 발광층 상에 형성된 제2 전극을 포함하고,
상기 제1 전극은 상기 개구부에 의해 소정의 영역이 노출되고, 상기 개구부 내에서 상기 제1 전극 상에 상기 유기 발광층이 형성되는 유기발광 표시장치.
제 9 항에 있어서,
상기 유기 발광층의 경계면에서 소정의 영역은 상기 게이트 라인, 상기 데이터 라인 및 상기 전원 라인과 오버랩되는 유기 발광 표시 장치.
기판을 준비하는 단계;
상기 기판상에 행 방향으로 연장된 게이트 라인 및 구동 트랜지스터의 게이트 전극을 형성하는 단계;
상기 기판의 소정의 영역을 소정의 깊이로 식각하는 단계;
상기 게이트 라인 및 상기 게이트 전극을 덮도록 상기 기판상에 절연막을 형성하는 단계;
상기 게이트 전극을 덮는 상기 절연막 상에 반도체 층을 형성하는 단계;
상기 절연막 및 상기 반도체 층 상에 서로 이격되도록 상기 구동 트랜지스터의 소스 전극 및 드레인 전극과, 상기 절연막 상에 상기 행 방향과 교차하는 열 방향으로 연장된 데이터 라인을 형성하는 단계; 및
상기 구동 트랜지스터의 상기 드레인 전극에 연결되는 유기발광소자를 형성하는 단계를 포함하고,
상기 소정의 깊이로 식각되지 않은 상기 기판의 영역은 제1 높이를 갖는 돌출 패턴으로 정의되고, 상기 소정의 깊이로 식각된 기판의 영역은 상기 제1 높이보다 낮은 제2 높이를 갖는 트랜치 영역으로 정의되며, 상기 게이트 라인 및 상기 게이트 전극은 상기 돌출 패턴 상에 상기 돌출 패턴과 오버랩되도록 형성되는 유기발광 표시장치의 제조 방법.
제 11 항에 있어서,
상기 절연막을 사이에 두고 서로 소정의 영역이 오버랩되는 제1 커패시터 전극 및 제2 커패시터 전극을 형성하는 단계;
상기 게이트 라인, 상기 데이터 라인, 및 상기 제1 커패시터 전극에 연결되는 스위칭 트랜지스터를 형성하는 단계; 및
상기 절연막 상에 상기 열 방향으로 연장된 전원 라인을 형성하는 단계를 더 포함하고,
상기 제1 커패시터 전극은 상기 돌출 패턴 상에 상기 돌출 패턴과 오버랩되도록 형성되고, 상기 제1 커패시터 전극은 상기 게이트 전극과 연결되고, 상기 전원 라인은 상기 제2 커패시터 전극 및 상기 소스 전극에 연결되는 유기발광 표시장치의 제조 방법.
제 12 항에 있어서,
상기 게이트 라인과 상기 데이터 라인이 교차하는 부분을 제외한 상기 데이터 라인의 부분과 상기 게이트 라인과 상기 전원 라인이 교차하는 부분을 제외한 상기 전원 라인의 부분은 상기 트랜치 영역의 상기 절연막 상에 형성되는 유기발광 표시장치의 제조 방법.
제 12 항에 있어서,
서로 오버랩되는 상기 돌출 패턴의 폭과 상기 게이트 라인의 폭은 동일하고, 서로 오버랩되는 상기 돌출 패턴의 폭과 상기 게이트 전극의 폭은 동일하며, 서로 오버랩되는 상기 돌출 패턴의 평면상의 면적과 상기 제1 커패시터 전극의 평면상의 면적은 동일한 유기발광 표시장치의 제조 방법.
제 12 항에 있어서,
상기 구동 및 스위칭 트랜지스터들을 덮도록 상기 기판상에 보호막을 형성하는 단계;
상기 보호막을 관통하여 상기 드레인 전극의 소정의 영역을 노출시키는 컨택홀을 형성하는 단계; 및
상기 보호막 상에 개구부를 갖는 화소 정의막을 형성하는 단계를 더 포함하는 유기발광 표시장치의 제조 방법.
제 15 항에 있어서,
상기 유기 발광 소자를 형성하는 단계는,
상기 보호막 상에 상기 컨택홀을 통해 상기 드레인 전극에 연결되는 제1 전극을 형성하는 단계;
상기 제1 전극 상에 유기 발광층을 형성하는 단계; 및
상기 화소 정의막 및 상기 유기 발광층 상에 제2 전극을 형성하는 단계를 포함하고,
상기 제1 전극은 상기 개구부에 의해 소정의 영역이 노출되고, 상기 개구부 내에서 상기 제1 전극 상에 상기 유기 발광층이 형성되는 유기발광 표시장치의 제조 방법.
제 16 항에 있어서,
상기 유기 발광층의 경계면에서 소정의 영역은 상기 게이트 라인, 상기 데이터 라인 및 상기 전원 라인과 오버랩되는 유기발광 표시장치의 제조 방법.
제 11 항에 있어서,
상기 식각 단계는 인산, 질산, 및 불산을 이용한 습식 식각 방법을 이용하는 유기발광 표시장치의 제조 방법.