KR101979308B1 - 산화물 박막 트랜지스터 및 이의 제조방법 - Google Patents
산화물 박막 트랜지스터 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101979308B1 KR101979308B1 KR1020170098643A KR20170098643A KR101979308B1 KR 101979308 B1 KR101979308 B1 KR 101979308B1 KR 1020170098643 A KR1020170098643 A KR 1020170098643A KR 20170098643 A KR20170098643 A KR 20170098643A KR 101979308 B1 KR101979308 B1 KR 101979308B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide semiconductor
- semiconductor layer
- layer
- thin film
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000010409 thin film Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 153
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 36
- 239000001301 oxygen Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010408 film Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims description 69
- 239000002184 metal Substances 0.000 claims description 69
- 238000000151 deposition Methods 0.000 claims description 23
- 229910004140 HfO Inorganic materials 0.000 claims description 18
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 10
- 229910017083 AlN Inorganic materials 0.000 claims description 10
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 229910052733 gallium Inorganic materials 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 229910052738 indium Inorganic materials 0.000 claims description 10
- 230000001939 inductive effect Effects 0.000 claims description 10
- 229910052741 iridium Inorganic materials 0.000 claims description 10
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 229910052725 zinc Inorganic materials 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 237
- 239000004020 conductor Substances 0.000 description 18
- 238000005137 deposition process Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 8
- 238000000059 patterning Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005187 foaming Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
또한, 본 발명은 기판 상에 형성되는 게이트 전극, 기판과 상기 게이트 전극의 위에 형성되는 게이트 절연막, 상기 게이트 절연막의 상부에서 상기 게이트 전극을 따라 형성되고, 전기적 포밍 공정에 의한 산소 공공(oxygen vacancy)이 전체 또는 일부 영역에 포함되어 있는 산화물 반도체층, 상기 산화물 반도체층 위에서 상기 게이트 전극의 일측으로 형성되는 소스 전극 및 상기 산화물 반도체층 위에서 상기 게이트 전극의 타측으로 형성되는 드레인 전극을 포함하는 산화물 박막 트랜지스터를 제공할 수 있다.
또한, 본 발명은 기판 상에 형성되는 게이트 전극, 기판과 상기 게이트 전극의 위에 형성되는 게이트 절연막, 상기 게이트 절연막의 상부에서 상기 게이트 전극을 따라 형성되고, 전기적 포밍 공정에 의한 산소 공공(oxygen vacancy)이 전체 또는 일부 영역에 포함되어 있는 산화물 반도체층, 상기 산화물 반도체층 위에서 상기 게이트 전극의 일측으로 형성되는 소스 전극 및 상기 산화물 반도체층 위에서 상기 게이트 전극의 타측으로 형성되는 드레인 전극을 포함하는 산화물 박막 트랜지스터를 제공할 수 있다.
Description
본 발명은 산화물 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
일반적으로, 박막 트랜지스터(thin film transistor, TFT)는 액정표시장치(Liquid Crystal Display, LCD)등의 스위칭 소자로서 널리 사용되고 있는데, 예컨대, 액정표시장치의 게이트 배선과 데이터 배선의 교차 지점에 형성되어 단위 화소영역에 대해 전류를 온(on) 또는 오프(off)로 스위칭하는 기능을 수행하고 있다.
이러한, 박막 트랜지스터는 비정질 실리콘(a-Si)를 채널 물질로 사용하거나, 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 채널 물질로 사용하거나, IGZO(In-Ga-Zn-Oxide) 박막을 포함하는 산화물 반도체를 채널 물질로 사용하고 있다.
한편, IGZO 박막을 채널 물질로 사용하여 제작된 박막 트랜지스터의 경우에는, IGZO 박막의 전기적 특성을 향상시키기 위해 Ar, H2, He 등을 이용한 플라즈마 처리를 수행하게 되는데, 이러한 플라즈마 처리에 의해 전기적 특성이 향상될 수는 있으나, 선택적인 플라즈마 처리가 어렵기 때문에 플라즈마 처리가 이루어지지 않아야 할 영역에 플라즈마가 충돌하면서 소자 자체의 손상을 야기하는 문제점이 있다.
따라서, 박막 트랜지스터에 데미지를 가하지 않는 방식으로 IGZO 박막의 전기적 특성을 향상시킬 수 있는 방안이 마련될 필요가 있다 할 것이다.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 박막 트랜지스터 자체에 데미지를 가하지 않는 방식으로 IGZO 박막의 전기적 특성을 향상시키고, 소스 전극 및 드레인 전극과의 접촉 저항을 줄일 수 있는 산화물 박막 트랜지스터 및 이의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위한 본 발명은 기판 상에 형성되는 게이트 전극; 기판과 상기 게이트 전극의 위에 형성되는 게이트 절연막; 상기 게이트 절연막의 상부에서 상기 게이트 전극을 따라 형성되고, 전기적 포밍 공정에 의한 산소 공공(oxygen vacancy)이 전체 또는 일부 영역에 포함되어 있는 산화물 반도체층; 상기 산화물 반도체층 위에서 상기 게이트 전극의 일측으로 형성되는 소스 전극; 및 상기 산화물 반도체층 위에서 상기 게이트 전극의 타측으로 형성되는 드레인 전극;을 포함하는 산화물 박막 트랜지스터를 제공한다.
바람직한 실시예에 있어서, 상기 산화물 반도체층에는, 상기 소스 전극 및 상기 드레인 전극의 형성 이전에, 상기 산화물 반도체층 위에 금속층을 증착하고 소정의 전압을 인가하여 산소 공공을 유도하는 포밍 공정이 수행된 후, 상기 금속층을 제거하는 에칭 공정이 수행된다.
바람직한 실시예에 있어서, 상기 산화물 반도체층에는, 상기 금속층의 증착 이전에, 상기 산화물 반도체층 위에 절연층을 증착하고, 상기 절연층 위에 상기 금속층을 증착하며, 상기 금속층에 소정의 전압을 인가하여 산소 공공을 유도하는 포밍 공정이 수행된 후, 상기 절연층 및 상기 금속층을 제거하는 에칭 공정이 수행된다.
바람직한 실시예에 있어서, 상기 산화물 반도체층에 증착되는 절연층은 AlN, SiO2, Al2O3, NiO, HfO2, HfOx, MgO, TiO2, TiOx 및 ZnO 중에서 선택된 어느 하나이다.
바람직한 실시예에 있어서, 상기 산화물 반도체층에 증착되는 금속층은 Pt, Ti, Al, Ta, Ni, W, Cu, Ag, Ir, Au, In, Ga, Zn 및 Cr 중 적어도 하나이다.
또한, 본 발명은 기판 상에 형성되고, 전기적 포밍 공정에 의한 산소 공공(oxygen vacancy)이 전체 또는 일부 영역에 포함되어 있는 산화물 반도체층; 상기 산화물 반도체층의 위에 형성되는 게이트 절연막; 상기 게이트 절연막의 위에 형성되는 게이트 전극; 상기 게이트 전극의 일측으로 상기 산화물 반도체층의 일단에 연결되는 소스 전극; 및 상기 게이트 전극의 타측으로 상기 산화물 반도체층의 타단에 연결되는 드레인 전극;을 포함하는 산화물 박막 트랜지스터를 제공한다.
바람직한 실시예에 있어서, 상기 산화물 반도체층에는, 상기 소스 전극 및 상기 드레인 전극의 연결 이전에, 상기 산화물 반도체층 위에 금속층을 증착하고 소정의 전압을 인가하여 산소 공공을 유도하는 포밍 공정이 수행된 후, 상기 금속층을 제거하는 에칭 공정이 수행된다.
바람직한 실시예에 있어서, 상기 산화물 반도체층에는, 상기 금속층의 증착 이전에, 상기 산화물 반도체층 위에 절연층을 증착하고, 상기 절연층 위에 상기 금속층을 증착하며, 상기 금속층에 소정의 전압을 인가하여 산소 공공을 유도하는 포밍 공정이 수행된 후, 상기 절연층 및 상기 금속층을 제거하는 에칭 공정이 수행된다.
바람직한 실시예에 있어서, 상기 산화물 반도체층에 증착되는 절연층은 AlN, SiO2, Al2O3, NiO, HfO2, HfOx, MgO, TiO2, TiOx 및 ZnO 중에서 선택된 어느 하나이다.
바람직한 실시예에 있어서, 상기 산화물 반도체층에 증착되는 금속층은 Pt, Ti, Al, Ta, Ni, W, Cu, Ag, Ir, Au, In, Ga, Zn 및 Cr 중 적어도 하나이다.
또한, 본 발명은 (1) 기판 상에 게이트 전극을 형성하는 단계; (2) 기판과 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계; (3) 상기 게이트 절연막의 상부에서 상기 게이트 전극을 따라 산화물 반도체층을 형성하고, 그 산화물 반도체층의 전체 또는 일부 영역에 산소 공공(oxygen vacancy)이 포함되도록 전기적 포밍 공정을 수행하는 단계; 및 (5) 상기 게이트 전극의 양측에 각각 배치되도록, 소스 전극과 드레인 전극을 상기 산화물 반도체층 위에 각각 형성하는 단계;를 포함하는 산화물 박막 트랜지스터의 제조방법을 제공한다.
바람직한 실시예에 있어서, 상기 제 (3)단계는, (3-1) 상기 게이트 절연막 위에 산화물 반도체층을 형성하는 단계; (3-3) 상기 산화물 반도체층 위에 금속층을 증착하는 단계; 및 (3-4) 상기 금속층에 소정의 전압을 인가하여 상기 산화물 반도체층에 산소 공공을 유도하는 단계;를 포함한다.
바람직한 실시예에 있어서, 상기 제 (3-1)단계와 상기 제 (3-3)단계 사이에, (3-2) 상기 금속층의 증착 이전에, 상기 산화물 반도체층 위에 절연층을 증착하는 단계;를 더 포함하고, 상기 제 (3-3)단계는 상기 절연층 위에 상기 금속층을 증착한다.
바람직한 실시예에 있어서, 상기 제 (3)단계와 상기 제 (5)단계 사이에, (4) 상기 금속층을 제거하거나, 상기 금속층과 함께 상기 절연층을 제거하는 단계;를 더 포함한다.
바람직한 실시예에 있어서, 상기 제 (3-2)단계에서, 상기 산화물 반도체층에 증착되는 절연층은 AlN, SiO2, Al2O3, NiO, HfO2, HfOx, MgO, TiO2, TiOx 및 ZnO 중에서 선택된 어느 하나이다.
바람직한 실시예에 있어서, 상기 제 (3-3)단계에서, 상기 산화물 반도체층에 증착되는 금속층은 Pt, Ti, Al, Ta, Ni, W, Cu, Ag, Ir, Au, In, Ga, Zn 및 Cr 중 적어도 하나이다.
또한, 본 발명은 (1) 기판 상에 산화물 반도체층을 형성하고, 그 산화물 반도체층의 전체 또는 일부 영역에 산소 공공(oxygen vacancy)이 포함되도록 전기적 포밍 공정을 수행하는 단계; (3) 상기 산화물 반도체층 위에 게이트 절연막을 형성하는 단계; (4) 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계; 및 (5) 상기 산화물 반도체층의 양단에 각각 연결되도록, 상기 게이트 전극의 양측에 소스 전극과 드레인 전극을 각각 형성하는 단계;를 포함하는 산화물 박막 트랜지스터의 제조방법을 제공한다.
바람직한 실시예에 있어서, 상기 제 (1)단계는, (1-1) 기판에 상기 산화물 반도체층을 형성하는 단계; (1-3) 상기 산화물 반도체층 위에 금속층을 증착하는 단계; 및 (1-4) 상기 금속층에 소정의 전압을 인가하여 상기 산화물 반도체층의 산소 공공을 유도하는 단계;를 포함한다.
바람직한 실시예에 있어서, 상기 제 (1-1)단계와 상기 제 (1-3)단계 사이에, (1-2) 상기 금속층의 증착 이전에, 상기 산화물 반도체층 위에 절연층을 증착하는 단계;를 더 포함하고, 상기 제 (1-3)단계는 상기 절연층 위에 상기 금속층을 증착한다.
바람직한 실시예에 있어서, 상기 제 (1)단계와 상기 제 (3)단계 사이에, (2) 상기 금속층을 제거하거나, 상기 금속층과 함께 상기 절연층을 제거하는 단계;를 더 포함한다.
바람직한 실시예에 있어서, 상기 제 (1-2)단계에서, 상기 산화물 반도체층에 증착되는 절연층은 AlN, SiO2, Al2O3, NiO, HfO2, HfOx, MgO, TiO2, TiOx 및 ZnO 중에서 선택된 어느 하나이다.
바람직한 실시예에 있어서, 상기 제 (1-3)단계에서, 상기 산화물 반도체층에 증착되는 금속층은 Pt, Ti, Al, Ta, Ni, W, Cu, Ag, Ir, Au, In, Ga, Zn 및 Cr 중 적어도 하나이다.
전술한 과제해결 수단에 의해 본 발명은 박막 트랜지스터 자체에 데미지를 가하지 않는 방식의 전기적 포밍 공정을 통해 산화물 반도체층의 전체 또는 일부 영역에 산소 공공이 포함되게 함으로써, 산화물 반도체층이 n+ 도핑(doping)이 되어, 산화물 반도체층에서 소스 전극 및 드레인 전극이 증착되는 연결부의 접촉 저항을 줄일 수 있는 효과가 있다.
아울러, 본 발명은 산화물 반도체층과 소스 전극, 산화물 반도체층과 드레인 전극 간의 접촉 저항을 줄임으로써, 산화물 박막 트랜지스터 자체의 성능을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터를 설명하기 위한 도면.
도 2는 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정을 설명하기 위한 도면.
도 3은 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정의 변형예를 설명하기 위한 도면.
도 4는 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터를 설명하기 위한 도면.
도 5는 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정을 설명하기 위한 도면.
도 6은 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정의 변형예를 설명하기 위한 도면.
도 7은 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위한 도면.
도 8은 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위한 도면.
도 2는 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정을 설명하기 위한 도면.
도 3은 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정의 변형예를 설명하기 위한 도면.
도 4는 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터를 설명하기 위한 도면.
도 5는 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정을 설명하기 위한 도면.
도 6은 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정의 변형예를 설명하기 위한 도면.
도 7은 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위한 도면.
도 8은 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위한 도면.
하기의 설명에서 본 발명의 특정 상세들이 본 발명의 전반적인 이해를 제공하기 위해 나타나 있는데, 이들 특정 상세들 없이 또한 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도 1 내지 도 6을 참조하여 상세히 설명하되, 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분을 중심으로 설명한다.
도 1은 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터를 설명하기 위한 도면이고, 도 2는 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정을 설명하기 위한 도면이며, 도 3은 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정의 변형예를 설명하기 위한 도면이다.
도 1 내지 도 3을 참조하면, 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터는 게이트 전극(110), 게이트 절연막(120), 산화물 반도체층(130), 소스 전극(140) 및 드레인 전극(150)을 포함하여 구성될 수 있다.
여기서, 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터는 Inverted staggered 구조의 산화물 박막 트랜지스터일 수 있다.
게이트 전극(110)은 기판(10) 상에 형성된다. 이때, 스퍼터링(Sputtering)을 포함하는 증착 공정을 수행하여 기판(10)에 전도성 물질을 증착한 다음, 그 전도성 물질을 습식 식각을 이용하여 소정의 패턴으로 패터닝함으로써, 게이트 전극(110)을 형성할 수 있다.
게이트 절연막(120)은 게이트 전극(110)과 후술할 산화물 반도체층(130) 간의 절연을 위한 것으로, 게이트 절연막(120)은 절연체로 이루어지며, 기판(10)과 상기 게이트 전극(110)의 위에 형성된다. 그리고, 게이트 절연막(120)은 플라스마 화학증착(PECVD)을 포함하는 증착 공정을 수행하여 형성될 수 있다.
산화물 반도체층(130)은 게이트 절연막(120)의 상부에서 게이트 전극(110)을 따라 형성된다.
또한, 산화물 반도체층(130)은 IGZO(In-Ga-Zn-Oxide)를 포함하는 산화물 반도체로 이루어지고, 스퍼터링(Sputtering)을 포함하는 증착 공정을 수행하여 게이트 절연막(120)의 위에 증착된 후 게이트 전극(110)의 패턴에 대응하도록 패터닝될 수 있다.
한편, 산화물 반도체층(130)에는 후술할 소스 전극(140)과 드레인 전극(150)이 형성되는데, 그 이전에, 산화물 반도체층(130)의 전체 또는 일부 영역에 산소 공공(oxygen vacancy)이 포함되도록 전기적 포밍 공정이 수행될 수 있다.
일 예로, 도 2에 도시된 바와 같이, 산화물 반도체층(130)이 형성되면(도 2의 (a)), 그 산화물 반도체층(130)의 위에 금속층(131)을 증착한 후(도 2의 (b)), 해당 금속층(131)을 통해 소정의 전압을 인가하여 산소 공공을 유도하는 포밍 공정이 수행된다(도 2의 (c)). 그 이후에는, 금속층(131)을 제거하는 에칭 공정이 더 수행될 수 있다.(도 2의 (d)).
이때, 산화물 반도체층(130)에 증착되는 금속층(131)은 적어도 2개로 구비되어 소정 거리 이격된 상태로 형성됨이 바람직하고, Pt, Ti, Al, Ta, Ni, W, Cu, Ag, Ir, Au, In, Ga, Zn 및 Cr 중 적어도 하나의 금속 또는 둘 이상의 금속으로 증착될 수 있다.
다른 예로, 도 3에 도시된 바와 같이, 산화물 반도체층(130)이 형성되면(도 3의 (a)), 전술한 금속층(131)을 증착하기 전에 산화물 반도체층(130)에 절연층(132)을 먼저 증착하고(도 3의 (b)), 그 절연층(132)의 위에 금속층(131)을 증착하며(도 3의 (c)), 증착된 금속층(131)을 통해 소정의 전압을 인가하여 산소 공공을 유도하는 포밍 공정이 수행될 수도 있다(도 3의 (d)). 포밍 공정이 수행된 이후에는, 절연층(132)과 금속층(131)을 제거하는 에칭 공정이 더 수행되게 된다(도 3의 (e)).
이때, 산화물 반도체층(130)에 증착되는 절연층(132)은 2개의 금속층(131)이 증착될 수 있도록 소정의 넓이를 갖도록 형성되거나, 적어도 2개로 구비되어 소정 거리 이격된 상태로 형성될 수 있으며, AlN, SiO2, Al2O3, NiO, HfO2, HfOx, MgO, TiO2, TiOx 및 ZnO 중에서 선택된 어느 하나로 형성될 수 있다.
이러한, 포밍 공정에 의해 산화물 반도체층(130)에 산소 공공이 형성됨으로써, 산화물 반도체층(130)이 n+ 도핑(doping)이 되어 전도성이 향상되게 한다. 특히, 산화물 반도체층(130)에서 소스 전극(140) 및 드레인 전극(150)이 증착되는 연결부에 캐리어들이 증가함으로써, 산화물 반도체층(130)과 소스 전극(140), 산화물 반도체층(130)과 드레인 전극(150) 간의 접촉 저항을 줄일 수 있다.
소스 전극(140)은 산화물 반도체층(130) 위에서 게이트 전극(110)의 일측에 형성되고, 드레인 전극(150)은 산화물 반도체층(130) 위에서 게이트 전극(110)의 타측에 형성된다.
이때, 스퍼터링(Sputtering)을 포함하는 증착 공정을 수행하여 산화물 반도체층(130)에 전도성 물질을 증착한 다음, 그 전도성 물질을 습식 식각을 이용하여 소스 전극(140)과 드레인 전극(150)으로 구분되도록 패터닝함으로써, 소스 전극(140)과 드레인 전극(150)을 형성할 수 있다.
아울러, 소스 전극(140)과 드레인 전극(150)까지 형성한 이후에는, SiO2를 포함하는 산화물로 보호층을 형성하고, 그 보호층에 컨택 홀을 형성한 후, 그 컨택 홀을 통해 드레인 전극(150) 또는 소스 전극(140)에 연결되도록 화소 전극을 형성하는 공정이 더 수행될 수도 있다.
이하에서는, 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터에 대해 설명한다.
도 4는 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터를 설명하기 위한 도면이고, 도 5는 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정을 설명하기 위한 도면이며, 도 6은 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터의 산화물 반도체층에서 수행되는 포밍 공정의 변형예를 설명하기 위한 도면이다.
도 4 내지 도 6을 참조하면, 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터는 산화물 반도체층(230), 게이트 절연막(220), 게이트 전극(210), 소스 전극(240) 및 드레인 전극(250)을 포함하여 구성될 수 있다.
여기서, 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터는 Coplanar 구조의 산화물 박막 트랜지스터일 수 있다.
산화물 반도체층(230)은 기판(10)에 형성된다. 이때, 산화물 반도체층(230)에 주입된 전류가 기판(10)으로 누설되지 않도록 SiO2를 포함하는 산화물로 버퍼층을 먼저 형성하고 그 위에 산화물 반도체층(230)을 형성함이 바람직하다.
또한, 산화물 반도체층(230)은 스퍼터링(Sputtering)을 포함하는 증착 공정을 통해 IGZO(In-Ga-Zn-Oxide)를 포함하는 산화물 반도체를 증착한 후 소정의 패턴으로 패터닝함으로써 형성될 수 있다. 그리고, 산화물 반도체층(230)의 전체 또는 일부 영역에는, 산소 공공(oxygen vacancy)이 포함되도록 전기적 포밍 공정이 수행될 수 있다.
일 예로, 도 5에 도시된 바와 같이, 산화물 반도체층(230)이 형성되면(도 5의 (a)), 그 산화물 반도체층(230)의 위에 금속층(231)을 증착하고(도 5의 (b)), 소정의 전압을 인가하여 산소 공공을 유도하는 포밍 공정이 수행될 수 있다(도 3의 (c)). 그 다음에는, 전술한 금속층(231)을 제거하는 에칭 공정이 더 수행되게 된다(도 3의 (d)).
여기서, 산화물 반도체층(230)에 증착되는 금속층(231)은 적어도 2개로 구비되어 소정 거리 이격된 상태로 형성됨이 바람직하고, Pt, Ti, Al, Ta, Ni, W, Cu, Ag, Ir, Au, In, Ga, Zn 및 Cr 중 적어도 하나의 금속 또는 둘 이상의 금속으로 증착될 수 있다.
다른 예로, 도 6에 도시된 바와 같이, 산화물 반도체층(230)이 형성되면(도 6의 (a)), 전술한 금속층(231)을 증착하기 전에 산화물 반도체층(230)에 절연층(232)을 먼저 증착하고(도 6의 (b)), 그 절연층(232)의 위에 금속층(231)을 증착하며(도 6의 (c)), 증착된 금속층(231)에 소정의 전압을 인가하여 산소 공공을 유도하는 포밍 공정이 수행될 수도 있다(도 6의 (d)). 아울러, 포밍 공정이 수행된 다음에는, 전술한 절연층(232)과 금속층(231)을 제거하는 에칭 공정이 수행되게 된다(도 6의 (e)).
이 경우, 산화물 반도체층(230)에 증착되는 절연층(232)은 2개의 금속층(231)이 증착될 수 있도록 소정의 넓이를 갖도록 형성되거나, 적어도 2개로 구비되어 소정 거리 이격된 상태로 형성될 수 있으며, AlN, SiO2, Al2O3, NiO, HfO2, HfOx, MgO, TiO2, TiOx 및 ZnO 중에서 선택된 어느 하나로 형성될 수 있다.
이러한, 포밍 공정에 의해 산화물 반도체층(230)에 산소 공공이 형성됨으로써, 산화물 반도체층(230)이 n+ 도핑(doping)이 되어 전도성이 향상되게 한다. 특히, 산화물 반도체층(230)에서 소스 전극(240) 및 드레인 전극(250)이 증착되는 연결부에 캐리어들이 증가함으로써, 산화물 반도체층(230)과 소스 전극(240), 산화물 반도체층(230)과 드레인 전극(250) 간의 접촉 저항을 줄일 수 있다.
게이트 절연막(220)은 산화물 반도체층(230)과 후술할 게이트 전극(210) 간의 절연을 위한 것으로, 절연체로 구비되어 산화물 반도체층(230)의 위에 증착되며, 플라스마 화학증착(PECVD)을 포함하는 증착 공정을 수행하여 형성될 수 있다.
게이트 전극(210)은 게이트 절연막(220)의 위에 형성된다. 그리고, 게이트 전극(210)은 스퍼터링(Sputtering)을 포함하는 증착 공정을 수행하여 게이트 절연막(220)의 위에 전도성 물질을 증착한 다음, 그 전도성 물질을 습식 식각을 통해 소정의 패턴으로 패터닝하여 형성될 수 있다.
소스 전극(240)은 게이트 전극(210)의 일측으로 산화물 반도체층(230)의 일단에 연결되도록 형성되고, 드레인 전극(250)은 게이트 전극(210)의 타측으로 산화물 반도체층(230)의 타단에 연결되도록 형성될 수 있다.
이때, 소스 전극(240) 및 드레인 전극(250)이 전술한 게이트 전극(210)에 접촉되지 않도록 중간 절연층(260)을 형성하고, 그 중간 절연층(260)과 전술한 게이트 절연막(220)을 관통하여 산화물 반도체층(230)까지 연결되는 컨택 홀을 형성하는 공정이 먼저 수행될 수 있다.
그리고, 소스 전극(240)과 드레인 전극(250)은, 스퍼터링(Sputtering)을 포함하는 증착 공정을 수행하여 전술한 중간 절연층(260)의 컨택 홀을 통해 산화물 반도체층(230)에 연결되도록 전도성 물질을 증착한 다음, 그 전도성 물질을 습식 식각을 이용하여 소스 전극(240)과 드레인 전극(250)으로 구분되도록 패터닝하여 형성될 수 있다.
이하에서는, 본 발명의 산화물 박막 트랜지스터를 제조하는 제조방법에 대해 설명한다.
도 7은 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위한 도면이다.
도 7을 참조하여, 본 발명의 제 1실시예에 따른 산화물 박막 트랜지스터를 제조하는 산화물 박막 트랜지스터의 제조방법을 설명한다.
먼저, 기판을 준비하고 그 기판의 위에 게이트 전극을 형성한다(S110).
이때, 게이트 전극은 기판에 전도성 물질을 증착한 다음, 그 전도성 물질을 소정의 패턴으로 패터닝하여 형성될 수 있다.
아울러, 스퍼터링(Sputtering)을 포함하는 증착 공정을 수행하여 전술한 전도성 물질의 증착이 이루질 수 있고, 증착된 전도성 물질은 습식 식각을 이용하여 패터닝할 수 있다.
다음, 기판과 게이트 전극의 위에 게이트 절연막을 형성한다(S120).
여기서, 게이트 절연막은 절연체로 이루어질 수 있고, 플라스마 화학증착(PECVD)을 포함하는 증착 공정을 수행하여 기판과 게이트 전극의 위에 증착될 수 있다.
그 다음, 게이트 절연막의 상부에 게이트 전극을 따라 산화물 반도체층을 형성하고, 그 산화물 반도체층의 전체 또는 일부 영역에 산소 공공(oxygen vacancy)이 포함되도록 전기적 포밍 공정을 수행한다(S130).
이때, 스퍼터링을 포함하는 증착 공정을 수행하여 IGZO(In-Ga-Zn-Oxide)를 포함하는 산화물 반도체를 게이트 절연막의 위에 증착하는 방식으로 산화물 반도체층을 형성하고(S131), 그 산화물 반도체층의 위에 절연층을 증착하며(S132), 그 절연층의 위에 금속층을 증착하고(S133), 증착된 금속층에 소정의 전압을 인가하여 산화물 반도체층에 산소 공공이 유도되게 하는 포밍 공정이 수행될 수 있다(S134).
또한, 전술한 절연층은 AlN, SiO2, Al2O3, NiO, HfO2, HfOx, MgO, TiO2, TiOx 및 ZnO 중에서 선택된 어느 하나로 형성될 수 있고, 금속층은 Pt, Ti, Al, Ta, Ni, W, Cu, Ag, Ir, Au, In, Ga, Zn 및 Cr 중 적어도 하나의 금속 또는 둘 이상의 금속으로 형성될 수 있다.
이러한, 포밍 공정에 의해 산화물 반도체층에 산소 공공이 형성됨으로써, 산화물 반도체층이 n+ 도핑(doping)이 되어 전도성이 향상되게 한다. 특히, 산화물 반도체층에서 소스 전극 및 드레인 전극이 증착되는 연결부에 캐리어들이 증가함으로써, 산화물 반도체층과 소스 전극, 산화물 반도체층과 드레인 전극 간의 접촉 저항을 줄일 수 있다.
그 다음에는, 산화물 반도체층 위에 증착된 절연층과 금속층을 제거하는 에칭 공정을 수행한다(S140).
그 다음에는, 산화물 반도체층 위에서 게이트 전극의 일측에 위치하도록 소스 전극을 형성하고, 산화물 반도체층 위에서 상기 게이트 전극의 타측에 위치하도록 드레인 전극을 형성한다(S150).
이때, 기판에 전도성 물질을 증착한 다음, 그 전도성 물질을 습식 식각을 이용하여 소스 전극과 드레인 전극으로 구분되도록 패터닝함으로써, 소스 전극과 드레인 전극을 형성할 수 있다.
이하에서는, 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터를 제조하는 제조방법에 대해 설명한다.
도 8은 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위한 도면이다.
도 8을 참조하여, 본 발명의 제 2실시예에 따른 산화물 박막 트랜지스터를 제조하는 산화물 박막 트랜지스터의 제조방법을 설명한다.
먼저, 기판 상에 산화물 반도체층을 형성하고, 그 산화물 반도체층의 전체 또는 일부 영역에 산소 공공(oxygen vacancy)이 포함되도록 전기적 포밍 공정을 수행한다(S210).
이때, SiO2를 포함하는 산화물로 이루어진 버퍼층을 기판에 먼저 증착한 다음, 스퍼터링을 포함하는 증착 공정을 수행하여 IGZO(In-Ga-Zn-Oxide)를 포함하는 산화물 반도체를 버퍼층의 위에 증착하는 방식으로 산화물 반도체층을 형성하고(S211), 그 산화물 반도체층의 위에 절연층을 증착하며(S212), 그 절연층의 위에 금속층을 증착하고(S213), 증착된 금속층에 소정의 전압을 인가하여 산화물 반도체층에 산소 공공이 유도되게 하는 포밍 공정이 수행될 수 있다(S214).
여기서, 전술한 절연층은 AlN, SiO2, Al2O3, NiO, HfO2, HfOx, MgO, TiO2, TiOx 및 ZnO 중에서 선택된 어느 하나일 수 있고, 전술한 금속층은 Pt, Ti, Al, Ta, Ni, W, Cu, Ag, Ir, Au, In, Ga, Zn 및 Cr 중 적어도 하나의 금속 또는 둘 이상의 금속으로 증착될 수 있다.
이러한, 포밍 공정에 의해 산화물 반도체층에 산소 공공이 형성됨으로써, 산화물 반도체층이 n+ 도핑(doping)이 되어 전도성이 향상되게 한다. 특히, 산화물 반도체층에서 소스 전극 및 드레인 전극이 증착되는 연결부에 캐리어들이 증가함으로써, 산화물 반도체층과 소스 전극, 산화물 반도체층과 드레인 전극 간의 접촉 저항을 줄일 수 있다.
그 다음에는, 산화물 반도체층 위에 증착된 절연층과 금속층을 제거하는 에칭 공정을 수행한다(S220).
그 다음에는, 산화물 반도체층의 위에 게이트 절연막을 형성한다(S230).
이때, 플라스마 화학증착(PECVD)을 포함하는 증착 공정을 수행하여, 산화물 반도체층의 위에 절연체를 증착하는 방식으로 게이트 절연막을 형성할 수 있다.
그 다음에는, 게이트 절연막의 위에 게이트 전극을 형성한다(S240).
이때, 스퍼터링을 포함하는 증착 공정을 수행하여 게이트 절연막의 위에 전도성 물질을 증착하고, 증착된 전도성 물질을 습식 식각을 통해 소정의 패턴으로 패터닝하여 게이트 전극을 형성할 수 있다.
그 다음에는, 산화물 반도체층의 일단에 연결되도록 게이트 전극의 일측에 소스 전극을 형성하고, 산화물 반도체층의 타단에 연결되도록 게이트 전극의 타측에 드레인 전극을 형성한다(S250).
이때, 소스 전극과 드레인 전극이 게이트 전극에 접촉될 수 있으므로, 게이트 전극과 게이트 절연막 및 산화물 반도체층을 모두 포함되도록 절연체로 이루어진 중간 절연층을 증착하여 형성하고, 그 중간 절연층과 게이트 절연막을 관통하여 산화물 반도체층에 연결되는 컨택 홀을 형성하는 과정이 먼저 수행될 수 있다.
아울러, 전술한 컨택 홀을 통해 산화물 반도체층에 연결되도록 전도성 물질을 증착한 후, 습식 식각을 이용하여 전도성 물질을 패터닝함으로써, 소스 전극과 드레인 전극을 형성할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.
110, 210 : 게이트 전극
120, 220 : 게이트 절연막
130, 230 : 산화물 반도체층
140, 240 : 소스 전극
150, 250 : 드레인 전극
120, 220 : 게이트 절연막
130, 230 : 산화물 반도체층
140, 240 : 소스 전극
150, 250 : 드레인 전극
Claims (22)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- (1) 기판 상에 게이트 전극을 형성하는 단계;
(2) 기판과 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계;
(3) 상기 게이트 절연막의 상부에서 상기 게이트 전극을 따라 산화물 반도체층을 형성하고, 상기 산화물 반도체층의 전체에 산소 공공(oxygen vacancy)이 포함되도록 소정의 전압을 인가하여 산소 공공을 유도하는 전기적 포밍 공정을 수행하거나, 상기 산화물 반도체층에서 소스 전극 및 드레인 전극이 증착되는 연결부에 산소 공공이 포함되도록 전기적 포밍 공정을 수행하는 단계; 및
(5) 상기 게이트 전극의 양측에 각각 배치되도록, 상기 소스 전극과 상기 드레인 전극을 상기 산화물 반도체층 위에 각각 형성하는 단계;를 포함하고,
상기 (3)의 단계는,
(3-1) 상기 게이트 절연막 위에 상기 산화물 반도체층을 형성하는 단계;
(3-2) 상기 산화물 반도체층 위에 절연층을 증착하는 단계;
(3-3) 상기 절연층 위에 금속층을 증착하는 단계; 및
(3-4) 상기 금속층에 소정의 전압을 인가하여 상기 산화물 반도체층에 산소 공공을 유도하는 단계;를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 삭제
- 삭제
- 제 11항에 있어서,
상기 (3)의 단계와 상기 (5)의 단계 사이에,
(4) 상기 금속층과 상기 절연층을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 제 11항에 있어서,
상기 (3-2)의 단계에서, 상기 산화물 반도체층에 증착되는 절연층은 AlN, SiO2, Al2O3, NiO, HfO2, HfOx, MgO, TiO2, TiOx 및 ZnO 중에서 선택된 어느 하나인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 제 11항에 있어서,
상기 (3-3)의 단계에서, 상기 절연층 위에 증착되는 금속층은 Pt, Ti, Al, Ta, Ni, W, Cu, Ag, Ir, Au, In, Ga, Zn 및 Cr 중 적어도 하나인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- (1) 기판 상에 산화물 반도체층을 형성하고, 상기 산화물 반도체층의 전체에 산소 공공(oxygen vacancy)이 포함되도록 소정의 전압을 인가하여 산소 공공을 유도하는 전기적 포밍 공정을 수행하거나, 상기 산화물 반도체층에서 소스 전극 및 드레인 전극이 연결되는 연결부에 산소 공공이 포함되도록 전기적 포밍 공정을 수행하는 단계;
(3) 상기 산화물 반도체층 위에 게이트 절연막을 형성하는 단계;
(4) 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계; 및
(5) 상기 산화물 반도체층의 양단에 각각 연결되도록, 상기 게이트 전극의 양측에 상기 소스 전극과 상기 드레인 전극을 각각 형성하는 단계;를 포함하고,
상기 (1)의 단계는,
(1-1) 기판에 상기 산화물 반도체층을 형성하는 단계;
(1-2) 상기 산화물 반도체층 위에 절연층을 증착하는 단계;
(1-3) 상기 절연층 위에 금속층을 증착하는 단계; 및
(1-4) 상기 금속층에 소정의 전압을 인가하여 상기 산화물 반도체층의 산소 공공을 유도하는 단계;를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 삭제
- 삭제
- 제 17항에 있어서,
상기 (1)의 단계와 상기 (3)의 단계 사이에,
(2) 상기 금속층과 상기 절연층을 제거하는 단계;를 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 제 17항에 있어서,
상기 (1-2)의 단계에서, 상기 산화물 반도체층에 증착되는 절연층은 AlN, SiO2, Al2O3, NiO, HfO2, HfOx, MgO, TiO2, TiOx 및 ZnO 중에서 선택된 어느 하나인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
- 제 17항에 있어서,
상기 (1-3)의 단계에서, 상기 절연층 위에 증착되는 금속층은 Pt, Ti, Al, Ta, Ni, W, Cu, Ag, Ir, Au, In, Ga, Zn 및 Cr 중 적어도 하나인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170098643A KR101979308B1 (ko) | 2017-08-03 | 2017-08-03 | 산화물 박막 트랜지스터 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020170098643A KR101979308B1 (ko) | 2017-08-03 | 2017-08-03 | 산화물 박막 트랜지스터 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190014765A KR20190014765A (ko) | 2019-02-13 |
| KR101979308B1 true KR101979308B1 (ko) | 2019-08-28 |
Family
ID=65366546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170098643A KR101979308B1 (ko) | 2017-08-03 | 2017-08-03 | 산화물 박막 트랜지스터 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101979308B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009540560A (ja) * | 2006-06-09 | 2009-11-19 | エンシルテック株式会社 | ジュール加熱による急速熱処理時にアーク発生を防止する方法（ｍｅｔｈｏｄｏｆｐｒｅｖｅｎｔｉｎｇｇｅｎｅｒａｔｉｏｎｏｆａｒｃｄｕｒｉｎｇｒａｐｉｄａｎｎｅａｌｉｎｇｂｙｊｏｕｌｅｈｅａｔｉｎｇ） |
| KR101531154B1 (ko) | 2014-02-14 | 2015-06-25 | 서울대학교산학협력단 | 저항변화 소자 및 그 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5708910B2 (ja) * | 2010-03-30 | 2015-04-30 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| KR102281300B1 (ko) * | 2013-09-11 | 2021-07-26 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치 |
-
2017
- 2017-08-03 KR KR1020170098643A patent/KR101979308B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009540560A (ja) * | 2006-06-09 | 2009-11-19 | エンシルテック株式会社 | ジュール加熱による急速熱処理時にアーク発生を防止する方法（ｍｅｔｈｏｄｏｆｐｒｅｖｅｎｔｉｎｇｇｅｎｅｒａｔｉｏｎｏｆａｒｃｄｕｒｉｎｇｒａｐｉｄａｎｎｅａｌｉｎｇｂｙｊｏｕｌｅｈｅａｔｉｎｇ） |
| KR101531154B1 (ko) | 2014-02-14 | 2015-06-25 | 서울대학교산학협력단 | 저항변화 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20190014765A (ko) | 2019-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE48290E1 (en) | Thin film transistor array panel | |
| US8466462B2 (en) | Thin film transistor and method of fabricating the same | |
| US9748276B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| JP2007081362A (ja) | 透明薄膜トランジスタ及びその製造方法 | |
| EP3076433B1 (en) | Dual width finfet | |
| US7052940B2 (en) | Method of fabricating top gate type thin film transistor having low temperature polysilicon | |
| KR102080484B1 (ko) | 액정표시장치용 어레이기판 및 그의 제조방법 | |
| KR100470832B1 (ko) | 두께가 얇은 ｓｏｉ층을 이용한 쇼트키 장벽 관통트랜지스터 및 그 제조방법 | |
| CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| CN107689391B (zh) | 薄膜晶体管基板及其制备方法 | |
| JPH10270701A (ja) | 薄膜トランジスタおよびその製法 | |
| KR101979308B1 (ko) | 산화물 박막 트랜지스터 및 이의 제조방법 | |
| US9640553B2 (en) | Thin-film transistor (TFT), manufacturing method thereof, array substrate and display device | |
| KR102086626B1 (ko) | 자기 정렬 박막 트랜지스터 및 그 제조 방법 | |
| CN106373888A (zh) | 薄膜晶体管的制造方法 | |
| US9490265B2 (en) | Semiconductor device and method for fabricating the same | |
| CN106711155B (zh) | 一种阵列基板、显示面板及显示装置 | |
| US20160233303A1 (en) | Semiconductor structure and manufacturing methods thereof | |
| US11081586B2 (en) | Thin film transistor and method for manufacturing the same | |
| CN209641659U (zh) | 一种提升tft稳定性的基板结构 | |
| US20170330975A1 (en) | Semiconductor device and method for producing same | |
| JP2010098149A (ja) | 表示装置およびその製造方法 | |
| CN105789316A (zh) | 薄膜晶体管及其制作方法 | |
| CN104576756A (zh) | 薄膜晶体管及薄膜晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |