WO2016021453A1 - 導電素子及び液晶表示素子 - Google Patents

導電素子及び液晶表示素子 Download PDF

Info

Publication number
WO2016021453A1
WO2016021453A1 PCT/JP2015/071442 JP2015071442W WO2016021453A1 WO 2016021453 A1 WO2016021453 A1 WO 2016021453A1 JP 2015071442 W JP2015071442 W JP 2015071442W WO 2016021453 A1 WO2016021453 A1 WO 2016021453A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
conductive film
conductive
liquid crystal
opening
Prior art date
Application number
PCT/JP2015/071442
Other languages
English (en)
French (fr)
Inventor
岡田　訓明
誠一 内田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/501,396 priority Critical patent/US10082715B2/en
Publication of WO2016021453A1 publication Critical patent/WO2016021453A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive

Definitions

  • the present invention relates to a conductive element and a liquid crystal display element.
  • a liquid crystal display device of a horizontal electric field type such as an IPS (In-PlanewichSwiching) method or an FFS (Fringe Field Swiching) method has been in the spotlight.
  • IPS In-PlanewichSwiching
  • FFS Frringe Field Swiching
  • a liquid crystal is sandwiched between a pair of substrates disposed opposite to each other, a pair of electrodes is disposed on a TFT substrate which is one substrate with an insulating film interposed therebetween, An electric field for driving the liquid crystal is generated between the pair of electrodes. Therefore, the color filter substrate which is the other substrate is generally not provided with an electrode (opposite electrode) for driving liquid crystal provided by the TN method or the like.
  • the pair of electrodes arranged on the TFT substrate do not overlap in a plan view, whereas in the FFS mode, the pair of electrodes overlap in a plan view.
  • a pair of electrodes are arranged above and below with an insulating film interposed therebetween, and either one is a pixel electrode and the other is a common electrode.
  • the liquid crystal display device can be operated regardless of whether the electrode disposed relatively below the pair of electrodes is a pixel electrode or a common electrode.
  • Patent Document 1 below discloses a configuration in which a pixel electrode is disposed on a relatively lower side and a common electrode is disposed on a relatively upper side of a pair of electrodes in an FFS liquid crystal display panel. .
  • the pixel electrode of the pair of electrodes is connected to an electrode constituting a switching element such as a TFT through a contact hole.
  • a step is generated in the insulating film in the contact hole, the insulating film is less likely to be formed in the manufacturing process in the part where the step is generated than in other parts, and the insulating film may have poor coverage.
  • the pair of electrodes may come into contact with each other and the pair of electrodes may be short-circuited.
  • the technology disclosed in the present specification has been created in view of the above-described problems, and aims to prevent or suppress a short circuit between two conductive films arranged with an insulating film interposed therebetween.
  • the technology disclosed in the present specification covers a first conductive film, a second conductive film connected to the first conductive film, and the first conductive film, and is disposed on a lower layer side of the second conductive film.
  • the present invention relates to a conductive element comprising: a third conductive film having a conductive film opening that includes a position overlapping with the one end surface of the first conductive film in a plan view.
  • a step corresponding to the thickness of the first conductive film is formed in a portion of the second insulating film that overlaps with one end surface of the first conductive film in the contact hole. Insulation film coverage failure is likely to occur. For this reason, if the third conductive film is disposed on the upper layer side of the overlapping portion, the second conductive film and the third conductive film may be short-circuited due to poor coverage of the second insulating film. There is.
  • the third conductive film has a conductive film opening that includes a position including the position overlapping the one end surface of the first conductive film.
  • the third conductive film is not disposed. For this reason, even if the coverage defect of the second insulating film occurs in the overlapping portion, a short circuit between the second conductive film and the third conductive film is avoided.
  • a short circuit between the second conductive film and the third conductive film due to the poor coverage of the second insulating film can be prevented or suppressed.
  • the one end surface of the metal film may be exposed at the opening of the contact hole.
  • the metal film is thicker than the transparent electrode film or the like, the level difference generated in the second insulating film is large depending on the thickness. For this reason, when the first conductive film has a configuration in which a metal film and a semiconductor film are stacked as in the above configuration, the first conductive film has a configuration including only a transparent electrode film, for example. In addition, a coverage defect of the second insulating film is likely to occur at a portion overlapping with one end face of the first conductive film in the contact hole. On the other hand, when the first conductive film has a configuration in which a metal film and a semiconductor film are laminated, the first conductive film has a lower resistance than the case where the first conductive film is configured only by a transparent electrode film, for example.
  • the short circuit between the 2nd conductive film and the 3rd conductive film resulting from the coverage defect of a 2nd insulating film can be prevented thru
  • the contact hole may be opened so that only a part of the metal film including the one end face is exposed.
  • the region can be a light transmissive region, and in the conductive element, the area ratio of the pixel in the display region, that is, the aperture ratio is increased. be able to.
  • the second conductive film may be formed by reducing the resistance of a part of the semiconductor film.
  • the semiconductor film may be made of an oxide semiconductor.
  • a semiconductor film made of an oxide semiconductor has higher electron mobility than a semiconductor film made of an amorphous semiconductor or the like. For this reason, in the above configuration, conductive elements having various functions can be realized.
  • the oxide semiconductor may contain indium (In), gallium (Ga), zinc (Zn), and oxygen (O).
  • the oxide semiconductor may have crystallinity.
  • This configuration is more suitable for increasing the functionality of the conductive element.
  • a liquid crystal display element including a first substrate on which the above-described conductive element is formed, the second substrate disposed to face the first substrate, and the first substrate A liquid crystal layer including liquid crystal molecules interposed between one substrate and the second substrate, wherein the second conductive film constitutes a pixel electrode provided for each pixel, and the third conductive film includes a slit
  • the present invention relates to a liquid crystal display element having a plurality of slit openings that are opened in a shape and forming a common electrode that generates an electric field for controlling the alignment of the liquid crystal molecules with the pixel electrode.
  • the common electrode is arranged at a portion overlapping the contact hole in plan view in order to connect the pixel electrode to a metal film such as a drain electrode in the contact hole. Therefore, the short circuit between the pixel electrode and the common electrode due to the poor coverage of the second insulating film in the contact hole is unlikely to occur.
  • the contact hole in the plan view can be obtained by sandwiching the insulating film even if the pixel electrode is connected to the metal film such as the drain electrode in the contact hole Since the common electrode can be disposed also in the overlapping portion, a short circuit between the pixel electrode and the common electrode is likely to occur due to poor coverage of the second insulating film in the contact hole.
  • a short circuit between the pixel electrode and the common electrode can be prevented or suppressed while realizing a display element in which the pixel electrode is arranged on the upper layer side of the common electrode.
  • the third conductive film may be provided such that the conductive film opening connects the two adjacent slit openings.
  • the opposing portion of the second conductive film and the opening edge of the slit opening provided in the third conductive film is Can be long.
  • the range in which the alignment of the liquid crystal can be controlled can be widened, and the transmittance of the liquid crystal display element can be increased.
  • the third conductive film may be provided such that the conductive film opening overlaps one end of the slit opening.
  • the slit opening extends to the conductive film opening
  • the second conductive film and the third conductive film are compared to the case where the conductive film opening does not overlap one end of one slit opening.
  • a portion facing the opening edge of the slit opening provided in the film can be lengthened. For this reason, when the liquid crystal layer is arranged on the upper layer side of the third conductive film, the range in which the alignment of the liquid crystal can be controlled can be widened, and the transmittance of the liquid crystal display element can be increased.
  • FIG. 1 is a schematic cross-sectional view of a cross section of the liquid crystal display device according to Embodiment 1 cut along a long side direction.
  • Schematic plan view of a liquid crystal panel Schematic sectional view showing the sectional structure of the liquid crystal panel
  • the top view which shows the plane structure of the pixel in the display part of an array substrate
  • Sectional drawing which shows manufacturing process (1) of TFT Sectional drawing which shows the manufacturing process (2) of TFT Sectional drawing which shows the manufacturing process (3) of TFT Sectional drawing which shows the manufacturing process (4) of TFT
  • FIG. 6 is a plan view showing a planar configuration of pixels in a display unit of an array substrate according to the second embodiment.
  • FIG. 6 is a plan view showing a planar configuration of pixels in a display unit of an array substrate according to a third embodiment.
  • Sectional drawing of TFT concerning Embodiment 4 Sectional drawing which shows manufacturing process (1) of TFT Sectional drawing which shows the manufacturing process (2) of TFT
  • a photograph of pixels of the liquid crystal panel according to Embodiment 1 taken from the front side A photograph of pixels of the liquid crystal panel according to Embodiment 2 taken from the front side
  • a liquid crystal display device 10 including a liquid crystal panel (an example of a liquid crystal display element) 11 is illustrated.
  • a part of each drawing shows an X-axis, a Y-axis, and a Z-axis, and each axis direction is drawn in a common direction in each drawing.
  • the upper side of the figure is the front side and the lower side of the figure is the back side with reference to FIG.
  • the liquid crystal display device 10 includes a liquid crystal panel 11, an IC chip 20 that is an electronic component that is mounted on the liquid crystal panel 11 and drives the liquid crystal panel 11, and the IC chip 20.
  • a control board 22 that supplies various input signals from the outside, a flexible board 24 that electrically connects the liquid crystal panel 11 and the external control board 22, and a backlight device 14 that is an external light source that supplies light to the liquid crystal panel 11.
  • the liquid crystal display device 10 includes front and back external members 15 and 16 for housing and holding the liquid crystal panel 11 and the backlight device 14 assembled to each other. An opening 15A for visually recognizing an image displayed on the liquid crystal panel 11 is provided.
  • the backlight device 14 includes a chassis 14A having a substantially box shape that opens toward the front side, and a light source (cold cathode tube, LED, organic EL, etc.) not shown disposed in the chassis 14A. And an optical member (not shown) arranged so as to cover the opening of the chassis 14A.
  • the optical member has a function of converting light emitted from the light source into planar light. The light that has been planarized through the optical member is incident on the liquid crystal panel 11 and is used to display an image on the liquid crystal panel 11.
  • the liquid crystal panel 11 As shown in FIG. 2, the liquid crystal panel 11 has a vertically long rectangular shape as a whole, and the long side direction coincides with the Y-axis direction of each drawing, and the short side direction corresponds to the X-axis direction of each drawing. Match.
  • a display area A1 capable of displaying an image is arranged on the majority thereof, and no image is displayed at a position biased to one end side (the lower side in FIG. 2) in the long side direction.
  • Area A2 is arranged.
  • An IC chip 20 and a flexible substrate 24 are mounted on a part of the non-display area A2.
  • the liquid crystal panel 11 as shown in FIG.
  • a frame-shaped one-dot chain line that is slightly smaller than a color filter substrate 11A described later forms an outer shape of the display area A1, and an area outside the one-dot chain line is an area outside the one-dot chain line. It is a non-display area A2.
  • the liquid crystal panel 11 includes a pair of glass substrates 11A and 11B having excellent translucency, and a liquid crystal layer 11C including liquid crystal molecules that are substances whose optical characteristics change with application of an electric field. It is equipped with. Both the substrates 11A and 11B constituting the liquid crystal panel 11 are bonded together by a sealing material (not shown) while maintaining a cell gap corresponding to the thickness of the liquid crystal layer 11C.
  • the front side (front side) substrate 11A is a color filter substrate (an example of a second substrate) 11A
  • the back side (rear side) substrate 11B is an array substrate (an example of a first substrate) 11B. It is said.
  • Alignment films 11D and 11E for aligning liquid crystal molecules contained in the liquid crystal layer 11C are formed on the inner surfaces of both the substrates 11A and 11B, respectively.
  • Both the substrates 11A and 11B are constituted by substantially transparent glass substrates 11A1 and 11B1, and polarizing plates 11F and 11G are attached to the outer surfaces of these glass substrates 11A1 and 11B1, respectively.
  • the color filter substrate 11A of both the substrates 11A and 11B has a short side dimension substantially the same as the array substrate 11B, but the long side dimension is smaller than that of the array substrate 11B. Then, they are bonded together in a state where one end portion (the upper side shown in FIG. 2) in the long side direction is aligned. Therefore, the color filter substrate 11A does not overlap the other end (the lower side shown in FIG. 1) in the long side direction of the array substrate 11B over the predetermined range, and both the front and back plate surfaces are exposed to the outside.
  • the mounting area for the IC chip 20 and the flexible substrate 24 is secured here.
  • the glass substrate 11B1 constituting the array substrate 11B has a color filter substrate 11A and a polarizing plate 11G bonded to the main part thereof, and the portions where the mounting areas of the IC chip 20 and the flexible substrate 24 are secured are the color filter substrate 11A and the glass substrate 11B1. It is not superimposed on the polarizing plate 11G.
  • the operation mode of the liquid crystal panel 11 is the FFS mode, and as shown in FIG. 3, the pixel electrode (an example of the second conductive film) 26 on the array substrate 11B side of the pair of substrates 11A and 11B and A common electrode (an example of a third conductive film) 28 is formed together, and the pixel electrode 26 and the common electrode 28 are arranged in different layers with an insulating film interposed therebetween. Both the pixel electrode 26 and the common electrode 28 are transparent electrode films made of a transparent electrode material. The materials constituting the pixel electrode 26 and the common electrode 28 will be described in detail later. In the present embodiment, of the pair of electrodes 26 and 28, the pixel electrode 26 is disposed on the lower side, and the common electrode 28 is disposed on the upper side.
  • a TFT (Thin Transistor) 30 as a switching element is provided on the inner surface side (liquid crystal layer 11C side) of the glass substrate 11B constituting the array substrate 11B.
  • a large number of pixel electrodes 26 connected to the drain electrode 30D of the TFT 30 are provided in a matrix.
  • a common electrode wiring (not shown) is provided on the array substrate 11B, and this common electrode wiring is connected to the common electrode 28 via a contact hole (not shown).
  • a grid-like gate wiring 32 and source wiring 34 surround the TFT 30 and the pixel electrode 26 arranged in a matrix in the display area A1 of the array substrate 11B. It is arranged.
  • the gate wiring 32 extends along the X-axis direction, while the source wiring 34 extends along the Y-axis direction, and both the wirings 32 and 34 are orthogonal to each other.
  • the gate wiring 32 and the source wiring 34 are formed of a metal film in which a plurality of metals are stacked, and a gate insulating film 32I described later is provided between the wirings 32 and 34 at a portion where the wirings 32 and 34 intersect. It is arranged in an intervening form.
  • the array substrate 11B is provided with capacitor wiring (not shown) parallel to the gate wiring 32. A metal material and the like constituting the gate wiring 32 and the source wiring 34 will be described in detail later.
  • the pixel electrode 26 has a vertically long rectangular shape in plan view in a region surrounded by the gate wiring 32 and the source wiring 34.
  • the common electrode 28 is formed as a solid pattern on the upper layer side of the pixel electrode 26 so as to straddle the plurality of pixel electrodes 26.
  • two vertically long slit-like openings hereinafter referred to as “slit opening portions 28 ⁇ / b> A” are formed at portions that do not overlap with the gate wiring 32 in plan view.
  • the two slit openings 28A are formed in parallel to the source wiring 34 with a predetermined interval. By forming these slit openings 28A, the common electrode 28 has a substantially comb shape.
  • a conductive film opening 28B is formed in the common electrode 28 at a position overlapping a part of a drain electrode 30D described later in plan view. These two slit openings 28A and conductive film openings 28B are formed for each portion of the common electrode 28 that overlaps each pixel electrode 26 in plan view. The function of the slit opening 28A and the arrangement and function of the conductive film opening 28B will be described in detail later.
  • the TFT 30 is disposed so as to be stacked on the upper layer side of the gate wiring 32, and the whole of the TFT 30 overlaps with the gate wiring 32 in a plan view.
  • a portion of the gate wiring 32 that overlaps with the TFT 30 in plan view constitutes a gate electrode 30 ⁇ / b> G of the TFT 30.
  • the source wiring 34 branches from the vicinity of the portion intersecting with the gate wiring 32 so as to extend in parallel with the gate wiring 32, and the branched and extending tip portion overlaps with the gate wiring 32 in plan view.
  • a portion of the source wiring 34 that overlaps with the gate wiring 32 in plan view constitutes a source electrode 30S of the TFT 30.
  • the gate electrode 30G and the source electrode 30S are formed of a metal film in which a plurality of metals are stacked.
  • the TFT 30 has a drain electrode 30 ⁇ / b> D having an island shape by being arranged in a facing manner with a predetermined interval in the X-axis direction between the TFT 30 and the source electrode 30 ⁇ / b> S.
  • the drain electrode 30D is made of a metal film in which a plurality of metals are stacked, and is arranged so as to overlap with one end portion of the pixel electrode 26 in plan view.
  • a portion overlapping with the TFT 30 in a plan view and a portion in the vicinity thereof are formed so as to have a relatively wide line width compared to other portions.
  • various insulating films stacked on the array substrate 11B will be described.
  • various insulating films such as a gate insulating film 32I, a first insulating film IF1, and a second insulating film IF2 are laminated in order from the lower layer side (glass substrate 11B1 side).
  • the gate insulating film 32I is laminated at least on the upper layer side of the gate wiring 32 and the gate electrode 30G, and is made of a transparent inorganic material.
  • the first insulating film IF1 is disposed at least on the upper layer side of the semiconductor film 36 described later, and is made of a transparent inorganic material.
  • the second insulating film IF2 is laminated at least on the upper side of the pixel electrode 26 so as to straddle a contact hole CH1 described later, and is made of a transparent inorganic material.
  • the materials constituting the gate insulating film 32I, the first insulating film IF1, and the second insulating film IF2 will be described in detail later.
  • the TFT 30 is connected to the channel part 36 ⁇ / b> C by being stacked on the gate electrode 30 ⁇ / b> G, the channel part 36 ⁇ / b> C that overlaps the gate electrode 30 ⁇ / b> G in plan view, and is formed on the semiconductor film 36.
  • Source electrode 30S, and a drain electrode 30D connected to the channel portion 36C by being stacked on the semiconductor film 36.
  • the channel portion 36C is a part of the semiconductor film 36 made of an oxide semiconductor formed on the gate insulating film 32I, and extends along the Y-axis direction.
  • the channel part 36C bridges between the source electrode 30S and the drain electrode 30D and enables the electric field to move between the two electrodes.
  • the source electrode 30S and the drain electrode 30D are arranged to face each other with a predetermined interval in the extending direction (Y-axis direction) of the channel portion 36C.
  • the semiconductor film 36, the source electrode 30S, and the drain electrode 30D are all covered with the first insulating film IF1.
  • a combination of the drain electrode 30D and a portion of the semiconductor film 36 that overlaps the drain electrode 30D in plan view is an example of the first conductive film.
  • a combination of the source electrode 30S and a portion of the semiconductor film 36 that overlaps the drain electrode 30S in plan view is an example of the fourth conductive film.
  • various conductive films, various wirings, and various insulating film combinations formed on the glass substrate 11B1 in the array substrate 11B are examples of conductive elements.
  • the semiconductor film 36 constituting the channel part 36C of the TFT 30 extends to the outside of the TFT 30 and extends into a contact hole C1 described later.
  • a specific oxide semiconductor forming the semiconductor film 36 for example, an In—Ga—Zn—O based semiconductor containing indium (In), gallium (Ga), zinc (Zn), and oxygen (O) (indium gallium zinc oxide). ) Is used.
  • the oxide semiconductor (In—Ga—Zn—O-based semiconductor) forming the semiconductor film 36 may be amorphous, but preferably has crystallinity including a crystalline portion.
  • crystalline oxide semiconductor for example, a crystalline In—Ga—Zn—O-based semiconductor in which the c-axis is oriented substantially perpendicular to the layer surface is preferable.
  • the crystal structure of such an oxide semiconductor is disclosed in, for example, Japanese Patent Application Laid-Open No. 2012-134475.
  • Japanese Patent Application Laid-Open No. 2012-134475 the entire disclosure of Japanese Patent Application Laid-Open No. 2012-134475 is incorporated herein by reference.
  • the semiconductor film 36 made of an oxide semiconductor has an electron mobility that is about 20 to 50 times higher than that of an amorphous silicon thin film or the like, for example, the TFT 30 can be easily downsized and the amount of light transmitted through the pixel electrode 26 can be reduced. Can be maximized. For this reason, it is suitable for achieving high definition of the liquid crystal panel 11 and low power consumption of the backlight device 14.
  • the off characteristics of the TFT 30 are higher and the off-leakage current is extremely small, for example, about 1/100, as compared with the case where amorphous silicon is used as the material of the channel portion.
  • the TFT 30 having such a channel portion 36C is of a so-called reverse stagger type in which the gate electrode 30G is disposed in the lowermost layer, and the channel portion 36C is laminated on the upper layer side via the gate insulating film 32I.
  • the stacked structure is the same as that of a TFT having a general amorphous silicon thin film.
  • the pixel electrode 26 is formed on the first insulating film IF1 and on the lower layer side of the common electrode 28 with the second insulating film IF2 interposed therebetween.
  • a contact hole CH1 is formed so as to penetrate vertically in a position overlapping with a part of the drain electrode 30D in plan view.
  • the pixel electrode 26 is connected to the drain electrode 30D through the contact hole CH1.
  • This contact hole CH1 exposes only one end face 30D1 of the drain electrode 30D, specifically, a part including the end face 30D1 opposite to the end face facing the source electrode 30S of the end face of the drain electrode 30D. It is assumed that it opens.
  • the pixel electrode 26 When the pixel electrode 26 is connected to the drain electrode 30D in the contact hole CH1, when the gate electrode 30G of the TFT 30 is energized, a current flows between the source electrode 30S and the drain electrode 30D via the channel portion 36C. A predetermined voltage is applied to the pixel electrode 26.
  • the contact hole CH1 is formed at a position that does not overlap with the gate electrode 30G in plan view.
  • a reference potential is applied to the common electrode 28 from the common electrode wiring.
  • a predetermined potential is applied between the pixel electrode 26 and the common electrode 28 by controlling the potential applied to the pixel electrode 26 by the TFT 30.
  • a potential difference can be generated.
  • the liquid crystal layer 11C has a component in the direction orthogonal to the plate surface of the array substrate 11B in addition to the component along the plate surface of the array substrate 11B by the slit opening 28A of the common electrode 28.
  • a fringe electric field an oblique electric field
  • the conductive film opening 28B described above is formed in the common electrode 28 so as to straddle a part of the contact hole CH1.
  • the conductive film opening 28B includes a position overlapping the one end surface 30D1 of the drain electrode 30D exposed in the contact hole CH1 in plan view, and the upper surface 30D2 of the drain electrode 30D. It is opened in the form including a part of.
  • the conductive film opening 28 ⁇ / b> B has a rectangular shape along the X-axis direction and the Y-axis direction in plan view, and the X-axis direction substantially coincides with the formation range of the semiconductor film 36. Open in shape.
  • the configuration of the color filter substrate 11A in the display area A1 of the liquid crystal panel 11 will be described.
  • Color filters 11H arranged in parallel in a matrix are provided.
  • the color filter 11H is composed of colored portions such as R (red), G (green), and B (blue).
  • a substantially lattice-shaped light shielding film (black matrix) 11I for preventing color mixture is formed between the colored portions constituting the color filter 11H.
  • the light shielding film 11I is configured to overlap with the above-described gate wiring 32 and source wiring 34 in a plan view.
  • a transparent insulating film (not shown) as a protective film is formed on the inner surface side (liquid crystal layer 11C side) of the color filter 11H and the light shielding film 11I.
  • one display pixel as a display unit is configured by a set of three colored portions of R (red), G (green), and B (blue) and three pixel electrodes 26 facing them. Yes.
  • the display pixel includes a red pixel having an R colored portion, a green pixel having a G colored portion, and a blue pixel having a B colored portion.
  • the pixels of each color constitute a pixel group by being repeatedly arranged along the row direction (X-axis direction) on the plate surface of the liquid crystal panel 11, and this pixel group constitutes the column direction (Y-axis direction). Many are arranged side by side.
  • the above is the configuration of the liquid crystal panel 11 according to the present embodiment.
  • a method for manufacturing the liquid crystal panel 11 configured as described above will be described.
  • the liquid crystal panel 11 of the present embodiment can be manufactured by patterning using a known photolithography method.
  • a method for manufacturing the array substrate 11B among the members constituting the liquid crystal panel 11 will be described in detail.
  • a method for manufacturing the color filter substrate 11A will be described.
  • the light shielding film 11I is formed on the glass substrate 11A1 and processed into a substantially lattice shape by a photolithography method.
  • the light shielding film 11I is made of, for example, titanium (Ti) and has a thickness of, for example, 200 nm.
  • each colored portion constituting the color filter 11H is formed at a desired position.
  • a transparent insulating film is formed as a protective film so as to cover the light shielding film 11I and the color filter 11H.
  • This insulating film is made of, for example, silicon dioxide (SiO 2) and has a thickness of, for example, 200 nm.
  • an alignment film 11D is formed on the surface of the insulating film.
  • the color filter substrate 11A is completed.
  • a method for manufacturing the array substrate 11B will be described.
  • a metal film constituting the gate wiring 32 and the gate electrode 30G is formed on the glass substrate 11B1, and processed into a desired shape by a photolithography method.
  • This metal film has a laminated structure of, for example, tungsten (W) having a thickness of 300 nm and silicon nitride (SiNX) having a thickness of 325 nm.
  • a gate insulating film 32I is formed and processed into a desired shape by a photolithography method.
  • the gate insulating film 32I has a laminated structure of, for example, silicon dioxide (SiO 2) having a thickness of 50 nm and silicon nitride (SiNX) having a thickness of 325 nm.
  • a semiconductor film 36 is formed over the gate insulating film 32I and processed into a desired shape by photolithography. As described above, the semiconductor film 36 is formed of, for example, indium gallium zinc oxide (In—Ga—Zn—O-based semiconductor) and has a thickness of, for example, 50 nm.
  • a metal film constituting the source wiring 34, the source electrode 30S, and the drain electrode 30D is formed and processed into a desired shape by a photolithography method.
  • This conductive film has, for example, a three-layer structure of titanium (Ti) having a thickness of 100 nm, aluminum (Al) having a thickness of 200 nm, and titanium (Ti) having a thickness of 30 nm.
  • a first insulating film IF1 is formed so as to cover the gate insulating film 32I, the semiconductor film 36, the source wiring 34, the source electrode 30S, and the drain electrode 30D.
  • the first insulating film IF1 is made of, for example, silicon dioxide (SiO2) and has a thickness of 300 nm.
  • the first insulating film IF1 corresponding to the contact hole CH1 is removed by photolithography, and the contact hole CH1 is formed so that the one end face 30D1 of the drain electrode 30D is exposed.
  • FIG. 8 the first insulating film IF1 corresponding to the contact hole CH1 is removed by photolithography, and the contact hole CH1 is formed so that the one end face 30D1 of the drain electrode 30D is exposed.
  • the pixel electrode 26 is formed on the upper layer side of the first insulating film IF1 so as to straddle the contact hole CH1, and a large number of pixel electrodes 26 are arranged in a matrix in plan view by a photolithography method. Pattern.
  • the pixel electrode 26 is formed of a transparent electrode material such as indium zinc oxide (IZO) and has a thickness of, for example, 100 nm.
  • IZO indium zinc oxide
  • the second insulating film IF2 is formed so as to cover the first insulating film IF1 and the pixel electrode 26.
  • the second insulating film IF2 is formed of, for example, silicon nitride (SiN) and has a thickness of, for example, 100 nm.
  • the common electrode 28 is formed on the upper layer side of the second insulating film IF2 so as to straddle the plurality of pixel electrodes 26, and is patterned by a photolithography method. Similar to the pixel electrode 26, the common electrode 28 is formed of a transparent electrode material such as indium zinc oxide (IZO) and has a thickness of, for example, 100 nm. Thereafter, an alignment film 11E is formed on the surface of the common electrode 28.
  • This alignment film 11E is made of, for example, polyimide, and by irradiating light (ultraviolet light or the like) in a specific wavelength region in the manufacturing process of the array substrate 11B, liquid crystal molecules can be aligned along the light irradiation direction. A possible photo-alignment film.
  • the alignment film 11E is used as a photo-alignment film as described above, it is not necessary to perform a rubbing process, and therefore, a reduction in contrast due to such an alignment disorder is prevented or suppressed. be able to. Thus, the array substrate 11B is completed.
  • a photo spacer is arranged on the alignment film 11E of the array substrate 11B, and both the substrates 11A and 11B are arranged so that the alignment film 11E of the array substrate 11B and the alignment film 11D of the color filter substrate 11A are directed to the inner surface side. Bonding and a bonded substrate are formed.
  • liquid crystal is injected into the gap between the array substrate 11B formed by the photo spacer and the color filter substrate 11A, and a liquid crystal layer 11C is formed between the substrates 11A and 11B.
  • the bonded substrate is divided into a desired size. Thereafter, the polarizing plates 11F and 11G are attached to the outer surface sides of the color filter substrate 11A and the array substrate 11B, respectively, thereby completing the liquid crystal panel 11 of the present embodiment.
  • the one end face 30D1 of the drain electrode 30D is included in the contact hole CH1 formed in the first insulating film IF1 on the array substrate 11B.
  • a step L1 corresponding to the thickness of the drain electrode 30D occurs in a portion of the film IF2 that overlaps the end surface 30D1 in the contact hole CH1 (see FIG. 6). For this reason, in the site
  • the conductive film opening 28B is not formed in the common electrode 28, that is, if the common electrode 28 is formed on the upper layer side of the overlapping portion of the second insulating film IF2, the second insulation is formed.
  • the pixel electrode 26 and the common electrode 28 may be short-circuited at the overlapping portion due to poor coverage of the film IF2. If the pixel electrode 26 and the common electrode 28 are short-circuited, the alignment control of liquid crystal molecules may be hindered, and a lighting failure may occur in the liquid crystal panel 11.
  • the pixel electrode 26 can be used even if a coverage defect occurs in the overlapping portion. Is not in contact with the common electrode 28, and short-circuiting between both electrodes in the contact hole CH1 is prevented or suppressed.
  • the conductive film opening 28B is formed not in the entire region in the contact hole CH1, but only in a part thereof, so that the common electrode 28 is formed in the contact hole CH1 as shown in FIG. It extends to a part of the position where it does not overlap with the drain electrode 30D. For this reason, a capacitance is formed between the pixel electrode 26 and the common electrode 28 even in a part of the contact hole CH1, and compared with a configuration in which the common electrode 28 does not extend into the contact hole CH1. Capacity has been increased.
  • a part of the semiconductor film 36 extends from the channel portion 36C below the pixel electrode 26 and the drain electrode 30D in the contact hole CH1, and the pixel electrode 26 and the drain electrode 30D are respectively It is in contact with the semiconductor film 36. For this reason, the electrical resistance between the pixel electrode 26 and the drain electrode 30D is lower than in the configuration in which the pixel electrode 26 is in contact with only the drain electrode 30D.
  • the contact hole CH1 is opened so that only a part of the drain electrode 30D including the one end face 30D1 is exposed, a region where the drain electrode 30D is not disposed in the contact hole CH1 is generated. Since each of the various conductive films and various insulating films laminated in this region is formed of a transparent material, the region is a light transmissive region. Therefore, for example, the pixel area ratio, that is, the aperture ratio in the display region A1 of the liquid crystal panel 11 can be increased as compared with the configuration in which the drain electrode is disposed in the entire contact hole CH1.
  • the drain electrode 30D is formed of a metal film made of titanium and aluminum.
  • the electrode made of the metal film is thicker than the electrode made of the transparent electrode material or the like, the step generated according to the thickness is large, and coverage is provided at the portion of the second insulating film overlapping the step in plan view. Defects are likely to occur.
  • the conductive film opening 28B is formed, the pixel electrode 26 and the common electrode are formed in the contact hole CH1 even if a coverage defect occurs in the portion of the second insulating film IF2. 28 is prevented or suppressed from being short-circuited.
  • the drain electrode 30D includes a metal film, the electrical resistance of the drain electrode 30D can be reduced as compared with a configuration in which the drain electrode 30D is made only of a transparent electrode material or the like.
  • the second embodiment will be described with reference to FIG.
  • the shape of the opening formed in the common electrode of the array substrate is different from that of the first embodiment. Since the other configuration is the same as that of the first embodiment, the description of the structure, operation, and effect is omitted.
  • An opening hereinafter referred to as “common electrode opening (an example of a slit opening, an example of a conductive film opening) 128C”) provided in the common electrode of the array substrate according to the present embodiment is as shown in FIG.
  • the conductive film opening 28B according to the first embodiment is shaped to connect the two slit openings 28A.
  • two vertically long slit-like openings extending in parallel with the source wiring 34 with a predetermined interval are provided along the Y-axis direction to the opening side provided at a position overlapping with the contact hole of the first insulating film. These openings are connected to form one common electrode opening 128C.
  • the common electrode opening 128 ⁇ / b> C formed in the common electrode is shaped as described above, so that the opening of the opening provided in the pixel electrode and the common electrode is compared with that in the first embodiment.
  • the part facing the edge can be extended in the Y-axis direction. For this reason, the range in which the orientation of the liquid crystal molecules in the liquid crystal layer provided on the inner surface side of the array substrate can be controlled can be increased, and the light transmittance in the liquid crystal panel can be increased.
  • FIGS. 17 and 18 correspond to the plan views of FIGS. 4 and 11, respectively, and reference numerals A3 and A4 in the drawings indicate light transmission regions, respectively.
  • the length dimension W2 along the Y-axis direction of the light transmission region A4 in the array substrate of the second embodiment is the Y-axis direction of the light transmission region A3 in the array substrate 11B of the first embodiment. It is larger than the length dimension W1 along. From this examination result, it can be seen that the light transmittance is enhanced in the liquid crystal panel according to the second embodiment.
  • the third embodiment will be described with reference to FIGS.
  • the third embodiment is different from the first and second embodiments in the shape of the opening provided in the common electrode 228 of the array substrate 211B. Since the other configuration is the same as that of the first embodiment, the description of the structure, operation, and effect is omitted.
  • the conductive film opening 28B in the first embodiment is provided so as to overlap with one end of one slit opening 28A.
  • first common electrode opening an example of a slit opening
  • second common electrode opening an example of a slit opening
  • An example of a conductive film opening portion 228E At one end (the lower end in FIG.
  • the second common electrode opening 228E there is provided a wide portion 228E1 whose width dimension is slightly expanded as compared with other portions.
  • the wide portion 228E1 has the same planar arrangement and shape as the conductive film opening 28B in the first embodiment.
  • the first common electrode opening 228D and the second common electrode opening 228E both have a width dimension (X-axis direction dimension) larger than the slit opening 28A of the first embodiment.
  • the first common electrode opening 228D and the second common electrode opening 228E formed in the common electrode 228 have the above-described shape, so that the cross-sectional configuration of the portion in the vicinity of the contact hole CH1 is obtained.
  • the opening provided in the portion of the common electrode 228 that overlaps the one end surface 30D1 of the drain electrode 30D in plan view is along the Y-axis direction toward the side away from the TFT 30, as shown in FIG. It is supposed to be a series.
  • the opposing portion between the pixel electrode 26 and the opening edge of the opening provided in the common electrode 228 is compared with the first embodiment in the Y axis. Can be extended in the direction. For this reason, the range in which the orientation of the liquid crystal molecules in the liquid crystal layer provided on the inner surface side of the array substrate 211B can be controlled can be increased, and the transmittance of the liquid crystal panel can be increased.
  • Embodiment 4 will be described with reference to FIGS. 14 to 16.
  • the fourth embodiment is different from the first embodiment in that a part of the semiconductor film 336 is used as a pixel electrode. Since the other configuration is the same as that of the first embodiment, the description of the structure, operation, and effect is omitted.
  • the pixel electrode is not formed on the first insulating film IF1, and the second electrode is formed on the first insulating film IF2.
  • An insulating film IF2 is formed.
  • a contact hole CH2 having a size larger than that of the contact hole CH1 of the first embodiment is formed at a position overlapping with a part of the drain electrode 30D in plan view.
  • a portion of the semiconductor film 336 formed on the gate insulating film 32I is exposed to the contact hole CH2 is in contact with the second insulating film IF2. Note that the size of the semiconductor film 336 in plan view is also larger than that of the first embodiment.
  • a part of the semiconductor film 336 that contacts the second insulating film IF2 in the contact hole CH2 and a part in the vicinity thereof are used as the pixel electrode. That is, the contact portion of the semiconductor film 336 and the vicinity thereof (hereinafter, these portions are referred to as “conductive portion (an example of the second conductive film) 336D”) are reduced in resistance in the manufacturing process of the array substrate 311B. Is made into a conductor. When the gate electrode 30G of the TFT 30 is energized, a current flows between the source electrode 30S and the drain electrode 30D via the channel portion 36C, and a predetermined voltage is applied to the conductor portion 336D. Yes.
  • the conductor portion 336 ⁇ / b> D that is a part of the semiconductor film 336 functions as a pixel electrode that generates a potential difference with the common electrode 28.
  • the gate wiring 32, the gate electrode 30G, the gate insulating film 32I, the semiconductor film 336, and the first insulating film IF1 are sequentially formed on the glass substrate 11B1.
  • the first insulating film IF1 in a portion corresponding to the contact hole CH2 is removed by photolithography, and the contact hole CH2 is formed so that the one end face 30D1 of the drain electrode 30D is exposed.
  • FIG. 14 the first insulating film IF1 in a portion corresponding to the contact hole CH2 is removed by photolithography, and the contact hole CH2 is formed so that the one end face 30D1 of the drain electrode 30D is exposed.
  • a second insulating film IF2 made of silicon nitride is formed so as to cover the first insulating film IF1 and straddle the contact hole CH2.
  • the second insulating film IF2 made of silicon nitride containing hydrogen is formed by using a plasma CVD (Chemical Vapor Deposition) apparatus.
  • the second insulating film IF2 By forming the second insulating film IF2 as described above, hydrogen contained in the second insulating film IF2 is diffused in a portion of the semiconductor film 336 that is in contact with the second insulating film IF2 and a portion in the vicinity thereof. The hydrogen concentration in these parts is increased, the resistance is lowered, and a conductor is formed. Thereby, the conductive portion 336D is formed in a part of the semiconductor film 336. Thereafter, similarly to the first embodiment, the common electrode 28 and the alignment film are sequentially formed on the upper layer side of the second insulating film IF2, thereby completing the array substrate 311B of the present embodiment.
  • the conductive portion 336D formed in a part of the semiconductor film 336 as described above can be used as a pixel electrode, in the manufacturing process of the array substrate 311B, the semiconductor film There is no need to separately form a pixel electrode in addition to 336, and the manufacturing process can be simplified.
  • the second insulating film made of silicon nitride containing hydrogen is formed using a plasma CVD apparatus.
  • a plasma CVD apparatus the example which makes the part which contacts and the part of the vicinity into a conductor was shown, the method of making a part of semiconductor film into a conductor is not limited.
  • the part exposed in the contact hole in the semiconductor film is subjected to argon plasma treatment using an etching apparatus, annealing treatment in a reducing atmosphere, etc., thereby reducing the resistance of the part.
  • a conductor may be used.
  • SYMBOLS 10 Liquid crystal display device, 11 ... Liquid crystal panel, 11A ... Color filter substrate, 11A1, 11B1 ... Glass substrate, 11B, 211B, 311B ... Array substrate, 11C ... Liquid crystal layer, 14 ... Backlight device, 26 ... Pixel electrode, 28, 128, 228 ... Common electrode, 28A ... Slit opening, 28B ... Conductive film opening, 30 ... TFT, 30D ... Drain electrode, 30G ... Gate electrode, 30S ... Source electrode, 32 ... Gate wiring, 32I ... Gate insulating film, 34 ... Source wiring, 36, 336 ... Semiconductor film , 36C ... channel portion, 128C ...
  • common electrode opening portion 228D ... first common electrode opening portion, 228E ... second common electrode opening portion, 336D ... conducting portion, CH1, CH2 ... Contact hole, L1 ... Step, IF1 ... First insulating film, IF2 ... Second insulating film

Abstract

導電素子１１Ｂは、第１導電膜３０Ｄ，３６と、第１導電膜３０Ｄ，３６と接続される第２導電膜２６と、第１導電膜３０Ｄ，３６を覆うとともに第２導電膜２６の下層側に配された第１絶縁膜ＩＦ１であって、第１導電膜３０Ｄ，３６の少なくとも一端面３０Ｄ１が露出するように開口することで第２導電膜２６を第１導電膜３０Ｄ，３６に対して接続するコンタクトホールＣＨ１を有する第１絶縁膜ＩＦ１と、コンタクトホールＣＨ１を跨ぐ形で第２導電膜２６の上層側に配された第２絶縁膜ＩＦ２と、第２絶縁膜ＩＦ２を挟んで第２導電膜２６の上層側に配された第３導電膜２８であって、平面視において第１導電膜３０Ｄ，３６の一端面３０Ｄ１と重畳する位置を含む形で開口する導電膜開口部２８Ｂを有する第３導電膜２８と、を備える。

Description

導電素子及び液晶表示素子
　本発明は、導電素子及び液晶表示素子に関する。
　近年、液晶表示装置においては、ＩＰＳ（In-Plane Swiching）方式、又はＦＦＳ（Fringe Field Swiching）方式といった横電界方式の液晶表示装置が脚光を浴びている。これらの方式は、液晶に印加する電界の方向を基板面に対してほぼ平行とする方式であり、ＴＮ（Twisted Nematic）方式等と比較して視覚特性の向上を図ることができる、等の利点がある。これらの横電界方式の液晶表示装置では、対向して配置される一対の基板間に液晶を挟持し、一方の基板であるＴＦＴ基板上に絶縁膜を間に挟んで一対の電極を配置し、この一対の電極間に液晶を駆動する電界を発生させるものである。従って、他方の基板であるカラーフィルタ基板にはＴＮ方式等で設けられる液晶を駆動する電極（対向電極）が設けられないのが一般的な構成である。
　横電界方式の液晶表示装置のうちＩＰＳ方式では、ＴＦＴ基板上に配置される一対の電極が平面視において重畳しないのに対し、ＦＦＳ方式では、一対の電極が平面視において重畳するものとされる。ＦＦＳ方式では、一対の電極が絶縁膜を挟んで上下に配置され、いずれか一方が画素電極とされるとともに、いずれか他方が共通電極とされる。一対の電極のうち相対的に下側に配置される電極は、画素電極及び共通電極のいずれであっても液晶表示装置を作動させることができる。例えば下記特許文献１には、ＦＦＳ方式の液晶表示パネルにおいて、一対の電極のうち、画素電極を相対的に下側に配置し、共通電極を相対的に上側に配置した構成が開示されている。
特開２０１３－２５４２１９号公報
（発明が解決しようとする課題）
　ところで、上記特許文献１に開示されるような液晶表示パネルでは、一対の電極のうち画素電極が、コンタクトホールを介してＴＦＴ等のスイッチング素子を構成する電極と接続される。しかしながら、コンタクトホール内では絶縁膜に段差が生じるため、当該段差が生じた部位は他の部位と比べて製造過程において絶縁膜が形成され難く、絶縁膜のカバレッジ不良が発生することがある。このような絶縁膜のカバレッジ不良が発生すると、一対の電極同士が接触し、一対の電極間が短絡する虞がある。
　特に、コンタクトホール内にスイッチング素子を構成する電極の端面が露出していると、コンタクトホール内に配された絶縁膜に当該電極の厚みに応じた段差が生じるため、絶縁膜のうち平面視において当該電極の端面と重畳する部位に絶縁膜のカバレッジ不良が発生し易いものとなる。
　本明細書で開示される技術は、上記の課題に鑑みて創作されたものであって、絶縁膜を挟んで配された２つの導電膜間の短絡を防止ないし抑制することを目的とする。
（課題を解決するための手段）
　本明細書で開示される技術は、第１導電膜と、前記第１導電膜と接続される第２導電膜と、前記第１導電膜を覆うとともに前記第２導電膜の下層側に配された第１絶縁膜であって、前記第１導電膜の少なくとも一端面が露出するように開口することで前記第２導電膜を前記第１導電膜に対して接続するコンタクトホールを有する第１絶縁膜と、前記コンタクトホールを跨ぐ形で前記第２導電膜の上層側に配された第２絶縁膜と、前記第２絶縁膜を挟んで前記第２導電膜の上層側に配された第３導電膜であって、平面視において前記第１導電膜の前記一端面と重畳する位置を含む形で開口する導電膜開口部を有する第３導電膜と、を備える導電素子に関する。
　上記の導電素子では、第２絶縁膜のうちコンタクトホール内の第１導電膜の一端面と重畳する部位に当該第１導電膜の厚みに応じた段差が生じるため、当該重畳する部位において第２絶縁膜のカバレッジ不良が発生し易い。このため、仮に当該重畳する部位の上層側に第３導電膜が配されていると、第２絶縁膜のカバレッジ不良に起因して第２導電膜と第３導電膜との間が短絡する虞がある。
　これに対し上記の導電素子では、第３導電膜が第１導電膜の一端面と重畳する位置を含む形で開口する導電膜開口部を有しているため、上記重畳する部位の上層側に第３導電膜が配されない構成となっている。このため、上記重畳する部位において第２絶縁膜のカバレッジ不良が発生したとしても、第２導電膜と第３導電膜との間が短絡することが回避される。このように上記の導電素子では、第２絶縁膜のカバレッジ不良に起因する第２導電膜と第３導電膜との間の短絡を防止ないし抑制することができる。
　半導体膜を備えるとともに、前記半導体膜を介して前記第１導電膜と電気的に接続される第４導電膜を備え、前記第１導電膜は、前記半導体膜と金属膜とが積層された構成をなし、前記金属膜の一端面が前記コンタクトホールの開口に露出してもよい。
　金属膜は透明電極膜等と比べて膜厚が大きいため、その厚みに応じて第２絶縁膜に生じる段差も大きい。このため、上記の構成のように第１導電膜が金属膜と半導体膜とが積層された構成とされていると、第１導電膜が例えば透明電極膜のみの構成とされた場合と比べて、コンタクトホール内の第１導電膜の一端面と重畳する部位において第２絶縁膜のカバレッジ不良が発生し易い。一方で、第１導電膜を金属膜と半導体膜とが積層された構成とすると、第１導電膜が例えば透明電極膜のみの構成とされた場合と比べて、第１導電膜をより低抵抗とすることができる。上記の構成によると、第１導電膜を低抵抗としながら、第２絶縁膜のカバレッジ不良に起因する第２導電膜と第３導電膜との間の短絡を防止ないし抑制することができる。
　前記コンタクトホールは、前記一端面を含む前記金属膜の一部のみが露出するように開口するものとされてもよい。
　この構成によると、コンタクトホール内に金属膜が配されない領域が生じるため、当該領域を光透過可能な領域とすることができ、導電素子において、表示領域における画素の面積比率、即ち開口率を高めることができる。
　前記第２導電膜は、前記半導体膜の一部が低抵抗化されることで形成されていてもよい。
　この構成によると、導電素子の製造工程において、半導体膜に加えて第２導電膜を別途形成する必要がないため、製造工程の簡略化を図ることができる。
　前記半導体膜が酸化物半導体からなってもよい。
　酸化物半導体からなる半導体膜は、アモルファス半導体からなる半導体膜等に比べると電子移動度が高い。このため、上記の構成では、様々な機能を持つ導電素子を実現することができる。
　前記酸化物半導体は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、酸素（Ｏ）を含んでいてもよい。この場合、前記酸化物半導体が結晶性を有していてもよい。
　この構成によると、導電素子の多機能化を図る上でより好適とされる。
　本明細書で開示される他の技術は、上記の導電素子が形成された第１基板を備える液晶表示素子であって、前記第１基板と対向状に配される第２基板と、前記第１基板と前記第２基板との間に介在し、液晶分子を含む液晶層と、を備え、前記第２導電膜は画素毎に設けられる画素電極を構成し、前記第３導電膜は、スリット状に開口する複数のスリット開口部を有するとともに、前記画素電極との間で前記液晶分子を配向制御する電界を発生する共通電極を構成する液晶表示素子に関する。
　画素電極が共通電極よりも上層側に配された液晶表示素子では、コンタクトホールにおいて画素電極をドレイン電極等の金属膜と接続するために、平面視においてコンタクトホールと重畳する部位に共通電極が配されない構成とされるため、コンタクトホール内における第２絶縁膜のカバレッジ不良に起因した画素電極と共通電極との間の短絡は生じ難い。これに対し画素電極が共通電極よりも下層側に配された上記の構成では、コンタクトホールにおいて画素電極をドレイン電極等の金属膜と接続しても、絶縁膜を挟むことで平面視においてコンタクトホールと重畳する部位にも共通電極を配することができるため、コンタクトホール内における第２絶縁膜のカバレッジ不良に起因した画素電極と共通電極との間の短絡が生じ易い。しかしながら、上記の構成によると、画素電極が共通電極よりも上層側に配された表示素子を実現しながら、画素電極と共通電極との間の短絡を防止ないし抑制することができる。
　前記第３導電膜は、前記導電膜開口部は、隣り合う２つの前記スリット開口部の間を繋ぐ形で設けられていてもよい。
　この構成によると、導電膜開口部が隣り合う２つのスリット開口部と繋がっていない場合と比べて、第２導電膜と第３導電膜に設けられたスリット開口部の開口縁との対向部位を長くすることができる。このため、第３導電膜の上層側に液晶層が配された場合、液晶を配向制御可能な範囲を広げることができ、液晶表示素子の透過率を高めることができる。
　前記第３導電膜は、前記導電膜開口部は、１つの前記スリット開口部の一端部と重なる形で設けられていてもよい。
　この構成によると、スリット開口部が導電膜開口部まで伸びた形となるので、導電膜開口部が１つのスリット開口部の一端部と重ならない場合と比べて、第２導電膜と第３導電膜に設けられたスリット開口部の開口縁との対向部位を長くすることができる。このため、第３導電膜の上層側に液晶層が配された場合、液晶を配向制御可能な範囲を広げることができ、液晶表示素子の透過率を高めることができる。
（発明の効果）
　本明細書で開示される技術によれば、絶縁膜を挟んで配された２つの導電膜間の短絡を防止ないし抑制することができる。
実施形態１に係る液晶表示装置を長辺方向に沿って切断した断面の概略断面図 液晶パネルの概略平面図 液晶パネルの断面構成を示す概略断面図 アレイ基板の表示部における画素の平面構成を示す平面図 図４におけるＴＦＴを拡大した拡大平面図 図５におけるVI－VI断面の断面図 ＴＦＴの製造工程（１）を示す断面図 ＴＦＴの製造工程（２）を示す断面図 ＴＦＴの製造工程（３）を示す断面図 ＴＦＴの製造工程（４）を示す断面図 実施形態２に係るアレイ基板の表示部における画素の平面構成を示す平面図 実施形態３に係るアレイ基板の表示部における画素の平面構成を示す平面図 図１２におけるXIII－XIII断面の断面図 実施形態４に係るＴＦＴの断面図 ＴＦＴの製造工程（１）を示す断面図 ＴＦＴの製造工程（２）を示す断面図 実施形態１に係る液晶パネルの画素を表面側から撮像した写真 実施形態２に係る液晶パネルの画素を表面側から撮像した写真
　＜実施形態１＞
　図１から図１０を参照して実施形態１を説明する。本実施形態では、液晶パネル（液晶表示素子の一例）１１を備える液晶表示装置１０について例示する。なお、各図面の一部にはＸ軸、Ｙ軸およびＺ軸を示しており、各軸方向が各図面で共通した方向となるように描かれている。また、上下方向については、図１を基準とし、同図上側を表側とするとともに同図下側を裏側とする。
　液晶表示装置１０は、図１及び図２に示すように、液晶パネル１１と、液晶パネル１１に実装されて当該液晶パネル１１を駆動する電子部品であるＩＣチップ２０と、ＩＣチップ２０に対して各種入力信号を外部から供給するコントロール基板２２と、液晶パネル１１と外部のコントロール基板２２とを電気的に接続するフレキシブル基板２４と、液晶パネル１１に光を供給する外部光源であるバックライト装置１４と、を備えている。また、液晶表示装置１０は、相互に組み付けた液晶パネル１１及びバックライト装置１４を収容して保持するための表裏一体の外部部材１５，１６を備えており、このうち表側の外部部材１５には、液晶パネル１１に表示された画像を外部から視認させるための開口部１５Ａが設けられている。
　先にバックライト装置１４について簡単に説明する。バックライト装置１４は、図１に示すように、表側に向けて開口した略箱型をなすシャーシ１４Ａと、シャーシ１４Ａ内に配された図示しない光源（冷陰極管、ＬＥＤ、有機ＥＬ等）と、シャーシ１４Ａの開口部を覆う形で配される図示しない光学部材と、を備えている。光学部材は、光源から出射される光を面状の光に変換する等の機能を有している。光学部材を通過して面状となった光は、液晶パネル１１に入射し、液晶パネル１１において画像を表示するために利用される。
　次に、液晶パネル１１について説明する。液晶パネル１１は、図２に示すように、全体として縦長の矩形状をなしており、その長辺方向が各図面のＹ軸方向と一致し、その短辺方向が各図面のＸ軸方向と一致している。液晶パネル１１では、その大部分に画像を表示可能な表示領域Ａ１が配され、その長辺方向における一方の端部側（図２に示す下側）に偏った位置に画像が表示されない非表示領域Ａ２が配されている。非表示領域Ａ２の一部には、ＩＣチップ２０及びフレキシブル基板２４が実装されている。なお、液晶パネル１１では、図１に示すように、後述するカラーフィルタ基板１１Ａよりも一回り小さな枠状の一点鎖線が表示領域Ａ１の外形をなしており、当該一点鎖線よりも外側の領域が非表示領域Ａ２となっている。
　液晶パネル１１は、図３に示すように、透光性に優れた一対のガラス製の基板１１Ａ、１１Ｂと、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層１１Ｃと、を備えている。液晶パネル１１を構成する両基板１１Ａ，１１Ｂは、液晶層１１Ｃの厚さ分のセルギャップを維持した状態で図示しないシール材によって貼り合わされている。両基板１１Ａ，１１Ｂのうち、表側（正面側）の基板１１Ａがカラーフィルタ基板（第２基板の一例）１１Ａとされ、裏側（背面側）の基板１１Ｂがアレイ基板（第１基板の一例）１１Ｂとされる。両基板１１Ａ，１１Ｂの内面側には、液晶層１１Ｃに含まれる液晶分子を配向させるための配向膜１１Ｄ，１１Ｅがそれぞれ形成されている。両基板１１Ａ，１１Ｂは、ほぼ透明なガラス基板１１Ａ１，１１Ｂ１によって構成され、これらのガラス基板１１Ａ１，１１Ｂ１の外面側には、それぞれ偏光板１１Ｆ，１１Ｇが貼り付けられている。
　両基板１１Ａ，１１Ｂのうちカラーフィルタ基板１１Ａは、図２に示すように、短辺寸法がアレイ基板１１Ｂとほぼ同等であるものの、長辺寸法がアレイ基板１１Ｂよりも小さく、アレイ基板１１Ｂに対して長辺方向についての一方の端部（図２に示す上側）を揃えた状態で貼り合わされている。従って、アレイ基板１１Ｂのうち長辺方向についての他方の端部（図１に示す下側）は、所定範囲に亘ってカラーフィルタ基板１１Ａが重なり合うことがなく、表裏両板面が外部に露出した状態とされており、ここにＩＣチップ２０及びフレキシブル基板２４の実装領域が確保されている。アレイ基板１１Ｂを構成するガラス基板１１Ｂ１は、その主要部分にカラーフィルタ基板１１Ａ及び偏光板１１Ｇが貼り合わされており、ＩＣチップ２０及びフレキシブル基板２４の実装領域が確保された部分がカラーフィルタ基板１１Ａ及び偏光板１１Ｇと非重畳とされている。
　本実施形態に係る液晶パネル１１は、動作方式がＦＦＳ方式であり、図３に示すように、一対の基板１１Ａ，１１Ｂのうちアレイ基板１１Ｂ側に画素電極（第２導電膜の一例）２６及び共通電極（第３導電膜の一例）２８が共に形成されるとともに、これら画素電極２６と共通電極２８とが間に絶縁膜を挟んで異なる層に配されている。画素電極２６及び共通電極２８はいずれも、透明電極材料からなる透明電極膜とされる。画素電極２６及び共通電極２８を構成する材料等については後で詳しく説明する。本実施形態では、一対の電極２６，２８のうち、画素電極２６が相対的に下側に配置され、共通電極２８が相対的に上側に配置された構成とされている。液晶パネル１１の表示領域Ａ１では、図３及び図４に示すように、アレイ基板１１Ｂを構成するガラス基板１１Ｂの内面側（液晶層１１Ｃ側）に、スイッチング素子であるＴＦＴ（Thin Film Transistor）３０と、ＴＦＴ３０のドレイン電極３０Ｄに接続された画素電極２６とが多数個ずつマトリクス状に並んで設けられている。一方、液晶パネル１１の非表示領域Ａ２では、アレイ基板１１Ｂに図示しない共通電極配線が配設されており、この共通電極配線が図示しないコンタクトホールを介して共通電極２８と接続されている。
　次に、液晶パネル１１の表示領域Ａ１におけるアレイ基板１１Ｂの構成について説明する。アレイ基板１１Ｂの表示領域Ａ１内においてマトリクス状に並んで設けられたＴＦＴ３０及び画素電極２６の周りには、図４に示すように、格子状をなすゲート配線３２及びソース配線３４が取り囲むようにして配設されている。ゲート配線３２はＸ軸方向に沿って伸びているのに対し、ソース配線３４はＹ軸方向に沿って伸びており、両配線３２，３４は直交するものとされる。ゲート配線３２及びソース配線３４は、複数の金属が積層された金属膜により形成されており、両配線３２，３４が交差する部位には、後述するゲート絶縁膜３２Ｉが両配線３２，３４の間に介在する形で配されている。また、アレイ基板１１Ｂには、ゲート配線３２と平行する図示しない容量配線が配設されている。ゲート配線３２及びソース配線３４を構成する金属材料等については、後で詳しく説明する。
　画素電極２６は、図４に示すように、ゲート配線３２とソース配線３４とに囲まれた領域において平面視において縦長の長方形状をなしている。一方、共通電極２８は、画素電極２６よりも上層側において複数の画素電極２６に跨る形でベタ状のパターンとして形成されている。共通電極２８のうち、ゲート配線３２と平面視において非重畳とされる部位には、縦長のスリット状の開口（以下、「スリット開口部２８Ａ」と称する）が２本形成されている。２本のスリット開口部２８Ａは、所定の間隔を空けてソース配線３４と平行に形成されている。これらスリット開口部２８Ａが形成されることにより、共通電極２８は略櫛歯状となっている。また、共通電極２８のうち平面視において後述するドレイン電極３０Ｄの一部と重畳する位置には、導電膜開口部２８Ｂが形成されている。これら２つのスリット開口部２８Ａと導電膜開口部２８Ｂは、平面視において各画素電極２６と重畳する共通電極２８の部位毎にそれぞれ形成されている。スリット開口部２８Ａの機能、及び導電膜開口部２８Ｂの配置、機能については、後で詳しく説明する。
　ＴＦＴ３０は、図４及び図５に示すように、ゲート配線３２の上層側に積層される形で配置されており、平面視においてその全体がゲート配線３２と重畳している。ゲート配線３２のうち平面視においてＴＦＴ３０と重畳する部位は、ＴＦＴ３０のゲート電極３０Ｇを構成している。ソース配線３４は、ゲート配線３２と交差する部位の近傍からゲート配線３２と平行に伸びる形で分岐しており、その分岐して伸びる先端部が平面視においてゲート配線３２と重畳している。ソース配線３４のうち平面視においてゲート配線３２と重畳する部位は、ＴＦＴ３０のソース電極３０Ｓを構成している。ゲート電極３０Ｇ及びソース電極３０Ｓは、ゲート配線３２及びソース配線３４と同様に、複数の金属が積層された金属膜により形成されている。また、ＴＦＴ３０は、ソース電極３０Ｓとの間にＸ軸方向について所定の間隔を空けつつ対向状に配されることで島状をなすドレイン電極３０Ｄを有している。ドレイン電極３０Ｄは、複数の金属が積層された金属膜からなり、画素電極２６における一方の端部と平面視において重畳する配置とされる。なお、ゲート配線３２のうち、平面視においてＴＦＴ３０と重畳する部位及びその近傍の部位は、他の部位に比べて相対的に線幅が広くなるように形成されている。
　ここで、図６を参照して、アレイ基板１１Ｂ上に積層形成された各種絶縁膜について説明する。アレイ基板１１Ｂには、下層側（ガラス基板１１Ｂ１側）から順にゲート絶縁膜３２Ｉ、第１絶縁膜ＩＦ１、第２絶縁膜ＩＦ２の各種絶縁膜が積層形成されている。ゲート絶縁膜３２Ｉは、少なくともゲート配線３２及びゲート電極３０Ｇの上層側に積層されるものであり、透明な無機材料からなっている。第１絶縁膜ＩＦ１は、少なくとも後述する半導体膜３６の上層側に配されるものであり、透明な無機材料からなっている。第２絶縁膜ＩＦ２は、後述するコンタクトホールＣＨ１を跨ぐ形で少なくとも画素電極２６の上層側に積層されるものであり、透明な無機材料からなっている。これらゲート絶縁膜３２Ｉ、第１絶縁膜ＩＦ１、第２絶縁膜ＩＦ２を構成する材料等については、後で詳しく説明する。
　ＴＦＴ３０及びＴＦＴ３０近傍に形成された各種膜の積層構造について詳しく説明する。ＴＦＴ３０は、図６に示すように、ゲート電極３０Ｇと、ゲート電極３０Ｇと平面視において重畳するとともに半導体膜３６からなるチャネル部３６Ｃと、半導体膜３６上に積層されることでチャネル部３６Ｃに接続されるソース電極３０Ｓと、半導体膜３６上に積層されることでチャネル部３６Ｃに接続されるドレイン電極３０Ｄと、を有している。このうちチャネル部３６Ｃは、ゲート絶縁膜３２Ｉ上に形成された酸化物半導体からなる半導体膜３６の一部であり、Ｙ軸方向に沿って延在している。チャネル部３６Ｃは、ソース電極３０Ｓとドレイン電極３０Ｄとの間を架け渡して両電極間での電界の移動を可能としている。ソース電極３０Ｓとドレイン電極３０Ｄとは、チャネル部３６Ｃの延在方向（Ｙ軸方向）について所定の間隔を空けつつ対向状に配されている。半導体膜３６、ソース電極３０Ｓ、及びドレイン電極３０Ｄは、いずれも第１絶縁膜ＩＦ１によって覆われている。なお、ドレイン電極３０Ｄと、半導体膜３６のうちドレイン電極３０Ｄと平面視において重畳する部位との組み合わせが第１導電膜の一例である。また、ソース電極３０Ｓと、半導体膜３６のうちドレイン電極３０Ｓと平面視において重畳する部位との組み合わせが第４導電膜の一例である。また、アレイ基板１１Ｂにおいてガラス基板１１Ｂ１上に形成された各種導電膜、各種配線、各種絶縁膜組み合わせが導電素子の一例である。
　ＴＦＴ３０のチャネル部３６Ｃを構成する半導体膜３６は、図６に示すように、ＴＦＴ３０の外側まで延びて後述するコンタクトホールＣ１内まで延在している。半導体膜３６をなす具体的な酸化物半導体としては、例えばインジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、酸素（Ｏ）を含むIn－Ga－Zn－O系半導体（酸化インジウムガリウム亜鉛）が用いられる。ここで、In－Ga－Zn－O系半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、Ｇａ及びＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。半導体膜３６をなす酸化物半導体（In－Ga－Zn－O系半導体）は、アモルファスでもよいが、好ましくは結晶質部分を含む結晶性を有するものとされる。結晶性を有する酸化物半導体としては、例えば、ｃ軸が層面に概ね垂直に配向した結晶質In－Ga－Zn－O系半導体が好ましい。このような酸化物半導体（In－Ga－Zn－O系半導体）の結晶構造は、例えば、特開２０１２－１３４４７５号公報に開示されている。参考のために、特開２０１２－１３４４７５号公報の開示内容の全てを本明細書に援用する。
　また、酸化物半導体からなる半導体膜３６は、電子移動度がアモルファスシリコン薄膜等に比べると、例えば２０倍～５０倍程度高くなっているので、ＴＦＴ３０を容易に小型化して画素電極２６の透過光量を極大化することができる。このため液晶パネル１１の高精細化及びバックライト装置１４の低消費電力化を図る上で好適とされる。しかもチャネル部３６Ｃの材料を酸化物半導体とすることで、仮にチャネル部の材料としてアモルファスシリコンを用いた場合に比べると、ＴＦＴ３０のオフ特性が高く、オフリーク電流が例えば１００分の１程度と極めて少なくなるので、画素電極２６の電圧保持率が高くなり、液晶パネル１１の低消費電力化を図る上で好適とされる。このようなチャネル部３６Ｃを有するＴＦＴ３０は、ゲート電極３０Ｇが最下層に配され、その上層側にゲート絶縁膜３２Ｉを介してチャネル部３６Ｃが積層されてなる、いわゆる逆スタガ型とされており、一般的なアモルファスシリコン薄膜を有するＴＦＴと同様の積層構造とされる。
　画素電極２６は、図６に示すように、第１絶縁膜ＩＦ１上に形成されるとともに、第２絶縁膜ＩＦ２を間に挟んで共通電極２８の下層側に形成されている。画素電極２６の下層側に配された第１絶縁膜ＩＦ１のうち、平面視においてドレイン電極３０Ｄの一部と重畳する位置には、コンタクトホールＣＨ１が上下に貫通する形で形成されており、このコンタクトホールＣＨ１を通して画素電極２６がドレイン電極３０Ｄに接続されている。このコンタクトホールＣＨ１は、ドレイン電極３０Ｄの一端面３０Ｄ１、具体的には、ドレイン電極３０Ｄの端面のうちソース電極３０Ｓと対向する側の端面とは反対側の端面３０Ｄ１を含む一部のみが露出するように開口するものとされる。コンタクトホールＣＨ１内において画素電極２６がドレイン電極３０Ｄに接続されることで、ＴＦＴ３０のゲート電極３０Ｇが通電すると、チャネル部３６Ｃを介してソース電極３０Ｓとドレイン電極３０Ｄとの間に電流が流されるとともに、画素電極２６に所定の電圧が印加されるようになっている。このコンタクトホールＣＨ１は、平面視においてゲート電極３０Ｇと非重畳となる位置に形成されている。
　共通電極２８には、共通電極配線から基準電位が印加されるようになっており、ＴＦＴ３０によって画素電極２６に印加する電位を制御することで、画素電極２６と共通電極２８との間に所定の電位差を生じさせることができる。両電極２６，２８間に電位差が生じると、液晶層１１Ｃには、共通電極２８のスリット開口部２８Ａによってアレイ基板１１Ｂの板面に沿う成分に加え、アレイ基板１１Ｂの板面と直交する方向の成分を含むフリンジ電界（斜め電界）が印加される。これにより、液晶層１１Ｃに含まれる液晶分子のうち、スリット開口部２８Ａ上に存在するものに加えて、共通電極２８上に存在するものもその配向状態を適切にスイッチングすることができる。このため、液晶パネル１１の開口率が高くなり、十分な透過光量が得られるとともに、高い視野角性能を得ることができる。
　また、共通電極２８には、コンタクトホールＣＨ１内の一部に跨る形で、上述した導電膜開口部２８Ｂが形成されている。詳しくは、この導電膜開口部２８Ｂは、図６に示すように、平面視において、コンタクトホールＣＨ１内に露出するドレイン電極３０Ｄの一端面３０Ｄ１と重畳する位置を含むとともに、ドレイン電極３０Ｄの上面３０Ｄ２の一部を含む形で開口している。導電膜開口部２８Ｂは、図５に示すように、平面視においてＸ軸方向及びＹ軸方向に沿った方形状をなすものとされ、Ｘ軸方向については半導体膜３６の形成範囲とほぼ一致する形で開口している。
　次に、液晶パネル１１の表示領域Ａ１におけるカラーフィルタ基板１１Ａの構成について説明する。カラーフィルタ基板１１Ａを構成するガラス基板１１Ａ１の内面側（液晶層１１Ｃ側）には、図３に示すように、アレイ基板１１Ｂ側の各画素電極２６と平面に視て重畳するように多数個ずつマトリクス状に並列して配置されたカラーフィルタ１１Ｈが設けられている。このカラーフィルタ１１Ｈは、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）等の各着色部から構成されている。カラーフィルタ１１Ｈを構成する各着色部間には、混色を防ぐための略格子状の遮光膜（ブラックマトリクス）１１Ｉが形成されている。遮光膜１１Ｉは、上述したゲート配線３２及びソース配線３４と平面に視て重畳する構成とされる。カラーフィルタ１１Ｈ及び遮光膜１１Ｉの内面側（液晶層１１Ｃ側）には、保護膜としての透明な絶縁膜（不図示）が形成されている。液晶パネル１１では、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の３色の着色部及びそれらと対向する３つの画素電極２６の組によって表示単位である１つの表示画素が構成されている。表示画素は、Ｒの着色部を有する赤色画素と、Ｇの着色部を有する緑色画素と、Ｂの着色部を有する青色画素とからなる。これら各色の画素は、液晶パネル１１の板面において行方向（Ｘ軸方向）に沿って繰り返し並べて配されることで、画素群を構成しており、この画素群が列方向（Ｙ軸方向）に沿って多数並んで配されている。
　以上が本実施形態に係る液晶パネル１１の構成であって、次に、上記のような構成とされた液晶パネル１１の製造方法の一例を説明する。本実施形態の液晶パネル１１は、既知のフォトリソグラフィー法を用いたパターニングにより製造することができる。なお、以下では、液晶パネル１１を構成する部材のうち、アレイ基板１１Ｂの製造方法について特に詳しく説明する。先に、カラーフィルタ基板１１Ａの製造方法について説明する。まず、ガラス基板１１Ａ１上に遮光膜１１Ｉを成膜し、フォトリソグラフィー法により略格子状に加工する。遮光膜１１Ｉは、例えばチタン（Ｔｉ）により形成され、その厚みは例えば２００ｎｍとされる。次に、カラーフィルタ１１Ｈを構成する各着色部を所望の位置に形成する。次に、遮光膜１１Ｉ及びカラーフィルタ１１Ｈを覆う形で保護膜としての透明な絶縁膜を形成する。この絶縁膜は、例えば二酸化珪素（ＳｉＯ２）により形成され、その厚みは例えば２００ｎｍとされる。その後、絶縁膜の表面に配向膜１１Ｄを形成する。以上により、カラーフィルタ基板１１Ａが完成する。
　次に、アレイ基板１１Ｂの製造方法について説明する。まず、ガラス基板１１Ｂ１上にゲート配線３２及びゲート電極３０Ｇを構成する金属膜を成膜し、フォトリソグラフィー法により所望の形状に加工する。この金属膜は、例えば厚みが３００ｎｍのタングステン（Ｗ）と厚みが３２５ｎｍの窒化珪素（ＳｉＮＸ）との積層構造とされる。次に、ゲート絶縁膜３２Ｉを形成し、フォトリソグラフィー法により所望の形状に加工する。ゲート絶縁膜３２Ｉは、例えば厚みが５０ｎｍの二酸化珪素（ＳｉＯ２）と厚みが３２５ｎｍの窒化珪素（ＳｉＮＸ）との積層構造とされる。次に、ゲート絶縁膜３２Ｉ上に半導体膜３６を形成し、フォトリソグラフィー法により所望の形状に加工する。この半導体膜３６は、上述したように、例えば酸化インジウムガリウム亜鉛（In－Ga－Zn－O系半導体）により形成され、その厚みは例えば５０ｎｍとされる。次に、ソース配線３４、ソース電極３０Ｓ、ドレイン電極３０Ｄを構成する金属膜を成膜し、フォトリソグラフィー法により所望の形状に加工する。この導電膜は、例えば厚みが１００ｎｍのチタン（Ｔｉ）と厚みが２００ｎｍのアルミニウム（Ａｌ）と厚みが３０ｎｍのチタン（Ｔｉ）との三層積層構造とされる。
　次に、図７に示すように、ゲート絶縁膜３２Ｉ、半導体膜３６、ソース配線３４、ソース電極３０Ｓ、及びドレイン電極３０Ｄを覆う形で、第１絶縁膜ＩＦ１を成膜する。この第１絶縁膜ＩＦ１は、例えば二酸化珪素（ＳｉＯ２）により形成され、その厚みが３００ｎｍとされる。次に、図８に示すように、フォトリソグラフィー法によりコンタクトホールＣＨ１と対応する部位の第１絶縁膜ＩＦ１を取り除き、ドレイン電極３０Ｄの一端面３０Ｄ１が露出する形でコンタクトホールＣＨ１を形成する。次に、図９に示すように、コンタクトホールＣＨ１を跨ぐ形で第１絶縁膜ＩＦ１の上層側に画素電極２６を成膜し、平面視において多数個ずつマトリクス状に並ぶようにフォトリソグラフィー法によりパターニングする。画素電極２６は、酸化インジウム亜鉛（ＩＺＯ）等の透明電極材料により形成され、その厚みは例えば１００ｎｍとされる。次に、図１０に示すように、第１絶縁膜ＩＦ１及び画素電極２６を覆う形で、第２絶縁膜ＩＦ２を成膜する。この第２絶縁膜ＩＦ２は、例えば窒化珪素（ＳｉＮ）により形成され、その厚みは例えば１００ｎｍとされる。
　次に、複数の画素電極２６に跨る形で第２絶縁膜ＩＦ２の上層側に共通電極２８を形成し、フォトリソグラフィー法によりパターニングする。共通電極２８は、画素電極２６と同様に、酸化インジウム亜鉛（ＩＺＯ）等の透明電極材料により形成され、その厚みは例えば１００ｎｍとされる。その後、共通電極２８の表面に配向膜１１Ｅを形成する。この配向膜１１Ｅは、例えばポリイミドからなり、アレイ基板１１Ｂの製造過程において特定の波長領域の光（紫外線等）が照射されることで、その光の照射方向に沿って液晶分子を配向させることが可能な光配向膜とされる。ここで、仮に配向膜にラビング処理がなされる場合、コンタクトホールＣＨ１等の段差によって配向に乱れが生じ、表示領域Ａ１に表示される画像のコントラストが低下する虞がある。この点、本実施形態では、上記のように配向膜１１Ｅを光配向膜とすることで、ラビング処理を行う必要がないため、このような配向の乱れに起因したコントラストの低下を防止ないし抑制することができる。以上により、アレイ基板１１Ｂが完成する。
　次に、アレイ基板１１Ｂの配向膜１１Ｅ上にフォトスペーサーを配置し、アレイ基板１１Ｂの配向膜１１Ｅとカラーフィルタ基板１１Ａの配向膜１１Ｄとをそれぞれ内面側に向けた形で両基板１１Ａ，１１Ｂを貼り合わせ、貼り合わせ基板を形成する。次に、フォトスペーサーによって形成されたアレイ基板１１Ｂとカラーフィルタ基板１１Ａとの隙間に液晶を注入し、両基板１１Ａ，１１Ｂの間に液晶層１１Ｃを形成する。次に、貼り合わせ基板を所望のサイズに分断する。その後、カラーフィルタ基板１１Ａ及びアレイ基板１１Ｂの外面側にそれぞれ偏光板１１Ｆ，１１Ｇを貼り付けることで、本実施形態の液晶パネル１１が完成する。
　さて、本実施形態の液晶パネル１１では、上述したようにアレイ基板１１Ｂ上の第１絶縁膜ＩＦ１に形成されたコンタクトホールＣＨ１内にドレイン電極３０Ｄの一端面３０Ｄ１が含まれることで、第２絶縁膜ＩＦ２のうちコンタクトホールＣＨ１内において当該一端面３０Ｄ１と重畳する部位には、ドレイン電極３０Ｄの厚みに応じた段差Ｌ１が生じている（図６参照）。このため、第１絶縁膜ＩＦ２のうち当該一端面３０Ｄ１と重畳する部位では、他の部位と比べて第２絶縁膜ＩＦ２のカバレッジ不良が生じ易くなっている。従って、仮に共通電極２８に上記導電膜開口部２８Ｂが形成されていないとすると、即ち第２絶縁膜ＩＦ２の上記重畳する部位の上層側に共通電極２８が形成されているとすると、第２絶縁膜ＩＦ２のカバレッジ不良に起因して上記重畳する部位において画素電極２６と共通電極２８との間が短絡する虞がある。画素電極２６と共通電極２８との間が短絡すると、液晶分子の配向制御に支障をきたし、液晶パネル１１に点灯不良が発生することがある。この点本実施形態では、第２絶縁膜ＩＦ２のうち上記重畳する部位の上層側に導電膜開口部２８Ｂが形成されているので、上記重畳する部位にカバレッジ不良が発生したとしても、画素電極２６が共通電極２８と接触することがなく、コンタクトホールＣＨ１内において両電極の間が短絡することが防止ないし抑制されるようになっている。
　また本実施形態では、上述したように導電膜開口部２８ＢがコンタクトホールＣＨ１内の全域ではなく一部にのみ形成されることで、共通電極２８は、図６に示すように、コンタクトホールＣＨ１内のドレイン電極３０Ｄと非重畳となる位置の一部まで延在している。このため、コンタクトホールＣＨ１内の一部においても画素電極２６と共通電極２８との間で容量が形成されるようになっており、共通電極２８がコンタクトホールＣＨ１内にまで延在しない構成と比べて容量が高められている。なお、上述したようにコンタクトホールＣＨ１内における画素電極２６及びドレイン電極３０Ｄの下側には、半導体膜３６の一部がチャネル部３６Ｃから延在しており、画素電極２６及びドレイン電極３０Ｄがそれぞれ半導体膜３６と接触している。このため、画素電極２６がドレイン電極３０Ｄのみと接触する構成と比べて、画素電極２６とドレイン電極３０Ｄとの間の電気抵抗が低くなっている。
　また本実施形態では、上記一端面３０Ｄ１を含むドレイン電極３０Ｄの一部のみが露出するようにコンタクトホールＣＨ１が開口しているので、コンタクトホールＣＨ１内にドレイン電極３０Ｄが配されない領域が生じる。この領域内に積層された各種導電膜及び各種絶縁膜は、いずれも透明な材料により形成されるものであるため、当該領域は光透過可能な領域とされる。このため、例えばコンタクトホールＣＨ１内の全域にドレイン電極が配された構成と比べて、液晶パネル１１の表示領域Ａ１における画素の面積比率、即ち開口率を高めることができる。
　また本実施形態では、ドレイン電極３０Ｄがチタンとアルミからなる金属膜で形成されている。ここで、金属膜からなる電極は透明電極材料等からなる電極と比べて厚みが大きいため、その厚みに応じて生じる段差が大きく、平面視において当該段差と重畳する第２絶縁膜の部位にカバレッジ不良が発生し易い。この点、本実施形態では、上記導電膜開口部２８Ｂが形成されていることで、上記第２絶縁膜ＩＦ２の部位にカバレッジ不良が発生したとしても、コンタクトホールＣＨ１内において画素電極２６と共通電極２８との間が短絡することが防止ないし抑制されるようになっている。その一方、ドレイン電極３０Ｄが金属膜を含むことで、ドレイン電極３０Ｄが透明電極材料等のみからなる構成と比べてドレイン電極３０Ｄの電気抵抗を低くすることができる。
　＜実施形態２＞
　図１１を参照して実施形態２を説明する。実施形態２は、アレイ基板の共通電極に形成された開口の形状が実施形態１のものと異なっている。その他の構成については実施形態１と同様であるため、構造、作用、及び効果の説明は省略する。本実施形態に係るアレイ基板の共通電極に設けられた開口（以下、「共通電極開口部（スリット開口部の一例、導電膜開口部の一例）１２８Ｃ」と称する）は、図１１に示すように、実施形態１における導電膜開口部２８Ｂを２つのスリット開口部２８Ａの間を繋ぐ形で設けた形状とされる。即ち、所定の間隔を空けてソース配線３４と平行に伸びる２つの縦長のスリット状の開口が、それぞれ第１絶縁膜のコンタクトホールと重畳する位置に設けられた開口側までＹ軸方向に沿って延在し、これらの開口が連なって一つの共通電極開口部１２８Ｃをなしている。
　本実施形態では、共通電極に形成された共通電極開口部１２８Ｃが上記のような形状とされていることで、実施形態１のものと比べて、画素電極と共通電極に設けられた開口の開口縁との対向部位をＹ軸方向に延長することができる。このため、アレイ基板の内面側に設けられた液晶層内の液晶分子を配向制御可能な範囲を広げることができ、液晶パネルにおける光の透過率を高めることができる。
　ここで、図１７及び図１８を参照して、実施形態１に係るアレイ基板１１Ｂと実施形態２に係るアレイ基板との光透過領域の大きさの違いを検討した結果を示す。図１７、図１８は、それぞれ図４、図１１の平面図と対応しており、図中における符号Ａ３，Ａ４は、それぞれ光透過領域を示している。図１７及び図１８からわかるように、実施形態２のアレイ基板における光透過領域Ａ４のＹ軸方向に沿った長さ寸法Ｗ２は、実施形態１のアレイ基板１１Ｂにおける光透過領域Ａ３のＹ軸方向に沿った長さ寸法Ｗ１よりも大きくなっている。この検討結果からも、実施形態２に係る液晶パネルでは、光の透過率が高められていることがわかる。
　＜実施形態３＞
　図１２及び図１３を参照して実施形態３を説明する。実施形態３は、アレイ基板２１１Ｂの共通電極２２８に設けられた開口の形状が実施形態１及び実施形態２のものと異なっている。その他の構成については実施形態１と同様であるため、構造、作用、及び効果の説明は省略する。本実施形態に係るアレイ基板２１１Ｂの共通電極２２８には、図１２に示すように、実施形態１における導電膜開口部２８Ｂが１つのスリット開口部２８Ａの一端部と重なる形で設けられている。即ち、共通電極に２つの開口が形成されており、一方の開口は、ゲート配線３２と平面視において非重畳とされる部位において、ソース配線３４と平行に（Ｙ軸方向に沿って）縦長に形成されている（以下、この開口を「第１共通電極開口部（スリット開口部の一例）２２８Ｄ」と称する）。他方の開口は、第１共通電極開口部２２８Ｄと所定の間隔を空けてソース配線３４と平行に縦長に形成されている（以下、この開口を「第２共通電極開口部（スリット開口部の一例、導電膜開口部の一例）２２８Ｅ」と称する）。第２共通電極開口部２２８Ｅの一端部（図１２における下側の端部）には、他の部位と比べて幅寸法がわずかに拡張された幅広部２２８Ｅ１が設けられている。この幅広部２２８Ｅ１は、実施形態１における導電膜開口部２８Ｂと平面配置及び形状が一致している。なお、第１共通電極開口部２２８Ｄ及び第２共通電極開口部２２８Ｅはいずれも、幅寸法（Ｘ軸方向寸法）が実施形態１のスリット開口部２８Ａよりも大きいものとなっている。
　本実施形態では、共通電極２２８に形成された第１共通電極開口部２２８Ｄ及び第２共通電極開口部２２８Ｅが上記のような形状とされていることで、コンタクトホールＣＨ１近傍の部位の断面構成を視たときに、図１３に示すように、平面視においてドレイン電極３０Ｄの一端面３０Ｄ１と重畳する共通電極２２８の部位に設けられた開口が、ＴＦＴ３０から離れる側に向かってＹ軸方向に沿って連なるものとされる。本実施形態では、図１２に示すように、実施形態２と同様に、実施形態１のものと比べて、画素電極２６と共通電極２２８に設けられた開口の開口縁との対向部位をＹ軸方向に延長することができる。このため、アレイ基板２１１Ｂの内面側に設けられた液晶層内の液晶分子を配向制御可能な範囲を広げることができ、液晶パネルの透過率を高めることができる。
　＜実施形態４＞
　図１４から図１６を参照して実施形態４を説明する。実施形態４は、半導体膜３３６の一部を画素電極として利用する点が実施形態１のものと異なっている。その他の構成については実施形態１と同様であるため、構造、作用、及び効果の説明は省略する。本実施形態に係るアレイ基板３１１Ｂでは、図１４に示すように、実施形態１のものと異なり、第１絶縁膜ＩＦ１上に画素電極が形成されておらず、第１絶縁膜ＩＦ２上に第２絶縁膜ＩＦ２が形成されている。また、平面視においてドレイン電極３０Ｄの一部と重畳する位置には、平面視におけるサイズが実施形態１のコンタクトホールＣＨ１と比べて大きなコンタクトホールＣＨ２が形成されている。そして、ゲート絶縁膜３２Ｉ上に形成された半導体膜３３６のうちこのコンタクトホールＣＨ２内に露出する部位は、第２絶縁膜ＩＦ２と接触している。なお、半導体膜３３６の平面視におけるサイズについても、実施形態１のものと比べて大きなものとされている。
　本実施形態では、半導体膜３３６のうちコンタクトホールＣＨ２内において第２絶縁膜ＩＦ２と接触する部位及びその近傍の部位が画素電極として利用される。即ち半導体膜３３６の上記接触する部位及びその近傍の部位（以下、これらの部位を「導体化部（第２導電膜の一例）３３６Ｄ」と称する）は、アレイ基板３１１Ｂの製造過程において低抵抗化されることで導体化されている。そして、ＴＦＴ３０のゲート電極３０Ｇが通電すると、チャネル部３６Ｃを介してソース電極３０Ｓとドレイン電極３０Ｄとの間に電流が流されるとともに、導体化部３３６Ｄに所定の電圧が印加されるようになっている。このため、本実施形態のアレイ基板３１１Ｂでは、半導体膜３３６の一部である導体化部３３６Ｄが、共通電極２８との間で電位差を生じさせる画素電極として機能するようになっている。
　次に本実施形態に係るアレイ基板３１１の製造方法について説明する。なお以下では、実施形態１のものと異なる点のみを説明する。まず、実施形態１と同様に、ガラス基板１１Ｂ１上にゲート配線３２、ゲート電極３０Ｇ、ゲート絶縁膜３２Ｉ、半導体膜３３６、第１絶縁膜ＩＦ１を順に形成する。次に、図１４に示すように、フォトリソグラフィー法により上記コンタクトホールＣＨ２と対応する部位の第１絶縁膜ＩＦ１を取り除き、ドレイン電極３０Ｄの一端面３０Ｄ１が露出する形でコンタクトホールＣＨ２を形成する。次に、図１５に示すように、第１絶縁膜ＩＦ１を覆うとともにコンタクトホールＣＨ２を跨ぐ形で、窒化珪素からなる第２絶縁膜ＩＦ２を成膜する。このとき、プラズマＣＶＤ（Chemical Vapor Deposition）装置を用いることで、水素を含む窒化珪素からなる第２絶縁膜ＩＦ２を成膜する。
　上記のようにして第２絶縁膜ＩＦ２を成膜することで、半導体膜３３６のうち第２絶縁膜ＩＦ２と接触する部位及びその近傍の部位に第２絶縁膜ＩＦ２に含まれる水素が拡散し、これらの部位の水素濃度が増大して低抵抗化され、導体化される。これにより、半導体膜３３６の一部に上記導体化部３３６Ｄが形成される。その後、実施形態１と同様に、第２絶縁膜ＩＦ２の上層側に共通電極２８、配向膜を順に形成することで本実施形態のアレイ基板３１１Ｂが完成する。以上説明したように、本実施形態では、上記のように半導体膜３３６の一部に形成された導体化部３３６Ｄを画素電極として利用することができるため、アレイ基板３１１Ｂの製造工程において、半導体膜３３６に加えて画素電極を別途形成する必要が無く、製造工程の簡略化を図ることができる。
　上記の各実施形態の変形例を以下に列挙する。
（１）上記の各実施形態では、ドレイン電極の一端面を含むドレイン電極の一部のみがコンタクトホール内に露出する構成を例示したが、ドレイン電極の端面を含むドレイン電極の全体がコンタクトホール内に露出する構成であってもよい。この場合であっても、第２絶縁膜のうち平面視においてドレイン電極の端面と重畳する部位にドレイン電極の厚みに応じた段差が生じるため、当該重畳する部位において第２絶縁膜のカバレッジ不良が発生し易いものの、導電膜開口部が形成されていることで、このような第２絶縁膜のカバレッジ不良に起因する第２導電膜と第３導電膜との間の短絡を防止ないし抑制することができる。
（２）上記の各実施形態では、導電膜開口部がコンタクトホール内の一部にのみ形成された構成を例示したが、導電膜開口部がコンタクトホール内の全域に形成された構成であってもよい。
（３）上記の各実施形態では、半導体膜がコンタクトホール内まで延在するものとされた構成を例示したが、半導体膜がソース電極とドレイン電極との間にのみ形成された構成であってもよい。
（４）上記の実施形態４では、アレイ基板の製造過程において、プラズマＣＶＤ装置を用いて水素を含んだ窒化珪素からなる第２絶縁膜を形成することで、半導体膜のうち第２絶縁膜と接触する部位及びその近傍の部位を導体化する例を示したが、半導体膜の一部を導体化する方法については限定されない。例えば、アレイ基板の製造過程において、半導体膜のうちコンタクトホール内に露出する部位にエッチング装置を用いたアルゴンプラズマ処理、還元雰囲気化でのアニール処理等を行うことで、当該部位を低抵抗化し、導体化してもよい。
（５）上記の各実施形態以外にも、アレイ基板を構成する各種導電膜、各種絶縁膜の形成材料、厚み等については、適宜に変更可能である。
　以上、本発明の各実施形態について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
　１０...液晶表示装置、１１...液晶パネル、１１Ａ...カラーフィルタ基板、１１Ａ１，１１Ｂ１...ガラス基板、１１Ｂ，２１１Ｂ，３１１Ｂ...アレイ基板、１１Ｃ...液晶層、１４...バックライト装置、２６...画素電極、２８，１２８，２２８...共通電極、２８Ａ...スリット開口部、２８Ｂ...導電膜開口部、３０...ＴＦＴ、３０Ｄ...ドレイン電極、３０Ｇ...ゲート電極、３０Ｓ...ソース電極、３２...ゲート配線、３２Ｉ...ゲート絶縁膜、３４...ソース配線、３６、３３６...半導体膜、３６Ｃ...チャネル部、１２８Ｃ...共通電極開口部、２２８Ｄ...第１共通電極開口部、２２８Ｅ...第２共通電極開口部、３３６Ｄ...導体化部、ＣＨ１，ＣＨ２...コンタクトホール、Ｌ１...段差、ＩＦ１...第１絶縁膜、ＩＦ２...第２絶縁膜

Claims (10)

  1. 　第１導電膜と、
    　前記第１導電膜と接続される第２導電膜と、
    　前記第１導電膜を覆うとともに前記第２導電膜の下層側に配された第１絶縁膜であって、前記第１導電膜の少なくとも一端面が露出するように開口することで前記第２導電膜を前記第１導電膜に対して接続するコンタクトホールを有する第１絶縁膜と、
    　前記コンタクトホールを跨ぐ形で前記第２導電膜の上層側に配された第２絶縁膜と、
    　前記第２絶縁膜を挟んで前記第２導電膜の上層側に配された第３導電膜であって、平面視において前記第１導電膜の前記一端面と重畳する位置を含む形で開口する導電膜開口部を有する第３導電膜と、
    　を備える導電素子。
  2. 　半導体膜を備えるとともに、前記半導体膜を介して前記第１導電膜と電気的に接続される第４導電膜を備え、
    　前記第１導電膜は、前記半導体膜と金属膜とが積層された構成をなし、前記金属膜の一端面が前記コンタクトホールの開口に露出する、請求項１に記載の導電素子。
  3. 　前記コンタクトホールは、前記一端面を含む前記金属膜の一部のみが露出するように開口するものとされる、請求項２に記載の導電素子。
  4. 　前記第２導電膜は、前記半導体膜の一部が低抵抗化されることで形成されている、請求項２または請求項３に記載の導電素子。
  5. 　前記半導体膜が酸化物半導体からなる、請求項２から請求項４のいずれか１項に記載の導電素子。
  6. 　前記酸化物半導体は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、酸素（Ｏ）を含んでいる、請求項５に記載の導電素子。
  7. 　前記酸化物半導体が結晶性を有している、請求項６に記載の導電素子。
  8. 　請求項１から請求項７のいずれか１項に記載の導電素子が形成された第１基板を備える液晶表示素子であって、
    　前記第１基板と対向状に配される第２基板と、
    　前記第１基板と前記第２基板との間に介在し、液晶分子を含む液晶層と、を備え、
    　前記第２導電膜は画素毎に設けられる画素電極を構成し、
    　前記第３導電膜は、スリット状に開口する複数のスリット開口部を有するとともに、前記画素電極との間で前記液晶分子を配向制御する電界を発生する共通電極を構成する液晶表示素子。
  9. 　前記導電膜開口部は、隣り合う２つの前記スリット開口部の間を繋ぐ形で設けられている、請求項８に記載の液晶表示素子。
  10. 　前記導電膜開口部は、１つの前記スリット開口部の一端部と重なる形で設けられている、請求項８に記載の液晶表示素子。
PCT/JP2015/071442 2014-08-05 2015-07-29 導電素子及び液晶表示素子 WO2016021453A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/501,396 US10082715B2 (en) 2014-08-05 2015-07-29 Conductive element and liquid crystal display element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-159378 2014-08-05
JP2014159378 2014-08-05

Publications (1)

Publication Number Publication Date
WO2016021453A1 true WO2016021453A1 (ja) 2016-02-11

Family

ID=55263724

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/071442 WO2016021453A1 (ja) 2014-08-05 2015-07-29 導電素子及び液晶表示素子

Country Status (3)

Country Link
US (1) US10082715B2 (ja)
TW (1) TW201610532A (ja)
WO (1) WO2016021453A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876102B2 (en) 2020-02-28 2024-01-16 Beijing Boe Display Technology Co., Ltd. Display substrate, display panel and display apparatus
CN111258140A (zh) * 2020-02-28 2020-06-09 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007248736A (ja) * 2006-03-15 2007-09-27 Epson Imaging Devices Corp 液晶装置及び電子機器
JP2007256980A (ja) * 2006-02-22 2007-10-04 Epson Imaging Devices Corp 液晶表示装置
US20130043476A1 (en) * 2011-08-16 2013-02-21 Chimei Innolux Corporation Thin film transistor substrate and display device comprising the same
WO2013115050A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4061416B2 (ja) 2006-02-22 2008-03-19 エプソンイメージングデバイス株式会社 液晶表示装置
JP5235363B2 (ja) * 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
KR20100035318A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 액정 표시 장치
JP5586753B2 (ja) 2013-08-08 2014-09-10 株式会社ジャパンディスプレイ 液晶表示パネル

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007256980A (ja) * 2006-02-22 2007-10-04 Epson Imaging Devices Corp 液晶表示装置
JP2007248736A (ja) * 2006-03-15 2007-09-27 Epson Imaging Devices Corp 液晶装置及び電子機器
US20130043476A1 (en) * 2011-08-16 2013-02-21 Chimei Innolux Corporation Thin film transistor substrate and display device comprising the same
WO2013115050A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20170227802A1 (en) 2017-08-10
US10082715B2 (en) 2018-09-25
TW201610532A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
US9461077B2 (en) Active matrix substrate and method for manufacturing the same
TWI539608B (zh) Semiconductor device and display device
JP6050379B2 (ja) 表示装置
WO2017145939A1 (ja) 薄膜トランジスタ基板及び表示パネル
TW201620146A (zh) 半導體裝置
KR101898624B1 (ko) 프린지 필드형 액정표시장치 및 그의 제조방법
WO2016027758A1 (ja) 半導体装置及び液晶表示装置
WO2016021453A1 (ja) 導電素子及び液晶表示素子
JP2007093859A (ja) 液晶装置および電子機器
JP5604559B2 (ja) 液晶表示装置
WO2017145941A1 (ja) 表示パネル用基板の製造方法
JP4932946B2 (ja) 液晶表示装置
JP5315473B2 (ja) 液晶表示装置
JP4920119B2 (ja) アクティブマトリクス型液晶表示装置
JP5250710B2 (ja) 液晶表示装置、電子機器
JP5724015B2 (ja) 液晶表示装置
JP4940374B2 (ja) 液晶表示装置
JP5322357B2 (ja) 液晶表示装置
JP4955134B2 (ja) アクティブマトリクス型液晶表示装置
JP5688444B2 (ja) 半導体装置
JP5079148B2 (ja) 液晶表示装置及び電子機器
JP5235236B2 (ja) 液晶表示装置
JP4932945B2 (ja) 液晶表示装置
JP2008299354A (ja) 液晶表示装置
JP2015108850A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15829110

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15501396

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 15829110

Country of ref document: EP

Kind code of ref document: A1