WO2015087585A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2015087585A1
WO2015087585A1 PCT/JP2014/072446 JP2014072446W WO2015087585A1 WO 2015087585 A1 WO2015087585 A1 WO 2015087585A1 JP 2014072446 W JP2014072446 W JP 2014072446W WO 2015087585 A1 WO2015087585 A1 WO 2015087585A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
crystal display
display device
substrate
insulating film
Prior art date
Application number
PCT/JP2014/072446
Other languages
English (en)
French (fr)
Inventor
哲生 深谷
橋本　義人
雄祐 西原
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US15/100,231 priority Critical patent/US9864240B2/en
Publication of WO2015087585A1 publication Critical patent/WO2015087585A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133776—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers having structures locally influencing the alignment, e.g. unevenness
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Definitions

  • the present invention relates to a liquid crystal display device. More specifically, the present invention relates to a fringe field switching mode (hereinafter also referred to as FFS mode) liquid crystal display device having a two-layer electrode structure in which the orientation of liquid crystal molecules is controlled by an electric field horizontal to the main surface of the substrate. Is.
  • FFS mode fringe field switching mode
  • liquid crystal display devices are rapidly spreading, and not only for television applications, but also electronic books, photo frames, IA (Industrial Appliances), PCs (Personal Computers), tablet PCs. Widely used in smartphone applications. In these applications, various performances are required, and various liquid crystal display modes have been developed.
  • liquid crystal display mode As a liquid crystal display mode often used in recent years, there is an FFS mode in which liquid crystal molecules having positive or negative dielectric anisotropy are aligned in a direction horizontal to the main surface of the substrate.
  • FFS mode in which liquid crystal molecules having positive or negative dielectric anisotropy are aligned in a direction horizontal to the main surface of the substrate.
  • a configuration for improving the transmittance has been studied, and examples thereof include the following.
  • FIG. 9 is a schematic plan view showing a pixel portion of a conventional FFS mode liquid crystal display device.
  • the gate bus line 103, the source bus line 104 extending in the direction intersecting the gate bus line 103, the gate bus line 103, and the source bus line 104 are electrically connected in the pixel portion 102.
  • the connected thin film transistor element 105, the gate bus line 103, the source bus line 104, the insulating film 109a covering the thin film transistor element 105, and the thin film transistor element 105 and the contact hole 108 are electrically connected on the insulating film 109a.
  • a planar pixel electrode 110 and a common electrode 111 overlapping with the pixel electrode 110 and provided with parallel slits 112a and 112b are disposed.
  • the thin film transistor element 105 includes a source electrode 106 electrically connected to the source bus line 104 and a semiconductor layer 107.
  • the direction in which the source bus line 104 extends is parallel to the longitudinal direction (vertical direction in FIG. 9) of the parallel slits 112a and 112b provided in the common electrode 111.
  • the voltage supplied from the source bus line 104 is applied to the pixel electrode 110 through the source electrode 106, the semiconductor layer 107, and the contact hole 108 at the timing selected by the gate bus line 103. To do.
  • FIG. 9 mainly shows the configuration of the lower substrate 113b described later, but in actuality, the upper substrate 114 is disposed to face the lower substrate 113b.
  • an insulating film 109b described later covers the pixel electrode 110 and the insulating film 109a, but is not shown in FIG. 9 because it is transparent.
  • FIG. 10 is a schematic cross-sectional view showing a cross section of a portion corresponding to the line segment a-a ′ in FIG. 9.
  • the liquid crystal display device 101b includes a lower substrate 113b, an upper substrate 114 facing the lower substrate 113b, a lower substrate 113b, and a liquid crystal layer 115 sandwiched between the upper substrate 114.
  • the lower substrate 113b includes a support substrate 116, a source bus line 104 disposed on the surface of the support substrate 116 on the liquid crystal layer 115 side, an insulating film 109a covering the source bus line 104, and a liquid crystal layer 115 of the insulating film 109a.
  • the common electrode 111 is provided with parallel slits 112a and 112b.
  • the upper substrate 114 has a configuration in which a color filter, a black matrix, and the like are appropriately arranged on a support substrate.
  • An alignment film (not shown) is disposed on the liquid crystal layer 115 side of the lower substrate 113b and the upper substrate 114.
  • This alignment film aligns liquid crystal molecules contained in the liquid crystal layer 115 in a direction horizontal to the surfaces of the lower substrate 113b and the upper substrate 114 on the liquid crystal layer 115 side when no voltage is applied. Note that although one pixel portion is shown in FIG. 10, such a configuration is repeatedly arranged in the left-right direction.
  • the lateral electric field (the surface on the liquid crystal layer 115 side of the lower substrate 113b) reaches the end region AR1 of the pixel portion (between the pixel electrodes arranged in adjacent pixels).
  • the electric field in the horizontal direction is not sufficiently applied, and the orientation of the liquid crystal molecules is not sufficiently changed accordingly, so that the transmittance of the portion may not be sufficiently improved. Further, as the definition becomes higher, the influence of such transmittance on the entire pixel portion may become remarkable. Such a problem may occur in the same manner even when the extending direction of the gate bus line 103 is parallel to the longitudinal direction of the parallel slits 112a and 112b provided in the common electrode 111. .
  • the conventional FFS mode liquid crystal display device has room for improvement in terms of improving the transmittance during voltage application.
  • Patent Documents 1 and 2 disclose that a liquid crystal display device that improves transmittance and improves screen luminance is provided. However, since the inventions of Patent Documents 1 and 2 focus on contact holes and do not focus on insufficient improvement in transmittance in the end region AR1 of the pixel portion as shown in FIG. There was room for ingenuity to solve.
  • the present invention has been made in view of the above-described situation, and an object of the present invention is to provide a liquid crystal display device capable of improving the transmittance when a voltage is applied in an FFS mode liquid crystal display device.
  • the present inventors have made various studies on a liquid crystal display device that can improve the transmittance when a voltage is applied.
  • a stepped portion projecting toward the liquid crystal layer is disposed on the side parallel to the longitudinal direction of the plurality of parallel slits provided in the common electrode, and the common electrode covers at least the side surface of the stepped portion.
  • Pay attention. With such a configuration, when a voltage is applied, a lateral electric field is concentrated on the side surface of the stepped portion, and the lateral electric field extends to the end region of the pixel portion. It has been found that the transmittance of the part can be improved.
  • the inventors have conceived that the above problems can be solved brilliantly and have reached the present invention.
  • one embodiment of the present invention is a liquid crystal display device including a first substrate, a second substrate facing the first substrate, and a liquid crystal layer sandwiched between the first and second substrates.
  • the first substrate includes a plurality of pixel electrodes, an insulating film covering the plurality of pixel electrodes, and a common electrode overlapping with the plurality of pixel electrodes and provided with a plurality of parallel slits.
  • the first substrate includes a stepped portion protruding toward the liquid crystal layer on at least a side parallel to a longitudinal direction of the plurality of parallel slits in a region between the plurality of pixel electrodes.
  • the common electrode covers at least a side surface of the stepped portion, and the liquid crystal display device may be a liquid crystal display device in a fringe field switching mode.
  • the liquid crystal display device of the present invention is not particularly limited by other components, and other configurations usually used in liquid crystal display devices can be appropriately applied.
  • the liquid crystal display device of a FFS mode in the liquid crystal display device of a FFS mode, the liquid crystal display device which can improve the transmittance
  • FIG. 3 is a schematic plan view showing a pixel portion of the liquid crystal display device of Embodiment 1.
  • FIG. FIG. 2 is a schematic cross-sectional view showing a cross section of a portion corresponding to a line segment A-A ′ in FIG. 1. It is a cross-sectional schematic diagram which shows the cross section of the pixel part of the liquid crystal display device of the comparative form 2.
  • 3 is a graph showing mode efficiencies of liquid crystal display devices of Examples 1 to 10 and Comparative Example 1.
  • 10 is a distribution of electric lines of force in a white display state in the liquid crystal display device of Example 4.
  • 4 is a distribution of electric lines of force in a white display state in the liquid crystal display device of Comparative Example 1.
  • FIG. 6 is a schematic plan view illustrating a pixel portion of a liquid crystal display device of Embodiment 2.
  • FIG. FIG. 8 is a schematic cross-sectional view showing a cross section of a portion corresponding to a line segment B-B ′ in FIG. 7. It is a plane schematic diagram which shows the pixel part of the liquid crystal display device of the conventional FFS mode.
  • FIG. 10 is a schematic cross-sectional view showing a cross section of a portion corresponding to a line segment a-a ′ in FIG. 9.
  • Embodiment 1 relates to a configuration in which an extension direction of a source bus line is parallel to a longitudinal direction of a plurality of parallel slits provided in a common electrode in an FFS mode liquid crystal display device, and the liquid crystal layer side of the source bus line In this layer, a step portion made of an insulating film is disposed, and a common electrode covers the step portion.
  • FIG. 1 is a schematic plan view illustrating a pixel portion of the liquid crystal display device according to the first embodiment.
  • the gate bus line 3, the source bus line 4 extending in the direction intersecting the gate bus line 3, the gate bus line 3, and the source bus line 4 are electrically connected in the pixel portion 2 a.
  • the connected thin film transistor element 5, the gate bus line 3, the source bus line 4, the insulating film 9a covering the thin film transistor element 5, and the thin film transistor element 5 and the contact hole 8 are electrically connected on the insulating film 9a.
  • a planar pixel electrode 10a and a common electrode 11 overlapping with the pixel electrode 10a and provided with parallel slits 12a and 12b are disposed.
  • the thin film transistor element 5 includes a source electrode 6 electrically connected to the source bus line 4 and a semiconductor layer 7.
  • the direction in which the source bus line 4 extends is parallel to the longitudinal direction (vertical direction in FIG. 1) of the parallel slits 12 a and 12 b provided in the common electrode 11.
  • the voltage supplied from the source bus line 4 is applied to the pixel electrode 10a through the source electrode 6, the semiconductor layer 7, and the contact hole 8 at the timing selected by the gate bus line 3.
  • the pixel portion 2a and the pixel electrode 10a have a rectangular shape, but may have other shapes as long as the effects of the present invention are achieved.
  • the configuration of the semiconductor layer 7 is not particularly limited, but preferably includes an oxide semiconductor.
  • An oxide semiconductor is characterized by higher mobility and less characteristic variation than amorphous silicon. For this reason, a thin film transistor element including an oxide semiconductor can be driven at a higher speed than a thin film transistor element including amorphous silicon, has a high driving frequency, and can reduce a ratio of one pixel. This is suitable for driving a next-generation display device.
  • the oxide semiconductor film is formed by a simpler process than the polycrystalline silicon film, it has an advantage that it can be applied to a device that requires a large area. Therefore, when the thin film transistor element included in the liquid crystal display device of the present invention includes a semiconductor layer including an oxide semiconductor, further high-speed driving can be realized.
  • the oxide semiconductor for example, a compound composed of indium, gallium, zinc, and oxygen, a compound composed of indium, tin, zinc, and oxygen, indium, aluminum, zinc, and oxygen
  • a compound composed of indium, tin, zinc, and oxygen, indium, aluminum, zinc, and oxygen may be sufficient.
  • FIG. 1 mainly shows the configuration of a lower substrate 13a (first substrate), which will be described later. Actually, however, the upper substrate 14 (second substrate) faces the lower substrate 13a. Is arranged. In practice, an insulating film 9b described later covers the pixel electrode 10a and the insulating film 9a, but is not shown in FIG. 1 because it is transparent.
  • FIG. 2 is a schematic cross-sectional view showing a cross section of a portion corresponding to the line segment A-A ′ in FIG.
  • the liquid crystal display device 1a includes a lower substrate 13a, an upper substrate 14 facing the lower substrate 13a, a lower substrate 13a, and a liquid crystal layer 15 sandwiched by the upper substrate 14. I have.
  • the lower substrate 13a includes a support substrate 16, a source bus line 4 disposed on the surface of the support substrate 16 on the liquid crystal layer 15 side, an insulating film 9a covering the source bus line 4, and a liquid crystal layer 15 of the insulating film 9a.
  • Pixel electrode 10a disposed on the surface on the side, an insulating film 9b covering the pixel electrode 10a and the insulating film 9a, and a common electrode 11 disposed on the surface on the liquid crystal layer 15 side of the insulating film 9b. is doing.
  • the common electrode 11 is provided with parallel slits 12a and 12b.
  • a stepped portion 17 composed of insulating films 9 a and 9 b is disposed, and the stepped portion 17 is covered with the common electrode 11.
  • Such a stepped portion 17 may also be disposed in a layer on the liquid crystal layer 15 side of the gate bus line.
  • the lower substrate 13a may be formed in the same manner as the conventional FFS mode liquid crystal display device except for the insulating film 9a and the common electrode 11. In FIG. 2, one pixel portion is shown, but such a configuration is repeatedly arranged in the left-right direction.
  • a transparent substrate such as a glass substrate or a plastic substrate can be used.
  • a foldable plastic substrate is used as the transparent substrate, a flexible liquid crystal display device can be obtained.
  • a transparent electrode such as indium tin oxide (ITO: Indium Tin Oxide) or indium zinc oxide (IZO: Indium Zinc Oxide) can be used.
  • ITO Indium Tin Oxide
  • IZO Indium Zinc Oxide
  • the insulating film 9a for example, either an inorganic insulating film or an organic insulating film may be used.
  • the inorganic insulating film include silicon oxide (SiOx) and silicon nitride (SiNx).
  • the organic insulating film a transparent organic polymer can be used, and examples thereof include acrylic resin and polyimide. A color filter may be used instead of such an organic insulating film.
  • the insulating film 9 a is formed on the entire pixel portion so as to cover the source bus line 4, and then part of the insulating film 9 a is half-etched so as to realize the stepped portion 17.
  • the insulating film 9b for example, either an inorganic insulating film or an organic insulating film may be used.
  • the inorganic insulating film include SiNx.
  • the organic insulating film a transparent organic polymer can be used, and examples thereof include acrylic resin and polyimide.
  • the insulating film 9b is formed so as to cover the pixel electrode 10a and the insulating film 9a after the pixel electrode 10a is formed on the surface of the insulating film 9a on the liquid crystal layer 15 side.
  • the step portion 17 is composed of the insulating films 9a and 9b, but this configuration is not particularly limited. For example, it may be composed of a single layer insulating film or may be composed of three or more insulating films. Further, a conductor such as a wiring may be arranged between the insulating films.
  • a semiconductor whose electrical resistance is 10 ⁇ 12 ⁇ ⁇ cm or less when no voltage is applied such as an oxide semiconductor composed of titanium oxide (TiOx), indium, gallium, zinc, and oxygen, is used. It may be used.
  • TiOx titanium oxide
  • an organic insulating film that can be easily thickened.
  • the upper substrate 14 may have a configuration in which a color filter, a black matrix, and the like are appropriately arranged on a support substrate.
  • a color filter is arranged on the lower substrate 13 a, no color filter is arranged on the upper substrate 14.
  • An alignment film (not shown) is disposed on the lower substrate 13a and the upper substrate 14 on the liquid crystal layer 15 side. This alignment film aligns the liquid crystal molecules contained in the liquid crystal layer 15 in a direction horizontal to the surfaces of the lower substrate 13a and the upper substrate 14 on the liquid crystal layer 15 side when no voltage is applied.
  • the liquid crystal layer 15 can be formed in the same manner as the manufacturing process of the conventional FFS mode liquid crystal display device.
  • the liquid crystal molecules contained in the liquid crystal layer 15 may have either a positive dielectric anisotropy ( ⁇ > 0) or a negative dielectric anisotropy ( ⁇ ⁇ 0).
  • parameters such as dielectric anisotropy ⁇ and refractive index anisotropy ⁇ n are not particularly limited.
  • the liquid crystal display device 1a may further include a pair of linear polarizing plates (not shown) on the opposite side of the lower substrate 13a and the upper substrate 14 from the liquid crystal layer 15 side.
  • you may have a pair of circularly-polarizing plate instead of a pair of linearly-polarizing plate.
  • Example 1 the height H of the stepped portion 17 is 100 nm.
  • the semiconductor layer 7 an oxide semiconductor composed of indium, gallium, zinc, and oxygen was used. ITO was used as the pixel electrode 10a and the common electrode 11.
  • the electrode width L1 of the common electrode 11 overlapping the pixel electrode 10a was 2.4 ⁇ m
  • the width S1a of the parallel slit 12a was 3.6 ⁇ m
  • the width S1b of the parallel slit 12b was 4.1 ⁇ m.
  • the insulating film 9a SiOx was used.
  • the insulating film 9b SiNx was used, and its thickness was 100 nm. The thickness of the liquid crystal layer was 3.4 ⁇ m.
  • the dielectric anisotropy ⁇ thereof is 8.0
  • the refractive index anisotropy ⁇ n thereof is 0.1030.
  • a liquid crystal display panel constituting the liquid crystal display device a 7-type WUXGA (Wide Ultra Extended Graphics Array) has a pixel pitch (interval between adjacent pixels) of 26.25 ⁇ m, and its resolution (ppi: pixel per inch) is 322 ppi.
  • the amount of deviation (hereinafter also simply referred to as the amount of deviation) of the source bus line 4 and the black matrix disposed on the upper substrate 14 with respect to the direction in which the gate bus line 3 extends (the horizontal direction in FIG. 1) is as follows. It was 0 ⁇ m. The width of the black matrix was 5 ⁇ m.
  • Example 2 In Example 2, the height H of the stepped portion 17 is 150 nm. Since Example 2 is the same as Example 1 except for the height of the stepped portion 17, the description of overlapping points is omitted.
  • Example 3 In Example 3, the height H of the stepped portion 17 is 200 nm. Since Example 3 is the same as Example 1 except for the height of the stepped portion 17, the description of overlapping points is omitted.
  • Example 4 In Example 4, the height H of the stepped portion 17 is 300 nm. Since Example 4 is the same as Example 1 except for the height of the stepped portion 17, the description of overlapping points is omitted.
  • Example 5 In Example 5, the height H of the stepped portion 17 is 350 nm. Since the fifth embodiment is the same as the first embodiment except for the height of the stepped portion 17, the description of the overlapping points is omitted.
  • Example 6 is a case where the height H of the stepped portion 17 is 400 nm. Since the sixth embodiment is the same as the first embodiment except for the height of the stepped portion 17, the description of the overlapping points is omitted.
  • Example 7 is a case where the height H of the stepped portion 17 is 500 nm. Since Example 7 is the same as Example 1 except for the height of the stepped portion 17, the description of overlapping points is omitted.
  • Example 8 is a case where the height H of the stepped portion 17 is 600 nm. Since the eighth embodiment is the same as the first embodiment except for the height of the stepped portion 17, the description of the overlapping points is omitted.
  • Example 9 is a case where the height H of the stepped portion 17 is 800 nm. Since the ninth embodiment is the same as the first embodiment except for the height of the stepped portion 17, the description of overlapping points is omitted.
  • Example 10 is a case where the height H of the stepped portion 17 is 1000 nm. Since Example 10 is the same as Example 1 except for the height of the stepped portion 17, the description of the overlapping points is omitted.
  • Comparative Example 1 has the same configuration as that of the conventional FFS mode liquid crystal display device already described with reference to FIG. 10, and corresponds to the case where the height H of the stepped portion 17 is set to 0 nm in FIG.
  • Comparative Example 1 In Comparative Example 1, the electrode width L2 ′ of the common electrode 111 overlapping the pixel electrode 110 as shown in FIG. 10 is 2.4 ⁇ m, the width S2a ′ of the parallel slit 112a is 3.6 ⁇ m, and the parallel slit 112b The width S2b ′ was 4.1 ⁇ m. Since Comparative Example 1 is the same as Example 1 except for these conditions, description of overlapping points is omitted.
  • Comparative Example 2 In Comparative Example 2, the electrode width L2 ′ of the common electrode 111 overlapping the pixel electrode 110 as shown in FIG. 10 is 2.2 ⁇ m, the width S2a ′ of the parallel slit 112a is 3.6 ⁇ m, and the parallel slit 112b The width S2b ′ was 3.6 ⁇ m.
  • the liquid crystal display panel constituting the liquid crystal display device was an 8.4 type WQXGA (Wide Quad Extended Graphics Array), the pixel pitch was 23.5 ⁇ m, and the resolution was 359 ppi. Since the comparative example 2 is the same as the comparative example 1 except these conditions, description is abbreviate
  • the comparative form 2 relates to a configuration in which the common electrode does not cover the stepped portion with respect to the liquid crystal display device of the first embodiment already described with reference to FIG. Since the comparative form 2 is the same as that of the first embodiment except that the common electrode does not cover the stepped portion, the description of the overlapping points is omitted.
  • FIG. 3 is a schematic cross-sectional view showing a cross section of the pixel portion of the liquid crystal display device of Comparative Embodiment 2.
  • the liquid crystal display device 101a includes a lower substrate 113a, an upper substrate 114 facing the lower substrate 113a, a lower substrate 113a, and a liquid crystal layer 115 sandwiched between the upper substrate 114.
  • the lower substrate 113a includes a support substrate 116, a source bus line 104 disposed on the surface of the support substrate 116 on the liquid crystal layer 115 side, an insulating film 109a covering the source bus line 104, and a liquid crystal layer 115 of the insulating film 109a.
  • the common electrode 111 is provided with parallel slits 112a and 112b.
  • a stepped portion 117 composed of the insulating films 109 a and 109 b is disposed, and the stepped portion 117 is not covered with the common electrode 111.
  • one pixel portion is shown, but such a configuration is repeatedly arranged in the left-right direction.
  • Comparative Example 3 is a case where the height H of the stepped portion 117 is 400 nm.
  • the electrode width L1 ′ of the common electrode 111 overlapping with the pixel electrode 110 is 2.4 ⁇ m
  • the width S1a ′ of the parallel slit 112a is 3.6 ⁇ m
  • the width S1b ′ of the parallel slit 112b is 4.5 ⁇ m. Since the comparative example 3 is the same as that of Example 1 except these conditions, description is abbreviate
  • Table 1 summarizes the height H of the stepped portion 17 and the mode efficiency for the liquid crystal display devices of Examples 1 to 10 and Comparative Example 1.
  • a graph of the contents of Table 1 is summarized in FIG.
  • FIG. 4 is a graph showing the mode efficiencies of the liquid crystal display devices of Examples 1 to 10 and Comparative Example 1.
  • the horizontal axis in FIG. 4 indicates the height H of the stepped portion 17, and the vertical axis indicates the mode efficiency.
  • the mode efficiency is a configuration in which a pair of linearly polarizing plates are arranged on both sides of the liquid crystal display device, and the pair of linearly polarizing plates with respect to the transmittance when no voltage is applied in a state where the pair of linearly polarizing plates are arranged in parallel Nicols. It is defined as the ratio of the transmittance when a white voltage (applied voltage in a white display state) is applied in a state of being arranged in crossed Nicols. The white voltage was 4.0V.
  • an optical simulator for liquid crystal panel design (trade name: ExpertLCD) manufactured by DAOU XILICON was used.
  • Examples 1 to 10 had higher mode efficiency than Comparative Example 1.
  • the mode efficiency is improved.
  • the height H of the stepped portion 17 is preferably 100 nm or more, more preferably 150 nm or more and 600 nm or less, and particularly preferably 200 nm or more and 400 nm or less. I also found it preferable.
  • the mode efficiency is particularly improved. The reason why the mode efficiency is improved by the presence of the stepped portion 17 will be described below with reference to FIGS.
  • FIG. 5 is a distribution of electric lines of force in a white display state in the liquid crystal display device of Example 4.
  • FIG. 6 is a distribution of electric lines of force in a white display state in the liquid crystal display device of Comparative Example 1.
  • FIGS. 5 and 6 are simulation results using a liquid crystal panel design optical simulator (trade name: ExpertLCD) manufactured by DAOU XILICON, and each shows a part of FIGS. Comparing FIG. 5 and FIG. 6, the electric force lines 18 in the area AR2 in FIG. 5 are more vertically compared to the electric lines of force 118 in the area AR2 ′ in FIG. 6 corresponding to the area AR2. It was growing and found to be more dense. This is because the stepped portion 17 exists, and as shown in FIG.
  • the side surface (region AR2) of the stepped portion has a horizontal electric field (horizontal to the surface of the lower substrate 13a on the liquid crystal layer 15 side).
  • the electric field in the direction) is concentrated. Therefore, the lateral electric field extends to the end region AR1 (between the pixel electrodes arranged in the adjacent pixels) of the pixel portion as shown in FIG. It turns out that it improves.
  • the mode efficiency is higher than that of Comparative Example 1, when the height H of the stepped portion 17 exceeds 400 nm, the height H of the stepped portion 17 is compared with the case where the height H is 200 to 400 nm.
  • the mode efficiency is lowered because the horizontal electric field concentrated on the side surface (region AR2) of the stepped portion does not easily reach the end region AR1 of the pixel portion when the height H of the stepped portion 17 becomes too large. It is believed that there is. Furthermore, as shown in FIG. 4, although the mode efficiency is higher than that of Comparative Example 1, if the height H of the stepped portion 17 is less than 200 nm, the height H of the stepped portion 17 is 200 to 400 nm. It is considered that the mode efficiency is decreased in comparison with the fact that when the height H of the stepped portion 17 becomes too small, the lateral electric field concentrated on the side surface (region AR2) of the stepped portion becomes relatively weak.
  • Example 6 As shown in Table 2, the mode efficiency of Example 6 was improved by about 4.9% compared to Comparative Example 3. This indicates that the mode efficiency is improved by the common electrode 11 covering the step portion 17 as shown in FIG.
  • the common electrode 11 covers the step portion 17, the distance between the pixel electrode 10 a and the common electrode 11 is short, and the common electrode 11 is also present on the side surface of the step portion 17. Electric field concentrates. Therefore, it is considered that the mode efficiency is improved because the horizontal electric field extends to the end region AR1 of the pixel portion and the orientation of the liquid crystal molecules is sufficiently changed.
  • Embodiment 2 relates to a configuration in which an extension direction of a source bus line is parallel to a longitudinal direction of a plurality of parallel slits provided in a common electrode in an FFS mode liquid crystal display device, and the liquid crystal layer side of the source bus line In this layer, a step portion made of an insulating film is disposed, and a common electrode covers the step portion. Further, this is a case where the semiconductor layer of the thin film transistor element includes an oxide semiconductor, and the pixel electrode is disposed in the same layer as the semiconductor layer, and is formed from a conductive oxide semiconductor. Since the second embodiment is the same as the first embodiment except for the configuration of the pixel electrode and the semiconductor layer, the description of the overlapping points is omitted.
  • FIG. 7 is a schematic plan view illustrating a pixel portion of the liquid crystal display device according to the second embodiment.
  • the gate bus line 3, the source bus line 4 extending in the direction intersecting the gate bus line 3, the gate bus line 3, and the source bus line 4 are electrically connected in the pixel portion 2 b.
  • the connected thin film transistor element 5, the gate bus line 3, the source bus line 4, the insulating film 9a covering the thin film transistor element 5, and the thin film transistor element 5 and the contact hole 8 are electrically connected on the insulating film 9a.
  • a planar pixel electrode 10b and a common electrode 11 overlapping the pixel electrode 10b and provided with parallel slits 12a and 12b are disposed.
  • the thin film transistor element 5 includes a source electrode 6 electrically connected to the source bus line 4 and a semiconductor layer 7 containing an oxide semiconductor.
  • the direction in which the source bus line 4 extends is parallel to the longitudinal direction (vertical direction in FIG. 7) of the parallel slits 12a and 12b provided in the common electrode 11.
  • FIG. 8 is a schematic cross-sectional view showing a cross section of a portion corresponding to the line segment B-B ′ in FIG.
  • the liquid crystal display device 1b includes a lower substrate 13b (first substrate), an upper substrate 14 (second substrate) facing the lower substrate 13b, a lower substrate 13b, and And a liquid crystal layer 15 sandwiched between the upper substrate 14.
  • the lower substrate 13b includes a support substrate 16, a source bus line 4 and a pixel electrode 10b disposed on the surface of the support substrate 16 on the liquid crystal layer 15 side, an insulating film 9a covering the source bus line 4, and a pixel.
  • the electrode 10b, the insulating film 9b covering the insulating film 9a, and the common electrode 11 disposed on the surface of the insulating film 9b on the liquid crystal layer 15 side are provided.
  • the common electrode 11 is provided with parallel slits 12a and 12b.
  • a stepped portion 17 composed of insulating films 9 a and 9 b is disposed, and the stepped portion 17 is covered with the common electrode 11.
  • Such a stepped portion 17 may also be disposed in a layer on the liquid crystal layer 15 side of the gate bus line.
  • the lower substrate 13b may be formed in the same manner as a conventional FFS mode liquid crystal display device except for the insulating film 9a, the pixel electrode 10b, and the common electrode 11. In FIG. 8, one pixel portion is shown, but such a configuration is repeatedly arranged in the left-right direction.
  • the insulating film 9 a is formed on the entire pixel portion so as to cover the source bus line 4, and then a part of the insulating film 9 a is etched so as to realize the stepped portion 17.
  • the pixel electrode 10b is a transparent electrode, and can be obtained by making an oxide semiconductor included in a pattern corresponding to the pixel electrode 10b a conductor out of a film formed and patterned simultaneously with the semiconductor layer 7 as shown in FIG. It is done.
  • the oxide semiconductor is a compound including, for example, indium, gallium, zinc, and oxygen
  • indium in the oxide semiconductor is converted into a conductor by a reduction reaction using hydrogen gas.
  • the oxide semiconductor include compounds composed of indium, tin, zinc, and oxygen, and compounds composed of indium, aluminum, zinc, and oxygen.
  • Example 11 is a case where the height H of the stepped portion 17 is 300 nm.
  • the electrode width L2 of the common electrode 11 overlapping the pixel electrode 10b is 2.4 ⁇ m
  • the width S2a of the parallel slit 12a is 3.6 ⁇ m
  • the width S2b of the parallel slit 12b is 4.1 ⁇ m. Since Example 11 is the same as Example 1 except for these conditions, description of overlapping points is omitted.
  • Example 12 is a case where the height H of the stepped portion 17 is 300 nm.
  • the electrode width L2 of the common electrode 11 overlapping the pixel electrode 10b is 2.2 ⁇ m
  • the width S2a of the parallel slit 12a is 3.6 ⁇ m
  • the width S2b of the parallel slit 12b is 3.6 ⁇ m.
  • the liquid crystal display panel constituting the liquid crystal display device was an 8.4 type WQXGA
  • the pixel pitch was 23.5 ⁇ m
  • the resolution was 359 ppi. Since Example 12 is the same as Example 11 except for these conditions, description of overlapping points is omitted.
  • Example 4 As shown in Table 3, when the resolution was 322 ppi, the mode efficiency of Example 4 was improved by about 8.4% compared to Comparative Example 1. Further, in Example 11, the mode efficiency was improved by about 8.2% compared to Comparative Example 1.
  • Example 12 As shown in Table 4, when the resolution was 359 ppi, the mode efficiency of Example 12 was improved by about 8.9% compared to Comparative Example 2.
  • the liquid crystal display devices of Embodiments 1 and 2 can improve the transmittance when a voltage is applied. Moreover, when the evaluation results (Tables 3 and 4) when the resolutions are different are compared, it can be seen that the effect of the present invention becomes more remarkable as the definition becomes higher. The above evaluation was performed when the height H of the stepped portion 17 was 300 nm, but the same effect can be obtained even when the height is other than that (H> 0). Moreover, according to the liquid crystal display device of Embodiment 2, the following additional effects can be further exhibited.
  • the number of photomasks in Embodiment 2 is one less than that in the other embodiments. This is because the pixel electrode 10b included in the liquid crystal display device of Embodiment 2 is formed at the same time as the semiconductor layer 7 and patterned, and the oxide semiconductor included in the pattern corresponding to the pixel electrode 10b is made into a conductor. This is because a photomask for forming only the pixel electrode 10b is not necessary. Therefore, according to the liquid crystal display device of Embodiment 2, the manufacturing efficiency can be improved.
  • the configuration in which the extending direction of the source bus line is parallel to the longitudinal direction of the plurality of parallel slits provided in the common electrode has been described.
  • an insulating film is formed on the liquid crystal layer side layer of the gate bus line. It goes without saying that the effect of the present invention can be achieved even when the step portion is arranged and the common electrode covers the step portion.
  • the height of the step portion is preferably 100 nm or more, more preferably 150 nm or more and 600 nm or less, and particularly preferably 200 nm or more and 400 nm or less.
  • permeability at the time of a voltage application can be improved more.
  • the transmittance at the time of voltage application can be particularly improved.
  • the first substrate further includes a plurality of source bus lines in a region between the plurality of pixel electrodes, and the extending direction of the plurality of source bus lines is relative to the longitudinal direction of the plurality of parallel slits. It is parallel and the said level
  • step-difference part may be comprised from the insulating film which covers the said several source bus line, and the insulating film which covers the said several pixel electrode.
  • the first substrate further includes a plurality of gate bus lines in a region between the plurality of pixel electrodes, and a direction in which the plurality of gate bus lines extends is relative to a longitudinal direction of the plurality of parallel slits.
  • the step portions may be formed of an insulating film that covers the plurality of gate bus lines and an insulating film that covers the plurality of pixel electrodes.
  • the first substrate further includes a plurality of thin film transistor elements in a region between the plurality of pixel electrodes, and each of the plurality of thin film transistor elements includes a semiconductor layer including an oxide semiconductor,
  • the pixel electrode may be arranged in the same layer as the semiconductor layer, and may be composed of a conductive oxide semiconductor.
  • the oxide semiconductor may be composed of indium, gallium, zinc, and oxygen. Accordingly, the plurality of pixel electrodes and the semiconductor layer can be formed in the same process, and the manufacturing efficiency can be improved. Further, when the semiconductor layer includes an oxide semiconductor, higher speed driving can be realized.
  • the plurality of pixel electrodes are arranged in the same layer as the semiconductor layer means that, for example, the plurality of pixel electrodes and the semiconductor layer are on the liquid crystal layer side and / or on the side opposite to the liquid crystal layer side.
  • the contact member may be in contact with a common member (for example, a support substrate).
  • the plurality of pixel electrodes and the semiconductor layer may be arranged at positions separated from each other on the same support substrate.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

本発明は、ＦＦＳモードの液晶表示装置において、電圧印加時の透過率を向上することができる液晶表示装置を提供する。本発明の液晶表示装置（１ａ)は、第１の基板（１３ａ）と、上記第１の基板に対向する第２の基板（１４）と、上記第１及び第２の基板に挟持された液晶層（１５）とを備える液晶表示装置であって、上記第１の基板は、複数の画素電極（１０ａ）と、上記複数の画素電極を覆う絶縁膜（９ｂ）と、上記複数の画素電極と重畳し、かつ、複数の平行スリット（１２ａ、１２ｂ）が設けられた共通電極（１１）とを順に有し、上記第１の基板には、上記複数の画素電極の間の領域のうち、少なくとも上記複数の平行スリットの長手方向に対して平行な側に、上記液晶層側に突出した段差部（１７）が配置され、上記共通電極は、上記段差部の少なくとも側面を覆い、上記液晶表示装置は、ＦＦＳモードである。　

Description

液晶表示装置
本発明は、液晶表示装置に関する。より詳しくは、基板の主面に対して水平な方向の電界によって液晶分子を配向制御する２層電極構造を有する、フリンジ・フィールド・スイッチングモード（以下、ＦＦＳモードとも言う。）の液晶表示装置に関するものである。
近年、液晶表示装置等の薄型表示装置が急速に普及しており、テレビ用途のみならず、電子ブック、フォトフレーム、ＩＡ（Ｉｎｄｕｓｔｒｉａｌ　Ａｐｐｌｉａｎｃｅ：産業機器）、ＰＣ（Ｐｅｒｓｏｎａｌ　Ｃｏｍｐｕｔｅｒ：パーソナルコンピュータ）、タブレットＰＣ、スマートフォン用途等に幅広く採用されている。これらの用途において、種々の性能が要求され、様々な液晶表示モードが開発されている。
近年よく用いられている液晶表示モードとしては、基板の主面に対して水平な方向に、正又は負の誘電率異方性を有する液晶分子を配向させるＦＦＳモード等が挙げられる。このような液晶表示モードにおいて、透過率を向上させる構成が検討されており、例えば、以下が挙げられる。
画素電極と薄膜トランジスタ素子のソース電極とを接続するためのコンタクトホール内も、画像を形成するための透過領域となっている液晶表示装置が知られている（例えば、特許文献１、２参照）。
特開２０１２－２２６２４９号公報 特開２０１３－１４０３８６号公報
従来のＦＦＳモードの液晶表示装置に対して電圧を印加すると、高階調の表示状態（白表示状態）において、透過率が充分に向上しないという問題が生じ、特に高精細化が進むにつれて、その影響が顕著になることがあった。この問題について、以下に説明する。
図９は、従来のＦＦＳモードの液晶表示装置の画素部を示す平面模式図である。図９に示すように、画素部１０２内に、ゲートバスライン１０３と、ゲートバスライン１０３と交差する方向に伸びるソースバスライン１０４と、ゲートバスライン１０３、及び、ソースバスライン１０４と電気的に接続された薄膜トランジスタ素子１０５と、ゲートバスライン１０３、ソースバスライン１０４、及び、薄膜トランジスタ素子１０５を覆う絶縁膜１０９ａと、絶縁膜１０９ａ上で薄膜トランジスタ素子１０５とコンタクトホール１０８を介して電気的に接続された面状の画素電極１１０と、画素電極１１０と重畳し、かつ、平行スリット１１２ａ、１１２ｂが設けられた共通電極１１１とが配置されている。薄膜トランジスタ素子１０５は、ソースバスライン１０４と電気的に接続されたソース電極１０６と、半導体層１０７とを有している。ソースバスライン１０４の伸びる方向は、共通電極１１１に設けられた平行スリット１１２ａ、１１２ｂの長手方向（図９中の上下方向）に対して平行である。
画素部１０２内では、ゲートバスライン１０３で選択されたタイミングで、ソースバスライン１０４から供給された電圧を、ソース電極１０６、半導体層１０７、及び、コンタクトホール１０８を介して、画素電極１１０に印加する。
なお、図９は、後述する下側基板１１３ｂの構成を主に示したものであるが、実際は、上側基板１１４が下側基板１１３ｂに対向して配置されている。また、実際は、後述する絶縁膜１０９ｂが画素電極１１０、及び、絶縁膜１０９ａを覆っているが、透明であるため、図９中には示されていない。
図１０は、図９中の線分ａ－ａ’に対応する部分の断面を示す断面模式図である。図１０に示すように、液晶表示装置１０１ｂは、下側基板１１３ｂと、下側基板１１３ｂに対向する上側基板１１４と、下側基板１１３ｂ、及び、上側基板１１４に挟持された液晶層１１５とを備えている。下側基板１１３ｂは、支持基板１１６と、支持基板１１６の液晶層１１５側の面上に配置されたソースバスライン１０４と、ソースバスライン１０４を覆う絶縁膜１０９ａと、絶縁膜１０９ａの液晶層１１５側の面上に配置された画素電極１１０と、画素電極１１０、及び、絶縁膜１０９ａを覆う絶縁膜１０９ｂと、絶縁膜１０９ｂの液晶層１１５側の面上に配置された共通電極１１１とを有している。共通電極１１１には、平行スリット１１２ａ、１１２ｂが設けられている。上側基板１１４は、支持基板上にカラーフィルタ、ブラックマトリクス等が適宜配置された構成を有している。また、下側基板１１３ｂ、及び、上側基板１１４の液晶層１１５側には、配向膜（図示せず）が配置されている。この配向膜は、液晶層１１５に含有される液晶分子を、電圧無印加時に、下側基板１１３ｂ、及び、上側基板１１４の液晶層１１５側の面に対して水平な方向に配向させている。なお、図１０では、１つの画素部が示されているが、左右方向には、このような構成が繰り返し並んでいる。
図１０に示すような構成に対して電圧を印加すると、画素部の端部領域ＡＲ１（隣接する画素に配置された画素電極の間）まで横電界（下側基板１１３ｂの液晶層１１５側の面に対して水平な方向の電界）が充分にかからず、それに伴って液晶分子の方位が充分に変化しないため、その部分の透過率が充分に向上しないことがあった。また、高精細化が進むにつれて、画素部全体に対するこのような透過率の影響が顕著になることがあった。このような不具合は、ゲートバスライン１０３の伸びる方向が、共通電極１１１に設けられた平行スリット１１２ａ、１１２ｂの長手方向に対して平行である構成であっても、同様に発生することがあった。
よって、従来のＦＦＳモードの液晶表示装置は、電圧印加時の透過率を向上する点において工夫の余地があった。
上記特許文献１及び２は、透過率を向上させ、画面輝度を向上させる液晶表示装置を提供すると開示している。しかしながら、上記特許文献１及び２の発明は、コンタクトホールに着目しており、図１０に示すような画素部の端部領域ＡＲ１における透過率の向上不足には着目していないため、上記課題を解決するための工夫の余地があった。
本発明は、上記現状に鑑みてなされたものであり、ＦＦＳモードの液晶表示装置において、電圧印加時の透過率を向上することができる液晶表示装置を提供することを目的とするものである。
本発明者らは、ＦＦＳモードの液晶表示装置において、電圧印加時の透過率を向上することができる液晶表示装置について種々検討したところ、隣接する画素に配置された画素電極の間の領域のうち、共通電極に設けられた複数の平行スリットの長手方向に対して平行な側に、液晶層側に突出した段差部を配置し、共通電極がその段差部の少なくとも側面を覆う構成とすることに着目した。そして、このような構成とすることで、電圧印加時に段差部の側面に横電界が集中し、その横電界が画素部の端部領域まで及ぶため、液晶分子の方位が充分に変化し、その部分の透過率を向上することができることを見出した。これにより、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明の一態様は、第１の基板と、上記第１の基板に対向する第２の基板と、上記第１及び第２の基板に挟持された液晶層とを備える液晶表示装置であって、上記第１の基板は、複数の画素電極と、上記複数の画素電極を覆う絶縁膜と、上記複数の画素電極と重畳し、かつ、複数の平行スリットが設けられた共通電極とを順に有し、上記第１の基板には、上記複数の画素電極の間の領域のうち、少なくとも上記複数の平行スリットの長手方向に対して平行な側に、上記液晶層側に突出した段差部が配置され、上記共通電極は、上記段差部の少なくとも側面を覆い、上記液晶表示装置は、フリンジ・フィールド・スイッチングモードである液晶表示装置であってもよい。
本発明の液晶表示装置としては、その他の構成要素により特に限定されるものではなく、液晶表示装置に通常用いられるその他の構成を適宜適用することができる。
本発明によれば、ＦＦＳモードの液晶表示装置において、電圧印加時の透過率を向上することができる液晶表示装置を提供することができる。
実施形態１の液晶表示装置の画素部を示す平面模式図である。 図１中の線分Ａ－Ａ’に対応する部分の断面を示す断面模式図である。 比較形態２の液晶表示装置の画素部の断面を示す断面模式図である。 実施例１～１０、及び、比較例１の液晶表示装置のモード効率を示すグラフである。 実施例４の液晶表示装置における白表示状態の電気力線の分布である。 比較例１の液晶表示装置における白表示状態の電気力線の分布である。 実施形態２の液晶表示装置の画素部を示す平面模式図である。 図７中の線分Ｂ－Ｂ’に対応する部分の断面を示す断面模式図である。 従来のＦＦＳモードの液晶表示装置の画素部を示す平面模式図である。 図９中の線分ａ－ａ’に対応する部分の断面を示す断面模式図である。
以下に実施形態（実施例）を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態（実施例）のみに限定されるものではない。また、各実施形態（各実施例）の構成は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよいし、変更されてもよい。
［実施形態１］
実施形態１は、ＦＦＳモードの液晶表示装置において、ソースバスラインの伸びる方向が、共通電極に設けられた複数の平行スリットの長手方向に対して平行である構成に関し、ソースバスラインの液晶層側の層に、絶縁膜から構成される段差部を配置し、共通電極がその段差部を覆う構成に関する。
図１は、実施形態１の液晶表示装置の画素部を示す平面模式図である。図１に示すように、画素部２ａ内に、ゲートバスライン３と、ゲートバスライン３と交差する方向に伸びるソースバスライン４と、ゲートバスライン３、及び、ソースバスライン４と電気的に接続された薄膜トランジスタ素子５と、ゲートバスライン３、ソースバスライン４、及び、薄膜トランジスタ素子５を覆う絶縁膜９ａと、絶縁膜９ａ上で薄膜トランジスタ素子５とコンタクトホール８を介して電気的に接続された面状の画素電極１０ａと、画素電極１０ａと重畳し、かつ、平行スリット１２ａ、１２ｂが設けられた共通電極１１とが配置されている。薄膜トランジスタ素子５は、ソースバスライン４と電気的に接続されたソース電極６と、半導体層７とを有している。ソースバスライン４の伸びる方向は、共通電極１１に設けられた平行スリット１２ａ、１２ｂの長手方向（図１中の上下方向）に対して平行である。
画素部２ａ内では、ゲートバスライン３で選択されたタイミングで、ソースバスライン４から供給された電圧を、ソース電極６、半導体層７、及び、コンタクトホール８を介して、画素電極１０ａに印加する。画素部２ａ、及び、画素電極１０ａは長方形状となっているが、本発明の効果を奏する限り、それ以外の形状であってもよい。
半導体層７の構成としては、特に限定されないが、酸化物半導体を含むことが好ましい。酸化物半導体は、アモルファスシリコンよりも移動度が高く、特性ばらつきも小さいという特徴を有している。このため、酸化物半導体を含む薄膜トランジスタ素子は、アモルファスシリコンを含む薄膜トランジスタ素子よりも高速で駆動することができ、駆動周波数が高く、１画素に占める割合を小さくすることができるため、より高精細である次世代表示装置の駆動に好適である。また、酸化物半導体膜は、多結晶シリコン膜よりも簡便なプロセスで形成されるため、大面積が必要とされる装置にも適用できるという利点を有している。よって、本発明の液晶表示装置が備える薄膜トランジスタ素子が、酸化物半導体を含む半導体層を有する場合、更なる高速駆動化を実現することができる。
酸化物半導体の構成としては、例えば、インジウム、ガリウム、亜鉛、及び、酸素から構成される化合物、インジウム、スズ、亜鉛、及び、酸素から構成される化合物、インジウム、アルミニウム、亜鉛、及び、酸素から構成される化合物等であってもよい。
なお、図１は、後述する下側基板１３ａ（第１の基板）の構成を主に示したものであるが、実際は、上側基板１４（第２の基板）が下側基板１３ａに対向して配置されている。また、実際は、後述する絶縁膜９ｂが画素電極１０ａ、及び、絶縁膜９ａを覆っているが、透明であるため、図１中には示されていない。
図２は、図１中の線分Ａ－Ａ’に対応する部分の断面を示す断面模式図である。図２に示すように、液晶表示装置１ａは、下側基板１３ａと、下側基板１３ａに対向する上側基板１４と、下側基板１３ａ、及び、上側基板１４に挟持された液晶層１５とを備えている。
下側基板１３ａは、支持基板１６と、支持基板１６の液晶層１５側の面上に配置されたソースバスライン４と、ソースバスライン４を覆う絶縁膜９ａと、絶縁膜９ａの液晶層１５側の面上に配置された画素電極１０ａと、画素電極１０ａ、及び、絶縁膜９ａを覆う絶縁膜９ｂと、絶縁膜９ｂの液晶層１５側の面上に配置された共通電極１１とを有している。共通電極１１には、平行スリット１２ａ、１２ｂが設けられている。ソースバスライン４の液晶層１５側の層には、絶縁膜９ａ、９ｂから構成される段差部１７が配置されており、段差部１７は共通電極１１によって覆われている。このような段差部１７は、ゲートバスラインの液晶層１５側の層にも配置されていてもよい。下側基板１３ａは、絶縁膜９ａ、及び、共通電極１１以外、従来のＦＦＳモードの液晶表示装置と同様に形成されてもよい。なお、図２では、１つの画素部が示されているが、左右方向には、このような構成が繰り返し並んでいる。
支持基板１６としては、例えば、ガラス基板、プラスチック基板等の透明基板を用いることができる。透明基板として、折り曲げ可能なプラスチック基板を用いる場合、フレキシブルな液晶表示装置を得ることができる。
画素電極１０ａ、及び、共通電極１１としては、例えば、インジウムスズ酸化物（ＩＴＯ：Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）、インジウム亜鉛酸化物（ＩＺＯ：Ｉｎｄｉｕｍ　Ｚｉｎｃ　Ｏｘｉｄｅ）等の透明電極を用いることができる。
絶縁膜９ａとしては、例えば、無機絶縁膜又は有機絶縁膜のいずれであってもよい。無機絶縁膜としては、例えば、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）等が挙げられる。有機絶縁膜としては、透明な有機高分子を用いることができ、例えば、アクリル樹脂、ポリイミド等が挙げられる。また、このような有機絶縁膜の代わりに、カラーフィルタを用いてもよい。絶縁膜９ａは、ソースバスライン４を覆うように画素部全体に成膜された後、段差部１７を実現するように、その一部がハーフエッチングされる。
絶縁膜９ｂとしては、例えば、無機絶縁膜又は有機絶縁膜のいずれであってもよい。無機絶縁膜としては、例えば、ＳｉＮｘ等が挙げられる。有機絶縁膜としては、透明な有機高分子を用いることができ、例えば、アクリル樹脂、ポリイミド等が挙げられる。絶縁膜９ｂは、絶縁膜９ａの液晶層１５側の面上に画素電極１０ａを形成した後、画素電極１０ａ、及び、絶縁膜９ａを覆うように成膜される。
段差部１７は、絶縁膜９ａ、９ｂから構成されているが、この構成は特に限定されない。例えば、単層の絶縁膜から構成されてもよく、３層以上の絶縁膜から構成されるものであってもよい。また、各絶縁膜の間に配線等の導電体が配置されていてもよい。また、絶縁膜として、酸化チタン（ＴｉＯｘ）や、インジウム、ガリウム、亜鉛、及び、酸素から構成される酸化物半導体等の、電圧無印加時に電気抵抗が１０－１２Ω・ｃｍ以下となる半導体を用いてもよい。段差部の構成として絶縁膜を用いる場合は、厚膜化が容易な有機絶縁膜を用いることが好ましい。
上側基板１４は、支持基板上にカラーフィルタ、ブラックマトリクス等が適宜配置された構成を有してもよい。ここで、下側基板１３ａにカラーフィルタが配置されている場合は、上側基板１４にはカラーフィルタを配置しない。
下側基板１３ａ、及び、上側基板１４の液晶層１５側には、配向膜（図示せず）が配置されている。この配向膜は、液晶層１５に含有される液晶分子を、電圧無印加時に、下側基板１３ａ、及び、上側基板１４の液晶層１５側の面に対して水平な方向に配向させている。
液晶層１５は、従来のＦＦＳモードの液晶表示装置の製造工程と同様に形成することができる。液晶層１５に含有される液晶分子は、正の誘電率異方性（Δε＞０）、又は、負の誘電率異方性（Δε＜０）のいずれを有するものであってもよい。また、その誘電率異方性Δε、屈折率異方性Δｎ等のパラメータも、特に限定されない。
液晶表示装置１ａは、更に、下側基板１３ａ、及び、上側基板１４の液晶層１５側とは反対側に、一対の直線偏光板（図示せず）を有していてもよい。なお、一対の直線偏光板の代わりに、一対の円偏光板を有していてもよい。
以下に、実施形態１の液晶表示装置を実際に作製した実施例を示す。
（実施例１）
実施例１は、段差部１７の高さＨを１００ｎｍとした場合である。半導体層７としては、インジウム、ガリウム、亜鉛、及び、酸素から構成される酸化物半導体を用いた。画素電極１０ａ、及び、共通電極１１としては、ＩＴＯを用いた。画素電極１０ａと重畳する共通電極１１の電極幅Ｌ１は２．４μｍであり、平行スリット１２ａの幅Ｓ１ａは３．６μｍであり、平行スリット１２ｂの幅Ｓ１ｂは４．１μｍであった。絶縁膜９ａとしては、ＳｉＯｘを用いた。絶縁膜９ｂとしては、ＳｉＮｘを用い、その厚みは１００ｎｍであった。液晶層の厚みは３．４μｍであった。液晶層１５に含有される液晶分子としては、正の誘電率異方性を有するものを用い、その誘電率異方性Δεは８．０であり、その屈折率異方性Δｎは０．１０３０であった。液晶表示装置を構成する液晶表示パネルとしては、７型のＷＵＸＧＡ（Ｗｉｄｅ　Ｕｌｔｒａ　Ｅｘｔｅｎｄｅｄ　Ｇｒａｐｈｉｃｓ　Ａｒｒａｙ）で、画素ピッチ（隣接する画素の間隔）を２６．２５μｍとし、その解像度（ｐｐｉ：ｐｉｘｅｌ　ｐｅｒ　ｉｎｃｈ）は３２２ｐｐｉであった。また、ソースバスライン４と上側基板１４に配置されたブラックマトリクスとの、ゲートバスライン３の伸びる方向（図１中の左右方向）に対するずれ量（以下、単に、ずれ量とも言う。）は、０μｍであった。ブラックマトリクスの幅は５μｍであった。
（実施例２）
実施例２は、段差部１７の高さＨを１５０ｎｍとした場合である。実施例２は、段差部１７の高さ以外、実施例１と同様であるため、重複する点については説明を省略する。
（実施例３）
実施例３は、段差部１７の高さＨを２００ｎｍとした場合である。実施例３は、段差部１７の高さ以外、実施例１と同様であるため、重複する点については説明を省略する。
（実施例４）
実施例４は、段差部１７の高さＨを３００ｎｍとした場合である。実施例４は、段差部１７の高さ以外、実施例１と同様であるため、重複する点については説明を省略する。
（実施例５）
実施例５は、段差部１７の高さＨを３５０ｎｍとした場合である。実施例５は、段差部１７の高さ以外、実施例１と同様であるため、重複する点については説明を省略する。
（実施例６）
実施例６は、段差部１７の高さＨを４００ｎｍとした場合である。実施例６は、段差部１７の高さ以外、実施例１と同様であるため、重複する点については説明を省略する。
（実施例７）
実施例７は、段差部１７の高さＨを５００ｎｍとした場合である。実施例７は、段差部１７の高さ以外、実施例１と同様であるため、重複する点については説明を省略する。
（実施例８）
実施例８は、段差部１７の高さＨを６００ｎｍとした場合である。実施例８は、段差部１７の高さ以外、実施例１と同様であるため、重複する点については説明を省略する。
（実施例９）
実施例９は、段差部１７の高さＨを８００ｎｍとした場合である。実施例９は、段差部１７の高さ以外、実施例１と同様であるため、重複する点については説明を省略する。
（実施例１０）
実施例１０は、段差部１７の高さＨを１０００ｎｍとした場合である。実施例１０は、段差部１７の高さ以外、実施例１と同様であるため、重複する点については説明を省略する。
［比較形態１］
比較形態１は、図１０で既に説明したような従来のＦＦＳモードの液晶表示装置と同様の構成であり、図２において段差部１７の高さＨを０ｎｍとした場合に相当する。
以下に、比較形態１の液晶表示装置を実際に作製した比較例を示す。
（比較例１）
比較例１において、図１０に示すような画素電極１１０と重畳する共通電極１１１の電極幅Ｌ２’は２．４μｍであり、平行スリット１１２ａの幅Ｓ２ａ’は３．６μｍであり、平行スリット１１２ｂの幅Ｓ２ｂ’は４．１μｍであった。比較例１は、これらの条件以外、実施例１と同様であるため、重複する点については説明を省略する。
（比較例２）
比較例２において、図１０に示すような画素電極１１０と重畳する共通電極１１１の電極幅Ｌ２’は２．２μｍであり、平行スリット１１２ａの幅Ｓ２ａ’は３．６μｍであり、平行スリット１１２ｂの幅Ｓ２ｂ’は３．６μｍであった。液晶表示装置を構成する液晶表示パネルとしては、８．４型のＷＱＸＧＡ（Ｗｉｄｅ　Ｑｕａｄ　Ｅｘｔｅｎｄｅｄ　Ｇｒａｐｈｉｃｓ　Ａｒｒａｙ）で、画素ピッチを２３．５μｍとし、その解像度は３５９ｐｐｉであった。比較例２は、これらの条件以外、比較例１と同様であるため、重複する点については説明を省略する。
［比較形態２］
比較形態２は、図２で既に説明したような実施形態１の液晶表示装置に対して、共通電極が段差部を覆っていない構成に関する。比較形態２は、共通電極が段差部を覆っていないこと以外、実施形態１と同様であるため、重複する点については説明を省略する。
図３は、比較形態２の液晶表示装置の画素部の断面を示す断面模式図である。図３に示すように、液晶表示装置１０１ａは、下側基板１１３ａと、下側基板１１３ａに対向する上側基板１１４と、下側基板１１３ａ、及び、上側基板１１４に挟持された液晶層１１５とを備えている。下側基板１１３ａは、支持基板１１６と、支持基板１１６の液晶層１１５側の面上に配置されたソースバスライン１０４と、ソースバスライン１０４を覆う絶縁膜１０９ａと、絶縁膜１０９ａの液晶層１１５側の面上に配置された画素電極１１０と、画素電極１１０、及び、絶縁膜１０９ａを覆う絶縁膜１０９ｂと、絶縁膜１０９ｂの液晶層１１５側の面上に配置された共通電極１１１とを有している。共通電極１１１には、平行スリット１１２ａ、１１２ｂが設けられている。ソースバスライン１０４の液晶層１１５側の層には、絶縁膜１０９ａ、１０９ｂから構成される段差部１１７が配置されており、段差部１１７は共通電極１１１によって覆われていない。なお、図３では、１つの画素部が示されているが、左右方向には、このような構成が繰り返し並んでいる。
以下に、比較形態２の液晶表示装置を実際に作製した比較例を示す。
（比較例３）
比較例３は、段差部１１７の高さＨを４００ｎｍとした場合である。画素電極１１０と重畳する共通電極１１１の電極幅Ｌ１’は２．４μｍであり、平行スリット１１２ａの幅Ｓ１ａ’は３．６μｍであり、平行スリット１１２ｂの幅Ｓ１ｂ’は４．５μｍであった。比較例３は、これらの条件以外、実施例１と同様であるため、重複する点については説明を省略する。
［段差部の高さ別の評価結果］
実施例１～１０、及び、比較例１の液晶表示装置について、段差部１７の高さＨ、及び、モード効率を表１にまとめた。また、表１の内容をグラフ化したものを図４にまとめた。図４は、実施例１～１０、及び、比較例１の液晶表示装置のモード効率を示すグラフである。図４中の横軸は段差部１７の高さＨを、縦軸はモード効率を示す。
モード効率は、液晶表示装置の両側に一対の直線偏光板が配置された構成において、一対の直線偏光板をパラレルニコルに配置した状態における電圧無印加時の透過率に対する、一対の直線偏光板をクロスニコルに配置した状態における白電圧（白表示状態の印加電圧）印加時の透過率の割合で定義される。白電圧は、４．０Ｖとした。透過率のシミュレーションには、ＤＡＯＵ　ＸＩＬＩＣＯＮ社製の液晶パネル設計用光学シミュレータ（商品名：ＥｘｐｅｒｔＬＣＤ）を用いた。
Figure JPOXMLDOC01-appb-T000001
図４に示すように、実施例１～１０は、比較例１と比較して、モード効率が高くなった。これは、段差部１７が存在すれば（段差部１７の高さＨが０ｎｍでなければ）、モード効率が向上することを示している。また、モード効率をより向上する観点から、段差部１７の高さＨは、１００ｎｍ以上であることが好ましく、１５０ｎｍ以上、６００ｎｍ以下であることがより好ましく、２００ｎｍ以上、４００ｎｍ以下であることが特に好ましいことも分かった。段差部１７の高さＨが２００ｎｍ以上、４００ｎｍ以下である場合、モード効率が特に向上する。段差部１７が存在することでモード効率が向上する理由について、図５、６を用いて以下に説明する。
図５は、実施例４の液晶表示装置における白表示状態の電気力線の分布である。図６は、比較例１の液晶表示装置における白表示状態の電気力線の分布である。図５、６は、ＤＡＯＵ　ＸＩＬＩＣＯＮ社製の液晶パネル設計用光学シミュレータ（商品名：ＥｘｐｅｒｔＬＣＤ）を用いてシミュレーションした結果であり、各々、図２、１０の一部を拡大した状態で示している。図５と図６とを見比べると、図５中の領域ＡＲ２における電気力線１８は、その領域ＡＲ２に対応する図６中の領域ＡＲ２’における電気力線１１８と比較して、より垂直方向に伸びており、より密集していることが分かった。これは、段差部１７が存在することで、図５に示すように、電圧印加時に段差部の側面（領域ＡＲ２）に横電界（下側基板１３ａの液晶層１５側の面に対して水平な方向の電界）が集中することを示している。よって、その横電界が、図２に示すような画素部の端部領域ＡＲ１（隣接する画素に配置された画素電極の間）まで及び、液晶分子の方位が充分に変化するため、モード効率が向上することが分かった。また、図４に示すように、比較例１と比べてモード効率が高くなるものの、段差部１７の高さＨが４００ｎｍを超えると、段差部１７の高さＨが２００～４００ｎｍの場合と比較してモード効率が低下するのは、段差部１７の高さＨが大きくなり過ぎると、段差部の側面（領域ＡＲ２）に集中した横電界が画素部の端部領域ＡＲ１まで及びづらくなるためであると考えられる。更に、図４に示すように、比較例１と比べてモード効率が高くなるものの、段差部１７の高さＨが２００ｎｍ未満であると、段差部１７の高さＨが２００～４００ｎｍの場合と比較してモード効率が低下するのは、段差部１７の高さＨが小さくなり過ぎると、段差部の側面（領域ＡＲ２）に集中する横電界が相対的に弱くなるためであると考えられる。
［共通電極及び段差部の配置パターン別の評価結果］
実施例６、及び、比較例３の液晶表示装置について、共通電極１１（１１１）及び段差部１７（１１７）の配置パターン（以下、単に、配置パターンとも言う。）、及び、モード効率を表２にまとめた。モード効率は、実施例１～１０と同様な方法で測定した。なお、表２中の配置パターンが「覆う」とは、図２に示すように、共通電極１１が段差部１７を覆う場合を示し、「覆わない」とは、図３に示すように、共通電極１１１が段差部１１７を覆わない場合を示す。
Figure JPOXMLDOC01-appb-T000002
表２に示すように、実施例６は、比較例３に対して、モード効率が約４．９％向上した。これは、図２に示すように、共通電極１１が段差部１７を覆うことで、モード効率が向上することを示している。共通電極１１が段差部１７を覆う場合は、画素電極１０ａと共通電極１１との距離が近くなるとともに、段差部１７の側面にも共通電極１１が存在するため、その部分（領域ＡＲ２）に横電界が集中する。よって、その横電界が画素部の端部領域ＡＲ１まで及び、液晶分子の方位が充分に変化するため、モード効率が向上すると考えられる。一方、図３に示すように、共通電極１１１が段差部１１７を覆わない場合は、段差部１１７の側面に横電界が発生しないため、画素部の端部領域ＡＲ１まで横電界が充分にかからない。なお、上記の評価は、段差部１７の高さＨが４００ｎｍの場合について行われたものであるが、例えば、段差部１７の高さＨが２００ｎｍの場合であっても同様の結果が得られる。
以上より、実施形態１のように、段差部１７が存在し、共通電極１１が段差部１７を覆う構成とすれば、電圧印加時の透過率を向上することができる。なお、比較例２の評価結果については、便宜上、後で説明する。
［実施形態２］
実施形態２は、ＦＦＳモードの液晶表示装置において、ソースバスラインの伸びる方向が、共通電極に設けられた複数の平行スリットの長手方向に対して平行である構成に関し、ソースバスラインの液晶層側の層に、絶縁膜から構成される段差部を配置し、共通電極がその段差部を覆う構成に関する。また、薄膜トランジスタ素子の半導体層が酸化物半導体を含み、画素電極が、半導体層と同じ層に配置され、酸化物半導体を導体化させたものから構成される場合である。実施形態２は、画素電極及び半導体層の構成以外、実施形態１と同様であるため、重複する点については説明を省略する。
図７は、実施形態２の液晶表示装置の画素部を示す平面模式図である。図７に示すように、画素部２ｂ内に、ゲートバスライン３と、ゲートバスライン３と交差する方向に伸びるソースバスライン４と、ゲートバスライン３、及び、ソースバスライン４と電気的に接続された薄膜トランジスタ素子５と、ゲートバスライン３、ソースバスライン４、及び、薄膜トランジスタ素子５を覆う絶縁膜９ａと、絶縁膜９ａ上で薄膜トランジスタ素子５とコンタクトホール８を介して電気的に接続された面状の画素電極１０ｂと、画素電極１０ｂと重畳し、かつ、平行スリット１２ａ、１２ｂが設けられた共通電極１１とが配置されている。薄膜トランジスタ素子５は、ソースバスライン４と電気的に接続されたソース電極６と、酸化物半導体を含む半導体層７とを有している。ソースバスライン４の伸びる方向は、共通電極１１に設けられた平行スリット１２ａ、１２ｂの長手方向（図７中の上下方向）に対して平行である。
図８は、図７中の線分Ｂ－Ｂ’に対応する部分の断面を示す断面模式図である。図８に示すように、液晶表示装置１ｂは、下側基板１３ｂ（第１の基板）と、下側基板１３ｂに対向する上側基板１４（第２の基板）と、下側基板１３ｂ、及び、上側基板１４に挟持された液晶層１５とを備えている。
下側基板１３ｂは、支持基板１６と、支持基板１６の液晶層１５側の面上に配置されたソースバスライン４、及び、画素電極１０ｂと、ソースバスライン４を覆う絶縁膜９ａと、画素電極１０ｂ、及び、絶縁膜９ａを覆う絶縁膜９ｂと、絶縁膜９ｂの液晶層１５側の面上に配置された共通電極１１とを有している。共通電極１１には、平行スリット１２ａ、１２ｂが設けられている。ソースバスライン４の液晶層１５側の層には、絶縁膜９ａ、９ｂから構成される段差部１７が配置されており、段差部１７は共通電極１１によって覆われている。このような段差部１７は、ゲートバスラインの液晶層１５側の層にも配置されていてもよい。下側基板１３ｂは、絶縁膜９ａ、画素電極１０ｂ、及び、共通電極１１以外、従来のＦＦＳモードの液晶表示装置と同様に形成されてもよい。なお、図８では、１つの画素部が示されているが、左右方向には、このような構成が繰り返し並んでいる。
絶縁膜９ａは、ソースバスライン４を覆うように画素部全体に成膜された後、段差部１７を実現するように、その一部がエッチングされる。
画素電極１０ｂは透明電極であり、図７に示すような半導体層７と同時に成膜されてパターニングされたもののうち、画素電極１０ｂに該当するパターンに含まれる酸化物半導体を導体化することで得られる。具体的には、酸化物半導体が、例えば、インジウム、ガリウム、亜鉛、酸素から構成される化合物である場合、水素ガスを用いた還元反応によって、酸化物半導体内のインジウムを導体化する。酸化物半導体としては、その他に、例えば、インジウム、スズ、亜鉛、及び、酸素から構成される化合物、インジウム、アルミニウム、亜鉛、及び、酸素から構成される化合物等が挙げられる。
以下に、実施形態２の液晶表示装置を実際に作製した実施例を示す。
（実施例１１）
実施例１１は、段差部１７の高さＨを３００ｎｍとした場合である。画素電極１０ｂと重畳する共通電極１１の電極幅Ｌ２は２．４μｍであり、平行スリット１２ａの幅Ｓ２ａは３．６μｍであり、平行スリット１２ｂの幅Ｓ２ｂは４．１μｍであった。実施例１１は、これらの条件以外、実施例１と同様であるため、重複する点については説明を省略する。
（実施例１２）
実施例１２は、段差部１７の高さＨを３００ｎｍとした場合である。画素電極１０ｂと重畳する共通電極１１の電極幅Ｌ２は２．２μｍであり、平行スリット１２ａの幅Ｓ２ａは３．６μｍであり、平行スリット１２ｂの幅Ｓ２ｂは３．６μｍであった。液晶表示装置を構成する液晶表示パネルとしては、８．４型のＷＱＸＧＡで、画素ピッチを２３．５μｍとし、その解像度は３５９ｐｐｉであった。実施例１２は、これらの条件以外、実施例１１と同様であるため、重複する点については説明を省略する。
［評価結果］
実施例４、１１、１２、及び、比較例１、２の液晶表示装置について、段差部１７の高さＨ、及び、モード効率を、解像度別に表３、４にまとめた。モード効率は、実施例１～１０と同様な方法で測定した。
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
表３に示すように、解像度が３２２ｐｐｉの場合において、実施例４は、比較例１に対して、モード効率が約８．４％向上した。また、実施例１１は、比較例１に対して、モード効率が約８．２％向上した。
表４に示すように、解像度が３５９ｐｐｉの場合において、実施例１２は、比較例２に対して、モード効率が約８．９％向上した。
以上より、実施形態１、及び、実施形態２の液晶表示装置は、電圧印加時の透過率を向上することができる。また、解像度が異なる場合の評価結果（表３、４）を比較すると、高精細化が進むにつれて、本発明の効果がより顕著になることが分かる。なお、上記の評価は、段差部１７の高さＨが３００ｎｍの場合について行われたものであるが、それ以外の高さ（Ｈ＞０）の場合であっても同様の効果が得られる。また、実施形態２の液晶表示装置によれば、以下の追加効果を更に奏することができる。
下側基板が有する各層を形成する際、通常、フォトマスクを用いた成膜が行われるが、フォトマスクの枚数が多くなる、すなわち、成膜工程の数が多くなると、製造効率が悪化することがあった。実施形態１、２、及び、比較形態１、２の液晶表示装置において、下側基板が有する各層に対するフォトマスクの使用有無を、各層の形成順に表５にまとめた。なお、表５中の「○」はフォトマスクを使用する場合を示し、「×」はフォトマスクを使用しない場合を示す。
Figure JPOXMLDOC01-appb-T000005
表５に示すように、実施形態２におけるフォトマスクの枚数は、それ以外の形態と比較して１枚少ない。これは、実施形態２の液晶表示装置が備える画素電極１０ｂが、半導体層７と同時に成膜されてパターニングされたもののうち、画素電極１０ｂに該当するパターンに含まれる酸化物半導体を導体化することで得られるため、画素電極１０ｂのみを成膜するためのフォトマスクが不要となるためである。よって、実施形態２の液晶表示装置によれば、製造効率を優れたものとすることができる。
上記の実施形態１、２においては、ソースバスラインの伸びる方向が、共通電極に設けられた複数の平行スリットの長手方向に対して平行である構成に関して説明した。ここで、ゲートバスラインの伸びる方向が、共通電極に設けられた複数の平行スリットの長手方向に対して平行である構成に関し、ゲートバスラインの液晶層側の層に、絶縁膜から構成される段差部を配置し、共通電極がその段差部を覆う構成であっても、本発明の効果を奏することができることは言うまでもない。
［付記］
以下に、本発明に係る液晶表示装置の好ましい態様の例を挙げる。各例は、本発明の要旨を逸脱しない範囲において適宜組み合わされてもよい。
上記段差部の高さは、１００ｎｍ以上であることが好ましく、１５０ｎｍ以上、６００ｎｍ以下であることがより好ましく、２００ｎｍ以上、４００ｎｍ以下であることが特に好ましい。これにより、電圧印加時の透過率をより向上することができる。また、上記段差部の高さが２００ｎｍ以上、４００ｎｍ以下である場合、電圧印加時の透過率を特に向上することができる。
上記第１の基板は、更に、上記複数の画素電極の間の領域に複数のソースバスラインを有し、上記複数のソースバスラインの伸びる方向は、上記複数の平行スリットの長手方向に対して平行であり、上記段差部は、上記複数のソースバスラインを覆う絶縁膜、及び、上記複数の画素電極を覆う絶縁膜から構成されるものであってもよい。これにより、電圧印加時にソースバスライン付近の液晶分子の方位を充分に変化させることができ、透過率を向上することができる。
上記第１の基板は、更に、上記複数の画素電極の間の領域に複数のゲートバスラインを有し、上記複数のゲートバスラインの伸びる方向は、上記複数の平行スリットの長手方向に対して平行であり、上記段差部は、上記複数のゲートバスラインを覆う絶縁膜、及び、上記複数の画素電極を覆う絶縁膜から構成されるものであってもよい。これにより、電圧印加時にゲートバスライン付近の液晶分子の方位を充分に変化させることができ、透過率を向上することができる。
上記第１の基板は、更に、上記複数の画素電極の間の領域に複数の薄膜トランジスタ素子を有し、上記複数の薄膜トランジスタ素子の各々は、酸化物半導体を含む半導体層を有し、上記複数の画素電極は、上記半導体層と同じ層に配置され、上記酸化物半導体を導体化させたものから構成されるものであってもよい。上記酸化物半導体は、インジウム、ガリウム、亜鉛、及び、酸素から構成されるものであってもよい。これにより、上記複数の画素電極及び上記半導体層は、同じ工程で成膜されることが可能となり、製造効率を優れたものとすることができる。また、上記半導体層が酸化物半導体を含む構成とすることで、更なる高速駆動化を実現することができる。なお、上記複数の画素電極が上記半導体層と同じ層に配置されるとは、例えば、上記複数の画素電極及び上記半導体層が、その上記液晶層側及び／又は上記液晶層側と反対側において、共通する部材（例えば、支持基板）と接しているものであってもよい。また、例えば、上記複数の画素電極及び上記半導体層が、同じ支持基板上で、互いに離れた位置に配置されるものであってもよい。
１ａ、１ｂ、１０１ａ、１０１ｂ：液晶表示装置
２ａ、２ｂ、１０２：画素部
３、１０３：ゲートバスライン
４、１０４：ソースバスライン
５、１０５：薄膜トランジスタ素子
６、１０６：ソース電極
７、１０７：半導体層
８、１０８：コンタクトホール
９ａ、９ｂ、１０９ａ、１０９ｂ：絶縁膜
１０ａ、１０ｂ、１１０：画素電極
１１、１１１：共通電極
１２ａ、１２ｂ、１１２ａ、１１２ｂ：平行スリット
１３ａ、１３ｂ、１１３ａ、１１３ｂ：下側基板
１４、１１４：上側基板
１５、１１５：液晶層
１６、１１６：支持基板
１７、１１７：段差部
１８、１１８：電気力線
ＡＲ１：画素部の端部領域
ＡＲ２：段差部の側面
ＡＲ２’：ＡＲ２に対応する領域
Ｌ１、Ｌ２、Ｌ１’、Ｌ２’：共通電極の電極幅
Ｓ１ａ、Ｓ１ｂ、Ｓ２ａ、Ｓ２ｂ、Ｓ１ａ’、Ｓ１ｂ’、Ｓ２ａ’、Ｓ２ｂ’：平行スリットの幅
　

Claims (8)

  1. 第１の基板と、
    前記第１の基板に対向する第２の基板と、
    前記第１及び第２の基板に挟持された液晶層とを備える液晶表示装置であって、
    前記第１の基板は、複数の画素電極と、前記複数の画素電極を覆う絶縁膜と、前記複数の画素電極と重畳し、かつ、複数の平行スリットが設けられた共通電極とを順に有し、
    前記第１の基板には、前記複数の画素電極の間の領域のうち、少なくとも前記複数の平行スリットの長手方向に対して平行な側に、前記液晶層側に突出した段差部が配置され、
    前記共通電極は、前記段差部の少なくとも側面を覆い、
    前記液晶表示装置は、フリンジ・フィールド・スイッチングモードであることを特徴とする液晶表示装置。
  2. 前記段差部の高さは、１００ｎｍ以上であることを特徴とする請求項１に記載の液晶表示装置。
  3. 前記段差部の高さは、１５０ｎｍ以上、６００ｎｍ以下であることを特徴とする請求項１に記載の液晶表示装置。
  4. 前記段差部の高さは、２００ｎｍ以上、４００ｎｍ以下であることを特徴とする請求項１に記載の液晶表示装置。
  5. 前記第１の基板は、更に、前記複数の画素電極の間の領域に複数のソースバスラインを有し、
    前記複数のソースバスラインの伸びる方向は、前記複数の平行スリットの長手方向に対して平行であり、
    前記段差部は、前記複数のソースバスラインを覆う絶縁膜、及び、前記複数の画素電極を覆う絶縁膜から構成されることを特徴とする請求項１～４のいずれかに記載の液晶表示装置。
  6. 前記第１の基板は、更に、前記複数の画素電極の間の領域に複数のゲートバスラインを有し、
    前記複数のゲートバスラインの伸びる方向は、前記複数の平行スリットの長手方向に対して平行であり、
    前記段差部は、前記複数のゲートバスラインを覆う絶縁膜、及び、前記複数の画素電極を覆う絶縁膜から構成されることを特徴とする請求項１～４のいずれかに記載の液晶表示装置。
  7. 前記第１の基板は、更に、前記複数の画素電極の間の領域に複数の薄膜トランジスタ素子を有し、
    前記複数の薄膜トランジスタ素子の各々は、酸化物半導体を含む半導体層を有し、
    前記複数の画素電極は、前記半導体層と同じ層に配置され、前記酸化物半導体を導体化させたものから構成されることを特徴とする請求項１～６のいずれかに記載の液晶表示装置。
  8. 前記酸化物半導体は、インジウム、ガリウム、亜鉛、及び、酸素から構成されることを特徴とする請求項７に記載の液晶表示装置。
    　
PCT/JP2014/072446 2013-12-09 2014-08-27 液晶表示装置 WO2015087585A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/100,231 US9864240B2 (en) 2013-12-09 2014-08-27 Liquid crystal display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-254221 2013-12-09
JP2013254221 2013-12-09

Publications (1)

Publication Number Publication Date
WO2015087585A1 true WO2015087585A1 (ja) 2015-06-18

Family

ID=53370904

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/072446 WO2015087585A1 (ja) 2013-12-09 2014-08-27 液晶表示装置

Country Status (2)

Country Link
US (1) US9864240B2 (ja)
WO (1) WO2015087585A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018072794A (ja) * 2016-10-31 2018-05-10 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
US11709399B2 (en) 2021-12-16 2023-07-25 Sharp Display Technology Corporation Liquid crystal display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110412805A (zh) * 2019-07-29 2019-11-05 昆山龙腾光电有限公司 阵列基板及其制作方法、液晶显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009192932A (ja) * 2008-02-15 2009-08-27 Mitsubishi Electric Corp 液晶表示装置、及びその製造方法
US20110050672A1 (en) * 2009-08-27 2011-03-03 Beijing Boe Optoelectronics Technology Co., Ltd. Tft-lcd array substrate and manufacturing method thereof
JP2011091279A (ja) * 2009-10-23 2011-05-06 Canon Inc 薄膜トランジスタの製造方法
JP2012113125A (ja) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp 液晶表示パネル及び液晶表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101182322B1 (ko) * 2006-06-30 2012-09-20 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
TWI414864B (zh) * 2007-02-05 2013-11-11 Hydis Tech Co Ltd 邊緣電場切換模式之液晶顯示器
JP5460123B2 (ja) * 2009-05-20 2014-04-02 三菱電機株式会社 液晶表示装置
JP5209754B2 (ja) 2011-04-22 2013-06-12 株式会社ジャパンディスプレイイースト 液晶表示装置
US8760595B2 (en) * 2011-09-09 2014-06-24 Lg Display Co., Ltd. Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP5881057B2 (ja) * 2011-11-30 2016-03-09 Ｎｌｔテクノロジー株式会社 横電界方式の液晶表示装置及びその製造方法
JP2014002250A (ja) * 2012-06-18 2014-01-09 Mitsubishi Electric Corp 液晶表示装置及びその製造方法
JP5956891B2 (ja) * 2012-09-26 2016-07-27 株式会社ジャパンディスプレイ 液晶表示装置及び液晶表示装置の駆動方法
JP5628947B2 (ja) 2013-02-21 2014-11-19 株式会社ジャパンディスプレイ 液晶表示装置
TWI636309B (zh) * 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
JP2017076788A (ja) * 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI567463B (zh) * 2015-10-14 2017-01-21 群創光電股份有限公司 顯示面板及電子裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009192932A (ja) * 2008-02-15 2009-08-27 Mitsubishi Electric Corp 液晶表示装置、及びその製造方法
US20110050672A1 (en) * 2009-08-27 2011-03-03 Beijing Boe Optoelectronics Technology Co., Ltd. Tft-lcd array substrate and manufacturing method thereof
JP2011091279A (ja) * 2009-10-23 2011-05-06 Canon Inc 薄膜トランジスタの製造方法
JP2012113125A (ja) * 2010-11-25 2012-06-14 Mitsubishi Electric Corp 液晶表示パネル及び液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018072794A (ja) * 2016-10-31 2018-05-10 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
CN108020965A (zh) * 2016-10-31 2018-05-11 乐金显示有限公司 液晶显示装置
CN108020965B (zh) * 2016-10-31 2021-02-02 乐金显示有限公司 液晶显示装置
US11709399B2 (en) 2021-12-16 2023-07-25 Sharp Display Technology Corporation Liquid crystal display device

Also Published As

Publication number Publication date
US20160370664A1 (en) 2016-12-22
US9864240B2 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
TWI584034B (zh) 顯示面板
US10288955B2 (en) Liquid crystal display device
JP5654677B2 (ja) 液晶表示パネル及び液晶表示装置
US10050061B2 (en) Array substrate and manufacturing method thereof, display device
CN108594550B (zh) 阵列基板及其制作方法
US11435636B2 (en) Method of manufacturing liquid crystal display device using first and second photoresists
US8933472B2 (en) Array substrate and display device comprising the same
US9535300B2 (en) Pixel structure and liquid crystal panel
US9298054B2 (en) Liquid crystal display device and method of manufacturing the same
JP6572388B2 (ja) Ｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板の製造方法及びｉｐｓ型ｔｆｔ−ｌｃｄアレイ基板
CN104849921B (zh) 液晶显示装置
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
CN103792737B (zh) 显示面板
KR102228827B1 (ko) 어레이 기판 구조체 및 어레이 기판의 제조방법
TWI553877B (zh) 薄膜電晶體基板、顯示面板及顯示裝置
KR102092844B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
US20130148067A1 (en) Array substrate, liquid crystal panel and liquid crystal display device
WO2014206005A1 (zh) 透明电极、阵列基板和液晶显示装置
WO2015087585A1 (ja) 液晶表示装置
WO2015180302A1 (zh) 阵列基板及其制备方法、显示装置
KR102044199B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR20170130660A (ko) 표시 장치
TW201439656A (zh) 畫素結構及其製作方法
KR101820532B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법
JP2006235652A (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14868902

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15100231

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 14868902

Country of ref document: EP

Kind code of ref document: A1