KR100796790B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100796790B1
KR100796790B1 KR1020010029741A KR20010029741A KR100796790B1 KR 100796790 B1 KR100796790 B1 KR 100796790B1 KR 1020010029741 A KR1020010029741 A KR 1020010029741A KR 20010029741 A KR20010029741 A KR 20010029741A KR 100796790 B1 KR100796790 B1 KR 100796790B1
Authority
KR
South Korea
Prior art keywords
data line
gate
pixel electrode
line
layer
Prior art date
Application number
KR1020010029741A
Other languages
English (en)
Other versions
KR20020090741A (ko
Inventor
김경욱
홍권삼
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010029741A priority Critical patent/KR100796790B1/ko
Publication of KR20020090741A publication Critical patent/KR20020090741A/ko
Application granted granted Critical
Publication of KR100796790B1 publication Critical patent/KR100796790B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 그 위에 게이트 절연막, 반도체층 및 저항성 접촉층이 차례로 형성되어 있다. 저항성 접촉층 위에 데이터선, 소스 전극, 드레인 전극 및 데이터 패드를 포함하는 데이터 배선이 형성되어 있으며, 그 위에 보호막이 형성되어 있다. 보호막에는 데이터선, 드레인 전극, 게이트 패드 및 데이터 패드를 각각 노출시키는 접촉 구멍이 형성되어 있으며, 그 위에 드레인 전극과 연결되는 화소 전극이 형성되어 있다. 또한, 보호막 위에 화소 전극과 동일한 층으로 이루어지며 접촉 구멍을 통해 데이터선과 연결되는 보조 데이터선이 형성되어 있다. 이때, 보조 데이터선은 데이터선의 선폭보다 좌우로 각각 0.2㎛ 내지 5㎛ 크게 형성되어 있어서 보조 데이터선과 화소 전극 간의 거리가 일정하다. 이와 같이, 화소 전극과 보조 데이터선의 간격이 일정하므로 화소 전극과 데이터선의 간격이 위치에 따라 달라도 화소 전극과 보조 데이터선 사이에 형성되는 기생 용량이 같으므로 좌우 기생 용량의 차이에 의한 화소 간의 화면 불균일을 방지할 수 있다.
보조 데이터선, 화소 전극, 기생 용량, 화면 불균일

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법{thin film transistor array panel for liquid crystal display and manufacturing method thereof}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a에서 Ⅲb-Ⅲb 선에 대한 단면도이고,
도 4a는 도 3a 다음 단계에서의 배치도이고,
도 4b는 도 4a에서 Ⅳb-Ⅳb 선에 대한 단면도이고,
도 5a는 도 4a 다음 단계에서의 배치도이고,
도 5b는 도 5a에서 Ⅴb-Ⅴb 선에 대한 단면도이고,
도 6a는 도 5a 다음 단계에서의 배치도이고,
도 6b는 도 6a에서 Ⅵb-Ⅵb 선에 대한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 8은 도 7에서 Ⅷ-Ⅷ 선에 대한 단면도이고,
도 9a는 본 발명의 제2 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 9b는 도 9a에서 Ⅸb-Ⅸb 선에 대한 단면도이고,
도 10a는 도 9a 다음 단계에서의 배치도이고,
도 10b는 도 10a에서 Ⅹb-Ⅹb 선에 대한 단면도이고,
도 11a는 도 10a 다음 단계에서의 배치도이고,
도 11b는 도 11a에서 XⅠb-XⅠb 선에 대한 단면도이고,
도 12a는 도 11a 다음 단계에서의 배치도이고,
도 12b는 도 12a에서 XⅡb-XⅡb 선에 대한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 균일한 화면을 확보할 수 있는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전극이 형성되어 있는 두 장의 유리 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져 있으며, 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시켜 투과되는 빛의 양을 조절하는 표시 장치이다.
이러한 액정 표시 장치의 한 기판은 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 갖는 것이 일반적이며, 이러한 박막 트랜지스터 기판에는 박막 트랜지스터 외에도 게이트선 및 데이터선을 포함하는 배선, 외부로부터 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있다. 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
이러한 액정 표시 장치를 구동할 때 데이터선에 (+) 전압과 (-) 전압이 주기적으로 반전되어 입력되는데 데이터선과 화소 전극 간의 커플링에 의해 화소 전극 전압이 데이터선 전압의 변동을 따라 변화한다. 한편, 박막 트랜지스터 기판은 수회의 사진 식각 공정을 사용하여 배선, 박막 트랜지스터 및 화소 전극 등을 형성하게 되는데, 사진 공정 시 마스크의 정렬 오차로 인하여 배선, 박막 트랜지스터 및 화소 전극 패턴 간에 서로 상대적 위치가 불균일해지게 된다. 즉, 스텝퍼(stepper)를 이용하여 기판면을 수 개의 부분으로 분리하여 노광하는 경우에는 분리된 부분 간에 서로 정렬 오차가 달라짐으로 인하여 패턴 사이의 거리가 불균일해지고, 대형 마스크를 사용하여 기판면 전체를 한 번에 노광하는 경우에도 층간 정렬 오차로 인하여 각 층 패턴 사이의 거리가 불균일해진다. 그런데, 화소 전극과 데이터 배선 사이의 거리가 불균일하게 되면 이들 사이의 커플링 정도가 다르게 되어 스티치(stitch) 불량이나 화면 얼룩이 발생하여 화질이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 화소 전극과 데이터선 사이의 커플 링 불균일로 인하여 발생하는 화질 저하를 방지하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 화소 전극과 동일한 층으로 데이터선의 선폭보다 크게 보조 데이터선을 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선 및 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선 위에 게이트 절연막이 형성되어 있다. 게이트 절연막 위에 반도체층 및 저항성 접촉층이 차례로 형성되어 있으며, 저항성 접촉층 위에 데이터선, 데이터선의 일부인 소스 전극 및 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선 위에 데이터선을 노출시키는 접촉 구멍을 갖는 보호막이 형성되어 있고, 보호막 위에 화소 전극이 형성되어 있다. 화소 전극과 동일한 층으로 접촉 구멍을 통해 데이터선과 연결되는 보조 데이터선이 형성되어 있다. 여기서, 보조 데이터선의 선폭은 데이터선의 선폭보다 양측으로 0.2㎛ 내지 5㎛ 크게 형성되어 있는 것이 바람직하다.
본 발명의 다른 실시예에 따르면, 절연 기판 위에 게이트선 및 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선 위에 게이트 절연막이 형성되어 있다. 게이트 절연막 위에 화소 전극이 형성되어 있으며, 화소 전극과 동일한 층으로 보조 데이터선이 형성되어 있다. 또한, 게이트 절연막 위에 반도체층 및 저항성 접촉층이 차례로 형성되어 있으며, 저항성 접촉층 위에 데이터선, 데이터선의 일부인 소스 전극 및 소스 전극과 분리되어 있는 드레 인 전극을 포함하는 데이터 배선이 형성되어 있다. 화소 전극을 노출시키는 개구부를 갖는 보호막이 형성되어 있다. 이때, 보조 데이터선의 선폭은 데이터선의 선폭보다 양측으로 0.2㎛ 내지 5㎛ 큰 것이 바람직하다.
여기서, 화소 전극은 ITO 및 IZO와 같은 투명 도전 물질 또는 알루미늄 및 은과 같이 반사율이 우수한 도전 물질 중 어느 하나로 이루어질 수 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 먼저, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막을 형성한다. 다음, 반도체층과 저항성 접촉층을 차례로 형성하고, 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 다음, 데이터선을 노출시키는 접촉 구멍을 갖는 보호막을 형성하고, 드레인 전극과 연결되는 화소 전극 및 화소 전극과 동일한 층으로 접촉 구멍을 통해 데이터선과 연결되며 그 두 변 사이에 데이터선의 두 변이 위치하도록 보조 데이터선을 형성한다.
본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 먼저, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 절연막을 형성한다. 다음, 화소 전극 및 화소 전극과 동일한 층으로 보조 데이터선을 형성한다. 다음, 반도체층 및 저항성 접촉층을 차례로 형성한다. 다음, 보조 데이터선의 두 변 사이에 위치하는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성하고, 화소 전극을 노출시키는 접촉 구멍을 갖는 보호막을 형성한다.
이러한 본 발명에서는 화소 전극과 보조 데이터선의 간격이 일정하므로 화소 전극과 데이터선의 간격이 위치에 따라 달라도 화소 전극과 보조 데이터선 사이에 형성되는 기생 용량이 같으므로 좌우 기생 용량의 차이에 의한 화소 간의 화면 불균일을 방지할 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선에 대한 단면도이다.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
게이트 배선(21, 22, 23)은 단일층으로 형성할 수도 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, 그 예로 Cr/Al(또는 Al 합금)의 이중층 또는 Al(또는 Al 합금)/Mo의 이중층을 들 수 있다.
게이트 배선(21, 22, 23) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.
데이터 배선(61, 62, 63, 64)도 게이트 배선(21, 22, 23)과 마찬가지로 단일층으로 형성할 수 있지만, 이중층이나 삼중층으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절 연막(30)과 함께 게이트 패드(23)를 노출시키는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 노출시키는 접촉 구멍(74)과 드레인 전극(63)을 노출시키는 접촉 구멍(72)을 가지고 있다. 또한, 보호막(70)에는 데이터선(61)을 노출시키며 일정 간격을 두고 위치하는 접촉 구멍(711, 712, 713)이 형성되어 있다.
보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질 또는 알루미늄 또는 은과 같이 반사율이 우수한 도전 물질로 이루어진 화소 전극(80), 보조 데이터선(81), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 데이터선(81)은 데이터선(61)과 중첩되어 형성되어 있으며 접촉 구멍(711, 712, 713)을 통해 데이터선(61)과 연결되어 있다. 여기서, 보조 데이터선(81)은 데이터선(61)의 선폭보다 좌우 방향으로 각각 0.2㎛ 내지 5㎛ 크게 형성되어 있어서 화소 전극(80)과의 거리가 데이터선(61)에 비하여 가깝다. 따라서, 화소 전극(80)과의 사이에서 형성되는 기생 용량은 데이터선(61) 자체보다 보조 데이터선(81)에 의하여 더 크게 좌우된다. 그런데, 보조 데이터선(81)은 화소 전극(80)과 동일한 사진 식각 공정에 의하여 형성되므로 마스크 정렬 오차로 인한 거리 불균일이 발생하지 않는다. 따라서, 화소 전극(80)과 데이터선(61) 및 보조 데이터선(81) 사이에서 형성되는 기생 용량은 기판(10) 전체에서 거의 균일하게 된다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.
이와 같이 본 발명의 제1 실시예에서는 화소 전극(80)과 동일한 층에 보조 데이터선(81)이 데이터선(61)과 함께 화소 전극(80)과의 사이에서 기생 용량을 형성하는데, 데이터선(61)과 화소 전극(80) 간의 거리가 위치에 따라 달라져도 화소 전극(80)과 보조 데이터선(81) 간에 형성되는 기생 용량이 같으므로 좌우 기생 용량의 차이에 의한 화소 간의 화면 불균일을 방지할 수 있다.
또한, 데이터선(61)이 단선되는 경우에 데이터선(61)이 접촉 구멍(711, 712, 713)을 통해 보조 데이터선(81)과 연결되어 있으므로 단선 지점을 우회하여 신호가 전달될 수 있다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 6b, 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 스퍼터링(sputtering) 따위의 방법으로 1,000Å 내지 3,000Å의 두께로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 도 4b에서와 같이, 게이트 절연막(30), 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법(CVD : chemical vapor deposition) 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 상부의 두 층을 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.
다음, 도 5a 및 도 5b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 도 6a 및 도 6b에서와 같이, 질화 규소를 증착하거나 유기 절연막을 코팅하여 보호막(70)을 형성한 후, 마스크를 이용한 사진 식각 공정으로 패터닝하여 드레인 전극(63), 게이트 패드(23) 및 데이터 패드(64)를 각각 노출시키는 접촉 구멍(72, 73, 74)과 데이터선(61)을 노출시키는 접촉 구멍(711, 712, 713)을 형성한다.
다음, 앞서의 도 1 및 도 2에서와 같이, 보호막(70) 위에 ITO 또는 IZO와 같은 투명 도전 물질이나 알루미늄 또는 은과 같이 반사율이 우수한 금속을 스퍼터링 따위의 방법으로 400Å 내지 500Å의 두께로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 데이터선(81), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
본 발명의 제1 실시예에서는 화소 전극(80)이 보호막(70) 위에 형성되어 있는 경우를 예로 들었으나, 본 발명은 화소 전극(80)이 보호막(70) 아래에 형성되어 있는 경우에도 적용할 수 있다.
먼저, 도 7 및 도 8을 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 7 및 도 8에서와 같이, 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다.
게이트 배선(21, 22, 23) 위에는 질화 규소 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 ITO 또는 IZO와 같은 투명 도전 물질이나 알루미늄 또는 은과 같이 반사율이 우수한 도전 물질로 이루어지며 이후 설명하는 데이터선(61)과 중첩되는 보조 데이터선(81)이 형성되어 있고, 보조 데이터선(81) 사이에는 화소 전극(80)이 형성되어 있다.
또한, 게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질 규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하며 화소 전극(80)의 일부와 중첩되는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.
데이터 배선(61, 62, 63, 64) 및 게이트 절연막(30) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 화소 전극(80)을 노출시키는 개구부(72)를 가지고 있으며, 게이트 절연막(30)과 함께 게이트 패드(23)를 노출시키는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 노출시키는 접촉 구멍(74)을 가지고 있다. 여기서, 게이트 패드(23) 및 데이터 패드(64) 상부의 보호막(70) 및 게이트 절연막(30)만을 제거할 수도 있으나, 그 사이의 보호막(70) 및 게이트 절연막(30)도 함께 제거할 수 있다.
이와 같이, 보조 데이터선(81) 위에 데이터선(61)이 중첩되어 형성되어 있으며, 보조 데이터선(81)은 데이터선(61)의 선폭보다 좌우 방향으로 각각 0.2㎛ 내지 5㎛ 크게 형성되어 화소 전극(80)과 커플링을 형성한다.
본 발명의 제2 실시예에서도 제1 실시예와 마찬가지로 화소 전극(80)이 보조 데이터선(81)과 함께 기생 용량을 형성하는데 화소 전극(80)과 화소 전극(80)의 좌우에 위치하는 보조 데이터선(81) 간의 기생 용량이 같으므로 좌우 기생 용량의 차이에 의한 화소 간의 화면 불균일을 방지할 수 있다.
또한, 데이터선(61)이 단선되는 경우에 데이터선(61)이 보조 데이터선(81)과 연결되어 있으므로 단선으로 인한 불량을 방지할 수 있다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 9a 내지 도 12b, 앞서의 도 7 및 도 8을 참조하여 설명한다.
먼저, 도 9a 및 도 9b에서와 같이, 절연 기판(10) 위에 게이트 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(21), 게이트 전극(22) 및 게이트 패드(23)를 포함하는 게이트 배선을 형성한다.
다음, 도 10a 및 도 10b에서와 같이, 게이트 절연막(30)을 증착한 후, ITO 또는 IZO와 같은 투명 도전 물질이나 알루미늄 또는 은과 같이 반사율이 우수한 도전 물질을 스퍼터링 따위의 방법으로 증착하고 패터닝하여 화소 전극(80) 및 보조 데이터선(81)을 형성한다.
다음, 도 11a 및 도 11b에서와 같이, 비정질 규소층 및 n형 불순물이 도핑된 비정질 규소층을 화학 기상 증착법 따위를 이용하여 차례로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 반도체층(41) 및 저항성 접촉층(51)을 형성한다.
다음, 도 12a 및 도 12b에서와 같이, 데이터 배선용 도전체 또는 금속을 스퍼터링 따위의 방법으로 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 데이터선(61), 소스 전극(62), 드레인 전극(63) 및 데이터 패드(64)를 포함하는 데이터 배선을 형성한다. 다음, 소스 전극(62)과 드레인 전극(63)으로 가리지 않은 저항성 접촉층(51)을 제거하여 두 부분(52, 53)으로 분리한다.
다음, 앞서의 도 7 및 도 8에서와 같이, 질화 규소를 증착하거나 유기 절연막을 코팅하여 보호막(70)을 형성한 후, 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(80)을 노출시키는 개구부(72)와 게이트 패드(23) 및 데이터 패드(64)를 각각 노출시키는 접촉 구멍(73, 74)을 형성한다.
이와 같이 본 발명에서는 화소 전극이 절연막을 사이에 두고 보조 데이터선과 함께 기생 용량을 형성하는데, 데이터선과 화소 전극 간의 거리가 위치에 따라 달라져도 화소 전극과 보조 데이터선 간에 형성되는 기생 용량이 같으므로 좌우 기생 용량의 차이에 의한 화소 간의 화면 불균일을 방지할 수 있다.

Claims (5)

  1. 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 저항성 접촉층,
    상기 저항성 접촉층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선,
    상기 저항성 접촉층 위에 형성되어 있으며 상기 소스 전극과 마주하는 드레인 전극,
    상기 데이터선 및 상기 드레인 전극 위에 형성되어 있으며 상기 데이터선을 노출시키는 접촉 구멍을 갖는 보호막,
    상기 보호막 위에 형성되어 있는 화소 전극, 그리고
    상기 화소 전극과 동일한 층에서 상기 화소 전극과 분리되어 있으며 상기 접촉 구멍을 통해 상기 데이터선과 연결되는 보조 데이터선
    을 포함하며,
    상기 보조 데이터선의 선폭은 상기 데이터선의 선폭보다 양측으로 0.2㎛ 내지 5㎛ 큰 액정 표시 장치용 박막 트랜지스터 기판.
  2. 절연 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선,
    상기 게이트선을 덮고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있는 저항성 접촉층,
    상기 저항성 접촉층 위에 형성되어 있으며 소스 전극을 포함하는 데이터선,
    상기 저항성 접촉층 위에 형성되어 있으며 상기 소스 전극과 마주하고 있는 드레인 전극,
    상기 게이트 절연막 위에 형성되어 있으며 상기 드레인 전극의 하부에 형성되어 있는 화소 전극,
    상기 화소 전극과 동일한 층에서 상기 화소 전극과 분리되어 있는 보조 데이터선, 그리고
    상기 화소 전극을 노출시키는 개구부를 갖는 보호막
    을 포함하며,
    상기 보조 데이터선의 선폭은 상기 데이터선의 선폭보다 양측으로 0.2㎛ 내지 5㎛ 큰 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제1항 또는 제2항에서,
    상기 화소 전극은 투명 도전 물질 또는 불투명 도전 물질 중 어느 하나로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  4. 절연 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 저항성 접촉층을 형성하는 단계,
    상기 게이트 절연막 및 상기 저항성 접촉층 위에 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하는 드레인 전극을 형성하는 단계,
    상기 게이트 절연막, 상기 데이트선 및 상기 드레인 전극 위에 상기 데이터선을 노출시키는 접촉 구멍을 갖는 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극 및 상기 화소 전극과 분리되어 있는 보조 데이터선을 형성하는 단계
    를 포함하고,
    상기 보조 데이터선은 상기 접촉 구멍을 통해 상기 데이터선과 연결되며,
    상기 보조 데이터선의 두 변 사이에 상기 데이터선의 두 변이 위치하도록 배치되어 있는
    액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 절연 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 화소 전극 및 상기 화소 전극과 분리되어 있는 보조 데이터선을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 형성하는 단계,
    상기 반도체층 위에 저항성 접촉층을 형성하는 단계,
    상기 보조 데이터선 위에 상기 보조 데이터선의 두 변 사이에 위치하는 데이터선을 형성하는 단계, 그리고
    상기 데이터선 및 게이트 절연막 위에 상기 화소 전극을 노출시키는 개구부를 가지 는 보호막을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1020010029741A 2001-05-29 2001-05-29 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 KR100796790B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010029741A KR100796790B1 (ko) 2001-05-29 2001-05-29 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010029741A KR100796790B1 (ko) 2001-05-29 2001-05-29 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020090741A KR20020090741A (ko) 2002-12-05
KR100796790B1 true KR100796790B1 (ko) 2008-01-22

Family

ID=27706925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010029741A KR100796790B1 (ko) 2001-05-29 2001-05-29 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100796790B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101996438B1 (ko) 2012-12-13 2019-07-05 삼성디스플레이 주식회사 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11194369A (ja) * 1997-10-18 1999-07-21 Samsung Electron Co Ltd 液晶表示装置及びその製造方法
KR20000007633A (ko) * 1998-07-06 2000-02-07 윤종용 액정표시장치의 제조방법
KR20000056613A (ko) * 1999-02-24 2000-09-15 구본준 액정표시장치
JP2000352940A (ja) * 1999-06-11 2000-12-19 Toshiba Corp マトリクスアレイ基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11194369A (ja) * 1997-10-18 1999-07-21 Samsung Electron Co Ltd 液晶表示装置及びその製造方法
KR20000007633A (ko) * 1998-07-06 2000-02-07 윤종용 액정표시장치의 제조방법
KR20000056613A (ko) * 1999-02-24 2000-09-15 구본준 액정표시장치
JP2000352940A (ja) * 1999-06-11 2000-12-19 Toshiba Corp マトリクスアレイ基板

Also Published As

Publication number Publication date
KR20020090741A (ko) 2002-12-05

Similar Documents

Publication Publication Date Title
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
EP1646076A1 (en) Manufacturing method of a thin film transistor array panel
US6870187B2 (en) Thin film transistor array panel and manufacturing method thereof
KR100848108B1 (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR100767357B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100623974B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100796790B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100729767B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100646787B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100720098B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100750921B1 (ko) 수리 구조를 갖추고 있는 액정 표시 장치용 박막트랜지스터 기판, 그 제조 방법 및 그 수리 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796936B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100942510B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100806883B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR20010060521A (ko) 광시야각 액정 표시 장치 및 그에 사용되는 기판
KR20000065687A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR100783699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100777699B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100816334B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20020064022A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100601176B1 (ko) 박막 트랜지스터 기판
KR100552289B1 (ko) 반사형액정표시장치및그제조방법
KR20040004855A (ko) 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee