KR20230099979A - 전계 발광 표시 장치 - Google Patents

전계 발광 표시 장치 Download PDF

Info

Publication number
KR20230099979A
KR20230099979A KR1020210189457A KR20210189457A KR20230099979A KR 20230099979 A KR20230099979 A KR 20230099979A KR 1020210189457 A KR1020210189457 A KR 1020210189457A KR 20210189457 A KR20210189457 A KR 20210189457A KR 20230099979 A KR20230099979 A KR 20230099979A
Authority
KR
South Korea
Prior art keywords
display area
disposed
guide pins
light emitting
alignment
Prior art date
Application number
KR1020210189457A
Other languages
English (en)
Inventor
강성호
김정오
유명재
이금영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210189457A priority Critical patent/KR20230099979A/ko
Priority to CN202211683505.3A priority patent/CN116364697A/zh
Priority to US18/090,226 priority patent/US20230209973A1/en
Publication of KR20230099979A publication Critical patent/KR20230099979A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 전계 발광 표시 장치는, 표시 영역과 비표시 영역으로 구분되는 하부 기판, 상기 하부 기판 상부에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터 상부에 배치되는 평탄화층, 상기 평탄화층 상부에 배치되며, 애노드와 발광부 및 캐소드로 구성되는 발광 소자, 상기 평탄화층 위에 배치되어 발광 영역을 구획하는 뱅크, 상기 하부 기판과 대향하는 상부 기판, 상기 상부 기판과 상기 발광 소자 사이의 공간을 충진하는 충진부, 상기 비표시 영역에서 상기 충진부를 둘러싸는 댐 구조물, 상기 표시 영역과 상기 댐 구조물 사이에 배치되며, 상기 뱅크가 제거되어 구비된 복수의 얼라인 홀 및 상기 비표시 영역의 상기 상부 기판에 구비되어 상기 복수의 얼라인 홀에 끼워지는 복수의 가이드 핀을 포함할 수 있다. 이에 따라 합착 불량에 의한 혼색 불량을 방지할 수 있게 된다.

Description

전계 발광 표시 장치{ELECTROLUMINESCENT DISPLAY DEVICE}
본 발명은 전계 발광 표시 장치에 관한 것으로, 보다 상세하게는 셀프 얼라인(self-align)을 진행할 수 있는 전계 발광 표시 장치에 관한 것이다.
현재 본격적인 정보화 시대로 접어들면서 전기적 정보신호를 시각적으로 표시하는 표시 장치 분야가 급속도로 발전하고 있으며, 여러 가지 표시 장치에 대해 박형화, 경량화 및 저소비 전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.
대표적인 표시 장치로 액정 표시 장치(Liquid Crystal Display device; LCD), 전기 습윤 표시 장치(Electro-Wetting Display device; EWD) 및 유기 발광 표시 장치(Organic Light Emitting Display Device; OLED) 등이 있다.
이중에서 유기 발광 표시 장치를 포함하는 전계 발광 표시 장치는 자체 발광형 표시 장치로서, 액정 표시 장치와는 달리 별도의 광원이 필요하지 않아 경량 박형으로 제조가 가능하다. 또한, 전계 발광 표시 장치는 저전압 구동에 의해 소비전력 측면에서 유리할 뿐만 아니라, 색상구현, 응답속도, 시야각(viewing angle), 명암 대비비(Contrast Ratio; CR)도 우수하여, 다양한 분야에서 활용이 기대되고 있다.
전계 발광 표시 장치는 애노드(anode)와 캐소드(cathode)로 지칭된 2개의 전극 사이에 유기물을 사용한 발광층을 배치하여 구성된다. 그리고, 애노드에서의 정공(hole)을 발광층으로 주입시키고, 캐소드에서의 전자(electron)를 발광층으로 주입시키면, 주입된 전자와 정공이 서로 재결합(recombination)하면서 발광층에서 여기자(exciton)를 형성하며 발광한다.
본 발명이 해결하고자 하는 과제는 합착 불량에 의한 혼색 불량을 방지할 수 있는 전계 발광 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 셀프 얼라인(self-align)을 통해서 수율을 향상시킬 수 있는 전계 발광 표시 장치를 제공하는 것이다.
본 명세서의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 전계 발광 표시 장치는, 표시 영역과 비표시 영역으로 구분되는 하부 기판, 상기 하부 기판 상부에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터 상부에 배치되는 평탄화층, 상기 평탄화층 상부에 배치되며, 애노드와 발광부 및 캐소드로 구성되는 발광 소자, 상기 평탄화층 위에 배치되어 발광 영역을 구획하는 뱅크, 상기 하부 기판과 대향하는 상부 기판, 상기 상부 기판과 상기 발광 소자 사이의 공간을 충진하는 충진부, 상기 비표시 영역에서 상기 충진부를 둘러싸는 댐 구조물, 상기 표시 영역과 상기 댐 구조물 사이에 배치되며, 상기 뱅크가 제거되어 구비된 복수의 얼라인 홀 및 상기 비표시 영역의 상기 상부 기판에 구비되어 상기 복수의 얼라인 홀에 끼워지는 복수의 가이드 핀을 포함할 수 있다.
기타 실시예의 구체적인 사항은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은, 상부 기판에 가이드 핀을 형성하고, 하부 기판에 얼라인 홀을 형성하여 합착을 진행함으로써 합착 불량에 의한 혼색 불량을 방지할 수 있게 된다. 또한, 셀프 얼라인(self-align)을 통해서 수율을 향상시킬 수 있게 된다.
본 발명은, 얼라인 홀의 CD(Critical Dimension)를 측정하여 검사 키(key)로 활용함으로써 수율 관리를 효율화하고, 댐의 안쪽에 얼라인 홀을 배치함으로써 얼라인 유동을 최적화할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 발명 내에 포함되어 있다.
도 1은 본 발명의 제1 실시예에 따른 전계 발광 표시 장치의 블록도이다.
도 2는 본 발명의 제1 실시예에 따른 전계 발광 표시 장치의 서브 화소의 회로도이다.
도 3 및 도 4는 본 발명의 제1 실시예에 따른 전계 발광 표시 장치의 평면도이다.
도 5는 도 3의 III-III'에 따른 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 표시 패널의 단면도이다.
도 7은 본 발명의 제3 실시예에 따른 표시 패널의 단면도이다.
도 8은 본 발명의 제4 실시예에 따른 표시 패널의 단면도이다.
도 9는 본 발명의 제5 실시예에 따른 표시 패널의 단면도이다.
도 10은 모기판에 배치된 복수의 표시 패널을 보여주는 도면이다.
도 11은 본 발명의 제6 실시예에 따른 전계 발광 표시 장치의 평면도이다.
도 12는 본 발명의 제7 실시예에 따른 전계 발광 표시 장치의 평면도이다.
도 13은 본 발명의 제8 실시예에 따른 전계 발광 표시 장치의 평면도이다.
본 발명의 이점 및 특징, 그리고, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 제한되는 것이 아니라 서로 다른 다양한 형상으로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 제한되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 발명 위에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~ 위에', '~ 상부에', '~ 하부에', '~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한, 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 면적 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 제한되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 전계 발광 표시 장치의 블록도이다.
도 1을 참조하면, 본 발명의 제1 실시예의 전계 발광 표시 장치(100)는, 영상 처리부(151), 타이밍 컨트롤러(timing controller)(152), 데이터 드라이버(153), 게이트 드라이버(154) 및 표시 패널(110)을 포함할 수 있다.
영상 처리부(151)는 외부로부터 공급된 데이터 신호(DATA)를 통해 데이터 신호(DATA)와 데이터 인에이블 신호(DE) 등을 출력할 수 있다.
영상 처리부(151)는 데이터 인에이블 신호(DE) 외에도 수직 동기 신호, 수평 동기 신호 및 클럭 신호 중 하나 이상을 출력할 수 있다.
타이밍 컨트롤러(152)는 영상 처리부(151)로부터 데이터 인에이블 신호(DE) 또는 수직 동기 신호, 수평 동기 신호 및 클럭 신호 등을 포함하는 구동 신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 컨트롤러(152)는 구동 신호에 기초하여 게이트 드라이버(154)의 동작타이밍을 제어하기 위한 게이트 타이밍 제어 신호(GDC)와 데이터 드라이버(153)의 동작타이밍을 제어하기 위한 데이터 타이밍 제어 신호(DDC)를 출력할 수 있다.
이때, 데이터 드라이버(153)는 타이밍 컨트롤러(152)로부터 공급된 데이터 타이밍 제어 신호(DDC)에 응답하여 타이밍 컨트롤러(152)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치(latch)하여 감마 기준전압으로 변환하여 출력할 수 있다. 데이터 드라이버(153)는 데이터 라인(DL1-DLn)을 통해 데이터 신호(DATA)를 출력할 수 있다.
또한, 게이트 드라이버(154)는 타이밍 컨트롤러(152)로부터 공급된 게이트 타이밍 제어 신호(GDC)에 응답하여 게이트 전압의 레벨을 시프트(shift)시키면서 게이트 신호를 출력할 수 있다. 게이트 드라이버(154)는 게이트 라인(GL1-GLm)을 통해 게이트 신호를 출력할 수 있다.
표시 패널(110)은 데이터 드라이버(153) 및 게이트 드라이버(154)로부터 공급된 데이터 신호(DATA) 및 게이트 신호에 대응하여 서브 화소(P)가 발광하면서 영상을 표시할 수 있다. 서브 화소(P)의 상세구조는 도 2 및 도 5에서 상세히 설명한다.
도 2는 본 발명의 제1 실시예에 따른 전계 발광 표시 장치의 서브 화소의 회로도이다.
도 2를 참조하면, 본 발명의 제1 실시예에 따른 전계 발광 표시 장치의 서브 화소는, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 보상 회로(135) 및 발광 소자(130)를 포함할 수 있다.
발광 소자(130)는 구동 트랜지스터(DT)에 의해 형성된 구동 전류에 따라 발광하도록 동작할 수 있다.
스위칭 트랜지스터(ST)는 게이트 라인(116)을 통해 공급된 게이트 신호에 대응하여 데이터 라인(117)을 통해 공급되는 데이터 신호가 커패시터(capacitor)에 데이터 전압으로 저장되도록 스위칭 동작할 수 있다.
또한, 구동 트랜지스터(DT)는 커패시터에 저장된 데이터 전압에 대응하여 고전위 전원 라인(VDD)과 저전위 전원라인(GND) 사이로 일정한 구동 전류가 흐르도록 동작할 수 있다.
보상 회로(135)는 구동 트랜지스터(DT)의 문턱 전압 등을 보상하기 위한 회로이며, 보상 회로(135)는 하나 이상의 박막 트랜지스터와 커패시터를 포함할 수 있다. 보상 회로(135)의 구성은 보상 방법에 따라 매우 다양할 수 있다.
도 2에 도시된 서브 화소는, 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 커패시터 및 발광 소자(130)를 포함하는 2T(Transistor)1C(Capacitor)로 구성되는 경우를 예로 들고 있지만, 보상 회로(135)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T1C, 6T2C, 7T1C, 7T2C 등으로 다양하게 구성될 수 있다.
도 3 및 도 4는 본 발명의 제1 실시예에 따른 전계 발광 표시 장치의 평면도이다.
도 5는 도 3의 III-III'에 따른 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 제1 실시예에 따른 전계 발광 표시 장치(100)는, 표시 영역(AA)과 비표시 영역(NA)으로 구분되는 표시 패널(110)을 포함할 수 있다.
표시 패널(110)은 사용자에게 영상을 표시하기 위한 패널이다.
표시 패널(110)은 영상을 표시하기 위한 표시 소자, 표시 소자를 구동하기 위한 구동 소자, 및 표시 소자 및 구동 소자로 각종 신호를 전달하는 배선 등이 배치될 수 있다. 표시 소자는 표시 패널(110)의 종류에 따라 상이하게 정의될 수 있으며, 예를 들어, 표시 패널(110)이 유기 발광 표시 패널인 경우, 표시 소자는 애노드, 유기 발광층 및 캐소드를 포함하는 발광 소자일 수 있다.
이하에서는 표시 패널(110)이 유기 발광 표시 패널인 것으로 가정하지만, 표시 패널(110)이 유기 발광 표시 패널로 제한되는 것은 아니다.
표시 영역(AA)은 표시 패널(110)에서 영상이 표시되는 영역이다.
표시 영역(AA)에는 복수의 화소를 구성하는 복수의 서브 화소(SP) 및 복수의 서브 화소(SP)를 구동하기 위한 회로가 배치될 수 있다. 복수의 서브 화소(SP)는 표시 영역(AA)을 구성하는 최소 단위로, 복수의 서브 화소(SP) 각각에 표시 소자가 배치될 수 있고, 복수의 서브 화소(SP)는 화소를 구성할 수 있다. 예를 들어, 복수의 서브 화소(SP) 각각에는 애노드, 유기 발광층 및 캐소드를 포함하는 발광 소자가 배치될 수 있으나, 이에 제한되지 않는다. 또한, 복수의 서브 화소(SP)를 구동하기 위한 회로에는 구동 소자 및 배선 등이 포함될 수 있다. 예를 들어, 회로는 박막 트랜지스터, 스토리지 커패시터, 게이트 배선, 데이터 배선 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
복수의 서브 화소(SP)는 각각 하나의 색을 표시하기 위한 영역으로서, 표시 영역(AA)에서 발광 소자가 각각 배치되는 영역을 포함한다. 복수의 서브 화소(SP)는 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소로 구성될 수도 있고, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소로 구성될 수도 있다. 복수의 서브 화소(SP)는, 편의상 도 3 및 도 4에 도시된 바와 같이 매트릭스 형태로 정의될 수 있으나, 이에 제한되지 않는다.
비표시 영역(NA)은 영상이 표시되지 않는 영역이다.
도 3 및 도 4에서는 비표시 영역(NA)이 사각형 형태의 표시 영역(AA)을 둘러싸고 있는 것으로 도시하였으나, 표시 영역(AA)과 비표시 영역(NA)의 형태 및 배치는 도 3 및 도 4에 도시된 예에 제한되지 않는다.
표시 영역(AA) 및 비표시 영역(NA)은 전계 발광 표시 장치(100)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 예를 들어, 표시 영역(AA)의 다른 예시적 형태는 오각형, 육각형, 원형, 타원형 등일 수 있고, 비표시 영역(NA)은 해당 표시 영역(AA)을 둘러싸는 임의의 형태를 가질 수 있다.
비표시 영역(NA)에는 표시 영역(AA)의 발광 소자를 구동하기 위한 다양한 배선 및 회로 등이 배치될 수 있다. 예를 들어, 비표시 영역(NA)에는 표시 영역(AA)의 복수의 서브 화소(SP) 및 회로로 신호를 전달하기 위한 링크 배선 또는 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 구동 IC 등이 배치될 수 있으나, 이에 제한되지 않는다.
게이트 드라이버 IC는, 표시 패널(110)과 독립되게 형성되어, 다양한 방식으로 표시 패널(110)과 전기적으로 연결될 수 있는 형태로 구성될 수 있으나, 표시 패널(110) 내에 실장 되어 있는 게이트 인 패널(Gate In Panel; GIP) 방식으로 구성될 수도 있다.
비표시 영역(NA)은 패드 영역(PA)을 포함할 수 있다.
패드 영역(PA)은 비표시 영역(NA)에 배치되는 댐 구조물(180)의 외측에 배치될 수 있다. 패드 영역(PA)은 패드 전극이 형성되는 영역으로서, 패드 전극과 외부 모듈, 예를 들어, FPCB(Flexible Printed Circuit Board), COF(Chip On Film) 등이 접촉하는 영역이다. 패드 영역(PA)은 하부 기판의 일 측에 배치될 수 있으나, 패드 영역(PA)의 형태 및 배치는 이에 제한되지 않는다.
전계 발광 표시 장치(100)는, 다양한 신호를 생성하거나 표시 영역(AA) 내의 픽셀을 구동하기 위한, 다양한 부가 요소들을 포함할 수 있다. 픽셀을 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전(Electro Static Discharge; ESD) 회로 등을 포함할 수 있다. 전계 발광 표시 장치(100)는 픽셀 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들어, 전계 발광 표시 장치(100)는 터치 감지 기능, 사용자 인증 기능(예: 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소들을 포함할 수도 있다. 이러한 부가 요소들은 비표시 영역(NA) 및/또는 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.
한편, 댐 구조물이 형성된 상부 기판 및 TFT와 발광 소자가 형성된 하부 기판은 진공 합착기를 이용하여 합착 되는데, 얼라인 과정에서 미스 얼라인(mis align)이 발생할 경우 표시 패널의 혼색 불량을 야기할 수 있다.
즉, 댐 구조물이 형성된 상부 기판을 아래에 위치시키고, TFT와 발광 소자가 형성된 하부 기판을 위에 위치시켜 얼라인을 진행한 후에 하부 기판을 위에서 아래로 낙하하여 합착을 진행하게 된다. 이러한 자유 낙하를 통한 합착 방식은 설정된 얼라인 값에 무관하게 상하좌우로 미스 얼라인이 발생하게 되어 표시 패널의 혼색 불량을 야기할 수 있다.
이에, 본 발명은, 합착 불량에 의한 혼색 불량을 방지하는 한편, 셀프 얼라인(self-align)을 통해서 수율을 향상시킬 수 있는 전계 발광 표시 장치(100)를 제공하는 것을 목적으로 한다.
이를 위해 본 발명의 제1 실시예는, 상부 기판에 가이드 핀(160, 160')을 형성하고, 하부 기판에 얼라인 홀을 형성하여 합착을 진행함으로써 합착 불량에 의한 혼색 불량을 방지하는 것을 특징으로 한다. 이에, 수율을 향상시킬 수 있게 된다.
가이드 핀(160, 160')은 단면이 도 3과 같이 원형의 형태를 가질 수도 있고, 도 4와 같이 사각형의 형태를 가질 수도 있으나, 이에 제한되지 않는다.
가이드 핀(160, 160')은 댐 구조물(180)의 내측에 표시 영역(AA)의 주위를 따라 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(160, 160')은 표시 영역(AA)의 모서리에 배치될 수 있으나, 이에 제한되지 않는다.
즉, 도 3 내지 도 5를 참조하면, 하부 기판(111)은 표시 영역(AA)과 표시 영역(AA) 외측의 비표시 영역(NA)으로 구분될 수 있다.
이때, 표시 영역(AA)은 발광 소자(130)가 배치되어 실제 영상이 표시되는 영역이고, 비표시 영역(NA)은 표시 영역(AA)을 둘러싸는 외곽 영역으로, 영상이 표시되지 않는 영역으로, 발광 소자(130)를 구동하기 위한 다양한 구동 소자가 배치될 수 있다.
하부 기판(111)의 표시 영역(AA)에 박막 트랜지스터(120)와 발광 소자(130) 및 봉지층(150)이 형성될 수 있다.
하부 기판(111)의 비표시 영역(NA)에는 봉지층(150), 얼라인 홀(165) 및 댐 구조물(180)이 형성될 수 있다.
하부 기판(111)은 상부에 배치되는 전계 발광 표시 장치의 구성요소들을 지지 및 보호하는 역할을 한다.
최근에 플라스틱과 같은 플렉서블 특성을 가지는 연성의 물질로 플렉서블 하부 기판(111)을 사용할 수 있다. 이때, 하부 기판(111)은 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자, 및 이들의 공중합체로 이루어진 군 중의 하나를 포함하는 필름 형태일 수 있다.
하부 기판(111) 위에 차광층(미도시)이 배치될 수 있다.
차광층은 반도체층(124)으로 외부의 빛이 유입되는 것을 차단하기 위해, 차광 기능을 갖는 금속 재료로 형성될 수 있다.
일 예로, 차광층은 알루미늄(Al), 크롬(Cr), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 몰리브덴(Mo) 및 구리(Cu) 등의 불투명 금속 중의 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 복층 구조로 형성될 수 있다.
차광층이 배치된 하부 기판(111) 위에 버퍼층(115a, 115b)이 배치될 수 있다.
버퍼층(115a, 115b)은 하부 기판(111) 또는 하부로부터 유입되는 수분이나 산소, 알칼리 이온 등과 같은 불순물로부터 각종 전극 및 배선을 보호하기 위한 기능 층으로, 제1 버퍼층(115a) 및 제2 버퍼 층(115b)으로 이루어진 다층 구조를 가질 수 있으나, 이에 제한되지 않는다. 예를 들면, 버퍼층(115a, 115b)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 또는 이들의 복층 구조로 이루어질 수 있다. 버퍼층(115a, 115b)은 박막 트랜지스터(120)의 종류에 따라 삭제될 수도 있다.
버퍼층(115a, 115b)은 차광층의 일부를 노출시키는 컨택 홀을 포함할 수 있다.
버퍼층(115a, 115b) 상부에 박막 트랜지스터(120)가 배치될 수 있다.
표시 영역(AA)의 박막 트랜지스터(120)는 구동 트랜지스터일 수 있으며, 편의상 도 5는 구동 트랜지스터(120)만 도시하고 있다. 이외의 스위칭 트랜지스터, 센싱 트랜지스터 및 보상 회로 등도 전계 발광 표시 장치(100)에 포함될 수 있다.
이때, 구동 트랜지스터(120)는 스위칭 트랜지스터로부터 전달받은 신호에 의해 전원 배선을 통해 전달되는 전류를 애노드(131)로 전달하고, 애노드(131)로 전달되는 전류에 의해 발광을 제어할 수 있다.
이를 위해 구동 트랜지스터(120)는 게이트 전극(121), 반도체층(124), 소스 전극(122) 및 드레인 전극(123)을 포함할 수 있다.
스위칭 트랜지스터는 게이트 라인으로 공급되는 게이트 펄스에 의해 턴-온되어, 데이터 라인으로 공급되는 데이터 전압을 구동 트랜지스터(120)의 게이트 전극(121)으로 전송한다.
제2 버퍼 층(115b) 위에 반도체층(124)이 배치될 수 있다.
반도체층(124)은 폴리 실리콘(p-Si)으로 구성될 수 있으며, 이 경우 소정의 영역이 불순물로 도핑 될 수도 있다. 또한, 반도체층(124)은 비정질 실리콘(a-Si)으로도 구성될 수도 있으며, 펜타센 등과 같은 다양한 유기 반도체 물질로 구성될 수도 있다. 나아가 반도체층(124)은 산화물(oxide) 반도체로 구성될 수도 있다.
산화물 반도체는 이동도와 균일도가 우수한 특성을 갖고 있다. 산화물 반도체는 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO)계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO)계 재료, 인듐 주석 아연 산화물(InSnZnO)계 재료, 알루미늄 아연 산화물(InAlZnO)계 재료, 주석 갈륨 아연 산화물(SnGaZnO)계 재료, 알루미늄 갈륨 아연 산화물(AlGaZnO)계 재료, 인듐 주석 알루미늄 아연 산화물(SnAlZnO)계 재료, 2원계 금속 산화물인 인듐 아연 산화물(InZnO)계 재료, 주석 아연 산화물(SnZnO)계 재료, 알루미늄 아연 산화물(AlZnO)계 재료, 아연 마그네슘 산화물(ZnMgO)계 재료, 주석 마그네슘 산화물(SnMgO)계 재료, 인듐 산화물(InO)계 재료, 주석 산화물(SnO)계 재료, 인듐 갈륨 산화물(InGaO)계 재료, 아연 산화물(ZnO)계 재료 또는 인듐 마그네슘 산화물(InMgO)계 재료 등으로 구성할 수 있으며, 각각의 원소의 조성 비율은 제한되지 않는다.
반도체층(124)은 p형 또는 n형의 불순물을 포함하는 소스 영역, 드레인 영역 및 소스 영역 및 드레인 영역 사이에 채널 영역(channel region)을 포함할 수 있고, 채널 영역과 인접한 소스 영역 및 드레인 영역 사이에는 저농도 도핑 영역을 더 포함할 수도 있으나, 이에 제한되지 않는다.
소스 영역 및 드레인 영역은 불순물이 고농도로 도핑된 영역으로, 박막 트랜지스터(120)의 소스 전극(122) 및 드레인 전극(123)이 각각 접속될 수 있다.
불순물 이온은 p형 불순물 또는 n형 불순물을 이용할 수 있는데, p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 중의 하나일 수 있으며, n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 중에서 하나일 수 있다.
채널 영역은 NMOS 또는 PMOS의 박막 트랜지스터 구조에 따라, n형 불순물 또는 p형 불순물로 도핑 될 수 있다.
반도체층(124) 위에 게이트 절연층(115c)이 배치될 수 있다. 예를 들면, 게이트 절연층(115c)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 무기물로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다.
게이트 절연층(115c) 위에 게이트 전극(121)이 배치될 수 있다. 게이트 전극(121)은 다양한 도전성 물질, 예를 들면, 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 금(Au) 또는 이들의 합금 등으로 형성될 수 있다.
게이트 전극(121) 위에 제1 층간 절연층(115d)이 배치되고, 그 위에 제2 층간 절연층(115e)이 배치될 수 있다. 다만, 본 발명이 이에 제한되지 않으며, 제1 층간 절연층(115d)만 배치될 수도 있다.
제1 층간 절연층(115d) 및 제2 층간 절연층(115e)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 복층 구조로 이루어질 수 있다.
제2 층간 절연층(115e) 상부에 소스 전극(122) 및 드레인 전극(123)이 배치될 수 있다.
소스 전극(122) 및 드레인 전극(123)은 도전성 금속인 크롬(Cr), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 등의 금속 재료나 이에 대한 합금으로 단일층 또는 다중 층으로 구성할 수 있으나, 본 발명이 이에 제한되지 않는다.
이와 같이 구성된 박막 트랜지스터(120) 상부에 보호층(115f)이 배치될 수 있다.
예를 들면, 보호층(115f)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx)과 같은 무기 절연층으로 구성될 수 있다.
보호층(115f)은, 그 상하에 배치되는 구성요소들 사이의 불필요한 전기적 연결을 막고 외부로부터의 오염이나 손상 등을 막는 역할을 할 수 있으며, 박막 트랜지스터(120) 및 발광 소자(130)의 구성 및 특성에 따라서 생략할 수도 있다.
박막 트랜지스터(120)는 박막 트랜지스터(120)를 구성하는 구성요소들의 위치에 따라 인버티드 스태거드(inverted staggered) 구조와 코프라나(coplanar) 구조로 분류될 수 있다. 예를 들어, 인버티드 스태거드 구조의 박막 트랜지스터는 반도체층을 기준으로 게이트 전극이 소스 전극 및 드레인 전극의 반대 쪽에 위치할 수 있다. 도 5에서와 같이, 코프라나 구조의 박막 트랜지스터(120)는 반도체층(124)을 기준으로 하여 게이트 전극(121)이 소스 전극(122) 및 드레인 전극(123)과 같은 쪽에 위치할 수 있다.
도 5에서는 코프라나 구조의 박막 트랜지스터(120)가 도시되었으나, 이에 제한되지 않으며, 본 발명의 제1 실시예의 전계 발광 표시 장치(100)는 인버티드 스태거드 구조의 박막 트랜지스터를 포함할 수도 있다. 그리고, 일부의 박막 트랜지스터(120)는 코프라나 구조를 가지며, 다른 일부의 박막 트랜지스터(120)는 인버티드 스태거드 구조를 가질 수도 있다.
박막 트랜지스터(120)를 보호하고 이로 인해 발생되는 단차를 완화시키며, 박막 트랜지스터(120), 발광 소자(130) 및 각종 배선들 사이에서 발생되는 기생 정전 용량(parasitic capacitance)을 감소시키기 위해 박막 트랜지스터(120) 상부에 평탄화층(115g)을 배치할 수 있다.
평탄화층(115g)은 아크릴계 수지(acrylic resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(polyphenylene resin), 벤조사이클로부텐(benzocyclobutene) 및 폴리페닐렌설파이드계 수지(polyphenylene sulfides resin) 중 하나 이상의 물질로 형성될 수 있으며, 이에 제한되지 않는다.
평탄화층(115g)은 비표시 영역(NA)의 일부까지 연장될 수도 있으나, 이에 제한되지 않는다. 평탄화층(115g)은 측면이 경사지도록 배치될 수 있으나, 이에 제한되지 않는다.
평탄화층(115g) 위에 애노드(131), 발광부(132) 및 캐소드(133)로 구성된 발광 소자(130)가 배치될 수 있다.
애노드(131)는 평탄화층(115g) 위에 배치될 수 있다.
애노드(131)는 발광부(132)에 정공(hole)을 공급하는 역할을 하는 전극으로, 평탄화층(115g)에 있는 컨택 홀을 통해 박막 트랜지스터(120)와 연결될 수 있다.
바텀 에미션(bottom emission) 방식일 경우, 애노드(131)는 투명 도전성 물질인 인듐 주석 산화물(Indium Tin Oxide; ITO), 인듐 아연 산화물(Indium Zin Oxide; IZO) 등으로 구성할 수 있으며, 이에 제한되지 않는다.
반면, 탑 에미션(top emission) 방식일 경우, 발광된 광이 애노드(131)에서 반사되어 보다 원활하게 캐소드(133)가 배치된 상부 방향으로 방출될 수 있도록, 반사층을 더 포함할 수 있다. 즉, 애노드(131)는 투명 도전성 물질로 구성된 투명 도전층과 반사층이 차례로 적층된 2층 구조이거나, 투명 도전층, 반사층 및 투명 도전층이 차례로 적층된 3층 구조일 수 있으며, 반사층은 은(Ag) 또는 은을 포함하는 합금일 수 있다.
애노드(131) 및 평탄화층(115g) 위에 뱅크(115h)가 배치될 수 있다.
애노드(131) 및 평탄화층(115g) 상부에 배치되는 뱅크(115h)는 실제 광을 발광하는 영역, 즉 발광 영역을 구획하여 서브 화소(SP)를 정의할 수 있다.
애노드(131) 상부에 포토레지스트(photoresist)를 형성한 후에 사진 식각 공정(photolithography)을 통해 뱅크(115h)를 형성할 수 있다. 포토레지스트는 광의 작용에 의해 현상액에 대한 용해성이 변화되는 감광성 수지를 말하며, 포토레지스트를 노광 및 현상하여 특정 패턴이 얻어질 수 있다. 포토레지스트는 포지티브형 포토레지스트와 네거티브형 포토레지스트로 분류될 수 있다. 이때, 포지티브형 포토레지스트는 노광으로 노광부의 현상액에 대한 용해성이 증가되는 포토레지스트를 말하며, 포지티브형 포토레지스트를 현상하면 노광부가 제거된 패턴이 얻어진다. 네거티브형 포토레지스트는 노광으로 노광부의 현상액에 대한 용해성이 저하되는 포토레지스트를 말하며, 네거티브형 포토레지스트를 현상하면 비노광부가 제거된 패턴이 얻어 진다.
발광 소자(130)의 발광부(132)를 형성하기 위해 증착 마스크인 FMM(Fine Metal Mask)을 사용할 수 있다.
또한, 뱅크(115h) 위에 배치되는 증착 마스크와 접촉하여 발생될 수 있는 손상을 방지하고, 뱅크(115h)와 증착 마스크 사이에 일정한 거리를 유지하기 위해, 뱅크(115h) 상부에 투명 유기물인 폴리이미드, 포토 아크릴 및 벤조사이클로부텐 중 하나로 구성되는 스페이서(spacer)(미도시)를 배치할 수도 있다.
이때, 발광 영역의 뱅크(115h)가 제거되어 애노드(131)의 일부를 노출시킬 수 있다.
뱅크(115h)는 비표시 영역(NA)의 일부까지 연장, 배치될 수 있으나, 이에 제한되지 않는다. 예를 들면, 뱅크(115h)는 비표시 영역(NA)의 평탄화층(115g)의 경사진 측면까지 연장되어, 측면이 경사지도록 배치될 수도 있다.
애노드(131)와 캐소드(133) 사이에는 발광부(132)가 배치될 수 있다.
발광부(132)는 광을 발광하는 역할을 하는데, 정공 주입층(Hole Injection Layer; HIL), 정공 수송층(Hole Transport Layer; HTL), 발광층, 전자 수송층(Electron Transport Layer; ETL), 전자주입층(Electron Injection Layer; EIL) 중 적어도 하나의 층을 포함할 수 있으며, 전계 발광 표시 장치(100)의 구조나 특성에 따라서 일부 구성요소는 생략될 수도 있다. 여기서, 발광층은 전계 발광층 및 무기 발광층을 적용하는 것도 가능하다.
정공 주입층은 애노드(131) 위에 배치되어 정공의 주입이 원활하게 하는 역할을 한다.
정공 수송층은 정공 주입층 위에 배치되어 발광층으로 원활하게 정공을 전달하는 역할을 한다.
발광층은 정공수송층 위에 배치되며, 특정 색의 광을 발광할 수 있는 물질을 포함하여 특정 색의 광을 발광할 수 있다. 그리고, 발광물질은 인광물질 또는 형광물질을 이용하여 형성할 수 있다.
전자 수송층 위에 전자 주입층이 더 배치될 수도 있다. 전자 주입층은 캐소드(133)로부터 전자의 주입을 원활하게 하는 유기층으로, 전계 발광 표시 장치(100)의 구조와 특성에 따라서 생략될 수 있다.
한편, 발광층과 인접한 위치에 정공 또는 전자의 흐름을 저지하는 전자 저지층(electron blocking layer) 및/또는 정공 저지층(hole blocking layer)을 더 배치할 경우에는, 전자가 발광층에 주입될 때 발광층에서 이동하여 인접한 정공 수송층으로 통과하거나 정공이 발광층에 주입될 때 발광층에서 이동하여 인접한 전자 수송층으로 통과하는 현상을 방지하여 발광효율을 향상시킬 수 있다.
발광부(132)는 표시 영역(AA)과 비표시 영역(NA)의 경계까지 연장, 배치될 수 있으나, 이에 제한되지 않는다.
발광부(132) 위에 캐소드(133)가 배치될 수 있다.
캐소드(133)는 발광부(132)로 전자를 공급하는 역할을 한다. 캐소드(133)는 전자를 공급하여야 하므로 일 함수가 낮은 도전성 물질인 마그네슘, 은-마그네슘 등과 같은 금속 물질로 구성할 수 있으며, 이에 제한되지 않는다.
반면, 표시 패널(110)이 탑 에미션 방식인 경우, 캐소드(133)는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide; ITZO), 아연 산화물(Zinc Oxide; ZnO) 및 주석 산화물(Tin Oxide; TO) 계열의 투명 도전성 산화물일 수 있다.
캐소드(133)는 비표시 영역(NA)의 일부까지 연장, 배치될 수 있다. 예를 들면, 캐소드(133)는 발광부(132)를 덮도록 표시 영역(AA)과 비표시 영역(NA)의 경계까지 연장, 배치될 수 있으나, 이에 제한되지 않는다.
캐소드(133) 위에 봉지층(115i)이 배치될 수 있다.
봉지층(115i)은 무기 물질로 이루어질 수 있다. 도 5에서, 봉지층(115i)이 단일층으로 도시되었으나, 봉지층(115i)은 제1 무기 봉지층, 유기 봉지층 및 제2 무기 봉지층을 포함할 수 있다.
구체적으로, 제1 무기 봉지층은 발광 소자(130)를 덮도록 배치될 수 있다. 제1 무기 봉지층은 외부의 수분, 공기나 물리적 충격으로부터 발광 소자(130)를 보호할 수 있다. 제1 무기 봉지층은 발광 소자(130)의 상면을 컨포멀(conformal) 하게 덮도록 형성될 수 있다. 제1 무기 봉지층은 무기물로 형성될 수 있다. 예를 들어, 제1 무기 봉지층은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 다양한 무기물로 형성될 수 있다.
유기 봉지층은 제1 무기 봉지층 상에 배치될 수 있다. 유기 봉지층은 유기 봉지층 하부에 존재하는 단차를 보상할 수 있다. 예를 들어, 발광 소자(130) 및 박막 트랜지스터(120)에 의해 표시 영역(AA)에는 단차가 발생될 수 있다. 유기 봉지층은 이러한 단차를 보상하여 평탄한 상면을 가질 수도 있다. 또한, 유기 봉지층은 유기 봉지층 하부에 존재할 수 있는 이물에 의한 단차를 보상할 수도 있다. 예를 들어, 유기 봉지층 하부의 구성요소 제조 중에 발생하는 이물이나 외부로부터 유입된 이물에 의해 단차가 발생할 수 있다. 이에, 유기 봉지층은 이물에 의한 단차를 보상하여 평탄한 상면을 가질 수 있다.
제2 무기 봉지층은 유기 봉지층 상에 배치될 수 있다. 제2 무기 봉지층은 유기 봉지층을 덮는다. 제2 무기 봉지층은 수분, 공기 또는 물리적 충격으로부터 발광 소자(130)를 보호하는 보호막일 수 있다. 제2 무기 봉지층은 제1 무기 봉지층 및 유기 봉지층을 컨포멀(conformal) 하게 덮도록 형성될 수 있다. 제2 무기 봉지층은 무기물로 형성될 수 있다. 예를 들어, 제2 무기 봉지층은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등과 같은 다양한 무기물로 형성될 수 있으나, 이에 제한되는 것은 아니다.
봉지층(115i)은 비표시 영역(NA)의 일부까지 연장, 배치될 수 있다. 예를 들면, 봉지층(115i)은 비표시 영역(NA)의 뱅크(115h)의 경사진 측면까지 연장되어, 측면이 경사지도록 배치될 수도 있으나, 이에 제한되지 않는다.
한편, 본 발명의 제1 실시예는, 표시 영역(AA) 근처의 비표시 영역(NA)의 뱅크(115h) 일부 영역을 제거하여 적어도 하나의 얼라인 홀(165)을 형성하는 것을 특징으로 한다. 이때, 도 5에서는 얼라인 홀(165) 내에 봉지층(115i)이 형성되지 않은 것으로 도시되어 있으나, 본 발명이 이에 제한되지 않으며, 얼라인 홀(165) 내에 봉지층(115i)이 형성될 수도 있다.
얼라인 홀(165)은 캐소드(133) 및 발광부(132)의 끝단으로부터 소정 거리 이격 되어 배치될 수 있다.
얼라인 홀(165)은 상부의 가이드 핀(160, 160')이 끼워질 수 있도록 단면이 원형이나 사각형의 형태를 가질 수 있다. 이 경우, 얼라인 홀(165)은 대향하는 가이드 핀(160, 160')에 1 : 1 대응하도록 배치될 수 있으나, 이에 제한되지 않으며, 표시 영역(AA)의 주위를 따라 길게 배치되거나 표시 영역(AA)의 주위를 둘러싸는 4면의 비표시 영역(NA)에 걸쳐 사각 틀 형태로 배치될 수도 있다.
도 5에서는 얼라인 홀(165)이 아래로 갈수록 폭이 좁아지는 쐐기 형태를 가지는 경우를 예로 도시하고 있으나, 이에 제한되지 않으며, 위, 아래의 폭이 동일한 형태를 가질 수도 있다.
얼라인 홀(165)은 가이드 핀(160, 160')보다 많은 개수의 열을 지어 배치될 수 있으나, 이에 제한되지 않는다. 도 5에서는 얼라인 홀(165)이 표시 영역(AA)의 주위를 따라 2열로 배치되고 가이드 핀(160, 160')이 1열로 배치되는 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.
또한, 얼라인 홀(165)은 뱅크(115h)가 제거되어 형성될 수 있으나, 이에 제한되지 않으며, 뱅크(115h)의 두께 일부만 제거되어 형성될 수도 있으며, 뱅크(115h) 하부의 평탄화층(115g)의 두께 일부까지도 제거되어 형성될 수 있다.
얼라인 홀(165)은 표시 영역(AA)의 뱅크(115h)에 트렌치 패턴을 형성할 때 함께 형성할 수 있으나, 이에 제한되지 않는다.
충진부(150)가 봉지층(115i) 위에 배치될 수 있다.
충진부(150)는 봉지층(115i)과 상부 기판(170) 사이의 공간을 채울 수 있다.
충진부(150)는 봉지층(115i)과 상부 기판(170)을 접착시키는 접착제일 수 있다. 충진부(150)는 열 경화형, 광 경화형 또는 자연 경화형의 접착제일 수 있다. 일 예로, 충진부(150)는 B-PSA(Barrier Pressure Sensitive Adhesive)와 같은 물질로 이루어질 수 있다.
또한, 충진부(150)는 전계 발광 표시 장치(100)로 수분 및 산소의 침투를 최소화하기 위한 방습층일 수 있다. 하부 기판(111)과 상부 기판(170)을 합착하는 경우, 하부 기판(111)과 상부 기판(170) 사이의 이격 공간에 별도의 물질을 충진 하지 않는 경우, 외부로부터 침투하는 수분 및 산소에 상대적으로 취약할 수 있다. 이에, 하부 기판(111)과 상부 기판(170) 사이의 이격 공간에 수분 및 산소 침투를 억제하는 방습층을 충진 시킴으로써, 외부로부터 침투하는 수분 및 산소를 효과적으로 차단할 수 있다. 이때, 충진부(150)는 수분을 흡수하거나, 수분 및 산소의 진행을 방해하는 방습제로 이루어질 수 있다.
상부 기판(170)이 충진부(150) 위에 배치될 수 있다. 상부 기판(170)은 하부 기판(111)에 대향하여 배치될 수 있다. 상부 기판(170)은 전계 발광 표시 장치(100)의 다양한 구성요소들을 지지한다. 구체적으로, 상부 기판(170)은 전계 발광 표시 장치(100)가 컬러를 구현하기 위한 컬러 필터층 및 블랙 매트릭스를 포함할 수 있으나, 이에 제한되지 않는다.
또한, 얼라인 홀(165)에 대향하는 상부 기판(170)에는 본 발명의 가이드 핀(160, 160')이 배치되어 얼라인 홀(165)에 끼워질 수 있다.
가이드 핀(160, 160')은 단면이 도 3과 같이 원형의 형태를 가질 수도 있고, 도 4와 같이 사각형의 형태를 가질 수도 있으나, 이에 제한되지 않는다.
가이드 핀(160, 160')은 댐 구조물(180)의 내측에 표시 영역(AA)의 주위를 따라 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(160, 160')은 표시 영역(AA)의 모서리에 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(160, 160')은 종횡 비(aspect ratio)가 높은 포토레지스트 물질을 사용할 수 있으나, 이에 제한되지 않는다.
이와 같이 본 발명은 상부 기판(170)에 가이드 핀(160, 160')을 형성하고, 하부 기판(111)에 얼라인 홀(165)을 형성하여 합착을 진행함으로써 합착 불량에 의한 혼색 불량을 방지하는 것을 특징으로 한다. 이에, 수율을 향상시킬 수 있게 된다.
기존에는 댐 구조물이 형성된 상부 기판 및 TFT와 발광 소자가 형성된 하부 기판이 진공 합착기를 통해 합착 되는데, 얼라인 과정에서 미스 얼라인이 발생할 경우 표시 패널의 혼색 불량을 야기할 수 있다. 즉, 댐 구조물이 형성된 상부 기판을 아래에 위치시키고, TFT와 발광 소자가 형성된 하부 기판을 위에 위치시켜 얼라인을 진행한 후에 하부 기판을 위에서 아래로 낙하하여 합착을 진행하게 된다. 이러한 자유 낙하를 통한 합착 방식은 설정된 얼라인 값에 무관하게 상하좌우로 미스 얼라인이 발생하게 되어 표시 패널의 혼색 불량을 야기할 수 있다.
이에, 본 발명의 제1 실시예는, 상부 기판(170)에 가이드 핀(160, 160')을 형성하고, 하부 기판(111)에 얼라인 홀(165)을 형성하여 합착을 진행하는 것을 특징으로 하며, 셀프 얼라인이 가능하여 혼색 불량을 방지하는 효과가 있다. 또한, 얼라인 홀(165)의 CD(Critical Dimension)를 측정하여 검사 키(key)로 활용함으로써 수율 관리를 효율화 할 수 있으며, 댐 구조물(180)의 안쪽에 얼라인 홀(165)을 배치함으로써 얼라인 유동을 최적화할 수 있게 된다.
또한, 가이드 핀(160, 160')과 얼라인 홀(165)의 구성 및 배치를 통해 자유 낙하 시 틀어지는 얼라인 값을 보정할 수 있어 수율을 향상시킬 수 있는 효과가 있다.
또한, 본 발명의 가이드 핀(160, 160')과 얼라인 홀(165)은 댐 구조물(180) 내측에 배치됨에 따라 투습 패스(path)로 사용될 위험성(risk)이 제거될 수 있으며, 베젤 폭도 증가시키지 않는 이점을 제공한다. 이에 따라 신뢰성이 향상되며, 베젤 폭이 실질적으로 감소되는 효과가 있다.
그리고, 하부 기판(111)과 상부 기판(170) 사이의 비표시 영역(NA)에는 댐 구조물(180)이 형성될 수 있다.
댐 구조물(180)은 충진부(150)를 둘러싸도록 배치되고, 하부 기판(111)과 상부 기판(170)에 접촉되도록 배치될 수 있다. 댐 구조물(180)은 하부 기판(111)과 상부 기판(170) 사이를 접착시킴으로써, 충진부(150)의 접착력을 보강할 수 있고, 전계 발광 표시 장치(100)의 측면으로부터 침투하는 수분 및 산소를 차단하는 역할을 한다. 댐 구조물(180)은 하부 기판(111)과 상부 기판(170) 사이의 구성들을 밀봉하는 부재로서 기능하므로 실런트(sealant)로도 지칭될 수 있다.
댐 구조물(180) 외측의 하부 기판(111) 상부에 댐 뱅크(185)가 배치될 수 있으나, 이에 제한되지 않는다.
한편, 본 발명의 얼라인 홀은 위, 아래의 폭이 동일한 사각 형태를 가질 수도 있으며, 이를 도 6을 참조하여 설명한다.
도 6은 본 발명의 제2 실시예에 따른 표시 패널의 단면도이다.
도 6의 본 발명의 제2 실시예의 표시 패널(210)은 전술한 도 3 내지 도 5의 표시 패널(110)과 비교하여 얼라인 홀(265)의 형태만 상이할 뿐, 다른 구성은 실질적으로 동일하므로, 중복 설명은 생략한다. 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.
도 6을 참조하면, 본 발명의 제2 실시예는, 표시 영역(AA) 근처의 비표시 영역(NA)의 뱅크(115h)의 일부 영역을 제거하여 적어도 하나의 얼라인 홀(265)을 형성하는 것을 특징으로 한다. 도 6에서는 얼라인 홀(265) 내에 봉지층(115i)이 형성되지 않은 것으로 도시되어 있으나, 본 발명이 이에 제한되지 않으며, 얼라인 홀(265) 내에 봉지층(115i)이 형성될 수도 있다.
얼라인 홀(265)은 캐소드(133) 및 발광부(132)의 끝단으로부터 소정 거리 이격 되어 배치될 수 있다.
얼라인 홀(265)은 상부의 가이드 핀(260)이 끼워질 수 있도록 단면이 원형이나 사각형의 형태를 가질 수 있다. 이 경우, 얼라인 홀(265)은 대향하는 가이드 핀(260)에 1 : 1 대응하도록 배치될 수 있으나, 이에 제한되지 않으며, 표시 영역(AA)의 주위를 따라 길게 배치되거나 표시 영역(AA)의 주위를 둘러싸는 4면의 비표시 영역(NA)에 걸쳐 사각 틀 형태로 배치될 수도 있다.
얼라인 홀(265)은 가이드 핀(260)보다 많은 개수의 열을 지어 배치될 수 있으나, 이에 제한되지 않는다. 도 6에서는 얼라인 홀(265)이 표시 영역(AA)의 주위를 따라 2열로 배치되는 반면, 가이드 핀(260)이 1열로 배치되는 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.
또한, 얼라인 홀(265)은 뱅크(115h)가 제거되어 형성될 수 있으나, 이에 제한되지 않으며, 뱅크(115h)의 두께 일부만 제거되어 형성될 수도 있으며, 뱅크(115h) 하부의 평탄화층(115g)의 두께 일부까지도 제거되어 형성될 수 있다.
얼라인 홀(265)은 표시 영역(AA)의 뱅크(115h)에 트렌치 패턴을 형성할 때 함께 형성할 수 있으나, 이에 제한되지 않는다.
얼라인 홀(265)에 대향하는 상부 기판(170)에는 본 발명의 제2 실시예에 따른 가이드 핀(260)이 배치되어 얼라인 홀(265)에 끼워질 수 있다.
전술한 바와 같이 가이드 핀(260)은, 단면이 원형 또는 사각형의 형태를 가질 수 있으나, 이에 제한되지 않는다.
가이드 핀(260)은 댐 구조물(180)의 내측에 표시 영역(AA)의 주위를 따라 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(260)은 표시 영역(AA)의 모서리에도 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(260)은 종횡 비가 높은 포토레지스트 물질을 사용할 수 있으나, 이에 제한되지 않는다.
본 발명의 제2 실시예에 따른 얼라인 홀(265)은, 위, 아래의 폭이 동일한 사각 형태를 가질 수 있으나, 이에 제한되지 않는다.
얼라인 홀(265)은 가이드 핀(260)이 끼워질 수 있도록 가이드 핀(260)에 비해 더 넓은 직경 또는 폭을 가질 수 있다.
한편, 본 발명의 가이드 핀은 얼라인 홀에 잘 끼워질 수 있도록 끝단이 얼라인 홀의 쐐기 형태에 대응하는 쐐기 형태를 가질 수 있으며, 이를 도 7을 참조하여 설명한다.
도 7은 본 발명의 제3 실시예에 따른 표시 패널의 단면도이다.
도 7의 본 발명의 제2 실시예의 표시 패널(310)은 전술한 도 3 내지 도 5의 표시 패널(110)과 비교하여 가이드 핀(360)의 형태만 상이할 뿐, 다른 구성은 실질적으로 동일하므로, 중복 설명은 생략한다. 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.
도 7을 참조하면, 본 발명의 제3 실시예는, 표시 영역(AA) 근처의 비표시 영역(NA)의 뱅크(115h)의 일부 영역을 제거하여 적어도 하나의 얼라인 홀(365)을 형성하는 것을 특징으로 한다. 도 7에서는 얼라인 홀(365) 내에 봉지층(115i)이 형성되지 않은 것으로 도시되어 있으나, 본 발명이 이에 제한되지 않으며, 얼라인 홀(365) 내에 봉지층(115i)이 형성될 수도 있다.
얼라인 홀(365)은 캐소드(133) 및 발광부(132)의 끝단으로부터 소정 거리 이격 되어 배치될 수 있다.
얼라인 홀(365)은 상부의 가이드 핀(360)이 끼워질 수 있도록 단면이 원형이나 사각형의 형태를 가질 수 있다. 이 경우, 얼라인 홀(365)은 대향하는 가이드 핀(360)에 1 : 1 대응하도록 배치될 수 있으나, 이에 제한되지 않으며, 표시 영역(AA)의 주위를 따라 길게 배치되거나 표시 영역(AA)의 주위를 둘러싸는 4면의 비표시 영역(NA)에 걸쳐 사각 틀 형태로 배치될 수도 있다.
얼라인 홀(365)은 가이드 핀(360)보다 많은 개수의 열을 지어 배치될 수 있으나, 이에 제한되지 않는다. 도 7에서는 얼라인 홀(365)이 표시 영역(AA)의 주위를 따라 2열로 배치되는 반면, 가이드 핀(360)이 1열로 배치되는 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.
또한, 얼라인 홀(365)은 뱅크(115h)가 제거되어 형성될 수 있으나, 이에 제한되지 않으며, 뱅크(115h)의 두께 일부만 제거되어 형성될 수도 있으며, 뱅크(115h) 하부의 평탄화층(115g)의 두께 일부까지도 제거되어 형성될 수 있다.
얼라인 홀(365)은 표시 영역(AA)의 뱅크(115h)에 트렌치 패턴을 형성할 때 함께 형성할 수 있으나, 이에 제한되지 않는다.
얼라인 홀(365)에 대향하는 상부 기판(170)에는 본 발명의 제3 실시예에 따른 가이드 핀(360)이 배치되어 얼라인 홀(365)에 끼워질 수 있다.
전술한 바와 같이 가이드 핀(360)은, 단면이 원형 또는 사각형의 형태를 가질 수 있으나, 이에 제한되지 않는다.
가이드 핀(360)은 댐 구조물(180)의 내측에 표시 영역(AA)의 주위를 따라 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(360)은 표시 영역(AA)의 모서리에도 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(360)은 종횡 비가 높은 포토레지스트 물질을 사용할 수 있으나, 이에 제한되지 않는다.
본 발명의 제3 실시예의 얼라인 홀(365)은, 아래로 갈수록 폭이 좁아지는 쐐기 형태를 가질 수 있으나, 이에 제한되지 않으며, 위, 아래의 폭이 동일한 형태를 가질 수도 있다.
이에 대응하여 본 발명의 제3 실시예의 가이드 핀(360)은, 끝단이 얼라인 홀(365)의 쐐기 형태에 대응하는 쐐기 형태를 가질 수 있다. 이에 따라 가이드 핀(360)이 얼라인 홀(365)에 더 잘 끼워질 수 있으며, 더 정확한 얼라인이 가능한 효과를 제공한다.
얼라인 홀(365)은 가이드 핀(360)이 끼워질 수 있도록 가이드 핀(360)에 비해 더 넓은 직경 또는 폭을 가질 수 있다.
한편, 본 발명의 얼라인 홀 및 가이드 핀은 복수의 열로 배치되되, 열에 따라 서로 다른 폭을 가질 수도 있으며, 이를 도 8을 참조하여 설명한다.
도 8은 본 발명의 제4 실시예에 따른 표시 패널의 단면도이다.
도 8의 본 발명의 제4 실시예의 표시 패널(410)은 전술한 도 6의 표시 패널(210)과 비교하여 얼라인 홀(465a, 465b) 및 가이드 핀(460a, 460b)이 복수의 열로 배치된 점만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로, 중복 설명은 생략한다. 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.
도 8을 참조하면, 본 발명의 제4 실시예는, 표시 영역(AA) 근처의 비표시 영역(NA)의 뱅크(115h)의 일부 영역을 제거하여 복수의 얼라인 홀(465a, 465b)을 형성하는 것을 특징으로 한다. 도 8에서는 복수의 얼라인 홀(465a, 465b) 내에 봉지층(115i)이 형성되지 않은 것으로 도시되어 있으나, 본 발명이 이에 제한되지 않으며, 복수의 얼라인 홀(465a, 465b) 내에 봉지층(115i)이 형성될 수도 있다.
복수의 얼라인 홀(465a, 465b)은 복수의 열로 배치될 수 있다. 도 8에서는 얼라인 홀(465a, 465b)이 표시 영역(AA)의 주위를 따라 2열로 배치되는 경우를 예로 도시하고 있으나, 이에 제한되지 않는다. 또한, 이에 대응하여 복수의 가이드 핀(460a, 460b)이 표시 영역(AA)의 주위를 따라 2열로 배치되는 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.
복수의 얼라인 홀(465a, 465b)은 상대적으로 외측에 배치된 제1 얼라인 홀(465a) 및 내측에 배치된 제2 얼라인 홀(465b)로 구분될 수 있다.
제2 얼라인 홀(465b)이 제1 얼라인 홀(465a)에 비해 더 큰 폭을 가질 수 있으나, 이에 제한되지 않는다.
제2 얼라인 홀(465b)은 캐소드(133) 및 발광부(132)의 끝단으로부터 소정 거리 이격 되어 배치될 수 있다.
제1, 제2 얼라인 홀(465a, 465b)은 상부의 가이드 핀(460a, 460b)이 끼워질 수 있도록 단면이 원형이나 사각형의 형태를 가질 수 있다. 이 경우, 제1, 제2 얼라인 홀(465a, 465b)은 대향하는 제1, 제2 가이드 핀(460a, 460b)에 각각 1 : 1 대응하도록 배치될 수 있으나, 이에 제한되지 않으며, 표시 영역(AA) 주위를 따라 길게 배치되거나 표시 영역(AA)의 주위를 둘러싸는 4면의 비표시 영역(NA)에 걸쳐 사각 틀 형태로 배치될 수도 있다.
제1, 제2 얼라인 홀(465a, 465b)은 뱅크(115h)가 제거되어 형성될 수 있으나, 이에 제한되지 않으며, 뱅크(115h)의 두께 일부만 제거되어 형성될 수도 있고, 뱅크(115h) 하부의 평탄화층(115g)의 두께 일부까지 제거되어 형성될 수도 있다.
제1, 제2 얼라인 홀(465a, 465b)은 표시 영역(AA)의 뱅크(115h)에 트렌치 패턴을 형성할 때 함께 형성할 수 있으나, 이에 제한되지 않는다.
제1, 제2 얼라인 홀(465a, 465b)에 대향하는 상부 기판(170)에는 본 발명의 제4 실시예에 따른 제1, 제2 가이드 핀(460a, 460b)이 배치되어 제1, 제2 얼라인 홀(465a, 465b)에 각각 끼워질 수 있다.
이때, 제1 가이드 핀(460a)은 상대적으로 외측에 배치되고, 제2 가이드 핀(460b)은 상대적으로 내측에 배치될 수 있다. 이에 따라 제1 가이드 핀(460a)이 제1 얼라인 홀(465a)에 끼워지고, 제2 가이드 핀(460b)이 제2 얼라인 홀(465b)에 끼워질 수 있다.
제2 가이드 핀(460b)이 제1 가이드 핀(460a)에 비해 더 큰 폭을 가질 수 있으나, 이에 제한되지 않는다.
전술한 바와 같이 제1, 제2 가이드 핀(460a, 460b)은, 단면이 원형 또는 사각형의 형태를 가질 수 있으나, 이에 제한되지 않는다.
제1, 제2 가이드 핀(460a, 460b)은 댐 구조물(180) 내측에 표시 영역(AA)의 주위를 따라 배치될 수 있으나, 이에 제한되지 않는다.
제1, 제2 가이드 핀(460a, 460b)은 표시 영역(AA)의 모서리에도 배치될 수 있으나, 이에 제한되지 않는다.
제1, 제2 가이드 핀(460a, 460b)은 종횡 비가 높은 포토레지스트 물질을 사용할 수 있으나, 이에 제한되지 않는다.
본 발명의 제4 실시예에 따른 제1, 제2 얼라인 홀(465a, 465b) 및 제1, 제2 가이드 핀(460a, 460b)은, 위, 아래의 폭이 동일한 형태를 가질 수 있으나, 이에 제한되지 않는다.
제1, 제2 얼라인 홀(465a, 465b)은 제1, 제2 가이드 핀(460a, 460b)이 각각 끼워질 수 있도록 제1, 제2 가이드 핀(460a, 460b)에 비해 더 넓은 직경 또는 폭을 가질 수 있다.
본 발명의 제4 실시예는, 제2 얼라인 홀(465b) 및 제2 가이드 핀(460b)이 제1 얼라인 홀(465) 및 제1 가이드 핀(460b)에 비해 더 큰 폭을 가짐에 따라 제1 얼라인 홀(465) 및 제1 가이드 핀(460b)에 의한 얼라인이 실패하더라도 후속하는 제2 얼라인 홀(465b) 및 제2 가이드 핀(460b)에 의한 얼라인으로 정확한 합착이 이루어질 수 있는 이점이 있다.
전술한 바와 같이 도 8에서는 복수의 얼라인 홀(465a, 465b) 및 복수의 가이드 핀(460a, 460b)이 각각 2열로 배치된 경우를 예로 도시하고 있으나, 이에 제한되지 않으며, 3열 이상으로 배치될 수도 있으며, 이때 각 열마다 서로 다른 폭을 가지도록 배치될 수 있다.
한편, 본 발명의 얼라인 홀은 뱅크 하부의 평탄화층의 두께 일부까지 제거되어 형성될 수도 있으며, 이를 도 9를 참조하여 설명한다.
도 9는 본 발명의 제5 실시예에 따른 표시 패널의 단면도이다.
도 9의 본 발명의 제5 실시예의 표시 패널(510)은 전술한 도 6의 표시 패널(210)과 비교하여 얼라인 홀(565)의 형태만 상이할 뿐이며, 다른 구성은 실질적으로 동일하므로, 중복 설명은 생략한다. 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.
도 9를 참조하면, 본 발명의 제5 실시예는, 표시 영역(AA) 근처의 비표시 영역(NA)의 뱅크(115h)의 일부 영역뿐만 아니라 평탄화층(115g)의 두께 일부까지 제거하여 복수의 얼라인 홀(565)을 형성하는 것을 특징으로 한다.
얼라인 홀(565)은 캐소드(133) 및 발광부(132)의 끝단으로부터 소정 거리 이격 되어 배치될 수 있다.
얼라인 홀(565)은 상부의 가이드 핀(560)이 끼워질 수 있도록 단면이 원형이나 사각형의 형태를 가질 수 있다. 이 경우, 얼라인 홀(565)은 대향하는 가이드 핀(560)에 1 : 1 대응하도록 배치될 수 있으나, 이에 제한되지 않으며, 표시 영역(AA)의 주위를 따라 길게 배치되거나 표시 영역(AA)의 주위를 둘러싸는 4면의 비표시 영역(NA)에 걸쳐 사각 틀 형태로 배치될 수도 있다.
얼라인 홀(565)은 가이드 핀(560)보다 많은 개수의 열을 지어 배치될 수 있으나, 이에 제한되지 않는다. 도 9에서는 얼라인 홀(565)이 표시 영역(AA)의 주위를 따라 2열로 배치되는 반면, 가이드 핀(560)이 1열로 배치되는 경우를 예로 도시하고 있으나, 이에 제한되지 않는다.
얼라인 홀(565)은 표시 영역(AA)의 뱅크(115h) 및 평탄화층(115g)의 두께 일부에 트렌치 패턴을 형성할 때 함께 형성할 수 있으나, 이에 제한되지 않는다.
얼라인 홀(565)에 대향하는 상부 기판(170)에는 본 발명의 제5 실시예에 따른 가이드 핀(560)이 배치되어 얼라인 홀(565)에 끼워질 수 있다.
전술한 바와 같이 가이드 핀(560)은, 단면이 원형 또는 사각형의 형태를 가질 수 있으나, 이에 제한되지 않는다.
가이드 핀(560)은 댐 구조물(180)의 내측에 표시 영역(AA)의 주위를 따라 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(560)은 표시 영역(AA)의 모서리에도 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(560)은 종횡 비가 높은 포토레지스트 물질을 사용할 수 있으나, 이에 제한되지 않는다.
본 발명의 제5 실시예에 따른 얼라인 홀(565)은, 위, 아래의 폭이 동일한 사각 형태를 가질 수 있으나, 이에 제한되지 않는다.
얼라인 홀(565)은 가이드 핀(560)이 끼워질 수 있도록 가이드 핀(560)에 비해 더 넓은 직경 또는 폭을 가질 수 있다.
전술한 바와 같이 본 발명의 제5 실시예는, 표시 영역(AA) 근처의 비표시 영역(NA)의 뱅크(115h)의 일부 영역뿐만 아니라 평탄화층(115g)의 두께 일부까지 제거하여 복수의 얼라인 홀(565)을 형성하는 것을 특징으로 한다.
또한, 이에 대응하여 가이드 핀(560)도 얼라인 홀(565)에 충분히 삽입되어 끼워지도록 더 긴 길이를 가지도록 형성될 수 있다. 이에 더 정확한 얼라인이 가능한 효과를 제공한다.
한편, 개개의 전계 발광 표시 장치는 대면적의 모기판(mother substrate)에 하부 기판 및 상부 기판이 복수로 형성되고, 합착된 후에 절단(scribe)되어 제작될 수 있으며, 본 발명의 가이드 핀 및 얼라인 홀은 대면적의 모기판에 복수의 전계 발광 표시 장치를 제작할 때 더 효과적이며, 이를 도 10 내지 도 13을 참조하여 상세히 설명한다.
도 10은 모기판에 배치된 복수의 표시 패널을 보여주는 도면이다.
도 11은 본 발명의 제6 실시예에 따른 전계 발광 표시 장치의 평면도이다.
도 10을 참조하면, 대면적의 모기판(MS)에 3개의 표시 패널(610)이 배치될 수 있으나, 본 발명은 모기판(MS)에 배치되는 표시 패널(610)의 개수에 제한되지 않는다.
도 10에서는 각각의 모기판(MS)에 하부 기판 및 상부 기판이 제작되고 합착되어, 표시 패널(610)를 포함하여 3개의 전계 발광 표시 장치(600)가 제작된 경우를 예로 도시하고 있다.
도 10 및 도 11을 참조하면, 본 발명의 제6 실시예의 전계 발광 표시 장치(600)는, 표시 영역(AA)과 비표시 영역(NA)으로 구분되는 표시 패널(610)을 포함할 수 있다.
도 10 및 도 11에서는 비표시 영역(NA)이 사각형 형태의 표시 영역(AA)을 둘러싸고 있는 것으로 도시하였으나, 표시 영역(AA)과 비표시 영역(NA)의 형태 및 배치는 도 10 및 도 11에 도시된 예에 제한되지 않는다.
즉, 표시 영역(AA) 및 비표시 영역(NA)은 전계 발광 표시 장치(600)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 예로, 표시 영역(AA)의 다른 예시적 형태는 오각형, 육각형, 원형, 타원형 등일 수 있고, 비표시 영역(NA)은 해당 표시 영역(AA)을 둘러싸는 임의의 형태를 가질 수 있다.
비표시 영역(NA)은 패드 영역(PA)을 포함할 수 있다.
패드 영역(PA)은 비표시 영역(NA)에 배치되는 댐 구조물(180)의 외측에 배치될 수 있다. 패드 영역(PA)은 하부 기판의 일 측에 배치될 수 있으나, 패드 영역(PA)의 형태 및 배치는 이에 제한되지 않는다.
한편, 본 발명의 제6 실시예는, 표시 영역(AA) 근처의 비표시 영역(NA)에 복수의 얼라인 홀 및 가이드 핀(660)을 형성하는 것을 특징으로 한다.
얼라인 홀은 상부의 가이드 핀(660)이 끼워질 수 있도록 단면이 원형이나 사각형의 형태를 가질 수 있다. 이 경우, 얼라인 홀은 대향하는 가이드 핀(660)에 1 : 1 대응하도록 배치될 수 있으나, 이에 제한되지 않으며, 표시 영역(AA)의 주위를 따라 길게 배치되거나 표시 영역(AA)의 주위를 둘러싸는 4면의 비표시 영역(NA)에 걸쳐 사각 틀 형태로 배치될 수도 있다.
전술한 바와 같이 가이드 핀(660)은, 단면이 원형 또는 사각형의 형태를 가질 수 있으나, 이에 제한되지 않는다.
가이드 핀(660)은 댐 구조물(180)의 내측에 표시 영역(AA)의 주위를 따라 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(660)은 표시 영역(AA)의 모서리에도 배치될 수 있으나, 이에 제한되지 않는다.
얼라인 홀은 가이드 핀(660)이 끼워질 수 있도록 가이드 핀(660)에 비해 더 넓은 직경 또는 폭을 가질 수 있다.
본 발명의 제6 실시예에 따른 복수의 가이드 핀(660)은 위치에 따라 배치 밀도를 달리하는 것을 특징으로 한다.
즉, 예를 들면, 복수의 가이드 핀(660)은 표시 영역(AA)의 모서리에서부터 좌우 및/또는 상하 방향으로 갈수록 밀도를 감소시키도록 배치할 수 있다. 여기서, 밀도는 단위 면적당 배치되는 가이드 핀(660)의 개수를 통해 조절할 수 있다.
예를 들면, 이웃하는 제1 위치 : 제2 위치 : 제3 위치에 대해 1 : 2 : 4의 비율로 차등된 밀도 배치를 통해 제1 위치에서 얼라인 실패 시 제2 위치 및 제3 위치의 가이드 핀(660)을 통해 얼라인을 진행할 수 있다. 이에, 얼라인 정확도를 향상시킬 수 있게 된다. 여기서, 제3 위치가 표시 패널(610)의 좌, 상단 모서리를 지칭할 때, 제2 위치는 제3 위치에서 우측 또는 하측으로 이웃하는 위치이며, 제1 위치는 제2 위치에서 우측 또는 하측으로 이웃하는 위치일 수 있다.
복수의 가이드 핀(660)은 표시 패널(610)에 좌우 및/또는 상하 대칭되게 밀도를 차등 배치할 수 있다.
복수의 가이드 핀(660)에 대응하여 복수의 얼라인 홀이 배치되는 경우에, 복수의 얼라인 홀은 대응하는 가이드 핀(660)의 배치에 따라 밀도를 차등 배치할 수 있다.
도 12는 본 발명의 제7 실시예에 따른 전계 발광 표시 장치의 평면도이다.
도 12의 본 발명의 제7 실시예의 전계 발광 표시 장치(700)는 전술한 도 10 및 도 11의 전계 발광 표시 장치(600)와 비교하여 가이드 핀(760a, 760b, 760c) 및 얼라인 홀의 형태만 상이할 뿐이며, 다른 구성은 실질적으로 동일하므로, 중복 설명은 생략한다. 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.
도 12를 참조하면, 본 발명의 제7 실시예의 전계 발광 표시 장치(700)는, 표시 영역(AA)과 비표시 영역(NA)으로 구분되는 표시 패널(710)을 포함할 수 있다.
본 발명의 제7 실시예는, 표시 영역(AA) 근처의 비표시 영역(NA), 즉 표시 영역(AA)과 댐 구조물(180) 사이에 복수의 얼라인 홀 및 가이드 핀(760a, 760b, 760c)을 배치하는 것을 특징으로 한다.
얼라인 홀은 상부의 가이드 핀(760a, 760b, 760c)이 끼워질 수 있도록 단면이 원형이나 사각형의 형태를 가질 수 있다. 이때, 얼라인 홀은 대향하는 가이드 핀(760a, 760b, 760c)에 1 : 1 대응하도록 배치될 수 있으나, 이에 제한되지 않으며, 표시 영역(AA)의 주위를 따라 길게 배치되거나 표시 영역(AA)의 주위를 둘러싸는 4면의 비표시 영역(NA)에 걸쳐 사각 틀 형태로 배치될 수도 있다.
전술한 바와 같이 가이드 핀(760a, 760b, 760c)은, 단면이 원형 또는 사각형의 형태를 가질 수 있으나, 이에 제한되지 않는다.
가이드 핀(760a, 760b, 760c)은 댐 구조물(180)의 내측에 표시 영역(AA)의 주위를 따라 배치될 수 있으나, 이에 제한되지 않는다.
가이드 핀(760a, 760b, 760c)은 표시 영역(AA)의 모서리에도 배치될 수 있으나, 이에 제한되지 않는다.
얼라인 홀은 대향하는 가이드 핀(760a, 760b, 760c)이 끼워질 수 있도록 대향하는 가이드 핀(760a, 760b, 760c)에 비해 더 넓은 직경 또는 폭을 가질 수 있다.
본 발명의 제7 실시예에 따른 복수의 가이드 핀(760a, 760b, 760c)은 위치에 따라 단면적을 달리하는 것을 특징으로 한다.
즉, 예를 들면, 복수의 가이드 핀(760a, 760b, 760c)은 표시 영역(AA)의 모서리에서부터 좌우 및/또는 상하 방향으로 갈수록 단면적을 감소시키도록 배치할 수 있다. 여기서, 단면적은 가이드 핀(760a, 760b, 760c)이 얼라인 홀에 끼워지는 단면에 대한 면적을 의미할 수 있다.
예를 들면, 이웃하는 제1 위치 : 제2 위치 : 제3 위치에 대해 1 : 2 : 4의 비율로 차등된 단면적 배치를 통해 제1 위치의 가이드 핀(760a)에서 얼라인 실패 시 제2 위치 및 제3 위치의 가이드 핀(760b, 760c)을 통해 얼라인을 진행할 수 있다. 이에, 얼라인 정확도를 향상시킬 수 있게 된다.
여기서, 제3 위치가 표시 패널(710)의 좌, 상단 모서리를 지칭할 때, 제2 위치는 제3 위치에서 우측 또는 하측으로 이웃하는 위치이며, 제1 위치는 제2 위치에서 우측 또는 하측으로 이웃하는 위치일 수 있다.
복수의 가이드 핀(760a, 760b, 760c)은 표시 패널(710)에 좌우 및/또는 상하 대칭되게 단면적을 차등 배치할 수 있다.
복수의 가이드 핀(760a, 760b, 760c)에 대응하여 복수의 얼라인 홀이 배치되는 경우에, 복수의 얼라인 홀은 대응하는 가이드 핀(760a, 760b, 760c)의 배치에 따라 단면적을 차등 배치할 수 있다.
도 13은 본 발명의 제8 실시예에 따른 전계 발광 표시 장치의 평면도이다.
도 13의 본 발명의 제8 실시예의 전계 발광 표시 장치(800)는 전술한 도 10 및 도 11의 전계 발광 표시 장치(600)와 비교하여 가이드 핀(860a, 860b, 860c) 및 얼라인 홀의 형태만 상이할 뿐이며, 다른 구성은 실질적으로 동일하므로, 중복 설명은 생략한다. 동일한 구성에 대해서는 동일한 도면 부호를 사용하기로 한다.
도 13을 참조하면, 본 발명의 제8 실시예의 전계 발광 표시 장치(800)는, 표시 영역(AA)과 비표시 영역(NA)으로 구분되는 표시 패널(810)을 포함할 수 있다.
본 발명의 제8 실시예는, 표시 영역(AA) 근처의 비표시 영역(NA), 즉 표시 영역(AA)과 댐 구조물(180) 사이에 복수의 얼라인 홀 및 가이드 핀(860a, 860b, 860c)을 배치하는 것을 특징으로 한다.
얼라인 홀은 상부의 가이드 핀(860a, 860b, 860c)이 끼워질 수 있도록 단면이 원형이나 사각형의 형태를 가질 수 있다. 이때, 얼라인 홀은 대향하는 가이드 핀(860a, 860b, 860c)에 1 : 1 대응하도록 배치될 수 있으나, 이에 제한되지 않으며, 표시 영역(AA)의 주위를 따라 길게 배치되거나 표시 영역(AA)의 주위를 둘러싸는 4면의 비표시 영역(NA)에 걸쳐 사각 틀 형태로 배치될 수도 있다.
본 발명의 제8 실시예의 가이드 핀(860a, 860b, 860c)은, 단면이 원형 또는 사각형의 형태를 가지는 제1 가이드 핀(860a)과, 단면이 십자 형태를 가지는 제2 가이드 핀(860b) 및 단면이 눈꽃 형태를 가지는 제3 가이드 핀(860c)을 포함하는 것을 특징으로 한다.
제1 가이드 핀(860a)이 표시 패널(710)의 좌, 상단 모서리에 배치될 경우, 제2 가이드 핀(860b)은 제1 가이드 핀(860a)에서 우측 또는 하측으로 이웃하여 배치되며, 제3 가이드 핀(860c)은 제2 가이드 핀(860b)에서 우측 또는 하측으로 이웃하여 배치될 수 있으나, 이에 제한되지 않는다.
제1, 제2, 제3 가이드 핀(860a, 860b, 860c)은 댐 구조물(180)의 내측에 표시 영역(AA)의 주위를 따라 배치될 수 있으나, 이에 제한되지 않는다.
얼라인 홀은 대향하는 가이드 핀(860a, 860b, 860c)이 끼워질 수 있도록 대향하는 가이드 핀(860a, 860b, 860c)에 비해 더 넓은 직경 또는 폭을 가질 수 있다.
본 발명의 제8 실시예에 따른 복수의 가이드 핀(860a, 860b, 860c)은 위치에 따라 형태를 달리하여 얼라인에 차등 적용하는 것을 특징으로 한다.
즉, 예를 들면, 표시 패널(710)의 좌, 상단 모서리에 단면이 원형 또는 사각형의 형태를 가지는 제1 가이드 핀(860a)을 배치하고, 제1 가이드 핀(860a)의 우측 또는 하측으로 이웃한 위치에 단면이 십자 형태를 가지는 제2 가이드 핀(860b)을 배치하며, 제2 가이드 핀(860b)의 우측 또는 하측으로 이웃한 위치에 단면이 눈꽃 형태를 가지는 제3 가이드 핀(860c)을 배치하여 얼라인을 진행할 수 있다.
이 경우, 제1, 제2, 제3 가이드 핀(860a, 860b, 860c)을 통해 실제 얼라인 값을 유추하여 공정 데이터로 활용 가능할 수 있다.
제1 가이드 핀(860a)을 통한 얼라인을 진행한 후, 제2 가이드 핀(860b)을 통해 X-, Y-방향으로 얼라인이 틀어진 값을 확인하고 공정에 피드백(feedback) 할 수 있다. 또한, 제3 가이드 핀(860c)을 통해 얼라인 각도가 틀어진 값을 확인하고 공정에 피드백 할 수 있다.
이때, 제1, 제2, 제3 가이드 핀(860a, 860b, 860c)은 표시 패널(810)에 좌우 및/또는 상하 대칭되게 형태를 차등 배치할 수 있다.
한편, 표시 패널의 모서리에 단면이 "ㄱ"자 형태, 십자 형태 또는 눈꽃 형태의 가이드 핀을 구비하는 경우, 상, 하부 기판 사이 각도가 틀어진 경우에도 얼라인 정밀도를 향상시킬 수 있다.
본 발명의 실시예들에 따른 전계 발광 표시 장치는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 전계 발광 표시 장치는, 표시 영역과 비표시 영역으로 구분되는 하부 기판, 상기 하부 기판 상부에 배치되는 박막 트랜지스터, 상기 박막 트랜지스터 상부에 배치되는 평탄화층, 상기 평탄화층 상부에 배치되며, 애노드와 발광부 및 캐소드로 구성되는 발광 소자, 상기 평탄화층 위에 배치되어 발광 영역을 구획하는 뱅크, 상기 하부 기판과 대향하는 상부 기판, 상기 상부 기판과 상기 발광 소자 사이의 공간을 충진하는 충진부, 상기 비표시 영역에서 상기 충진부를 둘러싸는 댐 구조물, 상기 표시 영역과 상기 댐 구조물 사이에 배치되며, 상기 뱅크가 제거되어 구비된 복수의 얼라인 홀 및 상기 비표시 영역의 상기 상부 기판에 구비되어 상기 복수의 얼라인 홀에 끼워지는 복수의 가이드 핀을 포함할 수 있다.
본 발명의 다른 특징에 따르면, 상기 평탄화층은 상기 비표시 영역의 일부까지 연장되며, 상기 연장된 평탄화층의 측면은 경사지도록 구성되고, 상기 뱅크는, 상기 비표시 영역의 상기 평탄화층의 경사진 측면을 덮도록 연장되어, 측면이 경사지도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 전계 발광 표시 장치는, 상기 캐소드 및 상기 뱅크 위에 배치되는 봉지층을 더 포함하며, 상기 충진부는 상기 상부 기판과 상기 봉지층 사이의 공간을 충진할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 봉지층은, 상기 비표시 영역의 상기 뱅크의 경사진 측면을 덮도록 연장되어, 측면이 경사지도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 복수의 얼라인 홀은, 상기 댐 구조물 내측의 상기 뱅크 및 상기 평탄화층의 두께 일부가 제거되어 구비될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 얼라인 홀은 상기 캐소드 및 상기 발광부의 끝단으로부터 일정 거리 이격 될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 얼라인 홀 및 상기 가이드 핀은, 단면이 원형이나 사각형의 형태를 가지며, 상기 얼라인 홀은 상기 가이드 핀에 비해 더 넓은 직경 또는 폭을 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 복수의 얼라인 홀은 대향하는 상기 복수의 가이드 핀에 대응하는 수로 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 얼라인 홀은 상기 표시 영역의 주위를 따라 길게 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 얼라인 홀은 상기 표시 영역의 주위를 둘러싸는 4면의 상기 비표시 영역에 걸쳐 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 가이드 핀은, 상기 댐 구조물의 내측에 상기 표시 영역의 주위를 따라 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 얼라인 홀은 아래로 갈수록 폭이 좁아지는 쐐기 형태나, 위, 아래의 폭이 동일한 형태를 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 가이드 핀은, 끝단이 상기 얼라인 홀의 쐐기 형태에 대응하는 쐐기 형태를 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 복수의 얼라인 홀과 상기 복수의 가이드 핀은 복수의 열로 배치되며, 열에 따라 서로 다른 폭을 가질 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 복수의 가이드 핀은, 위치에 따라 밀도(단위 면적당 배치되는 상기 가이드 핀의 개수) 또는 단면적(상기 가이드 핀이 상기 얼라인 홀에 끼워지는 단면의 면적)을 다르게 배치할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 복수의 가이드 핀은, 상기 표시 영역의 모서리에서부터 좌우 및/또는 상부 방향으로 갈수록 상기 밀도 또는 상기 단면적이 감소되도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 복수의 가이드 핀은, 표시 패널에 좌우 및/또는 상하 대칭되도록 상기 밀도 또는 상기 단면적을 차등 배치할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 복수의 얼라인 홀은, 대응하는 상기 가이드 핀의 배치에 따라 상기 밀도 또는 상기 단면적을 차등 배치할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 복수의 가이드 핀은, 단면이 원형 또는 사각형의 형태를 가지는 제1 가이드 핀과, 단면이 십자 형태를 가지는 제2 가이드 핀 및 단면이 눈꽃 형태를 가지는 제3 가이드 핀을 포함할 수 있다.
본 발명의 또 다른 특징에 따르면, 상기 가이드 핀은 "ㄱ"자 형태, 십자 형태 또는 눈꽃 형태로 표시 패널의 모서리에 배치될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 600, 700, 800: 전계 발광 표시 장치
110, 210, 310, 410, 510, 610, 710, 810: 표시 패널
111: 하부 기판
115g: 평탄화층
115h: 뱅크
115i: 봉지층
120: 박막 트랜지스터
130: 발광 소자
131: 애노드
132: 발광부
133: 캐소드
150: 충진부
160, 160', 260, 360, 460a, 460b, 560, 660, 760a, 760b, 760c, 860a, 860b, 860c: 가이드 핀
165, 265, 365, 465a, 465b, 565: 얼라인 홀
170: 상부 기판
180: 댐 구조물
185: 댐 뱅크
AA: 표시 영역
NA: 비표시 영역

Claims (20)

  1. 표시 영역과 비표시 영역으로 구분되는 하부 기판;
    상기 하부 기판 상부에 배치되는 박막 트랜지스터;
    상기 박막 트랜지스터 상부에 배치되는 평탄화층;
    상기 평탄화층 상부에 배치되며, 애노드와 발광부 및 캐소드로 구성되는 발광 소자;
    상기 평탄화층 위에 배치되어 발광 영역을 구획하는 뱅크;
    상기 하부 기판과 대향하는 상부 기판;
    상기 상부 기판과 상기 발광 소자 사이의 공간을 충진하는 충진부;
    상기 비표시 영역에서 상기 충진부를 둘러싸는 댐 구조물;
    상기 표시 영역과 상기 댐 구조물 사이에 배치되며, 상기 뱅크가 제거되어 구비된 복수의 얼라인 홀; 및
    상기 비표시 영역의 상기 상부 기판에 구비되어 상기 복수의 얼라인 홀에 끼워지는 복수의 가이드 핀을 포함하는, 전계 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 평탄화층은 상기 비표시 영역의 일부까지 연장되며,
    상기 연장된 평탄화층의 측면은 경사지도록 구성되고,
    상기 뱅크는, 상기 비표시 영역의 상기 평탄화층의 경사진 측면을 덮도록 연장되어, 측면이 경사지도록 배치되는, 전계 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 캐소드 및 상기 뱅크 위에 배치되는 봉지층을 더 포함하며,
    상기 충진부는 상기 상부 기판과 상기 봉지층 사이의 공간을 충진하는, 전계 발광 표시 장치.
  4. 제 3 항에 있어서,
    상기 봉지층은, 상기 비표시 영역의 상기 뱅크의 경사진 측면을 덮도록 연장되어, 측면이 경사지도록 배치되는, 전계 발광 표시 장치.
  5. 제 3 항에 있어서,
    상기 복수의 얼라인 홀은, 상기 댐 구조물 내측의 상기 뱅크 및 상기 평탄화층의 두께 일부가 제거되어 구비되는, 전계 발광 표시 장치.
  6. 제 1 항에 있어서,
    상기 얼라인 홀은 상기 캐소드 및 상기 발광부의 끝단으로부터 일정 거리 이격 되는, 전계 발광 표시 장치.
  7. 제 1 항에 있어서,
    상기 얼라인 홀 및 상기 가이드 핀은, 단면이 원형이나 사각형의 형태를 가지며,
    상기 얼라인 홀은 상기 가이드 핀에 비해 더 넓은 직경 또는 폭을 가지는, 전계 발광 표시 장치.
  8. 제 1 항에 있어서,
    상기 복수의 얼라인 홀은 대향하는 상기 복수의 가이드 핀에 대응하는 수로 배치되는, 전계 발광 표시 장치.
  9. 제 1 항에 있어서,
    상기 얼라인 홀은 상기 표시 영역의 주위를 따라 길게 배치되는, 전계 발광 표시 장치.
  10. 제 9 항에 있어서,
    상기 얼라인 홀은 상기 표시 영역의 주위를 둘러싸는 4면의 상기 비표시 영역에 걸쳐 배치되는, 전계 발광 표시 장치.
  11. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 가이드 핀은, 상기 댐 구조물의 내측에 상기 표시 영역의 주위를 따라 배치되는, 전계 발광 표시 장치.
  12. 제 1 항에 있어서,
    상기 얼라인 홀은 아래로 갈수록 폭이 좁아지는 쐐기 형태나, 위, 아래의 폭이 동일한 형태를 가지는, 전계 발광 표시 장치.
  13. 제 12 항에 있어서,
    상기 가이드 핀은, 끝단이 상기 얼라인 홀의 쐐기 형태에 대응하는 쐐기 형태를 가지는, 전계 발광 표시 장치.
  14. 제 1 항에 있어서,
    상기 복수의 얼라인 홀과 상기 복수의 가이드 핀은 복수의 열로 배치되며, 열에 따라 서로 다른 폭을 가지는, 전계 발광 표시 장치.
  15. 제 1 항에 있어서,
    상기 복수의 가이드 핀은, 위치에 따라 밀도(단위 면적당 배치되는 상기 가이드 핀의 개수) 또는 단면적(상기 가이드 핀이 상기 얼라인 홀에 끼워지는 단면의 면적)을 다르게 배치하는, 전계 발광 표시 장치.
  16. 제 15 항에 있어서,
    상기 복수의 가이드 핀은, 상기 표시 영역의 모서리에서부터 좌우 및/또는 상부 방향으로 갈수록 상기 밀도 또는 상기 단면적이 감소되도록 배치되는, 전계 발광 표시 장치.
  17. 제 15 항에 있어서,
    상기 복수의 가이드 핀은, 표시 패널에 좌우 및/또는 상하 대칭되도록 상기 밀도 또는 상기 단면적을 차등 배치하는, 전계 발광 표시 장치.
  18. 제 15 항에 있어서,
    상기 복수의 얼라인 홀은, 대응하는 상기 가이드 핀의 배치에 따라 상기 밀도 또는 상기 단면적을 차등 배치하는, 전계 발광 표시 장치.
  19. 제 1 항에 있어서,
    상기 복수의 가이드 핀은, 단면이 원형 또는 사각형의 형태를 가지는 제1 가이드 핀과, 단면이 십자 형태를 가지는 제2 가이드 핀 및 단면이 눈꽃 형태를 가지는 제3 가이드 핀을 포함하는, 전계 발광 표시 장치.
  20. 제 1 항에 있어서,
    상기 가이드 핀은 "ㄱ"자 형태, 십자 형태 또는 눈꽃 형태로 표시 패널의 모서리에 배치되는, 전계 발광 표시 장치.
KR1020210189457A 2021-12-28 2021-12-28 전계 발광 표시 장치 KR20230099979A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210189457A KR20230099979A (ko) 2021-12-28 2021-12-28 전계 발광 표시 장치
CN202211683505.3A CN116364697A (zh) 2021-12-28 2022-12-27 电致发光显示装置
US18/090,226 US20230209973A1 (en) 2021-12-28 2022-12-28 Electroluminescent display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210189457A KR20230099979A (ko) 2021-12-28 2021-12-28 전계 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20230099979A true KR20230099979A (ko) 2023-07-05

Family

ID=86896642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210189457A KR20230099979A (ko) 2021-12-28 2021-12-28 전계 발광 표시 장치

Country Status (3)

Country Link
US (1) US20230209973A1 (ko)
KR (1) KR20230099979A (ko)
CN (1) CN116364697A (ko)

Also Published As

Publication number Publication date
CN116364697A (zh) 2023-06-30
US20230209973A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US11825723B2 (en) Touch panel display
CN109994522B (zh) 显示装置
KR102315094B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
KR102045036B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102193886B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR20120039874A (ko) 유기전계 발광소자
KR20150028055A (ko) 유기발광 다이오드 표시장치 및 그 제조 방법
KR102247825B1 (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR102053440B1 (ko) 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
US20230077098A1 (en) Electroluminescent display device
KR20160060835A (ko) 유기발광다이오드 표시장치 및 그 제조방법
CN114664883A (zh) 显示面板
KR102269099B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20230099979A (ko) 전계 발광 표시 장치
CN112786652A (zh) 柔性显示装置
KR20160039092A (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
US20230189578A1 (en) Electroluminescent display device
KR20160053376A (ko) 고 개구율 평판 표시장치용 박막 트랜지스터 기판
US20230200131A1 (en) Electroluminescent Display Device
US20230180538A1 (en) Electroluminescent display device
KR20230089836A (ko) 전계 발광 표시 장치
KR20230034826A (ko) 전계 발광 표시 장치
KR20230089817A (ko) 전계 발광 표시 장치
TW202228281A (zh) 顯示裝置
KR20210083944A (ko) 유기 발광 표시 장치