JP6862258B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6862258B2
JP6862258B2 JP2017083723A JP2017083723A JP6862258B2 JP 6862258 B2 JP6862258 B2 JP 6862258B2 JP 2017083723 A JP2017083723 A JP 2017083723A JP 2017083723 A JP2017083723 A JP 2017083723A JP 6862258 B2 JP6862258 B2 JP 6862258B2
Authority
JP
Japan
Prior art keywords
signal line
display device
pixel
semiconductor layer
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017083723A
Other languages
English (en)
Other versions
JP2018180442A (ja
Inventor
素明 宮本
素明 宮本
青木 義典
義典 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017083723A priority Critical patent/JP6862258B2/ja
Priority to US15/936,832 priority patent/US10409125B2/en
Publication of JP2018180442A publication Critical patent/JP2018180442A/ja
Priority to JP2021059532A priority patent/JP7092914B2/ja
Application granted granted Critical
Publication of JP6862258B2 publication Critical patent/JP6862258B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示装置に関し、例えば、表示領域に設けられた複数の画素を有する表示装置に適用して有効な技術に関する。
表示領域に設けられた複数の画素に、複数の走査線を介して走査信号を供給し、複数の信号線を介して画素信号を供給し、画像を表示させる表示装置がある。このような表示装置において、複数の画素は、複数の走査線と複数の信号線とが交差する領域に形成されている。
例えば、特開2014−139645号公報(特許文献1)には、液晶表示パネルにおいて、複数の走査線と複数の信号線とが交差して配置され、走査線から突出して延びる延設部を備え、この延設部が信号線と重なり合う構造を有する技術が記載されている。
特開2014−139645号公報
近年、表示装置は高精細化が要望されることで、画素数が増加するため、配線(例えば信号線)が増加する。このため、配線と画素との間の寄生容量が増加し、画像品位が悪化するという課題があった。
本発明は、上述のような従来技術の問題点を解決すべくなされたものであって、配線と画素との間に作用する寄生容量を低減し、画像品位を向上する表示装置を提供することを目的とする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の一態様としての表示装置は、絶縁性基板上に、複数の走査線と、複数の信号線と、一対の走査線と一対の信号線に囲まれた複数の副画素領域と、各副画素領域に形成された複数の半導体層と、半導体層の一方が接続された金属層と、を備える。半導体層の他方は、一対の信号線の一方に接続されている。副画素領域内で、半導体層が接続された信号線を第1の信号線、半導体層が接続されていない信号線を第2の信号線とした時、平面視において、半導体層と金属層の接続位置において、第1の信号線と半導体層との間の距離は、第2の信号線と半導体層との間の距離よりも長い。
実施の形態1の表示装置を実装したモジュールの一例を示す平面図である。 実施の形態1の表示装置の一例を示す断面図である。 実施の形態1の表示装置の一例を示す回路ブロック図である。 実施の形態1の表示装置の一例を示す回路図である。 実施の形態1の表示装置における画素の構成の一例を示す等価回路図である。 (a)および(b)は実施の形態1の表示装置における白ラスタ表示および緑ラスタ表示の一例を示す説明図である。 実施の形態1の表示装置における画素の構成の一例を示す平面図である。 図7のA−A’線に沿った断面図である。 実施の形態2の表示装置における画素の構成の一例を示す平面図である。 実施の形態2の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態3の表示装置における画素の構成の一例を示す平面図である。 実施の形態3の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態4の表示装置における画素の構成の一例を示す平面図である。 実施の形態4の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態5の表示装置における画素の構成の一例を示す平面図である。 実施の形態5の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態6の表示装置における画素の構成の一例を示す平面図である。 実施の形態6の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態7の表示装置における画素の構成の一例を示す平面図である。 実施の形態7の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態8の表示装置における画素の構成の一例を示す平面図である。 実施の形態8の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態1に対する比較例における画素の構成の一例を示す平面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実施の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
また本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。
(実施の形態1)
以下の実施の形態で説明する技術は、表示機能層が設けられた表示領域に設けられた複数の素子に、表示領域の周囲から信号を供給する機構を備える表示装置に広く適用可能である。以下の実施の形態では、表示装置の代表例として、液晶表示装置を取り上げて説明する。
<モジュール>
図1は、実施の形態1の表示装置を実装したモジュールの一例を示す平面図である。
図1に示すように、表示装置1は、基板21を含むアレイ基板2と、基板31を含む対向基板3と、を有する。
基板21は、表示領域Adと、額縁領域FLAと、を含む。表示領域Adは、基板21の主面としての上面21a(後述する図2参照)側の領域であって、複数の画素Px(後述する図4参照)が設けられている領域である。すなわち表示領域Adは、画像を表示する領域である。額縁領域FLAは、基板21の主面としての上面21a(後述する図2参照)側の領域であって、表示領域Adよりも基板21の外周側の領域である。すなわち、額縁領域FLAは、画像を表示しない領域である。
ここで、基板21の主面としての上面21a内で、互いに交差、好適には直交する2つの方向を、第1方向としてのX軸方向、および、第2方向としてのY軸方向とする。図1に示す例では、基板21は、平面視において、X軸方向にそれぞれ延在する2つの辺と、Y軸方向にそれぞれ延在する2つの辺とを備え、矩形形状を有する。そのため、図1に示す例では、額縁領域FLAは、表示領域Adの周囲の枠状の領域である。
なお、本願明細書では、「平面視において」とは、基板21の主面としての上面21a(後述する図2参照)に垂直な方向から視た場合を意味する。また、以下では、基板21の主面としての上面21a上を、単に基板21上と称することがある。
また、本願明細書における「X軸方向における正側」とは、図中のX軸方向を示す矢印が延びる側を示し、「X軸方向における負側」とは上記「正側」とは反対側を示す。Y軸方向における正側、負側も同様である。
さらに、本願明細書において、特に断りがない限り、基板21に対して絶縁膜IFやトランジスタTrを積層する方向を「上」とし、上とは反対側の方向を「下」とする。
基板21上は、COG(Chip On Glass)構造であり、基板21には半導体チップ(IC:Integrated Circuit)19が実装されている。半導体チップ19は、表示動作に必要な各回路を内蔵した制御装置である。
基板21上には、ソースドライバ13が設けられている。ソースドライバ13は、半導体チップ19に内蔵されていてもよい。
基板21上には、ゲートドライバ12としてのゲートドライバ12Aおよび12Bが設けられている。ゲートドライバ12Aおよび12Bは、額縁領域FLAに設けられている。
ここで、額縁領域FLAのうち、表示領域Adに対して、Y軸方向における負側に配置された領域を、額縁領域FLA1とし、額縁領域FLAのうち、表示領域Adに対して、X軸方向における負側に配置された領域を、額縁領域FLA2とする。また、額縁領域FLAのうち、表示領域Adに対して、Y軸方向における正側に配置された領域を、額縁領域FLA3とし、額縁領域FLAのうち、表示領域Adに対して、X軸方向における正側に配置された領域を、額縁領域FLA4とする。
このとき、ゲートドライバ12Aは、額縁領域FLA2に設けられ、ゲートドライバ12Bは、額縁領域FLA4に設けられている。また、ゲートドライバ12Aおよび12Bは、表示領域Adを挟むように設けられている。図3を用いて後述するように、表示領域Adには、複数の副画素Sxからなる画素Pxが、マトリクス状(行列状)に多数配置されている。
<表示装置>
次に、図1および図2〜図4を参照し、本実施の形態1の表示装置の構成例を詳細に説明する。図2は、実施の形態1の表示装置の一例を示す断面図である。図3は、実施の形態1の表示装置の一例を示す回路ブロック図である。図4は、実施の形態1の表示装置の一例を示す回路図である。
図2に示すように、表示装置1(図1参照)は、第1基板であるアレイ基板2と、第2基板である対向基板3と、液晶層6と、を有する。対向基板3は、アレイ基板2の上面と、対向基板3の下面とが対向するように、アレイ基板2と対向して配置されている。液晶層6は、アレイ基板2と対向基板3との間に設けられている。
アレイ基板2は、絶縁性の基板21を有する。また、対向基板3は、絶縁性の基板31を有する。基板31は、上面と、上面と反対側の下面と、を有し、基板21の上面と基板31の下面とが対向するように基板21と対向した位置に配置されている。また、液晶層6は、基板21の上面と基板31の下面との間に挟まれている。なお、前述したように、基板21の上面を、上面21aと称する。また、基板31の下面を、下面31aと称する。
また、図3に示すように、アレイ基板2は、基板21上に、表示領域Adと、半導体チップ19と、ゲートドライバ12Aおよび12Bと、ソースドライバ13と、を有する。
図3および図4に示すように、表示領域Adでは、副画素Sxが、マトリクス状(行列状)に配列されている。また、図4に示すように、複数の異なる色の副画素Sxにより1個の画素Pxが形成されている。
なお、本願明細書において、行とは、第1方向としてのX軸方向に配列される複数個の副画素Sxを有する画素行を意味する。また、列とは、行が配列される方向と交差、好適には直交する第2方向としてのY軸方向に配列される複数個の副画素Sxを有する画素列を意味する。
図3に示すように、複数の走査線GLは、表示領域Adで、X軸方向にそれぞれ延在し、かつ、Y軸方向に配列されている。複数の信号線SLは、表示領域Adで、Y軸方向にそれぞれ延在し、かつ、X軸方向に配列されている。したがって、複数の信号線SLの各々は、平面視において、複数の走査線GLと交差する。このように、平面視において、互いに交差する複数の走査線GLと複数の信号線SLとの交点に、副画素Sxが配置されている。
半導体チップ19には、アレイ基板2の外部から、マスタークロック、水平同期信号および垂直同期信号が入力される。半導体チップ19は、半導体チップ19に入力されたマスタークロック、水平同期信号および垂直同期信号に基づいて、垂直スタートパルスVSTおよび垂直クロックパルスVCKを生成して、ゲートドライバ12Aおよび12Bに供給する。
ゲートドライバ12Aおよび12Bは、入力された垂直スタートパルスVSTおよび垂直クロックパルスVCKに基づく走査信号を順次出力して走査線GLに供給することによって、副画素Sxを行単位で順次選択する。
ソースドライバ13には、例えば赤、緑および青の画像信号Vsigが与えられる。ソースドライバ13は、ゲートドライバ12Aおよび12Bによって選択された行の各副画素Sxに対して、1画素毎または複数画素毎に、信号線SLを介して画素信号を供給する。
図4に示すように、平面視において、一対の走査線GLと一対の信号線SLに囲まれた副画素領域には、電界効果トランジスタとしての薄膜トランジスタ(Thin Film Transistor:TFT)からなるトランジスタTrが形成されている。したがって、表示領域Adで、基板21上には、複数のトランジスタTrが形成されており、これらの複数のトランジスタTrは、X軸方向およびY軸方向にマトリクス状に配列されている。すなわち、複数の副画素Sxの各々には、トランジスタTrが設けられている。また、複数の副画素Sxの各々には、トランジスタTrに加え、画素電極22が設けられている。
トランジスタTrは、例えばnチャネル型のMOS(Metal Oxide Semiconductor)としての薄膜トランジスタからなる。トランジスタTrのゲート電極は、走査線GLに接続されている。トランジスタTrのソース電極またはドレイン電極の一方は、信号線SLに接続されている。トランジスタTrのソース電極またはドレイン電極の他方は、画素電極22に接続されている。
図2に示すように、アレイ基板2は、基板21と、共通電極COMと、絶縁膜IFと、複数の画素電極22とを有する。共通電極COMは、平面視において、表示領域Adの内部で、基板21の上面21aに、例えば一体的に設けられている。共通電極COMの表面を含めて基板21の上面21a上には、絶縁膜IFが形成されている。表示領域Adで、絶縁膜IF上には、複数の画素電極22が形成されている。したがって、絶縁膜IFは、共通電極COMと画素電極22とを、電気的に絶縁する。
図4に示すように、複数の画素電極22は、平面視において、表示領域Adの内部で、X軸方向およびY軸方向にマトリクス状に配列された複数の副画素Sxの各々の内部にそれぞれ形成されている。したがって、複数の画素電極22は、X軸方向およびY軸方向にマトリクス状に配列されている。
図2に示す例では、共通電極COMは、基板21と画素電極22との間に形成されている。また、共通電極COMは、平面視において、複数の画素電極22の各々と重なるように設けられており、走査線GLと重畳する。そして、複数の画素電極22の各々と共通電極COMとの間に電圧が印加され、複数の画素電極22の各々と共通電極COMとの間、すなわち複数の副画素Sxの各々に電界が形成される。これによって液晶層6中の液晶が配向して表示領域Adに画像が表示される。この際に共通電極COMと画素電極22との間には容量Capが形成され、容量Capは保持容量として機能する。
なお、共通電極COMは、画素電極22よりも液晶層6側に形成されていてもよい。さらに、共通電極COMは、基板31に形成されていてもよい。また、図2に示す例では、共通電極COMと画素電極22との配置が、共通電極COMと画素電極22とが平面視で重なる、横電界モードとしてのFFS(Fringe Field Switching)モードにおける配置となっている。しかし、共通電極COMと画素電極22との配置は、共通電極COMと画素電極22とが平面視で重ならない、横電界モードとしてのIPS(In Plane Switching)モードにおける配置でもよい。あるいは、共通電極COMと画素電極22との配置は、縦電界モードとしてのTN(Twisted Nematic)モードまたはVA(Vertical Alignment)モード等における配置でもよい。
液晶層6は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、前述のFFSモード、または、IPSモード等の横電界モードに対応した液晶層が用いられる。なお、図2に示す液晶層6とアレイ基板2との間、および、液晶層6と対向基板3との間には、それぞれ配向膜が設けられていてもよい。
ゲートドライバ12Aおよび12Bは、走査線GLを介して、副画素SxのトランジスタTrのゲートに走査信号を供給することにより、表示領域Adにマトリクス状に配置されている副画素Sxのうちの1行(1水平ライン)を表示駆動の対象として順次選択する。ソースドライバ13は、信号線SLを介して、ゲートドライバ12Aおよび12Bにより順次選択された1水平ラインに含まれる各副画素Sxに、画素信号を供給する。そして、これらの副画素Sxでは、供給される画素信号に応じて、1水平ラインの表示動作が行われる。
図2に示すように、対向基板3は、基板31と、カラーフィルタ32と、を有する。カラーフィルタ32は、基板31の下面31aに形成されている。
カラーフィルタ32として、例えばR(赤)、G(緑)およびB(青)の3色に着色されたカラーフィルタがX軸方向に配列される。これにより、図4に示すように、赤、緑および青の3色の色領域32R、32Gおよび32Bの各々にそれぞれ対応した複数の副画素Sxが形成され、1組の色領域32R、32Gおよび32Bの各々にそれぞれ対応した複数の副画素Sxにより1個の画素Pxが形成される。赤、緑および青の各色の副画素Sxは、赤、緑および青の各色を表示する。
カラーフィルタ32の色の組み合わせとして、赤、緑および青以外の他の色を含む複数の色の組み合わせでもよい。また、1個の画素Pxが、カラーフィルタ32が設けられていない副画素Sx、すなわち白色を表示するW(白)の副画素Sxを含んでもよい。あるいは、COA(Color filter On Array)技術により、カラーフィルタがアレイ基板2に設けられていてもよい。
なお、アレイ基板2よりも下方には、偏光板(図示は省略)が設けられていてもよく、対向基板3よりも上方には、偏光板(図示は省略)が設けられていてもよい。
<寄生容量>
次に、図5および図6を参照し、本実施の形態1の表示装置における寄生容量について説明する。図5は、実施の形態1の表示装置における画素の構成の一例を示す等価回路図である。図6(a)および(b)は、実施の形態1の表示装置における白ラスタ表示および緑ラスタ表示の一例を示す説明図である。
図5に示すように、表示装置における各副画素Sxは、TFTからなるトランジスタTrを有する。トランジスタTrのゲート電極は、走査線GLに接続されている。トランジスタTrのソース電極またはドレイン電極の一方は、信号線SLに接続されている。トランジスタTrのソース電極またはドレイン電極の他方は、台座電極BWを介して画素電極22に接続されている。画素電極22(台座電極BW)と共通電極COMとの間には、液晶素子LCが介在する。
このような画素Pxの構成において、自身の信号線SLnと台座電極BWとの間には寄生容量C1が作用する。また、自身の信号線SLnと隣り合う他の信号線SLn−1と、台座電極BWとの間には寄生容量C2が作用する。さらに、走査線GLと台座電極BWとの間には寄生容量C3が作用し、また、走査線GLと自身の信号線SLnとの間には寄生容量C4が作用する。
図6において、(a)は赤(R)、緑(G)および青(B)の全副画素Sxを光らせる白ラスタ表示を示し、(b)は緑(G)の副画素Sxのみを光らせる緑ラスタ表示を示している。ここでは、交流電圧駆動による1ラインカラム反転駆動方式を例に説明する。この駆動方式は、カラム(列方向)の副画素Sxを1ライン毎に互い違いに正極と負極とに反転させる駆動方式である。
また図6において、上段は、信号線SLnと隣接する信号線SLn−1に印加される映像信号の電位の時系列的な変化を示し、下段は、上段と同じ時系列において、信号線SLnからの副画素Sxの画素電極に印加される電位の変化を示す。この電位変化は副画素Sxの輝度の変化に比例する。副画素Sxに印加される電位は、電流リーク等により、周期Tの中で徐々に低下していく。
図6(a)に示すように、白ラスタ表示の場合には、自身の信号線SLnに、正極電位、グランド電位、負極電位、グランド電位を順に繰り返す駆動信号が印加される。この場合に、隣り合う他の信号線SLn−1には、逆の極性である負極電位、グランド電位、正極電位、グランド電位を順に繰り返す駆動信号が印加される。すなわち、周期Tにおいて、あるタイミングt1では、自身の信号線SLnには正極電位の駆動信号が印加され、隣り合う他の信号線SLn−1には逆の極性である負極電位の駆動信号が印加される。次のタイミングt2では、自身の信号線SLnには反転した負極電位の駆動信号が印加され、隣り合う他の信号線SLn−1には反転した逆の極性である正極電位の駆動信号が印加される。
この場合に、副画素Sxの輝度は、タイミングt1からタイミングt2に移行するに従い低下し、信号線SLnおよびSLn−1に印加される電位が切り替わるタイミングでフリッカの原因となる階段状の大きな電位変化が発生する(図6下段において、丸印で囲まれた部分)。この電位変化は、自身の信号線SLnに印加される電位と隣り合う他の信号線SLn−1に印加される電位とが関係する。具体的には、自身の信号線SLnと台座電極BWとの間に作用する寄生容量C1と、隣り合う他の信号線SLn−1と台座電極BWとの間に作用する寄生容量C2とのカップリングによる影響を受ける。しかし、図6(a)に示す白ラスタ表示の場合には、信号線SLnと信号線SLn−1に印加される電圧の極性が異なるため、寄生容量C1と寄生容量C2が互いに打ち消す方向に作用するので、階段状の電位変化は比較的小さい。
一方、図6(b)に示すように、緑ラスタ表示の場合には、自身の信号線SLnに、正極電位、グランド電位、負極電位、グランド電位を順に繰り返す駆動信号が印加される。この場合に、隣り合う他の信号線SLn−1には、グランド電位に一定の駆動信号が印加される。すなわち、周期Tにおいて、あるタイミングt1では、自身の信号線SLnには正極電位の駆動信号が印加され、隣り合う他の信号線SLn−1にはグランド電位の駆動信号が印加される。次のタイミングt2では、自身の信号線SLnには反転した負極電位の駆動信号が印加され、隣り合う他の信号線SLn−1にはグランド電位の駆動信号が印加される。
この場合に、副画素Sxの電位は、タイミングt1からタイミングt2に移行するに従い低下し、信号線SLnおよびSLn−1に印加される電位が切り替わるタイミングでフリッカの原因となる階段状の大きな電位変化が発生する。この電位変化は、相殺要因である寄生容量C2がなく、自身の信号線SLnに印加される電位のみが関係するので、白ラスタ表示の場合と比較してかなり大きい。すなわち、図6(b)に示す緑ラスタ表示の場合には、自身の信号線SLnと台座電極BWとの間に作用する寄生容量C1のみのカップリングによる影響を受ける。
これにより、図6(a)に示す白ラスタ表示の場合と、図6(b)に示す緑ラスタ表示の場合とを比較すると、輝度変動の差分は、隣り合う他の信号線SLn−1に作用する寄生容量C2分となる。また、緑ラスタ表示の場合の輝度変動は、自身の信号線SLnに作用する寄生容量C1分により発生する。従って、緑ラスタ表示の場合のフリッカを改善するには、自身の信号線SLnに作用する寄生容量C1を減らす必要がある。
近年、表示装置は高精細化が要望されることで、画素数が増加するため、比例して配線数(信号線SLおよび走査線GL)が増加する。このため、副画素Sx内の面積も縮小しており、信号線SLと副画素Sx内の構成要素の距離が縮まることで寄生容量が増加し、画像品位が悪化するという課題があった。そこで、本実施の形態では、自身の信号線SLnと台座電極BWとの間に作用する寄生容量C1を低減し、画像品位を向上するものである。この画像品位には、例えば、人間の眼にちらつきとして感じられるフリッカなどが影響する。この画像品位への影響は、低周波(例えば60Hz)駆動の場合にはより顕著となる。そのため、本実施の形態は、高精細化に加えて低周波駆動の要望がある表示装置に好適である。
<画素の構成>
図7および図8を参照し、本実施の形態1の表示装置における画素の構成について説明する。図7は、実施の形態1の表示装置における画素の構成の一例を示す平面図である。図8は、図7のA−A’線に沿った断面図である。
前述したように、画素Pxは、赤、緑および青の3色の各色を表示する3つの副画素Sxを含む。あるいは、前述したように、画素Pxが、赤、緑、青および白の4色の各色を表示する4つの副画素Sxを含んでもよい。各色の副画素Sxは、基板21、すなわちアレイ基板2に形成されている。
図7および図8に示すように、複数の副画素Sxの各々は、副画素領域SPAと、台座電極BW(BWR、BWG、BWB)と、トランジスタTr(TrR、TrG、TrB)とを有する。図7および図8には図示しないが、複数の副画素Sxの各々は、画素電極22を有する。トランジスタTrは、ゲート電極としての走査線GLと、ゲート絶縁膜としての絶縁膜IF1と、半導体層SC(SCR、SCG、SCB)と、ソース電極およびドレイン電極の一方としての信号線SLと、ソース電極およびドレイン電極の他方としての台座電極BWと、を含む。
図7に示す例では、X軸方向に配列された、赤の副画素SxR、緑の副画素SxGおよび青の副画素SxBが示されている。赤の副画素SxRの隣に緑の副画素SxGが配置され、緑の副画素SxGの隣に青の副画素SxBが配置されている。
各副画素Sxにおいて、トランジスタTrは、副画素領域SPAに設けられ、走査線GLおよび信号線SLによって駆動される。各副画素Sxにおいて、台座電極BWは、副画素領域SPAに設けられている。また、図示しないが画素電極22も、副画素領域SPAに設けられている。画素電極22は、信号線SLから供給される映像信号が、トランジスタTrを介して印加される。画素電極22は、信号線SLや台座電極BWが形成された層よりも有機絶縁膜を介して上の層に形成される。このため、画素電極22は、有機絶縁膜に形成されたコンタクトホールを介して、台座電極BWに電気的に接続され、これにより、画素電極22は、台座電極BWを介して信号線SLからの映像信号を得る。
図8に示すように、アレイ基板2は、基板21を含む。基板21の上面21a上には遮光膜LSが形成されている。遮光膜LSは、例えば樹脂または金属からなり、遮光性を有している。遮光膜LSは、走査線GLに対向する位置に形成されている。
遮光膜LSは、絶縁膜IF1で覆われている。絶縁膜IF1は、例えば窒化シリコン(SiN)または酸化シリコン(SiO)等の無機系絶縁材料からなる。
絶縁膜IF1上には半導体層SCが形成されている。半導体層SCは、例えば低温ポリシリコン、アモルファスシリコンである。また、IZO(Indium Zinc Oxide)やIGZO(Indium Gallium Zinc Oxide)等の亜鉛系酸化物に代表される透明酸化物半導体を利用してもよい。
半導体層SC上には絶縁膜IF2が形成されている。絶縁膜IF2は、例えば窒化シリコン(SiN)または酸化シリコン(SiO)等の無機系絶縁材料からなり、ゲート絶縁膜としての絶縁膜である。
絶縁膜IF2上には走査線GLが形成されている。走査線GLは、例えばモリブデン(Mo)またはアルミニウム(Al)等の金属からなる。
走査線GLは絶縁膜IF3で覆われている。絶縁膜IF3は、例えば窒化シリコン(SiN)または酸化シリコン(SiO)等の無機系絶縁材料からなる。
絶縁膜IF3には、絶縁膜IF3およびIF2を貫通して半導体層SCに達する開口部OP1および開口部OP2が形成されている。
開口部OP2の内部および絶縁膜IF2およびIF3上には、台座電極BWが形成され、台座電極BWは、開口部OP2を介して半導体層SCと電気的に接続されている。台座電極BWは、アルミニウム(Al)等の金属からなる。
開口部OP1の内部および絶縁膜IF2およびIF3上には、信号線SLが形成され、信号線SLは、開口部OP1を介して半導体層SCと電気的に接続されている。信号線SLは、例えばアルミニウム(Al)等の金属からなる。
このように、半導体層SCと、信号線SLと、走査線GLとは、基板21の上面21aに垂直な方向において異なる層に形成されている。また、信号線SLと、台座電極BWとは、基板21の上面21aに垂直な方向において同じ層に形成されている。
走査線GLは、半導体層SCの一部と立体交差して、トランジスタTrのゲート電極として機能する。信号線SLは、開口部OP1を介して半導体層SCと接続されており、例えばトランジスタTrのソース電極として機能する。また、台座電極BWは、開口部OP2を介して半導体層SCと接続されており、例えばトランジスタTrのドレイン電極として機能する。あるいは、例えば信号線SLがトランジスタTrのドレイン電極として機能する場合、台座電極BWはトランジスタTrのソース電極として機能する。
図示しないが、信号線SLおよび台座電極BWの上層には、絶縁膜を介して共通電極COMが形成されている。共通電極COMは、例えばITO(Indium Tin Oxide)等の透明導電材料すなわち透明導電酸化物からなる透明電極である。共通電極COMの上層には、台座電極BWに絶縁膜の開口部を介して接続される画素電極22が形成されている。画素電極22は、ITO等の透明導電材料で形成される透明電極である。画素電極22の上層には、例えばポリイミドからなる配向膜が形成されている。
図8に示す寄生容量C1は、台座電極BWと信号線SLn間に形成される。図7の平面視においては、隣接する台座電極BWと信号線SLn間の距離DT3が相当する。
図8に示す寄生容量C2は、台座電極BWと図示しない信号線SLn−1間に形成される。図7の平面視においては、隣接する台座電極BWと信号線SLn−1の間隔DT4が相当する。
図8に示す寄生容量C3は、台座電極BWと走査線GL間に形成される。図7の平面視においては、台座電極BWと走査線GLの重複領域が相当する。
図8に示す寄生容量C4は、信号線SLnと走査線GL間に形成される。図7の平面視においては、信号線SLnと走査線GLの重複領域が相当する。
<信号線とトランジスタの半導体層との配置>
上述した図7を参照し、本実施の形態1の表示装置において、信号線とトランジスタの半導体層との配置について説明する。本実施の形態1に対する比較例として、図23を示す。図23は、実施の形態1に対する比較例における画素の構成の一例を示す平面図である。
本実施の形態1の表示装置においては、アレイ基板2の絶縁性基板21上に、複数の走査線GLと、複数の信号線SLと、複数の走査線GLと複数の信号線SLとの各々が交差する副画素領域SPAに形成された複数のトランジスタTrと、を備える。図7に示すように、平面視において、複数の走査線GLは、第1方向に延在し、第1方向と交差する第2方向に配列されている。平面視において、複数の信号線SL(SLn−2、SLn−1、SLn、SLn+1)は、第2方向に延在し、第1方向に配列されている。平面視において、複数の副画素領域SPAは、隣り合う2本の走査線GLと隣り合う2本の信号線SLとにより挟まれた領域である。
複数のトランジスタの各々は、半導体層SCと、半導体層SCに電気的に接続された金属層である台座電極BWと、を含む。図7においては、左側から順に、赤の副画素用のトランジスタTrR、緑の副画素用のトランジスタTrG、青の副画素用のトランジスタTrBを配置した例を示している。赤の副画素用のトランジスタTrRは、半導体層SCRと台座電極BWRとを含む。緑の副画素用のトランジスタTrGは、半導体層SCGと台座電極BWGとを含む。青の副画素用のトランジスタTrBは、半導体層SCBと台座電極BWBとを含む。図7には、各トランジスタTrR、TrGおよびTrBに対応する遮光膜LSR、LSGおよびLSBも図示している。
複数のトランジスタのうちの第1トランジスタ、例えばトランジスタTrGは、複数の信号線SLのうちの第1信号線である信号線SLnに接続されている。トランジスタTrGは、第1半導体層である半導体層SCGと、第1台座電極である台座電極BWGと、を含み、半導体層SCGの一端は信号線SLnに電気的に接続され、半導体層SCGの他端は台座電極BWGに電気的に接続されている。トランジスタTrGは、図7において、中央に配置された緑の副画素用のトランジスタである。
複数のトランジスタのうちの第2トランジスタ、例えばトランジスタTrRは、第1信号線である信号線SLnと隣り合う第2信号線である信号線SLn−1に接続されている。トランジスタTrRも、トランジスタTrGと同様に、第2半導体層である半導体層SCRと、第2台座電極である台座電極BWRと、を含み、半導体層SCRの一端は信号線SLn−1に電気的に接続され、半導体層SCRの他端は台座電極BWRに電気的に接続されている。トランジスタTrRは、図7において、左端に配置された赤の副画素用のトランジスタである。
第3のトランジスタ、例えばトランジスタTrBも、トランジスタTrGと同様に、半導体層SCBと、台座電極BWBと、を含み、半導体層SCBの一端は信号線SLn+1に電気的に接続され、半導体層SCBの他端は台座電極BWBに電気的に接続されている。トランジスタTrBは、図7において、右端に配置された青の副画素用のトランジスタである。
本実施の形態1の表示装置は、緑の副画素用のトランジスタTrG(第1トランジスタ)に着目した場合に、図7に示すように、平面視において、信号線SLn(第1信号線)と半導体層SCG(第1半導体層)との間の距離DT1は、信号線SLn−1(第2信号線)と半導体層SCG(第1半導体層)との間の距離DT2よりも長い。これらの距離DT1、DT2は、図7においてX軸方向(第1方向)の距離である。これに対して、本実施の形態1に対する比較例では、図23に示すように、平面視において、信号線SLnと半導体層SCGとの間の距離DT11は、信号線SLn−1と半導体層SCGとの間の距離DT12よりも短い。
本実施の形態1と本実施の形態1に対する比較例とを比較した場合に、本実施の形態1の方が、自身の信号線SLnに対して半導体層SCGが遠い位置にある。このため、本実施の形態1の台座電極BWGは、全体的に信号線SLn−1側に形成することができる。したがって、平面視において、信号線SLn(第1信号線)と台座電極BWGとの間の距離DT3は、信号線SLn−1(第2信号線)と台座電極BWGとの間の距離DT4よりも長い。よって、自身の信号線SLnと台座電極BWとの間に作用する寄生容量C1(図5および図8参照)は、自身の信号線SLnと半導体層SCGとの間の距離が長いほど小さくなるので、本実施の形態1の方が比較例に比べて寄生容量C1を小さくできる。
具体的に、本実施の形態1の表示装置において、半導体層SCGは、半導体層SCGの一端が開口部OP1を通じて信号線SLnに電気的に接続され、そして、信号線SLnに沿って延在している。半導体層SCGにおいて、信号線SLnに沿って延在している部分は、信号線SLnと重畳し、この部分で走査線GLと交差する。この信号線SLnに沿って延在している部分は、比較例と同じ長さである。
さらに、本実施の形態1の表示装置において、半導体層SCGは、信号線SLnの延在方向から屈曲して走査線GLの延在方向に沿って延在している。この走査線GLの延在方向に沿って延在している部分は、比較例に比べて長く、自身の信号線SLnと台座電極BWとの間に作用する寄生容量C1を小さくできることにつながる。
さらに、本実施の形態1の表示装置において、半導体層SCGは、走査線GLの延在方向から屈曲して信号線SLnの延在方向に沿って延在し、そして、半導体層SCGの他端が開口部OP2を通じて台座電極BWGに電気的に接続されている。半導体層SCGにおいて、信号線SLnの延在方向に沿って延在している部分で走査線GLと交差し、この交差領域に遮光膜LSGが配置されている。この信号線SLnの延在方向に沿って延在している部分は、比較例と同じ長さである。
本実施の形態1の表示装置において、半導体層SCGの一端および他端は、平面視で開口部OP1、OP2を有する矩形形状である。半導体層SCGの他端は、比較例と反対に自身の信号線SLn側に突出して形成されている。台座電極BWGは、平面視で矩形形状である。台座電極BWGの一部は走査線GLと重畳する。
以上では、第1トランジスタとして緑の副画素用のトランジスタTrGに着目した場合を説明したが、本実施の形態1の表示装置は、これに限らず、赤の副画素用のトランジスタTrR、または青の副画素用のトランジスタTrBに着目した場合にも同様である。
すなわち、赤の副画素用のトランジスタTrRに着目した場合には、図7に示すように、平面視において、信号線SLn−1(第1信号線)と半導体層SCR(第1半導体層)との間の距離DT1は、信号線SLn−2(第2信号線)と半導体層SCR(第1半導体層)との間の距離DT2よりも長い。このため、台座電極BWRと信号線SLn−1との間の距離DT3は、台座電極BWRと信号線SLn−2との間の距離DT4よりも長くできる。
青の副画素用のトランジスタTrBに着目した場合には、図7に示すように、平面視において、信号線SLn+1(第1信号線)と半導体層SCB(第1半導体層)との間の距離DT1は、信号線SLn(第2信号線)と半導体層SCB(第1半導体層)との間の距離DT2よりも長い。このため、台座電極BWBと信号線SLn+1との間の距離DT3は、台座電極BWBと信号線SLnとの間の距離DT4よりも長くできる。
以上説明した本実施の形態1の表示装置においては、第1信号線と第1半導体層との間の距離DT1を、第2信号線と第1半導体層との間の距離DT2よりも長くすることで、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1を小さくすることができる。
尚、寄生容量C1を小さくすると、反対に寄生容量C2が増加することになるが、白ラスタ表示の場合は、寄生容量C1とC2の合計のカップリング影響を受けるため、白ラスタ表示への影響は少ない。
この結果、単一色のラスタ表示および白ラスタ表示の場合の何れにおいても、フリッカの発生を抑制することができる。
(実施の形態2)
実施の形態2の表示装置における画素の構成について説明する。図9は、実施の形態2の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態1と異なる点を主に説明する。
本実施の形態2の表示装置は、上述した実施の形態1と同様に、第1信号線と第1半導体層との間の距離DT1を、第2信号線と第1半導体層との間の距離DT2よりも長くしている。さらに、本実施の形態2の表示装置においては、図9に示すように、金属層である第1台座電極BW(BWR、BWG、BWB)は、第1信号線SL(SLn−1、SLn、SLn+1)側に切り欠き部(凹部)NTを有する。そして、平面視において、第1信号線SLと第1台座電極BWの切り欠き部NTとの間の距離DT3は、第2信号線SLと第1台座電極BWとの間の距離DT4よりも長い。これらの距離DT3、DT4は、図9においてX軸方向の距離である。これにより、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1をさらに小さくすることができる。
図9においては、第1台座電極BWの切り欠き部NTを矩形形状の右上角部に形成した例を示しているが、角部に限らず、矩形形状の右上角部と右下角部とを含む右側全体を切り欠いた形状で形成してもよい。
本実施の形態2の表示装置においては、上述した実施の形態1に対して、さらに、第1信号線SLと第1台座電極BWの切り欠き部NTとの間の距離DT3を、第2信号線SLと第1台座電極BWとの間の距離DT4よりも長くすることで、より一層、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1を小さくして、画像品位を向上することができる。
<変形例>
次に、実施の形態2の変形例について説明する。図10は、実施の形態2の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態2の変形例の表示装置においては、図10に示すように、第1信号線SLと第1台座電極BWの切り欠き部NTとの間の距離DT3を、第2信号線SLと第1台座電極BWとの間の距離DT4よりも長くする構成を、緑の副画素用のトランジスタTrGに適用した例である。緑の副画素用のトランジスタTrG以外の赤および青の副画素用のトランジスタTrR、TrBに対応する部分は、上述した実施の形態1で示した図7と同じである。
緑の副画素用のトランジスタTrGに適用する理由は、以下の通りである。一般に、人間の目は、緑の色領域の輝度を、赤の色領域および青の色領域の輝度よりも認識しやすい。したがって、表示される画像全体の輝度向上およびホワイトバランスの最適化のため、さらにフリッカに影響が大きい緑の副画素の寄生容量を低減させることが望ましい。
本実施の形態2の変形例の表示装置のように、緑の副画素用のトランジスタTrGに適用した場合でも、緑の副画素用のトランジスタTrGにおいて、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1を小さくすることができるので、画像品位を向上することが可能となる。
(実施の形態3)
実施の形態3の表示装置における画素の構成について説明する。図11は、実施の形態3の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態1および2と異なる点を主に説明する。
本実施の形態3の表示装置は、上述した実施の形態1と同様に、第1信号線と第1半導体層との間の距離DT1を、第2信号線と第1半導体層との間の距離DT2よりも長くしている。さらに、本実施の形態3の表示装置においては、図11に示すように、走査線GLは、第1延設部ET1を有している。そして、平面視において、走査線GLの第1延設部ET1と金属層である第1台座電極BWとは重畳する。これにより、走査線GLと第1台座電極BWとの間に作用する寄生容量C3を大きくすることで、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1をさらに小さくすることができる。
図11においては、第1延設部ET1は走査線GLからY軸方向に突出して延びる例を示しているが、これに限らず、この第1延設部ET1と第1台座電極BWとが重畳するように形成すればよい。
本実施の形態3の表示装置においては、上述した実施の形態1に対して、さらに、走査線GLの第1延設部ET1と第1台座電極BWとを重畳することで、より一層、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1を小さくして、画像品位を向上することができる。
<変形例>
次に、実施の形態3の変形例について説明する。図12は、実施の形態3の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態3の変形例の表示装置においては、図12に示すように、走査線GLの第1延設部ET1と第1台座電極BWとを重畳する構成を、緑の副画素用のトランジスタTrGに適用した例である。緑の副画素用のトランジスタTrG以外の赤および青の副画素用のトランジスタTrR、TrBに対応する部分は、上述した実施の形態1で示した図7と同じである。
本実施の形態3の変形例の表示装置のように、緑の副画素用のトランジスタTrGに適用した場合でも、緑の副画素用のトランジスタTrGにおいて、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1を小さくすることができるので、画像品位を向上することが可能となる。
(実施の形態4)
実施の形態4の表示装置における画素の構成について説明する。図13は、実施の形態4の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態1〜3と異なる点を主に説明する。
本実施の形態4の表示装置は、上述した実施の形態2と実施の形態3とを組み合わせた例である。すなわち、本実施の形態4の表示装置においては、図13に示すように、金属層である第1台座電極BWは、第1信号線SL側に切り欠き部NTを有する。そして、平面視において、第1信号線SLと第1台座電極BWの切り欠き部NTとの間の距離DT3は、第2信号線SLと第1台座電極BWとの間の距離DT4よりも長い。かつ、走査線GLは、第1延設部ET1を有する。そして、平面視において、走査線GLの第1延設部ET1と第1台座電極BWとは重畳する。
本実施の形態4の表示装置においては、上述した実施の形態2および実施の形態3と同様の効果を得ることができる。
<変形例>
次に、実施の形態4の変形例について説明する。図14は、実施の形態4の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態4の変形例の表示装置は、上述した実施の形態2の変形例と実施の形態3の変形例とを組み合わせた例である。すなわち、本実施の形態4の変形例の表示装置においては、図14に示すように、緑の副画素用のトランジスタTrGに適用した例である。
本実施の形態4の変形例の表示装置においては、上述した実施の形態2の変形例および実施の形態3の変形例と同様の効果を得ることができる。
(実施の形態5)
実施の形態5の表示装置における画素の構成について説明する。図15は、実施の形態5の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態1〜4と異なる点を主に説明する。
本実施の形態5の表示装置は、上述した実施の形態1と同様に、第1信号線と第1半導体層との間の距離DT1を、第2信号線と第1半導体層との間の距離DT2よりも長くし、第1信号線と台座電極BWとの間の距離DT3を、第2信号線と台座電極BWとの間の距離DT4よりも長くしている。さらに、本実施の形態5の表示装置においては、図15に示すように、走査線GLは、第2延設部ET2を有する。そして、平面視において、走査線GLの第2延設部ET2と第1信号線SLとは重畳する。これにより、走査線GLと自身の第1信号線SLとの間に作用する寄生容量C4を大きくすることで、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1をさらに小さくすることができる。
図15においては、第2延設部ET2は走査線GLからY軸方向に突出して延び、第1信号線SLの幅(X軸方向)よりも広い例を示しているが、これに限らず、この第2延設部ET2と第1信号線SLとが重畳するように形成すればよい。
本実施の形態5の表示装置においては、上述した実施の形態1に対して、さらに、走査線GLの第2延設部ET2と第1信号線SLとを重畳することで、より一層、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1を小さくして、画像品位を向上することができる。
<変形例>
次に、実施の形態5の変形例について説明する。図16は、実施の形態5の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態5の変形例の表示装置においては、図16に示すように、走査線GLの第2延設部ET2と第1信号線SLとを重畳する構成を、緑の副画素用のトランジスタTrGに適用した例である。緑の副画素用のトランジスタTrG以外の赤および青の副画素用のトランジスタTrR、TrBに対応する部分は、上述した実施の形態1で示した図7と同じである。
本実施の形態5の変形例の表示装置のように、緑の副画素用のトランジスタTrGに適用した場合でも、緑の副画素用のトランジスタTrGにおいて、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1を小さくすることができるので、画像品位を向上することが可能となる。
(実施の形態6)
実施の形態6の表示装置における画素の構成について説明する。図17は、実施の形態6の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態1〜5と異なる点を主に説明する。
本実施の形態6の表示装置は、上述した実施の形態2と実施の形態5とを組み合わせた例である。すなわち、本実施の形態6の表示装置においては、図17に示すように、金属層である第1台座電極BWは、第1信号線SL側に切り欠き部NTを有する。そして、平面視において、第1信号線SLと第1台座電極BWの切り欠き部NTとの間の距離DT3は、第2信号線と第1台座電極との間の距離DT4よりも長い。かつ、走査線GLは、第2延設部ET2を有する。そして、平面視において、走査線GLの第2延設部ET2と第1信号線SLとは重畳する。
本実施の形態6の表示装置においては、上述した実施の形態2および実施の形態5と同様の効果を得ることができる。
<変形例>
次に、実施の形態6の変形例について説明する。図18は、実施の形態6の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態6の変形例の表示装置は、上述した実施の形態2の変形例と実施の形態5の変形例とを組み合わせた例である。すなわち、本実施の形態6の変形例の表示装置においては、図18に示すように、緑の副画素用のトランジスタTrGに適用した例である。
本実施の形態6の変形例の表示装置においては、上述した実施の形態2の変形例および実施の形態5の変形例と同様の効果を得ることができる。
(実施の形態7)
実施の形態7の表示装置における画素の構成について説明する。図19は、実施の形態7の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態1〜6と異なる点を主に説明する。
本実施の形態7の表示装置は、上述した実施の形態1と同様に、第1信号線と第1半導体層との間の距離DT1を、第2信号線と第1半導体層との間の距離DT2よりも長くし、第1信号線と台座電極BWとの間の距離DT3を、第2信号線と台座電極BWとの間の距離DT4よりも長くしている。さらに、本実施の形態7の表示装置においては、図19に示すように、走査線GLは、折り曲げ部BDを有する。そして、平面視において、走査線GLの折り曲げ部BDと第1信号線SLとの間の距離DT5と、走査線GLの折り曲げ部BDと金属層である第1台座電極BWとの間の距離DT6とは等しい。これらの距離DT5、DT6は、図19においてX軸方向の距離である。これにより、走査線GLと第1台座電極BWとの間に作用する寄生容量C3と、走査線GLと自身の第1信号線SLとの間に作用する寄生容量C4とを大きくすることで、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1をさらに小さくすることができる。
図19においては、折り曲げ部BDはY軸方向に山型で第1信号線SLとの交差部分で頂部となる例を示しているが、これに限らず、この折り曲げ部BDと第1信号線SLとの間の距離DT5と、この折り曲げ部BDと第1台座電極BWとの間の距離DT6とが等しくなるように形成すればよい。
本実施の形態7の表示装置においては、上述した実施の形態1に対して、さらに、走査線GLの折り曲げ部BDと第1信号線SLとの間の距離DT5と、走査線GLの折り曲げ部BDと第1台座電極BWとの間の距離DT6とを等しくすることで、より一層、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1を小さくして、画像品位を向上することができる。
<変形例>
次に、実施の形態7の変形例について説明する。図20は、実施の形態7の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態7の変形例の表示装置においては、図20に示すように、走査線GLの折り曲げ部BDと第1信号線SLとの間の距離DT5と、走査線GLの折り曲げ部BDと第1台座電極BWとの間の距離DT6とを等しくする構成を、緑の副画素用のトランジスタTrGに適用した例である。緑の副画素用のトランジスタTrG以外の赤および青の副画素用のトランジスタTrR、TrBに対応する部分は、上述した実施の形態1で示した図7と同じである。
本実施の形態7の変形例の表示装置のように、緑の副画素用のトランジスタTrGに適用した場合でも、緑の副画素用のトランジスタTrGにおいて、自身の第1信号線SLと第1台座電極BWとの間に作用する寄生容量C1を小さくすることができるので、画像品位を向上することが可能となる。
(実施の形態8)
実施の形態8の表示装置における画素の構成について説明する。図21は、実施の形態8の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態1〜7と異なる点を主に説明する。
本実施の形態8の表示装置は、上述した実施の形態2と実施の形態7とを組み合わせた例である。すなわち、本実施の形態8の表示装置においては、図21に示すように、金属層である第1台座電極BWは、第1信号線SL側に切り欠き部NTを有する。そして、平面視において、第1信号線SLと第1台座電極BWの切り欠き部NTとの間の距離DT3は、第2信号線SLと第1台座電極BWとの間の距離DT4よりも長い。かつ、走査線GLは、折り曲げ部BDを有する。そして、平面視において、走査線GLの折り曲げ部BDと第1信号線SLとの間の距離DT5と、走査線GLの折り曲げ部BDと第1台座電極BWとの間の距離DT6とは等しい。
本実施の形態8の表示装置においては、上述した実施の形態2および実施の形態7と同様の効果を得ることができる。
<変形例>
次に、実施の形態8の変形例について説明する。図22は、実施の形態8の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態8の変形例の表示装置は、上述した実施の形態2の変形例と実施の形態7の変形例とを組み合わせた例である。すなわち、本実施の形態8の変形例の表示装置においては、図22に示すように、緑の副画素用のトランジスタTrGに適用した例である。
本実施の形態8の変形例の表示装置においては、上述した実施の形態2の変形例および実施の形態7の変形例と同様の効果を得ることができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
また、前記実施の形態においては、開示例として液晶表示装置の場合を例示したが、その他の適用例として、有機EL表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることはいうまでもない。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
1 表示装置
2 アレイ基板
3 対向基板
6 液晶層
12、12A、12B ゲートドライバ
13 ソースドライバ
19 半導体チップ
21 基板
21a 上面
22 画素電極
31 基板
31a 下面
32 カラーフィルタ
32R、32G、32B 色領域
Ad 表示領域
BD 折り曲げ部
BW、BWR、BWG、BWB 台座電極
C1、C2、C3、C4、Ca、Cap 容量
COM 共通電極
DT1〜DT6、DT11、DT12 距離
ET1、ET2 延設部
FLA、FLA1〜FLA4 額縁領域
GL 走査線
IF、IF1〜IF3 絶縁膜
LC 液晶素子
LS、LSR、LSG、LSB 遮光膜
NT 切り欠き部
OP1、OP2 開口部
Px 画素
SC、SCR、SCG、SCB 半導体層
SL、SLn、SLn+1、SLn−1、SLn−2 信号線
SPA 副画素領域
Sx、SxR、SxG、SxB 副画素
T 周期
Tr、TrR、TrG、TrB トランジスタ
t1、t2 タイミング
VCK 垂直クロックパルス
Vsig 画像信号
VST 垂直スタートパルス

Claims (11)

  1. 絶縁性基板上に、複数の走査線と、複数の信号線と、一対の前記走査線と一対の前記信号線に囲まれた複数の副画素領域と、前記各副画素領域に形成された複数の半導体層と、前記半導体層の一方が接続された金属層と、を備え、
    前記半導体層の他方は、前記一対の信号線の一方に接続され、
    前記副画素領域内で、前記半導体層が接続された信号線を第1の信号線、前記半導体層が接続されていない信号線を第2の信号線とした時、
    平面視において、前記半導体層と前記金属層の接続位置において、前記第1の信号線と前記半導体層との間の距離は、前記第2の信号線と前記半導体層との間の距離よりも長い、表示装置。
  2. 請求項1に記載の表示装置において、
    平面視において、前記第1の信号線と前記金属層との間の距離は、前記第2の信号線と前記金属層との間の距離よりも長い、表示装置。
  3. 請求項2に記載の表示装置において、
    前記金属層は、前記第1の信号線側に前記走査線の延在方向に凹部を有する、表示装置。
  4. 請求項2に記載の表示装置において、
    前記走査線は、前記信号線と平行方向に延設する第1延設部を有し、
    平面視において、前記半導体層と前記第1の信号線間で、前記走査線の第1延設部と前記金属層とは重畳する、表示装置。
  5. 請求項2に記載の表示装置において、
    前記金属層は、前記第1の信号線側に前記走査線の延在方向に凹部を有し、
    平面視において、前記第1の信号線と前記金属層との間の距離は、前記第2の信号線と前記金属層との間の距離よりも長く、
    前記走査線は、前記信号線と平行方向に延設する第1延設部を有し、
    平面視において、前記半導体層と前記第1の信号線間で、前記走査線の第1延設部と前記金属層とは重畳する、表示装置。
  6. 請求項2に記載の表示装置において、
    前記走査線は、前記信号線と平行方向に延設する第2延設部を有し、
    平面視において、前記走査線の第2延設部と前記第1の信号線とは重畳する、表示装置。
  7. 請求項2に記載の表示装置において、
    前記金属層は、前記第1の信号線側に前記走査線の延在方向に凹部を有し、
    平面視において、前記第1の信号線と前記金属層との間の距離は、前記第2の信号線と前記金属層との間の距離よりも長く、
    前記走査線は、前記信号線と平行方向に延設する第2延設部を有し、
    平面視において、前記半導体層と前記第1の信号線間で、前記走査線の第2延設部と前記信号線とは重畳する、表示装置。
  8. 請求項2に記載の表示装置において、
    前記走査線は、前記半導体層と前記第1の信号線の接続位置側に突出した折り曲げ部を有し、
    平面視において、前記走査線の折り曲げ部と前記第1の信号線との間の距離と、前記走査線の折り曲げ部と前記金属層との間の距離とは略等しい、表示装置。
  9. 請求項2に記載の表示装置において、
    前記金属層は、前記第1の信号線側に前記走査線の延在方向に凹部を有し、
    平面視において、前記第1の信号線と前記金属層との間の距離は、前記第2の信号線と前記金属層との間の距離よりも長く、
    前記走査線は、前記半導体層と前記第1の信号線の接続位置側に突出した折り曲げ部を有し、
    平面視において、前記走査線の折り曲げ部と前記第1の信号線との間の距離と、前記走査線の折り曲げ部と前記金属層との間の距離とは略等しい、表示装置。
  10. 請求項2に記載の表示装置において、
    前記副画素領域は、赤、緑および青の何れかの色を表示する、表示装置。
  11. 請求項10に記載の表示装置において、
    前記金属層は、前記第1の信号線側に前記走査線の延在方向に凹部を有し、
    前記走査線は、前記半導体層と前記第1の信号線の接続位置側に突出した折り曲げ部を有し、
    前記凹部または前記折り曲げ部は、緑の副画素領域に形成される、表示装置。
JP2017083723A 2017-04-20 2017-04-20 表示装置 Active JP6862258B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017083723A JP6862258B2 (ja) 2017-04-20 2017-04-20 表示装置
US15/936,832 US10409125B2 (en) 2017-04-20 2018-03-27 Display device
JP2021059532A JP7092914B2 (ja) 2017-04-20 2021-03-31 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017083723A JP6862258B2 (ja) 2017-04-20 2017-04-20 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021059532A Division JP7092914B2 (ja) 2017-04-20 2021-03-31 表示装置

Publications (2)

Publication Number Publication Date
JP2018180442A JP2018180442A (ja) 2018-11-15
JP6862258B2 true JP6862258B2 (ja) 2021-04-21

Family

ID=63853824

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017083723A Active JP6862258B2 (ja) 2017-04-20 2017-04-20 表示装置
JP2021059532A Active JP7092914B2 (ja) 2017-04-20 2021-03-31 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021059532A Active JP7092914B2 (ja) 2017-04-20 2021-03-31 表示装置

Country Status (2)

Country Link
US (1) US10409125B2 (ja)
JP (2) JP6862258B2 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453434B2 (ja) * 2004-03-30 2010-04-21 セイコーエプソン株式会社 液晶装置及び電子機器
JP2006250985A (ja) * 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
US8242503B2 (en) * 2010-05-21 2012-08-14 Chimei Innolux Corporation Multi-gate thin film transistor device
JP5909198B2 (ja) * 2013-01-21 2016-04-26 株式会社ジャパンディスプレイ 液晶表示パネル及び電子機器
JP2014149322A (ja) * 2013-01-30 2014-08-21 Japan Display Inc 液晶表示パネル及び電子機器
JP2015206819A (ja) * 2014-04-17 2015-11-19 株式会社ジャパンディスプレイ 表示装置
JP6350984B2 (ja) * 2014-04-24 2018-07-04 Tianma Japan株式会社 薄膜トランジスタ及び表示装置
JP2016122175A (ja) * 2014-12-25 2016-07-07 株式会社ジャパンディスプレイ 液晶表示装置
JP6376989B2 (ja) * 2015-02-19 2018-08-22 株式会社ジャパンディスプレイ 表示装置
TWI553839B (zh) * 2015-04-15 2016-10-11 群創光電股份有限公司 顯示面板
JP2017044915A (ja) * 2015-08-27 2017-03-02 株式会社ジャパンディスプレイ 液晶表示装置
TWI560486B (en) * 2016-01-05 2016-12-01 Innolux Corp Display panel
CN105977307B (zh) * 2016-06-30 2020-06-02 上海中航光电子有限公司 薄膜晶体管、显示面板及显示装置
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法

Also Published As

Publication number Publication date
US20180307109A1 (en) 2018-10-25
JP7092914B2 (ja) 2022-06-28
JP2021113980A (ja) 2021-08-05
US10409125B2 (en) 2019-09-10
JP2018180442A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
US10453869B2 (en) Display apparatus
JP5314155B2 (ja) 液晶表示装置
KR101204365B1 (ko) 액정 표시 패널 및 그 제조 방법
JP5376774B2 (ja) 液晶表示装置
JP5368125B2 (ja) 表示装置
JP5148494B2 (ja) 液晶表示装置
US8848151B2 (en) Liquid crystal display device
US8325286B2 (en) Active matrix substrate and display device including the same
US9019184B2 (en) Liquid crystal display device including specific subpixel arrangement
US20120200615A1 (en) Liquid crystal display device
US20110012815A1 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US20100045884A1 (en) Liquid Crystal Display
JP5173038B2 (ja) 液晶表示装置
KR20190020878A (ko) 표시 장치
JP2007226243A (ja) 液晶表示装置
WO2011148664A1 (ja) アクティブマトリクス基板及び液晶表示装置
JP5589018B2 (ja) 液晶表示装置
WO2013080520A1 (ja) 表示装置
JP7092914B2 (ja) 表示装置
US20190287473A1 (en) Liquid crystal display device and drive method for same
JP4501979B2 (ja) 液晶表示装置
KR20200110573A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200319

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210331

R150 Certificate of patent or registration of utility model

Ref document number: 6862258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250