JP6862258B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6862258B2
JP6862258B2 JP2017083723A JP2017083723A JP6862258B2 JP 6862258 B2 JP6862258 B2 JP 6862258B2 JP 2017083723 A JP2017083723 A JP 2017083723A JP 2017083723 A JP2017083723 A JP 2017083723A JP 6862258 B2 JP6862258 B2 JP 6862258B2
Authority
JP
Japan
Prior art keywords
signal line
display device
pixel
semiconductor layer
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017083723A
Other languages
English (en)
Other versions
JP2018180442A (ja
Inventor
素明 宮本
素明 宮本
青木　義典
義典 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2017083723A priority Critical patent/JP6862258B2/ja
Priority to US15/936,832 priority patent/US10409125B2/en
Publication of JP2018180442A publication Critical patent/JP2018180442A/ja
Priority to JP2021059532A priority patent/JP7092914B2/ja
Application granted granted Critical
Publication of JP6862258B2 publication Critical patent/JP6862258B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示装置に関し、例えば、表示領域に設けられた複数の画素を有する表示装置に適用して有効な技術に関する。
表示領域に設けられた複数の画素に、複数の走査線を介して走査信号を供給し、複数の信号線を介して画素信号を供給し、画像を表示させる表示装置がある。このような表示装置において、複数の画素は、複数の走査線と複数の信号線とが交差する領域に形成されている。
例えば、特開２０１４−１３９６４５号公報（特許文献１）には、液晶表示パネルにおいて、複数の走査線と複数の信号線とが交差して配置され、走査線から突出して延びる延設部を備え、この延設部が信号線と重なり合う構造を有する技術が記載されている。
特開２０１４−１３９６４５号公報
近年、表示装置は高精細化が要望されることで、画素数が増加するため、配線（例えば信号線）が増加する。このため、配線と画素との間の寄生容量が増加し、画像品位が悪化するという課題があった。
本発明は、上述のような従来技術の問題点を解決すべくなされたものであって、配線と画素との間に作用する寄生容量を低減し、画像品位を向上する表示装置を提供することを目的とする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の一態様としての表示装置は、絶縁性基板上に、複数の走査線と、複数の信号線と、一対の走査線と一対の信号線に囲まれた複数の副画素領域と、各副画素領域に形成された複数の半導体層と、半導体層の一方が接続された金属層と、を備える。半導体層の他方は、一対の信号線の一方に接続されている。副画素領域内で、半導体層が接続された信号線を第１の信号線、半導体層が接続されていない信号線を第２の信号線とした時、平面視において、半導体層と金属層の接続位置において、第１の信号線と半導体層との間の距離は、第２の信号線と半導体層との間の距離よりも長い。
実施の形態１の表示装置を実装したモジュールの一例を示す平面図である。 実施の形態１の表示装置の一例を示す断面図である。 実施の形態１の表示装置の一例を示す回路ブロック図である。 実施の形態１の表示装置の一例を示す回路図である。 実施の形態１の表示装置における画素の構成の一例を示す等価回路図である。 （ａ）および（ｂ）は実施の形態１の表示装置における白ラスタ表示および緑ラスタ表示の一例を示す説明図である。 実施の形態１の表示装置における画素の構成の一例を示す平面図である。 図７のＡ−Ａ’線に沿った断面図である。 実施の形態２の表示装置における画素の構成の一例を示す平面図である。 実施の形態２の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態３の表示装置における画素の構成の一例を示す平面図である。 実施の形態３の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態４の表示装置における画素の構成の一例を示す平面図である。 実施の形態４の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態５の表示装置における画素の構成の一例を示す平面図である。 実施の形態５の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態６の表示装置における画素の構成の一例を示す平面図である。 実施の形態６の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態７の表示装置における画素の構成の一例を示す平面図である。 実施の形態７の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態８の表示装置における画素の構成の一例を示す平面図である。 実施の形態８の変形例の表示装置における画素の構成の一例を示す平面図である。 実施の形態１に対する比較例における画素の構成の一例を示す平面図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実施の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
また本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。
（実施の形態１）
以下の実施の形態で説明する技術は、表示機能層が設けられた表示領域に設けられた複数の素子に、表示領域の周囲から信号を供給する機構を備える表示装置に広く適用可能である。以下の実施の形態では、表示装置の代表例として、液晶表示装置を取り上げて説明する。
＜モジュール＞
図１は、実施の形態１の表示装置を実装したモジュールの一例を示す平面図である。
図１に示すように、表示装置１は、基板２１を含むアレイ基板２と、基板３１を含む対向基板３と、を有する。
基板２１は、表示領域Ａｄと、額縁領域ＦＬＡと、を含む。表示領域Ａｄは、基板２１の主面としての上面２１ａ（後述する図２参照）側の領域であって、複数の画素Ｐｘ（後述する図４参照）が設けられている領域である。すなわち表示領域Ａｄは、画像を表示する領域である。額縁領域ＦＬＡは、基板２１の主面としての上面２１ａ（後述する図２参照）側の領域であって、表示領域Ａｄよりも基板２１の外周側の領域である。すなわち、額縁領域ＦＬＡは、画像を表示しない領域である。
ここで、基板２１の主面としての上面２１ａ内で、互いに交差、好適には直交する２つの方向を、第１方向としてのＸ軸方向、および、第２方向としてのＹ軸方向とする。図１に示す例では、基板２１は、平面視において、Ｘ軸方向にそれぞれ延在する２つの辺と、Ｙ軸方向にそれぞれ延在する２つの辺とを備え、矩形形状を有する。そのため、図１に示す例では、額縁領域ＦＬＡは、表示領域Ａｄの周囲の枠状の領域である。
なお、本願明細書では、「平面視において」とは、基板２１の主面としての上面２１ａ（後述する図２参照）に垂直な方向から視た場合を意味する。また、以下では、基板２１の主面としての上面２１ａ上を、単に基板２１上と称することがある。
また、本願明細書における「Ｘ軸方向における正側」とは、図中のＸ軸方向を示す矢印が延びる側を示し、「Ｘ軸方向における負側」とは上記「正側」とは反対側を示す。Ｙ軸方向における正側、負側も同様である。
さらに、本願明細書において、特に断りがない限り、基板２１に対して絶縁膜ＩＦやトランジスタＴｒを積層する方向を「上」とし、上とは反対側の方向を「下」とする。
基板２１上は、ＣＯＧ（Chip On Glass）構造であり、基板２１には半導体チップ（ＩＣ：Integrated Circuit）１９が実装されている。半導体チップ１９は、表示動作に必要な各回路を内蔵した制御装置である。
基板２１上には、ソースドライバ１３が設けられている。ソースドライバ１３は、半導体チップ１９に内蔵されていてもよい。
基板２１上には、ゲートドライバ１２としてのゲートドライバ１２Ａおよび１２Ｂが設けられている。ゲートドライバ１２Ａおよび１２Ｂは、額縁領域ＦＬＡに設けられている。
ここで、額縁領域ＦＬＡのうち、表示領域Ａｄに対して、Ｙ軸方向における負側に配置された領域を、額縁領域ＦＬＡ１とし、額縁領域ＦＬＡのうち、表示領域Ａｄに対して、Ｘ軸方向における負側に配置された領域を、額縁領域ＦＬＡ２とする。また、額縁領域ＦＬＡのうち、表示領域Ａｄに対して、Ｙ軸方向における正側に配置された領域を、額縁領域ＦＬＡ３とし、額縁領域ＦＬＡのうち、表示領域Ａｄに対して、Ｘ軸方向における正側に配置された領域を、額縁領域ＦＬＡ４とする。
このとき、ゲートドライバ１２Ａは、額縁領域ＦＬＡ２に設けられ、ゲートドライバ１２Ｂは、額縁領域ＦＬＡ４に設けられている。また、ゲートドライバ１２Ａおよび１２Ｂは、表示領域Ａｄを挟むように設けられている。図３を用いて後述するように、表示領域Ａｄには、複数の副画素Ｓｘからなる画素Ｐｘが、マトリクス状（行列状）に多数配置されている。
＜表示装置＞
次に、図１および図２〜図４を参照し、本実施の形態１の表示装置の構成例を詳細に説明する。図２は、実施の形態１の表示装置の一例を示す断面図である。図３は、実施の形態１の表示装置の一例を示す回路ブロック図である。図４は、実施の形態１の表示装置の一例を示す回路図である。
図２に示すように、表示装置１（図１参照）は、第１基板であるアレイ基板２と、第２基板である対向基板３と、液晶層６と、を有する。対向基板３は、アレイ基板２の上面と、対向基板３の下面とが対向するように、アレイ基板２と対向して配置されている。液晶層６は、アレイ基板２と対向基板３との間に設けられている。
アレイ基板２は、絶縁性の基板２１を有する。また、対向基板３は、絶縁性の基板３１を有する。基板３１は、上面と、上面と反対側の下面と、を有し、基板２１の上面と基板３１の下面とが対向するように基板２１と対向した位置に配置されている。また、液晶層６は、基板２１の上面と基板３１の下面との間に挟まれている。なお、前述したように、基板２１の上面を、上面２１ａと称する。また、基板３１の下面を、下面３１ａと称する。
また、図３に示すように、アレイ基板２は、基板２１上に、表示領域Ａｄと、半導体チップ１９と、ゲートドライバ１２Ａおよび１２Ｂと、ソースドライバ１３と、を有する。
図３および図４に示すように、表示領域Ａｄでは、副画素Ｓｘが、マトリクス状（行列状）に配列されている。また、図４に示すように、複数の異なる色の副画素Ｓｘにより１個の画素Ｐｘが形成されている。
なお、本願明細書において、行とは、第１方向としてのＸ軸方向に配列される複数個の副画素Ｓｘを有する画素行を意味する。また、列とは、行が配列される方向と交差、好適には直交する第２方向としてのＹ軸方向に配列される複数個の副画素Ｓｘを有する画素列を意味する。
図３に示すように、複数の走査線ＧＬは、表示領域Ａｄで、Ｘ軸方向にそれぞれ延在し、かつ、Ｙ軸方向に配列されている。複数の信号線ＳＬは、表示領域Ａｄで、Ｙ軸方向にそれぞれ延在し、かつ、Ｘ軸方向に配列されている。したがって、複数の信号線ＳＬの各々は、平面視において、複数の走査線ＧＬと交差する。このように、平面視において、互いに交差する複数の走査線ＧＬと複数の信号線ＳＬとの交点に、副画素Ｓｘが配置されている。
半導体チップ１９には、アレイ基板２の外部から、マスタークロック、水平同期信号および垂直同期信号が入力される。半導体チップ１９は、半導体チップ１９に入力されたマスタークロック、水平同期信号および垂直同期信号に基づいて、垂直スタートパルスＶＳＴおよび垂直クロックパルスＶＣＫを生成して、ゲートドライバ１２Ａおよび１２Ｂに供給する。
ゲートドライバ１２Ａおよび１２Ｂは、入力された垂直スタートパルスＶＳＴおよび垂直クロックパルスＶＣＫに基づく走査信号を順次出力して走査線ＧＬに供給することによって、副画素Ｓｘを行単位で順次選択する。
ソースドライバ１３には、例えば赤、緑および青の画像信号Ｖｓｉｇが与えられる。ソースドライバ１３は、ゲートドライバ１２Ａおよび１２Ｂによって選択された行の各副画素Ｓｘに対して、１画素毎または複数画素毎に、信号線ＳＬを介して画素信号を供給する。
図４に示すように、平面視において、一対の走査線ＧＬと一対の信号線ＳＬに囲まれた副画素領域には、電界効果トランジスタとしての薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）からなるトランジスタＴｒが形成されている。したがって、表示領域Ａｄで、基板２１上には、複数のトランジスタＴｒが形成されており、これらの複数のトランジスタＴｒは、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。すなわち、複数の副画素Ｓｘの各々には、トランジスタＴｒが設けられている。また、複数の副画素Ｓｘの各々には、トランジスタＴｒに加え、画素電極２２が設けられている。
トランジスタＴｒは、例えばｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）としての薄膜トランジスタからなる。トランジスタＴｒのゲート電極は、走査線ＧＬに接続されている。トランジスタＴｒのソース電極またはドレイン電極の一方は、信号線ＳＬに接続されている。トランジスタＴｒのソース電極またはドレイン電極の他方は、画素電極２２に接続されている。
図２に示すように、アレイ基板２は、基板２１と、共通電極ＣＯＭと、絶縁膜ＩＦと、複数の画素電極２２とを有する。共通電極ＣＯＭは、平面視において、表示領域Ａｄの内部で、基板２１の上面２１ａに、例えば一体的に設けられている。共通電極ＣＯＭの表面を含めて基板２１の上面２１ａ上には、絶縁膜ＩＦが形成されている。表示領域Ａｄで、絶縁膜ＩＦ上には、複数の画素電極２２が形成されている。したがって、絶縁膜ＩＦは、共通電極ＣＯＭと画素電極２２とを、電気的に絶縁する。
図４に示すように、複数の画素電極２２は、平面視において、表示領域Ａｄの内部で、Ｘ軸方向およびＹ軸方向にマトリクス状に配列された複数の副画素Ｓｘの各々の内部にそれぞれ形成されている。したがって、複数の画素電極２２は、Ｘ軸方向およびＹ軸方向にマトリクス状に配列されている。
図２に示す例では、共通電極ＣＯＭは、基板２１と画素電極２２との間に形成されている。また、共通電極ＣＯＭは、平面視において、複数の画素電極２２の各々と重なるように設けられており、走査線ＧＬと重畳する。そして、複数の画素電極２２の各々と共通電極ＣＯＭとの間に電圧が印加され、複数の画素電極２２の各々と共通電極ＣＯＭとの間、すなわち複数の副画素Ｓｘの各々に電界が形成される。これによって液晶層６中の液晶が配向して表示領域Ａｄに画像が表示される。この際に共通電極ＣＯＭと画素電極２２との間には容量Ｃａｐが形成され、容量Ｃａｐは保持容量として機能する。
なお、共通電極ＣＯＭは、画素電極２２よりも液晶層６側に形成されていてもよい。さらに、共通電極ＣＯＭは、基板３１に形成されていてもよい。また、図２に示す例では、共通電極ＣＯＭと画素電極２２との配置が、共通電極ＣＯＭと画素電極２２とが平面視で重なる、横電界モードとしてのＦＦＳ（Fringe Field Switching）モードにおける配置となっている。しかし、共通電極ＣＯＭと画素電極２２との配置は、共通電極ＣＯＭと画素電極２２とが平面視で重ならない、横電界モードとしてのＩＰＳ（In Plane Switching）モードにおける配置でもよい。あるいは、共通電極ＣＯＭと画素電極２２との配置は、縦電界モードとしてのＴＮ（Twisted Nematic）モードまたはＶＡ（Vertical Alignment）モード等における配置でもよい。
液晶層６は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、前述のＦＦＳモード、または、ＩＰＳモード等の横電界モードに対応した液晶層が用いられる。なお、図２に示す液晶層６とアレイ基板２との間、および、液晶層６と対向基板３との間には、それぞれ配向膜が設けられていてもよい。
ゲートドライバ１２Ａおよび１２Ｂは、走査線ＧＬを介して、副画素ＳｘのトランジスタＴｒのゲートに走査信号を供給することにより、表示領域Ａｄにマトリクス状に配置されている副画素Ｓｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。ソースドライバ１３は、信号線ＳＬを介して、ゲートドライバ１２Ａおよび１２Ｂにより順次選択された１水平ラインに含まれる各副画素Ｓｘに、画素信号を供給する。そして、これらの副画素Ｓｘでは、供給される画素信号に応じて、１水平ラインの表示動作が行われる。
図２に示すように、対向基板３は、基板３１と、カラーフィルタ３２と、を有する。カラーフィルタ３２は、基板３１の下面３１ａに形成されている。
カラーフィルタ３２として、例えばＲ（赤）、Ｇ（緑）およびＢ（青）の３色に着色されたカラーフィルタがＸ軸方向に配列される。これにより、図４に示すように、赤、緑および青の３色の色領域３２Ｒ、３２Ｇおよび３２Ｂの各々にそれぞれ対応した複数の副画素Ｓｘが形成され、１組の色領域３２Ｒ、３２Ｇおよび３２Ｂの各々にそれぞれ対応した複数の副画素Ｓｘにより１個の画素Ｐｘが形成される。赤、緑および青の各色の副画素Ｓｘは、赤、緑および青の各色を表示する。
カラーフィルタ３２の色の組み合わせとして、赤、緑および青以外の他の色を含む複数の色の組み合わせでもよい。また、１個の画素Ｐｘが、カラーフィルタ３２が設けられていない副画素Ｓｘ、すなわち白色を表示するＷ（白）の副画素Ｓｘを含んでもよい。あるいは、ＣＯＡ（Color filter On Array）技術により、カラーフィルタがアレイ基板２に設けられていてもよい。
なお、アレイ基板２よりも下方には、偏光板（図示は省略）が設けられていてもよく、対向基板３よりも上方には、偏光板（図示は省略）が設けられていてもよい。
＜寄生容量＞
次に、図５および図６を参照し、本実施の形態１の表示装置における寄生容量について説明する。図５は、実施の形態１の表示装置における画素の構成の一例を示す等価回路図である。図６（ａ）および（ｂ）は、実施の形態１の表示装置における白ラスタ表示および緑ラスタ表示の一例を示す説明図である。
図５に示すように、表示装置における各副画素Ｓｘは、ＴＦＴからなるトランジスタＴｒを有する。トランジスタＴｒのゲート電極は、走査線ＧＬに接続されている。トランジスタＴｒのソース電極またはドレイン電極の一方は、信号線ＳＬに接続されている。トランジスタＴｒのソース電極またはドレイン電極の他方は、台座電極ＢＷを介して画素電極２２に接続されている。画素電極２２（台座電極ＢＷ）と共通電極ＣＯＭとの間には、液晶素子ＬＣが介在する。
このような画素Ｐｘの構成において、自身の信号線ＳＬｎと台座電極ＢＷとの間には寄生容量Ｃ１が作用する。また、自身の信号線ＳＬｎと隣り合う他の信号線ＳＬｎ−１と、台座電極ＢＷとの間には寄生容量Ｃ２が作用する。さらに、走査線ＧＬと台座電極ＢＷとの間には寄生容量Ｃ３が作用し、また、走査線ＧＬと自身の信号線ＳＬｎとの間には寄生容量Ｃ４が作用する。
図６において、（ａ）は赤（Ｒ）、緑（Ｇ）および青（Ｂ）の全副画素Ｓｘを光らせる白ラスタ表示を示し、（ｂ）は緑（Ｇ）の副画素Ｓｘのみを光らせる緑ラスタ表示を示している。ここでは、交流電圧駆動による１ラインカラム反転駆動方式を例に説明する。この駆動方式は、カラム（列方向）の副画素Ｓｘを１ライン毎に互い違いに正極と負極とに反転させる駆動方式である。
また図６において、上段は、信号線ＳＬｎと隣接する信号線ＳＬｎ−１に印加される映像信号の電位の時系列的な変化を示し、下段は、上段と同じ時系列において、信号線ＳＬｎからの副画素Ｓｘの画素電極に印加される電位の変化を示す。この電位変化は副画素Ｓｘの輝度の変化に比例する。副画素Ｓｘに印加される電位は、電流リーク等により、周期Ｔの中で徐々に低下していく。
図６（ａ）に示すように、白ラスタ表示の場合には、自身の信号線ＳＬｎに、正極電位、グランド電位、負極電位、グランド電位を順に繰り返す駆動信号が印加される。この場合に、隣り合う他の信号線ＳＬｎ−１には、逆の極性である負極電位、グランド電位、正極電位、グランド電位を順に繰り返す駆動信号が印加される。すなわち、周期Ｔにおいて、あるタイミングｔ１では、自身の信号線ＳＬｎには正極電位の駆動信号が印加され、隣り合う他の信号線ＳＬｎ−１には逆の極性である負極電位の駆動信号が印加される。次のタイミングｔ２では、自身の信号線ＳＬｎには反転した負極電位の駆動信号が印加され、隣り合う他の信号線ＳＬｎ−１には反転した逆の極性である正極電位の駆動信号が印加される。
この場合に、副画素Ｓｘの輝度は、タイミングｔ１からタイミングｔ２に移行するに従い低下し、信号線ＳＬｎおよびＳＬｎ−１に印加される電位が切り替わるタイミングでフリッカの原因となる階段状の大きな電位変化が発生する（図６下段において、丸印で囲まれた部分）。この電位変化は、自身の信号線ＳＬｎに印加される電位と隣り合う他の信号線ＳＬｎ−１に印加される電位とが関係する。具体的には、自身の信号線ＳＬｎと台座電極ＢＷとの間に作用する寄生容量Ｃ１と、隣り合う他の信号線ＳＬｎ−１と台座電極ＢＷとの間に作用する寄生容量Ｃ２とのカップリングによる影響を受ける。しかし、図６（ａ）に示す白ラスタ表示の場合には、信号線ＳＬｎと信号線ＳＬｎ−１に印加される電圧の極性が異なるため、寄生容量Ｃ１と寄生容量Ｃ２が互いに打ち消す方向に作用するので、階段状の電位変化は比較的小さい。
一方、図６（ｂ）に示すように、緑ラスタ表示の場合には、自身の信号線ＳＬｎに、正極電位、グランド電位、負極電位、グランド電位を順に繰り返す駆動信号が印加される。この場合に、隣り合う他の信号線ＳＬｎ−１には、グランド電位に一定の駆動信号が印加される。すなわち、周期Ｔにおいて、あるタイミングｔ１では、自身の信号線ＳＬｎには正極電位の駆動信号が印加され、隣り合う他の信号線ＳＬｎ−１にはグランド電位の駆動信号が印加される。次のタイミングｔ２では、自身の信号線ＳＬｎには反転した負極電位の駆動信号が印加され、隣り合う他の信号線ＳＬｎ−１にはグランド電位の駆動信号が印加される。
この場合に、副画素Ｓｘの電位は、タイミングｔ１からタイミングｔ２に移行するに従い低下し、信号線ＳＬｎおよびＳＬｎ−１に印加される電位が切り替わるタイミングでフリッカの原因となる階段状の大きな電位変化が発生する。この電位変化は、相殺要因である寄生容量Ｃ２がなく、自身の信号線ＳＬｎに印加される電位のみが関係するので、白ラスタ表示の場合と比較してかなり大きい。すなわち、図６（ｂ）に示す緑ラスタ表示の場合には、自身の信号線ＳＬｎと台座電極ＢＷとの間に作用する寄生容量Ｃ１のみのカップリングによる影響を受ける。
これにより、図６（ａ）に示す白ラスタ表示の場合と、図６（ｂ）に示す緑ラスタ表示の場合とを比較すると、輝度変動の差分は、隣り合う他の信号線ＳＬｎ−１に作用する寄生容量Ｃ２分となる。また、緑ラスタ表示の場合の輝度変動は、自身の信号線ＳＬｎに作用する寄生容量Ｃ１分により発生する。従って、緑ラスタ表示の場合のフリッカを改善するには、自身の信号線ＳＬｎに作用する寄生容量Ｃ１を減らす必要がある。
近年、表示装置は高精細化が要望されることで、画素数が増加するため、比例して配線数（信号線ＳＬおよび走査線ＧＬ）が増加する。このため、副画素Ｓｘ内の面積も縮小しており、信号線ＳＬと副画素Ｓｘ内の構成要素の距離が縮まることで寄生容量が増加し、画像品位が悪化するという課題があった。そこで、本実施の形態では、自身の信号線ＳＬｎと台座電極ＢＷとの間に作用する寄生容量Ｃ１を低減し、画像品位を向上するものである。この画像品位には、例えば、人間の眼にちらつきとして感じられるフリッカなどが影響する。この画像品位への影響は、低周波（例えば６０Ｈｚ）駆動の場合にはより顕著となる。そのため、本実施の形態は、高精細化に加えて低周波駆動の要望がある表示装置に好適である。
＜画素の構成＞
図７および図８を参照し、本実施の形態１の表示装置における画素の構成について説明する。図７は、実施の形態１の表示装置における画素の構成の一例を示す平面図である。図８は、図７のＡ−Ａ’線に沿った断面図である。
前述したように、画素Ｐｘは、赤、緑および青の３色の各色を表示する３つの副画素Ｓｘを含む。あるいは、前述したように、画素Ｐｘが、赤、緑、青および白の４色の各色を表示する４つの副画素Ｓｘを含んでもよい。各色の副画素Ｓｘは、基板２１、すなわちアレイ基板２に形成されている。
図７および図８に示すように、複数の副画素Ｓｘの各々は、副画素領域ＳＰＡと、台座電極ＢＷ（ＢＷＲ、ＢＷＧ、ＢＷＢ）と、トランジスタＴｒ（ＴｒＲ、ＴｒＧ、ＴｒＢ）とを有する。図７および図８には図示しないが、複数の副画素Ｓｘの各々は、画素電極２２を有する。トランジスタＴｒは、ゲート電極としての走査線ＧＬと、ゲート絶縁膜としての絶縁膜ＩＦ１と、半導体層ＳＣ（ＳＣＲ、ＳＣＧ、ＳＣＢ）と、ソース電極およびドレイン電極の一方としての信号線ＳＬと、ソース電極およびドレイン電極の他方としての台座電極ＢＷと、を含む。
図７に示す例では、Ｘ軸方向に配列された、赤の副画素ＳｘＲ、緑の副画素ＳｘＧおよび青の副画素ＳｘＢが示されている。赤の副画素ＳｘＲの隣に緑の副画素ＳｘＧが配置され、緑の副画素ＳｘＧの隣に青の副画素ＳｘＢが配置されている。
各副画素Ｓｘにおいて、トランジスタＴｒは、副画素領域ＳＰＡに設けられ、走査線ＧＬおよび信号線ＳＬによって駆動される。各副画素Ｓｘにおいて、台座電極ＢＷは、副画素領域ＳＰＡに設けられている。また、図示しないが画素電極２２も、副画素領域ＳＰＡに設けられている。画素電極２２は、信号線ＳＬから供給される映像信号が、トランジスタＴｒを介して印加される。画素電極２２は、信号線ＳＬや台座電極ＢＷが形成された層よりも有機絶縁膜を介して上の層に形成される。このため、画素電極２２は、有機絶縁膜に形成されたコンタクトホールを介して、台座電極ＢＷに電気的に接続され、これにより、画素電極２２は、台座電極ＢＷを介して信号線ＳＬからの映像信号を得る。
図８に示すように、アレイ基板２は、基板２１を含む。基板２１の上面２１ａ上には遮光膜ＬＳが形成されている。遮光膜ＬＳは、例えば樹脂または金属からなり、遮光性を有している。遮光膜ＬＳは、走査線ＧＬに対向する位置に形成されている。
遮光膜ＬＳは、絶縁膜ＩＦ１で覆われている。絶縁膜ＩＦ１は、例えば窒化シリコン（ＳｉＮ）または酸化シリコン（ＳｉＯ２）等の無機系絶縁材料からなる。
絶縁膜ＩＦ１上には半導体層ＳＣが形成されている。半導体層ＳＣは、例えば低温ポリシリコン、アモルファスシリコンである。また、ＩＺＯ（Indium Zinc Oxide）やＩＧＺＯ（Indium Gallium Zinc Oxide）等の亜鉛系酸化物に代表される透明酸化物半導体を利用してもよい。
半導体層ＳＣ上には絶縁膜ＩＦ２が形成されている。絶縁膜ＩＦ２は、例えば窒化シリコン（ＳｉＮ）または酸化シリコン（ＳｉＯ２）等の無機系絶縁材料からなり、ゲート絶縁膜としての絶縁膜である。
絶縁膜ＩＦ２上には走査線ＧＬが形成されている。走査線ＧＬは、例えばモリブデン（Ｍｏ）またはアルミニウム（Ａｌ）等の金属からなる。
走査線ＧＬは絶縁膜ＩＦ３で覆われている。絶縁膜ＩＦ３は、例えば窒化シリコン（ＳｉＮ）または酸化シリコン（ＳｉＯ２）等の無機系絶縁材料からなる。
絶縁膜ＩＦ３には、絶縁膜ＩＦ３およびＩＦ２を貫通して半導体層ＳＣに達する開口部ＯＰ１および開口部ＯＰ２が形成されている。
開口部ＯＰ２の内部および絶縁膜ＩＦ２およびＩＦ３上には、台座電極ＢＷが形成され、台座電極ＢＷは、開口部ＯＰ２を介して半導体層ＳＣと電気的に接続されている。台座電極ＢＷは、アルミニウム（Ａｌ）等の金属からなる。
開口部ＯＰ１の内部および絶縁膜ＩＦ２およびＩＦ３上には、信号線ＳＬが形成され、信号線ＳＬは、開口部ＯＰ１を介して半導体層ＳＣと電気的に接続されている。信号線ＳＬは、例えばアルミニウム（Ａｌ）等の金属からなる。
このように、半導体層ＳＣと、信号線ＳＬと、走査線ＧＬとは、基板２１の上面２１ａに垂直な方向において異なる層に形成されている。また、信号線ＳＬと、台座電極ＢＷとは、基板２１の上面２１ａに垂直な方向において同じ層に形成されている。
走査線ＧＬは、半導体層ＳＣの一部と立体交差して、トランジスタＴｒのゲート電極として機能する。信号線ＳＬは、開口部ＯＰ１を介して半導体層ＳＣと接続されており、例えばトランジスタＴｒのソース電極として機能する。また、台座電極ＢＷは、開口部ＯＰ２を介して半導体層ＳＣと接続されており、例えばトランジスタＴｒのドレイン電極として機能する。あるいは、例えば信号線ＳＬがトランジスタＴｒのドレイン電極として機能する場合、台座電極ＢＷはトランジスタＴｒのソース電極として機能する。
図示しないが、信号線ＳＬおよび台座電極ＢＷの上層には、絶縁膜を介して共通電極ＣＯＭが形成されている。共通電極ＣＯＭは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料すなわち透明導電酸化物からなる透明電極である。共通電極ＣＯＭの上層には、台座電極ＢＷに絶縁膜の開口部を介して接続される画素電極２２が形成されている。画素電極２２は、ＩＴＯ等の透明導電材料で形成される透明電極である。画素電極２２の上層には、例えばポリイミドからなる配向膜が形成されている。
図８に示す寄生容量Ｃ１は、台座電極ＢＷと信号線ＳＬｎ間に形成される。図７の平面視においては、隣接する台座電極ＢＷと信号線ＳＬｎ間の距離ＤＴ３が相当する。
図８に示す寄生容量Ｃ２は、台座電極ＢＷと図示しない信号線ＳＬｎ−１間に形成される。図７の平面視においては、隣接する台座電極ＢＷと信号線ＳＬｎ−１の間隔ＤＴ４が相当する。
図８に示す寄生容量Ｃ３は、台座電極ＢＷと走査線ＧＬ間に形成される。図７の平面視においては、台座電極ＢＷと走査線ＧＬの重複領域が相当する。
図８に示す寄生容量Ｃ４は、信号線ＳＬｎと走査線ＧＬ間に形成される。図７の平面視においては、信号線ＳＬｎと走査線ＧＬの重複領域が相当する。
＜信号線とトランジスタの半導体層との配置＞
上述した図７を参照し、本実施の形態１の表示装置において、信号線とトランジスタの半導体層との配置について説明する。本実施の形態１に対する比較例として、図２３を示す。図２３は、実施の形態１に対する比較例における画素の構成の一例を示す平面図である。
本実施の形態１の表示装置においては、アレイ基板２の絶縁性基板２１上に、複数の走査線ＧＬと、複数の信号線ＳＬと、複数の走査線ＧＬと複数の信号線ＳＬとの各々が交差する副画素領域ＳＰＡに形成された複数のトランジスタＴｒと、を備える。図７に示すように、平面視において、複数の走査線ＧＬは、第１方向に延在し、第１方向と交差する第２方向に配列されている。平面視において、複数の信号線ＳＬ（ＳＬｎ−２、ＳＬｎ−１、ＳＬｎ、ＳＬｎ＋１）は、第２方向に延在し、第１方向に配列されている。平面視において、複数の副画素領域ＳＰＡは、隣り合う２本の走査線ＧＬと隣り合う２本の信号線ＳＬとにより挟まれた領域である。
複数のトランジスタの各々は、半導体層ＳＣと、半導体層ＳＣに電気的に接続された金属層である台座電極ＢＷと、を含む。図７においては、左側から順に、赤の副画素用のトランジスタＴｒＲ、緑の副画素用のトランジスタＴｒＧ、青の副画素用のトランジスタＴｒＢを配置した例を示している。赤の副画素用のトランジスタＴｒＲは、半導体層ＳＣＲと台座電極ＢＷＲとを含む。緑の副画素用のトランジスタＴｒＧは、半導体層ＳＣＧと台座電極ＢＷＧとを含む。青の副画素用のトランジスタＴｒＢは、半導体層ＳＣＢと台座電極ＢＷＢとを含む。図７には、各トランジスタＴｒＲ、ＴｒＧおよびＴｒＢに対応する遮光膜ＬＳＲ、ＬＳＧおよびＬＳＢも図示している。
複数のトランジスタのうちの第１トランジスタ、例えばトランジスタＴｒＧは、複数の信号線ＳＬのうちの第１信号線である信号線ＳＬｎに接続されている。トランジスタＴｒＧは、第１半導体層である半導体層ＳＣＧと、第１台座電極である台座電極ＢＷＧと、を含み、半導体層ＳＣＧの一端は信号線ＳＬｎに電気的に接続され、半導体層ＳＣＧの他端は台座電極ＢＷＧに電気的に接続されている。トランジスタＴｒＧは、図７において、中央に配置された緑の副画素用のトランジスタである。
複数のトランジスタのうちの第２トランジスタ、例えばトランジスタＴｒＲは、第１信号線である信号線ＳＬｎと隣り合う第２信号線である信号線ＳＬｎ−１に接続されている。トランジスタＴｒＲも、トランジスタＴｒＧと同様に、第２半導体層である半導体層ＳＣＲと、第２台座電極である台座電極ＢＷＲと、を含み、半導体層ＳＣＲの一端は信号線ＳＬｎ−１に電気的に接続され、半導体層ＳＣＲの他端は台座電極ＢＷＲに電気的に接続されている。トランジスタＴｒＲは、図７において、左端に配置された赤の副画素用のトランジスタである。
第３のトランジスタ、例えばトランジスタＴｒＢも、トランジスタＴｒＧと同様に、半導体層ＳＣＢと、台座電極ＢＷＢと、を含み、半導体層ＳＣＢの一端は信号線ＳＬｎ＋１に電気的に接続され、半導体層ＳＣＢの他端は台座電極ＢＷＢに電気的に接続されている。トランジスタＴｒＢは、図７において、右端に配置された青の副画素用のトランジスタである。
本実施の形態１の表示装置は、緑の副画素用のトランジスタＴｒＧ（第１トランジスタ）に着目した場合に、図７に示すように、平面視において、信号線ＳＬｎ（第１信号線）と半導体層ＳＣＧ（第１半導体層）との間の距離ＤＴ１は、信号線ＳＬｎ−１（第２信号線）と半導体層ＳＣＧ（第１半導体層）との間の距離ＤＴ２よりも長い。これらの距離ＤＴ１、ＤＴ２は、図７においてＸ軸方向（第１方向）の距離である。これに対して、本実施の形態１に対する比較例では、図２３に示すように、平面視において、信号線ＳＬｎと半導体層ＳＣＧとの間の距離ＤＴ１１は、信号線ＳＬｎ−１と半導体層ＳＣＧとの間の距離ＤＴ１２よりも短い。
本実施の形態１と本実施の形態１に対する比較例とを比較した場合に、本実施の形態１の方が、自身の信号線ＳＬｎに対して半導体層ＳＣＧが遠い位置にある。このため、本実施の形態１の台座電極ＢＷＧは、全体的に信号線ＳＬｎ−１側に形成することができる。したがって、平面視において、信号線ＳＬｎ（第１信号線）と台座電極ＢＷＧとの間の距離ＤＴ３は、信号線ＳＬｎ−１（第２信号線）と台座電極ＢＷＧとの間の距離ＤＴ４よりも長い。よって、自身の信号線ＳＬｎと台座電極ＢＷとの間に作用する寄生容量Ｃ１（図５および図８参照）は、自身の信号線ＳＬｎと半導体層ＳＣＧとの間の距離が長いほど小さくなるので、本実施の形態１の方が比較例に比べて寄生容量Ｃ１を小さくできる。
具体的に、本実施の形態１の表示装置において、半導体層ＳＣＧは、半導体層ＳＣＧの一端が開口部ＯＰ１を通じて信号線ＳＬｎに電気的に接続され、そして、信号線ＳＬｎに沿って延在している。半導体層ＳＣＧにおいて、信号線ＳＬｎに沿って延在している部分は、信号線ＳＬｎと重畳し、この部分で走査線ＧＬと交差する。この信号線ＳＬｎに沿って延在している部分は、比較例と同じ長さである。
さらに、本実施の形態１の表示装置において、半導体層ＳＣＧは、信号線ＳＬｎの延在方向から屈曲して走査線ＧＬの延在方向に沿って延在している。この走査線ＧＬの延在方向に沿って延在している部分は、比較例に比べて長く、自身の信号線ＳＬｎと台座電極ＢＷとの間に作用する寄生容量Ｃ１を小さくできることにつながる。
さらに、本実施の形態１の表示装置において、半導体層ＳＣＧは、走査線ＧＬの延在方向から屈曲して信号線ＳＬｎの延在方向に沿って延在し、そして、半導体層ＳＣＧの他端が開口部ＯＰ２を通じて台座電極ＢＷＧに電気的に接続されている。半導体層ＳＣＧにおいて、信号線ＳＬｎの延在方向に沿って延在している部分で走査線ＧＬと交差し、この交差領域に遮光膜ＬＳＧが配置されている。この信号線ＳＬｎの延在方向に沿って延在している部分は、比較例と同じ長さである。
本実施の形態１の表示装置において、半導体層ＳＣＧの一端および他端は、平面視で開口部ＯＰ１、ＯＰ２を有する矩形形状である。半導体層ＳＣＧの他端は、比較例と反対に自身の信号線ＳＬｎ側に突出して形成されている。台座電極ＢＷＧは、平面視で矩形形状である。台座電極ＢＷＧの一部は走査線ＧＬと重畳する。
以上では、第１トランジスタとして緑の副画素用のトランジスタＴｒＧに着目した場合を説明したが、本実施の形態１の表示装置は、これに限らず、赤の副画素用のトランジスタＴｒＲ、または青の副画素用のトランジスタＴｒＢに着目した場合にも同様である。
すなわち、赤の副画素用のトランジスタＴｒＲに着目した場合には、図７に示すように、平面視において、信号線ＳＬｎ−１（第１信号線）と半導体層ＳＣＲ（第１半導体層）との間の距離ＤＴ１は、信号線ＳＬｎ−２（第２信号線）と半導体層ＳＣＲ（第１半導体層）との間の距離ＤＴ２よりも長い。このため、台座電極ＢＷＲと信号線ＳＬｎ−１との間の距離ＤＴ３は、台座電極ＢＷＲと信号線ＳＬｎ−２との間の距離ＤＴ４よりも長くできる。
青の副画素用のトランジスタＴｒＢに着目した場合には、図７に示すように、平面視において、信号線ＳＬｎ＋１（第１信号線）と半導体層ＳＣＢ（第１半導体層）との間の距離ＤＴ１は、信号線ＳＬｎ（第２信号線）と半導体層ＳＣＢ（第１半導体層）との間の距離ＤＴ２よりも長い。このため、台座電極ＢＷＢと信号線ＳＬｎ＋１との間の距離ＤＴ３は、台座電極ＢＷＢと信号線ＳＬｎとの間の距離ＤＴ４よりも長くできる。
以上説明した本実施の形態１の表示装置においては、第１信号線と第１半導体層との間の距離ＤＴ１を、第２信号線と第１半導体層との間の距離ＤＴ２よりも長くすることで、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１を小さくすることができる。
尚、寄生容量Ｃ１を小さくすると、反対に寄生容量Ｃ２が増加することになるが、白ラスタ表示の場合は、寄生容量Ｃ１とＣ２の合計のカップリング影響を受けるため、白ラスタ表示への影響は少ない。
この結果、単一色のラスタ表示および白ラスタ表示の場合の何れにおいても、フリッカの発生を抑制することができる。
（実施の形態２）
実施の形態２の表示装置における画素の構成について説明する。図９は、実施の形態２の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態１と異なる点を主に説明する。
本実施の形態２の表示装置は、上述した実施の形態１と同様に、第１信号線と第１半導体層との間の距離ＤＴ１を、第２信号線と第１半導体層との間の距離ＤＴ２よりも長くしている。さらに、本実施の形態２の表示装置においては、図９に示すように、金属層である第１台座電極ＢＷ（ＢＷＲ、ＢＷＧ、ＢＷＢ）は、第１信号線ＳＬ（ＳＬｎ−１、ＳＬｎ、ＳＬｎ＋１）側に切り欠き部（凹部）ＮＴを有する。そして、平面視において、第１信号線ＳＬと第１台座電極ＢＷの切り欠き部ＮＴとの間の距離ＤＴ３は、第２信号線ＳＬと第１台座電極ＢＷとの間の距離ＤＴ４よりも長い。これらの距離ＤＴ３、ＤＴ４は、図９においてＸ軸方向の距離である。これにより、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１をさらに小さくすることができる。
図９においては、第１台座電極ＢＷの切り欠き部ＮＴを矩形形状の右上角部に形成した例を示しているが、角部に限らず、矩形形状の右上角部と右下角部とを含む右側全体を切り欠いた形状で形成してもよい。
本実施の形態２の表示装置においては、上述した実施の形態１に対して、さらに、第１信号線ＳＬと第１台座電極ＢＷの切り欠き部ＮＴとの間の距離ＤＴ３を、第２信号線ＳＬと第１台座電極ＢＷとの間の距離ＤＴ４よりも長くすることで、より一層、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１を小さくして、画像品位を向上することができる。
＜変形例＞
次に、実施の形態２の変形例について説明する。図１０は、実施の形態２の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態２の変形例の表示装置においては、図１０に示すように、第１信号線ＳＬと第１台座電極ＢＷの切り欠き部ＮＴとの間の距離ＤＴ３を、第２信号線ＳＬと第１台座電極ＢＷとの間の距離ＤＴ４よりも長くする構成を、緑の副画素用のトランジスタＴｒＧに適用した例である。緑の副画素用のトランジスタＴｒＧ以外の赤および青の副画素用のトランジスタＴｒＲ、ＴｒＢに対応する部分は、上述した実施の形態１で示した図７と同じである。
緑の副画素用のトランジスタＴｒＧに適用する理由は、以下の通りである。一般に、人間の目は、緑の色領域の輝度を、赤の色領域および青の色領域の輝度よりも認識しやすい。したがって、表示される画像全体の輝度向上およびホワイトバランスの最適化のため、さらにフリッカに影響が大きい緑の副画素の寄生容量を低減させることが望ましい。
本実施の形態２の変形例の表示装置のように、緑の副画素用のトランジスタＴｒＧに適用した場合でも、緑の副画素用のトランジスタＴｒＧにおいて、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１を小さくすることができるので、画像品位を向上することが可能となる。
（実施の形態３）
実施の形態３の表示装置における画素の構成について説明する。図１１は、実施の形態３の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態１および２と異なる点を主に説明する。
本実施の形態３の表示装置は、上述した実施の形態１と同様に、第１信号線と第１半導体層との間の距離ＤＴ１を、第２信号線と第１半導体層との間の距離ＤＴ２よりも長くしている。さらに、本実施の形態３の表示装置においては、図１１に示すように、走査線ＧＬは、第１延設部ＥＴ１を有している。そして、平面視において、走査線ＧＬの第１延設部ＥＴ１と金属層である第１台座電極ＢＷとは重畳する。これにより、走査線ＧＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ３を大きくすることで、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１をさらに小さくすることができる。
図１１においては、第１延設部ＥＴ１は走査線ＧＬからＹ軸方向に突出して延びる例を示しているが、これに限らず、この第１延設部ＥＴ１と第１台座電極ＢＷとが重畳するように形成すればよい。
本実施の形態３の表示装置においては、上述した実施の形態１に対して、さらに、走査線ＧＬの第１延設部ＥＴ１と第１台座電極ＢＷとを重畳することで、より一層、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１を小さくして、画像品位を向上することができる。
＜変形例＞
次に、実施の形態３の変形例について説明する。図１２は、実施の形態３の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態３の変形例の表示装置においては、図１２に示すように、走査線ＧＬの第１延設部ＥＴ１と第１台座電極ＢＷとを重畳する構成を、緑の副画素用のトランジスタＴｒＧに適用した例である。緑の副画素用のトランジスタＴｒＧ以外の赤および青の副画素用のトランジスタＴｒＲ、ＴｒＢに対応する部分は、上述した実施の形態１で示した図７と同じである。
本実施の形態３の変形例の表示装置のように、緑の副画素用のトランジスタＴｒＧに適用した場合でも、緑の副画素用のトランジスタＴｒＧにおいて、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１を小さくすることができるので、画像品位を向上することが可能となる。
（実施の形態４）
実施の形態４の表示装置における画素の構成について説明する。図１３は、実施の形態４の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態１〜３と異なる点を主に説明する。
本実施の形態４の表示装置は、上述した実施の形態２と実施の形態３とを組み合わせた例である。すなわち、本実施の形態４の表示装置においては、図１３に示すように、金属層である第１台座電極ＢＷは、第１信号線ＳＬ側に切り欠き部ＮＴを有する。そして、平面視において、第１信号線ＳＬと第１台座電極ＢＷの切り欠き部ＮＴとの間の距離ＤＴ３は、第２信号線ＳＬと第１台座電極ＢＷとの間の距離ＤＴ４よりも長い。かつ、走査線ＧＬは、第１延設部ＥＴ１を有する。そして、平面視において、走査線ＧＬの第１延設部ＥＴ１と第１台座電極ＢＷとは重畳する。
本実施の形態４の表示装置においては、上述した実施の形態２および実施の形態３と同様の効果を得ることができる。
＜変形例＞
次に、実施の形態４の変形例について説明する。図１４は、実施の形態４の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態４の変形例の表示装置は、上述した実施の形態２の変形例と実施の形態３の変形例とを組み合わせた例である。すなわち、本実施の形態４の変形例の表示装置においては、図１４に示すように、緑の副画素用のトランジスタＴｒＧに適用した例である。
本実施の形態４の変形例の表示装置においては、上述した実施の形態２の変形例および実施の形態３の変形例と同様の効果を得ることができる。
（実施の形態５）
実施の形態５の表示装置における画素の構成について説明する。図１５は、実施の形態５の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態１〜４と異なる点を主に説明する。
本実施の形態５の表示装置は、上述した実施の形態１と同様に、第１信号線と第１半導体層との間の距離ＤＴ１を、第２信号線と第１半導体層との間の距離ＤＴ２よりも長くし、第１信号線と台座電極ＢＷとの間の距離ＤＴ３を、第２信号線と台座電極ＢＷとの間の距離ＤＴ４よりも長くしている。さらに、本実施の形態５の表示装置においては、図１５に示すように、走査線ＧＬは、第２延設部ＥＴ２を有する。そして、平面視において、走査線ＧＬの第２延設部ＥＴ２と第１信号線ＳＬとは重畳する。これにより、走査線ＧＬと自身の第１信号線ＳＬとの間に作用する寄生容量Ｃ４を大きくすることで、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１をさらに小さくすることができる。
図１５においては、第２延設部ＥＴ２は走査線ＧＬからＹ軸方向に突出して延び、第１信号線ＳＬの幅（Ｘ軸方向）よりも広い例を示しているが、これに限らず、この第２延設部ＥＴ２と第１信号線ＳＬとが重畳するように形成すればよい。
本実施の形態５の表示装置においては、上述した実施の形態１に対して、さらに、走査線ＧＬの第２延設部ＥＴ２と第１信号線ＳＬとを重畳することで、より一層、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１を小さくして、画像品位を向上することができる。
＜変形例＞
次に、実施の形態５の変形例について説明する。図１６は、実施の形態５の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態５の変形例の表示装置においては、図１６に示すように、走査線ＧＬの第２延設部ＥＴ２と第１信号線ＳＬとを重畳する構成を、緑の副画素用のトランジスタＴｒＧに適用した例である。緑の副画素用のトランジスタＴｒＧ以外の赤および青の副画素用のトランジスタＴｒＲ、ＴｒＢに対応する部分は、上述した実施の形態１で示した図７と同じである。
本実施の形態５の変形例の表示装置のように、緑の副画素用のトランジスタＴｒＧに適用した場合でも、緑の副画素用のトランジスタＴｒＧにおいて、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１を小さくすることができるので、画像品位を向上することが可能となる。
（実施の形態６）
実施の形態６の表示装置における画素の構成について説明する。図１７は、実施の形態６の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態１〜５と異なる点を主に説明する。
本実施の形態６の表示装置は、上述した実施の形態２と実施の形態５とを組み合わせた例である。すなわち、本実施の形態６の表示装置においては、図１７に示すように、金属層である第１台座電極ＢＷは、第１信号線ＳＬ側に切り欠き部ＮＴを有する。そして、平面視において、第１信号線ＳＬと第１台座電極ＢＷの切り欠き部ＮＴとの間の距離ＤＴ３は、第２信号線と第１台座電極との間の距離ＤＴ４よりも長い。かつ、走査線ＧＬは、第２延設部ＥＴ２を有する。そして、平面視において、走査線ＧＬの第２延設部ＥＴ２と第１信号線ＳＬとは重畳する。
本実施の形態６の表示装置においては、上述した実施の形態２および実施の形態５と同様の効果を得ることができる。
＜変形例＞
次に、実施の形態６の変形例について説明する。図１８は、実施の形態６の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態６の変形例の表示装置は、上述した実施の形態２の変形例と実施の形態５の変形例とを組み合わせた例である。すなわち、本実施の形態６の変形例の表示装置においては、図１８に示すように、緑の副画素用のトランジスタＴｒＧに適用した例である。
本実施の形態６の変形例の表示装置においては、上述した実施の形態２の変形例および実施の形態５の変形例と同様の効果を得ることができる。
（実施の形態７）
実施の形態７の表示装置における画素の構成について説明する。図１９は、実施の形態７の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態１〜６と異なる点を主に説明する。
本実施の形態７の表示装置は、上述した実施の形態１と同様に、第１信号線と第１半導体層との間の距離ＤＴ１を、第２信号線と第１半導体層との間の距離ＤＴ２よりも長くし、第１信号線と台座電極ＢＷとの間の距離ＤＴ３を、第２信号線と台座電極ＢＷとの間の距離ＤＴ４よりも長くしている。さらに、本実施の形態７の表示装置においては、図１９に示すように、走査線ＧＬは、折り曲げ部ＢＤを有する。そして、平面視において、走査線ＧＬの折り曲げ部ＢＤと第１信号線ＳＬとの間の距離ＤＴ５と、走査線ＧＬの折り曲げ部ＢＤと金属層である第１台座電極ＢＷとの間の距離ＤＴ６とは等しい。これらの距離ＤＴ５、ＤＴ６は、図１９においてＸ軸方向の距離である。これにより、走査線ＧＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ３と、走査線ＧＬと自身の第１信号線ＳＬとの間に作用する寄生容量Ｃ４とを大きくすることで、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１をさらに小さくすることができる。
図１９においては、折り曲げ部ＢＤはＹ軸方向に山型で第１信号線ＳＬとの交差部分で頂部となる例を示しているが、これに限らず、この折り曲げ部ＢＤと第１信号線ＳＬとの間の距離ＤＴ５と、この折り曲げ部ＢＤと第１台座電極ＢＷとの間の距離ＤＴ６とが等しくなるように形成すればよい。
本実施の形態７の表示装置においては、上述した実施の形態１に対して、さらに、走査線ＧＬの折り曲げ部ＢＤと第１信号線ＳＬとの間の距離ＤＴ５と、走査線ＧＬの折り曲げ部ＢＤと第１台座電極ＢＷとの間の距離ＤＴ６とを等しくすることで、より一層、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１を小さくして、画像品位を向上することができる。
＜変形例＞
次に、実施の形態７の変形例について説明する。図２０は、実施の形態７の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態７の変形例の表示装置においては、図２０に示すように、走査線ＧＬの折り曲げ部ＢＤと第１信号線ＳＬとの間の距離ＤＴ５と、走査線ＧＬの折り曲げ部ＢＤと第１台座電極ＢＷとの間の距離ＤＴ６とを等しくする構成を、緑の副画素用のトランジスタＴｒＧに適用した例である。緑の副画素用のトランジスタＴｒＧ以外の赤および青の副画素用のトランジスタＴｒＲ、ＴｒＢに対応する部分は、上述した実施の形態１で示した図７と同じである。
本実施の形態７の変形例の表示装置のように、緑の副画素用のトランジスタＴｒＧに適用した場合でも、緑の副画素用のトランジスタＴｒＧにおいて、自身の第１信号線ＳＬと第１台座電極ＢＷとの間に作用する寄生容量Ｃ１を小さくすることができるので、画像品位を向上することが可能となる。
（実施の形態８）
実施の形態８の表示装置における画素の構成について説明する。図２１は、実施の形態８の表示装置における画素の構成の一例を示す平面図である。本実施の形態では、上述した実施の形態１〜７と異なる点を主に説明する。
本実施の形態８の表示装置は、上述した実施の形態２と実施の形態７とを組み合わせた例である。すなわち、本実施の形態８の表示装置においては、図２１に示すように、金属層である第１台座電極ＢＷは、第１信号線ＳＬ側に切り欠き部ＮＴを有する。そして、平面視において、第１信号線ＳＬと第１台座電極ＢＷの切り欠き部ＮＴとの間の距離ＤＴ３は、第２信号線ＳＬと第１台座電極ＢＷとの間の距離ＤＴ４よりも長い。かつ、走査線ＧＬは、折り曲げ部ＢＤを有する。そして、平面視において、走査線ＧＬの折り曲げ部ＢＤと第１信号線ＳＬとの間の距離ＤＴ５と、走査線ＧＬの折り曲げ部ＢＤと第１台座電極ＢＷとの間の距離ＤＴ６とは等しい。
本実施の形態８の表示装置においては、上述した実施の形態２および実施の形態７と同様の効果を得ることができる。
＜変形例＞
次に、実施の形態８の変形例について説明する。図２２は、実施の形態８の変形例の表示装置における画素の構成の一例を示す平面図である。
本実施の形態８の変形例の表示装置は、上述した実施の形態２の変形例と実施の形態７の変形例とを組み合わせた例である。すなわち、本実施の形態８の変形例の表示装置においては、図２２に示すように、緑の副画素用のトランジスタＴｒＧに適用した例である。
本実施の形態８の変形例の表示装置においては、上述した実施の形態２の変形例および実施の形態７の変形例と同様の効果を得ることができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
また、前記実施の形態においては、開示例として液晶表示装置の場合を例示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることはいうまでもない。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
１ 表示装置
２ アレイ基板
３ 対向基板
６ 液晶層
１２、１２Ａ、１２Ｂ ゲートドライバ
１３ ソースドライバ
１９ 半導体チップ
２１ 基板
２１ａ 上面
２２ 画素電極
３１ 基板
３１ａ 下面
３２ カラーフィルタ
３２Ｒ、３２Ｇ、３２Ｂ 色領域
Ａｄ 表示領域
ＢＤ 折り曲げ部
ＢＷ、ＢＷＲ、ＢＷＧ、ＢＷＢ 台座電極
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃａ、Ｃａｐ 容量
ＣＯＭ 共通電極
ＤＴ１〜ＤＴ６、ＤＴ１１、ＤＴ１２ 距離
ＥＴ１、ＥＴ２ 延設部
ＦＬＡ、ＦＬＡ１〜ＦＬＡ４ 額縁領域
ＧＬ 走査線
ＩＦ、ＩＦ１〜ＩＦ３ 絶縁膜
ＬＣ 液晶素子
ＬＳ、ＬＳＲ、ＬＳＧ、ＬＳＢ 遮光膜
ＮＴ 切り欠き部
ＯＰ１、ＯＰ２ 開口部
Ｐｘ 画素
ＳＣ、ＳＣＲ、ＳＣＧ、ＳＣＢ 半導体層
ＳＬ、ＳＬｎ、ＳＬｎ＋１、ＳＬｎ−１、ＳＬｎ−２ 信号線
ＳＰＡ 副画素領域
Ｓｘ、ＳｘＲ、ＳｘＧ、ＳｘＢ 副画素
Ｔ 周期
Ｔｒ、ＴｒＲ、ＴｒＧ、ＴｒＢ トランジスタ
ｔ１、ｔ２ タイミング
ＶＣＫ 垂直クロックパルス
Ｖｓｉｇ 画像信号
ＶＳＴ 垂直スタートパルス

Claims (11)

  1. 絶縁性基板上に、複数の走査線と、複数の信号線と、一対の前記走査線と一対の前記信号線に囲まれた複数の副画素領域と、前記各副画素領域に形成された複数の半導体層と、前記半導体層の一方が接続された金属層と、を備え、
    前記半導体層の他方は、前記一対の信号線の一方に接続され、
    前記副画素領域内で、前記半導体層が接続された信号線を第１の信号線、前記半導体層が接続されていない信号線を第２の信号線とした時、
    平面視において、前記半導体層と前記金属層の接続位置において、前記第１の信号線と前記半導体層との間の距離は、前記第２の信号線と前記半導体層との間の距離よりも長い、表示装置。
  2. 請求項１に記載の表示装置において、
    平面視において、前記第１の信号線と前記金属層との間の距離は、前記第２の信号線と前記金属層との間の距離よりも長い、表示装置。
  3. 請求項２に記載の表示装置において、
    前記金属層は、前記第１の信号線側に前記走査線の延在方向に凹部を有する、表示装置。
  4. 請求項２に記載の表示装置において、
    前記走査線は、前記信号線と平行方向に延設する第１延設部を有し、
    平面視において、前記半導体層と前記第１の信号線間で、前記走査線の第１延設部と前記金属層とは重畳する、表示装置。
  5. 請求項２に記載の表示装置において、
    前記金属層は、前記第１の信号線側に前記走査線の延在方向に凹部を有し、
    平面視において、前記第１の信号線と前記金属層との間の距離は、前記第２の信号線と前記金属層との間の距離よりも長く、
    前記走査線は、前記信号線と平行方向に延設する第１延設部を有し、
    平面視において、前記半導体層と前記第１の信号線間で、前記走査線の第１延設部と前記金属層とは重畳する、表示装置。
  6. 請求項２に記載の表示装置において、
    前記走査線は、前記信号線と平行方向に延設する第２延設部を有し、
    平面視において、前記走査線の第２延設部と前記第１の信号線とは重畳する、表示装置。
  7. 請求項２に記載の表示装置において、
    前記金属層は、前記第１の信号線側に前記走査線の延在方向に凹部を有し、
    平面視において、前記第１の信号線と前記金属層との間の距離は、前記第２の信号線と前記金属層との間の距離よりも長く、
    前記走査線は、前記信号線と平行方向に延設する第２延設部を有し、
    平面視において、前記半導体層と前記第１の信号線間で、前記走査線の第２延設部と前記信号線とは重畳する、表示装置。
  8. 請求項２に記載の表示装置において、
    前記走査線は、前記半導体層と前記第１の信号線の接続位置側に突出した折り曲げ部を有し、
    平面視において、前記走査線の折り曲げ部と前記第１の信号線との間の距離と、前記走査線の折り曲げ部と前記金属層との間の距離とは略等しい、表示装置。
  9. 請求項２に記載の表示装置において、
    前記金属層は、前記第１の信号線側に前記走査線の延在方向に凹部を有し、
    平面視において、前記第１の信号線と前記金属層との間の距離は、前記第２の信号線と前記金属層との間の距離よりも長く、
    前記走査線は、前記半導体層と前記第１の信号線の接続位置側に突出した折り曲げ部を有し、
    平面視において、前記走査線の折り曲げ部と前記第１の信号線との間の距離と、前記走査線の折り曲げ部と前記金属層との間の距離とは略等しい、表示装置。
  10. 請求項２に記載の表示装置において、
    前記副画素領域は、赤、緑および青の何れかの色を表示する、表示装置。
  11. 請求項１０に記載の表示装置において、
    前記金属層は、前記第１の信号線側に前記走査線の延在方向に凹部を有し、
    前記走査線は、前記半導体層と前記第１の信号線の接続位置側に突出した折り曲げ部を有し、
    前記凹部または前記折り曲げ部は、緑の副画素領域に形成される、表示装置。
JP2017083723A 2017-04-20 2017-04-20 表示装置 Active JP6862258B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017083723A JP6862258B2 (ja) 2017-04-20 2017-04-20 表示装置
US15/936,832 US10409125B2 (en) 2017-04-20 2018-03-27 Display device
JP2021059532A JP7092914B2 (ja) 2017-04-20 2021-03-31 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017083723A JP6862258B2 (ja) 2017-04-20 2017-04-20 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021059532A Division JP7092914B2 (ja) 2017-04-20 2021-03-31 表示装置

Publications (2)

Publication Number Publication Date
JP2018180442A JP2018180442A (ja) 2018-11-15
JP6862258B2 true JP6862258B2 (ja) 2021-04-21

Family

ID=63853824

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017083723A Active JP6862258B2 (ja) 2017-04-20 2017-04-20 表示装置
JP2021059532A Active JP7092914B2 (ja) 2017-04-20 2021-03-31 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021059532A Active JP7092914B2 (ja) 2017-04-20 2021-03-31 表示装置

Country Status (2)

Country Link
US (1) US10409125B2 (ja)
JP (2) JP6862258B2 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4453434B2 (ja) * 2004-03-30 2010-04-21 セイコーエプソン株式会社 液晶装置及び電子機器
JP2006250985A (ja) * 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
US8242503B2 (en) * 2010-05-21 2012-08-14 Chimei Innolux Corporation Multi-gate thin film transistor device
JP5909198B2 (ja) * 2013-01-21 2016-04-26 株式会社ジャパンディスプレイ 液晶表示パネル及び電子機器
JP2014149322A (ja) * 2013-01-30 2014-08-21 Japan Display Inc 液晶表示パネル及び電子機器
JP2015206819A (ja) * 2014-04-17 2015-11-19 株式会社ジャパンディスプレイ 表示装置
JP6350984B2 (ja) * 2014-04-24 2018-07-04 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜トランジスタ及び表示装置
JP2016122175A (ja) * 2014-12-25 2016-07-07 株式会社ジャパンディスプレイ 液晶表示装置
JP6376989B2 (ja) * 2015-02-19 2018-08-22 株式会社ジャパンディスプレイ 表示装置
TWI553839B (zh) * 2015-04-15 2016-10-11 群創光電股份有限公司 顯示面板
JP2017044915A (ja) * 2015-08-27 2017-03-02 株式会社ジャパンディスプレイ 液晶表示装置
TWI560486B (en) * 2016-01-05 2016-12-01 Innolux Corp Display panel
CN105977307B (zh) * 2016-06-30 2020-06-02 上海中航光电子有限公司 薄膜晶体管、显示面板及显示装置
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法

Also Published As

Publication number Publication date
JP2018180442A (ja) 2018-11-15
US10409125B2 (en) 2019-09-10
JP7092914B2 (ja) 2022-06-28
US20180307109A1 (en) 2018-10-25
JP2021113980A (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
US10453869B2 (en) Display apparatus
JP5314155B2 (ja) 液晶表示装置
KR101204365B1 (ko) 액정 표시 패널 및 그 제조 방법
JP5376774B2 (ja) 液晶表示装置
JP5368125B2 (ja) 表示装置
US8848151B2 (en) Liquid crystal display device
US8325286B2 (en) Active matrix substrate and display device including the same
US9019184B2 (en) Liquid crystal display device including specific subpixel arrangement
US20120200615A1 (en) Liquid crystal display device
US20110012815A1 (en) Active matrix substrate, liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
US20100045884A1 (en) Liquid Crystal Display
JP5173038B2 (ja) 液晶表示装置
KR20190020878A (ko) 표시 장치
JP2007226243A (ja) 液晶表示装置
WO2011148664A1 (ja) アクティブマトリクス基板及び液晶表示装置
JP5589018B2 (ja) 液晶表示装置
WO2013080520A1 (ja) 表示装置
JP7092914B2 (ja) 表示装置
US20190287473A1 (en) Liquid crystal display device and drive method for same
JP2007047615A (ja) 液晶表示装置
JP4501979B2 (ja) 液晶表示装置
KR20200110573A (ko) 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200319

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210331

R150 Certificate of patent or registration of utility model

Ref document number: 6862258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250