CN104659106A - 一种薄膜晶体管及其制造方法 - Google Patents
一种薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN104659106A CN104659106A CN201510087070.XA CN201510087070A CN104659106A CN 104659106 A CN104659106 A CN 104659106A CN 201510087070 A CN201510087070 A CN 201510087070A CN 104659106 A CN104659106 A CN 104659106A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- source electrode
- channel structure
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 3
- 229910004304 SiNy Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 121
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910007261 Si2N3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管及其制造方法。薄膜晶体管包括：栅极；栅极介电层，覆盖于栅极上方；源极，设置于栅极介电层上方，源极包括第一源极和第二源极，其中第二源极位于第一源极的上方；漏极，设置于栅极介电层上方，且和源极相对设置，而漏极包括第一漏极和第二漏极，其中第二漏极位于第一漏极的上方；通道结构层，设置于第一源极和第二源极之间，与第一漏极和第二漏极之间，并连接源极和漏极；第一欧姆接触层，设置于第一源极和通道结构层之间，与第一漏极和通道结构层之间；以及第二欧姆接触层，设置于第二源极和通道结构层之间，与第二漏极和通道结构层之间。采用本发明，可使每一像素上的薄膜晶体管装置的通道宽度缩减一半。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器，尤其涉及一种薄膜晶体管及像素的结构及制造方法。
背景技术
当前，随着显示科技的日益进步，为了满足市场对于显示器日趋轻、薄、小、美的要求，具有高画质、高空间利用效率、低消耗功率、无辐射以及低电磁干扰等优越特性的薄膜晶体管液晶显示器(thin film transistorliquid crystal display，TFT-LCD)，已逐渐成为市场的主流。其中，薄膜晶体管的结构设计会直接影响到产品的性能。
然而，为了制作出高像素的薄膜晶体管液晶显示器，每一像素结构所占的面积需缩小，且基于薄膜晶体管液晶显示器透光度的考量，每一像素结构的薄膜晶体管所占的面积越小越好，以提升薄膜晶体管液晶显示器的开口率(aperture ratio)与光穿透率。
在现有技术中，薄膜晶体管包括栅极、源极、漏极以及通道结构层，栅极与通道结构层重叠并位于通道结构层的下方。源极、漏极属于同一膜层且相对设置于通道结构层的上方。而目前受限于制程能力，源极与漏极之间的最小间距无法进一步缩减，而使得薄膜晶体管所占的面积不易更进一步缩小。
有鉴于此，如何设计一种改进的薄膜晶体管，以缩小薄膜晶体管在每一像素结构所占的面积，进一步提升其开口率与光穿透率，是业内相关技术人员亟待解决的一项课题。
发明内容
针对现有技术中薄膜晶体管在每一像素结构所占的面积不易进一步缩小的缺陷，本发明提供了一种所占面积小并可增加每一像素开口率的薄膜晶体管。
依据本发明的一个方面，提供了一种薄膜晶体管(Thin Film Transistor，TFT)，包括：
一栅极；
一栅极介电层，覆盖于该栅极上方；
一源极，设置于该栅极介电层上方，该源极包括一第一源极和一第二源极，其中该第二源极位于该第一源极的上方；
一漏极，设置于该栅极介电层上方，且和该源极相对设置，而该漏极包括一第一漏极和一第二漏极，其中该第二漏极位于该第一漏极的上方；
一通道结构层，设置于该第一源极和该第二源极之间，与该第一漏极和该第二漏极之间，并连接该源极和该漏极；
一第一欧姆接触层，设置于该第一源极和该通道结构层之间，与该第一漏极和该通道结构层之间；以及
一第二欧姆接触层，设置于该第二源极和该通道结构层之间，与该第二漏极和该通道结构层之间。
优选地，该薄膜晶体管，更包括一透明基板，设置于该滤光层的下方。
优选地，该薄膜晶体管，更包括一保护层，至少覆盖于该第二源极、该第二漏极和部份该通道结构层的上方。
优选地，其中该第一欧姆接触层和该第二欧姆接触层包括重掺杂n型硅(n+-Si)。
优选地，其中该通道结构层包括非晶硅、多晶硅、低温多晶硅、单晶硅、微晶硅、氧化物半导体、有机半导体或上述的组合。
优选地，其中该栅极介电层包括SiNy或SiOx，其中X为1-2、Y为0.5-2。
依据本发明的一个方面，提供了一种薄膜晶体管的制造方法，包括：
形成一栅极于一基板上；
形成一栅极介电层至少覆盖于该栅极上；
形成一第一金属层于该栅极介电层上，并图案化该第一金属层，以形成一第一源级和一第一漏级，且该第一源级和该第一漏级相对设置；
形成一第一欧姆接触层于该第一源级、该第一漏级和部分该栅极介电层上，并图案化该第一欧姆接触层，使该第一欧姆接触层具有一部分位于该第一源极的上方，和另一部分位于该第一漏极的上方；
形成一通道结构层于该第一欧姆接触层和部分该栅极介电层的上方；
形成一第二欧姆接触层于该通道结构层上，并图案化该第二欧姆接触层，使该第二欧姆接触层具有一部分位于覆盖在该第一源极的该通道结构层上方，和另一部分位于覆盖在该第一漏极的该通道结构层上方；以及
形成一第二金属层于该第二欧姆接触层、部分该第一源极、部分该第一漏极和部分该通道结构层上，并图案化该第二金属层，以形成一第二源极和一第二漏极，且该第二源极和该第二漏极相对设置，分别位于该第二欧姆层的该部分或该另一部分的上方。
优选地，该薄膜晶体管的制造方法更包括形成一保护层，至少覆盖于该第二源极、第二漏极和部份该通道结构层的上方。
优选地，其中该第一欧姆接触层和该第二欧姆接触层包括重掺杂n型硅(n+-Si)。
采用本发明的薄膜晶体管，除了在通道结构层上方设置第二源极、第二漏极及第二欧姆接触层外，另外在栅极介电层和通道结构层之间加入了第一源极、第一漏极及第一欧姆接触层，以增加源极/漏极与通道结构层的接触面积，因此可将原本的薄膜晶体管装置通道宽度缩减一半。相比于现有技术，本发明的薄膜晶体管于每一像素上所占面积小，并可有效提升每一像素的开口率与光穿透率。
附图说明
读者在参照附图阅读了本发明的具体实施方式以后，将会更清楚地了解本发明的各个方面。其中，
图1示出依据本发明的一实施方式的薄膜晶体管的结构示意图；
图2示出依据本发明的一实施方式的薄膜晶体管的结构示意图；
图3A-3D示出图1的薄膜晶体管的制造方法流程示意图；以及
图4示出依据本发明的一实施方式的薄膜晶体管的制造方法流程框图。
具体实施方式
为了使本申请所揭示的技术内容更加详尽与完备，可参照附图以及本发明的下述各种具体实施例，附图中相同的标记代表相同或相似的组件。然而，本领域的普通技术人员应当理解，下文中所提供的实施例并非用来限制本发明所涵盖的范围。此外，附图仅仅用于示意性地加以说明，并未依照其原尺寸进行绘制。
下面参照附图，对本发明各个方面的具体实施方式作进一步的详细描述。
以薄膜晶体管液晶显示模块(TFT-LCD module)而言,其主要是由液晶显示器和背光模块(back light module)所构成。其中，液晶显示器通常是由薄膜晶体管阵列基板(thin film transistor array substrate)、彩色滤光基板(colorfilter substrate)与配置于此两基板间的液晶层所构成，而背光模块用以提供此液晶显示器所需的面光源，以达到显示器模块显示的效果。此外，薄膜晶体管阵列基板通常包括多条数据线(data line)、多条扫描线(scan line)、多个薄膜晶体管与多个像素电极(pixel region)，其中数据线与扫描线配置于一基板上，而数据线与扫描线会在基板上划分出多个像素区域。另外，薄膜晶体管是配置于像素区域(pixel region)上，而薄膜晶体管与数据线、扫描线以及像素电极电性连接，一般来说，薄膜晶体管至少具有栅极、源极、漏极以及通道结构层等构件，薄膜晶体管是透过扫描线控制栅极的电压来改变通道层的导电性，以使源极与漏极之间形成导通(开)或绝缘(关)的状态，由此决定与此薄膜晶体管电性连接的像素电极是否充入来自资料线的电荷。因此，薄膜晶体管的结构设计会直接影响到薄膜晶体管液晶显示器的性能。
为了因应高像素面板时代的来临，每一像素的尺寸越来越小，因而像素上的薄膜晶体管的尺寸遂成为影响每一像素开口率的关键。
为了改善上述现有技术中所存在的缺失，本发明提供一种实施例，图1示出的薄膜晶体管100包括：栅极110、栅极介电层120、源极130/140、漏极130/140、通道结构层150、第一欧姆接触层160以及第二欧姆接触层170，其中源极130/140包括第一源极132/142和第二源极134/144，而漏极130/140包括第一漏极132/142和第二漏极134/144。栅极介电层120覆盖于栅极110的上方；源极130/140包括第一源极132/142和第二源极134/144，设置于栅极介电层120上方，且第二源极134/144位于第一源极132/142的上方；漏极130/140包括第一漏极132/142和第二漏极134/144，和源极130/140相对设置于栅极介电层120上方，且第二漏极134/144位于该第一漏极132/142的上方；通道结构层150设置于第一源极132/142和第二源极134/144之间，与第一漏极132/142和第二漏极134/144之间，并连接源极130/140和漏极130/140；第一欧姆接触层160设置于第一源极132/142和通道结构层150之间，与第一漏极132/142和通道结构层150之间；以及第二欧姆接触层170设置于第二源极134/144和通道结构层150之间，与第二漏极134/144和通道结构层150之间。
现有技术受限于制程能力，使得薄膜晶体管所占的面积不易更进一步缩小，为了改善现有技术的缺失，本发明藉由于通道结构层150与栅极介电层120之间新增了第一源极132/142、第一漏极132/142和第一欧姆接触层160，以增加源极/漏极与通道结构层150的接触面积，因此可将原本薄膜晶体管装置的通道宽度缩减一半，以降低薄膜晶体管在每一像素所占的面积，进一步有效提升每一像素的开口率与光穿透率。
在本发明一具体实施例中，以每英吋有141个像素的5.7吋产品为例，维持原本的设计规则，开口率可提升1％-2.4％。此外，根据不同的像素设计，开口率提升的比例也不尽相同，举例来说，一个原本宽14微米、长4.5微米的薄膜晶体管，采用本发明设计的结构后，可减少薄膜晶体管一半的宽度为7微米，而开口率也可由原本的43.58％转变为44.61％，且薄膜晶体管所占的面积对于每一像素的面积的百分比，也由原本的6.67％降至4.89％，由此可见，本发明有效提升了每一像素的开口率。
参照图2，本发明提供另一种实施例，图2示出的薄膜晶体管100’，相较于图1，更包括了透明基板180以及保护层190，其中透明基板180设置于栅极110及栅极介电层120的下方；而保护层190至少覆盖于第二源极134/144、第二漏极134/144以及部份通道结构层150的上方；其余相同组件符号所代表的组件请参照图1的实施方式所示。
具体来说，本发明所提供的薄膜晶体管100，其中栅极110、源极130/140以及漏极130/140的材料包括金属或金属化合物，金属材料包括钼(Mo)、铬(Cr)、铝(Al)、钕(Nd)、钛(Ti)、铜(Cu)、银(Ag)、金(Au)、锌(Zn)、铟(In)、镓(Ga)或上述的组合，而金属化合物材料包括金属合金、金属氧化物、金属氮化物、金属氮氧化物、上述材料包含有机成份或上述的组合；栅极介电层120包括SiNX或SiOX，其中SiNX包括Si3N4、Si2N、SiN或Si2N3，而SiOX包括SiO或SiO2；通道结构层150包括非晶硅、多晶硅、低温多晶硅、单晶硅、微晶硅、氧化物半导体、有机半导体或上述的组合；第一欧姆接触层160和第一欧姆接触层170包括重掺杂n型硅(n+-Si)；透明基板180包括玻璃、聚碳酸酯(polycarbonate，PC)以及聚甲基丙烯酸甲酯(polymethyl methacrylate，PMMA)。
图3A-3D示出图1的薄膜晶体管的制造方法流程示意图，参照图式说明如下：
如图3A所示，形成栅极介电层120覆盖于栅极110上；
如图3B所示，形成第一源极132/142与第一漏极132/142于栅极介电层120上，且第一源级132/142和第一漏级132/142相对设置；
如图3C所示，形成第一欧姆接触层160于第一源级132/142和第一漏级132/142的上方，其中第一欧姆接触层160具有一部分位于该第一源极132/142的上方，和另一部分位于该第一漏极132/142的上方；
如图3D所示，形成通道结构层150、第二欧姆接触层170、第二源极134/144和第二漏极134/144于图3C示出的结构上方，其中第二欧姆接触层170具有一部分位于覆盖在第一源极132/142的通道结构层150上方，和另一部分位于覆盖在第一漏极132/142的通道结构层150上方，而第二源极134/144和第二漏极134/144相对设置，分别位于第二欧姆层170的该部分或另一部分的上方。
图4示出依据本发明的一实施方式，薄膜晶体管的制造方法流程框图。
参照图4，在本发明薄膜晶体管的制造方法中，首先形成栅极于基板上(步骤S11)，再形成栅极介电层至少覆盖于栅极上(步骤S13)，而后形成第一金属层于栅极介电层上，并图案化第一金属层，以形成第一源级和第一漏级，且第一源级和第一漏级相对设置(步骤S15)，再形成第一欧姆接触层于第一源级、第一漏级和部分栅极介电层上，并图案化第一欧姆接触层，使第一欧姆接触层具有一部分位于第一源极的上方，和另一部分位于第一漏极的上方(步骤S17)，然后，形成通道结构层于第一欧姆接触层和部分栅极介电层的上方(步骤S19)，再形成第二欧姆接触层于通道结构层上，并图案化第二欧姆接触层，使第二欧姆接触层具有一部分位于覆盖在第一源极的通道结构层上方，和另一部分位于覆盖在第一漏极的通道结构层上方(步骤S21)，最后，形成第二金属层于第二欧姆接触层、部分第一源极、部分第一漏极和部分通道结构层上，并图案化第二金属层，以形成第二源极和第二漏极，且第二源极和第二漏极相对设置，分别位于第二欧姆层的该部分或另一部分的上方(步骤S23)。
在一具体实施例中，上述步骤更包括：形成一保护层，至少覆盖于第二源极、第二漏极和部份通道结构层的上方。
在一具体实施例中，上述步骤所形成的第一欧姆接触层和第二欧姆接触层包括重掺杂n型硅(n+-Si)。
采用本发明的薄膜晶体管，除了在通道结构层上方设置第二源极、第二漏极及第二欧姆接触层外，另外在栅极介电层和通道结构层之间加入了第一源极、第一漏极及第一欧姆接触层，以增加源极/漏极与通道结构层的接触面积，因此可将原本的薄膜晶体管装置通道宽度缩减一半。相比于现有技术，本发明的薄膜晶体管于每一像素上所占面积小，并可有效提升每一像素的开口率与光穿透率。
上文中，参照附图描述了本发明的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式作各种变更和替换。这些变更和替换都落在本发明权利要求书所限定的范围内。
Claims (9)
1.一种薄膜晶体管，其特征在于，该薄膜晶体管包括：
一栅极；
一栅极介电层，覆盖于该栅极上方；
一源极，设置于该栅极介电层上方，该源极包括一第一源极和一第二源极，其中该第二源极位于该第一源极的上方；
一漏极，设置于该栅极介电层上方，且和该源极相对设置，而该漏极包括一第一漏极和一第二漏极，其中该第二漏极位于该第一漏极的上方；
一通道结构层，设置于该第一源极和该第二源极之间，与该第一漏极和该第二漏极之间，并连接该源极和该漏极；
一第一欧姆接触层，设置于该第一源极和该通道结构层之间，与该第一漏极和该通道结构层之间；以及
一第二欧姆接触层，设置于该第二源极和该通道结构层之间，与该第二漏极和该通道结构层之间。
2.根据权利要求1所述的薄膜晶体管，其特征在于，更包括一透明基板，设置于该栅极的下方。
3.根据权利要求1所述的薄膜晶体管，其特征在于，更包括一保护层，至少覆盖于该第二源极、该第二漏极和部份该通道结构层的上方。
4.根据权利要求1所述的薄膜晶体管，其特征在于，该第一欧姆接触层和该第二欧姆接触层包括重掺杂n型硅。
5.根据权利要求1所述的薄膜晶体管，其特征在于，该通道结构层包括非晶硅、多晶硅、低温多晶硅、单晶硅、微晶硅、氧化物半导体、有机半导体或上述的组合。
6.根据权利要求1所述的薄膜晶体管，其特征在于，该栅极介电层包括SiNy或SiOx，其中X为1-2、Y为0.5-2。
7.一种薄膜晶体管的制造方法，其特征在于，该制造方法包括：
形成一栅极于一基板上；
形成一栅极介电层至少覆盖于该栅极上；
形成一第一金属层于该栅极介电层上，并图案化该第一金属层，以形成一第一源级和一第一漏级，且该第一源级和该第一漏级相对设置；
形成一第一欧姆接触层于该第一源级、该第一漏级和部分该栅极介电层上，并图案化该第一欧姆接触层，使该第一欧姆接触层具有一部分位于该第一源极的上方，和另一部分位于该第一漏极的上方；
形成一通道结构层于该第一欧姆接触层和部分该栅极介电层的上方；
形成一第二欧姆接触层于该通道结构层上，并图案化该第二欧姆接触层，使该第二欧姆接触层具有一部分位于覆盖在该第一源极的该通道结构层上方，和另一部分位于覆盖在该第一漏极的该通道结构层上方；以及
形成一第二金属层于该第二欧姆接触层、部分该第一源极、部分该第一漏极和部分该通道结构层上，并图案化该第二金属层，以形成一第二源极和一第二漏极，且该第二源极和该第二漏极相对设置，分别位于该第二欧姆层的该部分或该另一部分的上方。
8.根据权利要求7所述的薄膜晶体管的制造方法，其特征在于，更包括形成一保护层，至少覆盖于该第二源极、第二漏极和部份该通道结构层的上方。
9.根据权利要求7所述的薄膜晶体管的制造方法，其特征在于，其中该第一欧姆接触层和该第二欧姆接触层包括重掺杂n型硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510087070.XA CN104659106A (zh) | 2015-02-25 | 2015-02-25 | 一种薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510087070.XA CN104659106A (zh) | 2015-02-25 | 2015-02-25 | 一种薄膜晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104659106A true CN104659106A (zh) | 2015-05-27 |
Family
ID=53250020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510087070.XA Pending CN104659106A (zh) | 2015-02-25 | 2015-02-25 | 一种薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104659106A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105161544A (zh) * | 2015-10-16 | 2015-12-16 | 深圳市华星光电技术有限公司 | 薄膜场效应晶体管及其制作方法、液晶显示器 |
| CN105161523A (zh) * | 2015-08-13 | 2015-12-16 | 京东方科技集团股份有限公司 | 一种电极、薄膜晶体管、阵列基板及显示设备 |
| WO2016197679A1 (zh) * | 2015-06-12 | 2016-12-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、氧化物背板和显示装置 |
| WO2017147968A1 (zh) * | 2016-02-29 | 2017-09-08 | 深圳市华星光电技术有限公司 | 互补型薄膜晶体管及其制造方法 |
| US10276600B2 (en) | 2016-09-09 | 2019-04-30 | Au Optronics Corporation | Pixel structure and related fabrication method |
| WO2020024561A1 (zh) * | 2018-08-01 | 2020-02-06 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
-
2015
- 2015-02-25 CN CN201510087070.XA patent/CN104659106A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016197679A1 (zh) * | 2015-06-12 | 2016-12-15 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、氧化物背板和显示装置 |
| US10164028B2 (en) | 2015-06-12 | 2018-12-25 | Boe Technology Group Co., Ltd. | Thin film transistor, manufacturing method therefor, oxide back plate and display apparatus |
| CN105161523A (zh) * | 2015-08-13 | 2015-12-16 | 京东方科技集团股份有限公司 | 一种电极、薄膜晶体管、阵列基板及显示设备 |
| US10141451B2 (en) | 2015-08-13 | 2018-11-27 | Boe Technology Group Co., Ltd. | Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof |
| CN105161544A (zh) * | 2015-10-16 | 2015-12-16 | 深圳市华星光电技术有限公司 | 薄膜场效应晶体管及其制作方法、液晶显示器 |
| US10290717B2 (en) | 2015-10-16 | 2019-05-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Thin film transistor, manufacturing method thereof, and display device including the same |
| WO2017147968A1 (zh) * | 2016-02-29 | 2017-09-08 | 深圳市华星光电技术有限公司 | 互补型薄膜晶体管及其制造方法 |
| US10276600B2 (en) | 2016-09-09 | 2019-04-30 | Au Optronics Corporation | Pixel structure and related fabrication method |
| WO2020024561A1 (zh) * | 2018-08-01 | 2020-02-06 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6567711B2 (ja) | 表示装置 | |
| JP7417649B2 (ja) | 表示装置 | |
| CN104659106A (zh) | 一种薄膜晶体管及其制造方法 | |
| US8878181B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| TWI432865B (zh) | 畫素結構及其製作方法 | |
| US8669130B2 (en) | Fringe field switching liquid crystal display device and method of fabricating the same | |
| US9059296B2 (en) | Oxide thin film transistor and method of fabricating the same | |
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| TWI487120B (zh) | 薄膜電晶體基板與其所組成之顯示裝置 | |
| US10394098B2 (en) | Conductive pattern structure and its array substrate and display device | |
| CN102651343B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| JP2015065471A (ja) | 半導体装置 | |
| WO2017219411A1 (zh) | 阵列基板及其制作方法 | |
| US10872984B2 (en) | Thin film transistor having channel regions, array substrate, manufacturing method thereof and display device comprising the same | |
| US20160035573A1 (en) | Array substrate, display device, and manufacturing method of array substrate | |
| TWI502263B (zh) | 畫素結構、顯示面板及其製作方法 | |
| WO2017121073A1 (zh) | Tft基板的制作方法 | |
| TWI444737B (zh) | 平面內切換型液晶顯示面板及其製造方法 | |
| CN103186002A (zh) | 显示装置以及包含其的影像显示系统 | |
| US9219156B2 (en) | Display substrate and method of manufacturing the same | |
| US9064978B2 (en) | Pixel structure and fabricating method thereof | |
| KR101202034B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20150002950A (ko) | 액정표시장치 어레이 기판 및 그 제조방법 | |
| CN113257837A (zh) | 一种柔性显示基板、显示装置及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150527 |