JP4011664B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4011664B2
JP4011664B2 JP02076497A JP2076497A JP4011664B2 JP 4011664 B2 JP4011664 B2 JP 4011664B2 JP 02076497 A JP02076497 A JP 02076497A JP 2076497 A JP2076497 A JP 2076497A JP 4011664 B2 JP4011664 B2 JP 4011664B2
Authority
JP
Japan
Prior art keywords
layer
forming
wiring board
manufacturing
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02076497A
Other languages
English (en)
Other versions
JPH10221702A (ja
Inventor
誠 亀山
淳理 石倉
俊明 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP02076497A priority Critical patent/JP4011664B2/ja
Publication of JPH10221702A publication Critical patent/JPH10221702A/ja
Application granted granted Critical
Publication of JP4011664B2 publication Critical patent/JP4011664B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks

Landscapes

  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、配線基板の製造方法に関し、特に配線基板の補助電極の形成方法に関するものである。
【0002】
【従来の技術】
従来より、TN(Twisted Nematic)やSTN(Super
Twisted Nematic)型等の液晶素子では、透光性基材の一例であるガラス基板上に形成される透明電極としてITO(Indiam Tin Oxide)膜が一般に用いられるが、この透明電極を構成するITO膜は抵抗値が高いため、最近のように表示面積の大型化、高精細化に伴って印加される電圧波形の遅延が問題になってきた。
【0003】
特に、強誘電性液晶を用いた液晶素子ではセルギャップが1〜3μmとより狭いため、電圧波形の遅延が顕著であった。ここで、この抵抗値を低くするために透明電極を厚く形成することも考えられるが、膜厚を厚くすると成膜に時間を要し、且つコストもかかり、更に透明性も悪くなる等の欠点があった。
【0004】
そこで、このような欠点を解決するために、例えば、特開平2−63019号公報に示されるもののように、膜厚の薄い透明電極に併設して低抵抗値の金属配線を形成する構成の配線基板が提案されている。ここで、この公報に開示されている配線基板は、金属配線を透明な絶縁物で埋め込み、表面に金属パターンを露出した金属配線上にITO膜等の透明電極を形成したものである。
【0005】
ところで、上述したような構成の配線基板を作製する場合、金属配線間を埋めて平坦化する絶縁物として、例えば特開平6−347810号公報に示されるもののように透明な樹脂を用いる構成の配線基板が提案されている。
【0006】
次に、このような低抵抗率の金属配線を備えた配線基板を製造する方法の一例を図7を用いて説明する。
【0007】
まず、同図(a)に示すように透明な平滑板101の表面上に、UV(紫外線)硬化樹脂102をディスペンサ等の定量化治具108で所定量滴下する。次に、(b)に示すようにUV硬化樹脂102が滴下された平滑板101上に、予め1μm程度の膜厚からなる金属配線103が形成されたガラス基板104を金属配線103を平滑板101に向けてUV硬化樹脂102を挟むように接触させる。なお、この金属配線103は、例えばスパッター法等によってガラス基板104上に銅等の金属膜層を形成した後、フォトリソ法等によってパターンニングして形成されたものである。
【0008】
次に、(c)に示すように平滑板101とガラス基板104とでUV硬化樹脂102を挟んだ一体物100Aを、(d)に示すようにプレス機105内に入れて平滑板101とガラス基板104とを密着させる。この時、後の工程でITO膜等の透明電極と金属配線103とが接して導通性を保つようにするため、UV硬化樹脂102を金属配線103の表面上から除去するか、又は極薄く樹脂が残るように、(e)に示す矢印方向にようにプレス機105によりさらに圧力を加えて平滑板101とガラス基板104とを強く、且つ基板全面に均一に密着させる。
【0009】
次に、一体物100Aをプレス機105から取り外し、この後UV硬化樹脂102を硬化させるため、(f)に示すように平滑板101側からUV(紫外線)光106を照射してUV硬化樹脂102を硬化させる。
【0010】
次に、離型治具(図示省略)により(g)の矢印に示すように平滑板101から、硬化したUV硬化樹脂102と一体となったガラス基板104を剥離する。そして、この平滑板101からの剥離により、(h)に示すような状態となったガラス基板104のUV硬化樹脂102上に、(i)に示すように金属配線103と電気的に接するようにしてITO膜からなる透明電極107を形成し、UV硬化樹脂102を埋め込んだ配線基板100を得ていた。
【0011】
ところで、上述した従来の製造方法によって製造される配線基板100では、金属配線103の金属として、体積抵抗値が2〜10×10-8Ωmと小さいCu(銅)が一般的に用いられている。そして、銅で形成した金属配線103は、他の金属を用いた場合に較べて膜厚を薄く設定でき、且つ材料費が安価なことから最も経済的である。
【0012】
しかしながら、銅を用いた場合、銅で形成された金属配線103はガラス基板104との密着力が小さいために、図7(g)に示した離型工程において、平滑板101からガラス基板104を剥離する際、ガラス基板104から金属配線103が剥離するおそれがあり、これにより得られる配線基板100の歩留りが大幅に低下するという欠点があった。
【0013】
また、銅は酸化しやすい金属であり、図7(i)に示した工程でITO膜等の透明電極107を金属配線103上に形成する際、銅の表面酸化により透明電極107と金属配線103との安定した電気的導通が得られなくなるという欠点があった。
【0014】
そこで、このような欠点を解決するために、金属配線103を、ガラス基板104と密着性の良い金属からなる下地密着層と、この下地密着層上に形成された低抵抗の金属からなる低抵抗層と、この低抵抗層上に形成され、低抵抗層の酸化を防止する金属からなる保護層とを順に形成して多層構造とした配線基板が提案されている。
【0015】
図8の(a)は、このような構成の配線基板を示すものであり、多層金属配線103Aを形成する下地密着層110は、例えばTi、Mo、W、Al 、Ta、Ni等の基板との密着性の良い金属、あるいはそれらの合金で形成されている。また、低抵抗層111は、例えば銅(Cu)からなる薄膜であり、また保護層112は、例えばMo、Ta、W、Ti、Niあるいはそれらの合金からなる酸化防止薄膜からそれぞれ構成されている。なお、図5(b)はカラーフィルタ113上に該多層金属配線が形成された例である。
【0016】
【発明が解決しようとする課題】
ところが、このような従来の配線基板において、液晶素子の高画質、高開口率化の要求に応えるために、配線幅を狭くし、高精細な配線パターンを得る目的でフォトエッチング加工を施した場合、図9に示すように、保護層112として低抵抗層111上に形成した薄膜が、ひさし状にバリBとして残ってしまい、これによりエッチング加工精度を低下させ、結果的に加工歩留りを低くしてしまうという問題点があった。
【0017】
そこで本発明は、このような従来の問題点を解決するためになされたものであり、高精細な配線パターンを形成することのできる配線基板の製造方法を提供することを目的とするものである。
【0018】
【課題を解決するための手段】
本発明は、透光性基材の表面にパターン形成された補助電極と、前記補助電極の表面に形成された主電極とを有する配線基板の製造方法において、前記透光性基材の表面に該透光性基材との接着性の良い金属からなる下地層を形成する工程と、前記下地層の表面に低抵抗の金属からなる低抵抗層を形成する工程と、前記低抵抗層の表面に該低抵抗層を保護する保護層を形成する工程と、前記保護層の表面にエッチング精度向上層を形成する工程と、前記下地層、低抵抗層、保護層及びエッチング精度向上層を前記補助電極のパターンにエッチングする工程と、前記エッチングの後、前記エッチング精度向上層を除去する工程と、により前記補助電極を形成することを特徴とするものである。
【0025】
また本発明は、前記エッチング精度向上層を100Å〜500Åの厚さ範囲で形成することを特徴とするものである。
【0026】
また本発明は、前記下地層をMo、Ti、W、Al、Ta、Niあるいはそれらの合金のいずれかで形成したことを特徴とするものである。
【0027】
また本発明は、前記保護層をMo、Ti、W、Al、Ta、Niあるいはそれらの合金のいずれかで形成したことを特徴とするものである。
【0028】
また本発明は、前記下地層及び前記保護層をNiMo合金で形成したことを特徴とするものである。
【0029】
また本発明は、前記低抵抗層及びエッチング精度向上層をCuあるいはその合金で形成したことを特徴とするものである。
【0030】
また本発明は、前記エッチング精度向上層を除去する工程を、前記補助電極のパターンをパターニングしたエッチングレジストの剥離工程と同時に行うことを特徴とするものである。
【0031】
また本発明は、前記保護層を形成する工程と、前記エッチング精度向上層を形成する工程との間に、該保護層及びエッチング精度向上層を形成する金属又は合金の混合材料によってミキシング層を形成する工程を設けたことを特徴とするものである。
【0032】
また本発明は、前記ミキシング層を100Å〜500Åの厚さ範囲で形成することを特徴とするものである。
【0033】
また本発明は、前記補助電極相互の間隙に高分子層を形成する工程を設けたことを特徴とするものである。
【0038】
また本発明は、透光性基材と、該透光性基材上に設けられた第1電極と、該第1電極に設けられた第2電極とを有する配線基板の製造方法において、前記透光性基材上にMo、Ti、W、Al、Ta、Niあるいはそれらの合金のいずれかからなる第1層を形成する工程と、前記第1層の上にCuあるいはその合金からなる第2層を形成する工程と、前記第2層の上にMo、Ti、W、Al、Ta、Niあるいはそれらの合金のいずれかからなる第3層を形成する工程と、前記第3層の上にCuあるいはその合金からなる第4層を形成する工程と、前記第1層、第2層、第3層及び第4層を前記第1電極のパターンにエッチングする工程と、前記エッチングの後、前記第4層を除去する工程と、により前記第1電極を形成することを特徴とするものである。
【0039】
また本発明は、前記第3層を形成する工程と、前記第4層を形成する工程との間に、該第3層及び第4層を形成する金属又は合金の混合材料によってミキシング層を形成する工程を設けたことを特徴とするものである。
【0040】
また本発明は、前記第4層を除去する工程を、前記第1電極のパターンをパターニングしたエッチングレジストの剥離工程と同時に行うことを特徴とするものである。
【0041】
また本発明は、前記補助電極相互の間隙に高分子層を形成する工程を設けたことを特徴とするものである。
【0043】
また本発明のように、透光性基材の表面に順に透光性基材との接着性の良い金属からなる下地層と、低抵抗の金属からなる低抵抗層と、低抵抗層を保護する保護層と、エッチング精度向上層とを形成した後、エッチング及びエッチング精度向上層の除去を行うことにより、高精細な配線パターンを有する補助電極を形成するようにする。
【0044】
また本発明のように、透光性基材の表面に該透光性基材との接着性の良い金属からなる下地層を形成する工程と、下地層の表面に低抵抗の金属からなる低抵抗層を形成する工程と、低抵抗層の表面に低抵抗層を保護する保護層を形成する工程と、補助電極のパターンにエッチングする工程の他に、保護層の表面にエッチング精度向上層を形成する工程と、エッチングの後、エッチング精度向上層を除去する工程とを設けることにより、高精細な配線パターンを有する補助電極を形成するようにする。
【0045】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。
【0046】
図1は、本発明の第1の実施の形態に係る配線基板を用いた液晶素子の構造を示す断面図であり、同図において、1は液晶素子、2は配線基板、3は液晶、4はシール材、5はスペーサである。ここで、この配線基板2は、透光性基材であるガラス基板6と、主電極(第2電極)である透明電極7と、多層の補助電極(第1電極)である多層金属電極10と、高分子材料である紫外線硬化型樹脂で形成され、多層金属電極10間を絶縁する絶縁層(高分子層)11とを有したものである。なお、この配線基板2には絶縁膜8及び配向膜9が形成されている。
【0047】
ところで、この配線基板2の多層金属電極10は、図2に示すように、ガラス基板6上の全面に成膜されたガラス基板6との密着性のよい、例えばNiMo合金よりなる下地層(第1層)12と、この下地層12の上に成膜された低抵抗のCu(銅)よりなる低抵抗層(第2層)13と、この低抵抗層13の上に成膜された酸化防止膜として機能する、例えばNiMo合金よりなる保護層(第3層)14とからなるものである。
【0048】
次に、このような構成の多層金属電極10を備えた配線基板2の製造方法を図3、図4を用いて説明する。
【0049】
まず、図3の(a)に示すように、例えば寸法300×310mmで厚さ1.1mmの両面研磨された透明なガラス基板6上の全面に、例えばスパッタ法によりガラス基板6との密着性のよい、NiMo(ニッケルモリブデン合金Mo含有率8.3at%)を500Å程度の膜厚で成膜して下地層12を形成する。
【0050】
次に、(b)に示すように、この下地層形成工程にて形成された下地層12の上に、例えばスパッタ法により低抵抗のCu(銅)を1μm 程度の膜厚で成膜して低抵抗層13を形成し、この後、(c)に示すように、この低抵抗層形成工程にて形成された低抵抗層13の上に、例えばスパッタ法により酸化防止膜として機能するNiMo(ニッケルモリブデン合金Mo含有率8.3at%)を500Å程度の膜厚で成膜して保護層14を形成する。
【0051】
ところで、本実施の形態においては、この後のエッチング工程の前に、配線パターンの高精細化が可能となるよう(d)に示すように、保護層形成工程にて形成された保護層14の上に、例えばスパッタ法により第2層目の低抵抗層13で用いた金属と同一のCu(銅)を100〜500Åの厚さ範囲でエッチング精度向上層(第4層)15を形成するようにしている。
【0052】
そして、このようにエッチング精度向上層形成工程にて形成されたエッチング精度向上層15の上に、例えばフォトリソグラフィー法及びスピンコート法によってフォトレジストを1μm程度の膜厚で全面塗布する。
【0053】
次に、このようにフォトレジストが塗布されたガラス基板6をプリベータした後、所望パターンのフォトマスク(図示省略)を用いて露光装置(例えば、キヤノン(株)社製、商品名;MPA−1500)により露光する。そして、この後、現像液により現像を行った後、ポストベーク工程を経て、図4の(a)に示すようにレジストパターン16を形成する。
【0054】
次に、塩化第2鉄を主成分とする水溶液からなるエッチング液によりエッチング処理を施すことによりガラス基板6上に、(b)に示すような例えば幅6μmでピッチ320μmのストライプ形状の高精細パターンをパターンニングする。ここで、この時形成された多層金属配線10には、保護層14によるひさし状のバリは観測されず、高精度でシャープなパターンが得られた。
【0055】
次に、このエッチング工程の後、レジスト剥離液(長瀬電子化学社製の商品名:N−320)を用い液温設定30°C、液スプレー圧0.8〜1.0kg/cm2 、基板搬送スピード450mm/min 、の条件でスプレー剥離する。この工程でレジスト16及びCu(銅)からなるエッチング精度向上層15を同時に除去することができ、その結果として、(c)に示すようにガラス基板6上に下地層12、低抵抗層13、保護層14が順次形成された高精細な3層金属配線パターンが形成された配線基板2を得ることができる。
【0056】
なお、このようにして形成された配線基板2を備えた液晶素子の製造方法について次に説明すると、まず平滑板の表面に、UV(紫外線)硬化樹脂(例えばペンタエリスリトールトリファリレート50重量部材、ネオベンチルグリコールジアクリレート50重量部、1−ヒドロキシンクロヘキシルフェニルケトン2重量部からなる樹脂)を滴下する(図7の(a)参照)。
【0057】
次に、多層金属電極10が形成された配線基板2と、UV硬化樹脂を挟むようにして一体化する(図7の(b)、(c)参照)。そして、この後、プレス工程、UV露光工程、離型工程を経て、金属配線間がUV硬化樹脂11で埋め込まれ、全面にわたって平坦な配線基板2を形成する(図7の(h)参照)。
【0058】
そして、最後に多層金属配線10と電気的に接するように配線パターンに合せて、例えば幅300μmのITO膜からなる透明電極7をスパッタ形成してパターンニングし、図2に示すような配線基板2を形成する。
【0059】
このように、エッチング工程の前に保護層14の上にエッチング精度向上層15を形成することにより、配線パターンの高精細化が可能となる。
【0060】
なお、本実施の形態においては、下地層12として、NiMo合金を用いたが、ガラス基板6との密着性が強い、例えばTi、Mo、W、Al 、Ta、Ni等の金属、あるいはそれらの合金からなる薄膜が好適に用いられる。また、保護層14としてNiMo合金を用いたが、例えばMo、Ta、W、Ti、Ni等の高融点金属、あるいはそれらの合金からなる酸化防止膜として機能する薄膜を好適に用いることができる。
【0061】
さらに、レジスト剥離工程で、レジスト及びエッチング精度向上層15を同時に除去したが、レジスト剥離工程後に、塩化第2銅水溶液にて、Cu(銅)からなるエッチング精度向上層15を除去してもパターンニング精度を損なうことはない。
【0062】
次に、本発明の第2の実施の形態について説明する。
【0063】
図5は、本実施の形態に係る配線基板の製造方法を模式的に示したものである。
【0064】
本実施の形態では、まず例えば寸法300×310mmで厚さ1.1mmの両面研磨された透明なガラス基板6上に、スパッタ法によりガラス基板6との密着性のよい金属(例えばNiMo合金)を500Å程度の膜厚で成膜して下地層12を形成する(図3の(a)参照)。
【0065】
次に、この下地層12の上に低抵抗なCu(銅)を1μm程度の膜厚で成膜して低抵抗層13を形成する(図3の(b)参照)。この後、この低抵抗層13の上に酸化防止層として金属(例えばNiMo合金)を500Å程度の膜厚で保護層14を形成する(図3の(c)参照)。
【0066】
そして、この後、本実施の形態においては、保護層14の上に、保護層14の金属(例えばNiMo合金)と、第1の実施の形態において述べたエッチング精度向上層15の金属(例えばCu)とを、例えばスパッタ法により同時にスパッタリングを行い、図5の(a)に示すように200Å程度の膜厚でミキシング層18を成膜する。
【0067】
次に、このミキシング層18上に、例えばスパッタ法によりエッチング精度向上層として図5の(b)に示すように低抵抗層13で用いた金属(例えばCu)を100〜500Åの膜厚で成膜し、エッチング精度向上層15を形成する。
【0068】
その後、第1の実施の形態と同様の工程を経て、図5の(c)に示すように多層金属配線パターンを形成する。ここで、この多層金属配線10Aの表面は、主として保護層14の金属(例えばNiMo)で形成されているが、ミキシング層18を形成した効果により、エッチング精度向上層15及びミキシング層18が、レジスト剥離工程でそれぞれ除去された際に、表面粗さが200Å程度に粗化された粗面化表面19を得ることができる。
【0069】
なお、図6は、この表面を表面形状測定器(α−step)で測定した結果を示すものであり、この場合も、第1の実施の形態同様、保護層14のひさし状のバリは発生せず高精度な高精細配線パターンを得ることができた。
【0070】
次に、第1の実施の形態と同様にして、この多層金属配線10AをUV硬化樹脂11で埋め込み、金属配線上に透明電極7を形成して図5の(d)に示す配線基板2を得た。
【0071】
このように、本実施の形態では、第1の実施の形態で得られる効果以外に、金属配線表面19が200Å程度粗面化したことにより、透明電極7との接触界面の実質的接触面積が増大する。これにより、より安定な電気的導通性を得られる効果があり、多層金属配線10Aと透明電極7との導通チェック工程での歩留りが大幅に向上した。
【0072】
【発明の効果】
以上説明したように本発明によれば、透光性基材の表面に順に透光性基材との接着性の良い金属からなる下地層と、低抵抗の金属からなる低抵抗層と、低抵抗層を保護する保護層と、エッチング精度向上層とを形成した後、エッチング及びエッチング精度向上層の除去を行うことにより、バリのない高精細な配線パターンを有する補助電極を形成することができる。これにより、高加工歩留りで配線基板を製造することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る配線基板を用いた液晶素子の構造を示す断面図。
【図2】上記配線基板の多層金属電極の構造を示す図。
【図3】上記配線基板の製造方法の一部を説明する図。
【図4】上記配線基板の製造方法の他の一部を説明する図。
【図5】本発明の第2の実施の形態に係る配線基板の製造方法を説明する図。
【図6】上記第2の実施の形態に係る製造方法にて形成された配線基板の表面粗さの測定結果を示す図。
【図7】従来の配線基板の製造方法を説明する図。
【図8】従来の配線基板の多層金属電極の構造を示す図。
【図9】従来の問題点を説明する図。
【符号の説明】
1 液晶素子
2 配線基板
3 液晶
6 ガラス基板
7 透明電極
10,10A 多層金属電極
12 下地層
13,111 低抵抗層
14.112 保護層
15 エッチング精度向上層
18 ミキシング層

Claims (16)

  1. 透光性基材の表面にパターン形成された補助電極と、前記補助電極の表面に形成された主電極とを有する配線基板の製造方法において、
    前記透光性基材の表面に該透光性基材との接着性の良い金属からなる下地層を形成する工程と、
    前記下地層の表面に低抵抗の金属からなる低抵抗層を形成する工程と、
    前記低抵抗層の表面に該低抵抗層を保護する保護層を形成する工程と、
    前記保護層の表面にエッチング精度向上層を形成する工程と、
    前記下地層、低抵抗層、保護層及びエッチング精度向上層を前記補助電極のパターンにエッチングする工程と、
    前記エッチングの後、前記エッチング精度向上層を除去する工程と、
    により前記補助電極を形成することを特徴とする配線基板の製造方法。
  2. 前記エッチング精度向上層を100Å〜500Åの厚さ範囲で形成することを特徴とする請求項記載の配線基板の製造方法。
  3. 前記下地層をMo、Ti、W、Al、Ta、Niあるいはそれらの合金のいずれかで形成したことを特徴とする請求項又は記載の配線基板の製造方法。
  4. 前記保護層をMo、Ti、W、Al、Ta、Niあるいはそれらの合金のいずれかで形成したことを特徴とする請求項乃至のいずれかに記載の配線基板の製造方法。
  5. 前記下地層及び前記保護層をNiMo合金で形成したことを特徴とする請求項乃至のいずれかに記載の配線基板の製造方法。
  6. 前記低抵抗層及びエッチング精度向上層をCuあるいはその合金で形成したことを特徴とする請求項乃至のいずれか記載の配線基板の製造方法。
  7. 前記エッチング精度向上層を除去する工程を、前記補助電極のパターンをパターニングしたエッチングレジストの剥離工程と同時に行うことを特徴とする請求項乃至のいずれか記載の配線基板の製造方法。
  8. 前記保護層を形成する工程と、前記エッチング精度向上層を形成する工程との間に、該保護層及びエッチング精度向上層を形成する金属又は合金の混合材料によってミキシング層を形成する工程を設けたことを特徴とする請求項乃至のいずれか記載の配線基板の製造方法。
  9. 前記ミキシング層を100Å〜500Åの厚さ範囲で形成することを特徴とする請求項記載の配線基板の製造方法。
  10. 前記補助電極相互の間隙に高分子層を形成する工程を設けたことを特徴とする請求項乃至のいずれかに記載の配線基板の製造方法。
  11. 透光性基材と、該透光性基材上に設けられた第1電極と、該第1電極に設けられた第2電極とを有する配線基板の製造方法において、
    前記透光性基材上にMo、Ti、W、Al、Ta、Niあるいはそれらの合金のいずれかからなる第1層を形成する工程と、
    前記第1層の上にCuあるいはその合金からなる第2層を形成する工程と、
    前記第2層の上にMo、Ti、W、Al、Ta、Niあるいはそれらの合金のいずれかからなる第3層を形成する工程と、
    前記第3層の上にCuあるいはその合金からなる第4層を形成する工程と、
    前記第1層、第2層、第3層及び第4層を前記第1電極のパターンにエッチングする工程と、
    前記エッチングの後、前記第4層を除去する工程と、
    により前記第1電極を形成することを特徴とする配線基板の製造方法。
  12. 前記第4層を100Å〜500Åの厚さ範囲で形成することを特徴とする請求項11記載の配線基板の製造方法。
  13. 前記第3層を形成する工程と、前記第4層を形成する工程との間に、該第3層及び第4層を形成する金属又は合金の混合材料によってミキシング層を形成する工程を設けたことを特徴とする請求項11又は12記載の配線基板の製造方法。
  14. 前記ミキシング層を100Å〜500Åの厚さ範囲で形成することを特徴とする請求項13記載の配線基板の製造方法。
  15. 前記第4層を除去する工程を、前記第1電極のパターンをパターニングしたエッチングレジストの剥離工程と同時に行うことを特徴とする請求項11乃至14のいずれか記載の配線基板の製造方法。
  16. 前記補助電極相互の間隙に高分子層を形成する工程を設けたことを特徴とする請求項11乃至15のいずれかに記載の配線基板の製造方法。
JP02076497A 1997-02-03 1997-02-03 配線基板の製造方法 Expired - Fee Related JP4011664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02076497A JP4011664B2 (ja) 1997-02-03 1997-02-03 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02076497A JP4011664B2 (ja) 1997-02-03 1997-02-03 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH10221702A JPH10221702A (ja) 1998-08-21
JP4011664B2 true JP4011664B2 (ja) 2007-11-21

Family

ID=12036255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02076497A Expired - Fee Related JP4011664B2 (ja) 1997-02-03 1997-02-03 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4011664B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US8514340B2 (en) 2002-11-08 2013-08-20 Lg Display Co., Ltd. Method of fabricating array substrate having double-layered patterns
KR100883769B1 (ko) * 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005093571A (ja) * 2003-09-16 2005-04-07 Hitachi Metals Ltd 薄膜配線層
JP4624078B2 (ja) * 2003-11-14 2011-02-02 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
CN100451797C (zh) 2003-11-14 2009-01-14 株式会社半导体能源研究所 显示装置及其制造法
TWI510372B (zh) * 2010-12-30 2015-12-01 Lg Chemical Ltd 電極、含其之電子裝置及其製造方法

Also Published As

Publication number Publication date
JPH10221702A (ja) 1998-08-21

Similar Documents

Publication Publication Date Title
US4859036A (en) Device plate having conductive films selected to prevent pin-holes
JP2952075B2 (ja) 液晶素子の製造法
JP7548982B2 (ja) シート材、メタルメッシュ、配線基板及び表示装置、並びにそれらの製造方法
JP4011664B2 (ja) 配線基板の製造方法
JPH06202314A (ja) 印刷版とその製造方法および印刷版を用いたパターンの形成方法
JPH10133597A (ja) 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JP7426560B2 (ja) メッキ用パターン版及び配線基板の製造方法
US20080088601A1 (en) Circuit layout on a touch panel
DE19501693C2 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
JP2011114194A (ja) 透明電極パターンの形成方法
JP2907318B2 (ja) 電極埋設基板及びその製造方法
JP3821868B2 (ja) 絶縁基材上にめっきする方法及びその方法にて得られるめっき付与物
US20070045647A1 (en) Display panel package
JPH1062799A (ja) 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JP2003332712A (ja) 金属パターンの製造方法、コンタクトプローブの製造方法及びコンタクトプローブ
JPH06302649A (ja) 半導体装置の接続方法
KR20140022501A (ko) 터치 스크린 패널의 전극 형성방법 및 그러한 방법으로 형성된 전극을 갖는 터치 스크린 패널
CN217957381U (zh) 一种透明薄膜显示屏
JP3140574B2 (ja) 電着基板および電着転写方法
JP2860694B2 (ja) スクリーン印刷版の製造方法
JPS63247753A (ja) パタ−ン形成方法
CN113271710A (zh) 一种透明薄膜显示屏及其制作方法
JPH0844037A (ja) 金属メッキマスクパターン
JP2804253B2 (ja) 電子デバイス
JP2774791B2 (ja) 電子デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070906

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees