JPH06302649A - 半導体装置の接続方法 - Google Patents

半導体装置の接続方法

Info

Publication number
JPH06302649A
JPH06302649A JP10877093A JP10877093A JPH06302649A JP H06302649 A JPH06302649 A JP H06302649A JP 10877093 A JP10877093 A JP 10877093A JP 10877093 A JP10877093 A JP 10877093A JP H06302649 A JPH06302649 A JP H06302649A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
conductive adhesive
connection electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10877093A
Other languages
English (en)
Inventor
Kazuhiko Torii
和彦 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP10877093A priority Critical patent/JPH06302649A/ja
Publication of JPH06302649A publication Critical patent/JPH06302649A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

(57)【要約】 【構成】 導電性接着剤16を、半導体装置11に形成
した突起電極15の頂部に形成し、半導体装置11と接
続電極19を形成した基板18とを押圧しながら加熱処
理を行い、導電性接着剤を硬化させ、半導体装置と基板
とを接続する。 【効果】 半導体装置と基板とを押圧しながら導電性接
着剤を硬化させることにより、導電性接着剤の導電粒が
基板に配置した接続電極に圧接されるため良好な電気的
接続が得られる。したがって基板の接続電極の膜質や表
面状態に左右されない半導体装置の接続方法を提供する
ことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に設ける突起
電極と基板との接続を、導電性接着剤を用いて接続する
半導体装置の接続方法に関するものである。
【0002】
【従来の技術】液晶表示装置への半導体装置の実装方法
の一つであるガラスからなる基板に半導体装置を実装す
る、いわゆるチップオングラス(以下COGと記載す
る)法を図2と図4を用いて説明する。以下COG法を
例にして本発明を説明する。図2は半導体装置の突起電
極を示す断面図であり、図4はCOG法で接続する実装
構造を示す断面図である。
【0003】図2に示すように、半導体装置11の素子
形成面に設けたアルミニウムからなる接続電極パッド1
2を開口露出するように保護膜13を形成する。さらに
接続電極パッド12の上に、この接続電極パッド12と
の接着、拡散防止のため共通電極膜14を形成する。
【0004】さらに突起電極15をメッキ法や真空蒸着
法を用いて、銅や金などの金属を形成する。突起電極1
5は実装密度を向上させるため、半導体装置11の半導
体素子形成領域上にも形成する。
【0005】図2に示す半導体装置を基板に接続した状
態を図4に示す。
【0006】導電性接着剤16は、主剤と、導電粒16
aと硬化剤などとで構成する。そして主剤と導電粒16
aと硬化剤とを、ロール混練によって混ぜ合わせる。
【0007】この主剤としては、エポキシ系,ウレタン
系,アクリル系などの有機材料からなる。
【0008】導電粒16aとしては、金,銀,銅,アル
ミニウム,ニッケルなど金属、あるいはカーボンなどの
有機系材料からなる。あるいはまた、導電粒16aは、
弾性を有するスチレンとジビニルベンゼンとの共重合体
からなるプラスティックビーズに、ニッケル,アルミニ
ウム,金,銀などの金属を一種類または二種類以上をメ
ッキ処理して、導電性薄膜を形成したものを用いてもよ
い。
【0009】硬化剤としては、アミン系または酸無水物
系を用いるのが一般的である。
【0010】つぎに突起電極15を形成した半導体装置
11と、基板18に配置した接続電極19との接続方法
を、図4を用いて説明する。
【0011】図4に示すように、半導体装置11の突起
電極15の先端部に、前記の導電性接着剤16をディッ
プ法や印刷法で形成する。
【0012】その後、双眼顕微鏡を用いて半導体装置1
1と基板18との位置合わせを行って、ガラスからなる
基板18に配置した接続電極19と突起電極15とを接
続する。
【0013】基板18に設ける接続電極19は、酸化イ
ンジウムスズ(以下ITOと記載する)などの透明導電
膜で構成する。
【0014】さらに熱処理を行い導電性接着剤16を硬
化させる。
【0015】その後、半導体装置11と基板18とのす
き間にエポキシ系などの有機系材料からなる封止樹脂1
7を流し込み、熱処理を行い封止樹脂17を硬化させ
る。
【0016】
【発明が解決しようとする課題】発明が解決しようとす
る課題を図面に基づて説明する。半導体装置の実装構造
を示す図4の断面図を用いて説明する。
【0017】基板18に配置する接続電極19は、透明
である必要があるため、前述の接続電極19の材料は主
にITOを用いている。
【0018】この接続電極19は、ガラスからなる基板
18の上に真空蒸着法やスパッタリング法を用いて0.
1〜1μmの膜厚で形成する。
【0019】しかしながら、このITOは非常に酸化し
やすい性質を持ち、膜形成装置で膜形成後、大気中に取
り出したとき、接続電極19の表面に自然酸化によっ
て、電気接続を妨げる高抵抗層19aが、0.001μ
m以下の膜厚ではあるが形成される。
【0020】接続電極19表面の高抵抗層19aは、非
常に薄いため不均一な厚さとなり、接続電極19上に島
状に形成されることもある。
【0021】接続電極19と突起電極15とは、前述の
ように導電性接着剤16を用いて接続している。この高
抵抗層19が形成された状態で、導電性接着剤16の熱
処理を行って導電性接着剤16を硬化させると、接続電
極19の表面に形成された高抵抗層19aによって、接
続電極19と突起電強15との電気的接続が妨げられ
る。
【0022】この高抵抗層19aの膜厚が厚かったり、
硬度が高かったりして、導電性接着剤16の硬化時の体
積収縮で発生する半導体装置11と基板18の間の引っ
張り応力で、導電性接着剤16の導電粒16aが高抵抗
層19aを突き破りれないとき、半導体装置11と基板
18との接続抵抗が高くなり接続が不安定になる。
【0023】以上のような課題を解決するため、本発明
の目的は、基板の接続電極の膜質や表面状態に左右され
ない、安定した接続が可能な導電性接着剤を用いた半導
体装置の接続方法を提供することにある。
【0024】
【課題を解決するための手段】上記目的を達成するため
に本発明における半導体装置と基板の接続方法として
は、以下に記載の手段を採用する。
【0025】本発明における半導体装置の接続方法は、
導電性接着剤を半導体装置の接続電極パッド上に設けた
突起電極と、基板に配置した接続電極との間に介在さ
せ、半導体装置と基板とを、押圧しながら加熱処理し、
導電性接着剤を硬化させて半導体装置と基板とを接続す
ることを特徴とする。
【0026】
【作用】本発明においては、半導体装置と基板とを押圧
しながら導電性接着剤を硬化させる。このことにより、
導電性接着剤の導電粒が、基板に配置した接続電極の表
面に形成された高抵抗層を破壊し、接続電極と良好な電
気的接続が得られる。
【0027】自然酸化膜によって形成された高抵抗層
は、非常に薄いため導電粒によって破壊できる。
【0028】またさらに、有機物などの汚れによった高
抵抗層は、比較的厚く形成されていても、硬度が低いた
め導電性接着剤中の導電粒によって破壊できる。
【0029】このことにより、接続電極の表面に高抵抗
層が形成されていても、突起電極と接続電極との間には
良好な電気的接続が得られる。
【0030】
【実施例】以下、本発明の半導体装置の接続方法におけ
る実施例を図面に基づいて説明する。図1は本発明の実
施例における半導体装置の接続構造を示す断面図であ
り、図2は突起電極を形成した半導体装置を示す断面図
であり、図3は本発明の実施例における半導体装置と基
板を押圧するための治具を示す断面図である。
【0031】まず、半導体装置11に設ける突起電極1
5の形成方法を、図2の断面図を用いて説明する。
【0032】図2に示すように、半導体装置11の素子
形成表面に設けるアルミニウムからなる接続電極パッド
12を含む全面に保護膜13を形成する。
【0033】この保護膜13は、一般的にリンを含有し
たシリコン酸化膜、あるいは窒化シリコン膜などの無機
質膜や、ポリイミド樹脂などの有機質膜や、これら無機
質膜と有機質膜との積層構造を用いる。そして形成する
保護膜13の膜厚は、1〜5μmである。
【0034】その後、所定のフォトマスクを用いて露光
現像処理を行なうフォトソリグラフィーとエッチングと
により、接続電極パッド12が露出するように保護膜1
3を開口する。
【0035】さらに半導体装置11の全面にアルミニウ
ム,クロム,銅,ニッケル,チタンなどの金属多層膜を
共通電極膜14として、それぞれ0.1〜10μmの厚
さで形成する。この共通電極膜14は、スパッタリング
法や真空蒸着法の方法で形成する。
【0036】さらに半導体装置11の上に形成した共通
電極膜14の全面に、感光性樹脂からなるメッキレジス
ト(図示せず)を、厚さ1〜10μmで回転塗布法によ
り形成する。
【0037】その後、所定のフォトマスクを用いて露光
現像処理を行なうフォトリソグラフィーにより、接続電
極パッド12上に開口部を有するメッキレジストを設け
る。
【0038】その後、メッキレジストの開口内に銅や金
などの金属からなる突起電極15をメッキ法にて形成す
る。
【0039】その後、不用になったメッキレジストを除
去し、さらに突起電極15をエッチングのマスクとし
て、突起電極15の非形成領域の共通電極膜14を除去
する。
【0040】つぎに突起電極15を形成した半導体装置
11と基板18との接続方法を、図1と図2を用いて説
明する。
【0041】図1に示すように、基板18の接続電極1
9は、ガラスからなる基板18の接続面の全面に、IT
Oなどの透明導電膜を真空蒸着法やスパッタリング法に
よって、厚さ0.1〜1μm形成する。
【0042】つぎに感光性樹脂からなるレジスト(図示
せず)を厚さ1〜10μmで回転塗布法により形成す
る。
【0043】その後、半導体装置11の突起電極15に
対応したフォトマスクを用いて露光現像処理を行うフォ
トリソグラフィーによりレジストをパターニングし、さ
らにこのパターニングしたレジストをエッチングマスク
として用いてITOをエッチングすることによって、接
続電極19を形成する。その後エッチングマスクとして
用いたレジストを除去する。
【0044】導電性接着剤16は主剤と、導電粒16a
と硬化剤などとで構成する。そして主剤と導電粒16a
と硬化剤とを、ロール混練によって混ぜ合わせる。
【0045】主剤としては、エポキシ系,ウレタン系,
アクリル系などの有機材料で構成する。
【0046】導電粒16aとしては、金,銀,銅,アル
ミニウム,ニッケルなど金属、あるいはカーボンなどの
有機系材料で構成する。あるいはまた、導電粒16a
は、弾性を有するスチレンとジビニルベンゼンとの共重
合体からなるプラスティックビーズに、ニッケル,アル
ミニウム,金,銀などの金属を一種類または二種類以上
をメッキ処理して、導電性薄膜を形成したものを用いて
もよい。
【0047】硬化剤としては、アミン系または酸無水物
系を用いる。
【0048】導電粒16aの大きさは、10μm以下が
一般的で、体積抵抗や接着力を考慮すると、できるだけ
小さい方が有利である。導電性接着剤16全体に対して
の導電粒16aの混入量は、50〜80重量%程度であ
る。
【0049】つぎに半導体装置11の突起電極15の先
端部に、前述の導電性接着剤16をディップ法や印刷法
で形成する。
【0050】その後、双眼顕微鏡を用いてガラスからな
る基板18に配置した接続電極19と、半導体装置11
に設けた突起電極15とを位置合わせする。
【0051】そして図3に示すように、熱プレスにより
半導体装置11を基板18に押圧した状態で、導電性接
着剤16を硬化させる。
【0052】導電性接着剤16の硬化温度は100〜2
00℃で、液晶表示装置のような高温で特性が劣化する
ものは、上金型21にヒータ23を設置すると良い。加
熱によってとくに問題の無いものは、下金型22にもヒ
ータ23を設置すると良い。
【0053】半導体装置11と基板18とを押圧する圧
力は、導電粒16aの材質によって異なるが、一端子あ
たり1〜50gが一般的である。
【0054】あるいは、半導体装置11と基板18とを
クリップを用いて押圧しながら、オーブンで導電性接着
剤16を熱処理し、硬化させることも可能である。
【0055】さらに半導体装置11と基板18との間に
エポキシ系,ゴム系などの有機材料からなる封止樹脂1
7を注入し、100〜150℃の温度で硬化させ、図1
に示す構造になる。
【0056】
【発明の効果】以上の説明で明らかなように、本発明に
おける半導体装置と基板とを押圧しながら導電性接着剤
を硬化させ半導体装置の接続方法では、導電性接着剤の
導電粒が基板に配置した接続電極の表面に形成された高
抵抗層を破壊し、接続電極と良好な電気的接続が得られ
る。
【0057】この結果、接続抵抗値が約1Ωで、従来方
法の約10分の1に抑えらる。したがって、基板の接続
電極の膜質や表面状態に左右されない良好な半導体装置
の接続方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施例を説明するための半導体装置の
接続方法を示す断面図である。
【図2】本発明および従来例に用いる半導体装置の突起
電極を示す断面図である。
【図3】本発明の半導体装置の接続方法の実施例で押圧
しながら導電性接着剤を熱硬化させる治具に半導体装置
および基板を配置した状態を示す断面図である。
【図4】従来例におけるCOG実装の課題を説明するた
めの半導体装置の実装構造を示す断面図である。
【符号の説明】
11 半導体装置 15 突起電極 16 導電性接着剤 18 基板 19 接続電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 導電性接着剤を半導体装置の接続電極パ
    ッド上に設けた突起電極と、基板に配置した接続電極と
    の間に介在させ、半導体装置と基板とを、押圧しながら
    加熱処理し、導電性接着剤を硬化させて半導体装置と基
    板とを接続することを特徴とする半導体装置の接続方
    法。
JP10877093A 1993-04-13 1993-04-13 半導体装置の接続方法 Pending JPH06302649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10877093A JPH06302649A (ja) 1993-04-13 1993-04-13 半導体装置の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10877093A JPH06302649A (ja) 1993-04-13 1993-04-13 半導体装置の接続方法

Publications (1)

Publication Number Publication Date
JPH06302649A true JPH06302649A (ja) 1994-10-28

Family

ID=14493052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10877093A Pending JPH06302649A (ja) 1993-04-13 1993-04-13 半導体装置の接続方法

Country Status (1)

Country Link
JP (1) JPH06302649A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103551A (en) * 1996-03-06 2000-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor unit and method for manufacturing the same
US6452280B1 (en) 1996-03-06 2002-09-17 Matsushita Electric Industrial Co., Ltd. Flip chip semiconductor apparatus with projecting electrodes and method for producing same
US6458237B1 (en) 1997-05-19 2002-10-01 Fujitsu Limited Mounting method of semiconductor device
KR100485965B1 (ko) * 1998-04-06 2005-05-03 세이코 엡슨 가부시키가이샤 Ic 칩, ic 구조체, 액정장치 및 전자기기

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6103551A (en) * 1996-03-06 2000-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor unit and method for manufacturing the same
US6452280B1 (en) 1996-03-06 2002-09-17 Matsushita Electric Industrial Co., Ltd. Flip chip semiconductor apparatus with projecting electrodes and method for producing same
US6458237B1 (en) 1997-05-19 2002-10-01 Fujitsu Limited Mounting method of semiconductor device
US6787925B2 (en) 1997-05-19 2004-09-07 Fujitsu Limited Mounting method of semiconductor device
KR100485965B1 (ko) * 1998-04-06 2005-05-03 세이코 엡슨 가부시키가이샤 Ic 칩, ic 구조체, 액정장치 및 전자기기

Similar Documents

Publication Publication Date Title
US5034245A (en) Method of producing connection electrodes
TWI450315B (zh) 半導體裝置之安裝方法
US7893533B2 (en) Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
JP3083845B2 (ja) 半導体装置
KR100875092B1 (ko) 평판표시장치를 테스트하기 위한 프로브 및 프로브 제조방법
JPH06302649A (ja) 半導体装置の接続方法
JPH10133597A (ja) 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JP2744476B2 (ja) 半導体装置およびその製造方法
JP4151634B2 (ja) 半導体装置とその製造方法、回路基板、電気光学装置および電子機器
WO2017121085A1 (zh) 触摸基板及其制造方法、触摸面板以及显示装置
JP4011664B2 (ja) 配線基板の製造方法
JPH0223623A (ja) 電極の形成方法
JPH0338084A (ja) 回路基板の接続方法
JP3340779B2 (ja) 半導体装置
JPH06181237A (ja) 導電性接着剤およびその導電性接着剤を用いた半導体装置の接続方法
JP2661382B2 (ja) Lsiチップの接続方法
JPH1062799A (ja) 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
JPH0428132B2 (ja)
JP3283947B2 (ja) 半導体装置およびその製造方法
JPH09281519A (ja) 液晶表示装置およびその製造方法
JPH103089A (ja) 液晶表示素子及びその製造方法
JPS62288883A (ja) 薄膜トランジスタの製造方法
JPH0679148U (ja) 液晶表示装置
JP2001274193A (ja) 半導体装置およびその製造方法
JPH04219935A (ja) 接続端子の製造方法