JP6095276B2 - 検出装置の製造方法、その検出装置及び検出システム - Google Patents

検出装置の製造方法、その検出装置及び検出システム Download PDF

Info

Publication number
JP6095276B2
JP6095276B2 JP2012089550A JP2012089550A JP6095276B2 JP 6095276 B2 JP6095276 B2 JP 6095276B2 JP 2012089550 A JP2012089550 A JP 2012089550A JP 2012089550 A JP2012089550 A JP 2012089550A JP 6095276 B2 JP6095276 B2 JP 6095276B2
Authority
JP
Japan
Prior art keywords
layer
electrode
interlayer insulating
film
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012089550A
Other languages
English (en)
Other versions
JP2013012715A (ja
Inventor
健太郎 藤吉
健太郎 藤吉
望月　千織
千織 望月
渡辺　実
実 渡辺
将人 大藤
将人 大藤
啓吾 横山
啓吾 横山
潤 川鍋
潤 川鍋
弘 和山
弘 和山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012089550A priority Critical patent/JP6095276B2/ja
Priority to US13/477,401 priority patent/US8586399B2/en
Priority to CN201210175540.4A priority patent/CN102810548B/zh
Publication of JP2013012715A publication Critical patent/JP2013012715A/ja
Application granted granted Critical
Publication of JP6095276B2 publication Critical patent/JP6095276B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置の製造方法、その検出装置、及び、検出システムに関するものである。
近年、薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と、フォトダイオード等の放射線又は光を電荷に変換する変換素子と、を組み合わせた画素のアレイ（画素アレイ）を有する検出装置にも利用されている。
特許文献１に示す従来の検出装置は、基板の上に配置された透明導電性酸化物からなる画素毎に分離された電極上に設けられた変換素子を有する。また、基板と電極との間に配置された有機材料からなる層間絶縁層に設けられたコンタクトホールを介して電極と接続されたスイッチ素子、を有する。変換素子は、層間絶縁層の上でその不純物半導体層や半導体層が除去されており、画素毎に分離されている。
特開２００７‐０３５７７３号公報
しかしながら、特許文献１の構成を製造しようとすると、変換素子の不純物半導体層となる不純物半導体膜を成膜する際に、層間絶縁層が露出している工程が存在する。このような場合、製造方法によっては、不純物半導体膜の成膜時において、層間絶縁層が露出されることとなる。そのため、層間絶縁層の有機材料が、成膜時のプロセスによって一部飛散し、不純物半導体層へ混入してしまう。それにより、変換素子の不純物半導体層が有機汚染されてしまい、不純物半導体層の欠陥や不純物半導体層と半導体層との間の欠陥が増加し、変換素子での暗電流の増加を招くという問題がある。
本発明は、このような問題を解決しようとするものであり、変換素子の不純物半導体層への有機材料の混入を低減し得る検出装置を提供することを目的とする。
本発明の検出装置の製造方法は、複数の画素を基板の上に有し、前記画素が、前記基板の上に配置されたスイッチ素子と、前記スイッチ素子の上に配置され前記画素毎に分離された電極の上に設けられた不純物半導体層を含む変換素子と、を有し、前記スイッチ素子を覆うように前記基板と複数の前記電極との間に設けられた無機材料からなる保護層と、前記保護層を覆うように設けられた有機材料からなる層間絶縁層と、に設けられたコンタクトホールにおいて前記スイッチ素子と前記電極とが接続されている検出装置の製造方法であって、前記層間絶縁層に接する複数の前記電極と、複数の前記電極の間において前記層間絶縁層を覆うように配置された無機材料からなる絶縁部材と、を前記層間絶縁層の上に形成する工程と、前記絶縁部材と複数の前記電極とを覆う、前記不純物半導体層となる不純物半導体膜を成膜する工程と、前記絶縁部材を形成する際に前記層間絶縁層のコンタクトホール内に位置する前記電極の段差の部分の正射影が位置する前記保護層の領域が被覆されているように、被覆層を形成する工程と、を有する。
また、本発明の検出装置は、複数の画素を基板の上に有し、前記画素が、前記基板の上に配置されたスイッチ素子と、前記スイッチ素子の上に配置され前記画素毎に分離された電極の上に設けられた不純物半導体層を含む変換素子と、を有し、前記スイッチ素子を覆うように前記基板と複数の前記電極との間に設けられた無機材料からなる保護層と、前記保護層を覆うように設けられた有機材料からなる層間絶縁層と、に設けられたコンタクトホールにおいて前記スイッチ素子と前記電極とが接続されている検出装置であって、前記層間絶縁層に接して前記層間絶縁層の上に配置された複数の前記電極の間において前記層間絶縁層を覆うように前記層間絶縁層の上に配置された無機材料からなる絶縁部材と、を有し、前記不純物半導体層は前記絶縁部材と複数の前記電極とを覆って成膜された不純物半導体膜が前記絶縁部材の上で分離されたものであり、前記層間絶縁層のコンタクトホール内に位置する前記電極の段差の部分の正射影が位置する前記保護層の領域を被覆する被覆層を有する。
本発明により、変換素子の不純物半導体層への有機材料の混入を低減し得る検出装置を提供することが可能となる。
本発明の第１の実施形態に係る検出装置の１画素あたりの平面図、断面図、及び、画素間の拡大図である。 本発明の第１の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面図である。 本発明の検出装置の等価回路図である。 本発明の第２の実施形態に係る検出装置の１画素あたりの断面図及び画素間の拡大図である。 本発明の第２の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面図である。 本発明の第３の実施形態に係る検出装置の１画素あたりの断面図及び画素間の拡大図である。 本発明の第３の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面図である。 本発明の第４の実施形態に係る検出装置の１画素あたりの断面図及び画素間の拡大図である。 本発明の第５の実施形態に係る検出装置の１画素あたりの平面図、断面図、及び、画素間の拡大図である。 本発明の第５の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面図である。 本発明の第５の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面図である。 本発明の第５の実施形態に関連する検出装置の製造方法を説明するためのマスクパターン及び断面図である。 本発明の第６の実施形態に係る検出装置の１画素あたりの断面図及び画素間の拡大図である。 本発明の第６の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面図である。 本発明の第７の実施形態に係る検出装置の１画素あたりの平面図、断面図、及び、画素間の拡大図である。 本発明の第７の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面図である。 本発明の第７の実施形態に関連する検出装置の１画素あたりの平面図、断面図である。 本発明の第７の実施形態に関連する検出装置の製造方法を説明するためのマスクパターン及び断面図である。 本発明の第８の実施形態に係る検出装置の１画素あたりの断面図である。 本発明の第８の実施形態に係る検出装置の製造方法を説明するためのマスクパターン及び断面図である。 本発明の検出装置を用いた放射線検出システムの概念図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本願明細書において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども、含まれるものとする。
（第１の実施形態）
先ず、図１（ａ）〜（ｃ）を用いて本発明の第１の実施形態に係る検出装置の一画素の構成について説明する。図１（ａ）は１画素あたりの平面図である。なお、図１では、簡便化の為、変換素子については第１電極のみを示している。図１（ｂ）は図１（ａ）のＡ−Ａ’での断面図であり、図１（ｃ）は画素端部（画素間）の拡大図である。
本発明の検出装置における１つの画素１１は、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を出力するスイッチ素子であるＴＦＴ（薄膜トランジスタ）１３とを含む。変換素子１２は、ＰＩＮ型のフォトダイオードを用いている。変換素子１２は、ガラス基板等の絶縁性の基板１００の上に設けられたＴＦＴ１３の上に層間絶縁層１２０を挟んで積層されて配置されている。
ＴＦＴ１３は、基板１００の上に、基板側から順に、制御電極１３１と、絶縁層１３２と、半導体層１３３と、半導体層１３３よりも不純物濃度の高い不純物半導体層１３４と、第１主電極１３５と、第２主電極１３６と、を含む。不純物半導体層１３４はその一部領域で第１主電極１３５及び第２主電極１３６と接しており、その一部領域と接する半導体層１３３の領域の間の領域が、ＴＦＴのチャネル領域となる。制御電極１３１は制御配線１５と電気的に接続されており、第１主電極１３５は信号配線１６と電気的に接続されており、第２主電極１３６は変換素子１２の第１電極１２２と電気的に接続されている。なお、本実施形態では第１主電極１３５と第２主電極１３６と信号配線１６とは、同じ導電層で一体的に構成されており、第１主電極１３５が信号配線１６の一部をなしている。保護層１３７はＴＦＴ１３、制御配線１５、及び信号配線１６を覆うように設けられている。本実施形態では、スイッチ素子として非晶質シリコンを主材料とした半導体層１３３及び不純物半導体層１３４を用いた逆スタガ型のＴＦＴを用いたが、本発明はそれに限定されるものではない。例えば、多結晶シリコンを主材料としたスタガ型のＴＦＴを用いたり、有機ＴＦＴ、酸化物ＴＦＴ等を用いたりすることができる。
層間絶縁層１２０は、複数のＴＦＴ１３を覆うように、基板１００と後述する複数の第１電極１２２との間に配置されており、コンタクトホールを有している。変換素子１２の第１電極１２２とＴＦＴ１３の第２主電極１３６とが、層間絶縁層１２０に設けられたコンタクトホールにおいて、電気的に接続される。
変換素子１２は、層間絶縁層１２０の上に、層間絶縁層側から順に、第１電極１２２と、第１導電型の不純物半導体層１２３と、半導体層１２４と、第２導電型の不純物半導体層１２５と、第２電極１２６と、を含む。ここで、第１導電型の不純物半導体層１２３は、第１導電型の極性を示し、半導体層１２４及び第２導電型の不純物半導体層１２５よりも第１導電型の不純物の濃度が高いものである。また、第２導電型の不純物半導体層１２５は、第２導電型の極性を示し、第１導電型の不純物半導体層１２３及び半導体層１２４よりも第２導電型の不純物の濃度が高いものである。第１導電型と第２導電型とは互いに異なる極性の導電型であり、例えば第１導電型がｎ型であれば第２導電型はｐ型である。変換素子１２の第２電極１２６には電極配線１４が電気的に接続される。変換素子１２の第１電極１２２は層間絶縁層１２０に設けられたコンタクトホールにおいて、ＴＦＴ１３の第２主電極１３６と電気的に接続される。なお、本実施形態では、非晶質シリコンを主材料とした第１導電型の不純物半導体層１２３、半導体層１２４、第２導電型の不純物半導体層１２５を用いたフォトダイオードを用いたが、本発明はこれに限定されるものではない。例えば非晶質セレンを主材料とした第１導電型の不純物半導体層１２３、半導体層１２４、第２導電型の不純物半導体層１２５を用いた、放射線を直接電荷に変換する素子も用いることができる。
層間絶縁層１２０の上の複数の第１電極１２２の間には、無機材料からなる絶縁部材１２１が層間絶縁層１２０を覆うように配置されている。そして、第１電極１２２と絶縁部材１２１とが、層間絶縁層１２０を覆うように層間絶縁層１２０の上に配置されている。そのため、不純物半導体層１２３となる不純物半導体膜を成膜する際に、層間絶縁層１２０が表面に露出されることが無く、不純物半導体層１２３への有機材料の混入が低減できる。また、本実施形態では、不純物半導体層１２３、半導体層１２４、及び不純物半導体層１２５が、絶縁部材１２１の上において画素ごとに分離されている。その分離のためのドライエッチング工程の際、絶縁部材１２１がエッチングストッパー層として働く為、層間絶縁層１２０がドライエッチングのスピーシーズに晒されることなく、有機材料による各層への汚染を防止することが可能となる。
ここで、層間絶縁層の露出を防止する為に、層間絶縁層を覆うように無機材料からなる絶縁層を配置することが考えられる。しかしながら、この場合、透明導電性酸化物からなる変換素子の電極が絶縁層上に配置されることとなる。この透明導電性酸化物は、非晶質状態で成膜されてから多結晶化することによって形成される。透明導電性酸化物は、多結晶化の際に内部応力が変化する。無機材料からなる絶縁層は有機材料からなる層間絶縁層に比べて硬度が高く、結合エネルギーが大きいため、透明導電性酸化物の多結晶化の際の内部応力に追従することができず、絶縁層から変換素子の電極が剥離するといった問題が生じ得る。
第１電極１２２には、ＩＴＯ等の透明導電性酸化物が用いられる。透明導電性酸化物は、非晶質状態では、多結晶状態と比べて、著しくエッチングの速度高く、また、パターン制御性が高いといった特徴がある。その為、透明導電性酸化物の形成方法としては、まず、非晶質状態で成膜された透明導電性酸化物をエッチングした後、アニール工程により多結晶化させる方法が一般的である。このアニール工程において、透明導電性酸化物の内部応力が変化するため、膜密着性の観点で、透明導電性酸化物と接する下地の膜種が非常に重要となる。例えば、表面硬度が高く、結合エネルギーの高い無機材料からなる絶縁層上に、透明導電性酸化物を配置した場合、無機材料からなる絶縁層がＩＴＯの内部応力の変化による変形に追従できず、第１電極１２２が剥離する場合がある。一方、表面硬度が低く、結合エネルギーの弱い、有機材料からなる層間絶縁層１２０上に透明導電性酸化物を配置した場合、層間絶縁層１２０は無機材料からなる絶縁層よりも透明導電性酸化物の内部応力の変化による変形に追従できる。また、透明導電性酸化物の多結晶化の際のエネルギーにより、有機材料の結合が、多結晶化した透明導電性酸化物と再接合しなおすことで、応力の変化に対応でき、第１電極１２２の剥離を低減できる。本実施形態では、第１電極１２２は７０〜１８０μｍの幅を有して設けられており、その大部分が層間絶縁層１２０に接して配置されている為、第１電極１２２の剥離を低減できる。なお、本実施形態では、第１電極１２２は、その端約５μｍ程度が絶縁部材１２１の上に配置されている。この場合、第１電極１２２と絶縁部材１２１との間の密着力は低いが、第１電極１２２と層間絶縁層１２０とが接している幅に比べて非常に小さいため、第１電極１２２の剥離の問題は発生しない。
そして、変換素子１２を覆うように、パッシベーション層１５５が設けられている。
次に、図２を用いて、本発明の第１の実施形態における検出装置の製造方法について説明する。特に層間絶縁層１２０にコンタクトホールを形成する工程からは、マスクパターンとプロセス中の断面図を用いて詳しく説明する。なお、図２の（ａ），（ｃ），（ｅ），（ｇ），（ｉ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図２の（ｂ），（ｄ），（ｆ），（ｈ），（ｊ）は、それぞれ図１（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。
まず、絶縁性の基板１００の上に、複数のＴＦＴ１３が設けられており、複数のＴＦＴ１３を覆うように無機材料からなる保護層１３７が設けられている。保護層１３７には、第２主電極１３６上のフォトダイオードと電気的に接続する部分において、エッチングにより、コンタクトホールが設けられている。そして、図２（ｂ）に示す工程では、ＴＦＴ１３及び保護層１３７を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。そして、図２（ａ）に示すマスクを用いて、露光、現像処理によりコンタクトホールを有する層間絶縁層１２０を形成する。
次に、図２（ｄ）に示す工程では、層間絶縁層１２０を覆うように、窒化シリコン膜や酸化シリコン等の一般的な無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図２（ｃ）に示すマスクを用いて絶縁膜をエッチングして、画素間に絶縁部材１２１を形成する。
次に、図２（ｆ）に示す工程では、層間絶縁層１２０及び絶縁部材１２１を覆うように、スパッタリング法によりＩＴＯからなる非晶質な透明導電性酸化物膜を成膜する。そして、図２（ｅ）に示すマスクを用いて透明導電性酸化物膜をウエットエッチングし、アニール処理により多結晶化して、変換素子の第１電極１２２を形成する。この際、層間絶縁層１２０は、複数の絶縁部材１２１と複数の第１電極１２２によって、表面が覆われることとなる。また、この多結晶化によって、第１電極１２２の内部応力が増加するが、第１電極１２２の大部分が層間絶縁層１２０に接して形成される為、密着性が保たれ、第１電極１２２の剥離の問題は生じない。なお、ここでは透明導電性酸化物として、ＩＴＯを用いたが、その他、ＺｎＯ、ＳｎＯ２、ＡＴＯ、ＡＺＯや、ＣｄＩｎ２Ｏ４、ＭｇＩｎ２Ｏ４、ＺｎＧａ２Ｏ４、ＩｎＧａＺｎＯ４も好適に用いられる。また、ＣｕＡｌＯ２等のＣｕを含むデラフォサイト型などの非晶質状態をとり得る透明導電性酸化物も好適に用いられる。
次に、図２（ｈ）に示す工程では、絶縁部材１２１及び第１電極１２２を覆うように、第１導電型の不純物半導体膜１２３’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第２導電型の不純物半導体膜１２５’としてボロン等の３価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。不純物半導体膜１２３’の成膜に際して、層間絶縁層１２０が絶縁部材１２１と第１電極１２２によって覆われていない場合、層間絶縁層１２０がプラズマに晒されてしまう。有機材料からなる層間絶縁膜１２０がこのプラズマに晒されると、有機材料が飛散して不純物半導体膜１２３’に混入する場合がある。そこで、本実施形態では、層間絶縁層１２０を絶縁部材１２１と第１電極１２２とで覆い、第１導電型の不純物半導体層１２３となる不純物半導体膜１２３’の成膜時に層間絶縁層１２０の表面が露出しない構造としている。それにより、有機材料が飛散して第１導電型の不純物半導体膜へ混入することを防止することができる。次に、不純物半導体膜１２５’を覆うように、スパッタリング法により電極配線１４となるＡｌ等の導電膜を成膜する。そして、図２（ｇ）に示すマスクを用いて導電膜をウエットエッチングして、電極配線１４を形成する。
次に、図２（ｊ）に示す工程では、不純物半導体膜１２５’及び電極配線１４を覆うように、スパッタリング法により透明導電性酸化物膜を成膜する。次に、図２（ｉ）に示すマスクを用いて透明導電性酸化物膜をウエットエッチングして、変換素子１２の第２電極１２６を形成する。そして、同じ図２（ｉ）に示すマスクを用いて不純物半導体膜１２５’と半導体膜１２４’と不純物半導体膜１２３’とをドライエッチングにより除去することにより、１画素ごとに変換素子１２を素子分離する。素子分離された変換素子１２には、不純物半導体層１２５、半導体層１２４、不純物半導体層１２３が形成される。このドライエッチングによる画素分離は、絶縁部材１２１の上で行われる。その為、絶縁部材１２１がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに層間絶縁層１２０が晒されることなく、有機材料による各層への汚染を防止することが可能となる。また、第１電極１２２は不純物半導体層１２３によって覆われた形状となる。そのため、第１電極１２２と半導体層１２４と直接接続するショットキー接続を持たない構成となる。なお、本実施形態では、第２電極１２６の材料として透明導電性酸化物を用いたが、本発明はそれに限定されるものではなく、導電膜であればよい。例えば、変換素子として放射線を直接電荷に変換する素子を用いる場合には、Ａｌ等の放射線を透過しやすい導電膜を用いることができる。
そして、変換素子１２及び絶縁部材１２１を覆うように、パッシベーション層１５５を形成し、図１（ｂ）に示す構成が得られる。このパッシベーション層１５５の形成時においても、層間絶縁層１２０が露出しない構造となっているので、有機材料による各層への汚染することを防止することができる。
次に、図３を用いて本発明の第１の実施形態に係る検出装置の概略的等価回路を説明する。なお、図３では説明の簡便化のため３行３列の等価回路図を用いたが、本発明はそれに限定されるものではなく、検出装置はｎ行ｍ列（ｎ，ｍはいずれも２以上の自然数）の画素アレイを有する。本実施形態における検出装置は、基板１００の表面上に、行方向及び列方向に配列された複数の画素１を含む変換部３が設けられている。各画素１は、放射線又は光を電荷に変換する変換素子１２と、変換素子１２の電荷に応じた電気信号を出力するＴＦＴ１３と、を含む。変換素子の第２電極１２６側の表面に、放射線を可視光に波長変換するシンチレータ（不図示）が配置されてもよい。電極配線１４は、列方向に配列された複数の変換素子１２の第２電極１２６に共通に接続される。制御配線１５は、行方向に配列された複数のＴＦＴ１３の制御電極１３１に共通に接続され、駆動回路２に電気的に接続される。駆動回路２が列方向に複数配列された制御配線１５に駆動パルスを順次に又は同時に供給することにより、行単位で画素からの電気信号が、行方向に配列された複数の信号配線１６に並列に出力される。信号配線１６は、列方向に配列された複数のＴＦＴ１３の第１主電極１３５に共通に接続され、読出回路４に電気的に接続される。読出回路４は、信号配線１６毎に、信号配線１６からの電気信号を積分して増幅する積分増幅器５と、積分増幅器５で増幅して出力された電気信号をサンプルホールドするサンプルホールド回路６を備える。読出回路４は更に、複数のサンプルホールド回路６から並列に出力される電気信号を直列の電気信号に変換するマルチプレクサ７と、出力された電気信号をデジタルデータに変換するＡ／Ｄ変換器８を含む。積分増幅器５の非反転入力端子には電源回路９から基準電位Ｖｒｅｆが供給される。電源回路９は更に、行方向に配列された複数の電極配線１４に電気的に接続されており、変換素子１２の第２電極１２６にバイアス電位Ｖｓを供給する。
以下に、本実施形態の検出装置の動作について説明する。変換素子１２の第１電極１２２にはＴＦＴ１３を介して基準電位Ｖｒｅｆを与え、第２電極１２６には、放射線又は可視光によって発生した電子正孔対分離に必要なバイアス電位Ｖｓを与える。この状態で、被検体を透過した放射線又はそれに応じた可視光が変換素子１２に入射し、電荷に変換され変換素子１２に蓄積される。この電荷に応じた電気信号は、駆動回路２から制御配線１５に印加される駆動パルスによりＴＦＴ１３が導通状態となることで、信号配線１６に出力され、読出回路４によりデジタルデータとして外部に読み出される。
（第２の実施形態）
次に、図４（ａ）及び図４（ｂ）を用いて本発明の第２の実施形態に係る検出装置の一画素の構成について説明する。図４（ａ）は図１（ａ）のＡ−Ａ’での断面図であり、図４（ｂ）は画素端部（画素間）の拡大図である。また、第１の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
第１の実施形態では、第１電極１２２の端が絶縁部材１２１の上に配置されているのに対し、本実施形態では、第１電極１２２の端が層間絶縁層１２０と絶縁部材１２１との間に配置されている。この構成により、透明導電性酸化物からなる第１電極１２２の全体が層間絶縁層１２０の上部のみに配置されることとなり、実施形態１に比べて層間絶縁層１２０と第１電極１２２の密着性をより高くできる。
次に、図５を用いて、本発明の第２の実施形態における検出装置の製造方法を説明する。特に層間絶縁層コンタクトホール形成からの工程については、マスクパターンとプロセス中の断面図を用いて詳細に説明する。なお、図５の（ａ），（ｃ），（ｅ），（ｇ），（ｉ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図５の（ｂ），（ｄ），（ｆ），（ｈ），（ｊ）は、それぞれ図１（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。なお、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。
まず、図５（ｂ）に示す工程では、ＴＦＴ１３及び保護層１３７を覆うように、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。そして、図５（ａ）に示すマスクを用いて、コンタクトホールを有する層間絶縁層１２０を形成する。
次に、図５（ｄ）に示す工程では、層間絶縁層１２０を覆うように、スパッタリング法によりＩＴＯからなる非晶質な透明導電性酸化物膜を成膜する。そして、図５（ｃ）に示すマスクを用いて、透明導電性酸化物膜をウエットエッチングし、アニール処理により多結晶化して、変換素子の第１電極１２２を形成する。この多結晶化によって、第１電極１２２の内部応力が増加するが、第１電極１２２の全体が層間絶縁層１２０に接して形成される為、密着性が保たれ、第１電極１２２の剥離の問題は生じない。
次に、図５（ｆ）に示す工程では、層間絶縁層１２０及び第１電極１２２を覆うように、窒化シリコン膜等の無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図５（ｅ）に示すマスクを用いて絶縁膜をエッチングして、画素間に絶縁部材１２１を形成する。この際、層間絶縁層１２０は、絶縁部材１２１と第１電極１２２によって、表面が覆われることとなる。
次に、図５（ｈ）に示す工程では、絶縁部材１２１及び第１電極１２２を覆うように、第１導電型の不純物半導体膜１２３’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第２導電型の不純物半導体膜１２５’としてボロン等の３価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。本実施形態では、層間絶縁層１２０を絶縁部材１２１と第１電極１２２とで覆い、第１導電型の不純物半導体層１２３となる不純物半導体膜１２３’の成膜時に層間絶縁層１２０の表面が露出しない構造としている。それにより、有機材料が飛散して第１導電型の不純物半導体膜へ混入することを防止することができる。次に、不純物半導体膜１２５’を覆うように、スパッタリング法により電極配線１４となるＡｌ等の導電膜を成膜する。そして、図５（ｇ）に示すマスクを用いて導電膜をウエットエッチングして、電極配線１４を形成する。
次に、図５（ｊ）に示す工程では、不純物半導体膜１２５’及び電極配線１４を覆うように、スパッタリング法により透明導電性酸化物膜を成膜する。次に、図５（ｉ）に示すマスクを用いて透明導電性酸化物をウエットエッチングにより除去して、第２電極１２６を形成する。そして、同じ図５（ｉ）に示すマスクを用いて、不純物半導体膜１２５’と半導体膜１２４’と不純物半導体膜１２３’とをドライエッチングにより除去することにより、１画素ごとに変換素子１２を素子分離する。素子分離された変換素子１２には、不純物半導体層１２５、半導体層１２４、不純物半導体層１２３が形成される。このドライエッチングによる画素分離は、絶縁部材１２１の上で行われる。その為、絶縁部材１２１がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに層間絶縁層１２０が晒されることなく、有機材料による各層への汚染を防止することが可能となる。
そして、変換素子１２及び絶縁部材１２１を覆うように、パッシベーション層１５５を形成し、図４（ａ）に示す構成が得られる。このパッシベーション層１５５の形成時においても、層間絶縁層１２０が露出しない構造となっているので、有機材料による各層への汚染することを防止することができる。
（第３の実施形態）
次に、図６（ａ）〜（ｃ）を用いて本発明の第３の実施形態に係る検出装置の一画素の構成について説明する。図６（ａ）は図１（ａ）のＡ−Ａ’での断面図であり、図６（ｂ）は画素端部（画素間）の拡大図である。また、図６（ｃ）は画素端部（画素間）の他の例を示す拡大図である。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
第１の実施形態では、半導体層１２４、不純物半導体層１２５、及び第２電極１２６が画素毎に分離されている。それに対し、本実施形態では、図６（ａ）のように、半導体層１２４ａ、不純物半導体層１２５ａ、及び第２電極１２６ａが画素毎に分離されていない。一方、第１電極１２２及び不純物半導体層１２３は画素毎に分離されているため、変換素子１２は第１電極１２２毎に個別化されることとなる。そのため、本実施形態の構成では、第１の実施形態の構成に比べて開口率を大きくすることが可能となる。ここで、第１電極１２２毎に個別化を更に確実なものとするために、図６（ｃ）に示すように、半導体層１２４ａよりも水素濃度の高い半導体層１６０を、絶縁部材１２１と不純物半導体層１２３とを覆うように５ｎｍ程度の非常に薄い厚さで設けることが好ましい。この半導体層１６０は、半導体層１２４ａや不純物半導体層１２３に比べて比抵抗が高いため、隣接する画素間でのリークを低減することが可能となる。そして、半導体層１６０の膜厚を、トンネル効果が可能な厚さとすることで、不純物半導体層１２３と半導体層１２４ａとの間では電荷の移動が可能となり、変換素子１２はフォトダイオードとして機能できる。また、第２電極１２６ａが画素毎に分離されていないため、開口率を低下させる電極配線１４は設けなくてもよい。ただし、第２電極１２６ａだけでは抵抗が高い場合には、電極配線１４を設ける方がより好ましい。その場合、半導体層１２４ａや第２電極１２６ａを画素毎に分離していないため、電極配線１４をその正投影が絶縁部材１２１と重なる位置に配置することができ、開口率を低下させることなく電極配線１４を設けることができる。
次に、図７を用いて、本発明の第３の実施形態における検出装置の製造方法を説明する。なお、図７の（ａ），（ｃ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図７の（ｂ），（ｄ）は、それぞれ図１（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。なお、第１の実施形態で説明したものと同じ工程については、詳細な説明は割愛する。特に、第１電極１２２を形成する工程までは、図２（ａ）〜（ｆ）を用いて説明したものと同様であるため、それ以降の工程について説明する。
まず、図７（ｂ）に示す工程では、絶縁部材１２１及び第１電極１２２を覆うように、第１導電型の不純物半導体膜１２３’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。本実施形態では、層間絶縁層１２０を絶縁部材１２１と第１電極１２２とで覆い、第１導電型の不純物半導体層１２３となる不純物半導体膜１２３’の成膜時に層間絶縁層１２０の表面が露出しない構造としている。それにより、有機材料が飛散して第１導電型の不純物半導体膜へ混入することを防止することができる。そして、図７（ａ）に示すマスクを用いて、不純物半導体膜１２３’をドライエッチングにより除去することにより、不純物半導体層１２３を形成する。このドライエッチングによる画素分離は、絶縁部材１２１の上で行われる。その為、絶縁部材１２１がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに層間絶縁層１２０が晒されることなく、有機材料による不純物半導体層１２３への汚染を防止することが可能となる。
次に、図７（ｄ）に示す工程では、絶縁部材１２１及び不純物半導体層１２３を覆うように、半導体層１２４ａとなる非晶質シリコン膜をプラズマＣＶＤ法により成膜する。次いで、第２導電型の不純物半導体層１２５ａとなるボロン等の３価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。ここで、図６（ｃ）に示す半導体層１６０を設ける場合には、非晶質シリコン膜の成膜に際して、最初に水素濃度の高くして非晶質シリコン膜を５ｎｍ程度の厚さで成膜し、次いで水素濃度を下げて非晶質シリコン膜を成膜するとよい。次に、不純物半導体層１２５を覆うように、スパッタリング法により電極配線１４となるＡｌ等の導電膜を成膜する。そして、図７（ｃ）に示すマスクを用いて導電膜をウエットエッチングして、電極配線１４を形成する。
次に、不純物半導体膜１２５’及び電極配線１４を覆うように、スパッタリング法により透明導電性酸化物からなる第２電極１２６ａを成膜する。そして、第２電極１２６ａを覆うように、パッシベーション層１５５を形成し、図６（ａ）に示す構成が得られる。
（第４の実施形態）
次に、図８（ａ）及び図８（ｂ）を用いて本発明の第４の実施形態に係る検出装置の一画素の構成について説明する。図８（ａ）は図１（ａ）のＡ−Ａ’の断面図であり、図８（ｂ）は画素端部（画素間）の拡大図である。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
第２の実施形態では、半導体層１２４、不純物半導体層１２５、及び第２電極１２６が画素毎に分離されている。それに対し、本実施形態では、図８（ａ）のように、半導体層１２４ａ、不純物半導体層１２５ａ、及び第２電極１２６ａが画素毎に分離されていない。一方、第１電極１２２及び不純物半導体層１２３は画素毎に分離されているため、変換素子１２は第１電極１２２毎に個別化されることとなる。そのため、本実施形態の構成では、第２の実施形態の構成に比べて開口率を大きくすることが可能となる。また、第２電極１２６ａが画素毎に分離されていないため、開口率を低下させる電極配線１４は設けなくてもよい。ただし、第２電極１２６ａだけでは抵抗が高い場合には、電極配線１４を設ける方がより好ましい。その場合、半導体層１２４ａや第２電極１２６ａを画素毎に分離していないため、電極配線１４をその正投影が絶縁部材１２１と重なる位置に配置することができ、開口率を低下させることなく電極配線１４を設けることができる。
なお、本実施形態の製造方法は、絶縁部材１２１を形成するまでの工程は、第２の実施形態で説明した図５（ｂ），（ｄ），（ｆ）に示す工程と同様であり、不純物半導体層１２３を形成する工程からは、第３の実施形態で説明した工程と同様である。そのため、本実施形態における製造方法の詳細な説明は割愛する。
（第５の実施形態）
次に、図９（ａ）〜（ｃ）を用いて本発明の第５の実施形態に係る検出装置の一画素の構成について説明する。図９（ａ）は１画素あたりの平面図である。なお、図９（ａ）では、簡便化のため、変換素子については第１電極のみを示している。図９（ｂ）は図９（ａ）のＡ−Ａ’の断面図であり、図９（ｃ）は画素端部（画素間）の拡大図である。
第２の実施形態では、絶縁膜をエッチングして絶縁部材１２１を形成する際に、第２主電極１３６及び保護層１３７が第１電極１２２に接することにより第１電極１２２によって覆われている。しかし、第１電極１２２の結晶性や膜厚によっては、第２主電極１３６及び保護層１３７が絶縁膜をエッチングする際のエッチング液が到達する場合がある。例えば、層間絶縁層１２０のコンタクトホールにおいて、保護膜１３７や層間絶縁層１２０によって段差が形成されている。その部分に、第１電極１２２を形成すると、第１電極１２２の段差の部分では被覆性が不十分な場合がある。そのような場合には、第１電極１２２をエッチング液が浸透しやすくなるため、保護層１３７がエッチング液に晒されてしまう場合がある。
そこで、本実施形態では、層間絶縁層１２０のコンタクトホールにおいて、少なくとも第１電極１２２の段差の部分を覆う被覆層１６０を有する構成とする。そのため、絶縁部材１２１を形成する際のエッチング工程で、第１電極１２２と接する第２主電極１３６及び保護層１３７がエッチング液に晒されることを抑制しエッチング液から保護することが可能となる。ここで、被覆層１６０は、第１電極１２２の段差の部分に応じた保護層１３７の領域を、言い換えると、第１電極１２２の段差の部分の正射影が位置する保護層１３７の領域を、直接的に又は間接的に被覆するものである。被覆層１６０は、絶縁部材１２１となる無機の絶縁材料をエッチングする工程において保護層１３７がエッチングされることを抑制するものである。そこで、被覆層１６０は、そのエッチングする工程において保護層１３７がその機能を十分果たすに足る状態を確保するように、エッチング液の透過を抑制するものである。そのため、被覆層１６０は、そのエッチング液の透過を抑制するのに十分な材質及び膜質を備えたものであり、本実施形態では、絶縁部材１２１となる絶縁性の無機材料を残すことによって形成された絶縁層を用いている。
次に、図１０及び図１１を用いて、本発明の第５の実施形態における検出装置の製造方法について説明する。特に層間絶縁層１２０にコンタクトホールを形成する工程からは、マスクパターンとプロセス中の断面図を用いて詳しく説明する。なお、図１０の（ａ），（ｃ），（ｅ），（ｇ），（ｉ）、図１１の（ａ），（ｃ），（ｅ），（ｇ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図１０の（ｂ），（ｄ），（ｆ），（ｈ），（ｊ）、図１１の（ｂ），（ｄ），（ｆ），（ｈ）は、それぞれ図９（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。
まず、絶縁性の基板１００の上に、複数のＴＦＴ１３が設けられており、複数のＴＦＴ１３を覆うように保護層１３７が設けられている。保護層１３７には、第２主電極１３６上のフォトダイオードと電気的に接続する部分において、エッチングにより、コンタクトホールが設けられている。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
まず、図１０（ｂ）に示す工程では、ＴＦＴ１３及び保護層１３７を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。そして、図１０（ａ）に示すマスクを用いて、露光、現像処理によりコンタクトホールを有する層間絶縁層１２０を形成する。
次に、図１０（ｄ）に示す工程では、層間絶縁層１２０を覆うように、スパッタリング法によりＡｌ等の金属層からなる導電膜を成膜する。そして、図１０（ｃ）に示すマスクを用いてウエットエッチングして、変換素子の第１電極１２２を形成する。
次に、図１０（ｆ）に示す工程では、層間絶縁層１２０及び第１電極１２２を覆うように、窒化シリコン膜や酸化シリコン等の一般的な無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図１０（ｅ）に示すマスクを用いて絶縁膜をエッチングし、画素間に絶縁部材１２１を、第１電極１２２のコンタクトホール内に位置する段差の部分を少なくとも覆うように被覆層１６０を、それぞれ形成する。この際のエッチングにおいて、第１電極１２２の段差の部分を覆うように無機の絶縁材料からなる被覆層１６０を残すことで、第１電極の段差の部分がエッチング液に晒されない。そのため、第１電極１２２の段差の部分に接する第２主電極１３６や保護層１３７がエッチング液に晒されることが抑制され、第２主電極１３６及び保護層１３７をエッチング液から保護することが可能となる。
次に、図１０（ｈ）に示す工程では、絶縁部材１２１、被覆層１６０、及び第１電極１２２を覆うように、第１導電型の不純物半導体膜１２３’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第２導電型の不純物半導体膜１２５’としてボロン等の３価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。不純物半導体膜１２３’の成膜に際して、層間絶縁層１２０が絶縁部材１２１と第１電極１２２によって覆われていない場合、層間絶縁層１２０がプラズマに晒されてしまう。有機材料からなる層間絶縁膜１２０がこのプラズマに晒されると、有機材料が飛散して不純物半導体膜１２３’に混入する場合がある。そこで、本実施形態では、層間絶縁層１２０を絶縁部材１２１と第１電極１２２とで覆い、第１導電型の不純物半導体層１２３となる不純物半導体膜１２３’の成膜時に層間絶縁層１２０の表面が露出しない構造としている。それにより、有機材料が飛散して第１導電型の不純物半導体膜へ混入することを防止することができる。次に、不純物半導体膜１２５’を覆うように、スパッタリング法により第２電極１２６となるＩＴＯ等の透明導電性酸化物膜を成膜する。そして、図１０（ｇ）に示すマスクを用いて透明導電性酸化物膜をウエットエッチングして、第２電極１２６を形成する。
次に、図１０（ｊ）に示す工程では、同じ図１０（ｉ）に示すマスクを用いて不純物半導体膜１２５’と半導体膜１２４’と不純物半導体膜１２３’とをドライエッチングにより除去することにより、１画素ごとに変換素子１２を素子分離する。素子分離された変換素子１２には、不純物半導体層１２５、半導体層１２４、不純物半導体層１２３が形成される。このドライエッチングによる画素分離は、絶縁部材１２１の上で行われる。その為、絶縁部材１２１がエッチングストッパー層として機能し、ドライエッチングのスピーシーズに層間絶縁層１２０が晒されることなく、有機材料による各層への汚染を防止することが可能となる。また、第１電極１２２は不純物半導体層１２３によって覆われた形状となる。そのため、第１電極１２２と半導体層１２４と直接接続するショットキー接続を持たない構成となる。なお、本実施形態では、第２電極１２６の材料として透明導電性酸化物を用いたが、本発明はそれに限定されるものではなく、導電膜であればよい。例えば、変換素子として放射線を直接電荷に変換する素子を用いる場合には、Ａｌ等の放射線を透過しやすい導電膜を用いることができる。
次に、図１１（ｂ）に示す工程では、変換素子１２及び絶縁層１２１を覆うように、窒化シリコン膜等の無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。この絶縁膜の成膜時においても、層間絶縁層１２０が露出しない構造となっているので、有機材料による各層への汚染することを防止することができる。そして、図１１（ａ）に示すマスクを用いて、絶縁膜をドライエッチングして、絶縁層１２７を形成する。
次に、図１１（ｄ）に示す工程では、電極１２６及び絶縁層１２７を覆うように、感光性を有する有機材料であるアクリル樹脂を層間絶縁層として成膜する。そして、図１１（ｃ）に示すマスクを用いてコンタクトホールを有する層間絶縁層１２８を形成する。
次に、図１１（ｆ）に示す工程では、スパッタリング法により透明導電性酸化物を成膜する。次に、図１１（ｅ）に示すマスクを用いて透明導電性酸化物をウエットエッチして、導電層１２９を形成する。
次に、図１１（ｈ）に示す工程では、スパッタリング法により電極配線１４となるＡｌ等の導電膜を成膜する。そして、図１１（ｇ）に示すマスクを用いて導電膜をウエットエッチングして、電極配線１４を形成する。この際、画素電極１４は、その正射影が絶縁部材１２１と重なる位置に配置するように形成する。この工程により、電極配線１４と光電変換素子１２の第２電極１２６が導電層１２９によって、電気的に接続される。この際、透明導電性酸化物によって導電層１２９を形成することにより、開口率の低下を抑えることができる。
そして、電極配線１４、導電層１２９、及び、層間絶縁層１２８を覆うように、パッシベーション層１５５形成し、図９（ｂ）に示す構成が得られる。
なお、図９（ｂ）に示す構成をとることによって、第１電極１２２の一部と不純物半導体層１２３との間に絶縁性の被覆層１６０が配置される構成となるが、不純物半導体層１２３を介して導電層１２２へと電荷を収集できるため、問題ない。
また、本実施形態では、被覆層１６０が第１電極１２２の段差の部分のみを覆う構造を示したが、本発明は、それに限られるものではない。被覆層１６０は、コンタクトホールに位置する第１電極１２２を覆うように設けることによって、第１電極１２２上に良好な密着性で配置することが可能となる。
また、本実施形態では、同じ無機材料の絶縁膜を用いて絶縁部材１２１と被覆層１６０を同時に形成しているが、本発明はそれに限定されるものではない。被覆層１６０として導電材料を用いてもよい。被覆層１６０を導電材料で形成することによって、被覆層１６０を絶縁性の無機材料で形成する場合に比べて変換素子内に発生した電荷を効率よく収集することが可能となる。その場合の検出装置の製造方法は、先の図１０（ｆ）に示した工程が、図１２（ｂ）、及び（ｄ）に示すような２工程に分かれる。
まず、図１２（ｂ）に示す工程では、層間絶縁層１２０及び第１電極１２２を覆うように、導電膜をスパッタリング法により成膜する。そして、図１３（ａ）に示すマスクを用いて導電膜をウエットエッチングして、被覆層１６０を形成する。図１３（ｂ）に示す工程で成膜する導電膜は、図１０（ｆ）に示す無機材料の絶縁膜のエッチングに耐えうる材料及び厚さとする必要がある。例えば、図１０（ｆ）に示す絶縁部材１２１をフッ酸等のウエットエッチングによって形成する場合は、Ｍｏ、Ｃｒ、Ｐｔ、Ａｕ等の耐フッ酸性のある金属材料や、ＭｏＣｒ等の耐フッ酸性のある合金材料が好適に用いられる。また、図１０（ｆ）に示す絶縁部材１２１をドライエッチングよって形成する場合は、ＭｏＣｒ、ＭｏＷ、ＷＮ等の合金材料が好適に用いられる。
次に、図１２（ｄ）に示す工程では、層間絶縁層１２０、第１電極１２２、及び被覆層１６０を覆うように、窒化シリコン膜や酸化シリコン等の一般的な無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図１２（ｃ）に示すマスクを用いてエッチングし、画素間に絶縁部材１２１を形成する。
（第６の実施形態）
次に、図１３（ａ）及び（ｂ）を用いて本発明の第６の実施形態に係る検出装置の一画素の構成について説明する。図１３（ａ）は図９（ａ）のＡ−Ａ’の断面図であり、図１３（ｂ）は画素端部（画素間）の拡大図である。
本実施形態では、層間絶縁層１２０のコンタクトホールにおいて第２主電極１３６と第１電極１２２とが接する部分のみを開口するように層間絶縁層１２０を覆う絶縁部材１２１を配置する。また、本実施形態では、大部分の第１電極１２２が絶縁部材１２１に接して配置されるため、絶縁部材１２１と密着性が透明導電性酸化物膜よりも高い金属材料で第１電極１２２を形成している。このような構成にすることで、保護層１３７と第１電極１２２との間に被覆層を兼ねる絶縁部材１２１が設けられている。そのため、保護層１３７がエッチング液に晒されなることを抑制できるため、保護層１３７をエッチング液から保護することが可能となる。
次に、図１４を用いて、本発明の第６の実施形態における検出装置の製造方法について説明する。特に層間絶縁層１２０にコンタクトホールを形成する工程からセンサを画素分離する工程までは、マスクパターンとプロセス中の断面図を用いて詳しく説明する。なお、図１４の（ａ），（ｃ），（ｅ），（ｇ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図１４の（ｂ），（ｄ），（ｆ），（ｈ）は、それぞれ図９（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。
まず、絶縁性の基板１００の上に、複数のＴＦＴ１３が設けられており、複数のＴＦＴ１３を覆うように保護層１３７が設けられている。保護層１３７には、第２主電極１３６上のフォトダイオードと電気的に接続する部分において、エッチングにより、コンタクトホールが設けられている。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
まず、図１４（ｂ）に示す工程では、ＴＦＴ１３及び保護層１３７を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。そして、図１４（ａ）に示すマスクを用いて、露光、現像処理によりコンタクトホールを有する層間絶縁層１２０を形成する。
次に、図１４（ｄ）に示す工程では、層間絶縁層１２０を覆うように、窒化シリコン膜や酸化シリコン等の一般的な無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図１４（ｃ）に示すマスクを用いて絶縁膜をエッチングし、層間絶縁層１２０のコンタクトホールの内側にある第２主電極１３６の一部のみが開口するように絶縁部材１２１を形成する。この絶縁部材１２１が被覆層を兼ねる。このような構成とすることで、保護層１３７がエッチング液に晒されることを抑制し、安定加工が可能となる。
次に、図１４（ｆ）に示す工程では、スパッタリング法によりＡｌ等の金属材料からなる導電膜を成膜する。そして、図１４（ｅ）に示すマスクを用いてウエットエッチングして、変換素子の第１電極１２２を形成する。
次に、図１４（ｈ）に示す工程では、絶縁部材１２１、及び第１電極１２２を覆うように、第１導電型の不純物半導体膜１２３’としてリン等の５価の元素を不純物として混入した非晶質シリコン膜をプラズマＣＶＤ法により成膜する。次いで、非晶質シリコン膜からなる半導体膜１２４’と、第２導電型の不純物半導体膜１２５’としてボロン等の３価の元素を不純物として混入した非晶質シリコン膜と、をプラズマＣＶＤ法によりこの順に成膜する。不純物半導体膜１２３’の成膜に際して、層間絶縁層１２０が絶縁部材１２１と第１電極１２２によって覆われていない場合、層間絶縁層１２０がプラズマに晒されてしまう。有機材料からなる層間絶縁膜１２０がこのプラズマに晒されると、有機材料が飛散して不純物半導体膜１２３’に混入する場合がある。そこで、本実施形態では、層間絶縁層１２０を絶縁部材１２１と第１電極１２２とで覆い、第１導電型の不純物半導体層１２３となる不純物半導体膜１２３’の成膜時に層間絶縁層１２０の表面が露出しない構造としている。それにより、有機材料が飛散して第１導電型の不純物半導体膜へ混入することを防止することができる。次に、不純物半導体膜１２５’を覆うように、スパッタリング法により第２電極１２６となるＩＴＯ等の透明導電性酸化物膜を成膜する。そして、図１４（ｇ）に示すマスクを用いて透明導電性酸化物膜をウエットエッチングして、第２電極１２６を形成する。
第２電極１２６を形成する工程以降については、第５の実施形態で説明したものと同様であるため、詳細な説明は割愛する。
（第７の実施形態）
次に、図１５（ａ）〜（ｃ）を用いて本発明の第７の実施形態に係る検出装置の一画素の構成について説明する。図１５（ａ）は１画素あたりの平面図である。なお、図の簡便化の為、変換素子については、第１電極のみを示している。図１５（ｂ）は図１５（ａ）のＡ−Ａ’の断面図であり、図１５（ｃ）は画素端部（画素間）の拡大図である。
第７の実施形態では、第１電極１２２を形成した後に絶縁部材１２１を形成することによって得られた構成を示している。その場合には、層間絶縁層１２０のコンタクトホールにおいて層間絶縁層１２０及び保護層１３７と第１電極１２２の段差の部分との間に被覆層１６０を配置する。この構成にすることで、絶縁部材１２１のエッチングにより形成する工程で保護層１３７がエッチング液に晒されることを抑制し、保護層１３７をエッチング液から保護することが可能になる。
次に、図１６（ａ）〜（ｈ）を用いて、本発明の第７の実施形態における検出装置の製造方法について説明する。特に層間絶縁層１２０にコンタクトホールを形成する工程からは、マスクパターンとプロセス中の断面図を用いて詳しく説明する。なお、図１６の（ａ），（ｃ），（ｅ），（ｇ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図１６の（ｂ），（ｄ），（ｆ），（ｈ）は、それぞれ図１５（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。
まず、絶縁性の基板１００の上に、複数のＴＦＴ１３が設けられており、複数のＴＦＴ１３を覆うように保護層１３７が設けられている。保護層１３７には、第２主電極１３６上のフォトダイオードと電気的に接続する部分において、エッチングにより、コンタクトホールが設けられている。なお、先の実施形態で説明したものと同じものは同じ番号を付与し、詳細な説明は割愛する。
まず、図１６（ｂ）に示す工程では、ＴＦＴ１３及び保護層１３７を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。そして、図１６（ａ）に示すマスクを用いて、露光、現像処理によりコンタクトホールを有する層間絶縁層１２０を形成する。
次に、図１６（ｄ）に示す工程では、層間絶縁層１２０及び第１電極１２２を覆うように、窒化シリコン膜や酸化シリコン等の一般的な絶縁性の無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図１７（ｃ）に示すマスクを用いて絶縁膜をエッチングし、後の工程で第１電極１２２の段差の部分が位置する層間絶縁層１２０及び保護層１３７を覆うように被覆層１６０を形成する。
次に、図１６（ｆ）に示す工程では、層間絶縁層１２０及び被覆層１６０を覆うように、窒化シリコン膜や酸化シリコン等の一般的な無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図１６（ｅ）に示すマスクを用いて絶縁膜をエッチングし、画素間に絶縁部材１２１を形成する。このエッチングにおいて、後の工程で第１電極１２２の段差の部分が位置する層間絶縁層１２０及び保護層１３７は被覆層１６０によって覆われている。そのため、保護層１３７がエッチング液に晒されることが抑制され、保護層１３７がこの工程においてエッチングされることを抑制することが可能となる。
次に、図１６（ｈ）に示す工程では、層間絶縁層１２０、絶縁部材１２１、及び、被覆層１６０を覆うように、スパッタリング法によりもしくはＡｌ等の金属材料からなる導電膜を成膜する。そして、図１７（ｇ）に示すマスクを用いてウエットエッチングして、変換素子の第１電極１２２を形成する。第１電極１２１を形成する工程以降については、第５の実施形態で説明したものと同様であるため、詳細な説明は割愛する。この際、層間絶縁層１２０の表面は、複数の絶縁部材１２１及び複数の第１電極１２２によって覆われることになる。それにより、第１導電型の不純物半導体層１２３、非晶質シリコン１２４、第２導電型の不純物半導体層１２５膜を形成する際に、層間絶縁層１２０有機材料による各層への汚染を防止することが可能となる。 なお、本実施形態では被覆層１６０の材料として絶縁性の無機材料を用いたが、本発明はこれに限定されるものではなく、導電性の材料を用いても良い。その場合、図１７（ｂ）に示すように、被覆層１６０は、第１電極１２２の段差の部分が位置する層間絶縁層１２０及び保護層１３７だけでなく、保護層１３７のコンタクトホールに位置する第２主電極１３６を覆う構成とすることができる。それにより、保護層１３７だけでなく、第２主電極１３６もエッチング液に晒されることが抑制され、第２主電極１３６及び保護層１３７がこの工程においてエッチングされることを抑制することが可能となる。なお、図１７（ｂ）は図１７（ａ）のＡ−Ａ‘断面図である。その場合の検出装置の製造方法は、図１６（ｄ）に示す工程が図１８（ｂ）に示す工程に替えられる。
図１８（ｂ）に示す工程では、層間絶縁層１２０を覆うように、導電膜をスパッタリング法により成膜する。そして、図１８（ａ）に示すマスクを用いて導電膜をウエットエッチングして、被覆層１６０を形成する。図１８（ｂ）に示す工程で成膜する導電膜に用いられる材料及び厚さは、図１０（ｆ）でした工程で説明したものが好適に用いられる。
（第８の実施形態）
次に、図１９を用いて本発明の第８の実施形態に係る検出装置の一画素の構成について説明する。図１９は図１７（ａ）中のＡ−Ａ‘断面図である。
第８の実施形態では、保護層１３７と層間絶縁層１２０との間に被覆層１６０を配置する構成である。この構成においても、絶縁部材１２１をエッチングする工程で保護層１３７がエッチング液に晒されることを抑制し、絶縁部材１２１をエッチングする工程において保護層１３７をエッチング液から保護することが可能になる。
次に図２０（ａ）〜（ｆ）を用いて、本発明の第８の実施形態における検出装置の製造方法について説明する。特に被覆層１６０を形成する工程からはマスクパターンとプロセス中の断面図を用いて詳しく説明する。なお、図２０の（ａ），（ｃ），（ｅ）は、それぞれ各工程で使用されるフォトマスクのマスクパターンの平面模式図である。また、図２０の（ｂ），（ｄ），（ｆ）は、それぞれ図１７（ａ）のＡ−Ａ’に対応する位置の各工程における断面模式図である。
まず、保護層１３７を覆うように、第５の実施形態や第７の実施形態で用いた導電膜をスパッタリング法により成膜する。そして、図２０（ａ）に示すマスクを用いて導電膜をウエットエッチングして、被覆層１６０を形成する。
次に、図２０（ｄ）に示す工程では、保護層１３７及び被覆層１６０を覆うように、スピナー等の塗布装置を用いて、感光性を有する有機材料であるアクリル樹脂を層間絶縁膜として成膜する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。そして、図２０（ｃ）に示すマスクを用いて、露光、現像処理によりコンタクトホールを有する層間絶縁層１２０を形成する。
次に、図２０（ｆ）に示す工程では、層間絶縁層１２０を覆うように、窒化シリコン膜や酸化シリコン等の一般的な無機材料からなる絶縁膜をプラズマＣＶＤ法により成膜する。そして、図２０（ｅ）に示すマスクを用いて絶縁膜をエッチングし、画素間に絶縁部材１２１を形成する。この際のエッチングにおいて、保護層１３７と層間絶縁層１２０との間に被覆層１６０が配置されるため、保護層１３７がエッチング液に晒されることが抑制され、保護層１３７をエッチング液から保護することが可能になる。
絶縁部材１２１を形成する工程以降については、第７の実施形態で説明したものと同様であるため、詳細な説明は割愛する。この際、層間絶縁層１２０の表面は、複数の絶縁部材１２１及び複数の第１電極１２２によって覆われることになる。それにより、第１導電型の不純物半導体層１２３、非晶質シリコン１２４、第２導電型の不純物半導体層１２５膜を形成する際に、層間絶縁層１２０有機材料による各層への汚染を防止することが可能となる。
なお、本実施形態では、第１電極１２２の一部が絶縁部材１２１の上に配置された構成を示したが、第２の実施形態や第５の実施形態で説明したように、第１電極１２２の一部が絶縁部材１２１の下に配置された構成でも良い。この場合、第１電極１２２を形成する工程と、絶縁部材１２１を形成する工程とが、逆の順序になる。
（応用実施形態）
次に、図２１を用いて、本発明の検出装置を用いた放射線検出システムを説明する。
放射線源であるＸ線チューブ６０５０で発生したＸ線６０６０は、患者あるいは被験者６０６１の胸部６０６２を透過し、放射線検出装置６０４０に含まれる変換部３の各変換素子１２に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応して変換部３で放射線を電荷に変換して、電気的情報を得る。この情報はデジタルデータに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
１１ 画素
１２ 変換素子
１３ スイッチ素子
１４ 電極配線
１５ 制御配線
１６ 信号配線
１００ 基板
１２０ 層間絶縁層
１２１ 絶縁層
１２２ 第１電極
１２３ 第１導電型の不純物半導体層
１２４ 半導体層
１２５ 第２導電型の不純物半導体層
１２６ 第２電極
１３７ 保護層
１５５ 保護層
１６０ 被覆層

Claims (17)

  1. 複数の画素を基板の上に有し、前記画素が、前記基板の上に配置されたスイッチ素子と、前記スイッチ素子の上に配置され前記画素毎に分離された電極の上に設けられた不純物半導体層を含む変換素子と、を有し、前記スイッチ素子を覆うように前記基板と複数の前記電極との間に設けられた無機材料からなる保護層と、前記保護層を覆うように設けられた有機材料からなる層間絶縁層と、に設けられたコンタクトホールにおいて前記スイッチ素子と前記電極とが接続されている検出装置の製造方法であって、
    前記層間絶縁層に接する複数の前記電極と、複数の前記電極の間において前記層間絶縁層を覆うように配置された無機材料からなる絶縁部材と、を前記層間絶縁層の上に形成する第１の工程と、
    前記絶縁部材と複数の前記電極とを覆う、前記不純物半導体層となる不純物半導体膜を成膜する第２の工程と、
    前記絶縁部材を形成する際に前記層間絶縁層のコンタクトホール内に位置する前記電極の段差の部分の正射影が位置する前記保護層の領域が被覆されているように、被覆層を形成する第３の工程と、
    を有する検出装置の製造方法。
  2. 前記第１の工程では、前記層間絶縁層を覆うように無機材料からなる絶縁膜を成膜し、前記絶縁膜の一部を除去して前記絶縁部材を形成し、前記層間絶縁層及び前記絶縁部材を覆うように透明導電性酸化物膜を成膜し、前記透明導電性酸化物膜の一部を除去して前記電極を形成し、
    前記第３の工程は、前記保護層を形成した後で且つ前記絶縁部材を形成する前に行われることを特徴とする請求項１に記載の検出装置の製造方法。
  3. 前記第３の工程は、前記保護層を形成した後で且つ前記層間絶縁層を形成する前に行われることを特徴とする請求項２に記載の検出装置の製造方法。
  4. 前記第３の工程は、前記層間絶縁層を形成した後で且つ前記絶縁部材を形成する前に行われることを特徴とする請求項２に記載の検出装置の製造方法。
  5. 前記被覆層は、絶縁性の無機材料から形成されており、前記保護層のコンタクトホールを開口するように形成されることを特徴とする請求項２から４のいずれか１項に記載の検出装置の製造方法。
  6. 前記被覆層は、導電性の材料から形成されており、スイッチ素子及び前記電極と接するように形成されることを特徴とする請求項２から４のいずれか１項に記載の検出装置の製造方法。
  7. 前記第１の工程では、前記層間絶縁層を覆うように透明導電性酸化物膜を成膜し、前記透明導電性酸化物膜の一部を除去して前記電極を形成し、前記層間絶縁層及び前記電極を覆うように無機材料からなる絶縁膜を成膜し、前記絶縁膜の一部を除去して前記絶縁部材を形成し、
    前記第３の工程は、前記保護層を形成した後で且つ前記絶縁部材を形成する前に行われることを特徴とする請求項１に記載の検出装置の製造方法。
  8. 前記第３の工程は、前記保護層を形成した後で且つ前記層間絶縁層を形成する前に行われることを特徴とする請求項７に記載の検出装置の製造方法。
  9. 前記第３の工程は、前記層間絶縁層を形成した後で且つ前記絶縁部材を形成する前に行われることを特徴とする請求項７に記載の検出装置の製造方法。
  10. 前記被覆層は、絶縁性の無機材料から形成されており、前記保護層のコンタクトホールを開口するように形成されることを特徴とする請求項７から９のいずれか１項に記載の検出装置の製造方法。
  11. 前記被覆層は、導電性の材料から形成されており、スイッチ素子及び前記電極と接するように形成されることを特徴とする請求項７から９のいずれか１項に記載の検出装置の製造方法。
  12. 前記被覆層は、前記絶縁部材となる無機材料から前記絶縁部材と同時に形成されることを特徴とする請求項１に記載の検出装置の製造方法。
  13. 前記不純物半導体膜を覆うように半導体膜を成膜し、前記絶縁部材の上において前記不純物半導体膜の一部と前記半導体膜の一部を除去して、前記不純物半導体膜から前記不純物半導体層を、前記半導体膜から前記変換素子の半導体層を、それぞれ形成する第４の工程を更に有する請求項１から１２のいずれか１項に記載の検出装置の製造方法。
  14. 前記絶縁部材の上において前記不純物半導体膜の一部を除去して前記不純物半導体層を形成し、前記不純物半導体層を覆うように半導体膜を成膜し、前記絶縁部材の上で前記半導体膜の一部を除去して、前記半導体膜から前記変換素子の半導体層を形成する第４の工程を更に有する請求項１から１２のいずれか１項に記載の検出装置の製造方法。
  15. 前記半導体膜を覆うように前記不純物半導体膜とは異なる導電型の不純物半導体膜を成膜し、前記異なる導電型の不純物半導体膜を覆うように前記電極とは異なる前記変換素子の他の電極となる導電膜を成膜し、前記導電膜と接続する電極配線をその正投影が前記絶縁部材と重なる位置に形成する請求項１３又は１４に記載の製造方法。
  16. 複数の画素を基板の上に有し、前記画素が、前記基板の上に配置されたスイッチ素子と、前記スイッチ素子の上に配置され前記画素毎に分離された電極の上に設けられた不純物半導体層を含む変換素子と、を有し、複数の前記スイッチ素子を覆うように複数の前記スイッチ素子と複数の前記電極との間に設けられた無機材料からなる保護層と、前記保護層を覆うように設けられた有機材料からなる層間絶縁層と、に設けられたコンタクトホールにおいて前記スイッチ素子と前記電極とが接続されている検出装置であって、
    前記層間絶縁層に接して前記層間絶縁層の上に配置された複数の前記電極の間において前記層間絶縁層を覆うように前記層間絶縁層の上に配置された無機材料からなる絶縁部材を有し、
    前記不純物半導体層は前記絶縁部材と複数の前記電極とを覆って成膜された不純物半導体膜が前記絶縁部材の上で分離されたものであり、
    前記層間絶縁層のコンタクトホール内に位置する前記電極の段差の部分の正射影が位置する前記保護層の領域を被覆する被覆層を有する検出装置。
  17. 請求項１６に記載の検出装置と、
    前記検出装置からの信号を処理する信号処理手段と、
    前記信号処理手段からの信号を記録するための記録手段と、
    前記信号処理手段からの信号を表示するための表示手段と、
    前記信号処理手段からの信号を伝送するための伝送処理手段と、
    を具備する検出システム。
JP2012089550A 2011-05-31 2012-04-10 検出装置の製造方法、その検出装置及び検出システム Expired - Fee Related JP6095276B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012089550A JP6095276B2 (ja) 2011-05-31 2012-04-10 検出装置の製造方法、その検出装置及び検出システム
US13/477,401 US8586399B2 (en) 2011-05-31 2012-05-22 Detection device manufacturing method using impurity semiconductor layer in arrayed pixels
CN201210175540.4A CN102810548B (zh) 2011-05-31 2012-05-31 检测器件制造方法、检测器件和检测系统

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011122015 2011-05-31
JP2011122015 2011-05-31
JP2012089550A JP6095276B2 (ja) 2011-05-31 2012-04-10 検出装置の製造方法、その検出装置及び検出システム

Publications (2)

Publication Number Publication Date
JP2013012715A JP2013012715A (ja) 2013-01-17
JP6095276B2 true JP6095276B2 (ja) 2017-03-15

Family

ID=47234215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012089550A Expired - Fee Related JP6095276B2 (ja) 2011-05-31 2012-04-10 検出装置の製造方法、その検出装置及び検出システム

Country Status (3)

Country Link
US (1) US8586399B2 (ja)
JP (1) JP6095276B2 (ja)
CN (1) CN102810548B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5709810B2 (ja) * 2012-10-02 2015-04-30 キヤノン株式会社 検出装置の製造方法、その検出装置及び検出システム
JP2014225527A (ja) * 2013-05-15 2014-12-04 キヤノン株式会社 検出装置、及び、検出システム
JP6164924B2 (ja) * 2013-05-15 2017-07-19 キヤノン株式会社 検出装置、及び、検出システム
JP2014236162A (ja) * 2013-06-04 2014-12-15 キヤノン株式会社 検出装置、その製造方法及び放射線検出システム
CN104022132B (zh) * 2014-05-30 2016-08-31 京东方科技集团股份有限公司 一种x射线探测基板及其制备方法
US11011665B2 (en) * 2018-10-18 2021-05-18 Lg Display Co., Ltd. Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
CN114497312B (zh) * 2020-10-27 2024-09-27 Tdk株式会社 电极结构和光检测元件
US11843022B2 (en) * 2020-12-03 2023-12-12 Sharp Kabushiki Kaisha X-ray imaging panel and method of manufacturing X-ray imaging panel
US11916094B2 (en) * 2021-08-02 2024-02-27 Sharp Display Technology Corporation Photoelectric conversion panel and method for manufacturing photoelectric conversion panel
JP7449264B2 (ja) * 2021-08-18 2024-03-13 株式会社東芝 放射線検出器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4323827B2 (ja) * 2003-02-14 2009-09-02 キヤノン株式会社 固体撮像装置及び放射線撮像装置
JP2006054232A (ja) * 2004-08-10 2006-02-23 Toshiba Electron Tubes & Devices Co Ltd Ｘ線検出器およびその製造方法
US20060060863A1 (en) 2004-09-22 2006-03-23 Jennifer Lu System and method for controlling nanostructure growth
JP5043373B2 (ja) * 2005-07-11 2012-10-10 キヤノン株式会社 変換装置、放射線検出装置、及び放射線検出システム
US7638772B2 (en) * 2007-02-28 2009-12-29 Canon Kabushiki Kaisha Imaging apparatus and radiation imaging system
JP5109687B2 (ja) * 2007-06-22 2012-12-26 セイコーエプソン株式会社 検出装置及び電子機器
JP2009158510A (ja) * 2007-12-25 2009-07-16 Fujifilm Corp 放射線画像検出装置
JP5185013B2 (ja) * 2008-01-29 2013-04-17 富士フイルム株式会社 電磁波検出素子
US8129810B2 (en) * 2009-06-19 2012-03-06 Carestream Health, Inc. Continuous large area imaging and display arrays using readout arrays fabricated in silicon-on-glass substrates
JP2012114166A (ja) * 2010-11-22 2012-06-14 Canon Inc 検出装置及び放射線検出システム

Also Published As

Publication number Publication date
US20120306041A1 (en) 2012-12-06
CN102810548B (zh) 2015-09-23
JP2013012715A (ja) 2013-01-17
US8586399B2 (en) 2013-11-19
CN102810548A (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
JP6095276B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
JP5709709B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
JP5709810B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
US20130299711A1 (en) Detection device, detection system, and method of manufacturing detection device
JP2013235935A (ja) 検出装置の製造方法、その検出装置及び検出システム
US20130264485A1 (en) Method of manufacturing radiation detection apparatus, radiation detection apparatus, and radiation imaging system
JP2014110352A (ja) 検出装置の製造方法
JP6053379B2 (ja) 検出装置の製造方法、検出装置及び検出システム
JP2014236162A (ja) 検出装置、その製造方法及び放射線検出システム
JP2004179645A (ja) 撮像装置、放射線撮像装置及び放射線撮像システム
KR20180060769A (ko) 광차단층을 구비한 디지털 엑스레이 검출장치 및 그 제조방법
JP2014225527A (ja) 検出装置、及び、検出システム
US20120261581A1 (en) Method for manufacturing detector, radiation detection apparatus including detector manufactured thereby, and radiation detection system
US9165957B2 (en) Detecting device, detecting system, and manufacturing method of detecting device
JP5996019B2 (ja) 検出装置の製造方法、その検出装置及び検出システム
CN104167421A (zh) 检测装置和检测系统
JP4393085B2 (ja) 放射線検出装置
JP6164924B2 (ja) 検出装置、及び、検出システム
JP2007165737A (ja) 固体撮像装置
JP2006005077A (ja) 放射線検出装置
JP2014225526A (ja) 検出装置、及び、検出システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170214

R151 Written notification of patent or utility model registration

Ref document number: 6095276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees