JPS5894281A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS5894281A JPS5894281A JP56190593A JP19059381A JPS5894281A JP S5894281 A JPS5894281 A JP S5894281A JP 56190593 A JP56190593 A JP 56190593A JP 19059381 A JP19059381 A JP 19059381A JP S5894281 A JPS5894281 A JP S5894281A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solid
- layer
- film
- scanning circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000003384 imaging method Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 27
- 239000000969 carrier Substances 0.000 description 5
- 238000001444 catalytic combustion detection Methods 0.000 description 4
- 230000006698 induction Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229930091051 Arenine Natural products 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14875—Infrared CCD or CID imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は感光素子として光導電膜を使用し、その走査回
路として半導体集積回路管用い友固体撮儂装置の改良Ｖ
Ｃ３１するものである。
路として半導体集積回路管用い友固体撮儂装置の改良Ｖ
Ｃ３１するものである。
従来の感光素子部と走査回路部を同−半導体基板面上に
集積した固体撮儂装置に代って、半導体基板上には走査
回路部（一部スイツチング回路やプリアンプ部を含む）
のみを集積し、その上部に感光素子として光導電膜を用
すたいわゆｂ二ｌ５ＨＩ構造とした二次元の固体撮像ｉ
Ｉ置が、特開昭４９−９１１１６号、特開昭４９−９１
１１７号、特開昭５１−１０７１５号公報等で種々提案
されている。
集積した固体撮儂装置に代って、半導体基板上には走査
回路部（一部スイツチング回路やプリアンプ部を含む）
のみを集積し、その上部に感光素子として光導電膜を用
すたいわゆｂ二ｌ５ＨＩ構造とした二次元の固体撮像ｉ
Ｉ置が、特開昭４９−９１１１６号、特開昭４９−９１
１１７号、特開昭５１−１０７１５号公報等で種々提案
されている。
そＯ主な長所は、１）感光部面積比率が高く、光感度が
高い。２）使用目的に応じて、光導電ＩＩＩを選択する
自由度がある。３）いわゆるプルーミングやス建ヤーと
称している画像欠陥が発生しにくい。
高い。２）使用目的に応じて、光導電ＩＩＩを選択する
自由度がある。３）いわゆるプルーミングやス建ヤーと
称している画像欠陥が発生しにくい。
この種二階建構造の固体撮儂素子において、撮儂素子用
光導電−は、撮＊ｆのターゲットとじて利用サレテイル
ｓｂ、ｓ、 、 ＰｂＯ，Ｃｄ８ｅ、８ｅ、ＣｄＴｅ
等各種のものが、それぞれの用途に応じて使用されて
Ａる。ところで、一般に造像素子として光導電膜を用い
る場合、その膜質特に膜厚の均一性が重要である０その
之め、光導電膜が被着される下地は、充分平滑化されて
いる、即ち急峻な段差がないことが必要条件となる。
光導電−は、撮＊ｆのターゲットとじて利用サレテイル
ｓｂ、ｓ、 、 ＰｂＯ，Ｃｄ８ｅ、８ｅ、ＣｄＴｅ
等各種のものが、それぞれの用途に応じて使用されて
Ａる。ところで、一般に造像素子として光導電膜を用い
る場合、その膜質特に膜厚の均一性が重要である０その
之め、光導電膜が被着される下地は、充分平滑化されて
いる、即ち急峻な段差がないことが必要条件となる。
従来提案されている構成の代表的な例を纂１図。
第２図にて説明する。
４１図は、走査回路部としてｃｃＤ（ｔｖＪ結合素子）
を用い九例である。半導体基板＋２１の表面附近にこの
導ＩＩＥｆＪ１とは異なる導電型領域（４）を設けて、
光（６）によって励起されたキャリヤの内電子を捕獲蓄
積すると共に、転送を極と兼用のゲー） ’ＩＩＥ 掻
＋８１にパルス電圧を加えて、Ｃ’Ｃ”Ｄ転送部Ｏｆ３
に電荷を送り込み、転送電極により遂次電気信号として
絖み出す様に構成されている。ゲート電極（８）を被う
絶縁層α３は、電荷蓄積領域（４）の一部でスルーホー
ルを構成する。導電性電極Ｉがスルーホールを通して電
荷蓄積領域（４）に接し、かつ、各絵素に対応し九領域
に区分されているが如く設けられている。
を用い九例である。半導体基板＋２１の表面附近にこの
導ＩＩＥｆＪ１とは異なる導電型領域（４）を設けて、
光（６）によって励起されたキャリヤの内電子を捕獲蓄
積すると共に、転送を極と兼用のゲー） ’ＩＩＥ 掻
＋８１にパルス電圧を加えて、Ｃ’Ｃ”Ｄ転送部Ｏｆ３
に電荷を送り込み、転送電極により遂次電気信号として
絖み出す様に構成されている。ゲート電極（８）を被う
絶縁層α３は、電荷蓄積領域（４）の一部でスルーホー
ルを構成する。導電性電極Ｉがスルーホールを通して電
荷蓄積領域（４）に接し、かつ、各絵素に対応し九領域
に区分されているが如く設けられている。
この導電性電極ａ４釜びに一部絶縁層α２の表面上に光
導電膜σ・を被着せしめ、更にその上に透明導電ＷａＳ
を設は九構成になっている。
導電膜σ・を被着せしめ、更にその上に透明導電ＷａＳ
を設は九構成になっている。
又１に２図は、走査回路としてＭＯａ型スイスイツチン
グ素子匹た例である。半導体基板（２）の表面附近く基
本的にはこの導電型とは真なる導電型領域（４１ｔｌＨ
ｔテ、 光（６１によって励起されたキャリヤを捕獲蓄
積し、スイッチング・ゲート１８）の開閉により電荷は
ドレイン部ｏ１に移され遂次信号として読出す様く構成
されてｂる。感光ｓＫつめては、上述ＣＣＤの場合と同
じ構成層なっている。
グ素子匹た例である。半導体基板（２）の表面附近く基
本的にはこの導電型とは真なる導電型領域（４１ｔｌＨ
ｔテ、 光（６１によって励起されたキャリヤを捕獲蓄
積し、スイッチング・ゲート１８）の開閉により電荷は
ドレイン部ｏ１に移され遂次信号として読出す様く構成
されてｂる。感光ｓＫつめては、上述ＣＣＤの場合と同
じ構成層なっている。
第１図、１１２図で分かる通りこれらの構成は、半導体
基板表ｆｆ１ｒＫ作られ九走査回路部は、部分的に各種
の絶縁層とゲート電極、転送電極等の積重ねられた構造
になってお）、断面的に見て部分的な凹凸が激しく、そ
の高低差は２〜３μｍ［−遍する。この急峻な８Ｍ％に
そのエッヂ部でその上に豪着畜れる光導電績の膜厚に不
均一を生じ、これが暗電流特性や光電変換特性の不均一
を生み、画質を著るしく損う結果となっている。
基板表ｆｆ１ｒＫ作られ九走査回路部は、部分的に各種
の絶縁層とゲート電極、転送電極等の積重ねられた構造
になってお）、断面的に見て部分的な凹凸が激しく、そ
の高低差は２〜３μｍ［−遍する。この急峻な８Ｍ％に
そのエッヂ部でその上に豪着畜れる光導電績の膜厚に不
均一を生じ、これが暗電流特性や光電変換特性の不均一
を生み、画質を著るしく損う結果となっている。
この対策として、特開昭５５−２７７７３号、４Ｉ開昭
５５−５６６７１号公報に示されるように絶縁層の一部
を低融点材料で構成して熱的に平滑化を行ったり、又特
開昭５５−１６３８８１号公報に示されるように光導′
ｔＬＩＩＩ自倉の一部又は全部を熱的に溶融して平坦化
を計る等が提案されている。
５５−５６６７１号公報に示されるように絶縁層の一部
を低融点材料で構成して熱的に平滑化を行ったり、又特
開昭５５−１６３８８１号公報に示されるように光導′
ｔＬＩＩＩ自倉の一部又は全部を熱的に溶融して平坦化
を計る等が提案されている。
しかしながら、低融点絶縁層については、その材料の選
択に当り、その組成の半導体素子並びに半導体製造工程
への悪作用等から制約を受ける。
択に当り、その組成の半導体素子並びに半導体製造工程
への悪作用等から制約を受ける。
又、光導電膜自身で平滑化するのは、まず光導電膜自身
の軟化点（＠点）で制約を受けると共に、溶融条件九よ
りキャリヤの伝導特性郷大巾に変化する念め安定な特性
が得難いという欠点がある。
の軟化点（＠点）で制約を受けると共に、溶融条件九よ
りキャリヤの伝導特性郷大巾に変化する念め安定な特性
が得難いという欠点がある。
本発明はか＼る従来の欠点を回避して、画質品位の優れ
た感光素子として光導電膜を使用した固体撮儂素子１を
提供するものである。
た感光素子として光導電膜を使用した固体撮儂素子１を
提供するものである。
即ち、感光素子として光導′−膜を使用し、その走査回
路部として半導体集積回路を用いた固体撮＊１ｉｉｌに
おいて、半導体基板の走査回路が配役されて成る側とは
反対側に光導電績を設けた−のである。走査回路が配設
されている側とけ反対側の基板面は、何ら機能素子は配
設されておらず極めて平坦である。酸化物絶縁層等若干
の構成層を設は九としても、高低差で高々１ ｐｍ以下
程度であり、これを平坦化することはテーパエツチング
法等極めて容易である。
路部として半導体集積回路を用いた固体撮＊１ｉｉｌに
おいて、半導体基板の走査回路が配役されて成る側とは
反対側に光導電績を設けた−のである。走査回路が配設
されている側とけ反対側の基板面は、何ら機能素子は配
設されておらず極めて平坦である。酸化物絶縁層等若干
の構成層を設は九としても、高低差で高々１ ｐｍ以下
程度であり、これを平坦化することはテーパエツチング
法等極めて容易である。
陶、光俸を走査回路の配設されてなる側とけ反対側より
入射せしめて１倫を電気信号として読み出す方式は、す
でに例えばアール・シー・ニー社８１Ｄ ５２５０１
型固体撮４ａ票子で市販されており、又８Ｉ〒（静電誘
導トランジスタ）！１の固体撮儂素子としても例えば”
５ｔｉｔｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔ
ｏｒＩｒｎａｇ＠８ｅｎａｏｒｓ’ （ＩＥＥｆＣＴｒ
ａｎｓ、Ｖｏｌ、′ＨＤ−２６Ｎｂ、１２゜Ｄｅｃ、
１９７９ ）の？、１９７４〜１９７５にその可能性が
述べられてＡる。しかしながら、いずれも感光素子とし
て半導体素子そのもの乃至は基板材料をベースとし九Ｐ
−Ｎ＠合として使用されてお９、所望の分光感［特性が
得られず、又光によって励起されたキャリヤのライフ・
タイムが長いためブルーミングやスミャー等画質を損う
現象が発生し易い構成である。
入射せしめて１倫を電気信号として読み出す方式は、す
でに例えばアール・シー・ニー社８１Ｄ ５２５０１
型固体撮４ａ票子で市販されており、又８Ｉ〒（静電誘
導トランジスタ）！１の固体撮儂素子としても例えば”
５ｔｉｔｉｃ Ｉｎｄｕｃｔｉｏｎ Ｔｒａｎｓｉｓｔ
ｏｒＩｒｎａｇ＠８ｅｎａｏｒｓ’ （ＩＥＥｆＣＴｒ
ａｎｓ、Ｖｏｌ、′ＨＤ−２６Ｎｂ、１２゜Ｄｅｃ、
１９７９ ）の？、１９７４〜１９７５にその可能性が
述べられてＡる。しかしながら、いずれも感光素子とし
て半導体素子そのもの乃至は基板材料をベースとし九Ｐ
−Ｎ＠合として使用されてお９、所望の分光感［特性が
得られず、又光によって励起されたキャリヤのライフ・
タイムが長いためブルーミングやスミャー等画質を損う
現象が発生し易い構成である。
本発明を実施例にもとづいて説明する。８３図は、走査
回路としてフレーム転送型ＣＣＤを用い九例であって、
感光部の一断面を示し念ものである。
回路としてフレーム転送型ＣＣＤを用い九例であって、
感光部の一断面を示し念ものである。
同図においてｐＷＯ８ｉ 基板■の一つの表面にゲー
ト酸化膜器を介してポリＳｉ 等よりなる４相駆動の
垂直転送ＣＣＤ ＠ｆｉ （２４ａ）、（２４ｂ）、（
２４Ｃ）、（２４ｄ）が設けられている。光電荷の蓄積
期間では、例えば転送電極（２４ｂ）の基板内に点線で
示した様に空乏層（至）が出来ている。−吉事８ｉ
Ｊｌ板■の裏面側は、食刻されて厚さが例えば１０μｍ
程１１［壕で薄くした後光導を膜（至）を更にその上に
透明導電！ｌ１（１）を被着せしめである。
ト酸化膜器を介してポリＳｉ 等よりなる４相駆動の
垂直転送ＣＣＤ ＠ｆｉ （２４ａ）、（２４ｂ）、（
２４Ｃ）、（２４ｄ）が設けられている。光電荷の蓄積
期間では、例えば転送電極（２４ｂ）の基板内に点線で
示した様に空乏層（至）が出来ている。−吉事８ｉ
Ｊｌ板■の裏面側は、食刻されて厚さが例えば１０μｍ
程１１［壕で薄くした後光導を膜（至）を更にその上に
透明導電！ｌ１（１）を被着せしめである。
透明導電！！Ｉ［（至）は３１ 基板電位に対して例
えばマイナスにバイアスされており、光導１Ｋ８１１＠
に入射した光（至）によって励起されたキャリヤの内圧
孔は透明電橋ｃ！４側に動き、電子は電位に引かれて半
導体基板用を経て走査回路部の空乏層（至）へと集めら
れ垂直走査期間蓄積され、次のブランキング期間にＣＣ
Ｄの蓄積部（図示せず）に転送され遂次電気信号として
読み出される。
えばマイナスにバイアスされており、光導１Ｋ８１１＠
に入射した光（至）によって励起されたキャリヤの内圧
孔は透明電橋ｃ！４側に動き、電子は電位に引かれて半
導体基板用を経て走査回路部の空乏層（至）へと集めら
れ垂直走査期間蓄積され、次のブランキング期間にＣＣ
Ｄの蓄積部（図示せず）に転送され遂次電気信号として
読み出される。
第４図は、走査回路としてインターライｙｆＪＣＣＤを
用いた場合である。ｐ型８五 基板端内の一つの！ｌｆ
ｆ１Ｋ ｎ＋領領域口）を設は電荷の蓄積部とし、又Ｃ
ＣＤ転送ｉ！！には別のｎ＋層（至）を設けてＢＣ’Ｃ
Ｄを形成している。読出しゲート電極を兼ねている転送
電極（至）への読出しパルス（転送パルスより高い電圧
）Ｖｐの印加によ）、上紀電荷蓄積部（ロ）はＶｐ−Ｖ
ｔｈ（但しｖｔｈは（ロ）、（至）間チャンネルの閾値
電圧）の電位に初期設定されると共に入射し九光（２）
によって光導電膜（至）内に励起されたキャリヤの内電
子が集められ、その電荷量を転送段に読み出すことにな
る。陶、ｓ３図の例と同様Ｓｉ 基板■の裏面側は食刻
されて肉厚が例えば１０μｍ１度にまで薄くした後光導
電ＩＩＩ＠を更にその上に透明導電ＩＩ（３１３會砿着
せしめである。
用いた場合である。ｐ型８五 基板端内の一つの！ｌｆ
ｆ１Ｋ ｎ＋領領域口）を設は電荷の蓄積部とし、又Ｃ
ＣＤ転送ｉ！！には別のｎ＋層（至）を設けてＢＣ’Ｃ
Ｄを形成している。読出しゲート電極を兼ねている転送
電極（至）への読出しパルス（転送パルスより高い電圧
）Ｖｐの印加によ）、上紀電荷蓄積部（ロ）はＶｐ−Ｖ
ｔｈ（但しｖｔｈは（ロ）、（至）間チャンネルの閾値
電圧）の電位に初期設定されると共に入射し九光（２）
によって光導電膜（至）内に励起されたキャリヤの内電
子が集められ、その電荷量を転送段に読み出すことにな
る。陶、ｓ３図の例と同様Ｓｉ 基板■の裏面側は食刻
されて肉厚が例えば１０μｍ１度にまで薄くした後光導
電ＩＩＩ＠を更にその上に透明導電ＩＩ（３１３會砿着
せしめである。
又本発明では、＠５図に示し念様に第４図の電荷蓄積部
ＮＫ対向し之裏面の一部を除いて酸化膜（至）で被い、
仁Ｏ敏化膜（至）のない裏面の−Ｓを含み走査部の一絵
素に対応して導電性薄膜にてＩＥ橋（至）を設け、この
上に光導４ＩＩ□□□、透明導鑞膜（至）を設ければ、
キャリアを効率よく蓄積部（ロ）に集めることができる
。
ＮＫ対向し之裏面の一部を除いて酸化膜（至）で被い、
仁Ｏ敏化膜（至）のない裏面の−Ｓを含み走査部の一絵
素に対応して導電性薄膜にてＩＥ橋（至）を設け、この
上に光導４ＩＩ□□□、透明導鑞膜（至）を設ければ、
キャリアを効率よく蓄積部（ロ）に集めることができる
。
第６図は、走査回路としてＭＯＳ型のスイッチング素子
を使つ九場合である。ｐ型基板■内にｎ＋の領埴（イ）
、（６）を−絵素当り２ヶ当設け、その一つを垂直スイ
ッチング用ＦＥＴのソース藺他をドレインりとし、ドレ
インリは垂直信号線−に績ばれている。Ｆ’ＥＴのソー
ス部に）は、垂直並びに水平スイッチングゲートが開ら
くことによりバイアス電圧（ト）（図示せず）が印加さ
れる。８ｉ 基板用は原則として接地されているが、
電位を与える事は何ら支障がない。走査回路がＣＣＤの
場合と同様、８１ 基ｍｔ２１の裏鴫は食刻されて肉
厚が例えば１０μｍ＠皇Ｋまで薄くした後、光導を膜＠
を更にその上に透明電極（至）を着着せしめ、透明電極
（至）に例えばマイナス電位を与える。
を使つ九場合である。ｐ型基板■内にｎ＋の領埴（イ）
、（６）を−絵素当り２ヶ当設け、その一つを垂直スイ
ッチング用ＦＥＴのソース藺他をドレインりとし、ドレ
インリは垂直信号線−に績ばれている。Ｆ’ＥＴのソー
ス部に）は、垂直並びに水平スイッチングゲートが開ら
くことによりバイアス電圧（ト）（図示せず）が印加さ
れる。８ｉ 基板用は原則として接地されているが、
電位を与える事は何ら支障がない。走査回路がＣＣＤの
場合と同様、８１ 基ｍｔ２１の裏鴫は食刻されて肉
厚が例えば１０μｍ＠皇Ｋまで薄くした後、光導を膜＠
を更にその上に透明電極（至）を着着せしめ、透明電極
（至）に例えばマイナス電位を与える。
又図示しないがＳＩＴ （静電誘導トランジスタ）を走
査回路として使った場合にも、本発明によれば同様の効
果が期待出来る。
査回路として使った場合にも、本発明によれば同様の効
果が期待出来る。
本発明０４にの実施例を災に説明する。第７図に断面図
を、第８図にその上面図として示す様に、走査回路を集
積した半導体基板用の面と反対側の表面を酸化した後、
半導体基板表側の電荷蓄積部６υに対応する位１１にて
酸化ｍ−を除去し、その上に導電膜を被着せしめ、その
酸化膜の除去され九部分又はその近傍に導電膜ＩＩ（至
）を残す場合を含めて、各絵素の境界附近にて各絵素共
通の他の電極５湯を、各酸化膜が除去された位置を囲む
様に配置し、これらを被う様に光導電膜（至）を被着せ
しめ九構成をとる。この場合は、上記二つの電極図、−
間に電圧を印加すると、光刺戟の量に対応した電荷を集
めることが出来る。この場合の特徴は、光導電膜中での
電界が膜厚方向Ｋか＼らないで横方向Ｋか＼るため、光
導電展層（至）の多少のイレギュラリティーやゴ２等に
よる欠陥〆画面に出難いことと、光導電１ｉＩＩ＠の上
に透明電極を被着する必要がなく展進が簡単になると同
時に、透明電極被着ＫｆＰう火急を避けることが出来る
。
を、第８図にその上面図として示す様に、走査回路を集
積した半導体基板用の面と反対側の表面を酸化した後、
半導体基板表側の電荷蓄積部６υに対応する位１１にて
酸化ｍ−を除去し、その上に導電膜を被着せしめ、その
酸化膜の除去され九部分又はその近傍に導電膜ＩＩ（至
）を残す場合を含めて、各絵素の境界附近にて各絵素共
通の他の電極５湯を、各酸化膜が除去された位置を囲む
様に配置し、これらを被う様に光導電膜（至）を被着せ
しめ九構成をとる。この場合は、上記二つの電極図、−
間に電圧を印加すると、光刺戟の量に対応した電荷を集
めることが出来る。この場合の特徴は、光導電膜中での
電界が膜厚方向Ｋか＼らないで横方向Ｋか＼るため、光
導電展層（至）の多少のイレギュラリティーやゴ２等に
よる欠陥〆画面に出難いことと、光導電１ｉＩＩ＠の上
に透明電極を被着する必要がなく展進が簡単になると同
時に、透明電極被着ＫｆＰう火急を避けることが出来る
。
＠１図、＄２図は従来例の断面図、第３図乃至１１７図
はそれぞれ本発明の実施例の！！！Ｆｒ面図、第８図は
第７図示の実施例の光導電膜を除去した平面図を示す。 ■ 半導体基板、 （至）光導電膜、（至）入射光
。 （７３１７） 代理人弁理士 則 近 憲 佑 （ほ
か１名）第 １ 図 第 ２ 図 第３図 第 ４ 図 第 ５ 図
はそれぞれ本発明の実施例の！！！Ｆｒ面図、第８図は
第７図示の実施例の光導電膜を除去した平面図を示す。 ■ 半導体基板、 （至）光導電膜、（至）入射光
。 （７３１７） 代理人弁理士 則 近 憲 佑 （ほ
か１名）第 １ 図 第 ２ 図 第３図 第 ４ 図 第 ５ 図
Claims (1)
- 【特許請求の範囲】 （１） 光の照射量に対応して蓄積された電荷を周期
的かつ時系列的に読み出すための半導体走査回路を一主
面に形成した半導体基板と、この半導体基板の他の主面
に設けられた光導電膜とを具備することを特徴とする固
体撮ｇＩ装置。 （２） 前記半導体基板の他の主面のすくなくも前記
走査回路が占める面に対応した部分を薄肉化し九ことを
！ｎｔＩｔとする特許請求の範囲第１項記載の固体撮ｇ
Ｉ装置。 ＋３１ ０紀半導体基板の他の主面上に各絵素に対応し
九部分の一部で開孔を有する酸化膜とその上に谷間孔に
対応して、各独立した領域に導電性液−とを具備するこ
とを特徴とする＊！Ｐ！Ｆ請求の範囲第１項記載の固体
撮偉装置◎ （４）−紀各導電性被ｌＩＢをほぼ中央とするごとく、
各絵素の境界附近の前記酸化膜上に、各絵素に共通の電
極を具備することを特徴とする特許請求の範囲１１３ｇ
４記載の固体撮ｇＩ！装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190593A JPS5894281A (ja) | 1981-11-30 | 1981-11-30 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190593A JPS5894281A (ja) | 1981-11-30 | 1981-11-30 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5894281A true JPS5894281A (ja) | 1983-06-04 |
Family
ID=16260642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190593A Pending JPS5894281A (ja) | 1981-11-30 | 1981-11-30 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894281A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165738A (ja) * | 2005-12-16 | 2007-06-28 | Konica Minolta Medical & Graphic Inc | 固体撮像装置 |
| JP2007165737A (ja) * | 2005-12-16 | 2007-06-28 | Konica Minolta Medical & Graphic Inc | 固体撮像装置 |
| US7701029B2 (en) | 2002-05-20 | 2010-04-20 | Sony Corporation | Solid-state image pickup device |
-
1981
- 1981-11-30 JP JP56190593A patent/JPS5894281A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701029B2 (en) | 2002-05-20 | 2010-04-20 | Sony Corporation | Solid-state image pickup device |
| US8084837B2 (en) | 2002-05-20 | 2011-12-27 | Sony Corporation | Solid-state image pickup device |
| US8384178B2 (en) | 2002-05-20 | 2013-02-26 | Sony Corporation | Solid-state image pickup device |
| US8466499B2 (en) | 2002-05-20 | 2013-06-18 | Sony Corporation | Solid-state image pickup device |
| JP2007165738A (ja) * | 2005-12-16 | 2007-06-28 | Konica Minolta Medical & Graphic Inc | 固体撮像装置 |
| JP2007165737A (ja) * | 2005-12-16 | 2007-06-28 | Konica Minolta Medical & Graphic Inc | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7833814B2 (en) | Method of forming pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor | |
| US6744068B2 (en) | Active pixel sensor with intra-pixel charge transfer | |
| US4148051A (en) | Solid-state imaging device | |
| JPH05137072A (ja) | 固体撮像装置 | |
| JPH0453149B2 (ja) | ||
| JP2917361B2 (ja) | 固体撮像素子 | |
| JPS5894281A (ja) | 固体撮像装置 | |
| JPS5817784A (ja) | 固体撮像装置 | |
| JP3248225B2 (ja) | 固体撮像素子の製造方法 | |
| JPS5956766A (ja) | 固体撮像素子 | |
| JP3042042B2 (ja) | 固体撮像装置 | |
| JP2757583B2 (ja) | 半導体集積回路 | |
| JP3570385B2 (ja) | 固体撮像装置 | |
| JPH05206438A (ja) | 固体撮像装置 | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| KR830001828B1 (ko) | 고체 촬상 장치 | |
| Yamamura et al. | A 1/2-In. Ccd Imager With 510 X 492 Pixels | |
| JPS6112064A (ja) | 固体撮像装置 | |
| JPS61208868A (ja) | 固体撮像装置 | |
| JPS60208179A (ja) | 固体撮像装置 | |
| JPS6040232B2 (ja) | 固体撮像装置 | |
| JPH0232833B2 (ja) | ||
| JPS62234368A (ja) | 受光素子 | |
| JPH0220036B2 (ja) | ||
| JP2002111960A (ja) | 画像入力装置 |