WO2016031599A1 - 放射線検出器、撮像装置、および撮像システム - Google Patents

放射線検出器、撮像装置、および撮像システム Download PDF

Info

Publication number
WO2016031599A1
WO2016031599A1 PCT/JP2015/072956 JP2015072956W WO2016031599A1 WO 2016031599 A1 WO2016031599 A1 WO 2016031599A1 JP 2015072956 W JP2015072956 W JP 2015072956W WO 2016031599 A1 WO2016031599 A1 WO 2016031599A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
conversion element
semiconductor layer
radiation detector
type semiconductor
Prior art date
Application number
PCT/JP2015/072956
Other languages
English (en)
French (fr)
Inventor
山田　泰弘
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Publication of WO2016031599A1 publication Critical patent/WO2016031599A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Definitions

  • This technology relates to a radiation detector that detects radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X rays.
  • the present technology also relates to an imaging apparatus and an imaging system including the radiation detector.
  • imaging devices that obtain an image based on radiation as an electrical signal without using a radiographic film have been developed.
  • a photoelectric conversion element and a field effect thin film transistor TFT: Thin Film Transistor
  • TFT Thin Film Transistor
  • the radiation detector includes a plurality of pixels and a scintillator layer.
  • Each pixel includes a photoelectric conversion element and a field-effect transistor electrically connected to the photoelectric conversion element.
  • the photoelectric conversion element is configured by laminating a first conductive semiconductor layer as a lower electrode, an i-type semiconductor layer, a second conductive semiconductor layer, and a light transmitting electrode as an upper electrode in this order.
  • An imaging apparatus includes the radiation detector and a drive unit that drives the radiation detector.
  • An imaging display system includes the above-described imaging device and a display device that performs image display based on an imaging signal obtained by the imaging device.
  • the lower electrode of the photoelectric conversion element is configured by the first conductivity type semiconductor layer.
  • the metal film is on the lower surface side of the photoelectric conversion element, and the first conductivity type semiconductor layer and the i-type semiconductor layer are provided. You may provide only in the area
  • the conventional lower electrode also has a larger area than the i-type semiconductor layer because it also serves as a formation surface of the i-type semiconductor layer. Therefore, when the conventional lower electrode is provided in the photoelectric conversion element, the light from the light source can be incident on the i-type semiconductor layer only by largely bypassing the light.
  • the metal film is provided on the lower surface side of the photoelectric conversion element and only in the facing region, the i-type semiconductor layer is only slightly diverted from the light source. Can be made incident.
  • the lower electrode of the photoelectric conversion element is configured by the first conductivity type semiconductor layer, and thus is generated due to charge trapping. It is possible to suppress afterimages with low power consumption.
  • the metal film is provided on the lower surface side of the photoelectric conversion element and only in the facing region.
  • afterimages caused by charge trapping can be suppressed with low power consumption.
  • FIG. 6 is a diagram illustrating an example of a partial cross-sectional configuration of the radiation detector in FIG. 5. It is a figure showing the modification of a cross-sectional structure of the radiation detector of FIG. It is a figure showing the modification of a cross-sectional structure of the radiation detector of FIG. It is a figure showing an example of the manufacture process of the radiation detector of FIG. It is a figure showing an example of the manufacture process following Drawing 9A. It is a figure showing an example of the manufacture process following Drawing 9B. It is a figure showing an example of the schematic structure of the radiation detector concerning a 3rd embodiment of this art.
  • Example in which the node of the photoelectric conversion element faces the lower surface Example in which the lower electrode of the photoelectric conversion element is made of low-temperature polysilicon or the like
  • Fourth embodiment (radiation detector) Example in which the node of the photoelectric conversion element faces the lower surface
  • Example in which the radiation detector according to each of the above embodiments is used as an imaging unit of an imaging apparatus
  • Sixth embodiment (imaging system) Example in which the imaging apparatus is incorporated in an imaging system Modified example of sixth embodiment (imaging system) Example with additional molding equipment
  • FIG. 1 shows an example of a schematic configuration of the radiation detector 1 according to the present embodiment.
  • FIG. 2 illustrates an example of a partial cross-sectional configuration of the radiation detector 1.
  • the radiation detector 1 detects radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X-rays, and is an indirect conversion type radiation detector.
  • the indirect conversion method refers to a method in which radiation is converted into an optical signal and then converted into an electrical signal.
  • the radiation detector 1 includes, for example, a circuit board 10, a scintillator layer 20, a reflecting plate 30, and a light source 40.
  • the reflector 30 can be omitted as necessary.
  • the light source 40 may be configured to be detachable from the radiation detector 1.
  • FIG. 3 illustrates an example of a circuit configuration of a portion that converts an optical signal into an electrical signal in the radiation detector 1.
  • the circuit board 10 includes a plurality of imaging pixels Px1 arranged in a matrix on the support substrate 11.
  • the imaging pixel Px1 outputs an electrical signal used for generating a captured image.
  • the imaging pixel Px1 includes a photoelectric conversion element 13 arranged with the node N facing the upper surface, and a transistor 12 electrically connected to the node N.
  • the support substrate 11 is made of, for example, a semiconductor substrate, a glass substrate, or a quartz substrate.
  • the photoelectric conversion element 13 generates a signal charge having an amount corresponding to the amount of light (incident light) incident on the upper surface (light receiving surface 10A) of the photoelectric conversion element 13 from the scintillator layer 20 side and accumulates the signal charge therein. is there.
  • the photoelectric conversion element 13 is composed of, for example, a PIN (Positive Intrinsic Negative) photodiode.
  • the transistor 12 is turned on in response to a control signal input to the gate, and thereby outputs a signal charge generated by the photoelectric conversion element 13 to a signal line DTL (described later).
  • the transistor 12 is composed of, for example, a field effect thin film transistor (TFT).
  • the photoelectric conversion element 13 is configured, for example, by stacking a p-type semiconductor layer 13A, an i-type semiconductor layer 13B, an n-type semiconductor layer 13C as a lower electrode, and a light transmission electrode 13D as an upper electrode in this order.
  • the p-type semiconductor layer 13A is formed in contact with the same surface (the upper surface of a gate oxide film 12B described later) as the source / drain 12D, 12E of the transistor 12 described later.
  • the p-type semiconductor layer 13A is made of, for example, low-temperature polysilicon.
  • the p-type semiconductor layer 13A When the p-type semiconductor layer 13A is made of low-temperature polysilicon, the p-type semiconductor layer 13A has a low resistivity, and there is no need to separately provide a lower electrode made of a metal material. That is, the p-type semiconductor layer 13A itself functions as a lower electrode.
  • the p-type semiconductor layer 13A only needs to be made of a low-resistivity semiconductor.
  • the p-type semiconductor layer 13A is made of polysilicon other than low-temperature polysilicon (for example, high-temperature polysilicon), microcrystalline silicon (microsilicon), or the like. May be.
  • the i-type semiconductor layer 13B is a non-doped intrinsic semiconductor layer, and is made of, for example, amorphous silicon.
  • the i-type semiconductor layer 13B has a thickness of 400 nm to 2000 nm, for example.
  • the n-type semiconductor layer 13C is made of amorphous silicon, for example.
  • the n-type semiconductor layer 13C functions as an electrode on the node N side from which charges accumulated in the photoelectric conversion element 13 are extracted.
  • the light transmissive electrode 13D is made of a transparent conductive film such as ITO (Indium Tin Oxide).
  • the transistor 12 includes, for example, a gate 12A and a gate insulating film 12B formed on the support substrate 11 so as to cover the gate 12A.
  • the transistor 12 further includes, for example, a channel (active layer) 12C on the gate insulating film 12B, a pair of LDDs (light Doped Drain) (not shown) formed on both sides of the channel 12C, the channel 12C and It has a pair of source / drains 12D and 12E formed with the LDD interposed therebetween.
  • the channel 12C, the pair of LDDs, and the pair of source / drains 12D and 12E are formed in contact with the same surface as the p-type semiconductor layer 13A (the upper surface of the gate oxide film 12B).
  • the transistor 12 further includes, for example, a gate insulating film 12G formed so as to cover the channel 12C, the pair of LDDs, and the pair of source / drains 12D and 12E, on the gate insulating film 12G, and A gate 12F is provided in a region facing the gate 12A.
  • the transistor 12 may be a double gate type transistor as shown in FIG. 2, or may be a single gate type transistor in which the gate 12A or the gate 12F is omitted.
  • the gates 12A and 12F are composed of, for example, a single layer film made of any one of Ti, Al, Mo, W, Cr, or a stacked film in which two or more of these are stacked.
  • the gate insulating films 12B and 12G are formed of a single layer film such as a silicon oxide (SiO 2 ) film, a silicon nitride (SiN) film, or a silicon oxynitride (SiON) film, for example.
  • the gate insulating films 12B and 12G may be formed of a stacked film in which at least two of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film are stacked.
  • the channel 12C, the pair of LDDs, and the pair of source / drains 12D and 12E are made of, for example, low-temperature polysilicon.
  • the p-type semiconductor layer 13A is made of low-temperature polysilicon
  • the channel 12C, the pair of LDDs, and the pair of source / drains 12D and 12E are also made of low-temperature polysilicon from the viewpoint of simplifying the manufacturing process. Preferably it is.
  • the circuit board 10 further has a plurality of signal lines DTL extending in the in-layer direction on the support substrate 11 and in the in-plane direction and intersecting (for example, orthogonal to) each signal line DTL.
  • a plurality of gate lines GTL extending.
  • the circuit board 10 further includes a plurality of bias lines BSL extending in the in-plane direction and extending in a direction substantially parallel to each signal line DTL.
  • the plurality of imaging pixels Px1 are disposed, for example, at locations where each signal line DTL and each gate line GTL intersect each other.
  • the signal line DTL is a wiring for reading a signal charge from the photoelectric conversion element 13.
  • the gate line GTL is a wiring for inputting a control signal for controlling on / off of the transistor 12 to the gate of the transistor 12.
  • the bias line BSL is a wiring for determining the anode potential of the photoelectric conversion element 13.
  • the gate of the transistor 12 is connected to the gate line GTL, the source or drain of the transistor 12 is connected to the node N of the photoelectric conversion element 13, and the electrode not connected to the node N among the source and drain of the transistor 12 is connected to the signal line DTL. It is connected.
  • the node N of the photoelectric conversion element 13 is connected to the source or drain of the transistor 12, and the anode of the photoelectric conversion element 13 is connected to the bias line BSL.
  • the circuit board 10 further includes interlayer insulating films 14A and 14B, a planarizing film 14C, and a protective film 15.
  • the interlayer insulating film 14A is for protecting the transistor 12 and providing a formation surface for the signal line DTL, the bias line BSL, and the like.
  • the interlayer insulating film 14 ⁇ / b> A is formed so as to cover the transistor 12.
  • the interlayer insulating film 14A is formed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
  • the interlayer insulating film 14A may be formed of a laminated film in which at least two of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film are laminated together.
  • the gate insulating film 12G and the interlayer insulating film 14A have contact holes on the source / drain 12D and 12E, respectively.
  • the source / drain 12D formed near the photoelectric conversion element 13 is connected to the conductive contact CNT formed in the contact hole of the gate insulating film 12G and the interlayer insulating film 14A.
  • the source / drain 12E formed away from the photoelectric conversion element 13 is connected to the signal line DTL formed in the contact hole of the gate insulating film 12G and the interlayer insulating film 14A.
  • Each of the gate insulating film 12G and the interlayer insulating film 14A has a contact hole on an exposed surface of the upper surface of the p-type semiconductor layer 13A where the i-type semiconductor layer 13B is not formed.
  • the p-type semiconductor layer 13A is connected to a bias line BSL formed in the contact hole of the gate insulating film 12G and the interlayer insulating film 14A.
  • the interlayer insulating film 14B is for protecting the signal line DTL, the bias line BSL, the contact CNT, and the like.
  • the interlayer insulating film 14B is formed so as to cover each signal line DTL, each contact CNT, and each bias line BSL.
  • the interlayer insulating film 14B is composed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
  • the interlayer insulating film 14B may be configured by, for example, a stacked film in which at least two of a silicon oxide film, a silicon nitride, and a silicon oxynitride film are stacked on each other.
  • the interlayer insulating film 14B has a contact hole on each contact CNT.
  • Each contact CNT is connected to the light transmission electrode 13D through a contact hole in the interlayer insulating film 14B. That is, the light transmission electrode 13D is formed in a different layer from each contact CNT and each signal line DTL.
  • the gate insulating film 12G and the interlayer insulating films 14A and 14B have contact holes at locations where the photoelectric conversion elements 13 are formed.
  • An i-type semiconductor layer 13B of the photoelectric conversion element 13 is formed in a contact hole formed in the gate insulating film 12G and the interlayer insulating films 14A and 14B.
  • the flattening film 14C is for reducing surface irregularities caused by the transistor 12, the photoelectric conversion element 13, and the like.
  • the planarizing film 14C is made of, for example, polyimide resin.
  • the thickness of the planarizing film 14C is, for example, 2.4 ⁇ m or more.
  • the planarization film 14C is formed between the signal line DTL and the light transmission electrode 13D, and is formed so as to cover the interlayer insulating film 14B, the i-type semiconductor layer 13B, and the n-type semiconductor layer 13C.
  • the planarization film 14C has contact holes on the contact CNT and the n-type semiconductor layer 13C, respectively.
  • the contact CNT and the n-type semiconductor layer 13C are connected to the light transmissive electrode 13D through the contact hole of the planarization film 14C.
  • the protective film 15 protects the transistor 12, the photoelectric conversion element 13, and the like from the outside.
  • the upper surface of the protective film 15 serves as a surface on which the scintillator layer 20 is formed or a surface on which the scintillator layer 20 and the circuit board 10 are bonded together.
  • the protective film 15 is composed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
  • the protective film 15 may be formed of a laminated film in which at least two of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film are laminated together.
  • the protective film 15 may be made of a polyimide resin or the like, for example.
  • the scintillator layer 20 converts the wavelength of the incident radiation into the sensitivity range of the photoelectric conversion element 13, and specifically converts the incident radiation into light.
  • the scintillator layer 20 is made of, for example, a phosphor that converts radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X rays into visible light.
  • a phosphor that converts radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X rays into visible light.
  • Examples of such phosphors include those obtained by adding thallium (Tl) or sodium (Na) to cesium iodide (CsI), and those obtained by adding thallium (Tl) to sodium iodide (NaI).
  • Examples of the phosphor include those obtained by adding europium (Eu) to cesium bromide (CsBr) and those obtained by adding europium (Eu) to cesium fluoride bromide
  • the scintillator layer 20 is disposed above the photoelectric conversion element 13.
  • the scintillator layer 20 is formed with, for example, the upper surface of the circuit board 10 (for example, the upper surface of the protective film 15) as a crystal growth surface, and is formed by, for example, forming a film using a vacuum evaporation method. It is.
  • the scintillator layer 20 may be bonded to the upper surface of the circuit board 10 (for example, the upper surface of the protective film 15) via, for example, an adhesive or an adhesive.
  • the reflector 30 is disposed on the upper surface of the scintillator layer 20.
  • the reflector 30 has a role of returning light emitted from the scintillator layer 20 in the direction opposite to the photoelectric conversion element 13 to the photoelectric conversion element 13 side.
  • the reflector 30 may be made of a moisture impermeable material that does not substantially transmit moisture. In such a case, the reflector 30 can prevent moisture from intervening in the scintillator layer 20.
  • the reflecting plate 30 is made of thin glass, for example.
  • the reflector 30 may be omitted.
  • the reflection structure provided on the scintillator layer 20 may have a configuration other than the reflection plate 30 as described above, and may be configured by, for example, an Al vapor deposition film.
  • the light source 40 irradiates light toward the lower surface (lower electrode) of the photoelectric conversion element 13.
  • the light source 40 may be, for example, a direct type light source or a side edge type light source.
  • FIG. 4A to 4F show an example of the manufacturing process of the radiation detector 1.
  • FIG. Hereinafter, an example of a manufacturing method when the p-type semiconductor layer 13A, the channel 12C, the LDD 130 (described later), and the source / drain 12D and 12E are formed of polysilicon will be described.
  • the gate insulating film 12B is formed on the entire surface including the gate 12A (FIG. 4A).
  • a resist 120 is formed on the upper surface of the polysilicon layer 110 at a position facing the gate 12A (FIG. 4B).
  • an LDD 130 is formed in a portion of the polysilicon layer 110 that is not covered with the resist 120 (FIG. 4C). At this time, the portion of the polysilicon layer 110 covered with the resist 120 becomes the channel 12C.
  • a p-type impurity for example, B
  • a p-type impurity for example, P
  • an n-type impurity for example, P
  • source / drains 12D and 12E are formed (FIG. 4E).
  • unnecessary portions of the LDD 130 are removed (FIG. 4F).
  • the circuit board 10 is formed by forming the gate insulating film 12G and the like.
  • the scintillator layer 20 is formed using the upper surface of the circuit board 10 (for example, the upper surface of the protective film 15) as a crystal growth surface, and then the reflecting plate 30 is formed on the scintillator layer 20.
  • the light source 40 is provided on the back surface of the circuit board 10. In this way, the radiation detector 1 can be manufactured.
  • the lower electrode of the photoelectric conversion element 13 is composed of a p-type semiconductor layer 13A having a low resistivity.
  • the light from the light source 40 is directly applied to the light from the light source 40 by irradiating the light from the light source 40 toward the lower surface of the photoelectric conversion element 13. Can be incident on the type semiconductor layer 13B. As a result, afterimages resulting from charge trapping can be generated with low power consumption.
  • FIG. 5 illustrates an example of a schematic configuration of the radiation detector 2.
  • FIG. 6 illustrates an example of a cross-sectional configuration of the radiation detector 2.
  • the radiation detector 2 detects radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X-rays, and is an indirect conversion type radiation detector.
  • the radiation detector 2 includes, for example, a circuit board 50, a scintillator layer 20, a reflecting plate 30, and a light source 40.
  • the reflector 30 can be omitted as necessary.
  • the light source 40 may be configured to be detachable from the radiation detector 2.
  • the radiation detector 2 corresponds to the radiation detector 1 including the circuit board 50 instead of the circuit board 10. Therefore, in the following, a configuration that is different from the above embodiment will be mainly described, and a description of a configuration that is common to the above embodiment will be omitted as appropriate. Constituent elements common to the above embodiment are given the same reference numerals.
  • the circuit board 50 includes a plurality of imaging pixels Px2 arranged in a matrix on the support substrate 11.
  • the imaging pixel Px2 outputs an electrical signal used for generating a captured image.
  • the imaging pixel Px2 includes a photoelectric conversion element 17 disposed with the node N facing the upper surface, and a transistor 16 electrically connected to the node N.
  • the photoelectric conversion element 17 generates a signal charge having an amount corresponding to the amount of light (incident light) incident on the upper surface (light receiving surface 50A) of the photoelectric conversion element 17 from the scintillator layer 20 side, and accumulates the signal charge therein. is there.
  • the photoelectric conversion element 17 is composed of, for example, a PIN photodiode.
  • the transistor 16 outputs the signal charge generated by the photoelectric conversion element 17 to the signal line DTL by being turned on in accordance with a control signal input to the gate.
  • the photoelectric conversion element 17 is configured, for example, by stacking a p-type semiconductor layer 17A, an i-type semiconductor layer 17B, an n-type semiconductor layer 17C as a lower electrode, and a light transmission electrode 17D as an upper electrode in this order.
  • the p-type semiconductor layer 17A is made of an oxide semiconductor.
  • An oxide semiconductor includes, for example, In, Ga, Zn, and O as constituent atoms.
  • the p-type semiconductor layer 17A has a low resistivity, and there is no need to separately provide a lower electrode made of a metal material. That is, the p-type semiconductor layer 17A itself functions as a lower electrode.
  • the p-type semiconductor layer 17A is formed in contact with the same surface (the upper surface of an insulating film 16A described later) as the source / drain 16C, 16D of the transistor 16 described later.
  • the i-type semiconductor layer 17B is a non-doped intrinsic semiconductor layer, and is made of, for example, an oxide semiconductor.
  • the i-type semiconductor layer 17B has a thickness of 400 nm to 2000 nm, for example.
  • the n-type semiconductor layer 17C is made of, for example, an oxide semiconductor.
  • the n-type semiconductor layer 17C functions as an electrode on the node N side from which charges accumulated in the photoelectric conversion element 17 are extracted.
  • the light transmissive electrode 17D is made of, for example, a transparent conductive film such as ITO.
  • the transistor 16 includes, for example, a channel (active layer) 16B and a pair of source / drains 16C and 16D formed on both sides of the channel 16B on an insulating film 16A formed on the surface of the support substrate 11. ing.
  • the channel 16B and the pair of source / drains 16C and 16D are formed in contact with the same surface as the p-type semiconductor layer 17A (the upper surface of the insulating film 16A).
  • the transistor 16 further includes, for example, a gate insulating film 16E formed so as to cover the channel 16B and the pair of source / drains 16C and 16D, and is on the gate insulating film 16E and faces the channel 16B.
  • a gate 16F is provided in the region to be used.
  • the insulating film 16A is composed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film.
  • the insulating film 16A may be formed of a stacked film in which at least two of a silicon oxide film, a silicon nitride, and a silicon oxynitride film are stacked on each other.
  • the gate insulating film 16E is formed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
  • the gate insulating film 16E may be formed of a laminated film in which at least two of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film are laminated together.
  • the gate 16F is configured by, for example, a single layer film made of any of Ti, Al, Mo, W, Cr, or a stacked film in which two or more of these are stacked.
  • the p-type semiconductor layer 17A is made of an oxide semiconductor
  • the channel 16B and the pair of source / drains 16C and 16D are also preferably made of an oxide semiconductor from the viewpoint of simplifying the manufacturing process. .
  • the circuit board 50 further has a plurality of signal lines DTL extending in the in-layer direction on the support substrate 11 and in the in-plane direction and intersecting each signal line DTL (for example, orthogonal). A plurality of gate lines GTL extending.
  • the circuit board 50 further includes a plurality of bias lines BSL extending in the in-plane direction and in a direction substantially parallel to each signal line DTL.
  • the plurality of imaging pixels Px1 are disposed, for example, at locations where each signal line DTL and each gate line GTL intersect each other.
  • the signal line DTL is a wiring for reading a signal charge from the photoelectric conversion element 17.
  • the gate line GTL is a wiring for inputting a control signal for controlling on / off of the transistor 16 to the gate 16F of the transistor 16.
  • the bias line BSL is a wiring for determining the anode potential of the photoelectric conversion element 17.
  • the gate 16F of the transistor 16 is connected to the gate line GTL, the source or drain of the transistor 16 is connected to the node N of the photoelectric conversion element 17, and the electrode not connected to the node N among the source and drain of the transistor 16 is the signal line DTL. It is connected to the.
  • the node N of the photoelectric conversion element 17 is connected to the source or drain of the transistor 16, and the anode of the photoelectric conversion element 17 is connected to the bias line BSL.
  • the circuit board 50 further includes interlayer insulating films 14A and 14B, a planarizing film 14C, and a protective film 15.
  • the interlayer insulating film 14A is for protecting the transistor 16 and providing a formation surface for the signal line DTL, the bias line BSL, and the like.
  • the interlayer insulating film 14 ⁇ / b> A is formed so as to cover the transistor 16.
  • the gate insulating film 16E and the interlayer insulating film 14A have contact holes on the source / drain 16C and 16D, respectively. Of the source / drain 16C, 16D, the source / drain 16C formed near the photoelectric conversion element 17 is connected to the conductive contact CNT formed in the contact hole of the gate insulating film 16E and the interlayer insulating film 14A. .
  • the source / drain 16D formed away from the photoelectric conversion element 17 is connected to the signal line DTL formed in the contact hole of the gate insulating film 16E and the interlayer insulating film 14A.
  • Each of the gate insulating film 16E and the interlayer insulating film 14A has a contact hole on an exposed surface of the upper surface of the p-type semiconductor layer 17A where the i-type semiconductor layer 17B is not formed.
  • the p-type semiconductor layer 17A is connected to a bias line BSL formed in the contact hole of the gate insulating film 16E and the interlayer insulating film 14A.
  • the interlayer insulating film 14B is for protecting the signal line DTL, the bias line BSL, the contact CNT, and the like.
  • the interlayer insulating film 14B is formed so as to cover each signal line DTL, each contact CNT, and each bias line BSL.
  • the interlayer insulating film 14B is composed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
  • the interlayer insulating film 14B may be configured by, for example, a stacked film in which at least two of a silicon oxide film, a silicon nitride, and a silicon oxynitride film are stacked on each other.
  • the interlayer insulating film 14B has a contact hole on each contact CNT.
  • Each contact CNT is connected to the light transmission electrode 17D through a contact hole in the interlayer insulating film 14B. That is, the light transmission electrode 17D is formed in a different layer from each contact CNT and each signal line DTL.
  • the gate insulating film 16E and the interlayer insulating films 14A and 14B have contact holes at locations where the photoelectric conversion elements 17 are formed.
  • an i-type semiconductor layer 17B is formed in a contact hole formed in the gate insulating film 16E and the interlayer insulating films 14A and 14B.
  • the flattening film 14C is for relaxing surface irregularities caused by the transistor 16, the photoelectric conversion element 17, and the like.
  • the planarizing film 14C is made of, for example, polyimide resin.
  • the thickness of the planarizing film 14C is, for example, 2.4 ⁇ m or more.
  • the planarization film 14C is formed between the signal line DTL and the light transmission electrode 17D, and is formed so as to cover the interlayer insulating film 14B, the i-type semiconductor layer 17B, and the n-type semiconductor layer 17C.
  • the planarization film 14C has contact holes on the contact CNT and the n-type semiconductor layer 17C, respectively.
  • the contact CNT and the n-type semiconductor layer 17C are connected to the light transmission electrode 17D through the contact hole of the planarization film 14C.
  • the protective film 15 protects the transistor 16 and the photoelectric conversion element 17 from the outside.
  • the upper surface of the protective film 15 serves as a surface on which the scintillator layer 20 is formed or a surface on which the scintillator layer 20 and the circuit board 50 are bonded to each other.
  • the protective film 15 is composed of a single layer film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film, for example.
  • the protective film 15 may be formed of a laminated film in which at least two of a silicon oxide film, a silicon nitride film, and a silicon oxynitride film are laminated together.
  • the scintillator layer 20 is disposed above the photoelectric conversion element 17.
  • the scintillator layer 20 converts the wavelength of incident radiation into the sensitivity range of the photoelectric conversion element 17, and specifically converts incident radiation into light.
  • the scintillator layer 20 is formed, for example, by using the upper surface of the circuit board 50 (for example, the upper surface of the protective film 15) as a crystal growth surface, and formed by, for example, forming a film using a vacuum evaporation method. It is.
  • the scintillator layer 20 may be bonded to the upper surface of the circuit board 50 (for example, the upper surface of the protective film 15) via, for example, an adhesive or an adhesive.
  • the reflection plate 30 has a role of returning light emitted from the scintillator layer 20 in a direction opposite to the photoelectric conversion element 17 to the photoelectric conversion element 17 side.
  • the light source 40 irradiates light toward the lower surface (lower electrode) of the photoelectric conversion element 17.
  • the lower electrode of the photoelectric conversion element 17 is composed of a p-type semiconductor layer 17A having a low resistivity.
  • the light from the light source 40 is directly applied to the light from the light source 40 by irradiating the light from the light source 40 toward the lower surface of the photoelectric conversion element 17. It can enter into the type
  • FIG. 7 shows a modification of the cross-sectional configuration of the radiation detector 1 according to the first embodiment.
  • FIG. 8 shows a modification of the cross-sectional configuration of the radiation detector 2 according to the second embodiment.
  • the radiation detector 1 includes a region facing the portion where the p-type semiconductor layer 13A and the i-type semiconductor layer 13B are in contact with each other on the lower surface of the gate insulating film 12B (hereinafter referred to as “first opposed region”). And a reflective film 18 made of a metal material provided only inside.
  • the radiation detector 2 is a region facing the portion where the p-type semiconductor layer 17A and the i-type semiconductor layer 17B are in contact with each other on the lower surface of the insulating film 16A (hereinafter referred to as a “second facing region”). .) Is further provided with a reflective film 19 made of a metal material provided only inside. The reflection films 18 and 19 reflect the light transmitted through the photoelectric conversion elements 13 and 17 toward the photoelectric conversion elements 13 and 17.
  • the reflective films 18 and 19 are made of Mo, for example.
  • the insulating film 12B is formed on the entire surface including the gate 12A and the reflective film 18 (FIG. 9A).
  • the resist 120 is exposed from the support substrate 11 side. Thereafter, development is performed to leave the resist 120 at a position facing the gate 12A and the reflective film 18 on the upper surface of the polysilicon layer 110 (FIG. 9B).
  • the resist 120 on the reflective film 18 is exposed from the side opposite to the support substrate 11. Thereafter, development is performed to remove the resist 120 on the reflective film 18. In this way, the resist 120 is left only at a position facing the gate 12A (FIG. 9C).
  • the radiation detector 1 according to the present modification is manufactured by performing the same procedure as in the above embodiment.
  • the conventional lower electrode also has a larger area than the i-type semiconductor layer because it also serves as a formation surface of the i-type semiconductor layer. Therefore, when the conventional lower electrode is provided in the photoelectric conversion element, the light from the light source can be incident on the i-type semiconductor layer only by largely bypassing the light.
  • the reflective film 18 is provided on the lower surface side of the photoelectric conversion element 13 and only in the first facing region, the light from the light source 40 is only slightly detoured. Thus, the light can enter the i-type semiconductor layer 13B.
  • FIG. 10 illustrates an example of a partial cross-sectional configuration of the radiation detector 3.
  • the radiation detector 3 detects radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X-rays, and is an indirect conversion type radiation detector.
  • the radiation detector 3 includes the circuit board 60 instead of the circuit board 10 in the radiation detector 1 according to the first embodiment. Therefore, in the following, the circuit board 60 will be mainly described, and the contents common to the radiation detector 1 of the first embodiment will be omitted as appropriate.
  • the circuit board 60 includes a plurality of imaging pixels Px3 arranged in a matrix on the support substrate 11.
  • the imaging pixel Px3 outputs an electrical signal used for generating a captured image.
  • the imaging pixel Px3 includes a photoelectric conversion element 21 arranged with the node N facing the lower surface, and a transistor 12 electrically connected to the node N.
  • the photoelectric conversion element 21 generates a signal charge having an amount corresponding to the amount of light (incident light) incident on the upper surface (light receiving surface 60A) of the photoelectric conversion element 21 from the scintillator layer 20 side and accumulates the signal charge therein. is there.
  • the photoelectric conversion element 21 is composed of, for example, a PIN photodiode.
  • the transistor 12 is turned on in response to a control signal input to the gate, thereby outputting the signal charge generated by the photoelectric conversion element 21 to a signal line DTL (described later).
  • the photoelectric conversion element 21 is configured, for example, by laminating an n-type semiconductor layer 21A, an i-type semiconductor layer 21B, a p-type semiconductor layer 21C as a lower electrode, and a light transmission electrode 21D as an upper electrode in this order.
  • the n-type semiconductor layer 21A is formed in contact with the same surface (the upper surface of the gate oxide film 12B) as the source / drain 12D and 12E of the transistor 12.
  • the n-type semiconductor layer 21A is made of, for example, low-temperature polysilicon. When the n-type semiconductor layer 21A is made of low-temperature polysilicon, the n-type semiconductor layer 21A has a low resistivity, and there is no need to separately provide a lower electrode made of a metal material.
  • the n-type semiconductor layer 21A itself functions as a lower electrode.
  • the n-type semiconductor layer 21A may be made of polysilicon other than low-temperature polysilicon (for example, high-temperature polysilicon), microcrystalline silicon (microsilicon), or the like.
  • the n-type semiconductor layer 21A functions as an electrode on the node N side from which charges accumulated in the photoelectric conversion element 21 are extracted.
  • the i-type semiconductor layer 21B is a non-doped intrinsic semiconductor layer, and is made of, for example, amorphous silicon.
  • the i-type semiconductor layer 21B has a thickness of 400 nm to 2000 nm, for example.
  • the p-type semiconductor layer 21C is made of, for example, amorphous silicon.
  • the light transmissive electrode 21D is made of, for example, a transparent conductive film such as ITO.
  • the circuit board 60 further has a plurality of signal lines DTL extending in the in-layer direction on the support substrate 11 and in the in-plane direction, and in a direction intersecting (for example, orthogonal to) each signal line DTL.
  • a plurality of gate lines GTL extending.
  • the circuit board 60 further includes a plurality of bias lines BSL extending in the in-plane direction and extending in a direction substantially parallel to each signal line DTL.
  • the plurality of imaging pixels Px3 are disposed, for example, at locations where each signal line DTL and each gate line GTL intersect each other.
  • the signal line DTL is a wiring for reading signal charges from the photoelectric conversion element 21.
  • the gate line GTL is a wiring for inputting a control signal for controlling on / off of the transistor 12 to the gate of the transistor 12.
  • the bias line BSL is a wiring for determining the anode potential of the photoelectric conversion element 21.
  • the gate of the transistor 12 is connected to the gate line GTL, the source / drain 12D of the transistor 12 is connected to the node N of the photoelectric conversion element 21, and the source / drain 12E of the transistor 12 is connected to the signal line DTL.
  • the node N of the photoelectric conversion element 21 is connected to the source / drain 12D, and the anode of the photoelectric conversion element 21 is connected to the bias line BSL.
  • the circuit board 60 further includes interlayer insulating films 14A and 14B, a planarizing film 14C, and a protective film 15.
  • the node N of the photoelectric conversion element 21 is connected to the source / drain 12D of the transistor 12 in the same plane. Therefore, no contact hole is formed on the source / drain 12D near the photoelectric conversion element 21 or on the n-type semiconductor layer 21A in the gate insulating film 12G and the interlayer insulating film 14A.
  • the interlayer insulating film 14C has a contact hole on the light transmission electrode 21D.
  • the light transmission electrode 21D is connected to a bias line BSL formed in the contact hole of the interlayer insulating film 14C.
  • the scintillator layer 20 converts the wavelength of incident radiation into the sensitivity range of the photoelectric conversion element 21, and specifically converts incident radiation into light.
  • the scintillator layer 20 is disposed above the photoelectric conversion element 21.
  • the reflector 30 has a role of returning light emitted from the scintillator layer 20 in the direction opposite to the photoelectric conversion element 21 to the photoelectric conversion element 21 side.
  • the light source 40 irradiates light toward the lower surface (lower electrode) of the photoelectric conversion element 21.
  • the lower electrode of the photoelectric conversion element 21 is composed of a low resistivity n-type semiconductor layer 21 ⁇ / b> A.
  • the light from the light source 40 is directly i. It can enter into the type
  • FIG. 11 illustrates an example of a partial cross-sectional configuration of the radiation detector 4.
  • the radiation detector 4 detects radiation such as ⁇ rays, ⁇ rays, ⁇ rays, or X-rays, and is an indirect conversion type radiation detector.
  • the radiation detector 4 includes the circuit board 70 instead of the circuit board 50 in the radiation detector 2 of the second embodiment. Therefore, in the following, the circuit board 70 will be mainly described, and the contents common to the radiation detector 2 of the second embodiment will be omitted as appropriate.
  • the circuit board 70 includes a plurality of imaging pixels Px4 arranged in a matrix on the support substrate 11.
  • the imaging pixel Px4 outputs an electrical signal used for generating a captured image.
  • the imaging pixel Px4 includes a photoelectric conversion element 22 arranged with the node N facing the lower surface, and a transistor 16 electrically connected to the node N.
  • the photoelectric conversion element 22 generates a signal charge having an amount corresponding to the amount of light (incident light) incident on the upper surface (light receiving surface 70A) of the photoelectric conversion element 22 from the scintillator layer 20 side and accumulates the signal charge therein. is there.
  • the photoelectric conversion element 22 is composed of, for example, a PIN photodiode.
  • the transistor 12 is turned on in response to a control signal input to the gate, and thereby outputs a signal charge generated by the photoelectric conversion element 22 to a signal line DTL (described later).
  • the photoelectric conversion element 22 is configured, for example, by stacking an n-type semiconductor layer 22A, an i-type semiconductor layer 22B, a p-type semiconductor layer 22C as a lower electrode, and a light transmission electrode 22D as an upper electrode in this order.
  • the n-type semiconductor layer 22A is formed in contact with the same surface (the upper surface of the insulating film 16A) as the source / drain 16C, 16D of the transistor 12.
  • the n-type semiconductor layer 22A is made of, for example, low-temperature polysilicon. When the n-type semiconductor layer 22A is made of low-temperature polysilicon, the n-type semiconductor layer 22A has a low resistivity, and there is no need to separately provide a lower electrode made of a metal material.
  • the n-type semiconductor layer 22A itself functions as a lower electrode.
  • the n-type semiconductor layer 22A may be made of polysilicon other than low-temperature polysilicon (for example, high-temperature polysilicon), microcrystalline silicon (microsilicon), or the like.
  • the n-type semiconductor layer 22A functions as an electrode on the node N side from which charges accumulated in the photoelectric conversion element 22 are extracted.
  • the i-type semiconductor layer 22B is a non-doped intrinsic semiconductor layer, and is made of, for example, amorphous silicon.
  • the i-type semiconductor layer 22B has a thickness of, for example, 400 nm to 2000 nm.
  • the p-type semiconductor layer 22C is made of, for example, amorphous silicon.
  • the light transmissive electrode 22D is made of, for example, a transparent conductive film such as ITO.
  • the circuit board 70 further has a plurality of signal lines DTL extending in the in-layer direction on the support substrate 11 and in the in-plane direction and in a direction intersecting (for example, orthogonal to) each signal line DTL.
  • a plurality of gate lines GTL extending.
  • the circuit board 70 further includes a plurality of bias lines BSL extending in the in-plane direction and extending in a direction substantially parallel to each signal line DTL.
  • the plurality of imaging pixels Px4 are disposed, for example, at locations where each signal line DTL and each gate line GTL intersect each other.
  • the signal line DTL is a wiring for reading a signal charge from the photoelectric conversion element 22.
  • the gate line GTL is a wiring for inputting a control signal for controlling on / off of the transistor 16 to the gate of the transistor 16.
  • the bias line BSL is a wiring for determining the anode potential of the photoelectric conversion element 22.
  • the gate of the transistor 16 is connected to the gate line GTL, the source / drain 16C of the transistor 16 is connected to the node N of the photoelectric conversion element 22, and the source / drain 16D of the transistor 16 is connected to the signal line DTL.
  • the node N of the photoelectric conversion element 22 is connected to the source / drain 16C, and the anode of the photoelectric conversion element 22 is connected to the bias line BSL.
  • the circuit board 70 further includes interlayer insulating films 14A and 14B, a planarizing film 14C, and a protective film 15.
  • the node N of the photoelectric conversion element 22 is connected to the source / drain 16C of the transistor 16 in the same plane. Therefore, no contact hole is formed on the source / drain 16C near the photoelectric conversion element 22 or on the n-type semiconductor layer 22A in the gate insulating film 16E and the interlayer insulating film 14A.
  • the interlayer insulating film 14C has a contact hole on the light transmission electrode 22D.
  • the light transmission electrode 22D is connected to a bias line BSL formed in the contact hole of the interlayer insulating film 14C.
  • the scintillator layer 20 converts the wavelength of the incident radiation into the sensitivity range of the photoelectric conversion element 22, and specifically converts the incident radiation into light.
  • the scintillator layer 20 is disposed above the photoelectric conversion element 22.
  • the reflector 30 has a role of returning light emitted from the scintillator layer 20 in a direction opposite to the photoelectric conversion element 22 to the photoelectric conversion element 22 side.
  • the light source 40 irradiates light toward the lower surface (lower electrode) of the photoelectric conversion element 22.
  • the lower electrode of the photoelectric conversion element 22 is composed of an n-type semiconductor layer 22 ⁇ / b> A having a low resistivity.
  • the light from the light source 40 is directly i. It can enter into the type
  • FIG. 12 shows a modification of the cross-sectional configuration of the radiation detector 3 according to the third embodiment.
  • FIG. 13 illustrates a modification of the cross-sectional configuration of the radiation detector 4 according to the fourth embodiment.
  • the radiation detector 3 includes a region facing the portion where the n-type semiconductor layer 21A and the i-type semiconductor layer 21B are in contact with each other on the lower surface of the gate insulating film 12B (hereinafter referred to as “first opposed region”). And a reflective film 18 made of a metal material provided only inside.
  • the radiation detector 4 is a region facing the portion where the n-type semiconductor layer 22A and the i-type semiconductor layer 22B are in contact with each other on the lower surface of the insulating film 16A (hereinafter referred to as “second facing region”). .) Is further provided with a reflective film 19 made of a metal material provided only inside.
  • the reflection films 18 and 19 reflect the light transmitted through the photoelectric conversion elements 21 and 22 toward the photoelectric conversion elements 21 and 22.
  • the reflective films 18 and 19 are made of Mo, for example.
  • the conventional lower electrode also has a larger area than the i-type semiconductor layer because it also serves as a formation surface of the i-type semiconductor layer. Therefore, when the conventional lower electrode is provided in the photoelectric conversion element, the light from the light source can be incident on the i-type semiconductor layer only by largely bypassing the light.
  • the reflective film 18 is provided on the lower surface side of the photoelectric conversion element 21 and only in the first facing region, the light from the light source 40 is only slightly diverted. Thus, the light can enter the i-type semiconductor layer 21B.
  • FIG. 14 illustrates an example of a schematic configuration of the imaging device 5.
  • the imaging device 5 uses the above-described radiation detectors 1 to 4 for the imaging unit 51, and is suitably used as an imaging device for medical use and other nondestructive inspections such as baggage inspection.
  • the imaging device 5 includes, for example, an imaging unit 51 on a substrate, and a drive unit that drives the imaging unit 51 in a peripheral region of the imaging unit 51.
  • the drive unit includes, for example, a row scanning unit 52, an A / D conversion unit 53, a column scanning unit 54, and a system control unit 55.
  • the imaging unit 51 is an imaging area in the imaging device 5.
  • the imaging unit 51 includes the radiation detector 1, the radiation detector 2, the radiation detector 3, or the radiation detector 4.
  • the imaging unit 51 includes a plurality of imaging pixels Px1, imaging pixels Px2, imaging pixels Px3, or imaging pixels Px4 arranged in a matrix.
  • a plurality of gate lines GTL extend in the row direction, and a plurality of signal lines DTL and a plurality of bias lines BSL extend in the column direction.
  • Each gate line GTL is connected to the row scanning unit 52, each signal line DTL is connected to the A / D conversion unit 53, and each bias line BSL is connected to the column scanning unit 54.
  • the row scanning unit 52 includes a shift register, an address decoder, and the like, and drives each imaging pixel Px1, each imaging pixel Px2, each imaging pixel Px3, or each imaging pixel Px4, for example, in units of rows.
  • the signal charge output from each pixel in the pixel row that is selectively scanned by the row scanning unit 52 is supplied to the A / D conversion unit 53 via each signal line DTL.
  • the A / D conversion unit 53 performs A / D conversion based on signal charges input via each signal line DTL. For example, an A / D converter provided for each signal line DTL or a horizontal selection switch or the like It is configured.
  • the column scanning unit 54 includes, for example, a shift register, an address decoder, and the like, and drives the horizontal selection switches of the A / D conversion unit 53 in order while scanning. By the selective scanning by the column scanning unit 54, the imaging signal Dout corresponding to the signal charge output from each pixel of the pixel row selected by the row scanning unit 52 is serially output to the outside.
  • the circuit portion including the row scanning unit 52, the A / D conversion unit 53, and the column scanning unit 54 may be formed directly on the common substrate together with the imaging unit 51, or is provided in the external control IC. May be.
  • the circuit portion may be formed on another substrate connected by a cable or the like.
  • the system control unit 55 receives an externally supplied clock, data for instructing an operation mode, and the like, and outputs data such as internal information of the imaging device 5.
  • the system control unit 55 further includes a timing generator that generates various timing signals, and the row scanning unit 52, the A / D conversion unit 53, and the column scanning unit based on the various timing signals generated by the timing generator. Drive control of peripheral circuits such as 54 is performed.
  • the above-described radiation detectors 1 to 4 are used for the imaging unit 51. Therefore, for example, even when the imaging unit 51 is used continuously, a high-quality image with little afterimage can be obtained.
  • FIG. 15 illustrates an example of a schematic configuration of the imaging system 6.
  • the imaging system 6 includes an imaging device 5 in which the above-described radiation detectors 1 to 4 are used for the imaging unit 51.
  • the imaging system 6 includes, for example, an imaging device 5, an image processing unit 7, and a display device 8. Note that the display device 8 may be omitted as necessary.
  • the image processing unit 7 performs predetermined image processing on the imaging signal Dout obtained by the imaging device 5, and specifically displays the image by performing predetermined image processing on the imaging signal Dout.
  • a signal D1 is generated.
  • the display device 8 performs image display based on the imaging signal Dout obtained by the imaging device 4, and specifically, based on the imaging signal (display signal D1) after being processed by the image processing unit 7. The video is displayed.
  • the component that has passed through the subject 200 out of the radiation emitted from the radiation source 100 toward the subject 200 is detected by the imaging device 5.
  • the imaging signal Dout obtained by being detected by the imaging device 5 is subjected to predetermined processing by the image processing unit 7.
  • the imaging signal (display signal D1) after the predetermined processing is output to the display device 8, and an image corresponding to the display signal D1 is displayed on the monitor screen of the display device 8.
  • the radiation detectors 1 to 4 described above are used in the imaging device 5. Therefore, for example, even when the imaging device 5 is used continuously, a high-quality image with less noise can be obtained.
  • the imaging system 6 molds a three-dimensional object (not shown) based on an imaging signal (3D CAD (computer-aided design) signal) processed by the image processing unit 7. ) May be further provided.
  • the molding apparatus is, for example, a 3D printer.
  • the image processing unit 7 generates a 3D CAD signal by performing predetermined image processing on the imaging signal Dout.
  • the above-described radiation detectors 1 to 4 are used in the imaging device 5. Therefore, a highly accurate three-dimensional object can be formed.
  • the present technology has been described with the embodiment and its modifications.
  • the present technology is not limited to the above-described embodiment and the like, and various modifications are possible.
  • the effect described in this specification is an illustration to the last.
  • the effect of this technique is not limited to the effect described in this specification.
  • the present technology may have effects other than those described in the present specification.
  • this technique can take the following composition.
  • a plurality of pixels each including a photoelectric conversion element and a field-effect transistor electrically connected to the photoelectric conversion element;
  • a scintillator layer disposed above the photoelectric conversion element for converting radiation into light,
  • the photoelectric conversion element is configured by laminating a first conductive semiconductor layer as a lower electrode, an i-type semiconductor layer, a second conductive semiconductor layer, and a light transmitting electrode as an upper electrode in this order.
  • Radiation detector Radiation detector.
  • the radiation detector according to (1) or (2) wherein the first conductivity type semiconductor layer is formed in contact with an upper surface of a common insulating film together with a source and a drain of the transistor.
  • the radiation detection according to (3) further comprising: a metal film provided only in a region facing a portion where the first conductivity type semiconductor layer and the i-type semiconductor layer are in contact with each other on the lower surface of the insulating film. vessel.
  • a radiation detector A drive unit for driving the radiation detector,
  • the radiation detector is A plurality of pixels each including a photoelectric conversion element and a field-effect transistor electrically connected to the photoelectric conversion element;
  • a scintillator layer disposed above the photoelectric conversion element for converting radiation into light;
  • the photoelectric conversion element is configured by laminating a first conductive semiconductor layer as a lower electrode, an i-type semiconductor layer, a second conductive semiconductor layer, and a light transmitting electrode as an upper electrode in this order.
  • Imaging device is configured by laminating a first conductive semiconductor layer as a lower electrode, an i-type semiconductor layer, a second conductive semiconductor layer, and a light transmitting electrode as an upper electrode in this order.
  • An imaging device A display device for displaying an image based on an imaging signal obtained by the imaging device, The imaging device A radiation detector; A drive unit for driving the radiation detector, The radiation detector is A plurality of pixels each including a photoelectric conversion element and a field-effect transistor electrically connected to the photoelectric conversion element; A scintillator layer disposed above the photoelectric conversion element for converting radiation into light; The photoelectric conversion element is configured by laminating a first conductive semiconductor layer as a lower electrode, an i-type semiconductor layer, a second conductive semiconductor layer, and a light transmitting electrode as an upper electrode in this order. Imaging system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Measurement Of Radiation (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本発明は、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことの可能な放射線検出器、ならびにそのような放射線検出器を備えた撮像装置および撮像システムを提供する。　本技術の一実施の形態の放射線検出器（１）は、複数の画素（Ｐｘ１）およびシンチレータ層（２０）を備えている。各画素は、光電変換素子（１３）と、光電変換素子に電気的に接続された電界効果型のトランジスタ（１２）とを含んでいる。光電変換素子は、下部電極としての第１導電型半導体層（１３Ａ）と、ｉ型半導体層（１３Ｂ）と、第２導電型半導体層（１３Ｃ）と、上部電極としての光透過電極（１３Ｄ）とをこの順に積層して構成されている。

Description

放射線検出器、撮像装置、および撮像システム
　本技術は、α線、β線、γ線またはＸ線などの放射線を検出する放射線検出器に関する。また、本技術は、上記放射線検出器を備えた撮像装置および撮像システムに関する。
　近年、放射線写真フィルムを介さずに、放射線に基づく画像を電気信号として得る撮像装置が開発されている。このような撮像装置では、各画素に、光電変換素子と、電界効果型の薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が配置されている。画素内に蓄積された信号電荷が、トランジスタを含む画素回路を用いて読み出されることにより、放射線量に基づく電気信号が得られる。
ところで、上記撮像装置の光電変換素子やＴＦＴに使われるアモルファスシリコンでは、界面準位や欠陥準位に電荷がトラップされやすく、トラップされた電荷が時間をかけてアモルファスシリコン内を移動することが知られている。この現象は、動画撮像やＣＴ（Computed Tomography）などの用途で、撮像装置を連続して使用した場合に、画像に残像を発生させる。この残像を抑制する方策として、リセットライトを光電変換素子の裏面側から照射して、トラップされた電荷を素早く排出する技術が提案されている（例えば、特許文献１，２参照）。
特開２０１２－１０７８８６号公報 特開２００２－４０１４４号公報
　しかし、特許文献１，２に記載の方策では、光電変換素子には、金属材料からなる下部電極が形成されているので、リセットライトが下部電極によって遮られてしまう。そのため、リセットライトが下部電極を大きく迂回する形で、アモルファスシリコンに入射するように、リセットライトの光強度を大きくすることが必要となる。その結果、消費電力が増大してしまうという問題があった。
　したがって、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことの可能な放射線検出器、ならびにそのような放射線検出器を備えた撮像装置および撮像システムを提供することが望ましい。
　本技術の一実施の形態の放射線検出器は、複数の画素およびシンチレータ層を備えている。各画素は、光電変換素子と、光電変換素子に電気的に接続された電界効果型のトランジスタとを含んでいる。光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている。
　本技術の一実施の形態の撮像装置は、上記の放射線検出器と、上記の放射線検出器を駆動する駆動部とを備えている。
　本技術の一実施の形態の撮像表示システムは、上記の撮像装置と、上記の撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えている。
　本技術の一実施の形態の放射線検出器、撮像装置および撮像システムでは、光電変換素子の下部電極が第１導電型半導体層で構成されている。このように、本技術では、金属材料からなる下部電極が存在しないので、光源からの光を光電変換素子の下面に向けて照射することにより、光源からの光を直接、ｉ型半導体層に入射させることができる。
　また、本技術の一実施の形態の放射線検出器、撮像装置および撮像システムにおいて、金属膜が、光電変換素子の下面側であって、かつ、第１導電型半導体層とｉ型半導体層とが互いに接する部分と対向する領域（以下、「対向領域」と称する。）内だけに設けられていてもよい。従来の下部電極は、ｉ型半導体層の形成面も兼ねていることから、ｉ型半導体層よりも大面積で構成されている。そのため、従来の下部電極が光電変換素子に設けられている場合には、光源からの光を大きく迂回させることでしか、ｉ型半導体層に入射させることができなかった。一方、本技術において、金属膜が光電変換素子の下面側であって、かつ上記対向領域内だけに設けられている場合には、光源からの光を少しだけ迂回させるだけで、ｉ型半導体層に入射させることができる。
　本技術の一実施の形態の放射線検出器、撮像装置および撮像システムによれば、光電変換素子の下部電極を第１導電型半導体層で構成するようにしたので、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことができる。
　また、本技術の一実施の形態の放射線検出器、撮像装置および撮像システムにおいて、金属膜が、光電変換素子の下面側であって、かつ、上記対向領域内だけに設けられている場合であっても、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことができる。
　なお、本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
本技術の第１の実施形態に係る放射線検出器の概略構成の一例を表す図である。 図１の放射線検出器の一部の断面構成の一例を表す図である。 図１の放射線検出器の回路構成の一例を表す図である。 図２の放射線検出器の製造過程の一例を表す図である。 図４Ａに続く製造過程の一例を表す図である。 図４Ｂに続く製造過程の一例を表す図である。 図４Ｃに続く製造過程の一例を表す図である。 図４Ｄに続く製造過程の一例を表す図である。 図４Ｅに続く製造過程の一例を表す図である。 本技術の第２の実施形態に係る放射線検出器の概略構成の一例を表す図である。 図５の放射線検出器の一部の断面構成の一例を表す図である。 図２の放射線検出器の断面構成の一変形例を表す図である。 図６の放射線検出器の断面構成の一変形例を表す図である。 図７の放射線検出器の製造過程の一例を表す図である。 図９Ａに続く製造過程の一例を表す図である。 図９Ｂに続く製造過程の一例を表す図である。 本技術の第３の実施形態に係る放射線検出器の概略構成の一例を表す図である。 本技術の第４の実施形態に係る放射線検出器の概略構成の一例を表す図である。 図２の放射線検出器の断面構成の一変形例を表す図である。 図６の放射線検出器の断面構成の一変形例を表す図である。 本技術の第３の実施形態に係る撮像装置の概略構成の一例を表す図である。 本技術の第４の実施形態に係る撮像システムの概略構成の一例を表す図である。
　以下、本技術を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
 
　１．第１の実施の形態（放射線検出器）
　　　　光電変換素子のノードを上面に向けた例
　　　　光電変換素子の下部電極を低温ポリシリコン等で構成した例
　２．第２の実施の形態（放射線検出器）
　　　　光電変換素子のノードを上面に向けた例
　　　　光電変換素子の下部電極を酸化物半導体で構成した例
　３．上記第１および第２の実施の形態に共通する変形例（放射線検出器）
　　　　光電変換素子の下に反射膜を設けた例
　４．第３の実施の形態（放射線検出器）
　　　　光電変換素子のノードを下面に向けた例
　　　　光電変換素子の下部電極を低温ポリシリコン等で構成した例
　５．第４の実施の形態（放射線検出器）
　　　　光電変換素子のノードを下面に向けた例
　　　　光電変換素子の下部電極を酸化物半導体で構成した例
　６．上記第３および第４の実施の形態に共通する変形例（放射線検出器）
　　　　光電変換素子の下に反射膜を設けた例
　７．第５の実施の形態（撮像装置）
　　　　上記各実施の形態に係る放射線検出器を撮像装置の撮像部として
　　　　用いた例
　８．第６の実施の形態（撮像システム）
　　　　上記撮像装置を撮像システムに組み込んだ例
　９．第６の実施の形態の変形例（撮像システム）
　　　　成型装置をさらに設けた例
 
＜１．第１の実施の形態＞
[構成]
　まず、本技術の第１の実施の形態に係る放射線検出器１について説明する。図１は、本実施の形態の放射線検出器１の概略構成の一例を表したものである。図２は、放射線検出器１の一部の断面構成の一例を表したものである。放射線検出器１は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。間接変換方式とは、放射線を光信号に変換した後に電気信号に変換する方式を指す。放射線検出器１は、例えば、回路基板１０、シンチレータ層２０、反射板３０および光源４０を備えている。なお、反射板３０は、必要に応じて省略することが可能である。また、光源４０は、放射線検出器１に対して着脱可能に構成されていてもよい。
（回路基板１０）
　図３は、放射線検出器１において光信号を電気信号に変換する部分の回路構成の一例を表したものである。回路基板１０は、支持基板１１上に、行列状に配置された複数の撮像画素Ｐｘ１を備えている。撮像画素Ｐｘ１は、撮像画像の生成に用いられる電気信号を出力するものである。撮像画素Ｐｘ１は、ノードＮを上面に向けて配置された光電変換素子１３と、ノードＮに電気的に接続されたトランジスタ１２とを含んでいる。
　支持基板１１は、例えば、半導体基板、ガラス基板、または、石英基板で構成されている。光電変換素子１３は、シンチレータ層２０側から光電変換素子１３の上面（受光面１０Ａ）に入射する光（入射光）の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子１３は、例えば、ＰＩＮ(Positive Intrinsic Negative)フォトダイオードで構成されている。トランジスタ１２は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子１３で生成された信号電荷を信号線ＤＴＬ（後述）に出力するものである。トランジスタ１２は、例えば、電界効果型の薄膜トランジスタ（ＴＦＴ）で構成されている。
　光電変換素子１３は、例えば、下部電極としてのｐ型半導体層１３Ａ、ｉ型半導体層１３Ｂ、ｎ型半導体層１３Ｃ、および上部電極としての光透過電極１３Ｄをこの順に積層して構成されている。ｐ型半導体層１３Ａは、後述のトランジスタ１２のソース・ドレイン１２Ｄ，１２Ｅと同一の面（後述のゲート酸化膜１２Ｂの上面）に接して形成されている。ｐ型半導体層１３Ａは、例えば、低温ポリシリコンで構成されている。ｐ型半導体層１３Ａが低温ポリシリコンで構成されている場合、ｐ型半導体層１３Ａが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、ｐ型半導体層１３Ａそのものが下部電極として機能する。なお、ｐ型半導体層１３Ａは、低抵抗率の半導体により構成されていればよく、例えば、低温ポリシリコン以外のポリシリコン（例えば、高温ポリシリコン）や、微結晶シリコン（マイクロシリコン）などで構成されていてもよい。
　ｉ型半導体層１３Ｂは、ノンドープの真性半導体層であり、例えば、アモルファスシリコンで構成されている。ｉ型半導体層１３Ｂの厚みは、例えば、４００ｎｍ～２０００ｎｍとなっている。ｎ型半導体層１３Ｃは、例えば、アモルファスシリコンで構成されている。ｎ型半導体層１３Ｃは、光電変換素子１３に蓄積された電荷が引き出されるノードＮ側の電極として機能する。光透過電極１３Ｄは、例えば、ＩＴＯ(Indium Tin Oxide)等の透明導電膜により構成されている。
　トランジスタ１２は、例えば、支持基板１１上に、ゲート１２Ａと、ゲート１２Ａを覆うように形成されたゲート絶縁膜１２Ｂとを有している。トランジスタ１２は、さらに、例えば、ゲート絶縁膜１２Ｂ上に、チャネル（活性層）１２Ｃと、チャネル１２Ｃの両脇に形成された一対のＬＤＤ(light Doped Drain)（図示せず）と、チャネル１２ＣおよびＬＤＤを挟んで形成された一対のソース・ドレイン１２Ｄ，１２Ｅとを有している。チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅは、ｐ型半導体層１３Ａと同一の面（ゲート酸化膜１２Ｂの上面）に接して形成されている。
　トランジスタ１２は、さらに、例えば、チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅを覆うように形成されたゲート絶縁膜１２Ｇを有しており、ゲート絶縁膜１２Ｇ上であって、かつゲート１２Ａと対向する領域にゲート１２Ｆを有している。トランジスタ１２は、図２に示したようなダブルゲート型のトランジスタであってもよいし、ゲート１２Ａまたはゲート１２Ｆが省略されたシングルゲート型のトランジスタであってもよい。
　ゲート１２Ａ，１２Ｆは、例えば、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｒ等のいずれかよりなる単層膜、または、これらのうちの２つ以上を積層した積層膜で構成されている。ゲート絶縁膜１２Ｂ，１２Ｇは、例えば、酸化シリコン（ＳｉＯ２）膜、窒化シリコン（ＳｉＮ）膜もしくは酸窒化シリコン（ＳｉＯＮ）膜等の単層膜で構成されている。ゲート絶縁膜１２Ｂ，１２Ｇは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅは、例えば、低温ポリシリコンで構成されている。ｐ型半導体層１３Ａが低温ポリシリコンで構成されている場合、製造プロセスの簡略化の観点からは、チャネル１２Ｃ、一対のＬＤＤおよび一対のソース・ドレイン１２Ｄ，１２Ｅも、低温ポリシリコンで構成されていることが好ましい。
　回路基板１０は、さらに、支持基板１１上に、積層面内方向に延在する複数の信号線ＤＴＬと、積層面内方向であって、かつ各信号線ＤＴＬと交差（例えば直交）する方向に延在する複数のゲート線ＧＴＬとを有している。回路基板１０は、さらに、積層面内方向であって、かつ各信号線ＤＴＬと略平行な方向に延在する複数のバイアス線ＢＳＬを有している。複数の撮像画素Ｐｘ１は、例えば、各信号線ＤＴＬと、各ゲート線ＧＴＬとが互いに交差する箇所に配置されている。
　信号線ＤＴＬは、光電変換素子１３から信号電荷を読み出すための配線である。ゲート線ＧＴＬは、トランジスタ１２をオンオフ制御する制御信号をトランジスタ１２のゲートに入力するための配線である。バイアス線ＢＳＬは、光電変換素子１３のアノード電位を決めるための配線である。トランジスタ１２のゲートがゲート線ＧＴＬに接続され、トランジスタ１２のソースまたはドレインが光電変換素子１３のノードＮに接続され、トランジスタ１２のソースおよびドレインのうちノードＮに未接続の電極が信号線ＤＴＬに接続されている。光電変換素子１３のノードＮがトランジスタ１２のソースまたはドレインに接続され、光電変換素子１３のアノードがバイアス線ＢＳＬに接続されている。
　回路基板１０は、さらに、層間絶縁膜１４Ａ，１４Ｂと、平坦化膜１４Ｃと、保護膜１５とを有している。
　層間絶縁膜１４Ａは、トランジスタ１２を保護するとともに、信号線ＤＴＬやバイアス線ＢＳＬ等の形成面を設けるためのものである。層間絶縁膜１４Ａは、トランジスタ１２を覆うように形成されている。層間絶縁膜１４Ａは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜１４Ａは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａは、ソース・ドレイン１２Ｄ，１２Ｅ上にコンタクトホールをそれぞれ有している。ソース・ドレイン１２Ｄ，１２Ｅのうち、光電変換素子１３寄りに形成されたソース・ドレイン１２Ｄは、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのコンタクトホールに形成された導電性のコンタクトＣＮＴと接続されている。ソース・ドレイン１２Ｄ，１２Ｅのうち、光電変換素子１３から離れて形成されたソース・ドレイン１２Ｅは、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのコンタクトホールに形成された信号線ＤＴＬと接続されている。ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａは、ｐ型半導体層１３Ａの上面のうちｉ型半導体層１３Ｂの形成されていない露出面上にコンタクトホールをそれぞれ有している。ｐ型半導体層１３Ａは、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのコンタクトホールに形成されたバイアス線ＢＳＬと接続されている。
　層間絶縁膜１４Ｂは、信号線ＤＴＬ、バイアス線ＢＳＬおよびコンタクトＣＮＴ等を保護するためのものである。層間絶縁膜１４Ｂは、各信号線ＤＴＬ、各コンタクトＣＮＴおよび各バイアス線ＢＳＬを覆うように形成されている。層間絶縁膜１４Ｂは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜１４Ｂは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。層間絶縁膜１４Ｂは、各コンタクトＣＮＴ上にコンタクトホールを有している。各コンタクトＣＮＴは、層間絶縁膜１４Ｂのコンタクトホールを介して光透過電極１３Ｄと接続されている。つまり、光透過電極１３Ｄは、各コンタクトＣＮＴや各信号線ＤＴＬとは別層で形成されている。ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａ，１４Ｂは、光電変換素子１３が形成される箇所にコンタクトホールを有している。光電変換素子１３のうちｉ型半導体層１３Ｂが、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａ，１４Ｂに形成されたコンタクトホール内に形成されている。
　平坦化膜１４Ｃは、トランジスタ１２や光電変換素子１３等によって生じる表面の凹凸を緩和するためのものである。平坦化膜１４Ｃは、例えば、ポリイミド系樹脂等により構成されている。平坦化膜１４Ｃの厚さは、例えば、２．４μｍ以上となっている。平坦化膜１４Ｃは、信号線ＤＴＬと、光透過電極１３Ｄとの間に形成されており、層間絶縁膜１４Ｂ、ｉ型半導体層１３Ｂおよびｎ型半導体層１３Ｃを覆うように形成されている。平坦化膜１４Ｃは、コンタクトＣＮＴ上と、ｎ型半導体層１３Ｃ上とに、コンタクトホールをそれぞれ有している。コンタクトＣＮＴおよびｎ型半導体層１３Ｃは、平坦化膜１４Ｃのコンタクトホールを介して、光透過電極１３Ｄと接続されている。
　保護膜１５は、トランジスタ１２や光電変換素子１３等を外部から保護するものである。保護膜１５の上面は、シンチレータ層２０の形成面、またはシンチレータ層２０と回路基板１０とを互いに貼り合わせる面としての役割を有している。保護膜１５は、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。保護膜１５は、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。保護膜１５は、例えば、ポリイミド系樹脂等により構成されていてもよい。
（シンチレータ層２０）
　シンチレータ層２０は、入射した放射線を光電変換素子１３の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層２０は、例えば、α線、β線、γ線またはＸ線などの放射線を可視光に変換する蛍光体で構成されている。このような蛍光体としては、例えば、ヨウ化セシウム（ＣｓＩ）にタリウム（Ｔｌ）またはナトリウム（Ｎａ）を添加したもの、ヨウ化ナトリウム（ＮａＩ）にタリウム（Ｔｌ）を添加したものが挙げられる。また、上記蛍光体としては、例えば、臭化セシウム（ＣｓＢｒ）にユウロピウム（Ｅｕ）を添加したもの、弗化臭化セシウム（ＣｓＢｒＦ）にユウロピウム（Ｅｕ）を添加したものが挙げられる。
　シンチレータ層２０は、光電変換素子１３の上方に配置されている。シンチレータ層２０は、例えば、回路基板１０の上面（例えば、保護膜１５の上面）を結晶成長面として形成されたものであり、例えば、真空蒸着法を用いて成膜することにより形成されたものである。シンチレータ層２０は、例えば、接着剤もしくは粘着剤を介して、回路基板１０の上面（例えば、保護膜１５の上面）に貼り合わされたものであってもよい。
（反射板３０）
　反射板３０は、シンチレータ層２０の上面に配置されている。反射板３０は、シンチレータ層２０から光電変換素子１３とは反対方向へ発光した光を光電変換素子１３側に返す役割を持つ。反射板３０は、実質的に水分を透過しない水分不透過材料によって構成されていてもよい。このようにした場合には、反射板３０によって、シンチレータ層２０への水分の介入を防ぐことができる。反射板３０は、例えば、薄板ガラスからなる。反射板３０は省略されていてもよい。シンチレータ層２０上に設ける反射構造は、上記のような反射板３０以外の構成となっていてもよく、例えば、Ａｌの蒸着膜によって構成されていてもよい。
（光源４０）
　光源４０は、光電変換素子１３の下面（下部電極）に向けて光を照射するものである。光源４０は、例えば、直下型の光源であってもよいし、サイドエッジ型の光源であってもよい。
[製造方法]
　次に、放射線検出器１の製造方法について説明する。図４Ａ～図４Ｆは、放射線検出器１の製造過程の一例を表したものである。以下では、ｐ型半導体層１３Ａ、チャネル１２Ｃ、ＬＤＤ１３０（後述）およびソース・ドレイン１２Ｄ，１２Ｅを、ポリシリコンで形成したときの製造方法の一例について説明する。
　まず、支持基板１１上にゲート１２Ａを形成したのち、ゲート１２Ａを含む表面全体にゲート絶縁膜１２Ｂを形成する（図４Ａ）。次に、ゲート絶縁膜１２Ｂ上に、ポリシリコン層１１０を形成したのち、ポリシリコン層１１０の上面のうち、ゲート１２Ａと対向する位置にレジスト１２０を形成する（図４Ｂ）。次に、レジスト１２０をマスクとして、イオンインプランテーションを行うことにより、ポリシリコン層１１０のうちレジスト１２０で被覆されていない部分にＬＤＤ１３０を形成する（図４Ｃ）。このとき、ポリシリコン層１１０のうちレジスト１２０で被覆されている部分がチャネル１２Ｃとなる。
　次に、所定の位置に開口１４０Ａを有するレジスト１４０を形成したのち、ＬＤＤ１３０のうち、開口１４０Ａ内に露出している部分に、ｐ型不純物（例えばＢ）をドーズして、ｐ型半導体層１３Ａを形成する（図４Ｄ）。次に、レジスト１４０を除去し、所定の位置に開口１５０Ａを有するレジスト１５０を形成したのち、ＬＤＤ１３０のうち、開口１５０Ａ内に露出している部分に、ｎ型不純物（例えばＰ）をドーズして、ソース・ドレイン１２Ｄ，１２Ｅを形成する（図４Ｅ）。次に、レジスト１４０，１２０を除去し、活性化アニールを行ったのち、ＬＤＤ１３０のうち、不要な部分を除去する（図４Ｆ）。
　次に、ゲート絶縁膜１２Ｇ等を形成することにより、回路基板１０を形成する。次に、例えば、回路基板１０の上面（例えば、保護膜１５の上面）を結晶成長面として、シンチレータ層２０を形成したのち、シンチレータ層２０上に反射板３０を形成する。最後に、回路基板１０の裏面に光源４０を設ける。このようにして、放射線検出器１を製造することができる。
［効果］
　次に、放射線検出器１の効果について説明する。放射線検出器１では、光電変換素子１３の下部電極が低抵抗率のｐ型半導体層１３Ａで構成されている。このように、放射線検出器１では、金属材料からなる下部電極が存在しないので、光源４０からの光を光電変換素子１３の下面に向けて照射することにより、光源４０からの光を直接、ｉ型半導体層１３Ｂに入射させることができる。これにより、電荷のトラップに起因する残像の発生を低消費電力で行うことができる。
＜２．第２の実施の形態＞
[構成] 
　次に、本技術の第２の実施の形態に係る放射線検出器２について説明する。図５は、放射線検出器２の概略構成の一例を表したものである。図６は、放射線検出器２の断面構成の一例を表したものである。放射線検出器２は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。放射線検出器２は、例えば、回路基板５０、シンチレータ層２０、反射板３０および光源４０を備えている。なお、反射板３０は、必要に応じて省略することが可能である。また、光源４０は、放射線検出器２に対して着脱可能に構成されていてもよい。つまり、放射線検出器２は、放射線検出器１において、回路基板１０の代わりに回路基板５０を備えたものに相当する。そこで、以下では、上記の実施の形態と相違する構成について主に説明し、上記の実施の形態と共通する構成についての説明は適宜、省略するものとする。上記の実施の形態と共通する構成要素に対しては、同一の符号が付されている。
（回路基板５０）
　回路基板５０は、支持基板１１上に、行列状に配置された複数の撮像画素Ｐｘ２を備えている。撮像画素Ｐｘ２は、撮像画像の生成に用いられる電気信号を出力するものである。撮像画素Ｐｘ２は、ノードＮを上面に向けて配置された光電変換素子１７と、ノードＮに電気的に接続されたトランジスタ１６とを含んでいる。
　光電変換素子１７は、シンチレータ層２０側から光電変換素子１７の上面（受光面５０Ａ）に入射する光（入射光）の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子１７は、例えば、ＰＩＮフォトダイオードで構成されている。トランジスタ１６は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子１７で生成された信号電荷を信号線ＤＴＬに出力するものである。
　光電変換素子１７は、例えば、下部電極としてのｐ型半導体層１７Ａ、ｉ型半導体層１７Ｂ、ｎ型半導体層１７Ｃ、および上部電極としての光透過電極１７Ｄをこの順に積層して構成されている。ｐ型半導体層１７Ａは、酸化物半導体で構成されている。酸化物半導体は、例えば、Ｉｎ、Ｇａ、ＺｎおよびＯを構成原子として含んで構成されたものである。ｐ型半導体層１７Ａが酸化物半導体で構成されている場合、ｐ型半導体層１７Ａが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、ｐ型半導体層１７Ａそのものが下部電極として機能する。ｐ型半導体層１７Ａは、後述のトランジスタ１６のソース・ドレイン１６Ｃ，１６Ｄと同一の面（後述の絶縁膜１６Ａの上面）に接して形成されている。ｉ型半導体層１７Ｂは、ノンドープの真性半導体層であり、例えば、酸化物半導体で構成されている。ｉ型半導体層１７Ｂの厚みは、例えば、４００ｎｍ～２０００ｎｍとなっている。ｎ型半導体層１７Ｃは、例えば、酸化物半導体で構成されている。ｎ型半導体層１７Ｃは、光電変換素子１７に蓄積された電荷が引き出されるノードＮ側の電極として機能する。光透過電極１７Ｄは、例えば、ＩＴＯ等の透明導電膜により構成されている。
　トランジスタ１６は、例えば、支持基板１１の表面に形成された絶縁膜１６Ａ上に、チャネル（活性層）１６Ｂと、チャネル１６Ｂの両脇に形成された一対のソース・ドレイン１６Ｃ，１６Ｄとを有している。チャネル１６Ｂおよび一対のソース・ドレイン１６Ｃ，１６Ｄは、ｐ型半導体層１７Ａと同一の面（絶縁膜１６Ａの上面）に接して形成されている。
　トランジスタ１６は、さらに、例えば、チャネル１６Ｂおよび一対のソース・ドレイン１６Ｃ，１６Ｄを覆うように形成されたゲート絶縁膜１６Ｅを有しており、ゲート絶縁膜１６Ｅ上であって、かつチャネル１６Ｂと対向する領域にゲート１６Ｆを有している。
　絶縁膜１６Ａは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。絶縁膜１６Ａは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。ゲート絶縁膜１６Ｅは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。ゲート絶縁膜１６Ｅは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。ゲート１６Ｆは、例えば、Ｔｉ、Ａｌ、Ｍｏ、Ｗ、Ｃｒ等のいずれかよりなる単層膜、または、これらのうちの２つ以上を積層した積層膜で構成されている。ｐ型半導体層１７Ａが酸化物半導体で構成されている場合、製造プロセスの簡略化の観点からは、チャネル１６Ｂおよび一対のソース・ドレイン１６Ｃ，１６Ｄも、酸化物半導体で構成されていることが好ましい。
　回路基板５０は、さらに、支持基板１１上に、積層面内方向に延在する複数の信号線ＤＴＬと、積層面内方向であって、かつ各信号線ＤＴＬと交差（例えば直交）する方向に延在する複数のゲート線ＧＴＬとを有している。回路基板５０は、さらに、積層面内方向であって、かつ各信号線ＤＴＬと略平行な方向に延在する複数のバイアス線ＢＳＬを有している。複数の撮像画素Ｐｘ１は、例えば、各信号線ＤＴＬと、各ゲート線ＧＴＬとが互いに交差する箇所に配置されている。
　信号線ＤＴＬは、光電変換素子１７から信号電荷を読み出すための配線である。ゲート線ＧＴＬは、トランジスタ１６をオンオフ制御する制御信号をトランジスタ１６のゲート１６Ｆに入力するための配線である。バイアス線ＢＳＬは、光電変換素子１７のアノード電位を決めるための配線である。トランジスタ１６のゲート１６Ｆがゲート線ＧＴＬに接続され、トランジスタ１６のソースまたはドレインが光電変換素子１７のノードＮに接続され、トランジスタ１６のソースおよびドレインのうちノードＮに未接続の電極が信号線ＤＴＬに接続されている。光電変換素子１７のノードＮがトランジスタ１６のソースまたはドレインに接続され、光電変換素子１７のアノードがバイアス線ＢＳＬに接続されている。
　回路基板５０は、さらに、層間絶縁膜１４Ａ，１４Ｂと、平坦化膜１４Ｃと、保護膜１５とを有している。
　層間絶縁膜１４Ａは、トランジスタ１６を保護するとともに、信号線ＤＴＬやバイアス線ＢＳＬ等の形成面を設けるためのものである。層間絶縁膜１４Ａは、トランジスタ１６を覆うように形成されている。ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａは、ソース・ドレイン１６Ｃ，１６Ｄ上にコンタクトホールをそれぞれ有している。ソース・ドレイン１６Ｃ，１６Ｄのうち、光電変換素子１７寄りに形成されたソース・ドレイン１６Ｃは、ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａのコンタクトホールに形成された導電性のコンタクトＣＮＴと接続されている。ソース・ドレイン１６Ｃ，１６Ｄのうち、光電変換素子１７から離れて形成されたソース・ドレイン１６Ｄは、ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａのコンタクトホールに形成された信号線ＤＴＬと接続されている。ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａは、ｐ型半導体層１７Ａの上面のうちｉ型半導体層１７Ｂの形成されていない露出面上にコンタクトホールをそれぞれ有している。ｐ型半導体層１７Ａは、ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａのコンタクトホールに形成されたバイアス線ＢＳＬと接続されている。
　層間絶縁膜１４Ｂは、信号線ＤＴＬ、バイアス線ＢＳＬおよびコンタクトＣＮＴ等を保護するためのものである。層間絶縁膜１４Ｂは、各信号線ＤＴＬ、各コンタクトＣＮＴおよび各バイアス線ＢＳＬを覆うように形成されている。層間絶縁膜１４Ｂは、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。層間絶縁膜１４Ｂは、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。層間絶縁膜１４Ｂは、各コンタクトＣＮＴ上にコンタクトホールを有している。各コンタクトＣＮＴは、層間絶縁膜１４Ｂのコンタクトホールを介して光透過電極１７Ｄと接続されている。つまり、光透過電極１７Ｄは、各コンタクトＣＮＴや各信号線ＤＴＬとは別層で形成されている。ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａ，１４Ｂは、光電変換素子１７が形成される箇所にコンタクトホールを有している。光電変換素子１７のうちｉ型半導体層１７Ｂが、ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａ，１４Ｂに形成されたコンタクトホール内に形成されている。
　平坦化膜１４Ｃは、トランジスタ１６や光電変換素子１７等によって生じる表面の凹凸を緩和するためのものである。平坦化膜１４Ｃは、例えば、ポリイミド系樹脂等により構成されている。平坦化膜１４Ｃの厚さは、例えば、２．４μｍ以上となっている。平坦化膜１４Ｃは、信号線ＤＴＬと、光透過電極１７Ｄとの間に形成されており、層間絶縁膜１４Ｂ、ｉ型半導体層１７Ｂおよびｎ型半導体層１７Ｃを覆うように形成されている。平坦化膜１４Ｃは、コンタクトＣＮＴ上と、ｎ型半導体層１７Ｃ上とに、コンタクトホールをそれぞれ有している。コンタクトＣＮＴおよびｎ型半導体層１７Ｃは、平坦化膜１４Ｃのコンタクトホールを介して、光透過電極１７Ｄと接続されている。
　保護膜１５は、トランジスタ１６や光電変換素子１７等を外部から保護するものである。保護膜１５の上面は、シンチレータ層２０の形成面、またはシンチレータ層２０と回路基板５０とを互いに貼り合わせる面としての役割を有している。保護膜１５は、例えば、酸化シリコン膜、窒化シリコン膜もしくは酸窒化シリコン膜等の単層膜で構成されている。保護膜１５は、例えば、酸化シリコン膜、窒化シリコンおよび酸窒化シリコン膜のうちの少なくとも２つを互いに積層させた積層膜で構成されていてもよい。
（シンチレータ層２０）
　シンチレータ層２０は、光電変換素子１７の上方に配置されている。シンチレータ層２０は、入射した放射線を光電変換素子１７の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層２０は、例えば、回路基板５０の上面（例えば、保護膜１５の上面）を結晶成長面として形成されたものであり、例えば、真空蒸着法を用いて成膜することにより形成されたものである。シンチレータ層２０は、例えば、接着剤もしくは粘着剤を介して、回路基板５０の上面（例えば、保護膜１５の上面）に貼り合わされたものであってもよい。
（反射板３０、光源４０）
　反射板３０は、シンチレータ層２０から光電変換素子１７とは反対方向へ発光した光を光電変換素子１７側に返す役割を持つ。光源４０は、光電変換素子１７の下面（下部電極）に向けて光を照射するものである。
［効果］
　次に、放射線検出器２の効果について説明する。放射線検出器２では、光電変換素子１７の下部電極が低抵抗率のｐ型半導体層１７Ａで構成されている。このように、放射線検出器２では、金属材料からなる下部電極が存在しないので、光源４０からの光を光電変換素子１７の下面に向けて照射することにより、光源４０からの光を直接、ｉ型半導体層１７Ｂに入射させることができる。これにより、電荷のトラップに起因する残像の発生を低消費電力で行うことができる。
＜３．上記第１および第２の実施の形態に共通する変形例＞
[構成]
　図７は、上記第１の実施の形態の放射線検出器１の断面構成の一変形例を表したものである。図８は、上記第２の実施の形態の放射線検出器２の断面構成の一変形例を表したものである。本変形例において、放射線検出器１は、ゲート絶縁膜１２Ｂの下面のうち、ｐ型半導体層１３Ａとｉ型半導体層１３Ｂとが互いに接する部分と対向する領域（以下、「第１対向領域」と称する。）内だけに設けられた金属材料からなる反射膜１８をさらに備えている。本変形例において、放射線検出器２は、絶縁膜１６Ａの下面のうち、ｐ型半導体層１７Ａとｉ型半導体層１７Ｂとが互いに接する部分と対向する領域（以下、「第２対向領域」と称する。）内だけに設けられた金属材料からなる反射膜１９をさらに備えている。反射膜１８，１９は、光電変換素子１３，１７を透過してきた光を光電変換素子１３，１７側に反射するものである。反射膜１８，１９は、例えば、Ｍｏにより構成されている。
[製造方法]
　本変形例に係る放射線検出器１，２の製造方法について説明する。以下では、代表して、本変形例に係る放射線検出器１の製造方法について説明する。図９Ａ～図９Ｂは、本変形例に係る放射線検出器１の製造過程の一例を表したものである。以下では、ｐ型半導体層１３Ａ、チャネル１２Ｃ、ＬＤＤ１３０およびソース・ドレイン１２Ｄ，１２Ｅを、ポリシリコンで形成したときの製造方法の一例について説明する。
　まず、支持基板１１上にゲート１２Ａおよび反射膜１８を形成したのち、ゲート１２Ａ、反射膜１８を含む表面全体に絶縁膜１２Ｂを形成する（図９Ａ）。次に、絶縁膜１２Ｂ上に、ポリシリコン層１１０およびレジスト１２０をこの順に形成したのち、例えば、レジスト１２０に対して、支持基板１１側から露光を行う。その後、現像を行うことにより、ポリシリコン層１１０の上面のうち、ゲート１２Ａおよび反射膜１８と対向する位置にレジスト１２０を残す（図９Ｂ）。続いて、反射膜１８上のレジスト１２０に対して、支持基板１１とは反対側から露光を行う。その後、現像を行うことにより、反射膜１８上のレジスト１２０を除去する。このようにして、ゲート１２Ａと対向する位置にだけレジスト１２０を残す（図９Ｃ）。その後は、上記実施の形態と同様の手順を実施することにより、本変形例に係る放射線検出器１が製造される。
[効果]
　光電変換素子では、従来の下部電極は、ｉ型半導体層の形成面も兼ねていることから、ｉ型半導体層よりも大面積で構成されている。そのため、従来の下部電極が光電変換素子に設けられている場合には、光源からの光を大きく迂回させることでしか、ｉ型半導体層に入射させることができなかった。一方、本変形例において、反射膜１８が光電変換素子１３の下面側であって、かつ上記第１対向領域内だけに設けられている場合には、光源４０からの光を少しだけ迂回させるだけで、ｉ型半導体層１３Ｂに入射させることができる。また、本変形例において、反射膜１９が光電変換素子１７の下面側であって、かつ上記第２対向領域内だけに設けられている場合には、光源４０からの光を少しだけ迂回させるだけで、ｉ型半導体層１７Ｂに入射させることができる。従って、本変形例においても、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことができる。
＜４．第３の実施の形態＞
　次に、第３の実施の形態に係る放射線検出器３について説明する。図１０は、放射線検出器３の一部の断面構成の一例を表したものである。放射線検出器３は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。放射線検出器３は、第１の実施の形態の放射線検出器１において、回路基板１０の代わりに回路基板６０を備えたものである。そこで、以下では、回路基板６０について主に説明し、第１の実施の形態の放射線検出器１と共通する内容については、適宜、省略するものとする。
　回路基板６０は、支持基板１１上に、行列状に配置された複数の撮像画素Ｐｘ３を備えている。撮像画素Ｐｘ３は、撮像画像の生成に用いられる電気信号を出力するものである。撮像画素Ｐｘ３は、ノードＮを下面に向けて配置された光電変換素子２１と、ノードＮに電気的に接続されたトランジスタ１２とを含んでいる。
　光電変換素子２１は、シンチレータ層２０側から光電変換素子２１の上面（受光面６０Ａ）に入射する光（入射光）の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子２１は、例えば、ＰＩＮフォトダイオードで構成されている。トランジスタ１２は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子２１で生成された信号電荷を信号線ＤＴＬ（後述）に出力するものである。
　光電変換素子２１は、例えば、下部電極としてのｎ型半導体層２１Ａ、ｉ型半導体層２１Ｂ、ｐ型半導体層２１Ｃ、および上部電極としての光透過電極２１Ｄをこの順に積層して構成されている。ｎ型半導体層２１Ａは、トランジスタ１２のソース・ドレイン１２Ｄ，１２Ｅと同一の面（ゲート酸化膜１２Ｂの上面）に接して形成されている。ｎ型半導体層２１Ａは、例えば、低温ポリシリコンで構成されている。ｎ型半導体層２１Ａが低温ポリシリコンで構成されている場合、ｎ型半導体層２１Ａが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、ｎ型半導体層２１Ａそのものが下部電極として機能する。なお、ｎ型半導体層２１Ａは、低温ポリシリコン以外のポリシリコン（例えば、高温ポリシリコン）や、微結晶シリコン（マイクロシリコン）などで構成されていてもよい。ｎ型半導体層２１Ａは、光電変換素子２１に蓄積された電荷が引き出されるノードＮ側の電極として機能する。
　ｉ型半導体層２１Ｂは、ノンドープの真性半導体層であり、例えば、アモルファスシリコンで構成されている。ｉ型半導体層２１Ｂの厚みは、例えば、４００ｎｍ～２０００ｎｍとなっている。ｐ型半導体層２１Ｃは、例えば、アモルファスシリコンで構成されている。光透過電極２１Ｄは、例えば、ＩＴＯ等の透明導電膜により構成されている。
　回路基板６０は、さらに、支持基板１１上に、積層面内方向に延在する複数の信号線ＤＴＬと、積層面内方向であって、かつ各信号線ＤＴＬと交差（例えば直交）する方向に延在する複数のゲート線ＧＴＬとを有している。回路基板６０は、さらに、積層面内方向であって、かつ各信号線ＤＴＬと略平行な方向に延在する複数のバイアス線ＢＳＬを有している。複数の撮像画素Ｐｘ３は、例えば、各信号線ＤＴＬと、各ゲート線ＧＴＬとが互いに交差する箇所に配置されている。
　信号線ＤＴＬは、光電変換素子２１から信号電荷を読み出すための配線である。ゲート線ＧＴＬは、トランジスタ１２をオンオフ制御する制御信号をトランジスタ１２のゲートに入力するための配線である。バイアス線ＢＳＬは、光電変換素子２１のアノード電位を決めるための配線である。トランジスタ１２のゲートがゲート線ＧＴＬに接続され、トランジスタ１２のソース・ドレイン１２Ｄが光電変換素子２１のノードＮに接続され、トランジスタ１２のソース・ドレイン１２Ｅが信号線ＤＴＬに接続されている。光電変換素子２１のノードＮがソース・ドレイン１２Ｄに接続され、光電変換素子２１のアノードがバイアス線ＢＳＬに接続されている。
　回路基板６０は、さらに、層間絶縁膜１４Ａ，１４Ｂと、平坦化膜１４Ｃと、保護膜１５とを有している。光電変換素子２１のノードＮがトランジスタ１２のソース・ドレイン１２Ｄと、同一面内で接続されている。そのため、ゲート絶縁膜１２Ｇおよび層間絶縁膜１４Ａのうち、光電変換素子２１寄りのソース・ドレイン１２Ｄ上や、ｎ型半導体層２１Ａ上には、コンタクトホールは形成されていない。層間絶縁膜１４Ｃは、光透過電極２１Ｄ上にコンタクトホールを有している。光透過電極２１Ｄは、層間絶縁膜１４Ｃのコンタクトホールに形成されたバイアス線ＢＳＬと接続されている。
　シンチレータ層２０は、入射した放射線を光電変換素子２１の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層２０は、光電変換素子２１の上方に配置されている。反射板３０は、シンチレータ層２０から光電変換素子２１とは反対方向へ発光した光を光電変換素子２１側に返す役割を持つ。光源４０は、光電変換素子２１の下面（下部電極）に向けて光を照射するものである。
　放射線検出器３では、光電変換素子２１の下部電極が低抵抗率のｎ型半導体層２１Ａで構成されている。このように、放射線検出器３では、金属材料からなる下部電極が存在しないので、光源４０からの光を光電変換素子２１の下面に向けて照射することにより、光源４０からの光を直接、ｉ型半導体層２１Ｂに入射させることができる。これにより、電荷のトラップに起因する残像の発生を低消費電力で行うことができる。
＜５．第４の実施の形態＞
　次に、第４の実施の形態に係る放射線検出器４について説明する。図１１は、放射線検出器４の一部の断面構成の一例を表したものである。放射線検出器４は、α線、β線、γ線またはＸ線などの放射線を検出するものであり、間接変換方式の放射線検出器である。放射線検出器４は、第２の実施の形態の放射線検出器２において、回路基板５０の代わりに回路基板７０を備えたものである。そこで、以下では、回路基板７０について主に説明し、第２の実施の形態の放射線検出器２と共通する内容については、適宜、省略するものとする。
　回路基板７０は、支持基板１１上に、行列状に配置された複数の撮像画素Ｐｘ４を備えている。撮像画素Ｐｘ４は、撮像画像の生成に用いられる電気信号を出力するものである。撮像画素Ｐｘ４は、ノードＮを下面に向けて配置された光電変換素子２２と、ノードＮに電気的に接続されたトランジスタ１６とを含んでいる。
　光電変換素子２２は、シンチレータ層２０側から光電変換素子２２の上面（受光面７０Ａ）に入射する光（入射光）の光量に応じた電荷量の信号電荷を生成して内部に蓄積するものである。光電変換素子２２は、例えば、ＰＩＮフォトダイオードで構成されている。トランジスタ１２は、ゲートに入力される制御信号に応じてオン状態となることにより、光電変換素子２２で生成された信号電荷を信号線ＤＴＬ（後述）に出力するものである。
　光電変換素子２２は、例えば、下部電極としてのｎ型半導体層２２Ａ、ｉ型半導体層２２Ｂ、ｐ型半導体層２２Ｃ、および上部電極としての光透過電極２２Ｄをこの順に積層して構成されている。ｎ型半導体層２２Ａは、トランジスタ１２のソース・ドレイン１６Ｃ，１６Ｄと同一の面（絶縁膜１６Ａの上面）に接して形成されている。ｎ型半導体層２２Ａは、例えば、低温ポリシリコンで構成されている。ｎ型半導体層２２Ａが低温ポリシリコンで構成されている場合、ｎ型半導体層２２Ａが低抵抗率となり、金属材料からなる下部電極を別途設ける必要がなくなる。つまり、ｎ型半導体層２２Ａそのものが下部電極として機能する。なお、ｎ型半導体層２２Ａは、低温ポリシリコン以外のポリシリコン（例えば、高温ポリシリコン）や、微結晶シリコン（マイクロシリコン）などで構成されていてもよい。ｎ型半導体層２２Ａは、光電変換素子２２に蓄積された電荷が引き出されるノードＮ側の電極として機能する。
　ｉ型半導体層２２Ｂは、ノンドープの真性半導体層であり、例えば、アモルファスシリコンで構成されている。ｉ型半導体層２２Ｂの厚みは、例えば、４００ｎｍ～２０００ｎｍとなっている。ｐ型半導体層２２Ｃは、例えば、アモルファスシリコンで構成されている。光透過電極２２Ｄは、例えば、ＩＴＯ等の透明導電膜により構成されている。
　回路基板７０は、さらに、支持基板１１上に、積層面内方向に延在する複数の信号線ＤＴＬと、積層面内方向であって、かつ各信号線ＤＴＬと交差（例えば直交）する方向に延在する複数のゲート線ＧＴＬとを有している。回路基板７０は、さらに、積層面内方向であって、かつ各信号線ＤＴＬと略平行な方向に延在する複数のバイアス線ＢＳＬを有している。複数の撮像画素Ｐｘ４は、例えば、各信号線ＤＴＬと、各ゲート線ＧＴＬとが互いに交差する箇所に配置されている。
　信号線ＤＴＬは、光電変換素子２２から信号電荷を読み出すための配線である。ゲート線ＧＴＬは、トランジスタ１６をオンオフ制御する制御信号をトランジスタ１６のゲートに入力するための配線である。バイアス線ＢＳＬは、光電変換素子２２のアノード電位を決めるための配線である。トランジスタ１６のゲートがゲート線ＧＴＬに接続され、トランジスタ１６のソース・ドレイン１６Ｃが光電変換素子２２のノードＮに接続され、トランジスタ１６のソース・ドレイン１６Ｄが信号線ＤＴＬに接続されている。光電変換素子２２のノードＮがソース・ドレイン１６Ｃに接続され、光電変換素子２２のアノードがバイアス線ＢＳＬに接続されている。
　回路基板７０は、さらに、層間絶縁膜１４Ａ，１４Ｂと、平坦化膜１４Ｃと、保護膜１５とを有している。光電変換素子２２のノードＮがトランジスタ１６のソース・ドレイン１６Ｃと、同一面内で接続されている。そのため、ゲート絶縁膜１６Ｅおよび層間絶縁膜１４Ａのうち、光電変換素子２２寄りのソース・ドレイン１６Ｃ上や、ｎ型半導体層２２Ａ上には、コンタクトホールは形成されていない。層間絶縁膜１４Ｃは、光透過電極２２Ｄ上にコンタクトホールを有している。光透過電極２２Ｄは、層間絶縁膜１４Ｃのコンタクトホールに形成されたバイアス線ＢＳＬと接続されている。
　シンチレータ層２０は、入射した放射線を光電変換素子２２の感度域に波長変換するものであり、具体的には、入射した放射線を光に変換するものである。シンチレータ層２０は、光電変換素子２２の上方に配置されている。反射板３０は、シンチレータ層２０から光電変換素子２２とは反対方向へ発光した光を光電変換素子２２側に返す役割を持つ。光源４０は、光電変換素子２２の下面（下部電極）に向けて光を照射するものである。
　放射線検出器４では、光電変換素子２２の下部電極が低抵抗率のｎ型半導体層２２Ａで構成されている。このように、放射線検出器４では、金属材料からなる下部電極が存在しないので、光源４０からの光を光電変換素子２２の下面に向けて照射することにより、光源４０からの光を直接、ｉ型半導体層２２Ｂに入射させることができる。これにより、電荷のトラップに起因する残像の発生を低消費電力で行うことができる。
＜６．上記第３および第４の実施の形態に共通する変形例＞
　図１２は、上記第３の実施の形態の放射線検出器３の断面構成の一変形例を表したものである。図１３は、上記第４の実施の形態の放射線検出器４の断面構成の一変形例を表したものである。本変形例において、放射線検出器３は、ゲート絶縁膜１２Ｂの下面のうち、ｎ型半導体層２１Ａとｉ型半導体層２１Ｂとが互いに接する部分と対向する領域（以下、「第１対向領域」と称する。）内だけに設けられた金属材料からなる反射膜１８をさらに備えている。本変形例において、放射線検出器４は、絶縁膜１６Ａの下面のうち、ｎ型半導体層２２Ａとｉ型半導体層２２Ｂとが互いに接する部分と対向する領域（以下、「第２対向領域」と称する。）内だけに設けられた金属材料からなる反射膜１９をさらに備えている。反射膜１８，１９は、光電変換素子２１，２２を透過してきた光を光電変換素子２１，２２側に反射するものである。反射膜１８，１９は、例えば、Ｍｏにより構成されている。
　光電変換素子では、従来の下部電極は、ｉ型半導体層の形成面も兼ねていることから、ｉ型半導体層よりも大面積で構成されている。そのため、従来の下部電極が光電変換素子に設けられている場合には、光源からの光を大きく迂回させることでしか、ｉ型半導体層に入射させることができなかった。一方、本変形例において、反射膜１８が光電変換素子２１の下面側であって、かつ上記第１対向領域内だけに設けられている場合には、光源４０からの光を少しだけ迂回させるだけで、ｉ型半導体層２１Ｂに入射させることができる。また、本変形例において、反射膜１９が光電変換素子２２の下面側であって、かつ上記第２対向領域内だけに設けられている場合には、光源４０からの光を少しだけ迂回させるだけで、ｉ型半導体層２２Ｂに入射させることができる。従って、本変形例においても、電荷のトラップに起因して発生する残像の抑制を低消費電力で行うことができる。
＜６．第５の実施の形態＞
　次に、第５の実施の形態に係る撮像装置５について説明する。図１４は、撮像装置５の概略構成の一例を表したものである。撮像装置５は、上述の放射線検出器１～４を撮像部５１に用いたものであり、医療用をはじめ、手荷物検査等のその他の非破壊検査用の撮像装置として好適に用いられるものである。撮像装置５は、例えば、基板上に撮像部５１を備え、この撮像部５１の周辺領域に、撮像部５１を駆動する駆動部を備えている。駆動部は、例えば、行走査部５２、Ａ／Ｄ変換部５３、列走査部５４およびシステム制御部５５を有している。
　撮像部５１は、撮像装置５における撮像エリアとなるものである。撮像部５１は、放射線検出器１、放射線検出器２、放射線検出器３または放射線検出器４によって構成されている。撮像部５１は、行列状に配置された複数の撮像画素Ｐｘ１、撮像画素Ｐｘ２、撮像画素Ｐｘ３または撮像画素Ｐｘ４を有している。
　撮像部５１では、複数のゲート線ＧＴＬが行方向に延在しており、複数の信号線ＤＴＬおよび複数のバイアス線ＢＳＬが列方向に延在している。各ゲート線ＧＴＬが行走査部５２に接続され、各信号線ＤＴＬがＡ／Ｄ変換部５３に接続され、各バイアス線ＢＳＬが列走査部５４に接続されている。
　行走査部５２は、シフトレジスタやアドレスデコーダ等によって構成され、各撮像画素Ｐｘ１、各撮像画素Ｐｘ２、各撮像画素Ｐｘ３または各撮像画素Ｐｘ４を、例えば行単位で駆動するようになっている。行走査部５２によって選択走査された画素行の各画素から出力された信号電荷は、各信号線ＤＴＬを介してＡ／Ｄ変換部５３に供給される。Ａ／Ｄ変換部５３は、各信号線ＤＴＬを介して入力された信号電荷に基づいてＡ／Ｄ変換を行うものであり、例えば、信号線ＤＴＬごとに設けられたアンプや水平選択スイッチ等によって構成されている。
　列走査部５４は、例えば、シフトレジスタやアドレスデコーダ等によって構成され、Ａ／Ｄ変換部５３の各水平選択スイッチを走査しつつ順番に駆動するものである。列走査部５４による選択走査により、行走査部５２で選択された画素行の各画素から出力された信号電荷に対応する撮像信号Ｄｏｕｔがシリアルで外部へ出力される。
　行走査部５２、Ａ／Ｄ変換部５３および列走査部５４からなる回路部分は、撮像部５１と共に共通の基板上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されていてもよい。また、当該回路部分は、ケーブル等により接続された他の基板に形成されていてもよい。
　システム制御部５５は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像装置５の内部情報などのデータを出力するものである。システム制御部５５は、さらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部５２、Ａ／Ｄ変換部５３および列走査部５４などの周辺回路の駆動制御を行うようになっている。
　本実施の形態では、上述の放射線検出器１～４が撮像部５１に用いられている。従って、例えば、撮像部５１を連続して使用した場合であっても、残像の少ない高画質な画像を得ることができる。
＜７．第６の実施の形態＞
　次に、第６の実施の形態に係る撮像システム６について説明する。図１５は、撮像システム６の概略構成の一例を表したものである。撮像システム６は、上述の放射線検出器１～４が撮像部５１に用いられた撮像装置５を備えている。撮像システム６は、例えば、撮像装置５と、画像処理部７と、表示装置８とを備えている。なお、必要に応じて表示装置８が省略されてもよい。
　画像処理部７は、撮像装置５により得られた撮像信号Ｄｏｕｔに対して所定の画像処理を施すものであり、具体的には、撮像信号Ｄｏｕｔに対して所定の画像処理を施すことにより、表示信号Ｄ１を生成する。表示装置８は、撮像装置４により得られた撮像信号Ｄｏｕｔに基づく画像表示を行うものであり、具体的には、画像処理部７で処理された後の撮像信号（表示信号Ｄ１）に基づいて、映像を表示するものである。
　本実施の形態では、放射線源１００から被写体２００に向けて照射された放射線のうち、被写体２００を透過した成分が撮像装置５によって検出される。撮像装置５で検出されることにより得られた撮像信号Ｄｏｕｔには、画像処理部７によって所定の処理がなされる。所定の処理がなされた後の撮像信号（表示信号Ｄ１）は、表示装置８に出力され、表示信号Ｄ１に応じた映像が、表示装置８のモニタ画面に表示される。
　このように、本実施の形態では、撮像装置５において上述の放射線検出器１～４が用いられている。従って、例えば、撮像装置５を連続して使用した場合であっても、ノイズの少ない高画質化な画像を得ることができる。
＜８．第６の実施の形態の変形例＞
　上記第６の実施の形態において、撮像システム６が、画像処理部７で処理された後の撮像信号（３ＤＣＡＤ（computer-aided design）信号）に基づいて立体物を成型する成型装置（図示せず）をさらに備えていてもよい。成型装置は、例えば、３Ｄプリンタである。画像処理部７は、撮像信号Ｄｏｕｔに対して所定の画像処理を施すことにより、３ＤＣＡＤ信号を生成するものである。
　本変形例では、撮像装置５において上述の放射線検出器１～４が用いられている。従って、高精度な立体物を形成することができる。
　以上、実施の形態およびその変形例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。
　また、例えば、本技術は以下のような構成を取ることができる。
（１）
　各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
　前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
　を備え、
　前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
　放射線検出器。
（２）
　前記第１導電型半導体層は、ポリシリコン、マイクロシリコン、または酸化物半導体により構成されている
　（１）に記載の放射線検出器。
（３）
　前記第１導電型半導体層は、前記トランジスタのソースおよびドレインとともに、共通の絶縁膜の上面に接して形成されている
　（１）または（２）に記載の放射線検出器。
（４）
　前記絶縁膜の下面のうち、前記第１導電型半導体層と前記ｉ型半導体層とが互いに接する部分と対向する領域内だけに設けられた金属膜をさらに備えた
　（３）に記載の放射線検出器。
（５）
　前記光電変換素子の下面に向けて光を照射する光源をさらに備えた
　（１）ないし（４）のいずれか１つに記載の放射線検出器。
（６）
　放射線検出器と、
　前記放射線検出器を駆動する駆動部と
　を備え、
　前記放射線検出器は、
　各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
　前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
　を有し、
　前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
　撮像装置。
（７）
　撮像装置と、
　前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
　を備え、
　前記撮像装置は、
　放射線検出器と、
　前記放射線検出器を駆動する駆動部と
　を有し、
　前記放射線検出器は、
　各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
　前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
　を有し、
　前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
　撮像システム。
　本出願は、日本国特許庁において２０１４年８月２７日に出願された日本特許出願番号第２０１４－１７２４２４号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
　当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (7)

  1. 　各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
    　前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
    　を備え、
    　前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
    　放射線検出器。
  2. 　前記第１導電型半導体層は、ポリシリコン、マイクロシリコン、または酸化物半導体により構成されている
    　請求項１に記載の放射線検出器。
  3. 　前記第１導電型半導体層は、前記トランジスタのソースおよびドレインとともに、共通の絶縁膜の上面に接して形成されている
    　請求項２に記載の放射線検出器。
  4. 　前記絶縁膜の下面のうち、前記第１導電型半導体層と前記ｉ型半導体層とが互いに接する部分と対向する領域内だけに設けられた金属膜をさらに備えた
    　請求項３に記載の放射線検出器。
  5. 　前記光電変換素子の下面に向けて光を照射する光源をさらに備えた
    　請求項２に記載の放射線検出器。
  6. 　放射線検出器と、
    　前記放射線検出器を駆動する駆動部と
    　を備え、
    　前記放射線検出器は、
    　各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
    　前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
    　を有し、
    　前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
    　撮像装置。
  7. 　撮像装置と、
    　前記撮像装置により得られた撮像信号に基づく画像表示を行う表示装置と
    　を備え、
    　前記撮像装置は、
    　放射線検出器と、
    　前記放射線検出器を駆動する駆動部と
    　を有し、
    　前記放射線検出器は、
    　各々が、光電変換素子と、前記光電変換素子に電気的に接続された電界効果型のトランジスタとを含む複数の画素と、
    　前記光電変換素子の上方に配置され、放射線を光に変換するシンチレータ層と
    　を有し、
    　前記光電変換素子は、下部電極としての第１導電型半導体層と、ｉ型半導体層と、第２導電型半導体層と、上部電極としての光透過電極とをこの順に積層して構成されている
    　撮像システム。
PCT/JP2015/072956 2014-08-27 2015-08-14 放射線検出器、撮像装置、および撮像システム WO2016031599A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014172424A JP2016048168A (ja) 2014-08-27 2014-08-27 放射線検出器、撮像装置、および撮像システム
JP2014-172424 2014-08-27

Publications (1)

Publication Number Publication Date
WO2016031599A1 true WO2016031599A1 (ja) 2016-03-03

Family

ID=55399496

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/072956 WO2016031599A1 (ja) 2014-08-27 2015-08-14 放射線検出器、撮像装置、および撮像システム

Country Status (2)

Country Link
JP (1) JP2016048168A (ja)
WO (1) WO2016031599A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114342079A (zh) * 2019-08-30 2022-04-12 株式会社日本显示器 检测装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7048588B2 (ja) * 2016-11-30 2022-04-05 ザ・リサーチ・ファウンデーション・フォー・ザ・ステイト・ユニヴァーシティ・オブ・ニューヨーク ハイブリッド・アクティブマトリクス・フラットパネル検出器システムおよび方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524466A (ja) * 2002-05-07 2005-08-18 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 画像アーティファクトを減少させる装置及び方法
JP2007163282A (ja) * 2005-12-13 2007-06-28 Canon Inc 放射線検出装置及びその製造方法並びに放射線検出システム
JP2012146805A (ja) * 2011-01-12 2012-08-02 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
JP2013012696A (ja) * 2011-05-27 2013-01-17 Sony Corp 光電変換素子および光電変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005524466A (ja) * 2002-05-07 2005-08-18 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 画像アーティファクトを減少させる装置及び方法
JP2007163282A (ja) * 2005-12-13 2007-06-28 Canon Inc 放射線検出装置及びその製造方法並びに放射線検出システム
JP2012146805A (ja) * 2011-01-12 2012-08-02 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
JP2013012696A (ja) * 2011-05-27 2013-01-17 Sony Corp 光電変換素子および光電変換装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114342079A (zh) * 2019-08-30 2022-04-12 株式会社日本显示器 检测装置

Also Published As

Publication number Publication date
JP2016048168A (ja) 2016-04-07

Similar Documents

Publication Publication Date Title
JP5043374B2 (ja) 変換装置、放射線検出装置、及び放射線検出システム
JP5043373B2 (ja) 変換装置、放射線検出装置、及び放射線検出システム
JP5978625B2 (ja) 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
JP5207583B2 (ja) 放射線検出装置および放射線検出システム
US9401382B2 (en) Image sensor and manufacturing method thereof
US8901562B2 (en) Radiation imaging device, radiation imaging display system, and transistor
JP5739359B2 (ja) 撮像装置およびその製造方法ならびに撮像表示システム
JP5757096B2 (ja) 放射線撮像装置および放射線撮像表示システム
US9357143B2 (en) Image pickup unit and image pickup display system
JP5830867B2 (ja) 放射線撮像装置および放射線撮像表示システム
JP2009252835A (ja) 電磁波検出素子
JP2011014752A (ja) 光電変換装置および放射線撮像装置
JP2013161810A (ja) 撮像装置およびその製造方法ならびに撮像表示システム
JP5874201B2 (ja) 放射線撮像装置および放射線撮像表示システム
JP2014116429A (ja) 撮像装置及び撮像表示システム
JP2012247327A5 (ja)
JP2015025665A (ja) 放射線撮像装置および放射線撮像表示システム
WO2016031599A1 (ja) 放射線検出器、撮像装置、および撮像システム
US20120248318A1 (en) Radiographic image-pickup device and radiographic image-pickup display system
US11289531B2 (en) Detection panel, manufacturing method thereof and photo detection device
JP2013157347A (ja) 撮像装置およびその製造方法ならびに撮像表示システム
JP2013156119A (ja) 放射線撮像装置およびその製造方法ならびに放射線撮像表示システム
JP2011176274A (ja) 放射線検出素子
WO2016027611A1 (ja) 放射線検出器、撮像装置、および撮像システム
JP2016046283A (ja) 撮像パネル、撮像装置および撮像システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15835161

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15835161

Country of ref document: EP

Kind code of ref document: A1