JP2021132057A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2021132057A JP2021132057A JP2020025023A JP2020025023A JP2021132057A JP 2021132057 A JP2021132057 A JP 2021132057A JP 2020025023 A JP2020025023 A JP 2020025023A JP 2020025023 A JP2020025023 A JP 2020025023A JP 2021132057 A JP2021132057 A JP 2021132057A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 16
- 230000003287 optical effect Effects 0.000 claims abstract description 16
- 239000010408 film Substances 0.000 claims description 210
- 229910052796 boron Inorganic materials 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 16
- -1 boron ions Chemical class 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000001133 acceleration Effects 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 172
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 25
- 229920005591 polysilicon Polymers 0.000 description 25
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 9
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】Ｐ＋層の導電性を確保するとともに、Ｐ＋層の端部の庇の発生を防止し、Ｐ＋層の上層に設けられる金属配線の断線を防止して、信頼性の高い光センサ装置を有する半導体装置を実現することが可能な技術を提供する。【解決手段】半導体装置は、基板１００の上に形成されたフォトダイオード１０を含む光センサを有する。フォトダイオード１０は、カソード電極１２６と、カソード電極１２６の上に設けられ、Ｎ＋層１３０とＩ層１３１とＰ＋層１３２とがこの順で積層された積層構造１２７と、Ｐ＋層１３２の上に設けられアノード電極１２８と、アノード電極１２８の上の一部および積層構造１２７の端部を覆う様に設けられた第１の絶縁膜１４１と、アノード電極１２８に接続された金属配線１４２と、を含む。積層構造１２７の端部は、断面視において、順テーパー状の形状とされている。【選択図】図３
Description
本開示は、光センサ装置を有する半導体装置および半導体装置の製造方法に関する。
光電変換を利用した光センサ装置は、画像の認識のみでなく、生体認証等の分野でも使用され、用途が広がっている。光センサ装置に用いられる光電変換素子としては、たとえば、非晶質珪素（以下、アモルファスシリコン、または、ａ−Ｓｉとも言う。）を用いたＰＩＮ型フォトダイオードが知られている（特開平５−２３５３９５号公報を参照）。
ａ−Ｓｉを用いたＰＩＮ型フォトダイオードを基板上に形成する場合、下部電極の上に、Ｎ＋層、Ｉ層、Ｐ＋層をこの順序で積層する。そして、Ｎ＋層、Ｉ層、Ｐ＋層を同一のエッチングマスク用いて同時にドライエッチングによる加工を行う場合がある。
ドライエッチングにおいて、Ｐ＋層のエッチングレートは、Ｉ層のエッチングレートと比較して、低い。そのため、Ｐ＋層の端部において、Ｐ＋層が庇状の構造として残ってしまう場合がある。このため、Ｐ＋層の上層に設けられる金属配線が断線する場合があった。
本発明者らは、Ｐ＋層のエッチングレートが、Ｉ層のエッチングレートと比較して、低い原因として、Ｉ層の結晶性よりもＰ＋層の結晶性が高いことを見出した。本発明者らは、また、Ｉ層の上にＰ＋層を形成した後、Ｐ＋層の結晶性を悪化させることにより、Ｐ＋層のエッチングレートをＩ層のエッチングレートに合わせこむことができることを見出した。
本開示の目的は、Ｐ＋層の導電性を確保するとともに、Ｐ＋層の端部の庇の発生を防止し、Ｐ＋層の上層に設けられる金属配線の断線を防止して、信頼性の高い光センサ装置を有する半導体装置を実現することが可能な技術を提供することにある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本開示のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、半導体装置は、
基板の上に形成されたフォトダイオードを含む光センサを有し、
前記フォトダイオードは、
カソード電極と、
前記カソード電極の上に設けられ、Ｎ＋層とＩ層とＰ＋層とがこの順で積層された積層構造と、
前記Ｐ＋層の上に設けられアノード電極と、
前記アノード電極の上の一部および前記積層構造の端部を覆う様に設けられた第１の絶縁膜と、
前記アノード電極に接続された金属配線と、を含み、
前記積層構造の前記端部は、断面視において、順テーパー状の形状とされている。
基板の上に形成されたフォトダイオードを含む光センサを有し、
前記フォトダイオードは、
カソード電極と、
前記カソード電極の上に設けられ、Ｎ＋層とＩ層とＰ＋層とがこの順で積層された積層構造と、
前記Ｐ＋層の上に設けられアノード電極と、
前記アノード電極の上の一部および前記積層構造の端部を覆う様に設けられた第１の絶縁膜と、
前記アノード電極に接続された金属配線と、を含み、
前記積層構造の前記端部は、断面視において、順テーパー状の形状とされている。
また、半導体装置の製造方法は、
基板の上に、第１の有機絶縁膜を形成する工程と、
前記第１の有機絶縁膜の上に、カソード電極を選択的に形成する工程と、
前記第１の有機絶縁膜の上、および、前記カソード電極を覆う様に、Ｎ＋層を形成する工程と、
前記Ｎ＋層を覆う様に、Ｉ層を形成する工程と、
前記Ｉ層を覆う様に、Ｐ＋層を形成する工程と、
前記Ｐ＋層を形成する工程の後、前記Ｐ＋層にボロンをイオン注入する工程と、
前記Ｐ＋層の上に、選択的に、レジスト膜を形成する工程と、
前記レジスト膜をエッチングマスクとして、前記Ｐ＋層、前記Ｉ層および前記Ｎ＋層をドライエッチングする工程と、を有する。
基板の上に、第１の有機絶縁膜を形成する工程と、
前記第１の有機絶縁膜の上に、カソード電極を選択的に形成する工程と、
前記第１の有機絶縁膜の上、および、前記カソード電極を覆う様に、Ｎ＋層を形成する工程と、
前記Ｎ＋層を覆う様に、Ｉ層を形成する工程と、
前記Ｉ層を覆う様に、Ｐ＋層を形成する工程と、
前記Ｐ＋層を形成する工程の後、前記Ｐ＋層にボロンをイオン注入する工程と、
前記Ｐ＋層の上に、選択的に、レジスト膜を形成する工程と、
前記レジスト膜をエッチングマスクとして、前記Ｐ＋層、前記Ｉ層および前記Ｎ＋層をドライエッチングする工程と、を有する。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（実施の形態）
まず、実施の形態に係る半導体装置について説明する。光センサ装置としての半導体装置（１）は、ＰＩＮ型フォトダイオード（１０）を含む。ＰＩＮ型フォトダイオード（１０）は、下部電極（カソード電極１２６）の上に、非晶質珪素（以下、アモルファスシリコン、または、ａ−Ｓｉとも言う。）により構成されたＮ＋層（１３０）、Ｉ層（Ｉｎｔｒｉｎｓｉｃ層）（１３１）、Ｐ＋層（１３２）がこの順に積層された積層構造（１２７）を含む。Ｎ＋層（１３０）、Ｉ層（１３１）およびＰ＋層（１３２）の各層は、非晶質珪素（以下、アモルファスシリコン、または、ａ−Ｓｉとも言う。）により構成されている。Ｐ＋層（１３２）の形成後、Ｐ＋層（１３２）の結晶性を悪化させるためのボロンイオンがＰ＋層（１３２）に注入される。その後、Ｐ＋層（１３２）の上にレジスト膜（ＲＥ）を選択的に形成し、フッ素（Ｆ系）のエッチングガスを用いたドライエッチングを行い、Ｎ＋層（１３０）、Ｉ層（１３１）、Ｐ＋層（１３２）を同時にエッチングする。ここで、同時とは、一回のドライエッチングの工程で、Ｎ＋層（１３０）、Ｉ層（１３１）、Ｐ＋層（１３２）の各層を順次エッチングすることを意味している。
まず、実施の形態に係る半導体装置について説明する。光センサ装置としての半導体装置（１）は、ＰＩＮ型フォトダイオード（１０）を含む。ＰＩＮ型フォトダイオード（１０）は、下部電極（カソード電極１２６）の上に、非晶質珪素（以下、アモルファスシリコン、または、ａ−Ｓｉとも言う。）により構成されたＮ＋層（１３０）、Ｉ層（Ｉｎｔｒｉｎｓｉｃ層）（１３１）、Ｐ＋層（１３２）がこの順に積層された積層構造（１２７）を含む。Ｎ＋層（１３０）、Ｉ層（１３１）およびＰ＋層（１３２）の各層は、非晶質珪素（以下、アモルファスシリコン、または、ａ−Ｓｉとも言う。）により構成されている。Ｐ＋層（１３２）の形成後、Ｐ＋層（１３２）の結晶性を悪化させるためのボロンイオンがＰ＋層（１３２）に注入される。その後、Ｐ＋層（１３２）の上にレジスト膜（ＲＥ）を選択的に形成し、フッ素（Ｆ系）のエッチングガスを用いたドライエッチングを行い、Ｎ＋層（１３０）、Ｉ層（１３１）、Ｐ＋層（１３２）を同時にエッチングする。ここで、同時とは、一回のドライエッチングの工程で、Ｎ＋層（１３０）、Ｉ層（１３１）、Ｐ＋層（１３２）の各層を順次エッチングすることを意味している。
Ｐ＋層（１３２）の結晶性はボロンイオンの注入によって悪化しているが、Ｐ＋層（１３２）のキャリア濃度はボロンイオンの注入によって増加する為、Ｐ＋層（１３２）の導電性は確保ないし維持されている。Ｐ＋層（１３２）の結晶性を悪化させることで、Ｐ＋層（１３２）のエッチングレートをＩ層（１３１）のエッチングレートに合わせこむことができる。
したがって、Ｉ層（１３１）とＰ＋層（１３２）とを同時にドライエッチングした場合でも、Ｐ＋層（１３２）の端部において、庇状の構造が発生することはない。Ｉ層（１３１）とＰ＋層（１３２）の端部のそれぞれは、順テーパー状の形状に加工することができる。これにより、Ｐ＋層（１３２）の上層に設けられる金属配線（１４２）の断線を防止することができるので、信頼性の高い光センサ装置を有する半導体装置を実現することができる。
図１は、実施例に係る半導体装置の平面図である。半導体装置１は、光センサ装置を含んでいる。図１において、センサ領域には、センサ要素がマトリクス状に形成されている。センサ領域の大きさは、例えば、横方向の長さｘｘが３ｃｍ、縦方向の長さが３ｃｍである。センサ領域には、走査線１１が横方向（第１方向ｘ）に延在し、縦方向（第２方向ｙ）に配列している。検出線１２と電源線１３が縦方向に延在し、横方向に配列している。走査線１１と検出線１２、あるいは、走査線１１と電源線１３で囲まれた領域がセンサ要素となっている。各センサ要素内には、スイッチングＴＦＴ（薄膜トランジスタ：ｔｈｉｎ-ｆｉｌｍ-ｔｒａｎｓｉｓｔｏｒ）１５とＰＩＮ型フォトダイオード（以下、フォトダイオードともいう）１０が形成されている。
走査線駆動回路２０がセンサ領域外側の横方向に配置され、電源回路４０がセンサ領域外側の上方向に配置され、検出回路３０がセンサ領域外側の下方向に配置されている。走査線駆動回路２０や検出回路３０は、ＴＦＴで形成されている。走査線駆動回路２０内のシフトレジスタによって、走査線１１が上方向から順次選択される。
電源線１３は、各フォトダイオード１０のアノード電極と接続し、縦方向に延在して、センサ領域上側における電源回路４０において、同一電源に接続される。そして、電源線１３にはアノード電位が供給される。検出線１２は、スイッチングＴＦＴ１５のドレインと接続し、スイッチングＴＦＴ１５のソースは、フォトダイオード１０のカソード電極と接続する。検出線１２は、各センサ要素から下方向に延在し、検出回路３０にて光電流が検出される。図１において、走査線１１によって選択されたセンサ要素に光が照射されると、照射された光の強弱に対応した光電流がフォトダイオード１０から発生する。この光電流は、検出線１２を通して検出回路３０によって検出される。
図２は、図１のセンサ領域の一部分を拡大して示す平面図である。図２は図を複雑化しないために、一部の電極等は省略されている。各センサ要素の大きさは、例えば、横方向ｘ１が５０μｍ、縦方向ｙ１が５０μｍである。図２において、走査線１１が横方向（第１方向ｘ）に延在して縦方向（第２方向ｙ）に配列している。また、電源線１３及び検出線１２が縦方向に延在し、横方向に配列している。走査線１１と電源線１３、あるいは、走査線１１と検出線１２で囲まれた領域にフォトダイオード１０が形成されている。フォトダイオード１０は、カソード電極１２６、Ｎ＋層、Ｉ層およびＰ＋層の積層構造１２７、アノード電極１２８等を有している。積層構造１２７は、光導電膜と言うこともでき、複数のセンサ要素ごとに島状に形成されている。
また、アノード電極１２８はセンサ領域全域に一体的に形成されている。つまり、アノード電極１２８はセンサ領域全域において一つであり、その一つのアノード電極１２８に複数のカソード電極１２６が重なることとなる。
検出線１２は、スルーホール１３５を介して半導体膜１０７の一端に接続する。半導体膜１０７は検出線１２の下側から横方向に延在し、その後、縦方向に屈曲して走査線１１の下を通過する。この部分に、スイッチングＴＦＴ１５が形成される。この場合、走査線１１がスイッチングＴＦＴ１５のゲート電極になる。縦方向に延在する半導体膜１０７の他端は、スルーホール１２３において、フォトダイオード１０のカソード電極１２６に接続される。スルーホール１２３は、図３、図４で説明するように、厚い有機絶縁膜１２２に形成されるので、径が大きい。カソード電極１２６の上に、積層構造１２７が形成され、積層構造１２７の上にアノード電極１２８がＩＴＯ（Ｉｎｄｉｍ Ｔｉｎ Ｏｘｉｄｅ）の様な透明導電膜で形成される。これによって、フォトダイオード１０が形成される。アノード電極１２８は、アノード電極１２８の引出し配線である金属配線１４２を介して電源線１３に接続される。
図３は、図２のＡ−Ａ線に沿う断面図である。図４は、半導体装置に含まれるＴＦＴおよびスイッチングＴＦＴの構成例を説明する断面図である。まず、図３を用いて、フォトダイオード１０の構成例を説明する。
図３において、基板１００の上を覆って第１の有機絶縁膜１２２が、例えば、アクリル等の樹脂によって形成される。有機絶縁膜１２２は平坦化膜を兼ねているので、たとえば、２．０μｍ〜２．５μｍ程度と、厚く形成される。基板１００は、ガラス基板やフレキシブル基板を利用することができる。有機絶縁膜１２２には、スルーホール１２４が形成されている。なお、基板１００と有機絶縁膜１２２との間には、図４で示す様な、下地膜１０１、第１ゲート絶縁膜１０３、第１層間絶縁膜１０６、第２ゲート絶縁膜１１０、および、第２層間絶縁膜１１３がこの順で積層された積層膜が設けられても良い。
有機絶縁膜１２２の一部およびスルーホール１２４を覆って、カソード電極１２６がチタン（Ｔｉ）膜によって、たとえば、２００ｎｍ程度の厚さで形成される。スルーホール１２４内に形成されたカソード電極１２６は、たとえば、スイッチングＴＦＴ１５を介して検出線１２に接続することもできる。
カソード電極１２６の上には、Ｎ＋層１３０がＮ型不純物を含むａ−Ｓｉによって、たとえば、５０ｎｍ程度の厚さで選択的に形成される。Ｎ＋層１３０の上には、Ｉ層１３１が真性ａ−Ｓｉによって、たとえば、５００ｎｍ程度の厚さで形成される。Ｉ層１３１の上には、Ｐ＋層１３２がＰ型不純物を含むａ−Ｓｉによって、たとえば、３０ｎｍ程度の厚さで形成される。Ｎ＋層１３０、Ｉ層１３１およびＰ＋層１３２がＰＩＮ型フォトダイオード１０の積層構造１２７を構成している。
積層構造１２７の端部は、順テーパー状の形状にされている。Ｐ＋層１３２には、Ｐ＋層１３２の形成後に、Ｐ＋層１３２の結晶性を悪化させために、加速電圧を、たとえば、５ｋｅＶ程度としたボロンイオンのイオン注入が行われている。これにより、Ｐ＋層１３２のドライエッチングに対するエッチングレートをＩ層１３１のドライエッチングに対するエッチングレートと合わせることができるので、Ｐ＋層１３２とＩ層１３１とを同一のエッチングマスクを用いて同時にドライエッチングした場合でも、Ｐ＋層の端部において、庇状の構造が発生することを防止している。また、Ｐ＋層１３２の結晶性はボロンイオンの注入によって悪化しているが、Ｐ＋層１３２のキャリア濃度はボロンイオンの注入によって増加する為、Ｐ＋層の導電性は確保ないし維持されている。
Ｐ＋層１３２の上には、アノード電極１２８がＩＴＯ膜によって、例えば、５０ｎｍ程度の厚さで形成される。このＩＴＯ膜は電気抵抗を小さくするためにアニールによって結晶化している。
有機絶縁膜１２２の上の一部、カソード電極１２６の上の一部、積層構造１２７の端部およびアノード電極１２８の上の一部および端部を覆う様に、第１の無機絶縁膜１４１が形成される。無機絶縁膜１４１は、例えば、ＳｉＮにより、２０乃至１００ｎｍ程度の厚さで形成される。アノード電極１２８の上の一部および無機絶縁膜１４１の上の一部を覆う様に、アノード電極１２８に電気的に接続された金属配線１４２が形成される。金属配線１４２は、順テーパー状の形状にされた積層構造１２７の端部を覆う無機絶縁膜１４１の上に形成されるので、金属配線１４２に断線が発生することが無い。
無機絶縁膜１４１の上、アノード電極１２８の上の一部および金属配線１４２の上を覆う様に、第２の無機絶縁膜１４３が形成される。無機絶縁膜１４３は、例えば、ＳｉＮにより、２０乃至１００ｎｍ程度の厚さで形成される。無機絶縁膜１４３を覆って、第２の有機絶縁膜１４４が、例えば、アクリル等の樹脂によって形成される。有機絶縁膜１４４は平坦化膜を兼ねているので、たとえば、２．０μｍ〜２．５μｍ程度と、厚く形成される。
図１に示すように、センサ領域の外側には、ＴＦＴで形成した駆動回路が形成されている。ポリシリコン半導体は移動度が大きいので、駆動回路を構成するＴＦＴはポリシリコン半導体で形成するのが有利である。一方、センサ領域に形成されるスイッチングＴＦＴ１５は、リーク電流の小さい酸化物半導体（ＯＳ：Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒと呼ぶこともある）で形成することが有利である。そこで、本実施例では、ポリシリコン半導体ＴＦＴと酸化物半導体ＴＦＴの両方を用いた、ハイブリッド方式のアレイ基板を使用した構成例を説明するが、これに限定されるわけではない。スイッチングＴＦＴ１５は、ポリシリコン半導体ＴＦＴとされても良い。図４において、左側が周辺回路用のポリシリコン半導体ＴＦＴであり、右側がスイッチングＴＦＴ１５用の酸化物半導体ＴＦＴである。
ポリシリコンは、ａ-Ｓｉをエキシマレーザによってポリシリコン化した、いわゆる低温ポリシリコンを用いるが、それでも、ポリシリコン半導体のアニール温度は、酸化物半導体を形成するためのプロセス温度を超えるので、先ず、ポリシリコン半導体ＴＦＴを形成し、その後、酸化物半導体ＴＦＴを形成する。したがって、まず、周辺回路から製造することになる。ポリシリコン半導体ＴＦＴや酸化物半導体ＴＦＴは、フォトダイオード１０から見た場合に、フォトダイオード１０より下層に形成されている。
図４において、基板１００の上に窒化シリコン（ＳｉＮ）と酸化シリコン（ＳｉＯ）の積層膜による下地膜１０１を形成する。基板１００からの不純物がポリシリコン半導体１０２や酸化物半導体１０７を汚染することを防止するためである。ＳｉＯ膜の厚さは、例えば、２００ｎｍ程度である。ＳｉＮ膜の厚さは、例えば、２０ｎｍ程度である。なお、下地膜１０１であるＳｉＯ膜とＳｉＮ膜、及びａ-Ｓｉ膜はＣＶＤによって連続して形成することが出来る。
下地膜１０１の上にＴＦＴのためのポリシリコン膜１０２を形成する。ポリシリコン膜１０２は、先ずａ-Ｓｉ膜を形成し、その後、エキシマレーザによってａ-Ｓｉをポリシリコンに変換し、パターニングしたものである。ポリシリコン膜１０２の厚さは、例えば、５０ｎｍ程度である。
その後、ポリシリコン半導体膜１０２を覆って第１ゲート絶縁膜１０３をＳｉＯによって形成する。第１ゲート絶縁膜１０３の厚さは、例えば、１００ｎｍ程度である。第１ゲート絶縁膜１０３の上に、金属あるいは合金によって、第１ゲート電極１０４を形成する。第１ゲート電極１０４は、例えば、ＭｏＷで形成される。ところで、周辺回路領域とセンサ領域は同時に形成される。第１ゲート電極１０４を形成すると同時に、センサ領域のスイッチングＴＦＴに対応する部分に、第１ゲート電極１０４と同じ材料で遮光膜１０５を形成する。この遮光膜１０５を後で形成される酸化物半導体ＴＦＴのボトムゲート電極として使用することも出来る。
第１ゲート電極１０４及び遮光膜１０５を覆って第１層間絶縁膜１０６をＳｉＯ膜及びＳｉＮ膜の積層膜で形成する。ＳｉＮ膜の厚さは、例えば、３００ｎｍ程度であり、ＳｉＯ膜の厚さは、例えば、２００ｎｍ程度である。第１層間絶縁膜１０６の上に、酸化物半導体膜１０７を形成する。酸化物半導体としては、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。本実施例では、酸化物半導体としてＩＧＺＯを使用している。
酸化物半導体は、特性を維持するためには、酸素量を維持することが重要である。したがって、第１層間絶縁膜１０６は、上層がＳｉＯ膜である必要がある。ＳｉＮは、水素を供給して、酸化物半導体を還元してしまうからである。ＳｉＯ膜が酸化物半導体膜１０７と接していればＳｉＯ膜から酸素を酸化物半導体に供給することが出来る。
酸化物半導体膜１０７のドレイン領域には、ドレイン保護電極１０８が積層され、ソース領域にはソース保護電極１０９が形成されている。ドレイン保護電極１０８とソース保護電極１０９は金属で形成され、ポリシリコンＴＦＴにおけるスルーホールを佛酸(ＨＦ)で洗浄する際に、酸化物半導体ＴＦＴ側のスルーホールにおいて、酸化物半導体膜１０７が佛酸(ＨＦ)によって消失することを防止するものである。
酸化物半導体膜１０７を覆って、第２ゲート絶縁膜１１０がＳｉＯ膜によって形成される。ＳｉＯ膜は厚さが１００ｎｍ程度である。ＳｉＯ膜の上にゲートアルミナ膜１１１が形成され、その上に第２ゲート電極１１２が、例えば、ＭｏＷ合金によって形成される。ＳｉＯで形成された第２ゲート絶縁膜１１０、及びゲートアルミナ膜１１１から酸化物半導体膜１０７に酸素を供給することによって酸化物半導体膜１０７の特性を安定させる。
第２ゲート電極１１２を覆って、第２層間絶縁膜１１３がＳｉＯ膜とＳｉＮ膜の積層膜によって形成される。ＳｉＯ膜の厚さは、例えば、３００ｎｍ程度であり、ＳｉＮ膜の厚さは、たとえば、１００ｎｍ程度である。ＳｉＯ膜が酸化物半導体膜１０７に、より近い下側に配置することが多い。第２層間絶縁膜１１３を形成した後、周辺回路のポリシリコンＴＦＴ側にスルーホール１１８、１１９を、センサ領域側の酸化物半導体ＴＦＴ側にスルーホール１２０、１２１を同時に形成する。
ポリシリコンＴＦＴ側のスルーホール１１８、１１９は、酸化膜を除去するために佛酸(ＨＦ)洗浄を行うが、この時、酸化物半導体ＴＦＴ側のスルーホール１２０、１２１にも佛酸(ＨＦ)が入り込み、酸化物半導体膜１０７を消失させることを防止するために、ドレイン保護電極１０８、ソース保護金属膜１０９が使用される。
ポリシリコンＴＦＴ側のスルーホール１１８、１１９に対応して、第１ドレイン電極１１４、第１ソース電極１１５が形成され、酸化物半導体ＴＦＴ側のスルーホール１２０、１２１に対応して、第２ドレイン電極１１６、第２ソース電極１１７が形成される。第２ドレイン電極１１６は検出線１２と接続する。
第２層間絶縁膜１１３を覆って、有機絶縁膜１２２が形成される。有機絶縁膜１２２には、酸化物半導体ＴＦＴのソース電極１１７とフォトダイオード１０のカソード電極１２６を接続するためのスルーホール１２３が形成される。有機絶縁膜１２２の厚さが厚いために、スルーホール１２３の径は、スルーホール１２０の径と比較して、大きくなる。
有機絶縁膜１２２の上に、カソード電極１２６が形成される。カソード電極１２６は、有機絶縁膜１２２のスルーホール１２３の内部にも形成され、カソード電極１２６とソース電極１１７の接続を行う。
有機絶縁膜１２２およびカソード電極１２６を覆って、無機絶縁膜１４１が、例えば、ＳｉＮで２０乃至１００ｎｍ程度の厚さで形成される。無機絶縁膜１４１を覆って、無機絶縁膜１４３が、例えば、ＳｉＮで２０乃至１００ｎｍ程度の厚さで形成される。これにより、光センサ装置としての半導体装置１が形成される。
（課題の説明）
図５〜図７を用いて課題を説明する。
図５〜図７を用いて課題を説明する。
図５は、比較例に係る半導体装置の製造方法を説明する断面図である。図５には、有機絶縁膜１２２の上に、Ｔｉ膜のカソード電極１２６、Ｎ＋層１３０、Ｉ層１３１、Ｐ＋層１３２を形成し、そして、Ｐ＋層１３２の上に、レジスト膜ＲＥを選択的に形成した状態が示されている。
図６は、レジスト膜をマスクとして、Ｆ系のエッチングガスを用いてドライエッチングした状態を示す断面図である。レジスト膜ＲＥをマスクとして、Ｎ＋層１３０、Ｉ層１３１およびＰ＋層１３２を同時にドライエッチングすると、Ｐ＋層１３２の端部が、矢印で示す様に、庇状の構造としてエッチングされずに残ってしまう。これは、ドライエッチングにおいて、エッチングＰ＋層１３２のエッチングレートが、Ｉ層１３１のエッチングレートと比較して、低いことによる。本発明者らは、Ｐ＋層１３２のエッチングレートが、Ｉ層１３１のエッチングレートと比較して、低い原因として、Ｐ＋層１３２の結晶性がＩ層１３１の結晶性よりも高いことに起因していることを見出した。
図７は、Ｐ＋層１３２の上に選択的にアノード電極１２８を形成した状態を示す断面図である。Ｐ＋層１３２の端部の庇状の構成は、図７に示す様に、Ｐ＋層１３２の上に選択的にＩＴＯ膜のアノード電極１２８を形成した状態でも残っている。したがって、この工程の後に、無機絶縁膜１４１を形成し、その後、無機絶縁膜１４１の上に、金属配線１４２を形成すると、無機絶縁膜１４１のカバレジの不足が原因となって、金属配線１４２が断線してしまうことになる。
（半導体装置の製造方法）
次に、図を用いて実施例に係る半導体装置の製造方法を説明する。以下の製造方法の説明では、図３に示したフォトダイオード１０の製造方法について主に説明する。
次に、図を用いて実施例に係る半導体装置の製造方法を説明する。以下の製造方法の説明では、図３に示したフォトダイオード１０の製造方法について主に説明する。
図８は、基板１００の上に、第１の有機絶縁膜１２２を形成した状態を示す断面図である。基板１００は、ガラス基板やフレキシブル基板を利用することができる。基板１００の上を覆って第１の有機絶縁膜１２２が、例えば、アクリル等の樹脂によって形成される。有機絶縁膜１２２は平坦化膜を兼ねているため、有機絶縁膜１２２の膜厚は、たとえば、２．０μｍ〜２．５μｍ程度である。この例では、有機絶縁膜１２２には、スルーホール１２４が形成されている。スルーホール１２４が形成されない場合もある。
図９は、カソード電極１２６が形成された状態を示す断面図である。有機絶縁膜１２２の上の一部およびスルーホール１２４の内部を覆って、カソード電極１２６が形成される。カソード電極１２６は、Ｔｉ膜によって、たとえば、２００ｎｍ程度の厚さで形成される。スルーホール１２４内に形成されたカソード電極１２６は、たとえば、スイッチングＴＦＴ１５に接続することもできる。あるいは、スルーホール１２４内に形成されたカソード電極１２６は、有機ＥＬ表示装置の表示画素に含まれるスイッチングＴＦＴに接続することもできる。
図１０は、有機絶縁膜およびカソード電極を覆ってＮ＋層、Ｉ層、Ｐ＋層を形成した状態を示す断面図である。まず、有機絶縁膜１２２およびカソード電極１２６を覆ってＮ＋層１３０が形成される。Ｎ＋層１３０は、Ｎ型不純物を含むａ−Ｓｉによって、たとえば、５０ｎｍ程度の厚さで形成される。つぎに、Ｎ＋層１３０の上に、Ｉ層１３１が形成される。Ｉ層１３１は、真性ａ−Ｓｉによって、たとえば、５００ｎｍ程度の厚さで形成される。その後、Ｉ層１３１の上に、Ｐ＋層１３２が形成される。Ｐ＋層１３２は、Ｐ型不純物を含むａ−Ｓｉによって、たとえば、３０ｎｍ程度の厚さで形成される。
図１１は、Ｐ＋層にボロンをイオン注入する状態を示す断面図である。Ｐ＋層１３２の形成後、Ｐ＋層１３２にボロンをイオンインプランテーションまたはイオンドーピングを用いてイオン注入し、Ｐ＋層１３２の結晶性を悪化させる。イオンインプランテーションを用いてＰ＋層１３２にボロンイオンを注入する場合、たとえば、５ｋｅＶ程度の加速電圧で、１ｅ１５ａｔｏｍｓ／ｃｍ２程度のボロン濃度のイオン注入が行われる。これにより、Ｐ＋層１３２のドライエッチングに対するエッチングレートをＩ層１３１のドライエッチングに対するエッチングレートと合わせることができるので、Ｐ＋層１３２とＩ層１３１とを同時にドライエッチングした場合でも、Ｐ＋層１３２の端部において、庇状の構造の発生を防止することができる。一方、Ｐ＋層１３２の結晶性はボロンイオンの注入によって悪化しているが、Ｐ＋層１３２のキャリア濃度はボロンイオンの注入によって増加する為、Ｐ＋層１３２の導電性は確保ないし維持されている。
図２１は、イオンインプランテーションにおけるボロンの濃度プロファイルを説明するグラフである。図２１において、縦軸はボロン濃度（／ｃｍ２）を示し、横軸はＰ＋層１３２の表面からの距離（ｎｍ）を示している。図２１には、結晶シリコンに、ボロンを加速電圧５ｋｅＶ、１０ｋｅＶ、１５ｋｅＶとしてイオンインプランテーションした場合におけるボロンの濃度プロファイルが示されている。Ｐ＋層１３２の膜厚が３０ｎｍの様な薄い膜厚とされる場合でも、加速電圧を５ｋｅＶ程度にすれば、Ｐ＋層１３２にボロンを十分に注入することができる。なお、ボロンの濃度のピークがＰ＋層１３２の膜中に存在するのが効率的であり、好ましい。図２１からわかるように、加速電圧を５ｋｅＶ程度とすれば、Ｉ層１３１の表面側（この例では、３０ｎｍ−１５０ｎｍの間）に、ボロンが注入されるが、Ｉ層１３１の表面側より深い領域（１５０ｎｍ−５３０ｎｍの間）には、ボロンが注入されない。これにより、フォトダイオード１０の特性を維持することができる。
図１２は、レジスト膜ＲＥを選択的に形成した状態を示す断面図である。Ｐ＋層１３２の上に、レジスト膜ＲＥが選択的に形成される。レジスト膜ＲＥは、積層構造１２７の形成領域の上側を覆う様に形成される。次に、レジスト膜ＲＥをマスクとして用いて、フッ素（Ｆ系）のエッチングガスを用いたドライエッチングを行い、Ｐ＋層１３２、Ｉ層１３１、Ｎ＋層１３０を順次エッチングする。ドライエッチングは、カソード電極１２６が露出する程度まで行う。ドライエッチングの終了後、レジスト膜ＲＥを除去する。
図１３は、レジスト膜を除去した状態を示す断面図である。図１４は、図１３のＰ＋層、Ｉ層、Ｎ＋層の端部の形状を拡大して示す断面図である。Ｐ＋層１３２の結晶性はボロンイオンの注入によって悪化しているので、Ｐ＋層１３２のドライエッチングに対するエッチングレートをＩ層１３１やＮ＋層１３０のドライエッチングに対するエッチングレートと合わせることができる。そのため、図１３または図１４で示す様に、Ｐ＋層１３２、Ｉ層１３１、Ｎ＋層１３０の積層構造１２７の端部の形状は、順テーパー状の形状とすることができる。つまり、図６で示したＰ＋層１３２の端部の庇状の構成は発生しない。また、ドライエッチングの終了後、積層構造１２７には、ボロンイオンは注入されていないことになる。
図１５は、アノード電極１２８を形成した状態を示す断面図である。Ｐ＋層１３２の上に、アノード電極１２８が選択的に形成される。アノード電極１２８は、ＩＴＯ（Ｉｎｄｉｍ Ｔｉｎ Ｏｘｉｄｅ）膜によって、例えば、５０ｎｍ程度の厚さで形成される。ＩＴＯ膜は電気抵抗を小さくするためにアニールによって結晶化させる。
図１６は、無機絶縁膜１４１を選択的に形成した状態を示す断面図である。有機絶縁膜１２２、カソード電極１２６、積層構造１２７およびアノード電極１２８を覆う様に、第１の無機絶縁膜１４１が形成される。次に、アノード電極１２８の一部が露出する様に、第１の無機絶縁膜１４１の一部がエッチングにより除去される。したがって、有機絶縁膜１２２の上の一部、カソード電極１２６の上の一部、積層構造１２７の端部およびアノード電極１２８の上の一部および端部を覆う様に、第１の無機絶縁膜１４１が選択的に形成される。無機絶縁膜１４１は、アノード電極１２８の上において、平面視で、アノード電極１２８の端部を覆い、かつ、アノード電極１２８の端部以外の部分が露出する様な開口部を有している。無機絶縁膜１４１は、例えば、ＳｉＮにより、２０乃至１００ｎｍ程度の厚さで形成される。無機絶縁膜１４１は、順テーパー状の形状にされた積層構造１２７の端部の上を覆って形成されるので、積層構造１２７の端部の上において、無機絶縁膜１４１には段差が発生しないことになる。
図１７は、金属配線１４２を形成した状態を示す断面図である。図１８は、図１７の金属配線１４２の形成領域を拡大して示す断面図である。アノード電極１２８の上の一部および無機絶縁膜１４１の上の一部を覆う様に、金属配線１４２が選択的に形成される。金属配線１４２は、無機絶縁膜１４１の開口部から露出するアノード電極１２８の一部に接続されるように、形成されている。金属配線１４２は、アノード電極１２８の引出し配線としての役割を有し、電源線１３に接続されることになる。図１８に示す様に、金属配線１４２は、順テーパー状の形状にされた積層構造１２７の端部を覆う無機絶縁膜１４１の上に形成されるので、金属配線１４２に断線が発生することが無い。
図１９は、無機絶縁膜１４３を形成した状態を示す断面図である。無機絶縁膜１４１、アノード電極１２８の上の一部および金属配線１４２を覆う様に、第２の無機絶縁膜１４３が形成される。無機絶縁膜１４３は、例えば、ＳｉＮにより、２０乃至１００ｎｍ程度の厚さで形成される。
図２０は、有機絶縁膜を形成した状態を示す断面図である。第２の無機絶縁膜１４３の上を覆う様に、第２の有機絶縁膜１４４が形成される。有機絶縁膜１４４は平坦化膜を兼ねているので、たとえば、２．０μｍ〜２．５μｍ程度と、厚く形成される。これにより、信頼性の高い光センサ装置を有する半導体装置１が形成される。
上記製造方法の説明では、図４において説明したポリシリコン半導体ＴＦＴおよび酸化物半導体ＴＦＴの製造工程を説明していないが、ポリシリコン半導体ＴＦＴおよび酸化物半導体ＴＦＴは、図８で説明した有機絶縁膜１２２の形成前に、基板１００の上に形成される。そして、ポリシリコン半導体ＴＦＴおよび酸化物半導体ＴＦＴの形成後、ポリシリコン半導体ＴＦＴおよび酸化物半導体ＴＦＴを覆う様に、有機絶縁膜１２２が形成されることになる。
以上の説明では、本発明を、単体の光センサ装置の構成例について説明したが、本発明はこれに限らず、有機ＥＬ膜を用いた有機ＥＬ表示装置等に本発明に係る光センサ装置を内蔵させることが出来る。また、本発明に係る光センサ装置は、液晶表示装置や有機ＥＬ表示装置等の表示パネルの上に搭載することができる。
本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
１：半導体装置
１０：ＰＩＮ型フォトダイオード
１１：走査線
１２：検出線
１３：電源線
１５：スイッチングＴＦＴ
１００：基板
１０１：下地膜
１０３：第１ゲート絶縁膜
１０６：第１層間絶縁膜
１１０：第２ゲート絶縁膜
１１３：第２層間絶縁膜
１２２：有機絶縁膜（第１の有機絶縁膜）
１２６：カソード電極
１２７：積層構造
１２８：アノード電極
１３０：Ｎ＋層
１３１：Ｉ層
１３２：Ｐ＋層
１４１：無機絶縁膜（第１の無機絶縁膜）
１４２：金属配線
１４３：無機絶縁膜（第２の無機絶縁膜）
１４４：有機絶縁膜（第２の有機絶縁膜）
１０：ＰＩＮ型フォトダイオード
１１：走査線
１２：検出線
１３：電源線
１５：スイッチングＴＦＴ
１００：基板
１０１：下地膜
１０３：第１ゲート絶縁膜
１０６：第１層間絶縁膜
１１０：第２ゲート絶縁膜
１１３：第２層間絶縁膜
１２２：有機絶縁膜（第１の有機絶縁膜）
１２６：カソード電極
１２７：積層構造
１２８：アノード電極
１３０：Ｎ＋層
１３１：Ｉ層
１３２：Ｐ＋層
１４１：無機絶縁膜（第１の無機絶縁膜）
１４２：金属配線
１４３：無機絶縁膜（第２の無機絶縁膜）
１４４：有機絶縁膜（第２の有機絶縁膜）
Claims (16)
- 基板の上に形成されたフォトダイオードを含む光センサを有し、
前記フォトダイオードは、
カソード電極と、
前記カソード電極の上に設けられ、Ｎ＋層とＩ層とＰ＋層とがこの順で積層された積層構造と、
前記Ｐ＋層の上に設けられアノード電極と、
前記アノード電極の上の一部および前記積層構造の端部を覆う様に設けられた第１の絶縁膜と、
前記アノード電極に接続された金属配線と、を含み、
前記積層構造の前記端部は、断面視において、順テーパー状の形状とされている、半導体装置。 - 前記Ｎ＋層、前記Ｉ層および前記Ｐ＋層のおのおのは、ａ−Ｓｉ膜で構成されている、請求項１に記載の半導体装置。
- 前記Ｐ＋層は、前記Ｉ層と比較して、結晶性が悪化している、請求項２に記載の半導体装置。
- 前記Ｐ＋層は、前記Ｐ＋層の形成後において、ボロンのイオン注入が行われている、請求項３に記載の半導体装置。
- 前記光センサは、
走査線と、
検出線と、
前記アノード電極に前記金属配線を介して接続され電源線と、
前記検出線に接続されたドレインと、前記カソード電極に接続されたソースと、前記走査線に接続されたゲートとを有するスイッチングＴＦＴと、を含み、
前記スイッチングＴＦＴは、前記基板の上において、前記フォトダイオードより、下層に形成されている、請求項４に記載の半導体装置。 - 前記カソード電極の下に形成された第１の有機絶縁膜と、
前記第１の絶縁膜、前記アノード電極の一部および前記金属配線を覆う第２の絶縁膜と、
前記第２の絶縁膜を覆う第２の有機絶縁膜と、を含む、請求項４に記載の半導体装置。 - 基板の上に、第１の有機絶縁膜を形成する工程と、
前記第１の有機絶縁膜の上に、カソード電極を選択的に形成する工程と、
前記第１の有機絶縁膜の上、および、前記カソード電極を覆う様に、Ｎ＋層を形成する工程と、
前記Ｎ＋層を覆う様に、Ｉ層を形成する工程と、
前記Ｉ層を覆う様に、Ｐ＋層を形成する工程と、
前記Ｐ＋層を形成する工程の後、前記Ｐ＋層にボロンをイオン注入する工程と、
前記Ｐ＋層の上に、選択的に、レジスト膜を形成する工程と、
前記レジスト膜をエッチングマスクとして、前記Ｐ＋層、前記Ｉ層および前記Ｎ＋層をドライエッチングする工程と、を有する、
半導体装置の製造方法。 - 前記イオン注入する工程において、
５ｋｅＶ程度の加速電圧で前記Ｐ＋層に前記ボロンを注入する、請求項７に記載の半導体装置の製造方法。 - 前記Ｐ＋層の膜厚は、３０ｎｍ程度である、請求項８に記載の半導体装置の製造方法。
- 前記ドライエッチングする工程において、
前記Ｐ＋層、前記Ｉ層および前記Ｎ＋層の積層構造の端部は、順テーパー状の形状とされる、請求項９に記載の半導体装置の製造方法。 - 前記ドライエッチングする工程の後、前記Ｐ＋層の上に、アノード電極を形成する工程と、
前記アノード電極の一部および前記積層構造の前記端部を覆う様に、第１の絶縁膜を形成する工程と、
前記アノード電極に接続され、かつ、前記第１の絶縁膜の上の一部を覆う様に金属配線を形成する工程と、
前記第１の絶縁膜、前記アノード電極の一部および前記金属配線を覆う様に第２の絶縁膜を形成する工程と、を含む、請求項１０に記載の半導体装置の製造方法。 - 前記第２の絶縁膜を覆う様に、第２の有機絶縁膜を形成する工程と、を含む、請求項１１に記載の半導体装置の製造方法。
- 前記カソード電極は、チタン膜で構成され、
前記アノード電極は、透明導電膜で構成される、請求項１２に記載の半導体装置の製造方法。 - 前記Ｎ＋層、前記Ｉ層および前記Ｐ＋層のおのおのは、ａ−Ｓｉ膜で構成されている、請求項１０に記載の半導体装置の製造方法。
- 前記Ｎ＋層の膜厚は、５０ｎｍ程度であり、
前記Ｉ層の膜厚は、５００ｎｍ程度である、請求項１４に記載の半導体装置の製造方法。 - 前記第１の有機絶縁膜を形成する工程の前に、前記基板の上に、薄膜トランジスタを形成する工程を含む、請求項７に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020025023A JP2021132057A (ja) | 2020-02-18 | 2020-02-18 | 半導体装置および半導体装置の製造方法 |
| US17/167,081 US11855117B2 (en) | 2020-02-18 | 2021-02-04 | Semiconductor device and method of manufacturing semiconductor device |
| US18/515,288 US20240088192A1 (en) | 2020-02-18 | 2023-11-21 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020025023A JP2021132057A (ja) | 2020-02-18 | 2020-02-18 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021132057A true JP2021132057A (ja) | 2021-09-09 |
| JP2021132057A5 JP2021132057A5 (ja) | 2023-02-16 |
Family
ID=77273269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020025023A Pending JP2021132057A (ja) | 2020-02-18 | 2020-02-18 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US11855117B2 (ja) |
| JP (1) | JP2021132057A (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235395A (ja) | 1992-02-21 | 1993-09-10 | Fuji Xerox Co Ltd | ｐｉｎ型受光素子及びその製造方法 |
| JP2008282844A (ja) | 2007-05-08 | 2008-11-20 | Mitsubishi Electric Corp | フォトセンサーおよびその製造方法 |
| JP6099035B2 (ja) | 2012-10-12 | 2017-03-22 | Ｎｌｔテクノロジー株式会社 | 光電変換装置及びその製造方法並びにｘ線画像検出装置 |
| JP2014116429A (ja) * | 2012-12-07 | 2014-06-26 | Japan Display Inc | 撮像装置及び撮像表示システム |
| CN103219431A (zh) * | 2013-04-19 | 2013-07-24 | 京东方科技集团股份有限公司 | 光电二极管及其制造方法、x射线探测器基板及其制造方法 |
-
2020
- 2020-02-18 JP JP2020025023A patent/JP2021132057A/ja active Pending
-
2021
- 2021-02-04 US US17/167,081 patent/US11855117B2/en active Active
-
2023
- 2023-11-21 US US18/515,288 patent/US20240088192A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240088192A1 (en) | 2024-03-14 |
| US11855117B2 (en) | 2023-12-26 |
| US20210257402A1 (en) | 2021-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067277B2 (en) | Active matrix device with photo sensor | |
| US9070718B2 (en) | Thin film transistor having semiconductor with different crystallinities and manufacturing method thereof | |
| JP5480480B2 (ja) | 半導体装置の作製方法 | |
| US7315076B2 (en) | Display device and manufacturing method of the same | |
| US10937813B2 (en) | Active matrix substrate, liquid crystal display device, organic electroluminescent display device and method for producing active matrix substrate | |
| KR101094280B1 (ko) | 유기전계발광표시장치 및 그의 제조 방법 | |
| JP2006003857A (ja) | 表示装置および光電変換素子 | |
| US8278661B2 (en) | Thin film transistor, display device including the same, and method for manufacturing the same | |
| JP5740270B2 (ja) | 薄膜トランジスタ、その製造方法、および表示装置 | |
| CN102812555A (zh) | 半导体装置及其制造方法 | |
| KR20120063928A (ko) | 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법 | |
| CN107946324B (zh) | 光感测装置 | |
| JP2011253921A (ja) | アクティブマトリックス基板及び液晶装置 | |
| KR100811997B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 | |
| KR100955772B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| TW200537691A (en) | Active matrix pixel device with photo sensor | |
| TWI295511B (en) | Thin film transistor substrate, liquid crystal display including same, and manufacturing method thereof | |
| US6646308B2 (en) | Flat panel display device | |
| JP5328015B2 (ja) | 画像表示システム及びその製造方法 | |
| JP2021132057A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2021111805A1 (ja) | 半導体装置 | |
| US8975637B2 (en) | Semiconductor device, process for production of the semiconductor device, and display device equipped with the semiconductor device | |
| KR20050031249A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| US20210234048A1 (en) | Thin-film transistor and manufacturing method therefor | |
| US20210036163A1 (en) | Thin film transistor and production method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230208 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231017 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231211 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240409 |