CN103500711A - 薄膜晶体管的制造方法 - Google Patents

薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN103500711A
CN103500711A CN201310483122.6A CN201310483122A CN103500711A CN 103500711 A CN103500711 A CN 103500711A CN 201310483122 A CN201310483122 A CN 201310483122A CN 103500711 A CN103500711 A CN 103500711A
Authority
CN
China
Prior art keywords
film transistor
thin
manufacture method
source
photosensitive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310483122.6A
Other languages
English (en)
Other versions
CN103500711B (zh
Inventor
李文辉
曾志远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201310483122.6A priority Critical patent/CN103500711B/zh
Priority to PCT/CN2013/085443 priority patent/WO2015054880A1/zh
Priority to US14/235,400 priority patent/US9349843B2/en
Publication of CN103500711A publication Critical patent/CN103500711A/zh
Application granted granted Critical
Publication of CN103500711B publication Critical patent/CN103500711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管的制造方法，该薄膜晶体管为底栅共平面结构，包括以下步骤：步骤1、提供基片（20）；步骤2、在基片（20）上形成栅极（22）；步骤3、在栅极（22）与基片（20）上形成栅极绝缘层（24）；步骤4、在栅极绝缘层（24）上形成源/漏极（26），且该源/漏极（26）上覆盖有感光材料层（27）；步骤5、对栅极绝缘层（24）表面进行等离子体处理；步骤6、去除源/漏极（26）上的感光材料层（27）；步骤7、在源/漏极（26）及栅极绝缘层（24）上形成氧化物半导体层（28），并图案化该氧化物半导体层（28）。本发明通过对栅极绝缘层表面进行等离子体处理，修复栅极绝缘层与氧化物半导体层界面的缺陷，进而改善薄膜晶体管的电性。

Description

薄膜晶体管的制造方法
技术领域
本发明涉及电子领域，尤其涉及一种薄膜晶体管的制造方法。
背景技术
薄膜晶体管（TFT）在电子装置中被广泛地作为开关装置及驱动装置使用。具体地，因为薄膜晶体管可形成在玻璃基板或塑料基板上，所以它们通常用在诸如液晶显示装置（LCD）和有机发光显示装置（OLED）的平板显示装置领域。
氧化物半导体由于具有较高的电子迁移率（氧化物半导体迁移率>10cm2/Vs，a-Si迁移率仅0.5～0.8cm2/Vs），而且相比低温多晶硅（LTPS），氧化物半导体制程简单，与a-Si制程相容性较高，具有良好的应用发展前景，为当前业界研究热门。当前对氧化物半导体的研究，以铟镓锌氧化物（InGaZnO，IGZO）半导体最为成熟。
铟镓锌氧化物半导体在具有较高的电子迁移率、制程简单等优点的同时，也存在稳定性差，受温湿度变化影响大，铟镓锌氧化物半导体薄膜晶体管电性随时间漂移，而且对制程条件（成膜速率、制程气氛、制程温度、湿度控制等）要求较高。此外，除了对铟镓锌氧化物半导体层本身，对绝缘层，铟镓锌氧化物半导体层与绝缘层的接触界面，铟镓锌氧化物半导体层与金属接触界面都有较高的要求。
现有的，底栅共平面结构（Bottom gate coplanar）的铟镓锌氧化物半导体薄膜晶体管，铟镓锌氧化物半导体在源/漏极（Source/Drain）电极之后形成，可以避免背沟道刻蚀（Back channel etching，BCE）结构薄膜晶体管的源/漏极制程对铟镓锌氧化物半导体层的破坏。但底栅共平面结构（如图1所示）中，由于栅极绝缘层（Gate insulator，GI）100自身存在缺陷，及后续源/漏极300制程可能对栅极绝缘层100表面破坏，使得栅极绝缘层100表面存在较多缺陷500，因此，在铟镓锌氧化物半导体层700制作后，铟镓锌氧化物半导体层700与栅极绝缘层100界面存在较多缺陷500，限制电子/空穴的移动，给薄膜晶体管电性带来不良影响。请参阅图2现有的底栅共平面结构薄膜晶体管的电性曲线图，由曲线图可知，在漏极电压Vd=0.1V时，漏极最大电流Id仅为10-10A；在漏极电压Vd=10V时，漏极最大电流Id仅为10-7A，电性相对较差。
发明内容
本发明的目的在于提供一种薄膜晶体管的制造方法，其能有效修复栅极绝缘层与氧化物半导体层界面的缺陷，进而改善底栅共平面结构薄膜晶体管的电性。
为实现上述目的，本发明提供一种薄膜晶体管的制造方法，该薄膜晶体管为底栅共平面结构，包括以下步骤：
步骤1、提供基片；
步骤2、在基片上形成栅极；
步骤3、在栅极与基片上形成栅极绝缘层；
步骤4、在栅极绝缘层上形成源/漏极，且该源/漏极上覆盖有感光材料层；
步骤5、对栅极绝缘层表面进行等离子体处理；
步骤6、去除源/漏极上感光材料层；
步骤7、在源/漏极及栅极绝缘层上形成氧化物半导体层，并图案化该氧化物半导体层。所述氧化物半导体层为铟镓锌氧化物半导体层。
所述等离子体为氯基等离子体。
以氯基等离子体进行等离子体处理时，腔体内气压为2.0～100mT，高射频为10～30000W；低射频为10～20000W；冷却气压为10～10000mT；气体体积流量为10～5000sccm；处理时间为1～150S。
所述等离子体为氟基等离子体。
以氟基等离子体进行等离子体处理时，腔体内气压为2.0～100mT，高射频为10～30000W；低射频为10～20000W；冷却气压为10～10000mT；气体体积流量为10～5000sccm；处理时间为1～150S。
所述等离子体为氧基、氮基、磷基或碳基等离子体。
所述基片为玻璃基片。
所述步骤4包括：先在栅极绝缘层上依次形成金属层与感光材料层，再通过掩模板对感光材料层进行曝光，去除曝光的感光材料层后，对露出的金属层进行蚀刻，进而形成源/漏极，且该源/漏极覆盖有感光材料层。
所述栅极、源/漏极包含有铝；所述栅极绝缘层包含有氧化硅、氮化硅其中之一或其组合。
本发明的有益效果：本发明的薄膜晶体管的制造方法，通过对栅极绝缘层表面进行等离子体处理，有效修复栅极绝缘层与氧化物半导体层界面的缺陷，进而改善底栅共平面结构薄膜晶体管的电性。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有的薄膜晶体管的结构示意图；
图2为图1中薄膜晶体管的电性曲线图；
图3为本发明薄膜晶体管的制造方法的流程图；
图4至图9为本发明薄膜晶体管的制造方法的制程示意图；
图10为用本发明薄膜晶体管的制造方法制得的薄膜晶体管的电性曲线图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3，本发明提供一种薄膜晶体管的制造方法，该薄膜晶体管为底栅共平面结构，包括以下步骤：
步骤1、提供基片20。
所述基片20为透明基片，优选玻璃基片或塑料基片，在本实施例中，所述基片20为玻璃基片。
步骤2、在基片20上形成栅极22。
请参阅图4，其具体形成方式可为：先在基片20上依次沉积金属层与感光材料层；再通过掩模板或半掩模板对感光材料层进行曝光，进而使得形成于掩模板或半掩模板上的预定图案复制于感光材料层上；接着除去曝光的感光材料层，以露出金属层；再蚀刻掉露出的金属层部分，以在金属层形成预定结构的栅极22；最后再去除未曝光的感光材料层。
所述金属层一般为铝层、铜层、钼层其中之一或其组合。
步骤3、在栅极22与基片20上形成栅极绝缘层24。
请参阅图5，所述栅极绝缘层24一般包括氧化硅、氮化硅其中之一或其组合，其形成方式与上述栅极22的形成方式类似，在此不作赘述。
步骤4、在栅极绝缘层24上形成源/漏极26，且该源/漏极26上覆盖有感光材料层27。
请参阅图6，具体地，其工艺可为：先在栅极绝缘层24上依次形成金属层与感光材料层27，再通过掩模板对感光材料层27进行曝光，去除曝光的感光材料层27后，对露出的金属层进行蚀刻，进而在金属层形成预定结构的源/漏极26，且该源/漏极26覆盖有感光材料层27。
步骤5、对栅极绝缘层24表面242进行等离子体处理。
请参阅图7，通过等离子体对栅极绝缘层24表面242进行处理，以修复该栅极绝缘层24表面242的缺陷。
在本实施例中，所述等离子体为氯基等离子体，以氯基等离子体进行等离子体处理时，腔体内气压为2.0～100mT，高射频为10～30000W；低射频为10～20000W；冷却气压为10～10000mT；气体体积流量为10～5000sccm；处理时间为1～150S。
步骤6、去除源/漏极26上的感光材料层27。
请参阅图8，去除源/漏极26上的感光材料层27，以露出覆盖于感光材料层27下方的源/漏极26。
步骤7、在源/漏极26及栅极绝缘层24上形成氧化物半导体层28，并图案化该氧化物半导体层28。
请参阅图9，在本实施例中，所述氧化物半导体层28为铟镓锌氧化物半导体层，其形成方式与上述栅极22的形成方式类似，在此不作赘述。
请参阅图10，为通过上述步骤制得的薄膜晶体管的电性曲线图，由曲线图可知，在漏极电压Vd=0.1V时，漏极最大电流Id达到10-7A；在漏极电压Vd=10V时，漏极最大电流Id达到10-5A，相比现有的薄膜晶体管，其电性获得显著改善。
值得一提的是，所述等离子体还可以为氟基、氧基、氮基、磷基或碳基等离子体，同样可实现上述技术效果。
具体地，当以氟基等离子体进行等离子体处理时，腔体内气压为2.0～100mT，高射频为10～30000W；低射频为10～20000W；冷却气压为10～10000mT；气体体积流量为10～5000sccm；处理时间为1～150S。
综上所述，本发明的薄膜晶体管的制造方法，通过对栅极绝缘层表面进行等离子体处理，有效修复栅极绝缘层与氧化物半导体层界面的缺陷，进而改善底栅共平面结构薄膜晶体管的电性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种薄膜晶体管的制造方法，该薄膜晶体管为底栅共平面结构，其特征在于，包括以下步骤：
步骤1、提供基片（20）；
步骤2、在基片（20）上形成栅极（22）；
步骤3、在栅极（22）与基片（20）上形成栅极绝缘层（24）；
步骤4、在栅极绝缘层（24）上形成源/漏极（26），且该源/漏极（26）上覆盖有感光材料层（27）；
步骤5、对栅极绝缘层（24）表面（242）进行等离子体处理；
步骤6、去除源/漏极（26）上的感光材料层（27）；
步骤7、在源/漏极（26）及栅极绝缘层（24）上形成氧化物半导体层（28），并图案化该氧化物半导体层（28）。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述氧化物半导体层（28）为铟镓锌氧化物半导体层。
3.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述等离子体为氯基等离子体。
4.如权利要求3所述的薄膜晶体管的制造方法，其特征在于，以氯基等离子体进行等离子体处理时，腔体内气压为2.0～100mT，高射频为10～30000W；低射频为10～20000W；冷却气压为10～10000mT；气体体积流量为10～5000sccm；处理时间为1～150S。
5.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述等离子体为氟基等离子体。
6.如权利要求5所述的薄膜晶体管的制造方法，其特征在于，以氟基等离子体进行等离子体处理时，腔体内气压为2.0～100mT，高射频为10～30000W；低射频为10～20000W；冷却气压为10～10000mT；气体体积流量为10～5000sccm；处理时间为1～150S。
7.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述等离子体为氧基、氮基、磷基或碳基等离子体。
8.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述基片（20）为玻璃基片。
9.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述步骤4包括：先在栅极绝缘层（24）上依次形成金属层与感光材料层（27），再通过掩模板对感光材料层（27）进行曝光，去除曝光的感光材料层后，对露出的金属层进行蚀刻，进而形成源/漏极（26），且该源/漏极（26）覆盖有感光材料层（27）。
10.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述栅极（22）、源/漏极（26）包含有铝；所述栅极绝缘层（24）包含有氧化硅、氮化硅其中之一或其组合。
CN201310483122.6A 2013-10-15 2013-10-15 薄膜晶体管的制造方法 Active CN103500711B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310483122.6A CN103500711B (zh) 2013-10-15 2013-10-15 薄膜晶体管的制造方法
PCT/CN2013/085443 WO2015054880A1 (zh) 2013-10-15 2013-10-18 薄膜晶体管的制造方法
US14/235,400 US9349843B2 (en) 2013-10-15 2013-10-18 Method for manufacturing thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310483122.6A CN103500711B (zh) 2013-10-15 2013-10-15 薄膜晶体管的制造方法

Publications (2)

Publication Number Publication Date
CN103500711A true CN103500711A (zh) 2014-01-08
CN103500711B CN103500711B (zh) 2017-06-06

Family

ID=49865905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310483122.6A Active CN103500711B (zh) 2013-10-15 2013-10-15 薄膜晶体管的制造方法

Country Status (3)

Country Link
US (1) US9349843B2 (zh)
CN (1) CN103500711B (zh)
WO (1) WO2015054880A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409917A (zh) * 2015-07-09 2017-02-15 株式会社日本显示器 半导体装置以及半导体装置的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294402A (ja) * 2007-05-22 2008-12-04 Korea Electronics Telecommun 酸化物薄膜トランジスタ素子の製造方法
US20090166616A1 (en) * 2007-12-26 2009-07-02 Hitachi, Ltd. Oxide semiconductor device and surface treatment method of oxide semiconductor
CN101740398A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN102064111A (zh) * 2010-12-06 2011-05-18 复旦大学 一种利用等离子体释放费米能级钉扎的方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102468340A (zh) * 2010-11-17 2012-05-23 奇美电子股份有限公司 薄膜晶体管与其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616187B1 (ko) 2004-10-07 2006-08-25 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 절연막 형성 방법
KR20170024130A (ko) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101280827B1 (ko) * 2009-11-20 2013-07-02 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294402A (ja) * 2007-05-22 2008-12-04 Korea Electronics Telecommun 酸化物薄膜トランジスタ素子の製造方法
US20090166616A1 (en) * 2007-12-26 2009-07-02 Hitachi, Ltd. Oxide semiconductor device and surface treatment method of oxide semiconductor
CN101740398A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN102468340A (zh) * 2010-11-17 2012-05-23 奇美电子股份有限公司 薄膜晶体管与其形成方法
CN102064111A (zh) * 2010-12-06 2011-05-18 复旦大学 一种利用等离子体释放费米能级钉扎的方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106409917A (zh) * 2015-07-09 2017-02-15 株式会社日本显示器 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
US20150111338A1 (en) 2015-04-23
US9349843B2 (en) 2016-05-24
CN103500711B (zh) 2017-06-06
WO2015054880A1 (zh) 2015-04-23

Similar Documents

Publication Publication Date Title
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN106558593A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN104037090A (zh) 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构
CN103730414B (zh) 薄膜晶体管基板的制造方法
CN102832130A (zh) 一种柔性半透明igzo薄膜晶体管的制造方法
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
CN103887344A (zh) Igzo薄膜晶体管及改善igzo薄膜晶体管电学性能的方法
CN105304500A (zh) N型tft的制作方法
CN202957251U (zh) 一种薄膜晶体管、阵列基板和显示装置
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN104241299A (zh) 氧化物半导体tft基板的制作方法及结构
CN104022079A (zh) 薄膜晶体管基板的制造方法
US20210082965A1 (en) Method for Manufacturing Thin Film Transistor, Thin Film Transistor, and Display Apparatus
CN103531637A (zh) 晶体管与其制造方法
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
CN105575803A (zh) 场效应晶体管的制造方法
CN102629589A (zh) 一种阵列基板及其制作方法和显示装置
CN102738243A (zh) 晶体管、阵列基板及其制造方法、液晶面板和显示装置
CN104716092A (zh) 阵列基板的制造方法及制造装置
CN104538455A (zh) 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板
TW201637218A (zh) 薄膜電晶體基板、其製作方法及使用之液晶顯示面板
CN103560112B (zh) 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
CN103500711A (zh) 薄膜晶体管的制造方法
CN107170832A (zh) 一种氧化物薄膜晶体管及其制备方法
CN107316897A (zh) 显示基板、显示装置及显示基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant