CN107154408B - 一种阵列基板及其制备方法 - Google Patents
一种阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN107154408B CN107154408B CN201710363613.5A CN201710363613A CN107154408B CN 107154408 B CN107154408 B CN 107154408B CN 201710363613 A CN201710363613 A CN 201710363613A CN 107154408 B CN107154408 B CN 107154408B
- Authority
- CN
- China
- Prior art keywords
- graphene
- electrode
- layer
- array substrate
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 123
- 238000002360 preparation method Methods 0.000 title claims abstract description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 182
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 182
- 238000002161 passivation Methods 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 92
- 238000000151 deposition Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 7
- 239000010409 thin film Substances 0.000 description 26
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- DNAUJKZXPLKYLD-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo].[Mo] DNAUJKZXPLKYLD-UHFFFAOYSA-N 0.000 description 4
- BEDZDZCEOKSNMY-UHFFFAOYSA-N copper molybdenum titanium Chemical compound [Ti][Cu][Mo] BEDZDZCEOKSNMY-UHFFFAOYSA-N 0.000 description 4
- IUYOGGFTLHZHEG-UHFFFAOYSA-N copper titanium Chemical compound [Ti].[Cu] IUYOGGFTLHZHEG-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- -1 graphite alkene Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板及其制备方法。该制备方法包括在一阵列基板上形成数据线、石墨烯源极以及栅极绝缘层；在所述栅极绝缘层上形成扫描线和栅极；在所述数据线、扫描线和栅极上形成钝化层，并对所述石墨烯源极进行离子注入，以将部分所述石墨烯源极转换为半导体有源层；在所述半导体有源层及所述钝化层上分别形成漏极和ITO像素电极。通过上述方式，利用石墨烯制备石墨烯源极以及半导体有源层，能够利用石墨烯高导电率的特性，提高阵列基板中导电效率。
Description
技术领域
本发明涉及半导体显示技术领域，具体而言涉及一种阵列基板及其制备方法。
背景技术
随着半导体显示技术的不断发展，显示面板对其阵列基板上的电极线以及薄膜晶体管的电极的导电性能的要求越来越高。特别是在高分辨率的产品中，为了增加开口率，需要在保证导电性能的基础上减小电极线的线宽；在大尺寸的产品中，为了保证画面的刷新频率，需要降低电极线的电阻。
现有技术中，通常采用金属铜或金属铝等金属作为制备阵列基板中的电极线和薄膜晶体管中的电极，容易做到低线宽、低功耗和高的导电率，进而可以提升显示面板的显示效果。但由于铜原子很容易在膜间发生扩散，因此用金属铜等作为电极线和电极时，铜原子会扩散到薄膜晶体管的有源层，从而影响薄膜晶体管的性能。
发明内容
有鉴于此，本发明提供一种阵列基板及其制备方法，该制备方法能够提高阵列基板中导电效率，提高显示效果。
为解决上述技术问题，本发明提出的一个技术方案是：提供一种阵列基板的制备方法，该制备方法包括：
在一阵列基板上形成数据线、石墨烯源极以及栅极绝缘层；
在所述栅极绝缘层上形成扫描线和栅极；
在所述数据线、扫描线和栅极上形成钝化层，并对所述石墨烯源极进行离子注入，以将部分所述石墨烯源极转换为半导体有源层；
在所述半导体有源层及所述钝化层上分别形成漏极和ITO像素电极。
其中，所述栅极为围绕所述石墨烯源极的环形栅极。
其中，所述在一阵列基板上形成数据线、石墨烯源极以及栅极绝缘层，包括：
在所述阵列基板上沉积栅极绝缘层，并覆盖第一光阻；
利用第一道光罩对所述栅极绝缘层和第一光阻进行图案化处理，形成图案化的栅极绝缘层和剩余的第二光阻，所述第二光阻覆盖所述栅极绝缘层；
在所述阵列基板上沉积石墨烯材料，并去除所述第二光阻，以在所述栅极绝缘层的图案化区域内形成所述石墨烯数据线和所述石墨烯源极。
其中，所述在所述栅极绝缘层上形成扫描线和栅极，包括：
在所述石墨烯数据线、石墨烯源极和栅极绝缘层上覆盖第三光阻；
利用第二道光罩对所述第三光阻进行曝光，暴露出部分所述栅极绝缘层；
对暴露出的所述栅极绝缘层进行刻蚀，形成用于制备扫描线和栅极的第一沟道；
在所述阵列基板上沉积金属层，并去除所述第三光阻，在所述第一沟道内形成所述扫描线和所述栅极；
其中，用于所述扫描线包括分别位于所述石墨烯数据线两侧的第一部分扫描线和第二部分扫描线。
其中，所述在所述石墨烯数据线、扫描线和栅极上形成钝化层，包括：
在所述阵列基板上沉积钝化层，所述钝化层覆盖所述石墨烯数据线、石墨烯源极、扫描线和栅极，并在所述钝化层上覆盖第四光阻；
利用第三道光罩对所述第四光阻进行曝光，使所述第四光阻形成全曝光区、半曝光区和未曝光区，其中，所述全曝光区对应所述石墨烯源极、部分第一部分扫描线和部分第二部分扫描线，所述半曝光区对应所述石墨烯数据线和所述钝化层上的像素区；
对所述全曝光区处的所述钝化层进行刻蚀，暴露出所述石墨烯源极、部分第一部分扫描线和部分第二部分扫描线，并去除所述半曝光区处的所述第四光阻。
其中，所述在所述半导体有源层及所述钝化层上形成ITO像素电极，包括：
在所述阵列基板上沉积ITO导电层；
去除所述未曝光区处的所述第四光阻，以在所述半导体有源层上以及所述钝化层上的像素区形成ITO像素电极，并导通所述部分第一部分扫描线和部分第二部分扫描线。
其中，所述在所述栅极绝缘层上形成扫描线和栅极，包括：
在所述石墨烯数据线、石墨烯源极和栅极绝缘层上覆盖第五光阻；
利用第四道光罩对所述第五光阻进行曝光，使所述第五光阻形成全曝光区、半曝光区和未曝光区，其中，所述半曝光区对应于所述石墨烯数据线两侧，全曝光区对应于围绕所述石墨烯源极的环形位置；
对所述半曝光区处的所述第五光阻和所述全曝光区处的所述栅极绝缘层进行刻蚀，暴露出所述半曝光区对应的栅极绝缘层，且在所述全曝光区对应的栅极绝缘层上形成第二沟道；
在所述阵列基板上沉积金属层，并去除剩余的所述第五光阻，以在所述半曝光区对应的栅极绝缘层上分别形成第一部分扫描线和第二部分扫描线，同时在所述第二沟道内形成栅极。
其中，所述在所述石墨烯数据线、扫描线和栅极上形成钝化层，包括：
在所述阵列基板上沉积钝化层，并在所述钝化层上覆盖第六光阻；
利用第五道光罩对所述第六光阻和钝化层进行图案化处理，暴露出部分所述第一部分扫描线、部分所述第二部分扫描线以及所述石墨烯源极，并去除剩余的所述第六光阻。
其中，所述在所述半导体有源层及所述钝化层上分别形成漏极和ITO像素电极，包括：
在所述阵列基板上沉积ITO导电层；
利用第六道光罩对所述ITO导电层进行图案化处理，以使部分所述ITO导电层形成ITO像素电极，另一部分所述ITO导电层导通所述第一部分扫描线和第二部分扫描线；其中，将覆盖在所述半导体有源层上的ITO像素电极作为漏极。
本发明另一实施例提供一种阵列基板，该阵列基板包括：
阵列基板以及设置于所述阵列基板上的石墨烯源极、漏极、数据线、扫描线、栅极、半导体有源层以及ITO像素电极，其中，所述数据线与所述石墨烯源极连接，所述扫描线与所述栅极连接，所述半导体有源层与所述漏极连接，所述漏极与所述ITO像素电极连接，所述半导体有源层由对部分所述石墨烯源极进行离子注入而形成；或
所述阵列基板由上述实施例中提供的制备方法制备形成。
有益效果：区别于现有技术，本发明实施例的阵列基板及其制备方法中，该制备方法利用石墨烯制备阵列基板中薄膜晶体管的源极，通过离子注入将部分石墨烯源极转换为半导体有源层，由于石墨烯的高导电率的特性，且不会发生离子扩散，进而提高了阵列基板中电极的导电效率，且不会影响薄膜晶体管的性能，提高显示质量。
附图说明
图1是本发明阵列基板一实施例的俯视图；
图2a是图1所示的阵列基板在一应用例中沿A-Aˊ的截面图；
图2b是图1所示的阵列基板在一应用例中沿a-aˊ的截面图；
图3a是图1所示的阵列基板在另一应用例中沿A-Aˊ的截面图；
图3b是图1所示的阵列基板在另一应用例中沿a-aˊ的截面图；
图4是本发明阵列基板另一实施例中薄膜晶体管的结构示意图；
图5是本发明阵列基板的制备方法第一实施例的流程示意图；
图6是图5中步骤S101得到的阵列基板的俯视图；
图7是图5中步骤S101的流程示意图；
图8a-8f是图7中各个步骤得到的阵列基板的截面示意图；
图9是图5中步骤S102得到的阵列基板的俯视图；
图10是图5中步骤S102的流程示意图；
图11a-11h是图10中各个步骤得到的阵列基板的截面示意图；
图12是图5中步骤S103的流程示意图；
图13a-13f是图12中各个步骤得到的阵列基板的截面示意图；
图14是图5中步骤S104的流程示意图；
图15是本发明阵列基板的制备方法第二实施例的流程示意图；
图16是图15中步骤S202的流程示意图；
图17a-17h是图16中各个步骤得到的阵列基板的截面示意图；
图18是图15中步骤S203的流程示意图；
图19a-19f是图18中各个步骤得到的阵列基板的截面示意图；
图20是图15中步骤S204的流程示意图。
具体实施例
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，说明书及说明书附图中，相同结构采用相同标号，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1、图2a和图2b，图1是本发明阵列基板一实施例的俯视图，图2a是图1所示的阵列基板在一应用例中沿A-Aˊ的截面图(对应于数据线11部分)，图2b是图1所示的阵列基板在一应用例中沿a-aˊ的截面图(对应于薄膜晶体管部分)。如图1、图2a和图2b所示，本实施例的阵列基板包括基板10，以及设置在基板10上的数据线11和扫描线12，数据线11和扫描线12相互交错，ITO像素电极131设置在数据线11和扫描线12的交错处，ITO像素电极131与扫描线12之间设置有薄膜晶体管。其中，薄膜晶体管中的源极18为石墨烯源极18，半导体有源层19由对部分石墨烯源极18进行离子注入而形成，漏极132设置在半导体有源层19上方，由覆盖在半导体有源层19上的ITO导电层形成；数据线11与石墨烯源极18连接，扫描线12与薄膜晶体管的栅极17连接，半导体有源层19连接漏极132，漏极132与ITO像素电极131连接，扫描线12包括设置在数据线11两侧的第一部分扫描线121和第二部分扫描线122，且第一部分扫描线121与第二部分扫描线122通过ITO导电层13连接。本实施例中，第一部分扫描线121与第二部分扫描线122可以均设置在栅极绝缘层15的沟道内，栅极17为围绕石墨烯源极18的环形栅极17，半导体有源层19在石墨烯源极18上方，由对石墨烯源极18中上层的石墨烯材料进行离子注入形成，在半导体有源层19上覆盖ITO导电层，该ITO导电层与像素区的ITO像素电极131连接，将该ITO导电层作为薄膜晶体管的漏极132。
本实施例中，石墨烯源极18为圆形结构。在其他实施例中，石墨烯源极可以为方形结构、菱形结构、三角形结构、椭圆形结构等，本发明对此不做具体限定。此外，本发明中的数据线11和扫描线12可以均为石墨烯材料制成，或均为金属材料制成，或一个为石墨烯材料制成，另一个为金属材料制成，本发明不做具体限制，可选的，本实施例中，数据线11为石墨烯材料制成的石墨烯数据线11。
进一步的，参阅图3a和图3b，图3a是图1所示的阵列基板在另一应用例中沿A-Aˊ的截面图，图3b是图1所示的阵列基板在另一应用例中沿a-aˊ的截面图。如图3a和图3b所示，第一部分扫描线121与第二部分扫描线122均设置在栅极绝缘层15的上方。
可以理解的是，通过离子注入石墨烯源极，以形成半导体有源层的结构也可以应用其他结构的薄膜晶体管中。请参阅图4，图4是本发明阵列基板另一实施例中薄膜晶体管的结构示意图。如图4所示，本实施例中的薄膜晶体管包括叠置的基板20、栅极21、栅极绝缘层22、漏极24、源极23、半导体有源层25以及钝化层26。其中，漏极24和源极23为石墨烯漏极24和石墨烯源极23，半导体有源层25由对石墨烯漏极24和石墨烯源极23之间的石墨烯材料进行离子注入形成。钝化层26上相对于石墨烯漏极24的位置上开有通孔，石墨烯漏极24通过该通孔与ITO像素电极27连接。在制备过程中，在栅极绝缘层22上制备一石墨烯层，对位于中间部分的石墨烯进行离子注入，则形成了半导体有源层25，而两侧的石墨烯则分别作为石墨烯源极23和石墨烯漏极24。
对应于图1、图2a、图2b中所示的阵列基板结构，本发明公开了一种制备方法实施例。参阅图5，图5是本发明阵列基板的制备方法第一实施例的流程示意图。如图5所示，该制备方法包括如下步骤：
S101、在一基板10上形成数据线11、石墨烯源极18以及栅极绝缘层15。
本实施例以数据线11为石墨烯数据线为例。参阅图6，图6是本步骤制备得到的阵列基板的俯视图，在基板10上先后形成栅极绝缘层15、石墨烯数据线11和石墨烯源极18，其中，石墨烯数据线11和石墨烯源极18连接。为了简化制备流程，可以令石墨烯数据线11和石墨烯源极18同时形成。在其他实施例中，数据线11可以由铜、钼铜，钼钛铜，钼铝钼，钛铜等金属材料制成。
本实施例中，阵列基板可以是PEN(Polyethylene naphthalene，聚萘二甲酸乙二醇酯)或PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)或PI(Polyimide，聚酰亚胺)制成的。此外，也可以使用玻璃作为阵列基板。
具体的，如图7所示，在本实施例中，步骤S101可包括如下步骤：
S1011、在基板10上沉积栅极绝缘层15，并覆盖第一光阻101。
请参阅图8a和图8b，其中，图8a是图6中沿B-Bˊ的截面图，图8b是图6中沿b-bˊ的截面图。
通过化学气相沉积的方法，在基板10上依次沉积栅极绝缘层15和第一光阻101。此时，该步骤是对应整个基板10而言的，包括了数据线区域和石墨烯源极18区域。
第一光阻101为光刻材料，可以耐受高温工艺，具有光敏特性，经过曝光、显影后留下的部分对其下层的结构起保护作用，然后进行刻蚀脱模最终得到需要的图形。
S1012、利用一光罩对栅极绝缘层15和第一光阻101进行图案化处理，形成图案化的栅极绝缘层15和剩余的第二光阻102，第二光阻102覆盖栅极绝缘层15。
请参阅图8c和图8d，其中，图8c对应于图8a，图8d对应于图8b。本实施例中，可以采用黄光制程(如显影、湿刻、干刻等)通过一光罩对栅极绝缘层15和第一光阻101进行图案化处理，此时，处理后的栅极绝缘层15和第一光阻101形成图案化结构，其图案化区域暴露出基板10。栅极绝缘层15和第一光阻101的图案化区域用于后续步骤中形成数据线和石墨烯源极18。
S1013、在基板10上沉积石墨烯材料，并去除第二光阻102。
请参阅图8e至图8f，其中，图8e对应于图8c，图8f对应于图8d。通过化学气相沉积或氧化还原法在基板10上沉积石墨烯材料，此时，部分石墨烯材料填充至栅极绝缘层15和第一光阻101的图案化区域内，另一部分石墨烯材料覆盖在第二光阻102上。填充至用于形成数据线的栅极绝缘层15的图案化区域内，形成石墨烯数据线11；填充至用于形成石墨烯源极18的栅极绝缘层15的图案化区域内，形成石墨烯源极18，且石墨烯数据线11和石墨烯源极18相互连通。再通过剥离工艺(lift-off)将第二光阻102去除，最终在基板10上形成石墨烯数据线11、石墨烯源极18以及栅极绝缘层15。本实施例中，石墨烯源极18为圆形，石墨烯数据线11与石墨烯源极18连接。
剥离工艺(lift-off)是通过将第二光阻102去除，在去除第二光阻102的同时即可将沉积在第二光阻102上的石墨烯材料进行清除。利用剥离工艺(lift-off)去除第二光阻102时，为了提高效率，可以在第二光阻102被清除前，利用激光照射第二光阻102，使第二光阻102更容易被清除。
S102、在栅极绝缘层15上形成扫描线12和栅极17。
本实施例以扫描线12为铜、钼铜，钼钛铜，钼铝钼，钛铜等金属材料制成为例。参阅图9，图9是本步骤制备得到的阵列基板的俯视图，如图9所示，本步骤在栅极绝缘层15上进一步形成扫描线12和栅极17。在其他实施例中，扫描线12也可以通过石墨烯材料制成。本实施例中，栅极17为围绕石墨烯源极18的环形结构，扫描线12包括第一部分扫描线121和第二部分扫描线122。
具体的，如图10所示，在本实施例中，步骤S102可包括如下步骤：
S1021、在石墨烯数据线11、石墨烯源极18和栅极绝缘层15上覆盖第三光阻104。
请参阅图11a和图11b，其中，图11a是图9中沿C-Cˊ的截面图，图11b是图9中沿c-cˊ的截面图。
通过化学气相沉积在基板10上沉积第三光阻104，第三光阻104覆盖整个基板10，即第三光阻104覆盖石墨烯数据线11、石墨烯源极18和栅极绝缘层15。
S1022、利用一光罩对第三光阻104进行曝光，暴露出部分栅极绝缘层15。
请参阅图11c和图11d，其中，图11c对应于图11a，图11d对应于图11b。本实施例中，可以采用黄光制程(如显影、湿刻、干刻等)通过一光罩对第三光阻104进行曝光，使部分栅极绝缘层15暴露，可以理解的是，栅极绝缘层15的暴露部分用于形成扫描线12和栅极17。从图11c和图11d中可以看出，曝光后剩余的第三光阻104覆盖石墨烯数据线11和石墨烯源极18，且覆盖面积分别大于石墨烯数据线11的面积和石墨烯源极18的面积。
S1023、对暴露出的栅极绝缘层15进行刻蚀，形成用于制备扫描线12和栅极17的第一沟道105。
请参阅图11e和图11f，利用干刻或湿刻等刻蚀方式对暴露出的栅极绝缘层15进行刻蚀，令曝光的栅极绝缘层15形成用于制备扫描线12和栅极17的第一沟道105。根据本实施例中扫描线12的结构和栅极17的结构，第一沟道105包括在石墨烯数据线11两侧的部分，以及围绕石墨烯源极18的环形位置。值得注意的是，石墨烯数据线11两侧的第一沟道105与石墨烯数据线11之间相隔有一定距离，且围绕石墨烯源极18的环形位置上的第一沟道105与石墨烯源极18之间也有一定距离。
S1024、在基板10上沉积金属层，并去除第三光阻104，在第一沟道105内形成扫描线12和栅极17。
通过溅镀等方式在基板10上沉积一金属层(铜、钼铜，钼钛铜，钼铝钼，钛铜等金属材料)，此时，部分金属层沉积至步骤S1023中形成的第一沟道105内，另一部分覆盖在第三光阻104上。通过剥离工艺(lift-off)将第三光阻104去除，最终在第一沟道105内形成扫描线12和环形栅极17，此时扫描线12包括位于石墨烯数据线11两侧的第一部分扫描线121和第二部分扫描，栅极17围绕石墨烯源极18，如图11g和图11h所示。
值得注意的是，第一部分扫描线121和第二部分扫描线122均未与石墨烯数据线11连接；且围绕石墨烯源极18的环形栅极17也未与石墨烯源极18连接。
S103、在数据线11、扫描线12和栅极17上形成钝化层16，并对石墨烯源极18进行离子注入。
通过化学气相沉积在基板10上沉积钝化层16，并令石墨烯源极18暴露，对石墨烯源极18进行离子注入，使上层的部分石墨烯源极18转换为半导体有源层19。
具体的，如图12所示，在本实施例中，步骤S103可包括如下步骤：
S1031、在基板10上沉积钝化层16，钝化层16覆盖石墨烯数据线11、石墨烯源极18、扫描线12和栅极17，并在钝化层16上覆盖第四光阻106。
请参阅图13a和图13b，其中，图13a对应于阵列基板的数据线部分的结构示意图，图13b对应于阵列基板的薄膜晶体管的结构示意图。通过化学气相沉积在基板10上依次沉积钝化层16和第四光阻106，第四光阻106覆盖在钝化层16上。
S1032、利用一光罩对第四光阻106进行曝光，使第四光阻106形成全曝光区1063、半曝光区1061和未曝光区1062。
请参阅图13c和图13d，其中，图13c对应于图13a，图13d对应于图13b。可以采用黄光制程(如显影、湿刻、干刻等)通过一光罩对第四光阻106进行曝光。光罩选用多灰阶光罩(具有多种透光率不同的光罩)，本实施例的多灰阶光罩中具有三种不同透光率，以使第四光阻106形成全曝光区1063、半曝光区1061和未曝光区1062，其中，全曝光区1063的第四光阻106被完全去除，对应的钝化层16被暴露。全曝光区1063对应石墨烯源极18、部分第一部分扫描线121和部分第二部分扫描线122，半曝光区1061对应石墨烯数据线11和钝化层16上的像素区(图中未画出)。本步骤中，令石墨烯源极18、部分第一部分扫描线121和部分第二部分扫描线122对应的钝化层16暴露，用于在后续步骤中对暴露出的钝化层16进行处理，而保留其他部分的钝化层16。
值得注意的是，覆盖在石墨烯数据线11上半曝光区1061的第四光阻106的宽度等于或大于石墨烯数据线11的宽度。
S1033、对全曝光区1063处的钝化层16进行刻蚀，暴露出石墨烯源极18、部分第一部分扫描线121和部分第二部分扫描线122，并去除半曝光区1061处的第四光阻106，并对石墨烯源极18进行离子注入。
请参阅图13e和图13f，利用干刻或湿刻等刻蚀方式对暴露出的钝化层16进行刻蚀，令钝化层16下方的石墨烯源极18、部分第一部分扫描线121和部分第二部分扫描线122暴露。其中，暴露出的部分第一部分扫描线121和部分第二部分扫描线122均靠近石墨烯数据线11。
利用氧气灰化处理工艺，即利用氧烧光阻对不同厚度的第四光阻106进行灰化处理，清除掉半曝光区1061处的第四光阻106，暴露出石墨烯数据线11上方的钝化层16和用于像素区(图中未画出)对应的钝化层16。
进一步，对暴露出的石墨烯源极18进行离子注入，以将上层的部分石墨烯源极18转换为半导体有源层19。其中，对石墨烯源极18进行离子注入即为采用离子注入工艺向石墨烯源极18注入氮、磷等元素，以使石墨烯转化为半导体材料，则能够将转化为半导体材料的石墨烯材料作为半导体有源层19。半导体有源层19的深度通过控制离子注入工艺进行调整，本实施例对半导体有源层19的深度与栅极17的厚度相同。在其他实施例中，半导体有源层19的厚度可以大于或小于栅极17的厚度。
S104、在半导体有源层19及钝化层16上分别形成漏极132和ITO像素电极131。
在基板10上沉积ITO导电层13，并去除步骤S103中未曝光区的第四光阻106，令一部分ITO导电层13导通第一部分扫描线121和第二部分扫描线122；一部分ITO导电层13层叠在半导体有源层19上，作为薄膜晶体管的漏极132；另一部分沉积在像素区，作为ITO像素电极131。
具体的，本实施例中，如图14所示，步骤S104可包括如下步骤：
S1041、在基板10上沉积ITO导电层13。
通过化学气相沉积在基板10上沉积ITO导电层13，此时ITO导电层13覆盖整个基板10，即未曝光区1062的第四光阻106、部分第一部分扫描线121、部分第二部分扫描线122、半导体有源层19以及钝化层16上均覆盖有ITO导电层13。
S1042、去除未曝光区1062处的第四光阻106。
通过剥离工艺(lift-off)将未曝光区1062的第四光阻106去除，随之去除了覆盖在第四光阻106上的ITO导电层13，保留的ITO导电层13包括覆盖在部分第一部分扫描线121、部分第二部分扫描线122、半导体有源层19以及钝化层16上的部分。其中，一部分ITO导电层13将第一部分扫描线121和第二部分扫描线122导通；另一部分ITO导电层13覆盖在半导体有源层19上，作为薄膜晶体管的漏极132；还有一部分覆盖在钝化层16的像素区上，作为ITO像素电极131，最终形成图1、图2a和图2b所示的阵列基板。值得注意的是，漏极132与ITO像素电极131相互连接。
本实施例的阵列基板的制备方法通过三道光罩，并利用石墨烯材料制备薄膜晶体管的源极，通过对石墨烯材料进行离子注入制备薄膜晶体管的半导体有源层，并利用ITO导电层作为薄膜晶体管的漏极，利用了石墨烯的高导电率，提升了阵列基板的导电效率。
此外，本发明还公开了一种制备方法实施例，参阅图15，图15是本发明阵列基板的制备方法第二实施例的流程示意图。如图15所示，本实施例的制备方法包括如下步骤：
S201、在一基板10上形成数据线、石墨烯源极18以及栅极绝缘层15。
本步骤与图5和图7所示的制备方法第一实施例中的步骤S101相同，此处不赘述。
S202、在栅极绝缘层15上形成扫描线12和栅极17。
本步骤制备得到的阵列基板的俯视图与图9所示的阵列基板的俯视图相同。但对应的数据线部分的层级结构有所不同。
具体的，如图16所示，本实施例中，步骤S202可包括如下步骤：
S2021、在石墨烯数据线11、石墨烯源极18和栅极绝缘层15上覆盖第五光阻107。
请参阅图17a和图17b，其中，图17a是对应于阵列基板的数据线部分的结构示意图，图17b是对应于阵列基板的薄膜晶体管的结构示意图。
通过化学气相沉积在基板10上沉积第五光阻107，第五光阻107覆盖整个基板10，即第五光阻107覆盖石墨烯数据线11、石墨烯源极18和栅极绝缘层15。
S2022、利用一光罩对第五光阻107进行曝光，使第五光阻107形成全曝光区1073、半曝光区1071和未曝光区1072。
请参阅图17c和图17d，其中，图17c对应于图17a，图17d对应于图17b。本实施例中，光罩选用多灰阶光罩，本实施例的多灰阶光罩中具有三种不同透光率，以使第五光阻107形成全曝光区1073、半曝光区1071和未曝光区1072，以便后续步骤中制备栅极17和扫描线12。其中，半曝光区1071对应于石墨烯数据线11两侧，即半曝光区1071对应于后续步骤中用于制备扫描线12的位置；全曝光区1073对应于围绕石墨烯源极18的环形位置，即全曝光区1073对应于后续步骤中用于制备栅极17的位置。可以理解的是，覆盖在石墨烯数据线11上方的未曝光区1072的第五光阻107的宽度要大于石墨烯数据线11的宽度，以避免后续制备的扫描线12与石墨烯数据线11接触。
S2023、对半曝光区1072处的第五光阻107和全曝光区1073处的栅极绝缘层15进行刻蚀，暴露出半曝光区1071对应的栅极绝缘层15，且在全曝光区1073对应的栅极绝缘层15上形成第二沟道108。
请参阅图17e和图17f，利用干刻或湿刻等刻蚀方法对步骤S2022中的第五光阻107的全曝光区1073进行刻蚀，以在全曝光区1073暴露出的栅极绝缘层15上形成用于制备栅极17的第二沟道108。利用氧烧光阻对半曝光区1072的第五光阻107进行灰化处理，清除掉半曝光的第五光阻107。
S2024、在基板10上沉积金属层，并去除剩余的第五光阻107。
通过溅镀等方式在基板10上沉积一金属层(铜、钼铜，钼钛铜，钼铝钼，钛铜等金属材料)，此时，金属层会覆盖在暴露出的栅极绝缘层15和未曝光区1072的第五光阻107上，且会填充至栅极绝缘层15上的第二沟道108内。覆盖在暴露出的栅极绝缘层15上的金属层形成扫描线12，填充至第二沟道108的金属层形成栅极17。如图17g和图17h所示，在石墨烯数据线11的两侧分别形成第一部分扫描线121和第二部分扫描线122；在围绕石墨烯源极18的环形位置上形成栅极17。
S203、在数据线11、扫描线12和栅极17上形成钝化层16，并对石墨烯源极18进行离子注入。
通过化学气相沉积在基板10上沉积钝化层16，并令石墨烯源极18暴露，对石墨烯源极18进行离子注入，使上层的部分石墨烯源极18转换为半导体有源层19。
具体的，如图18所示，在本实施例中，步骤S203可包括如下步骤：
S2031、在基板10上沉积钝化层16，并在钝化层16上覆盖第六光阻109。
请参阅图19a和图19b，其中，图19a对应于阵列基板的数据线部分的结构示意图，图19b对应于阵列基板的薄膜晶体管的结构示意图。通过化学气相沉积在基板10上依次沉积钝化层16和第四光阻106，第四光阻106覆盖在钝化层16上。
S2032、利用一光罩对第六光阻109和钝化层16进行图案化处理，暴露出部分第一部分扫描线121、部分第二部分扫描线122以及石墨烯源极18，并去除剩余的第六光阻109，并对石墨烯源极18进行离子注入。
请参阅图19c至图19f，其中，图19c和图19e对应于图19a，图19d和图19f对应于图19b。利用一光罩对第六光阻109和钝化层16进行图案化处理，令部分第一部分扫描线121、部分第二部分扫描线122以及石墨烯源极18暴露，以便后续步骤中将第一部分扫描线121和第二部分扫描线122导通，以及对石墨烯源极18进行离子注入。
进一步的，对暴露的石墨烯源极18进行离子注入，形成半导体有源层19；并将剩余的第六光阻109进行去除。此处对石墨烯源极18进行离子注入与图13中步骤S1033中相同，此处不再赘述。
S204、在半导体有源层19及钝化层16上分别形成漏极132和ITO像素电极131。
具体的，如图20所示，本实施例中，步骤S104可包括如下步骤：
S2041、在基板10上沉积ITO导电层13。
通过化学气相沉积在基板10上沉积ITO导电层13，此时ITO导电层13覆盖整个基板10，即部分第一部分扫描线121、部分第二部分扫描线122、半导体有源层19以及钝化层16上均覆盖有ITO导电层13。
S2042、利用一光罩对ITO导电层13进行图案化处理。
再利用一光罩对覆盖的ITO导电层13进行图案化处理，保留需要的ITO导电层13。
其中，保留的ITO导电层13中，覆盖在半导体有源层19的ITO导电层13作为薄膜晶体管的漏极132，覆盖在钝化层16的像素区的ITO导电层13作为ITO像素电极131，此外，另一部分ITO导电层13的一端连接暴露的部分第一部分扫描线121，另一端连接暴露的部分第二部分扫描线122，将第一部分扫描线121和第二部分扫描线122导通，形成完整的扫描线12。值得注意的是，漏极132与ITO像素电极131连接。最终形成图1、图3a和图3b所示的阵列基板。
本实施例的阵列基板的制备方法通过四道光罩，并利用石墨烯材料制备薄膜晶体管的源极，通过对石墨烯材料进行离子注入制备薄膜晶体管的半导体有源层，并利用ITO导电层作为薄膜晶体管的漏极，利用了石墨烯的高导电率，提升了阵列基板的导电效率。
进一步，本发明还公开一显示面板，该显示面板中包括上述任意一种结构的阵列基板。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围。
Claims (10)
1.一种阵列基板的制备方法，其特征在于，包括：
在一阵列基板上形成数据线、石墨烯源极以及栅极绝缘层；
在所述栅极绝缘层上形成扫描线和栅极；
在所述数据线、扫描线和栅极上形成钝化层，并对所述石墨烯源极进行离子注入，以将部分所述石墨烯源极转换为半导体有源层；
在所述半导体有源层及所述钝化层上分别形成漏极和ITO像素电极。
2.根据权利要求1所述的制备方法，其特征在于，所述栅极为围绕所述石墨烯源极的环形栅极。
3.根据权利要求1所述的制备方法，其特征在于，所述在一阵列基板上形成数据线、石墨烯源极以及栅极绝缘层，包括：
在所述阵列基板上沉积栅极绝缘层，并覆盖第一光阻；
利用第一道光罩对所述栅极绝缘层和第一光阻进行图案化处理，形成图案化的栅极绝缘层和剩余的第二光阻，所述第二光阻覆盖所述栅极绝缘层；
在所述阵列基板上沉积石墨烯材料，并去除所述第二光阻，以在所述栅极绝缘层的图案化区域内形成所述石墨烯数据线和所述石墨烯源极。
4.根据权利要求3所述的制备方法，其特征在于，所述在所述栅极绝缘层上形成扫描线和栅极，包括：
在所述石墨烯数据线、石墨烯源极和栅极绝缘层上覆盖第三光阻；
利用第二道光罩对所述第三光阻进行曝光，暴露出部分所述栅极绝缘层；
对暴露出的所述栅极绝缘层进行刻蚀，形成用于制备扫描线和栅极的第一沟道；
在所述阵列基板上沉积金属层，并去除所述第三光阻，在所述第一沟道内形成所述扫描线和所述栅极；
其中，用于所述扫描线包括分别位于所述石墨烯数据线两侧的第一部分扫描线和第二部分扫描线。
5.根据权利要求4所述的制备方法，其特征在于，所述在所述石墨烯数据线、扫描线和栅极上形成钝化层，包括：
在所述阵列基板上沉积钝化层，所述钝化层覆盖所述石墨烯数据线、石墨烯源极、扫描线和栅极，并在所述钝化层上覆盖第四光阻；
利用第三道光罩对所述第四光阻进行曝光，使所述第四光阻形成全曝光区、半曝光区和未曝光区，其中，所述全曝光区对应所述石墨烯源极、部分第一部分扫描线和部分第二部分扫描线，所述半曝光区对应所述石墨烯数据线和所述钝化层上的像素区；
对所述全曝光区处的所述钝化层进行刻蚀，暴露出所述石墨烯源极、部分第一部分扫描线和部分第二部分扫描线，并去除所述半曝光区处的所述第四光阻。
6.根据权利要求5所述的制备方法，其特征在于，所述在所述半导体有源层及所述钝化层上形成ITO像素电极，包括：
在所述阵列基板上沉积ITO导电层；
去除所述未曝光区处的所述第四光阻，以在所述半导体有源层上以及所述钝化层上的像素区形成ITO像素电极，并导通所述部分第一部分扫描线和部分第二部分扫描线。
7.根据权利要求3所述的制备方法，其特征在于，所述在所述栅极绝缘层上形成扫描线和栅极，包括：
在所述石墨烯数据线、石墨烯源极和栅极绝缘层上覆盖第五光阻；
利用第四道光罩对所述第五光阻进行曝光，使所述第五光阻形成全曝光区、半曝光区和未曝光区，其中，所述半曝光区对应于所述石墨烯数据线两侧，全曝光区对应于围绕所述石墨烯源极的环形位置；
对所述半曝光区处的所述第五光阻和所述全曝光区处的所述栅极绝缘层进行刻蚀，暴露出所述半曝光区对应的栅极绝缘层，且在所述全曝光区对应的栅极绝缘层上形成第二沟道；
在所述阵列基板上沉积金属层，并去除剩余的所述第五光阻，以在所述半曝光区对应的栅极绝缘层上分别形成第一部分扫描线和第二部分扫描线，同时在所述第二沟道内形成栅极。
8.根据权利要求7所述的制备方法，其特征在于，所述在所述石墨烯数据线、扫描线和栅极上形成钝化层，包括：
在所述阵列基板上沉积钝化层，并在所述钝化层上覆盖第六光阻；
利用第五道光罩对所述第六光阻和钝化层进行图案化处理，暴露出部分所述第一部分扫描线、部分所述第二部分扫描线以及所述石墨烯源极，并去除剩余的所述第六光阻。
9.根据权利要求8所述的制备方法，其特征在于，所述在所述半导体有源层及所述钝化层上分别形成漏极和ITO像素电极，包括：
在所述阵列基板上沉积ITO导电层；
利用第六道光罩对所述ITO导电层进行图案化处理，以使部分所述ITO导电层形成ITO像素电极，另一部分所述ITO导电层导通所述第一部分扫描线和第二部分扫描线；其中，将覆盖在所述半导体有源层上的ITO像素电极作为漏极。
10.一种阵列基板，其特征在于，包括：
阵列基板以及设置于所述阵列基板上的石墨烯源极、漏极、数据线、扫描线、栅极、栅极绝缘层、钝化层、半导体有源层以及ITO像素电极，其中，所述石墨烯源极、数据线和栅极绝缘层设置在所述阵列基板的表面上，所述扫描线和栅极设置在所述栅极绝缘层上，所述钝化层设于所述数据线、扫描线和栅极上，所述漏极和ITO像素电极设在所述半导体有源层和钝化层上；所述数据线与所述石墨烯源极连接，所述扫描线与所述栅极连接，所述半导体有源层与所述漏极连接，所述漏极与所述ITO像素电极连接，所述半导体有源层由对部分所述石墨烯源极进行离子注入而形成；或
所述阵列基板由权利要求1至9任意一项所述的制备方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710363613.5A CN107154408B (zh) | 2017-05-22 | 2017-05-22 | 一种阵列基板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710363613.5A CN107154408B (zh) | 2017-05-22 | 2017-05-22 | 一种阵列基板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107154408A CN107154408A (zh) | 2017-09-12 |
| CN107154408B true CN107154408B (zh) | 2020-03-10 |
Family
ID=59794198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710363613.5A Active CN107154408B (zh) | 2017-05-22 | 2017-05-22 | 一种阵列基板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107154408B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111430354A (zh) * | 2020-03-12 | 2020-07-17 | 复旦大学 | 一种低功耗半浮栅存储器及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651339B (zh) * | 2011-09-29 | 2014-11-05 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和显示装置 |
| KR101347889B1 (ko) * | 2012-05-10 | 2014-01-09 | 울산대학교 산학협력단 | 그래핀계 탄소소재 전자소자 및 그 제조방법 |
| CN106571398B (zh) * | 2016-10-17 | 2019-12-31 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制造方法、液晶面板 |
-
2017
- 2017-05-22 CN CN201710363613.5A patent/CN107154408B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107154408A (zh) | 2017-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4837649B2 (ja) | 薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法 | |
| CN106960881B (zh) | 薄膜晶体管及其制备方法 | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| US10290661B2 (en) | Thin film transistor and method of fabricating the same, array substrate and display apparatus | |
| CN107359126B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示面板 | |
| EP2677543A1 (en) | Thin film transistor, mask plate for manufacturing thereof, array substrate and display device | |
| CN106024813B (zh) | 一种低温多晶硅tft阵列基板的制作方法及相应装置 | |
| KR101118150B1 (ko) | Ｔｆｔ－ｌｃｄ 어레이 기판 및 이를 제조하는 방법 | |
| US20060071216A1 (en) | Thin film transistor having a short channel formed by using an exposure mask with slits | |
| WO2021179330A1 (zh) | 阵列基板及其制作方法 | |
| CN110620118B (zh) | 触控阵列基板及其制备方法 | |
| JP2012253350A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
| JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
| US11437409B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| CN114089571A (zh) | 阵列基板及制作方法和显示面板 | |
| CN107154408B (zh) | 一种阵列基板及其制备方法 | |
| CN113782493A (zh) | 阵列基板的制备方法及阵列基板 | |
| CN113964191B (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US20090045402A1 (en) | TFT array substrate and manufacturing method the same | |
| US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| US10763283B2 (en) | Array substrate, manufacturing method thereof, display panel and manufacturing method thereof | |
| CN106571398B (zh) | 一种薄膜晶体管及其制造方法、液晶面板 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| KR100764273B1 (ko) | 박막트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20171013 Address after: 518000 No. 9-2 Ming Avenue, Gongming street, Guangming District, Guangdong, Shenzhen Applicant after: Shenzhen Huaxing photoelectric semiconductor display technology Co., Ltd. Address before: 518006 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen Applicant before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |